CN110574154A - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN110574154A
CN110574154A CN201880027665.8A CN201880027665A CN110574154A CN 110574154 A CN110574154 A CN 110574154A CN 201880027665 A CN201880027665 A CN 201880027665A CN 110574154 A CN110574154 A CN 110574154A
Authority
CN
China
Prior art keywords
concave
capacitor
substrate
main surface
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880027665.8A
Other languages
English (en)
Other versions
CN110574154B (zh
Inventor
芦峰智行
中川博
村濑康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110574154A publication Critical patent/CN110574154A/zh
Application granted granted Critical
Publication of CN110574154B publication Critical patent/CN110574154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

电容器(100)具备：具有主面(110A)的基材(110)、设置在基材(110)的主面(110A)侧的介电膜(130)、以及设置在介电膜(130)上的电极层(140)，基材(110)具有凹状构造部(112)，在从基材(110)的主面(110A)的法线方向俯视时，该凹状构造部由形成在比与电极层(140)重叠的区域更靠外侧的区域的至少一个凹部构成，介电膜(130)设置在凹状构造部(112)上。

Description

电容器及其制造方法
技术领域
本发明涉及电容器及其制造方法。
背景技术
作为用于半导体集成电路的代表性的电容器元件，例如众所周知MIM(MetalInsulator Metal:金属绝缘体金属)电容器。MIM电容器是具有通过下部电极和上部电极夹着介电膜的结构的电容器。然而，为了应用于高电压的功率器件、搭载于高密度的电子部件，要求电容器元件高耐压化、大电容化。作为实现这样的高耐压的MIM电容器的方法，例如研究了介电膜的膜厚化。
然而，在基材上通过PVD(Physical Vapor Deposition：物理气相沉积)、CVD(Chemical Vapor Deposition：化学气相淀积)设置MIM电容器的情况下，随着介电膜的膜厚变大，起因于基材和介电膜的热膨胀率的差异，施加到介电膜的热应力变大，介电膜容易产生裂缝。
在介电膜产生的裂缝成为由漏电电流引起的电容值的降低、由短路引起的动作不良的原因。例如在专利文献1中公开了一种具有电容器的半导体装置，该电容器具有配置于半导体基板上的下部电极、第二保护膜、具有从与第二保护膜对置的上面向膜厚方向进展的缺陷的介电膜、至少具有埋设缺陷的由绝缘体构成的缺陷埋设膜的第三保护膜、覆盖介电膜以及第三保护膜的第一保护膜、以及覆盖第一保护膜的上部电极。在该半导体装置中，通过埋设电容器的介电膜的缺陷(裂缝)，来避免由漏电电流引起的少数不良的产生。
专利文献1:日本特开2014－229680号公报
然而，在专利文献1所记载的半导体装置中被埋设的缺陷是由于介电膜的结晶生长时的体积收缩而产生的裂缝。由于设置缺陷埋设膜而导致半导体基板上的保护膜膜厚化，因此难以防止起因于半导体基板和保护膜的热膨胀率而因热应力产生的裂缝的产生。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于提供能够实现可靠性的提高的电容器。
本发明的一个方式所涉及的电容器具备：基材，具有主面；介电膜，设置在基材的主面侧；以及电极层，设置在介电膜上，基材具有凹状构造部，在从基材的主面的法线方向俯视时，凹状构造部由形成在比与电极层重叠的区域更靠外侧的区域的至少一个凹部构成，介电膜设置在凹状构造部上。
本发明的另一个方式所涉及的电容器的制造方法包括：准备集合基材的工序，集合基材具有主面，并在从主面的法线方向俯视时，具有多个第一区域以及多个第一区域之间的第二区域；在第二区域形成由至少一个凹部构成的凹状构造部的工序；在多个第一区域以及凹状构造部中，在集合基材上设置介电膜的工序；在多个第一区域中，在介电膜上设置电极层的工序；以及通过在第二区域中切断集合基材，分别对多个第一区域进行单片化的工序。
根据本发明，可以提供能够实现可靠性的提高的电容器。
附图说明
图1是示意性地表示第一实施方式所涉及的电容器的结构的俯视图。
图2是示意性地表示沿着图1所示的电容器的II－II线的剖面的结构的剖视图。
图3是图2所示的电容器剖面的放大剖视图。
图4是表示第二实施方式所涉及的电容器的制造方法中基材加工工序的流程图。
图5是表示第二实施方式所涉及的电容器的制造方法中电容器形成工序的流程图。
图6是表示对图4所示的第一光致抗蚀剂层进行图案成形的工序的图。
图7是表示设置图4所示的突起状构造部的工序的图。
图8是表示设置图4所示的沟槽构造部的工序的图。
图9是表示对图5所示的多晶硅(Poly－Si)膜进行成膜的工序的图。
图10是表示进行图5所示的Poly－Si膜的干式蚀刻的工序的图。
图11是表示对图5所示的电容器进行单片化的工序的图。
图12是示意性地表示第二实施方式所涉及的电容器的结构的剖视图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。其中，在第二实施方式及第二实施方式以后，与第一实施方式相同或者类似的构成要素用与第一实施方式相同或者类似的附图标记表示，适当地省略详细的说明。另外，对于在第二实施方式及第二实施方式以后获得的效果，与第一实施方式相同的适当地省略说明。各实施方式的附图是例示的，各部的尺寸、形状是示意性的，不应理解为将本申请发明的技术范围限定于该实施方式。
＜第一实施方式＞
首先，参照图1～图3，对本发明的第一实施方式所涉及的电容器100的结构进行说明。图1是示意性地表示第一实施方式所涉及的电容器的结构的俯视图。图2是示意性地表示沿着图1所示的电容器的II－II线的剖面的结构的剖视图。图3是图2所示的电容器剖面的放大剖视图。
此外，图中示出的第一方向X、第二方向Y以及第三方向Z分别例如是相互正交的方向，但如果是相互交叉的方向则并不限于此，也可以是相互以90°以外的角度交叉的方向。另外，第一方向X、第二方向Y以及第三方向Z并不限于图1所示的箭头的方向(正方向)，也包括与箭头相反的方向(负方向)。
电容器100具备基材110、第一电极层120、介电膜130、第二电极层140以及绝缘膜150。另外，在从基材110的第一主面110A的法线方向俯视时，电容器100具有第一部分101和位于第一部分101的外侧的第二部分102。第一部分101是第一电极层120和第二电极层140隔着介电膜130重叠的区域，相当于形成电容的电容形成部。第二部分102相当于使施加到介电膜130的热应力集中的应力集中部。第二部分102例如被设置为框状，以包围第一部分101。
基材110例如是由具有导电性的低电阻硅基板构成的单层构造。基材110可以是水晶等绝缘性基板。另外，基材110可以是多层构造，例如可以是由导电性基板和绝缘膜构成的层叠体。在第三方向Z正方向侧具有第一主面110A，在第三方向Z负方向侧具有第二主面110B。第一主面110A例如是结晶方位表示为＜100＞的晶面。第一主面110A以及第二主面110B是与由第一方向X以及第二方向Y确定的面平行的面(以下，称为“XY面”。)。基材110例如在第一主面110A侧形成沟槽构造部111以及凹状构造部112。
沟槽构造部111是形成于第一部分101的凹凸构造，具有多个凹部111B以及多个凸部111A。凹部111B相对于第一主面110A向第三方向Z负方向侧凹陷。凹部111B形成为具有规定的宽度的底面的槽状。凹部111B沿第二方向Y延伸并沿第一方向X排列。凸部111A位于凹部111B之间，从凹部111B向第三方向Z正方向侧突出。凸部111A具有规定的宽度的顶面。凸部111A的顶面例如包括在第一主面110A中。沟槽构造部111的凹部111B在第三方向Z上的深度(凹部111B的底面相对于凸部111A的顶面的位置)例如为10μm以上50μm以下。沟槽构造部111的凹部111B在第一方向X上的宽度例如为5μm左右，凸部111A在第一方向X上的宽度例如为5μm左右。
沟槽构造部111的凸部111A的角在基材110侧形成角度θ11。另外，沟槽构造部111的凹部111B的角在被沟槽构造部111围起的空间侧，即与基材110相反侧形成角度θ12。角度θ11是沟槽构造部111的凸部111A的顶面和侧面所成的角度，角度θ12是沟槽构造部111的凹部111B的底面和侧面所成的角度。例如，角度θ11以及角度θ12分别大致为90度。此外，沟槽构造部111的底面可以是曲面形状。该情况下，角度θ12有时大于90°。沟槽构造部111的凸部111A具有多个面，在具有多个它们所成的角度的情况下，角度θ11是指在凸部111A形成的角度中最大的角度。角度θ12也是同样的，是指在凹部111B形成的角度中最大的角度。该情况下，角度θ11有时大于90°，角度θ12也有时大于90°。
此外，作为一个例子，列举由五个凹部111B构成的沟槽构造部111，但沟槽构造部111具有至少一个凹部111B即可，并没有特别限定凹部111B以及凸部111A的数量。另外，在从第一主面110A的法线方向俯视时，凹部111B的形状并不限于槽状，也可以形成为岛状，例如可以是配置成矩阵状的圆(椭圆)形状的非贯通孔。此外，沟槽构造部111可以形成于第二主面110B侧。换句话说，沟槽构造部111以及凹状构造部112可以形成于基材110彼此不同的主面侧。另外，沟槽构造部111也可以形成于第一主面110A侧以及第二主面110B侧两方。
如图2所示，在俯视基材110的第一主面110A时，沟槽构造部111设置在第二电极层140的内侧，并与第二电极层140的一部分重叠。据此，由于整个沟槽构造部111有助于电容的形成，所以能够增大电容器100的电容。但是，沟槽构造部111也可以从第二电极层140的内侧设置到外侧。据此，能够使第一电极层120的端部与第二电极层140的端部之间的沿面距离变长。因此，能够抑制电容器100中的沿面放电的产生。此外，沿面距离是指沿着在第一电极层120与第二电极层130之间存在的基材110、介电膜130等绝缘性部件的表面的距离。
此外，第一部分101只要能够形成电容则不限定形状，可以省略沟槽构造部111。即，在第一部分101中，例如在平坦的第一主面110A上，介电膜130以及第二电极层140可以设置为与XY面平行。另外，凹部111B的底面或者凸部111A的顶面可以是由多个面构成的多边的形状、朝向第三方向Z弯曲的形状，或者这些的组合。
凹状构造部112是形成于第二部分102的凹凸构造，具有凹部112B以及凸部112A。凹部112B相对于第一主面110A向第三方向Z负方向侧凹陷。凹部112B是在底部相邻的两个侧面连结的剖面V字状，形成为槽状。凸部112A是在顶部相邻的两个侧面连结的剖面倒V字状。凸部112A位于凹部112B之间，并从凹部112B向第三方向Z正方向侧突出。凸部112A的顶部例如由第一主面110A构成。在从第一主面110A的法线方向俯视时，凹状构造部112形成在第一部分101、即比基材110的与第二电极层140重叠的区域更靠外侧的区域。凹部112B以及凸部112A沿着第一部分101的外周形成为框状，以包围沟槽构造部111。
凹状构造部112的凹部112B的深度(凹部112B的底部相对于凸部112A的顶部的位置)小于沟槽构造部111的凹部111B的深度。据此，能够增大沟槽构造部111的表面积，并能够增大在第一部分101中所形成的电容。
凹状构造部112的凸部112A的角在基材110侧形成角度θ21。另外，凹状构造部112的凹部112B的角在被凹状构造部112围起的空间侧，即与基材110相反侧形成角度θ22。角度θ21是凹状构造部112的凸部112A的相邻的两个侧面所成的角度，角度θ22是凹状构造部112的凹部112B的相邻的两个侧面所成的角度。但是，当凹状构造部112在凸部112A的顶部具有顶面的情况下，角度θ21是其顶面和侧面所成的角度。另外，当凹状构造部112在凹部112B的底部具有底面的情况下，角度θ22是其底面和侧面所成的角度。在凹状构造部112的凸部112A具有多个面，且具有多个它们所成的角度的情况下，角度θ21是指在凸部112A形成的角度中最大的角度。角度θ22也是同样的，是指在凹部112A形成的角度中的最大的角度。
角度θ21小于角度θ11，角度θ22小于角度θ12。另外，角度θ21以及角度θ22例如是锐角。此外，如果角度θ21的大小小于角度θ11则没有特别限定，可以是钝角或直角。对于角度θ22的大小，也是同样的。换言之，基材110的第一主面110A侧在第一部分101中比第二部分102平坦。此外，如果第一部分101中基材110的第一主面110A侧是平坦的，即如果省略沟槽构造部111，则凹状构造部112的角度θ21以及角度θ22的大小能够自由地设计。此外，优选角度θ21以及角度θ22中的任意一方小于角度θ11以及角度θ12中的角度最小的角度。换句话说，优选在凹状构造部112形成的多个角的最小角度小于在沟槽构造部111形成的多个角的最小角度。此时，凹状构造部112的最小角度是指凹状构造部112中由凸部112A的角在基材110侧形成的角度以及由凹部112B的角在与基材110相反侧形成的角度中的最小的角度。另外，沟槽构造部111的最小角度是指沟槽构造部111中由凸部111A的角在基材110侧所成的角度以及由凹部111B的角在与基材110相反侧所成的角度中的最小的角度。另外，凹状构造部112是应力比沟槽构造部111中应力最集中的部分集中的构造即可，角度θ11、角度θ12、角度θ21以及角度θ22的关系性并不限于此。
此外，作为一个例子，列举由两个凹部112B以及一个凸部112A构成的凹状构造部112，但凹状构造部112具有至少一个凹部112B即可，没有特别限定凹部112B以及凸部112A的数量。另外，凹部112B以及凸部112A的剖面形状并不限于V字状以及倒V字状，可以分别具备具有规定的宽度的顶面以及底面。另外，凹部112B的底部或者凸部111A的顶部也可以是由多个面构成的多边形状、朝向第三方向Z弯曲的形状，或者这些的组合。此外，凹状构造部112并不限于在从第一主面110A的法线方向俯视时包围第一部分101的框状。凹状构造部112也可以不连续地形成，例如，凹状构造部112可以形成为仅在第一方向X以及第二方向Y的一个方向上与第一部分101相邻，而在其它方向上不与第一部分101相邻。
如图2所示，在俯视基材110的第一主面110A时，凹状构造部112设置在第二电极层130的外侧。因此，能够使第一电极层120的端部与第二电极层130的端部之间的沿面距离变长。因此，能够抑制电容器100中的沿面放电的产生。
第一电极层120覆盖基材110的第二主面110B。第一电极层120至少设置在第一部分101中第二主面110B上即可。第一电极层120例如由Mo(钼)、Al(铝)、Au(金)、Ag(银)、Cu(铜)、W(钨)、Pt(铂)、Ti(钛)、Ni(镍)、Cr(铬)等金属材料形成。如果第一电极层120是导电性材料，则并不限于金属材料，可以由导电性树脂等形成。第一电极层120不一定形成在基材110的第二主面110B的整个面，只要至少形成于第一部分101即可。在基材110为低电阻硅基板时，第一电极层120以及基材110相互电连接，作为电容器100的下部电极发挥功能。此外，在基材110为绝缘性基板的情况下，基材110作为电容器100的电介质层的一部分发挥功能，第一电极层120作为下部电极发挥功能。
介电膜130具有第一电介质层131以及第二电介质层132。第一电介质层131覆盖基材110的第一主面110A侧，并也设置在沟槽构造部111以及凹状构造部112上。换句话说，第一电介质层131设置为从基材110的第一主面110A上连续到由沟槽构造部111以及凹状构造部112在基材110的第一主面110A侧形成的空间的内部。第一电介质层131例如由具有绝缘性的硅氧化物(例如，SiO2)形成。第一电介质层131的膜厚例如为0.3μm左右。
第二电介质层132设置在第一电介质层131上。第二电介质层132也设置在由沟槽构造部111以及凹状构造部112在基材110的第一主面110A侧形成的空间的内部。第二电介质层132例如由硅酸氮化物(SiON)、氮化硅(Si3N4)等氮化硅类的电介质材料形成。第二电介质层132的膜厚例如为1μm左右。第二电介质层132由介电常数比第一电介质层131高的电介质形成，由此能够提高电容器100的电容密度。另外，第二电介质层132不仅是单层，还可以是由多个电介质构成的层叠结构。这使得可以进行更任意的电容、耐压设计。此外，第二电介质层132并不限于氮化硅类的电介质材料，例如可以由Al2O3、HfO2、Ta2O5、ZrO2等氧化物构成的电介质材料形成。对于第一电介质层131，也不限于硅氧化物类的电介质材料，也可以由其它氧化物、氮化硅类构成的电介质材料形成。
介电膜130在第二部分102、即设置在凹状构造部112上的部分形成有裂缝CR。裂缝CR例如形成为以凸部112A的顶部或者凹部112B的底部起点一体地贯通第一电介质层131以及第二电介质层132。但是，裂缝CR可以仅形成于第一电介质层131，也可以仅形成于第二电介质层132。
介电膜130的膜厚小于沟槽构造部111的凹部111B的深度或宽度。据此，能够避免沟槽构造部111的凹部111B被介电膜130掩埋的事态。换句话说，能够抑制电容器100的电容密度的降低。如果介电膜130能够以足够的膜厚(例如1μm以上)形成，则可以是单层结构。
第二电极层140设置在第一部分101、即与沟槽构造部111重叠的部分中介电膜130上。第二电极层140隔着介电膜130与第一电极层120对置。第二电极层140作为电容器100的上部电极发挥功能，并与下部电极(基材110以及第一电极层120)之间形成电容。
第二电极层140具有第一导电层141以及第二导电层142。第一导电层141形成在介电膜130上，也设置在由沟槽构造部111在基材110的第一主面110A侧形成的空间的内部。第一导电层141例如是p型或者n型的多晶硅(Poly－Si)膜。第二导电层142设置在第一导电层141上。第二导电层142例如由在第一电极层120的说明中所列举的金属材料形成。第二导电层142并不限于金属材料，也可以由导电性树脂等导电性材料形成。
在从基材110的第一主面110A的法线方向俯视时，绝缘膜150覆盖第二电极层140的端部。绝缘膜150例如是聚酰亚胺(PI)膜，但可以是其它有机绝缘膜，也可以是硅氧化物、氮化硅等无机绝缘膜。绝缘膜150能够抑制由沿面放电所造成的漏电电流的产生。换句话说，能够使电容器100高耐压化。此外，在绝缘膜150的介电常数大于介电膜130的情况下，能够抑制来自第二电极层140的漏电场。反之，在绝缘膜150的介电常数小于介电膜130的情况下，能够抑制第二电极层140形成寄生电容。
＜第二实施方式＞
作为第二实施方式，参照图4～图11，对电容器200的制造方法进行说明。第二实施方式相当于第一实施方式所涉及的电容器100的制造方法。此外，在以下的第二实施方式中，对于与上述的第一实施方式共用的内容，省略描述，仅对不同的点进行说明。特别是对于基于同样的结构的同样的作用效果，没有依次提及。另外，标注与第一实施方式同样的附图标记的结构具有与第一实施方式中的结构相同的结构以及功能。
图4是表示第二实施方式所涉及的电容器的制造方法中基材加工工序的流程图。图5是表示第二实施方式所涉及的电容器的制造方法中电容器形成工序的流程图。图6是表示对图4所示的第一光致抗蚀剂层进行图案成形的工序的图。图7是表示设置图4所示的突起状构造部的工序的图。图8是表示设置图4所示的沟槽构造部的工序的图。图9是表示对图5所示的多晶硅(Poly－Si)膜进行成膜的工序的图。图10是表示进行图5所示的Poly－Si膜的干式蚀刻的工序的图。图11是表示对图5所示的电容器进行单片化的工序的图。此外，基材加工工序以及电容器形成工序是指为了便于说明而划分电容器200的制造方法所得的。基材加工工序是指在集合基材形成沟槽构造部以及凹状构造部的工序。电容器形成工序是指在集合基材上设置介电膜、第二电极层等，并设置MIM(Metal－Insulator－Metal)电容器的电容形成部的工序。
首先，参照图4，对基材加工工序进行说明。在基材加工工序中，首先，准备低电阻硅基板(S11)。如图6所示，低电阻硅基板210相当于集合基基材。在从主面210A的法线方向俯视时，低电阻硅基板210具有多个第一区域291以及多个第一区域291之间的第二区域292。第一区域291在第一方向X以及第二方向Y上排列成矩阵状，第二区域292以格子状布置。
接下来，对第一光致抗蚀剂层进行图案成形(S12)。第一光致抗蚀剂层271相当于为了形成凹状构造部212而设置在低电阻硅基板210的第一主面210A上的掩模。如图6所示，对第一光致抗蚀剂层271进行图案化，以覆盖第一区域291。另外，第一光致抗蚀剂层271被第二区域292中被图案化成并行的两条带状。换句话说，在第一方向X上相邻的两个第一区域291之间有被第一光致抗蚀剂层271覆盖的两个区域，有与第一光致抗蚀剂层271的开口部对置的三个区域。此外，在第二区域292中并行的带状的第一光致抗蚀剂层271不限定其条数，只要图案化一条以上即可。
接下来，通过湿式蚀刻形成凹状构造部(S13)。如图6所示，通过将第一光致抗蚀剂层271作为掩模、将氢氧化钾溶液作为蚀刻溶液的湿式蚀刻对低电阻硅基板210进行切削，以形成凹状构造部212。在通过湿式蚀刻等化学蚀刻切削晶体的情况下，根据结晶方位而蚀刻速率产生各向异性。进行湿式蚀刻，使得通过蚀刻速率的各向异性形成晶面。由于低电阻硅基板210的第一主面210A的结晶方位表示为＜100＞，所以进行蚀刻，使得形成相对于第一主面210A倾斜的面，形成锐角的波谷交替地连续的形状的凹状构造部212。
接下来，除去第一光致抗蚀剂层，并对第二光致抗蚀剂层进行图案成形(S14)。在形成凹状构造部212后，通过例如灰化从低电阻硅基板210的第一主面210A除去第一光致抗蚀剂层271。之后，在低电阻硅基板210的第一主面210A侧设置第二光致抗蚀剂层272，并进行图案化。第二光致抗蚀剂层272相当于用于设置沟槽构造部211的掩模。
接下来，通过反应离子刻蚀(RIE)形成沟槽构造部(S15)。如图8所示，通过将第二光致抗蚀剂层272作为掩模且基于RIE的深干式蚀刻对低电阻硅基板210进行切削。在RIE中，蚀刻速率的各向异性小于湿式蚀刻，并能够在从第二光致抗蚀剂层272的开口部与第一主面210A大致正交的方向上进行纵横比高的蚀刻。由此，沟槽构造部211的凹部能够加工为比凹状构造部212的凹部深。
接下来，除去第二光致抗蚀剂层(S16)。通过例如灰化除去第二光致抗蚀剂层272。另外，利用由例如超纯水制成的漂洗液冲洗低电阻硅基板210，以清洗第一主面210A、沟槽构造部211以及凹状构造部212。以上，基材加工工序结束。
接下来，参照图5，对电容器形成工序进行说明。在电容器形成工序中，首先，通过热处理对SiO2膜进行成膜(S21)。例如通过800℃～1100℃的热处理使低电阻硅基板210的表面热氧化，形成SiO2膜231。此外，SiO2膜231相当于第一实施方式所涉及的电容器100的第一电介质层131。
接下来，通过减压CVD(LP－CVD)法对SiN膜进行成膜(S22)。如图9所示，SiN膜232设置于SiO2膜231上。SiN膜232通过在低压环境下将低电阻硅基板210的温度设为650℃～800℃，并在SiO2膜231的上使由SiH2CI2(二氯硅烷)以及NH3(氨气)构成的反应气体进行热反应而生长。在为了使SiN膜232生长而被加热的低电阻硅基板210被冷却时，由于低电阻硅基板210和SiN膜232的热膨胀率不同，所以对SiN膜232施加热应力。由于SiN膜232的热膨胀率大于低电阻硅基板210，所以在冷却过程中，SiN膜232受到拉应力。因此，如图9所示，SiN膜232在设置于凹状构造部212上的部分形成裂缝CR。裂缝CR缓和施加到SiN膜232的热应力，抑制设置于沟槽构造部211上的部分中的裂缝的产生。此外，SiN膜232相当于第一实施方式所涉及的电容器100的第二电介质层132。换句话说，由SiO2膜231以及SiN膜232形成介电膜230。
接下来，通过减压CVD法对Poly－Si(多晶硅)膜进行成膜(S23)。如图9所示，Poly－Si膜241设置于SiN膜232上。Poly－Si膜241通过在低压环境下将低电阻硅基板210的温度设为550℃～650℃，并使由SiH4(硅烷)构成的反应气体进行热反应而生长。在工序S23中，在低电阻硅基板210的加热过程以及冷却过程中，对SiN膜232施加热应力。换句话说，也可以在工序S23中形成裂缝CR。此外，Poly－Si膜241相当于第一实施方式所涉及的电容器100的第一导电层141。
接下来，通过溅射法在第一主面侧对Al(铝)电极进行成膜，并进行图案化(S24)。Al电极242设置于Poly－Si膜241整个面上。之后，通过利用了光刻的湿式蚀刻进行图案化，并切削，留下设置在沟槽构造部211上的部分。此外，Al电极242相当于第一实施方式的电容器100的第二导电层142。换句话说，由Poly－Si膜241以及Al电极242形成第二电极层240。
接下来，将Al电极作为掩模，进行Poly－Si膜的干式蚀刻(S25)。通过自匹配处理切削Poly－Si膜241。换句话说，在从低电阻硅基板210的第一主面210A的法线方向俯视时，Poly－Si膜241被加工成与Al电极242相同的形状。
接下来，通过旋涂法对PI(聚酰亚胺)膜进行成膜，并进行图案化(S26)。首先，通过涂布在低电阻硅基板210的第一主面210A侧露出的SiN膜232以及Al电极242的整个面来对PI膜250进行成膜。接下来，通过利用了光刻的蚀刻，对PI膜250进行切削，留下覆盖第二电极层240的端部的部分。没有特别限定PI膜250的成膜方法，例如可以是基于分配法的描绘，也可以是基于丝网印刷等打印法的图案形成。此外，PI膜250相当于第一实施方式所涉及的电容器100的绝缘膜150。
接下来，通过溅射法在第二主面侧对Al电极进行成膜(S27)。Al电极220形成于低电阻硅基板210的第二主面210B上。Al电极220与Al电极242同样地设置。此外，Al电极220相当于第一实施方式所涉及的电容器100的第一电极层120。
接下来，在第二区域中切断(S28)。换句话说，如图11所示，将低电阻硅基板210与第二区域292中Al电极220、SiO2膜231以及SiN膜232一起切断，单片化为包括第一区域291的部分。沿着第二区域292的中央部进行切断。换句话说，第二区域292包括切割线。在第一区域291中形成与形成电容的电容形成部相当的第一部分201，在被切断的第二区域292中形成与使SiN膜232的应力集中的应力集中部相当的第二部分202。由此，切出具有第一部分201和第一部分201的外侧的第二部分202的电容器200。
＜第三实施方式＞
作为第三实施方式，参照图12，对电容器300的结构进行说明。图12是示意性地表示第二实施方式所涉及的电容器的结构的剖视图。此外，在以下的第三实施方式中，也与第二实施方式同样地，对于与上述第一实施方式以及第二实施方式共用的内容，省略描述，仅对不同的点进行说明。特别是对于基于同样的结构的同样的作用效果，没有依次提及。另外，标注与第一实施方式相同的附图标记的结构具有与第一实施方式中的结构相同的结构以及功能。
第三实施方式所涉及的电容器300与第一实施方式所涉及的电容器100不同之处在于，凹状构造部312相对于基材310的第一主面310A比沟槽构造部311深地形成。具体而言，凹状构造部312的凹部312B的底部比沟槽构造部311的凹部311B的底面更靠近基材310的第二主面310B。
如以上那样，根据本发明的一个方式，提供电容器100，该电容器100具备：具有主面110A的基材110、被设置在基材110的主面110A侧的介电膜130、以及被设置在介电膜130上的电极层140，基材110具有凹状构造部112，在从基材110的主面110A的法线方向俯视时，该凹状构造部由形成在比与电极层140重叠的区域更靠外侧的区域的至少一个凹部构成，介电膜130被设置在凹状构造部112上。
根据上述方式，能够使施加到介电膜的热应力集中到设置在凹状构造部上的部分。换句话说，根据这样的电容器，能够缓和介电膜的基材与电极层之间的部分中的热应力，并能够抑制起因于在介电膜产生的裂缝的漏电电流造成的性能劣化、短路造成的动作不良的产生。
基材具有沟槽构造部111，在从基材110的主面110A的法线方向俯视时，该沟槽构造部形成在与电极层140重叠的区域，介电膜130也可以设置在沟槽构造部111上。据此，沟槽构造部使形成电容的电容形成部的面积增大，能够提高电容器的电容值。另外，沟槽构造部容易在成为其凹部或者凸部的区域中使介电膜产生裂缝，但由于形成有凹状构造部，所以能够抑制介电膜的基材与电极层之间的部分中的裂缝的产生。
在从基材110的主面110A的法线方向俯视时，凹状构造部112可以形成为包围与电极层140重叠的区域。据此，能够在与电极重叠的区域中全方位缓和施加到介电膜的热应力，并能够在介电膜的基材与电极层之间的部分中抑制裂缝的产生。
凹状构造部112也可以由多个凹部112B构成，并具有位于各个凹部112B之间的凸部112A。据此，由于在凹状构造部的凹部以及凸部的角中，热应力集中到介电膜，所以凹部以及凸部的数量增加，由此能够促进热应力向与凹状构造部重叠的区域集中，并在与电极层重叠的区域中进一步缓和热应力。
由凹状构造部112的凸部112A的角在基材110侧所成的角度θ21可以小于由沟槽构造部111的凸部111A的角在基材110侧所成的角度θ11。据此，与沟槽构造部的凸部相比，能够使介电膜的热应力集中到凹状构造部的凸部中。换句话说，能够在与电极层重的区域中缓和热应力。
由凹状构造部112的凹部112B的角在与基材110相反侧所成的角度θ22可以小于由沟槽构造部111的凹部111B的角在与基材110相反侧所成的角度θ12。据此，与沟槽构造部的凹部相比，能够使介电膜的热应力集中到凹状构造部的凹部。换句话说，能够在与电极层重叠的区域中缓和热应力。
凹状构造部112中由凸部112A的角在基材110侧所成的角度θ21以及由凹部112B的角在与基材110相反侧所成的角度θ22中最小的角度可以小于沟槽构造部111中由凸部111A的角在基材110侧所成的角度θ11以及由凹部111B的角在与基材110相反侧所成的角度θ12中最小的角度。据此，与沟槽构造部的凹部以及凸部相比，能够使介电膜的热应力集中到凹状构造部的凹部或者凸部。
凹状构造部112的凸部112A的角可以是锐角。据此，介电膜能够更高效地使热应力集中到与凹状构造部的凸部重叠的区域。
凹状构造部312的至少一个凹部312B相对于主面310A的深度可以大于沟槽构造部311的凹部311B相对于主面310A的深度。据此，凹状构造部的凹部能够缓和基材的热应力，并缓和基材的弯曲。
基材110可以具有硅基板，介电膜130可以具有氮化硅。据此，即使较厚地形成热膨胀率大于硅基板的氮化硅，介电膜也能够在与电极层重叠的区域中缓和热应力。换句话说，能够在与电极层重叠的区域中抑制氮化硅膜的裂缝的产生。
主面110A的结晶方位可以表示为＜100＞。据此，能够通过湿式蚀刻等各向异性蚀刻在基材上容易地形成凹状构造部。
介电膜130也可以在设置于凹状构造部112上的部分形成裂缝CR。据此，通过裂缝缓和沿着介电膜的基材表面的方向上的热应力。换句话说，介电膜能够通过在与凹状构造部重叠的区域产生的裂缝而在与电极层重叠的区域中缓和热应力，以减少裂缝的产生风险。
根据本发明的另一个方式，提供电容器200的制造方法，其包括：准备集合基材210的工序，该集合基材210具有主面210A，并在从主面210A的法线方向俯视时，具有多个第一区域291以及多个第一区域291之间的第二区域292；在第二区域292形成由至少一个凹部构成的凹状构造部212的工序；在多个第一区域291以及凹状构造部212中，在集合基材210上设置介电膜230的工序；在多个第一区域291中，在介电膜230上设置电极层240的工序；以及通过在第二区域292中切断集合基材210，分别对多个第一区域291进行单片化的工序。
根据上述方式，能够使施加到介电膜的热应力集中到第二区域中设置在凹状构造部上的部分。换句话说，根据这样的电容器，能够在第一区域中缓和施加到基材与电极层之间的介电膜的热应力，并能够抑制起因于在介电膜产生的裂缝的漏电电流造成的性能劣化、短路造成的动作不良的产生。另外，通过在集合基材的切割线设置凹状构造部，由此不需要在电容器中准备由于设置凹状构造部的空间，能够使电容器小型化。
还包括在多个第一区域291形成沟槽构造部211的工序，介电膜230也可以设置在沟槽构造部211上。据此，沟槽构造部增大形成电容的电容形成部的面积，能够提高电容器的电容值。另外，沟槽构造部容易在与其凹部或者凸部重叠的区域中使介电膜产生裂缝，但由于形成有凹状构造部，所以能够抑制介电膜的基材与电极层之间的部分中的裂缝的产生。
凹状构造部212的凸部的角的角度可以小于沟槽结构的凸部的角的角度。据此，与沟槽构造部的凸部相比，能够使介电膜的热应力集中到凹状构造部的凸部。换句话说，能够在与电极层重叠的区域中缓和热应力。
凹状构造部212的凸部的角可以是锐角。据此，介电膜能够更高效地使热应力集中到与凹状构造部的凸部重叠的区域。
凹状构造部212的凹部相对于主面210A的深度可以大于沟槽构造部211的凹部相对于主面210A的深度。据此，凹状构造部的凹部能够缓和基材的热应力，并缓和基材的弯曲。
集合基材210可以具有硅基板，介电膜230可以具有氮化硅。据此，即使较厚地形成热膨胀率大于硅基板的氮化硅，介电膜也能够在与电极层重叠的区域中缓和热应力。换句话说，能够在与电极层重叠的区域中，抑制氮化硅膜的裂缝的产生。
主面210A的结晶方位表示为＜100＞，设置凹状构造部212的工序也可以包括湿式蚀刻。据此，能够通过湿式蚀刻等各向异性蚀刻，在基材容易地形成凹状构造部。
还可以包括在设置于介电膜230中的凹状构造部212上的部分形成裂缝CR的工序。据此，通过裂缝缓和沿着介电膜的集合基材的表面的方向上的热应力。换句话说，介电膜能够通过在与凹状构造部重叠的区域产生的裂缝在与电极层重叠的区域中缓和热应力，以减少裂缝的产生风险。
如以上说明那样，根据本发明的一个方式，可以提供能够实现可靠性的提高的电容器。
此外，以上说明的各实施方式是用于使本发明的理解变得容易的实施方式，并不对本发明进行限定解释。本发明在不脱离其主旨的情况下，能够进行变更/改进，并且其等效方式也包含于本发明。即，只要具备本发明的特征，则本领域技术人员对各实施方式适当地施加了设计变更后的实施方式也包含在本发明的范围。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示的方式而能够适当地变更。另外，各实施方式具备的各要素只要在技术上可能则能够进行组合，将它们组合后的实施方式只要包含本发明的特征则也包含在本发明的范围。
附图标记说明
100…电容器
101…第一部分
102…第二部分
110…基材
110A…第一主面
110B…第二主面
111…沟槽构造部
112…凹状构造部
111A、112A…凸部
111B、112B…凹部
θ11、θ12、θ21、θ22…角度
120…第一电极层
130…介电膜
131…第一电介质层
132…第二电介质层
140…第二电极层
141…第一导电层
142…第二导电层
150…绝缘膜。

Claims (13)

1.一种电容器，具备：
基材，具有主面；
介电膜，设置在所述基材的所述主面侧；以及
电极层，设置在所述介电膜上，
所述基材具有凹状构造部，在从所述基材的所述主面的法线方向俯视时，所述凹状构造部由形成在比与所述电极层重叠的区域更靠外侧的区域的至少一个凹部构成，
所述介电膜设置在所述凹状构造部上。
2.根据权利要求1所述的电容器，其中，
所述基材具有沟槽构造部，在从所述基材的所述主面的法线方向俯视时，所述沟槽构造部形成在与所述电极层重叠的区域，
所述介电膜设置在所述沟槽构造部上。
3.根据权利要求2所述的电容器，其中，
在从所述基材的所述主面的法线方向俯视时，所述凹状构造部形成为包围与所述电极层重叠的区域。
4.根据权利要求2或3所述的电容器，其中，
所述凹状构造部由多个凹部构成，并具有位于各个凹部之间的凸部。
5.根据权利要求4所述的电容器，其中，
由所述凹状构造部的凸部的角在所述基材侧所成的角度小于由所述沟槽构造部的凸部的角在所述基材侧所成的角度。
6.根据权利要求4或5所述的电容器，其中，
由所述凹状构造部的凹部的角在与所述基材相反侧所成的角度小于由所述沟槽构造部的凹部的角在与所述基材相反侧所成的角度。
7.根据权利要求4至6中的任一项所述的电容器，其中，
所述凹状构造部中由凸部的角在所述基材侧所成的角度以及由凹部的角在与所述基材相反的侧所成的角度中的最小的角度小于沟槽构造部中由凸部的角在所述基材侧所成的角度以及由凹部的角在与所述基材相反侧所成的角度中的最小的角度。
8.根据权利要求4至7中的任一项所述的电容器，其中，
所述凹状构造部的凸部的角是锐角。
9.根据权利要求2至8中的任一项所述的电容器，其中，
所述凹状构造部的至少一个所述凹部相对于所述主面的深度大于所述沟槽构造部的凹部相对于所述主面的深度。
10.根据权利要求1至9中的任一项所述的电容器，其中，
所述基材具有硅基板，
所述介电膜具有氮化硅。
11.根据权利要求1至10中的任一项所述的电容器，其中，
所述主面的结晶方位表示为＜100＞。
12.根据权利要求1至11中的任一项所述的电容器，其中，
所述介电膜在设置于所述凹状构造部上的部分形成裂缝。
13.一种电容器的制造方法，包括：
准备集合基材的工序，所述集合基材具有主面，并在从所述主面的法线方向俯视时，具有多个第一区域以及多个所述第一区域之间的第二区域；
在所述第二区域形成由至少一个凹部构成的凹状构造部的工序；
在多个所述第一区域以及所述凹状构造部中，在所述集合基材上设置介电膜的工序；
在多个所述第一区域中，在所述介电膜上设置电极层的工序；以及
通过在所述第二区域中切断所述集合基材，分别对多个所述第一区域进行单片化的工序。
CN201880027665.8A 2017-05-16 2018-04-23 电容器及其制造方法 Active CN110574154B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017097057 2017-05-16
JP2017-097057 2017-05-16
PCT/JP2018/016465 WO2018211919A1 (ja) 2017-05-16 2018-04-23 キャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
CN110574154A true CN110574154A (zh) 2019-12-13
CN110574154B CN110574154B (zh) 2023-03-07

Family

ID=64274280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880027665.8A Active CN110574154B (zh) 2017-05-16 2018-04-23 电容器及其制造方法

Country Status (5)

Country Link
US (1) US11145711B2 (zh)
JP (1) JP6748381B2 (zh)
CN (1) CN110574154B (zh)
DE (1) DE112018000599T5 (zh)
WO (1) WO2018211919A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111902899A (zh) * 2018-06-15 2020-11-06 株式会社村田制作所 电容器及其制造方法
CN114512337A (zh) * 2020-11-16 2022-05-17 株式会社村田制作所 无源部件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7251332B2 (ja) * 2019-06-07 2023-04-04 株式会社村田製作所 キャパシタ
CN114503260A (zh) * 2019-09-17 2022-05-13 株式会社村田制作所 半导体装置
CN114127972A (zh) * 2019-09-20 2022-03-01 株式会社村田制作所 半导体装置
JP2021114532A (ja) * 2020-01-17 2021-08-05 株式会社村田製作所 半導体装置
TWI799061B (zh) 2022-01-07 2023-04-11 力晶積成電子製造股份有限公司 電容器結構及其製造方法
EP4369368A1 (en) * 2022-11-14 2024-05-15 Murata Manufacturing Co., Ltd. Electrical device comprising capacitor for high-voltage applications and a method for obtaining an electrical device
CN116779596A (zh) * 2023-07-07 2023-09-19 无锡市晶源微电子股份有限公司 基于沟槽型结构的电容器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61115332A (ja) * 1984-11-12 1986-06-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH03283637A (ja) * 1990-03-30 1991-12-13 Fujitsu Ltd 半導体装置
WO2000059050A1 (en) * 1999-03-31 2000-10-05 Seiko Epson Corporation Method of manufacturing semiconductor device, semicondutor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
JP2005353657A (ja) * 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
US20160276471A1 (en) * 2013-10-31 2016-09-22 Robert Bosch Gmbh Semiconductor Component and Method for Producing a Semiconductor Component in a Substrate having a Crystallographic (100) Orientation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956880B2 (ja) * 1994-08-31 1999-10-04 富士通株式会社 半導体装置およびその製造方法
DE102007009383A1 (de) * 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
JP2014229680A (ja) 2013-05-21 2014-12-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US9406682B2 (en) * 2014-09-12 2016-08-02 International Business Machines Corporation Method and structure for preventing epi merging in embedded dynamic random access memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61115332A (ja) * 1984-11-12 1986-06-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH03283637A (ja) * 1990-03-30 1991-12-13 Fujitsu Ltd 半導体装置
WO2000059050A1 (en) * 1999-03-31 2000-10-05 Seiko Epson Corporation Method of manufacturing semiconductor device, semicondutor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
JP2005353657A (ja) * 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20160276471A1 (en) * 2013-10-31 2016-09-22 Robert Bosch Gmbh Semiconductor Component and Method for Producing a Semiconductor Component in a Substrate having a Crystallographic (100) Orientation
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111902899A (zh) * 2018-06-15 2020-11-06 株式会社村田制作所 电容器及其制造方法
CN111902899B (zh) * 2018-06-15 2022-09-09 株式会社村田制作所 电容器及其制造方法
US11476056B2 (en) 2018-06-15 2022-10-18 Murata Manufacturing Co., Ltd. Capacitor and method for manufacturing the same
CN114512337A (zh) * 2020-11-16 2022-05-17 株式会社村田制作所 无源部件

Also Published As

Publication number Publication date
DE112018000599T5 (de) 2019-11-21
JPWO2018211919A1 (ja) 2019-12-12
US11145711B2 (en) 2021-10-12
WO2018211919A1 (ja) 2018-11-22
US20190378893A1 (en) 2019-12-12
JP6748381B2 (ja) 2020-09-02
CN110574154B (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
CN110574154B (zh) 电容器及其制造方法
JP5205856B2 (ja) 電力用半導体素子
JP6575736B2 (ja) キャパシタ
US8525274B2 (en) Semiconductor device and method of manufacturing the same
US10868164B2 (en) Nitride semiconductor device
JP6193677B2 (ja) 半導体装置
US10068825B2 (en) Semiconductor device
WO2012176399A1 (ja) 窒化物半導体装置
US20190081166A1 (en) Gate-all-around device and method for fabricating the same
CN105932044B (zh) 半导体器件
JP2019029537A (ja) キャパシタ
US11189685B2 (en) Resistance element and manufacturing method of resistance element
TWI521641B (zh) 製作氮化鎵裝置及積體電路中之自我對準隔離部的方法
CN102637734A (zh) 化合物半导体装置及化合物半导体装置的制造方法
CN112928161B (zh) 高电子迁移率晶体管及其制作方法
TWI726316B (zh) 高電子遷移率電晶體裝置及其製造方法
CN210325805U (zh) 具有加强结构的边缘终端装置
WO2015040802A1 (ja) 半導体装置およびその製造方法
TWI717745B (zh) 半導體裝置
US20220238651A1 (en) Semiconductor device and semiconductor package
JP2018157022A (ja) 半導体装置
TW202046453A (zh) 半導體裝置之製造方法及半導體裝置
WO2020065993A1 (ja) 半導体装置及びその製造方法
JP6171969B2 (ja) 半導体装置の製造方法
JP2024013345A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant