CN114512337A - 无源部件 - Google Patents
无源部件 Download PDFInfo
- Publication number
- CN114512337A CN114512337A CN202111346899.9A CN202111346899A CN114512337A CN 114512337 A CN114512337 A CN 114512337A CN 202111346899 A CN202111346899 A CN 202111346899A CN 114512337 A CN114512337 A CN 114512337A
- Authority
- CN
- China
- Prior art keywords
- substrate
- lower electrode
- dielectric film
- layer
- passive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 229910052751 metal Inorganic materials 0.000 claims description 66
- 239000002184 metal Substances 0.000 claims description 66
- 239000011810 insulating material Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010953 base metal Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 48
- 230000008646 thermal stress Effects 0.000 abstract description 16
- 230000008859 change Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 119
- 239000011229 interlayer Substances 0.000 description 36
- 238000012986 modification Methods 0.000 description 20
- 230000004048 modification Effects 0.000 description 20
- 238000005530 etching Methods 0.000 description 19
- 230000007423 decrease Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 101710114762 50S ribosomal protein L11, chloroplastic Proteins 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 101100328077 Bos taurus CL43 gene Proteins 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005887 NiSn Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000006089 photosensitive glass Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/013—Thick-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供包含不容易产生由热应力引起的静电电容的变动的电容器的无源部件。在绝缘性的基板的表面设置凹部。在凹部的至少一部分填充下部电极。在下部电极的表面设置介电膜。上部电极隔着介电膜与下部电极对置。高度方向的下部电极的尺寸比介电膜的高度方向的尺寸大,上述高度方向是与基板的表面垂直的方向。
Description
技术领域
本发明涉及无源部件。
背景技术
随着具有无线通信功能的电子设备的迅速普及,在无线通信中,开始利用极多的高频带。期望通过一个通信模块实现利用多个频带(多频段)的通信、以及基于多个无线通信标准(多模)的通信。为了抑制与多频段以及多模对应的通信模块的大型化,搭载于通信模块的部件的小型轻薄化以及部件的高集成化不断发展。
为了将多个部件高集成化地安装于通信模块,使用部件的三维安装、向封装基板的部件的埋入等技术。另外,也对噪声滤波器、频带滤波器等进行了集成化的无源部件要求小型轻薄化、或者向封装基板的埋入安装对应等。
为了实现部件的小型轻薄化,提出包含玻璃基板和电容器的无源玻璃器件(POG)(专利文献1)。该器件具备配置在玻璃基板上的下部电极、覆盖其表面的介电膜、以及其上的上部电极。
专利文献1:日本特表2018-534763号公报
若对专利文献1所公开的结构的电容器施加热负荷,则由于下部电极与介电膜的线膨胀系数之差而产生热应力。热应力尤其集中于下部电极的边缘部,所以容易在边缘部在介电膜产生裂缝。若在介电膜产生裂缝,则电容器的静电电容变动。在由电容器构成滤波器的情况下,滤波器的共振点也根据电容器的静电电容的变动而变动,所以得不到所希望的滤波器特性。
发明内容
本发明的目的在于提供包含不容易产生由热应力引起的静电电容的变动的电容器的无源部件。
根据本发明的一观点,提供一种无源部件,具备:
绝缘性的基板,在表面设置有凹部;
下部电极,填充于上述凹部的至少一部分;
介电膜,设置于上述下部电极的表面;以及
上部电极,隔着上述介电膜与上述下部电极对置,
高度方向的上述下部电极的尺寸比上述介电膜的高度方向的尺寸大,上述高度方向是与上述基板的表面垂直的方向。
通过成为上述构成,能够降低对介电膜施加的热应力。其结果,能够降低由热应力引起的静电电容的变动。
附图说明
图1A是第一实施例的无源部件的俯视图,图1B以及图1C分别是图1A的点划线1B-1B以及点划线1C-1C上的剖视图。
图2A、图2B、图2C分别是第一实施例的变形例的无源部件的剖视图。
图3A、图3B、图3C分别是第一实施例的变形例的无源部件的剖视图。
图4A是第二实施例的集成型的无源部件的等效电路图,图4B是表示第二实施例的集成型的无源部件所包含的多个无源元件俯视时的位置关系的图。
图5是第二实施例的无源部件的配置了电容器C4、C6的区域及其附近的剖视图。
图6A是填充到基板的凹部的下部电极的俯视图,图6B是六个电容器各自的介电膜的俯视图。
图7A是六个电容器各自的上部电极以及下部电极引出布线的俯视图,图7B是第一层的布线层所包含的金属图案的俯视图。
图8A是第二层的布线层所包含的金属图案的俯视图,图8B是第三层的布线层所包含的金属图案的俯视图。
图9A、图9B、图9C是第二实施例的无源部件的制造中途阶段的剖视图。
图10A、图10B、图10C是第二实施例的无源部件的制造中途阶段的剖视图。
图11A、图11B、图11C是第二实施例的无源部件的制造中途阶段的剖视图。
图12A是第三实施例的无源部件所使用的基板的剖视图,图12B是形成了凹部的基板的剖视图。
图13A是第四实施例的无源部件所使用的基板的剖视图,图13B是形成了凹部的基板的剖视图。
图14是第五实施例的无源部件的剖视图。
附图标记说明
20…基板,20A…凹部,21…下部电极,22…介电膜,22A…开口,23…上部电极,24…基底金属层,25…绝缘膜,25A…开口,26…下部电极引出布线,50…基板,50A…凹部,50B…第一界面,50C…第二界面,50E…蚀刻停止层,50M…基部,50S…表层部,51…层间绝缘膜,51A…层间绝缘膜的下层,51B…层间绝缘膜的上层,51H…开口,52、53、54…层间绝缘膜,61…金属膜。
具体实施方式
[第一实施例]
参照图1A、图1B、以及图1C,对第一实施例的无源部件进行说明。
图1A是第一实施例的无源部件的俯视图,图1B以及图1C分别是图1A的点划线1B-1B以及点划线1C-1C上的剖视图。在绝缘性的基板20的一个表面设置有凹部20A。将设置凹部20A的表面称为上表面。在凹部20A内填充下部电极21。下部电极21与基板20的上表面相比向上方突出。
介电膜22覆盖比基板20的上表面靠上方的下部电极21的侧面、以及下部电极21的上表面。介电膜22还覆盖基板20的上表面中包围下部电极21的边框状的区域。在俯视时,在介电膜22的轮廓线的内侧配置下部电极21。
绝缘膜25覆盖基板20的上表面以及介电膜22。在绝缘膜25设置到达介电膜22的开口25A。并且,在绝缘膜25以及介电膜22设置到达下部电极21的开口22A。在俯视时开口25A的下端以及开口22A的下端包含于下部电极21。在开口25A的内部、以及开口25A的周围的绝缘膜25的上表面配置上部电极23。上部电极23隔着介电膜22与下部电极21对置。通过下部电极21、介电膜22、以及上部电极23构成金属/绝缘体/金属结构(MIM结构)的电容器。
在开口22A的内部、以及开口22A的周围的绝缘膜25的上表面配置下部电极引出布线26。下部电极引出布线26与下部电极21连接。
作为基板20,能够使用以氧化硅为主要成分的非晶基板(玻璃基板)、以氮化硅、氧化铝、氮化硼、或者氧化铪为主要成分的陶瓷基板等。在基板所含有的特定的材料的含有率为50重量%以上的情况下,该特定的材料能够称为主要成分。
作为基板20,除此之外也可以使用使硅基板的表面热氧化形成氧化硅层的基板、在GaAs的表面形成氧化物绝缘体膜或者氮化物绝缘体膜的基板等。氧化物绝缘体膜、氮化物绝缘体膜例如能够使用化学气相沉积(CVD)法形成。
作为介电膜22,能够使用将氧化硅作为主要成分的绝缘材料、或者将氮化硅作为主要成分的绝缘材料等。下部电极21、上部电极23、下部电极引出布线26使用Cu、Au、将Cu作为主要成分的金属、或者将Au作为主要成分的金属。绝缘膜25使用环氧树脂、聚酰亚胺等有机绝缘材料(绝缘性树脂)。
接下来,对第一实施例的优异的效果进行说明。
在第一实施例的无源部件中,在下部电极21,从与下部电极引出布线26接触的位置到上部电极23的正下的区域、或者在其相反方向流过电流。在下部电极21较薄的情况下,由于下部电极21的电阻而电容器的Q值降低。在第一实施例中,下部电极21的一部分填充于凹部20A,所以与未设置凹部20A的构成相比下部电极21变厚。由此,能够使下部电极21低电阻化,使电容器的Q值提高。
若不形成凹部20A,而在基板20的上表面配置较厚的下部电极21,则下部电极21的侧面所引起的阶梯差变高。若阶梯差变高,则容易产生向位于下部电极21的边缘部分的介电膜22的热应力的集中。该热应力的集中成为在介电膜22产生裂缝的重要因素。若在介电膜22产生裂缝,则电容器的静电电容变动。另外,若下部电极21的侧面的阶梯差变高,则介电膜22的覆盖性(覆盖范围)降低。覆盖性的降低成为耐湿性的降低的重要因素。
在第一实施例中,将下部电极21的下侧的一部分配置在凹部20A内,所以从基板20的上表面到下部电极21的上表面为止的阶梯差变低。由此,能够缓和向下部电极21的边缘部分的热应力的集中,并且抑制介电膜22的覆盖性的降低。
接下来,对下部电极21和介电膜22的尺寸的优选的范围进行说明。
将与基板20的上表面垂直的方向定义为高度方向。将下部电极21的高度方向的尺寸表述为h1,并将介电膜22的高度方向的尺寸表述为h2。在第一实施例中,介电膜22的最下侧的面与基板20的上表面相接,所以尺寸h2与从基板20的上表面到介电膜22的最高的位置,即配置在下部电极21的上表面的部分的上表面为止的高度相等。为了抑制裂缝的产生,并且抑制下部电极21的电阻的上升,优选使尺寸h1比尺寸h2大。
氧化硅以及氮化硅具有较高的绝缘性,所以通过基板20使用以氧化硅或者氮化硅为主要成分的绝缘材料,能够得到具有良好的高频特性的电容器。以氮化硅为主要成分的陶瓷与非晶的氧化硅相比具有较高的导热率。通过基板20使用以氮化硅为主要成分的陶瓷,能够提高散热特性。由此,在多个无源元件集成在一个基板20的情况下,能够在确保足够的散热性的同时,实现高集成化。
另外,优选由主要成分相同的绝缘材料形成基板20和介电膜22。若基板20和介电膜22由主要成分相同的绝缘材料形成,则两者之间的线膨胀系数之差变小,所以能够抑制热应力的产生。
若下部电极21使用作为高导电率材料的Cu或者Au,则下部电极21的电阻变小。另外,由Cu或者Au构成的下部电极21的形成能够使用电解电镀,所以能够容易地使下部电极21厚膜化。
接下来,参照图2A~图3C的附图对第一实施例的变形例的无源部件进行说明。图2A~图3C的附图分别是第一实施例的变形例的无源部件的剖视图。
在图2A所示的变形例中,在下部电极21与基板20之间配置基底金属层24。由Ti、含有Ti的合金、Ta、含有Ta的合金、Ni、含有Ni的合金、Zr、或者含有Zr的合金形成基底金属层24。通过配置基底金属层24,能够提高下部电极21与基板20的紧贴性。并且,能够抑制构成下部电极21的金属的向基板20的热扩散。由此,能够提高电容器的品质。
在图2B所示的变形例中,下部电极21的上表面和基板20的上表面几乎成为同一平面。因此,配置介电膜22的基底表面大致变得平坦。该情况下,介电膜22的高度方向的尺寸h2与介电膜22本身的厚度相等。在本变形例中,不形成下部电极21与基板20之间的阶梯差,所以能够进一步提高缓和热应力的集中的效果、以及抑制介电膜22的覆盖性的降低的效果。
此外,下部电极21的上表面与基板20的上表面并不需要完全成为同一平面。在下部电极21的上表面与基板20的上表面的高度之差比配置在下部电极21的上表面的介电膜22的厚度小的情况下,能够得到缓和热应力的集中的足够的效果、以及抑制介电膜22的覆盖性的降低的足够的效果。
在图2C所示的变形例中,下部电极21的上表面比基板20的上表面低。即,在凹部20A的一部分填充下部电极21。介电膜22覆盖下部电极21的上表面、凹部20A的侧面中比下部电极21的上表面高的区域、以及基板20的上表面中凹部20A的周围。该情况下,介电膜22的高度方向的尺寸h2与从下部电极21的上表面到覆盖基板20的上表面的介电膜22的上表面为止的距离相等。在本变形例中,尺寸h1也比尺寸h2大。因此,能够得到缓和热应力的集中的效果、以及抑制介电膜22的覆盖性的降低的效果。
在图3A、图3B、以及图3C所示的变形例中,在俯视时介电膜22包含于下部电极21。即,介电膜22配置在下部电极21的上表面,未到达下部电极21的侧面或凹部20A的侧面。在图3A所示的变形例中,下部电极21的上表面配置在比基板20的上表面高的位置。在图3B所示的变形例中,下部电极21的上表面和基板20的上表面大致成为同一平面。在图3C所示的变形例中,下部电极21的上表面配置在比基板20的上表面低的位置。
在这些变形例中,介电膜22配置于下部电极21的平坦的上表面,未到达上表面的边缘。因此,介电膜22的高度方向的尺寸h2与介电膜22本身的厚度相等,下部电极21的高度方向的尺寸h1与下部电极21本身的厚度相等。
在第一实施例中,绝缘膜25(图1B、图1C)使用有机绝缘材料,并且其上表面被平坦化。与此相对,在图3A、图3B、图3C所示的变形例中,绝缘膜25使用氮化硅等无机绝缘材料,其上表面未被平坦化。下部电极21的表面中未被介电膜22覆盖的区域被由无机绝缘材料构成的绝缘膜25覆盖,所以能够确保足够的耐湿性。
在图3A、图3B、以及图3C所示的变形例中,在下部电极21的边缘部分未配置介电膜22,所以热应力不会集中于边缘部分的介电膜。因此,也不产生起因于在介电膜22产生裂缝的电容的变动。另外,下部电极21的整体或者至少一部分填充到设置于基板20的凹部20A内,所以即使使下部电极21增厚,与不设置凹部20A的构成相比,在下部电极21的侧面或者凹部20A的侧面出现的阶梯差也较低。因此,能够抑制绝缘膜25的覆盖性的降低。能够在抑制绝缘膜25的覆盖性的降低的同时,并且使下部电极21增厚,所以能够使下部电极21的电阻降低。其结果,能够使电容器的Q值提高。
[第二实施例]
接下来,参照图4A~图11C的附图,对第二实施例的无源部件进行说明。在参照图1A~图3C进行了说明的第一实施例及其变形例中,在基板20设置一个电容器,但在第二实施例中,在一个基板设置电容器以及电感器等多个无源元件。
图4A是第二实施例的集成型的无源部件的等效电路图。第二实施例的无源部件是包含六个电容器和五个电感器的带通滤波器。在输入端子In与输出端子Out之间从输入端子In侧依次串联连接电容器C1、电感器L1、以及电容器C2。在输入端子In与接地端子GND之间,并联连接电容器C3与电感器L2的串联电路、以及电容器C4与电感器L3的串联电路。在输出端子Out与接地端子GND之间,并联连接电容器C5与电感器L4的串联电路、以及电容器C6与电感器L5的串联电路。
图4B是表示第二实施例的无源部件所包含的多个无源元件的俯视时的位置关系的图。在基板上,配置C1~C6的六个电容器、L1~L5的五个电感器、输入端子In、输出端子Out、以及两个接地端子GND。这些无源元件由配置在基板上的多个布线层所包含的导体图案构成。在图4B中,不区分多个布线层各自所包含的导体图案而重叠地示出。
图5是配置了电容器C4、C6的区域及其附近的剖视图。在绝缘性的基板50的上表面形成多个凹部50A。作为基板50,例如使用含有氮化硅、氧化铝、氮化铝、氮化硼、氧化铪等作为主要成分的陶瓷基板、将氧化硅作为主要成分的玻璃基板。除此之外,也可以使用由半导体材料和绝缘材料构成的复合基板。作为复合基板,例如能够使用使Si基板的表面热氧化形成氧化物绝缘体膜的基板、通过化学气相沉积(CVD)法等在GaAs等半导体基板上形成氧化物绝缘体膜或氮化物绝缘体膜的基板等。优选高频用的无源部件的基板50使用氧化硅、氮化硅等绝缘性特别高的材料。另外,由于氮化硅具有较高的导热性,所以适合于对无源元件投入较大的电力的用途。基板50的厚度根据对无源部件的高度的要求等决定,例如从50μm以上300μm以下的范围进行选择。
在图5出现的两个凹部50A内分别填充电容器C4的下部电极C4L以及电容器C6的下部电极C6L。如图2B所示的第一实施例的变形例那样,下部电极C4L、C6L的上表面与基板50的上表面大致成为同一平面。
下部电极C4L、C6L使用高导电率材料,例如Al、Au、Cu、或者含有这些金属的合金等,以提高Q值。也可以在下部电极C4L、C6L等与基板50之间配置用于提高紧贴性的紧贴层、或者用于防止扩散的扩散防止层。作为紧贴层、扩散防止层,例如能够使用高熔点金属、或者含有高熔点金属的合金。作为使用为紧贴层、扩散防止层的高熔点金属,能够列举Ti、Ni、W、Ta等。
将介电膜C4D、C6D配置为覆盖下部电极C4L、C6L各自的上表面。介电膜C4D、C6D例如使用含有氮化硅、氧化硅、氧化铝、氮化铝、氧化钽等作为主要成分的无机绝缘材料。此外,为了缓和热应力的集中,优选减小介电膜C4D、C6D等与基板50的线膨胀系数之差。为了减小该线膨胀率之差,优选由主要成分相同的绝缘材料形成介电膜C4D、C6D等和基板50。介电膜C4D、C6D的厚度根据所希望的电容、耐电压性、以及耐湿性等观点决定,例如从30nm以上500nm以下的范围进行选择。
在俯视时,在由介电膜C4D、C6D的外周的轮廓线包围的区域分别包含下部电极C4L、C6L。即,各下部电极C4L、C6L与介电膜C4D、C6D的位置关系与图2B所示的下部电极21与介电膜22的位置关系相同。此外,作为各下部电极C4L、C6L与介电膜C4D、C6D的位置关系,也可以采用分别在图1B、图2A、图2C、图3A、图3B、图3C示出的下部电极21与介电膜22的位置关系。
在介电膜C4D上配置上部电极C4U。在介电膜C6D上配置上部电极C6U。并且,在俯视时与下部电极C6L重叠的区域配置下部电极引出布线C6La。下部电极引出布线C6La通过设置于介电膜C6D的开口与下部电极C6L连接。上部电极C4U、C6U、下部电极引出布线C6La使用与下部电极C4L、C6L相同的金属材料。
在基板50上将第一层的层间绝缘膜51配置为覆盖上部电极C4U、C6U、下部电极引出布线C6La等。层间绝缘膜51例如使用氮化硅等无机绝缘材料。
在第一层的层间绝缘膜51上配置第一层的布线层的多个金属图案。在第一层的布线层包含有布线C134、C256、CL65、以及电感器L1用的金属图案。布线C134通过设置于层间绝缘膜51的开口与上部电极C4U连接。第一层的布线层的金属图案使用作为高导电率材料的Al、Au、Cu等。此外,优选使用比较廉价且能够容易地厚膜化的Cu、或者将Cu作为主要成分的导电材料。
布线C134相当于图4A所示的等效电路图中将电容器C1、C3、C4相互连接的布线。布线C256通过设置于层间绝缘膜51的开口与上部电极C6U连接。布线C256相当于图4A所示的等效电路图中将电容器C2、C5、C6相互连接的布线。布线CL65通过设置于层间绝缘膜51的开口与下部电极引出布线C6La连接。布线CL65相当于图4A所示的等效电路图中将电容器C6与电感器L5连接的布线。
在第一层的布线层上依次层叠第二层的层间绝缘膜52、第二层的布线层、第三层的层间绝缘膜53、第三层的布线层、第四层的层间绝缘膜54。在第二层的布线层以及第三层的布线层双方包含布线CIn以及电感器L1用的金属图案。在第四层的层间绝缘膜54上配置有输入端子In。第二层以及第三层的布线层所包含的布线CIn相当于图4A所示的等效电路图中将输入端子In与电容器C1、C3、C4连接的布线。第二层以及第三层的布线层的金属图案使用与第一层的布线层的金属图案相同的材料。
第二层至第四层的层间绝缘膜52、53、54使用杨氏模量较低的有机绝缘材料,例如环氧树脂、聚酰亚胺等树脂。为了使Q值提高,构成电感器L1等的金属图案与电容器的电极相比更厚。因此,对于热负荷,构成电感器L1等的金属图案与层间绝缘膜52、53、54之间的热应变增大。层间绝缘膜52、53、54使用杨氏模量较低的有机绝缘材料是为了吸收热应变使应力降低。由此,抑制品质的降低。
第二层至第四层的层间绝缘膜52、53、54的上表面被平坦化。通过使层间绝缘膜52、53、54的上表面平坦化,能够使配置在其上的布线层的金属图案微细化,并且形成较高的纵横比的金属图案。
为了使层间绝缘膜52、53、54的线膨胀系数接近基板50的线膨胀系数,也可以使构成层间绝缘膜52、53、54的有机绝缘材料混有无机材料。为了提高各布线层的金属图案与其下的由树脂构成的层间绝缘膜的紧贴性,也可以在两者之间配置紧贴层。紧贴层能够使用Ti、TiW、Ni等。另外,为了提高金属图案与其上的由树脂构成的层间绝缘膜的紧贴性,也可以进行金属图案的表面粗化处理例如CZ处理。
输入端子In等使用Cu、Al、Au等高导电率材料。为了确保与外部电路的焊接连接性,也可以利用NiAu、NiPdAu等防氧化膜覆盖输入端子In等的表面。另外,也可以在输入端子In等的上表面配置NiSn、NiSnAg等焊料层。
接下来,参照图6A至图8B的附图,对电容器的电极以及配置于各布线层的金属图案的形状以及位置关系进行说明。
图6A是填充到基板50的凹部50A(图5)的下部电极的俯视图。配置电容器C1、C2、C3、C4、C5、C6各自的下部电极C1L、C2L、C3L、C4L、C5L、C6L。
图6B是六个电容器各自的介电膜的俯视图。在与电容器C1、C2、C3、C4、C5、C6各自的下部电极C1L、C2L、C3L、C4L、C5L、C6L(图6A)重叠的位置配置介电膜C1D、C2D、C3D、C4D、C5D、C6D。在各介电膜C1D、C2D、C3D、C4D、C5D、C6D设置用于从下部电极引出布线的开口。介电膜C1D与介电膜C4D连续,介电膜C2D与介电膜C6D连续。
图7A是六个电容器各自的上部电极以及下部电极引出布线的俯视图。在俯视时,分别在与设置于介电膜C1D、C2D、C3D、C4D、C5D、C6D(图6B)的开口重叠的位置配置下部电极引出布线C1La、C2La、C3La、C4La、C5La、C6La。这些下部电极引出布线C1La、C2La、C3La、C4La、C5La、C6La分别与下部电极C1L、C2L、C3L、C4L、C5L、C6L(图6A)连接。
并且,分别在俯视时与介电膜C1D、C2D、C3D、C4D、C5D、C6D(图6B)重叠的位置配置上部电极C1U、C2U、C3U、C4U、C5U、C6U。通过上部电极C1U、C2U、C3U、C4U、C5U、C6U、和配置在其下的下部电极C1L、C2L、C3L、C4L、C5L、C6L(图6A),分别形成电容器C1、C2、C3、C4、C5、C6。
图7B是第一层的布线层所包含的多个金属图案的俯视图。配置分别构成电感器L1、L2、L4的三个金属图案。构成电感器L1的金属图案的一端与下部电极引出布线C2La(图7A)连接。构成电感器L2的金属图案的一端与下部电极引出布线C3La(图7A)连接。构成电感器L4的金属图案的一端与下部电极引出布线C5La(图7A)连接。
并且,在第一层的布线层配置布线C134、C256、CL11、CL43、以及CL65。布线C134将上部电极C1U、C3U、C4U(图7A)相互连接。布线C256将上部电极C2U、C5U、C6U(图7A)相互连接。布线CL11、CL43、CL65分别与下部电极引出布线C1La、C4La、C6La(图7A)连接。
图8A是第二层的布线层所包含的多个金属图案的俯视图。配置分别构成电感器L1、L2、L3、L4、L5的金属图案。构成电感器L1、L2、L4的金属图案的一端分别与第一层的布线层所包含的构成电感器L1、L2、L4的金属图案(图7B)连接。构成电感器L3的金属图案的一端经由其下的布线层所包含的布线CL43(图7B)与下部电极引出布线C4La(图7A)连接。构成电感器L5的金属图案的一端经由其下的布线层所包含的布线CL65(图7B)与下部电极引出布线C6La(图7A)连接。
并且,在第二层的布线层配置布线CL11、CIn、COut。布线CL11、CIn、COut分别与第一层的布线层的布线CL11、C134、C256连接。
图8B是第三层的布线层所包含的多个金属图案的俯视图。配置分别构成电感器L1、L2、L3、L4、L5的金属图案、输入端子用焊盘CIn、输出端子用焊盘COut、接地用焊盘L25GND、L34GND。构成电感器L1的金属图案的一端与构成第二层的布线层的电感器L1的金属图案(图8A)连接,另一端经由第二层以及第一层的布线层的布线CL11(图8A、图7B)与下部电极引出布线C1La(图7A)连接。
构成电感器L2的金属图案的一端与构成第二层的布线层的电感器L2的金属图案(图8A)连接,另一端与接地用焊盘L25GND连续。构成电感器L5的金属图案的一端与构成第二层的布线层的电感器L5的金属图案(图8A)连接,另一端与接地用焊盘L25GND连续。
构成电感器L3的金属图案的一端与构成第二层的布线层的电感器L3的金属图案(图8A)连接,另一端与接地用焊盘L34GND连续。构成电感器L4的金属图案的一端与构成第二层的布线层的电感器L4的金属图案(图8A)连接,另一端与接地用焊盘L34GND连续。
输入端子用焊盘CIn经由第二层的布线层的布线CIn(图8A)与第一层的布线层的布线C134(图7B)连接。输出端子用焊盘COut经由第二层的布线层的布线COut(图8A)与第一层的布线层的布线C256(图7B)连接。在输入端子用焊盘CIn上配置输入端子In(图4A、图5),在输出端子用焊盘COut上配置输出端子Out(图4A)。在接地用焊盘L25GND、L34GND上分别配置接地端子GND(图4A)。
如图7B至图8B所示,电感器L1、L2、L3、L4、L5分别由配置于多个布线层的金属图案构成。
接下来,参照图9A至图11C的附图,对第二实施例的无源部件的制造方法进行说明。图9A至图11C的附图是第二实施例的无源部件的制造中途阶段的剖视图。在以下的说明中,对在图9A至图11C的剖视图出现的构成要素的制成顺序进行说明,但对于在剖视图未出现的构成要素也按相同的顺序制成。
如图9A所示,在基板50的上表面形成多个凹部50A。例如,通过利用抗蚀剂图案对不形成凹部50A的区域进行掩膜并对基板50的表层部进行蚀刻,来形成凹部50A。该蚀刻能够使用反应性离子蚀刻(RIE)、感应耦合等离子体(ICP)蚀刻等干式蚀刻工序、或者使用了化学药品的湿式蚀刻工序。此外,通过基板50使用具有感光性的玻璃材料,也能够不使用抗蚀剂图案就执行蚀刻工序。
如图9B所示,通过在基板50上沉积金属膜61,从而金属膜61埋入凹部50A内。以下,对金属膜61的沉积顺序进行具体说明。
首先,使由TiW等构成的紧贴层成膜,并在其上形成Cu覆膜。紧贴层以及Cu覆膜的形成例如能够使用溅射法。通过使用Cu覆膜作为电极对Cu进行电解电镀,来形成金属膜61。
如图9C所示,除去填充到凹部50A内的金属膜61以外的金属膜61(图9B)。金属膜61的除去能够使用化学研磨、机械研磨、化学机械研磨(CMP)等。由此,在凹部50A内留下由金属膜61构成的下部电极C4L、C6L。另外,下部电极C4L、C6L的上表面与基板50的上表面大致成为同一平面。此外,根据研磨条件,可能产生下部电极C4L、C6L的上表面比基板50的上表面稍高的状态(相当于图1B)、下部电极C4L、C6L的上表面比基板50的上表面稍低的状态(相当于图2C)。
如图10A所示,在下部电极C4L、C6L上分别形成具有开口部的介电膜C4D、C6D。介电膜的成膜能够使用等离子体增强化学气相沉积(PE-CVD)法。介电膜的图案化能够使用反应性离子蚀刻(RIE)。此外,在部件的设计上不产生不良情况的情况下,也可以在基板整个面留下开口部以外的介电膜。
如图10B所示,在介电膜C4D上形成上部电极C4U,在介电膜C6D上形成上部电极C6U以及下部电极引出布线C6La。这些金属膜的成膜能够应用真空蒸镀法。作为一个例子,使厚度50nm的Ti膜成膜,并在其上使厚度100nm的Au膜成膜。这些金属膜的图案化应用剥离法。
如图10C所示,在基板50上将层间绝缘膜51形成为覆盖上部电极C4U、C6U、下部电极引出布线C6La。层间绝缘膜51的形成应用PE-CVD法。
如图11A所示,在层间绝缘膜51的需要的位置形成多个开口51H。开口51H的形成应用光刻法以及RIE等干式蚀刻。
如图11B所示,在层间绝缘膜51上形成第一层的布线层的布线C134、C256、CL65、以及电感器L1的金属图案。以下,对形成金属图案的顺序进行说明。
首先,在基板50的整个区域,通过溅射法形成Ti膜和Cu膜的层叠覆膜。其后,利用抗蚀剂图案覆盖不配置金属图案的区域。使用层叠覆膜作为种子层,对Cu进行电解电镀。其后,利用有机溶剂除去抗蚀剂图案,并通过湿式蚀刻除去露出的层叠覆膜。
如图11C所示,在基板整个面形成层间绝缘膜52。以下,对形成层间绝缘膜52的顺序进行说明。
首先,通过真空层压法层叠混有感光材料的B阶的环氧树脂薄膜。通过在光刻工序后进行利用碱溶液的显影,来在环氧树脂薄膜的所希望的位置形成开口。其后,通过进行热处理,来使B阶的环氧树脂薄膜固化。
通过反复布线层的形成和层间绝缘膜的形成,来形成第二层、第三层的布线层(图5)以及第三层、第四层的层间绝缘膜53、54(图5)、以及输入端子In(图5)等。在形成了输入端子In之后,通过无电解电镀在端子表面形成由NiAu构成的防氧化膜。并且,从其下面通过背面研磨法对基板50进行磨削加工直至成为所希望的厚度。最后,通过切割基板50使其单片化,从而完成第二实施例的无源部件。
接下来,对第二实施例的优异的效果进行说明。
第二实施例的无源部件的电容器C1、C2、C3、C4、C5、C6具有与参照图1A至图3C的附图进行了说明的第一实施例或者其变形例的无源部件的电容器相同的结构。因此,在第二实施例中也与第一实施例相同,能够使电容器的Q值提高,并且抑制介电膜的覆盖性的降低。
接下来,对第二实施例的变形例进行说明。
在第二实施例(图5)中,使构成电感器L1等的布线层为三层,但根据无源部件所需要的电路构成,布线层的层数也可以为三层以外的多层。也可以在形成了第一层的布线层的布线C134等之后,在形成第二层的层间绝缘膜52之前,利用由氮化硅等无机绝缘材料构成的覆膜覆盖第二层的层间绝缘膜52的基底表面的整个区域。通过该覆膜而耐湿性提高,所以能够进一步使电容器的耐环境性能提高。
[第三实施例]
接下来,参照图12A以及图12B,对第三实施例的无源部件进行说明。以下,对与参照图4A至图11C的附图进行了说明的第二实施例的无源部件相同的构成省略说明。
图12A是第三实施例的无源部件所使用的基板50的剖视图。
第三实施例的无源部件所使用的基板50具有不同的材料在基板50的厚度方向相接的第一界面50B。比第一界面50B深的基部50M例如由将氮化硅作为主要成分的绝缘材料形成,比第一界面50B浅的表层部50S例如由将氧化硅作为主要成分的绝缘材料形成。
图12B是形成了凹部50A的基板50的剖视图。凹部50A从基板50的上表面到达第一界面50B。通过以基部50M的蚀刻速率相对于表层部50S的蚀刻速率足够慢的蚀刻条件对表层部50S进行蚀刻,来形成凹部50A。由于能够相对于基部50M有选择地对表层部50S进行蚀刻,所以能够提高凹部50A的加工的控制性。由此,能够高精度地控制电容器的下部电极的厚度。
[第四实施例]
接下来,参照图13A以及图13B,对第四实施例的无源部件进行说明。以下,对与参照图12A以及图12B进行了说明的第三实施例的无源部件相同的构成省略说明。
图13A是第四实施例的无源部件所使用的基板50的剖视图。在第四实施例中,基板50在比第一界面50B深的位置具有第二界面50C。基板50包含基部50M、表层部50S、以及配置在两者之间的蚀刻停止层50E。基部50M与蚀刻停止层50E的界面相当于第二界面50C,蚀刻停止层50E与表层部50S的界面相当于第一界面50B。
表层部50S和蚀刻停止层50E由主要成分不同的绝缘材料形成,蚀刻停止层50E和基部50M由主要成分不同的绝缘材料形成。例如,可以利用主要成分相同的绝缘材料例如以氧化硅为主要成分的绝缘材料形成基部50M以及表层部50S,并利用以氮化硅为主要成分的绝缘材料形成蚀刻停止层50E。
图13B是形成了凹部50A的基板50的剖视图。作为用于形成凹部50A的表层部50S的蚀刻条件,采用能够相对于蚀刻停止层50E有选择地对表层部50S进行蚀刻的条件。由此,在第一界面50B蚀刻停止。因此,与第三实施例(图12A、图12B)相同,能够提高凹部50A的加工的控制性,能够高精度地控制电容器的下部电极的厚度。
优选使第一界面50B与第二界面50C之间的蚀刻停止层50E的厚度比基板50的上表面与第一界面50B之间的表层部50S的厚度薄。通过使蚀刻停止层50E较薄,能够使由于不同种类的材料的线膨胀率之差而产生的热变形或者热应力降低。
[第五实施例]
接下来,参照图14对第五实施例的无源部件进行说明。以下,对与参照图4A至图11C的附图进行了说明的第二实施例的无源部件相同的构成省略说明。
图14是第五实施例的无源部件的剖视图。在第二实施例(图5)中,第一层的层间绝缘膜51由无机绝缘材料的单层构成,但在第五实施例中,第一层的层间绝缘膜51由下层51A和上层51B这两层构成。下层51A由将氮化硅作为主要成分的无机绝缘材料形成,上层51B由环氧树脂或者聚酰亚胺等有机绝缘材料形成。上层51B的上表面被平坦化。
在第五实施例中,第一层的布线层的基底表面被平坦化,所以能够提高第一层的布线层的布线C134、C256、CL65等的纵横比。并且,由于下层51A由耐湿性较高的无机绝缘材料形成,所以能够确保电容器等的足够的耐湿性。
上述的各实施例为例示,当然能够进行不同的实施例所示的构成的部分置换或者组合。多个实施例的相同的构成所带来的相同的作用效果不对每个实施例依次提及。并且,本发明并不限定于上述的实施例。例如,本领域技术人员明确能够进行各种变更、改进、组合等。
Claims (10)
1.一种无源部件,具备:
绝缘性的基板,在表面设置有凹部;
下部电极,填充于上述凹部的至少一部分;
介电膜,设置于上述下部电极的表面;以及
上部电极,隔着上述介电膜与上述下部电极对置,
高度方向的上述下部电极的尺寸比上述介电膜的高度方向的尺寸大,上述高度方向是与上述基板的表面垂直的方向。
2.根据权利要求1所述的无源部件,其中,
在俯视时,上述介电膜包含于上述下部电极。
3.根据权利要求1所述的无源部件,其中,
上述下部电极的上表面与上述基板的表面的高度之差比配置在上述下部电极的上表面的上述介电膜的厚度小。
4.根据权利要求1~3中任意一项所述的无源部件,其中,
上述基板包含氧化硅或者氮化硅作为主要成分。
5.根据权利要求1~4中任意一项所述的无源部件,其中,
上述介电膜由主要成分与上述基板相同的绝缘材料形成。
6.根据权利要求1~3中任意一项所述的无源部件,其中,
上述基板具有不同的材料在上述基板的厚度方向相接的第一界面,上述凹部从上述基板的表面到达上述第一界面。
7.根据权利要求6所述的无源部件,其中,
与上述第一界面相比,上侧的材料是以氧化硅为主要成分的绝缘材料,下侧的材料是以氮化硅为主要成分的绝缘材料。
8.根据权利要求6或者7所述的无源部件,其中,
上述基板在比上述第一界面深的位置具有不同的材料在上述基板的厚度方向相接的第二界面,比上述第二界面深的区域、以及比上述第一界面浅的区域由主要成分相同的绝缘材料形成,上述第一界面与上述第二界面之间的层的厚度比上述基板的表面与上述第一界面之间的层的厚度薄。
9.根据权利要求1~7中任意一项所述的无源部件,其中,
上述下部电极由以Cu或者Au为主要成分的金属形成。
10.根据权利要求8所述的无源部件,其中,
还具备配置在上述下部电极与上述基板之间的基底金属层,
上述基底金属层由Ti、含有Ti的合金、Ta、含有Ta的合金、Ni、含有Ni的合金、Zr、或者含有Zr的合金形成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020190480A JP2022079335A (ja) | 2020-11-16 | 2020-11-16 | 受動部品 |
JP2020-190480 | 2020-11-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114512337A true CN114512337A (zh) | 2022-05-17 |
CN114512337B CN114512337B (zh) | 2024-08-27 |
Family
ID=81548795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111346899.9A Active CN114512337B (zh) | 2020-11-16 | 2021-11-15 | 无源部件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220157930A1 (zh) |
JP (1) | JP2022079335A (zh) |
CN (1) | CN114512337B (zh) |
TW (1) | TWI817244B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040188748A1 (en) * | 2000-06-26 | 2004-09-30 | Hideaki Matsuhashi | Method of manufacturing a capacitor with copper electrodes and diffusion barriers |
CN1612273A (zh) * | 2003-10-31 | 2005-05-04 | 学校法人早稻田大学 | 薄膜电容器、薄膜电容器内置型高密度组装衬底、及薄膜电容器的制造方法 |
CN1639861A (zh) * | 2001-08-29 | 2005-07-13 | 自由度半导体公司 | 用于制作mim电容器的方法 |
JP2019102577A (ja) * | 2017-11-30 | 2019-06-24 | 凸版印刷株式会社 | キャパシタ内蔵ガラス基板、キャパシタ内蔵回路基板及びキャパシタ内蔵ガラス基板の製造方法 |
CN110574154A (zh) * | 2017-05-16 | 2019-12-13 | 株式会社村田制作所 | 电容器及其制造方法 |
CN110660794A (zh) * | 2018-06-28 | 2020-01-07 | 株式会社村田制作所 | 半导体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248903A (en) * | 1992-09-18 | 1993-09-28 | Lsi Logic Corporation | Composite bond pads for semiconductor devices |
US6593185B1 (en) * | 2002-05-17 | 2003-07-15 | United Microelectronics Corp. | Method of forming embedded capacitor structure applied to logic integrated circuit |
KR100533973B1 (ko) * | 2003-06-30 | 2005-12-07 | 주식회사 하이닉스반도체 | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 |
US8969170B2 (en) * | 2013-03-14 | 2015-03-03 | Globalfoundries Inc. | Method of forming a semiconductor structure including a metal-insulator-metal capacitor |
-
2020
- 2020-11-16 JP JP2020190480A patent/JP2022079335A/ja active Pending
-
2021
- 2021-11-10 TW TW110141823A patent/TWI817244B/zh active
- 2021-11-15 CN CN202111346899.9A patent/CN114512337B/zh active Active
- 2021-11-15 US US17/527,129 patent/US20220157930A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040188748A1 (en) * | 2000-06-26 | 2004-09-30 | Hideaki Matsuhashi | Method of manufacturing a capacitor with copper electrodes and diffusion barriers |
CN1639861A (zh) * | 2001-08-29 | 2005-07-13 | 自由度半导体公司 | 用于制作mim电容器的方法 |
CN1612273A (zh) * | 2003-10-31 | 2005-05-04 | 学校法人早稻田大学 | 薄膜电容器、薄膜电容器内置型高密度组装衬底、及薄膜电容器的制造方法 |
CN110574154A (zh) * | 2017-05-16 | 2019-12-13 | 株式会社村田制作所 | 电容器及其制造方法 |
JP2019102577A (ja) * | 2017-11-30 | 2019-06-24 | 凸版印刷株式会社 | キャパシタ内蔵ガラス基板、キャパシタ内蔵回路基板及びキャパシタ内蔵ガラス基板の製造方法 |
CN110660794A (zh) * | 2018-06-28 | 2020-01-07 | 株式会社村田制作所 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022079335A (ja) | 2022-05-26 |
TWI817244B (zh) | 2023-10-01 |
CN114512337B (zh) | 2024-08-27 |
US20220157930A1 (en) | 2022-05-19 |
TW202230627A (zh) | 2022-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100737188B1 (ko) | 전자 부품 및 그 제조 방법 | |
TW571429B (en) | Electronic device | |
JP5054019B2 (ja) | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 | |
US7531417B2 (en) | High performance system-on-chip passive device using post passivation process | |
US8497558B2 (en) | System and method for wafer level packaging | |
JP2000277693A (ja) | 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法 | |
WO2017057422A1 (ja) | 薄膜型lc部品およびその実装構造 | |
US20110163413A1 (en) | Rf semiconductor device and fabrication method thereof | |
US20080246114A1 (en) | Integrated passive device with a high resistivity substrate and method for forming the same | |
CN101834178B (zh) | 整合型无源元件及其制造方法 | |
KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
WO2021135013A1 (zh) | 具有叠置单元的半导体结构及制造方法、电子设备 | |
US8209829B2 (en) | Method of fabricating the electronic device | |
US11430730B2 (en) | Wiring substrate and semiconductor device | |
JP4811406B2 (ja) | キャパシタ搭載型半導体装置 | |
CN114512337B (zh) | 无源部件 | |
JP2009043835A (ja) | 電気回路素子およびその製造方法 | |
CN113540349A (zh) | 集成无源部件 | |
JP2010135453A (ja) | 半導体装置、半導体装置の製造方法 | |
JP2009038203A (ja) | 半導体装置 | |
CN114203668A (zh) | 电感模块及电感模块的制作方法 | |
JP5005856B2 (ja) | 半導体基板の表面をオーバーレイする高性能集積回路のためのインダクターを形成する方法 | |
CN118610170A (zh) | 半导体装置以及半导体装置的制造方法 | |
CN117711811A (zh) | Mim电容器的制备方法及mim电容器 | |
CN113205007A (zh) | 一种生物传感器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |