CN113540349A - 集成无源部件 - Google Patents

集成无源部件 Download PDF

Info

Publication number
CN113540349A
CN113540349A CN202110410481.3A CN202110410481A CN113540349A CN 113540349 A CN113540349 A CN 113540349A CN 202110410481 A CN202110410481 A CN 202110410481A CN 113540349 A CN113540349 A CN 113540349A
Authority
CN
China
Prior art keywords
capacitor
conductor pattern
integrated passive
passive component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110410481.3A
Other languages
English (en)
Inventor
木仓丈
多田敏博
鹫森直史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113540349A publication Critical patent/CN113540349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明的课题在于提供一种集成无源部件，其不易产生由热应力引起的裂纹，能够抑制无源电路的特性的降低。在绝缘性的基板之上配置电容器。还在基板之上配置有包括至少一端与电容器连接的导体图案的电感器。电容器具备主要包括与基板相同的构成元素的介电膜、以及夹着介电膜而对置的至少两个电极。

Description

集成无源部件
技术领域
本发明涉及将多个无源部件集成后而成的集成无源部件。
背景技术
随着具有无线通信功能的电子设备的迅速普及，在无线通信中利用极多的高频带。若将搭载于电子设备的一个通信模块多频带化，并且与多个通信标准对应(多模化)，则使通信模块大型化。为了抑制通信模块的大型化，优选搭载于通信模块的电子部件的小型化、薄型化、高集成化。对于搭载于便携终端等的通信模块的高频前端模块，要求小型化、薄型化、高Q值等。
为了实现通信模块的高集成化，应用三维安装、向封装基板埋入部件等的技术。除此之外，要求噪声滤波器、频带滤波器等集成无源部件的薄型化、小型化。
公知有在由绝缘材料、半导体材料构成的基板之上形成有电容元件的无源部件(专利文献1)、包含形成于导电性基板之上的电容器和电感器的LC滤波器(专利文献2)。
专利文献1：日本特开2019-186495号公报
专利文献2：日本特开2020-21997号公报
由于基板的线膨胀系数与电容器的介电膜的线膨胀系数之差，在电容器及其周围产生热应力。若该热应力变大，则有时在电容器的周围的绝缘膜上产生裂纹。该裂纹成为耐湿性等品质降低的主要原因。
另外，若在基板中使用半导体材料，则在基板与基板之上的绝缘膜的界面有时产生蓄积了载流子的低电阻层。由于该低电阻层，形成于基板之上的多个无源元件间、电路间的绝缘降低。若基板的温度上升，则该低电阻层的电阻降低，因此在高温环境下，无源部件的特性进一步恶化。
若在基板中使用导电性材料，则通过由形成于基板上的电感器产生的交变磁场，在基板内产生涡电流。由于该涡电流而损耗增大，电感器的Q值、滤波电路的Q值降低。
发明内容
本发明的目的在于提供一种集成无源部件，其不易产生因热应力引起的裂纹，并能够抑制无源电路的特性的降低。
根据本发明的一个观点，提供一种集成无源部件，具备：
绝缘性的基板；
配置于上述基板之上的电容器；以及
电感器，配置于上述基板之上，包含至少一端与上述电容器连接的导体图案，
上述电容器具备介电膜、以及夹着上述介电膜而对置的至少两个电极，上述介电膜主要包含与上述基板相同的构成元素。
电容器的介电膜主要包含与基板相同的构成元素，从而基板的线膨胀系数与介电膜的线膨胀系数之差变小。其结果，产生于介电膜的热应力被降低。由于热应力的减少，因热应力引起的裂纹的产生被抑制。由此，能够确保无源电路的高的可靠性。
附图说明
图1A是表示基于第一实施例的集成无源部件的构成要素的俯视下的位置关系的图，图1B是基于第一实施例的集成无源部件的等效电路图。
图2A是表示下侧电极层的导体图案和上侧电极层的导体图案的俯视下的位置关系的图，图2B是表示上侧电极层的导体图案和第一布线层的导体图案的俯视下的位置关系的图。图2C是表示第一布线层的导体图案和第二布线层的导体图案的俯视下的位置关系的图。
图3A是表示第二布线层的导体图案和第三布线层的导体图案的俯视下的位置关系的图，图3B是表示第三布线层的导体图案和配置于最上侧的导体层的多个外部连接端子的俯视下的位置关系的图。
图4是图1A的点划线4-4处的剖视图。
图5A、图5B、图5C、以及图5D是制造中途阶段的集成无源部件的剖视图。
图6A、图6B、以及图6C是制造中途阶段的集成无源部件的剖视图。
图7A和图7B是制造中途阶段的集成无源部件的剖视图。
图8A是表示基于第二实施例的集成无源部件的构成要素的俯视下的位置关系的图，图8B是基于第二实施例的集成无源部件的等效电路图。
图9A是表示下侧电极层的导体图案和上侧电极层的导体图案的俯视下的位置关系的图，图9B是表示上侧电极层的导体图案和第一布线层的导体图案的俯视下的位置关系的图。
图10A是表示第一布线层的导体图案和第二布线层的导体图案的俯视下的位置关系的图，图10B是表示第二布线层的导体图案和第三布线层的导体图案的俯视下的位置关系的图。
图11是表示第三布线层的导体图案和外部连接端子的俯视下的位置关系的图。
图12是基于第三实施例的集成无源部件的电容器部分的剖视图。
图13是基于第四实施例的集成无源部件的剖视图。
图14A是基于第五实施例的集成无源部件的剖视图，图14B和图14C分别是下部电极以及导体图案的剖视图。
附图标记说明
11…下部电极；11A…第一电极；11B…第三电极；11L…下部导体层；11U…上部导体层；21…上部电极；21A…第二电极；21B…第四电极；22、22A、22B、23…导体图案；31…构成电感器的一部分的导体图案；31A…环绕部分；31B…延伸部分；32…导体图案；41…构成电感器的一部分的导体图案；41L…下部导体层；41U…上部导体层；42、43…导体图案；51…构成电感器的一部分的导体图案；51L…内层焊盘；52、53…导体图案；52L、53L、54L…内层焊盘；61…基板；62、62A、62B、62C…介电膜；63…第一绝缘膜；65…基底层；71、72、73…第二绝缘膜；101、102、103、104、105、106…下部电极；111A、111B、112A、112B、113A、114A、114B、115A、116A、116B…上部电极；113B、115B…导体图案；121、122、124…构成电感器的一部分的导体图案；123、125A、125B、126、127A、127B、128A、128B、129…导体图案；131、132、133、134、135…构成电感器的一部分的导体图案；136A、136B、136C、136D、136E、136F、136G…导体图案；141、142、143、144、145…构成电感器的一部分的导体图案；146A、146B、146C、146D…导体图案；201…光致抗蚀剂膜；201A…开口；202…导体膜；203…金属层叠被膜；204…光致抗蚀剂膜；204A…开口；C、C1、C2、C3、C4、C5、C6…电容器；DMY…虚设端子；GND…接地端子；H1、H2、H3、H4、H5、H6、H7、H8、H9、H10、H11、H12、H13…导通孔；In…输入端子；L、L1、L2、L3、L4、L5…电感器；Out…输出端子。
具体实施方式
[第一实施例]
参照图1A～图7B的说明书附图，对基于第一实施例的集成无源部件进行说明。
图1A是表示基于第一实施例的集成无源部件的构成要素的俯视下的位置关系的图，图1B是基于第一实施例的集成无源部件的等效电路图。基于第一实施例的集成无源部件具有设置于一个绝缘性的基板上的电容器C、电感器L、输入端子In、输出端子Out、接地端子GND、以及虚设端子DMY。
在基板上层叠有多个导体层、和使上下相邻的导体层之间绝缘的多个绝缘膜。在第一实施例中，层叠有6层的导体层，将这些导体层从基板侧开始依次称为下侧电极层、上侧电极层、第一布线层、第二布线层、以及第三布线层。在最上侧的导体层配置有输入端子In、输出端子Out、接地端子GND等多个外部连接端子。在图1A中，针对每个导体层标注深浅的程度以及朝向不同的阴影线。对于配置于各导体层的导体图案的形状以及位置关系，在后面，参照图2A～图3B的附图进行详细说明。
如图1B所示，在输入端子In与输出端子Out之间连接有电感器L，在输入端子In与接地端子GND之间连接有电容器C。基于第一实施例的集成无源部件作为低通滤波器发挥功能。
参照图2A～图3B的附图，对上下相邻的两个导体层的导体图案的结构进行说明。在图2A～图3B的附图中，用虚线表示相对下侧的布线层的导体图案。
图2A是表示下侧电极层的导体图案和上侧电极层的导体图案的俯视下的位置关系的图。在下侧电极层配置有成为电容器C的下部电极11的导体图案。在上侧电极层配置有成为电容器C的上部电极21的导体图案、以及其他的导体图案22。在俯视下，上部电极21以及导体图案22与下部电极11重叠。导体图案22经过设置于绝缘膜的导通孔H1与下部电极11连接。
图2B是表示上侧电极层的导体图案和第一布线层的导体图案的俯视下的位置关系的图。在第一布线层配置有导体图案31以及其他的导体图案32。导体图案31由环绕部分31A和延伸部分31B构成，环绕部分31A沿俯视时配置在不与电容器C重叠的位置的圆角正方形的外周线大致一周，延伸部分31B从环绕部分31A的一方的端部延伸并通过与上侧电极层的导体图案22重叠的位置。环绕部分31A构成电感器L的一部分。延伸部分31B经过导通孔H2而与上侧电极层的导体图案22连接。即，导体图案31经由导体图案22与电容器C的下部电极11(图2A)连接。
在俯视下，导体图案32的一端与电容器C的上部电极21重叠。导体图案32经过导通孔H3而与上部电极21连接。
图2C是表示第一布线层的导体图案和第二布线层的导体图案的俯视下的位置关系的图。在第二布线层配置有构成电感器L的一部分的导体图案41、其他的导体图案42、43。导体图案41由与第一布线层的导体图案31大致重叠的部分、和配置于其内侧而与外侧的部分并行大致一周的部分构成。即，导体图案41具有匝数约为2的旋涡状(螺线状)的形状。导体图案41的外周侧的端部经过导通孔H4而与第一布线层的导体图案31的一方的端部连接。
导体图案42经过导通孔H5而与第一布线层的导体图案31的另一方的端部连接。导体图案43经过导通孔H6而与第一布线层的导体图案32连接。
图3A是表示第二布线层的导体图案和第三布线层的导体图案的俯视下的位置关系的图。在第三布线层配置有构成电感器L的一部分的导体图案51、以及其他的导体图案52、53。导体图案51具有配置成与第二布线层的导体图案41的内周侧以及外周侧的导体图案重叠的螺线状的形状。导体图案51的内周侧的端部经过导通孔H7而与第二布线层的导体图案41的内周侧的端部连接。在导体图案51的外周侧的端部连接有具有圆形的平面形状的内层焊盘51L。
导体图案52、53分别经过导通孔H8、H9而与第二布线层的导体图案42、43连接。在导体图案52、53的端部分别连接有具有圆形的平面形状的内层焊盘52L、53L。并且，配置有不与比第三布线层靠下层的其他的导体图案连接的孤立的具有圆形的平面形状的内层焊盘54L。
图3B是表示第三布线层的导体图案、和配置于最上侧的导体层的多个外部连接端子的俯视下的位置关系的图。多个外部连接端子包括输入端子In、输出端子Out、接地端子GND、以及虚设端子DMY。输出端子Out经过导通孔H10而与内层焊盘51L连接。输入端子In经过导通孔H11而与内层焊盘52L连接。接地端子GND经过导通孔H12而与内层焊盘53L连接。虚设端子DMY经过导通孔H13而与内层焊盘54L连接。
即，构成电感器的一部分的导体图案31、41、51构成以基板的厚度方向为线圈轴向的电感器L。该电感器L的一方的端部经由导体图案22(图2A、图2B)与电容器C的下部电极11(图2A)连接。电感器L的另一方的端部经由内层焊盘51L(图3A)与输出端子Out(图3B)连接。电容器C的上部电极21(图2A)经由导体图案32、43、53、以及内层焊盘53L(图2B、图2C、图3A)与接地端子GND(图3B)连接。在俯视下，电感器L(图1A)配置在不与电容器C(图1A)重叠的位置。
图4是图1A的点划线4-4的剖视图。
在绝缘性的基板61的一个面(以下，称为上表面。)的一部分配置有下部电极11。介电膜62覆盖基板61的上表面以及下部电极11。在介电膜62之上配置有上部电极21以及导体图案22。导体图案22经过设置于介电膜的导通孔H1而与下部电极11连接。下部电极11和上部电极21上下夹着介电膜62而构成电容器C。
第一绝缘膜63覆盖上部电极21、导体图案22、以及介电膜62。即，第一绝缘膜63覆盖电容器C。在第一绝缘膜63之上配置有导体图案31的环绕部分31A和延伸部分31B、以及导体图案32。在图4所示的截面中，构成电感器L的一部分的一个导体图案31出现在三处。导体图案31经过设置于第一绝缘膜63的导通孔H2而与导体图案22连接。导体图案32经过设置于第一绝缘膜63的导通孔H3而与上部电极21连接。
第一层的第二绝缘膜71覆盖导体图案31、32、以及第一绝缘膜63。在第一层的第二绝缘膜71之上配置有构成电感器L的一部分的导体图案41、以及其他的导体图案42。在图4所示的截面中，一个导体图案41出现在四处。出现在四处的导体图案41中位于两端的导体图案41配置在俯视时与下层的导体图案31重叠的位置。导体图案42经过设置于第二绝缘膜71的导通孔H5而与下层的导体图案31连接。
第二层的第二绝缘膜72覆盖第二布线层的导体图案41、42以及第一层的第二绝缘膜71。在第二层的第二绝缘膜72之上配置有构成电感器L的一部分的导体图案51、其他的导体图案52、以及内层焊盘52L。在图4所示的截面中，一个导体图案51出现在四处。出现在四处的导体图案51配置在俯视时与下层的导体图案41重叠的位置。导体图案52经过设置于第二绝缘膜72的导通孔H8而与下层的导体图案42连接。这样，电感器L包括分别配置于第二绝缘膜71、72、73的至少一个层的上下的导体图案31、41、51。另外，电感器L具有以相对于基板61的上表面垂直的方向为中心轴的螺线构造，并且具有螺旋构造。
第三层的第二绝缘膜73覆盖导体图案51、52以及第二层的第二绝缘膜72。在第三层的第二绝缘膜73之上配置有输入端子In。输入端子In经过设置于第二绝缘膜73的导通孔H11而与下层的内层焊盘52L连接。
接下来，对集成无源部件的各构成部分所使用的材料、以及各构成部分的尺寸的一个例子进行说明。
基板61、介电膜62、以及第一绝缘膜63由主要包含相同的构成元素的绝缘材料形成。例如，基板61、介电膜62、以及第一绝缘膜63由主要包含硅以及氮作为构成元素的绝缘材料形成。例如，在基板61中使用氮化硅(SiN)陶瓷，在介电膜62以及第一绝缘膜63中使用例如无定形状态的氮化硅。
在这里，“主要包含”是指在不对材料的线膨胀系数以及体积电阻率产生大的影响的程度下也可以包含其他的元素。氮化硅的线膨胀系数为2.5×10－6/℃，体积电阻率比1014Ω·cm大。例如，在构成元素的含有率为50摩尔％以上的情况下，能够认为主要包含该构成元素。例如，在氮化硅中含有氧的氮氧化硅(SiON)、含有碳的氮碳化硅(SiCN)等的氧、碳的含有率小于50摩尔％的情况下，能够认为该材料主要包含硅以及氮。
在第二绝缘膜71、72、73中使用树脂、例如环氧基树脂、聚酰亚胺树脂等。第二绝缘膜71、72、73所使用的绝缘材料的杨氏模量比基板61、介电膜62、以及第一绝缘膜63所使用的绝缘材料的杨氏模量小。例如，第二绝缘膜71、72、73所使用的绝缘材料的杨氏模量为10GPa以下。例如，环氧基膜的杨氏模量在2GPa以上8GPa以下的范围内。另外，为了使第二绝缘膜71、72、73的线膨胀系数接近基板61的线膨胀系数，也可以使用树脂中含有无机绝缘材料的复合材料作为第二绝缘膜71、72、73。
在电容器C的下部电极11、上部电极21、以及导体图案22中使用作为导电率高的金属材料的Au、Al、或者Cu。在构成电感器L的导体图案31、41、51、以及配置于与这些相同的布线层的导体图案32、42、43、52、53中使用Au、Al、Cu或者以Cu为主成分的金属材料。此外，优选使用容易厚膜化的Cu或者以Cu为主成分的金属材料。
输入端子In、输出端子Out、接地端子GND、以及虚设端子DMY包括Au、Al、Cu或者以Cu为主成分的主部、和覆盖主部的表面的抗氧化被膜。在抗氧化膜中使用例如NiAu、NiPaAu等。并且，也可以在这些外部连接端子之上追加NiSn、NiSnAg等的焊料层。
基板61的厚度根据集成无源部件的高度的要求规格而调整。例如，基板61的厚度为50μm以上300μm以下。介电膜62的厚度由电容器C所要求的电容的大小、耐电压特性、耐湿性等而决定。例如，介电膜62的厚度为30nm以上500nm以下。第一绝缘膜63的厚度主要由电容器C所要求的耐湿性而决定。例如，第一绝缘膜63的厚度为100nm以上1000nm以下。
为了确保介电膜62的充分的覆盖率，优选下部电极11的厚度设为介电膜62的厚度以下。另外，为了确保第一绝缘膜63的充分的覆盖率，优选上部电极21以及导体图案22的厚度设为第一绝缘膜63的厚度以下。
为了将电感器L的Q值维持得较高，优选使构成电感器L的导体图案31、41、51低电阻化。为了导体图案31、41、51的低电阻化，优选使导体图案31、41、51尽可能厚。例如，优选使导体图案31、41、51的厚度为电容器C的下部电极11、上部电极21的厚度的5倍以上。例如，优选将导体图案31、41、51的厚度设为约5μm，将下部电极11以及上部电极21的厚度设为1μm以下。
接下来，参照图5A～图7B的附图，对基于第一实施例的集成无源部件的制造方法进行说明。图5A～图7B的附图是制造中途阶段的集成无源部件的剖视图。
如图5A所示，在基板61的上表面形成光致抗蚀剂膜201，在形成下部电极11的预定的区域形成开口201A。在开口201A的底面露出的基板61的上表面、以及光致抗蚀剂膜201之上，通过真空蒸镀法形成成为下部电极11的导体膜202。导体膜202由例如厚度为50nm的Ti膜和厚度为100nm的Au膜这两层构成。将光致抗蚀剂膜201与形成于其上的导体膜202一起除去。由此，如图5B所示，在基板61之上留有下部电极11。
如图5C所示，通过等离子体CVD法使介电膜62成膜，以便覆盖基板61的上表面以及下部电极11。然后，如图5D所示，通过反应离子刻蚀(RIE)法在介电膜62形成导通孔H1。在导通孔H1内露出下部电极11的一部分。
接下来，如图6A所示，在介电膜62之上，通过与下部电极11的形成同样的工艺，形成上部电极21以及导体图案22。然后，通过等离子体CVD法使第一绝缘膜63成膜，以便覆盖上部电极21、导体图案22、以及介电膜62。并且，通过反应离子刻蚀法，在第一绝缘膜63形成导通孔H2、H3。
如图6B所示，通过溅射法形成金属层叠被膜203，以便覆盖第一绝缘膜63的上表面、以及导通孔H2、H3的侧面及底面。金属层叠被膜203由Ti膜及其上的Cu膜这两层构成。在金属层叠被膜203之上形成光致抗蚀剂膜204，在导体图案形成预定区域形成开口204A。通过将金属层叠被膜203作为种子层的电镀法，使Cu在开口204A内析出。由此，在开口204A内形成导体图案31、32。
然后，通过有机溶剂除去光致抗蚀剂膜204，进而通过湿式蚀刻除去金属层叠被膜203。由此，如图6C所示，形成导体图案31、32。在导体图案31、32之下留有作为电镀的种子层利用的金属层叠被膜203。此外，在接下来的图7A以后的附图、以及图4中，省略金属层叠被膜203的记载。
接下来，如图7A所示，形成第一层的第二绝缘膜71，以覆盖导体图案31、32、以及第一绝缘膜63。第二绝缘膜71通过使用真空层压法对混合存在感光材料的半固化状态(B载台)的环氧基树脂膜进行层叠而形成。在第二绝缘膜71的基底表面存在由导体图案31、32等产生的台阶，但第二绝缘膜71的上表面大致成为平坦。
如图7B所示，使第二绝缘膜71的一部分感光，用碱溶液进行显影，从而形成导通孔H5。在导通孔H5内露出导体图案31的一部分。然后，进行热处理使半固化状态的环氧基树脂膜固化。
重复图6B～图7B的工艺，从而形成图4所示的导体图案41、42～第三层的第二绝缘膜73的层叠构造。并且，形成输入端子In等外部连接端子，通过非电镀法在外部连接端子的表面形成NiAu的抗氧化膜。然后，通过背面研磨法对基板61的下表面进行磨削加工，直到基板61成为所希望的厚度。磨削加工后，通过切割工艺对基板61进行分片化，得到集成无源部件。
接下来，对第一实施例的优异的效果进行说明。
在第一实施例中，介电膜62(图4)由主要包含与基板61(图4)相同的构成元素的绝缘材料形成。因此，两者的线膨胀系数之差变小，可能在制造工艺中产生的热形变、残留热应力被减少。其结果，在电容器C(图4)的周围的绝缘材料中不易产生由热应力引起的裂纹。由此，能够抑制由裂纹引起的耐湿性的降低，实现集成无源部件的品质的提高。
并且，在第一实施例中，覆盖电容器C的第一绝缘膜63(图4)也由包含与基板61相同的构成元素的绝缘材料形成。因此，在电容器C的周围的绝缘材料中更不易产生由热应力引起的裂纹。
由于在基板61中使用绝缘材料，因此能够抑制集成无源部件所集成的多个无源元件之间的绝缘的降低。另外，即使由于流过电感器L的高频电流而产生交变磁场，也不会在基板61中产生涡电流。并且，在俯视时，电感器L配置在不与电容器C重叠的位置。因此，即使产生交变磁场，也不易在电容器C的下部电极11、上部电极21产生涡电流。不会产生基于涡电流的电感器L的Q值的降低，因此能够提高电感器L的Q值。
另外，在第一实施例中，第二绝缘膜71、72、73(图4)使用杨氏模量比导体图案31、41、51等小的材料。因此，在集成无源部件的温度上升，第二绝缘膜71、72、73和导体图案31、41、51热膨胀时，第二绝缘膜71、72、73吸收热形变。由此，能够减少在导体图案31、41、51中产生的热形变。
一般而言，若使导体图案31、41、51变厚，则容易在导体图案31、41、51及其周围的绝缘膜上产生热形变。在第一实施例中，第二绝缘膜71、72、73吸收热形变，因此即使使导体图案31、41、51变厚也不易产生由热形变引起的各种问题。通过使构成电感器L的导体图案31、41、51变厚，能够减小电感器L的电阻成分，实现高的Q值。
第二绝缘膜71、72、73使用树脂，从而即使在第二绝缘膜71、72、73的各个基底表面存在凹凸，也能够使第二绝缘膜71、72、73的上表面平坦化。即，能够使第二绝缘膜71、72、73的各个的上表面的平面度比下表面的平面度小。在这里，“平面度”是指几何学上从正确的平面偏离的大小。例如，能够将作为对象的面定义为由两个平行的平面夹持时的两个平面的间隔。第二绝缘膜71、72、73的上表面变成平坦，因此能够实现形成于第二绝缘膜71、72、73之上的导体图案41、51、输入端子In等的微细化、截面形状的高纵横化。
由于不易在构成电感器L的导体图案31、41、51产生热形变，并且能够使第二绝缘膜71、72、73的上表面平坦，因此能够使构成电感器L的导体图案进一步多层化。若使电感器L多层化，则不采用螺线构造，而仅采用螺旋构造，能够得到所希望的电感。通过仅采用螺旋构造，能够使电感器L的俯视下的尺寸变小。由此，能够实现集成无源部件的小型化。
接下来，对第一实施例的变形例进行说明。
在第一实施例中，由主要包含与基板61相同的构成元素的绝缘材料形成第一绝缘膜63，但也可以由其他的绝缘材料形成。为了确保电容器C的充分的耐湿性，优选由无机绝缘材料形成第一绝缘膜63。例如，也可以由SiO等形成第一绝缘膜63。另外，为了抑制裂纹的产生，优选选择第一绝缘膜63的材料，使得与基板61和第二绝缘膜71、72、73的线膨胀系数之差相比，第一绝缘膜63和基板61的线膨胀系数之差更小。
在第一实施例中，基板61以及介电膜62使用氮化硅，但基板61以及介电膜62也可以使用其他的无机绝缘材料，例如氧化铝等。
在第一实施例中，在第一绝缘膜63(图4)之上直接配置第一布线层的导体图案31、32，但也可以在第一绝缘膜63之上配置树脂制的绝缘膜，在该绝缘膜之上配置第一布线层的导体图案31、32。由此，能够使第一布线层的基底表面平坦化。
也可以配置无机绝缘膜，在该无机绝缘膜上配置第一层的第二绝缘膜71，以覆盖第一布线层的导体图案31、32、以及第一绝缘膜63(图4)。作为该无机绝缘膜，使用与第一绝缘膜63相同的材料即可。在第一布线层上配置无机绝缘膜，从而水分不易侵入电容器C，因此能够进一步提高电容器C的耐环境性能。
在第一实施例中，电感器L的一端与电容器C的一方的电极连接，但也可以将电感器L的两端分别与电容器C的两个电极连接。该情况下，能够得到LC并联谐振电路。
[第二实施例]
接下来，参照图8A～图11的附图对基于第二实施例的集成无源部件进行说明。以下，对于与图1A～图7的附图所示的基于第一实施例的集成无源部件共通的结构省略说明。
图8A是表示基于第二实施例的集成无源部件的构成要素的俯视下的位置关系的图，图8B是基于第二实施例的集成无源部件的等效电路图。基于第一实施例的集成无源部件是包括一个电容器C和一个电感器L的低通滤波器。与此相对，基于第二实施例的集成无源部件是包括六个电容器和五个电感器的带通滤波器。
在输入端子In与输出端子Out之间，从输入端子In侧开始依次串联连接有电容器C1、电感器L1、以及电容器C2。在输入端子In与接地端子GND之间并联连接有电容器C3和电感器L2的串联电路、以及电容器C4和电感器L3的串联电路。在输出端子Out与接地端子GND之间并联连接有电容器C5和电感器L4的串联电路、以及电容器C6和电感器L5的串联电路。
这些无源元件与第一实施例同样，由下侧电极层、上侧电极层、第一布线层、第二布线层、以及第三布线层所包含的导体图案构成。作为外部连接端子，配置有输入端子In、输出端子Out、以及两个接地端子GND。
参照图9A～图11的附图，对上下相邻的两个导体层的导体图案的结构进行说明。在图9A～图11的附图中，用虚线表示相对下侧的布线层的导体图案。
图9A是表示下侧电极层的导体图案和上侧电极层的导体图案的俯视下的位置关系的图。图9B是表示上侧电极层的导体图案和第一布线层的导体图案的俯视下的位置关系的图。图10A是表示第一布线层的导体图案和第二布线层的导体图案的俯视下的位置关系的图。图10B是表示第二布线层的导体图案和第三布线层的导体图案的俯视下的位置关系的图。图11是表示第三布线层的导体图案和外部连接端子的俯视下的位置关系的图。
由通过下侧电极层的下部电极101(图9A)和上侧电极层的上部电极111A、111B(图9A)形成电容器C1。具体而言，将由上部电极111A和下部电极101构成的电容器、与由下部电极101和上部电极111B构成的电容器串联连接，从而构成电容器C1。同样地，通过下部电极102(图9A)和上部电极112A、112B(图9A)形成电容器C2。通过下部电极104(图9A)和上部电极114A、114B(图9A)形成电容器C4。通过下部电极106(图9A)和上部电极116A、116B(图9A)形成电容器C6。
通过下侧电极层的下部电极103和上侧电极层的上部电极113A形成电容器C3。上侧电极层的导体图案113B经过导通孔而与下部电极103连接。同样地，通过下部电极105和上部电极115A形成电容器C5。导体图案115B经过导通孔而与下部电极105连接。以下，对于将上下两个导体图案连接的导通孔，省略说明。
电容器C1的一方的上部电极111A(图9A)经由导体图案128A(图9B)、导体图案136B(图10A)、导体图案146A(图10B)与输入端子In(图11)连接。电容器C1的另一方的上部电极111B(图9A)与导体图案128B(图9B)、导体图案136D(图10A)、电感器L1用的导体图案141(图10B)、导体图案131(图10A)、导体图案121(图9B)连接。电感器L1用的导体图案121(图9B)与电容器C2的一方的上部电极112A(图9A)连接。电容器C2的另一方的上部电极112B(图9A)经由导体图案126(图9B)、导体图案136F(图10A)、导体图案146C(图10B)与输出端子Out(图11)连接。
电容器C3的上部电极113A(图9A)经由导体图案123(图9B)、导体图案136A(图10A)、以及导体图案146A(图10B)与输入端子In(图11)连接。电容器C3的下部电极103(图9A)经由导体图案113B(图9A)并经由电感器L2用的导体图案122(图9B)、导体图案132(图10A)、导体图案142(图10B)与导体图案146D(图10B)连接。导体图案146D(图10B)与接地端子GND(图11)连接。
电容器C4的一方的上部电极114A(图9A)经由导体图案125A(图9B)、导体图案136C(图10A)、导体图案146A(图10B)与输入端子In(图11)连接。电容器C4的另一方的上部电极114B(图9A)经由导体图案125B(图9B)、电感器L3用的导体图案133(图10A)、导体图案143(图10B)、导体图案146B(图10B)与接地端子GND(图11)连接。
电容器C5的上部电极115A(图9A)经由导体图案129(图9B)、导体图案136G(图10A)、导体图案146C(图10B)与输出端子Out(图11)连接。电容器C5的下部电极105(图9A)经由导体图案115B(图9A)、电感器L4用的导体图案124(图9B)、导体图案134(图10A)、导体图案144(图10B)、导体图案146B(图10B)与接地端子GND(图11)连接。
电容器C6的一方的上部电极116B(图9A)经由导体图案127B(图9B)、导体图案136E(图10A)、导体图案146C(图10B)与输出端子Out(图11)连接。电容器C6的另一方的上部电极116A(图9A)经由导体图案127A(图9B)、电感器L5用的导体图案135(图10A)、导体图案145(图10B)、导体图案146D(图10B)与接地端子GND(图11)连接。
基于第二实施例的集成无源部件的层叠构造与第一实施例的图4所示的基板61～第三层的第二绝缘膜73的层叠构造相同。在第三层的第二绝缘膜73之上配置有输入端子In等外部连接端子。
接下来，对第二实施例的优异的效果进行说明。基于第二实施例的集成无源部件具有与基于第一实施例的集成无源部件(图4)同样的层叠构造，因此与第一实施例同样，不易产生由热应力引起的裂纹。由此，能够抑制由裂纹引起的耐湿性的降低，实现集成无源部件的品质的提高。
另外，如第二实施例那样，在一个基板61上设置多个电容器和多个电感器，从而无源电路的电路设计的自由度提高。
[第三实施例]
接下来，参照图12对基于第三实施例的集成无源部件进行说明。以下，对于与图1A～图7的附图所示的基于第一实施例的集成无源部件共通的结构省略说明。
图12是基于第三实施例的集成无源部件的电容器部分的剖视图。在图12中，对于比第一层的第二绝缘膜71靠上的构造，省略记载。
在第一实施例中，电容器C由下部电极11和上部电极21(图4)这两层电极构成。与此相对，在第三实施例中，电容器C由四层电极构成。从基板61侧开始依次层叠有第一电极11A、第二电极21A、第三电极11B、以及第四电极21B。在第一电极11A与第二电极21A之间配置有第一层的介电膜62A，在第二电极21A与第三电极11B之间配置有第二层的介电膜62B，在第三电极11B与第四电极21B之间配置有第三层的介电膜62C。与第一实施例同样，第一绝缘膜63覆盖电容器C。
介电膜62A、62B、62C由主要包含与基板61相同的构成元素的绝缘材料形成。
第一电极11A和第三电极11B经由配置于与第二电极21A相同的层的导体图案22A而连接。第二电极21A和第四电极21B经由配置于与第三电极11B相同的层的导体图案23而连接。第三电极11B经由配置于与第四电极21B相同的层的导体图案22B，与构成电感器的一部分的导体图案31连接。第四电极21B与配置于第一绝缘膜63之上的导体图案32连接。
接下来，对第三实施例的优异的效果进行说明。
在第三实施例中，介电膜62A、62B、62C由主要包含与基板61相同的构成元素的绝缘材料形成，因此能够抑制在这些介电膜62A、62B、62C上产生由线膨胀系数的差异引起的热应力。若使电容器C的电极多层化，则容易产生由热应力引起的裂纹，但在第三实施例中，热应力被减少，因此即使进行电极的多层化，也能够维持抑制裂纹的产生的优异的效果。
通过进行电容器C的电极的多层化，在电容相同的条件下，能够减小俯视时电容器C所占的区域的面积。由此，能够实现集成无源部件的小型化。
接下来，对第三实施例的变形例进行说明。
在第三实施例中，由四层电极构成电容器C，但也可以由三层、或者五层以上的电极构成。
[第四实施例]
接下来，参照图13对基于第四实施例的集成无源部件进行说明。以下，对于与图1A～图7的附图所示的基于第一实施例的集成无源部件共通的结构省略说明。
图13是基于第四实施例的集成无源部件的剖视图。在第一实施例中，在基板61之上直接配置下部电极11。与此相对，在第四实施例中，在基板61的上表面配置基底层65，在基底层65之上配置下部电极11。另外，介电膜62也配置于基底层65之上。
基底层65由主要包含与基板61相同的构成元素的绝缘材料、例如与介电膜62相同的绝缘材料形成。基底层65比基板61薄。基底层65能够在基板61之上例如通过等离子体CVD法进行成膜。
接下来，对第四实施例的优异的效果进行说明。
由等离子体CVD法等薄膜形成技术成膜的基底层65的表面粗糙度比陶瓷的基板61的上表面的表面粗糙度小。作为表面粗糙度的大小关系的指标，例如能够使用算术平均粗糙度、均方根粗糙度等。
接下来，对第四实施例的优异的效果进行说明。
在第四实施例中，形成下部电极11的基底表面(基底层65的上表面)的表面粗糙度比形成第一实施例的下部电极11的基底表面(基板61的上表面)的表面粗糙度小。因此，在通过光刻方法形成配置有下部电极11的布线层的导体图案的情况下，能够实现导体图案的微细化。由此，能够实现集成无源部件的小型化。
此外，基底层65由主要包含与基板61相同的构成元素的绝缘材料形成，因此基底层65的线膨胀系数与基板61的线膨胀系数之差较小，因此，能够抑制由热应力引起的裂纹的产生这样的第一实施例的优异的效果不会由于配置基底层65而被削弱。
[第五实施例]
接下来，参照图14A、图14B、以及图14C对基于第五实施例的集成无源部件进行说明。以下，对于与图1A～图7的附图所示的基于第一实施例的集成无源部件共通的结构省略说明。
图14A是基于第五实施例的集成无源部件的剖视图。图14B以及图14C分别是下部电极11以及导体图案41的剖视图。在第五实施例中，在下部电极11的下表面配置下部导体层11L(图14B)，在上表面配置上部导体层11U(图14B)。同样地，在上部电极21和导体图案22的上表面和下表面也分别配置下部导体层和上部导体层。此外，下部导体层也配置于导通孔的侧面。
在第一布线层的导体图案41的上表面及下表面分别配置下部导体层41L以及上部导体层41U(图14C)。同样地，在第二布线层的其他的导体图案42、第一布线层以及第三布线层的多个导体图案的下表面及上表面也分别配置下部导体层以及上部导体层。另外，在输入端子In等外部连接端子的下表面配置下部导体层。
在图14A中，用相对粗的实线表示这些下部导体层及上部导体层。下部导体层11L、41L以及上部导体层11U、41U等由Ti、Ni、含有Ti的合金、或者含有Ni的合金形成。作为含有Ti的合金，例如列举有TiW。在作为电镀的种子层被利用的金属层叠被膜203(图6B)中使用Ti的情况下，将由Ti构成的种子层设为下部导体层即可。
接下来，对第五实施例的优异的效果进行说明。
通过配置下部导体层11L(图14B)，能够提高基板61与下部电极11的密接性。通过配置上部导体层11U(图14B)，能够提高下部电极11与介电膜62的密接性。通过配置下部导体层41L(图14C)，能够提高导体图案41与第一层的第二绝缘膜71的密接性。通过配置上部导体层41U(图14C)，能够提高导体图案41与第二层的第二绝缘膜72的密接性。同样地，对于其他的导体图案，也能够提高与其上下的绝缘膜、介电膜等的密接性。
通过提高导体图案与绝缘膜的密接性，能够提供更高品质的集成无源部件。
接下来，对第五实施例的变形例进行说明。
为了提高由Cu构成的导体图案与该导体图案之上的绝缘膜的密接性，也可以进行铜表面的粗化处理(CZ处理)。
上述的各实施例是例示，当然能够进行不同的实施例中所示的结构的部分置换或者组合。对于多个实施例的同样的结构产生的同样的作用效果，在每个实施例中没有依次提及。并且，本发明并不限制于上述的实施例。例如，能够进行各种变更、改进、组合等对于本领域技术人员来说是显而易见的。

Claims (15)

1.一种集成无源部件，其特征在于，具备：
绝缘性的基板；
电容器，配置于所述基板之上；以及
电感器，配置于所述基板之上，包括至少一端与所述电容器连接的导体图案，
所述电容器具备介电膜、以及夹着所述介电膜而对置的至少两个电极，所述介电膜主要包含与所述基板相同的构成元素。
2.根据权利要求1所述的集成无源部件，其特征在于，
所述集成无源部件还包括第一绝缘膜，所述第一绝缘膜覆盖所述电容器，且主要包含与所述介电膜相同的构成元素，
所述电感器配置于比所述第一绝缘膜靠上侧。
3.根据权利要求1或2所述的集成无源部件，其特征在于，
所述基板以及所述介电膜主要包含硅和氮作为构成元素。
4.根据权利要求1～3中任一项所述的集成无源部件，其特征在于，
所述电感器具有以相对于所述基板的配置有所述电容器的面垂直的方向为中心轴的螺旋构造或者螺线构造，
俯视观察时，所述电感器配置在不与所述电容器重叠的位置。
5.根据权利要求1～4中任一项所述的集成无源部件，其特征在于，
所述电容器包括已被层叠的至少三层的电极，在上下对置的电极之间分别配置有所述介电膜。
6.根据权利要求1～5中任一项所述的集成无源部件，其特征在于，
所述基板由陶瓷形成，
所述集成无源部件还具有无定形状态的绝缘性的基底层，所述基底层配置于所述基板之上，且主要包含与所述基板相同的构成元素，
所述电容器配置于所述基底层之上。
7.根据权利要求1～6中任一项所述的集成无源部件，其特征在于，
所述电容器的多个电极由Au、Al、或者Cu形成。
8.根据权利要求7所述的集成无源部件，其特征在于，
所述电容器还包括导体层，该导体层配置于所述电容器的多个电极的每一个与所述介电膜之间、以及所述电容器的最下侧的电极的下表面，且由Ti、Ni、含有Ti的合金、或者含有Ni的合金构成。
9.根据权利要求1～8中任一项所述的集成无源部件，其特征在于，
所述集成无源部件还具有层叠于所述基板以及所述电容器之上的多个第二绝缘膜，
所述电感器包括分别配置于所述多个第二绝缘膜的至少一个层的上下的导体图案。
10.根据权利要求9所述的集成无源部件，其特征在于，
所述多个第二绝缘膜的每一个的杨氏模量为10GPa以下。
11.根据权利要求9或10所述的集成无源部件，其特征在于，
所述多个第二绝缘膜由树脂形成。
12.根据权利要求9～11中任一项所述的集成无源部件，其特征在于，
所述多个第二绝缘膜的每个第二绝缘膜的上表面的平面度比下表面的平面度小。
13.根据权利要求9～12中任一项所述的集成无源部件，其特征在于，
构成所述电感器的导体图案由Cu或者以Cu为主成分的金属材料形成。
14.根据权利要求13所述的集成无源部件，其特征在于，
所述电感器包括导体层，该导体层配置于构成所述电感器的导体图案与所述多个第二绝缘膜的每一个的界面，且由Ti、Ni、含有Ti的合金、或者含有Ni的合金构成。
15.根据权利要求9～14中任一项所述的集成无源部件，其特征在于，
构成所述电感器的导体图案的厚度是所述电容器的多个电极的每一个的厚度的5倍以上。
CN202110410481.3A 2020-04-20 2021-04-16 集成无源部件 Pending CN113540349A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020074811A JP7283434B2 (ja) 2020-04-20 2020-04-20 集積受動部品
JP2020-074811 2020-04-20

Publications (1)

Publication Number Publication Date
CN113540349A true CN113540349A (zh) 2021-10-22

Family

ID=78082435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110410481.3A Pending CN113540349A (zh) 2020-04-20 2021-04-16 集成无源部件

Country Status (3)

Country Link
US (1) US11800635B2 (zh)
JP (1) JP7283434B2 (zh)
CN (1) CN113540349A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022006781A (ja) * 2020-06-25 2022-01-13 Tdk株式会社 電子部品及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
JPH1079469A (ja) * 1996-09-02 1998-03-24 Sumitomo Metal Ind Ltd 薄膜素子、薄膜ｌｃフィルタ素子、薄膜ｌｃフィルタ部品及び薄膜素子の製造方法
JP2000021635A (ja) 1998-06-29 2000-01-21 Sharp Corp スパイラルインダクタおよびそれを用いた集積回路
JP2001298122A (ja) * 2000-04-17 2001-10-26 Kyocera Corp 半導体素子搭載用基板
JP4604398B2 (ja) * 2001-06-11 2011-01-05 ソニー株式会社 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP2004319675A (ja) 2003-04-15 2004-11-11 Matsushita Electric Ind Co Ltd カーボンナノチューブインダクタおよびその製造方法
JP2006013353A (ja) * 2004-06-29 2006-01-12 Kyocera Corp 配線基板
JP2007300002A (ja) * 2006-05-01 2007-11-15 Tdk Corp 電子部品
TWI538018B (zh) * 2013-03-27 2016-06-11 Ngk Insulators Ltd Semiconductor substrate for composite substrate
JP6304263B2 (ja) * 2014-01-17 2018-04-04 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP6593209B2 (ja) * 2016-02-05 2019-10-23 株式会社村田製作所 電子部品
JP7087618B2 (ja) 2018-04-17 2022-06-21 大日本印刷株式会社 受動素子
JP7115117B2 (ja) 2018-07-30 2022-08-09 Tdk株式会社 Ｌｃフィルタ

Also Published As

Publication number Publication date
US11800635B2 (en) 2023-10-24
US20210329773A1 (en) 2021-10-21
JP2021174803A (ja) 2021-11-01
JP7283434B2 (ja) 2023-05-30

Similar Documents

Publication Publication Date Title
TW571429B (en) Electronic device
KR100737188B1 (ko) 전자 부품 및 그 제조 방법
KR100917508B1 (ko) 고주파 모듈 기판 장치
WO2007040064A1 (ja) シート状複合電子部品とその製造方法
WO2010038478A1 (ja) 電磁バンドギャップ構造、これを備える素子、基板、モジュール、半導体装置及びこれらの製造方法
WO2010050091A1 (ja) 半導体装置
US8766103B2 (en) Electronic component
US10645798B2 (en) Composite component-embedded circuit board and composite component
KR20190042949A (ko) 코일 전자 부품
US20090297785A1 (en) Electronic device and method of manufacturing the same
JP4177560B2 (ja) 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール
WO2020116228A1 (ja) 回路基板
US20060192637A1 (en) Passive component
CN113540349A (zh) 集成无源部件
TW200410376A (en) Coil-embedded with multi-layer substrate, semiconductor chip, and the manufacturing method thereof
US20090219670A1 (en) Electronic device and method of fabricating the same
JP4367070B2 (ja) 半導体装置及びその製造方法
JP2009043835A (ja) 電気回路素子およびその製造方法
JP6725095B2 (ja) 配線基板および半導体装置
KR20080048429A (ko) 멀티 칩 전자 회로 모듈 및 생산 방법
TWI817244B (zh) 被動零件
WO2003100970A1 (fr) Circuit resonnant serie lc, carte comportant ce circuit et procedes de fabrication dudit circuit
JP4328761B2 (ja) 電子装置
JP2008034694A (ja) 受動素子
WO2023181806A1 (ja) 電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination