KR20080048429A - 멀티 칩 전자 회로 모듈 및 생산 방법 - Google Patents

멀티 칩 전자 회로 모듈 및 생산 방법 Download PDF

Info

Publication number
KR20080048429A
KR20080048429A KR1020070122068A KR20070122068A KR20080048429A KR 20080048429 A KR20080048429 A KR 20080048429A KR 1020070122068 A KR1020070122068 A KR 1020070122068A KR 20070122068 A KR20070122068 A KR 20070122068A KR 20080048429 A KR20080048429 A KR 20080048429A
Authority
KR
South Korea
Prior art keywords
integrated circuit
layer
dies
substrate
circuit die
Prior art date
Application number
KR1020070122068A
Other languages
English (en)
Inventor
레이몬드 웡
스티븐 더블유 쉘
마우-츙 프랭크 챙
Original Assignee
실리콘 스토리지 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 스토리지 테크놀로지 인크 filed Critical 실리콘 스토리지 테크놀로지 인크
Publication of KR20080048429A publication Critical patent/KR20080048429A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 집적 회로 모듈로서, 노출된 표면을 구비한 기판; 제 1 표면 및 상기 제 1 표면과 대향하는 제 2 표면을 구비하는 집적 회로 다이(Die)로서, 상기 제 2 표면 상에 다수의 본딩 패드(Bonding Pad)들을 구비하며, 상기 기판의 노출된 표면 상에 상기 제 1 표면이 있도록 위치되는 상기 집적 회로 다이; 상기 집적 회로 다이의 상기 제 2 표면을 덮는 다수의 절연층; 및 상기 다수의 절연층의 쌍 사이에 삽입된 적어도 하나의 도전층으로서, 상기 집적 회로 다이의 상기 다수의 본딩 패드에 전기적으로 연결된 하나 이상의 수동 소자를 형성하고, 상기 다수의 절연층 중 하나에 있는 하나 이상의 홀(Hole)을 통과하여 형성되는 상기 적어도 하나의 도전층을 포함하는 집적 회로 모듈을 개시한다.
전자, 회로, 모듈, 생산, 절연층, 삽입, 홀, 도전층, 집적, 수동, 소자

Description

멀티 칩 전자 회로 모듈 및 생산 방법{A MULTI-CHIP ELECTRONIC CIRCUIT MODULE AND A METHOD OF MANUFACTURING}
본 발명은 저항, 캐패시터, 인덕터 또는 분산된 마이크로파(Distributed Microwave) 구조와 같은 수동 구성요소 및 회로들이 형성된 멀티 칩 전자 회로 패키지 모듈, 및 패널 스케일 패키징(PSP) 기술을 사용하여 그러한 모듈을 형성하는 방법과 관련된다.
단일 반도체 다이(Die)에 형성된 전자 회로들을 포함하는 집적 회로 다이들은 공지되어 있다. 전형적으로, 이러한 집적 회로 다이들은 단결정(Crystalline) 기판에 있는 능동 구성요소들로, 예를 들어, 트랜지스터들로 형성되고, 및 아날로그 회로이거나 디지털 회로들이거나 또는 그 둘의 조합이다. 종래 기술로 트랜지스터의 캐패시턴스(Capacitance)를 캐패시터(Capacitor)로 사용하는 것이 공지되어 있다.
저항들, 캐피시터들, 및 인덕터들과 같은 수동 구성요소들도 종래 기술로 공지되어 있다. 이러한 수동 구성요소들은 집적 회로 다이와 같은 능동 구성요소들과 함께 동일한 다이에 집적되어 왔음에도 불구하고, 고(High) 금속 손실로부터 생기 는 한정된 선택도(Quality Factor) 및 비용 효율을 위한 한정된 영역이라는 문제가 있었다.
멀티 칩 패키지(Multi Chip Package,MCP) 모듈들도 종래 기술로 공지되어 있다. MCP 모듈에서, 많은 집적 회로 다이들이 전기적으로 연결되고 그리고나서 단일 모듈에 함께 패키지된다. MCP 모듈의 장점은 단일 다이에 서로 다른 집적 회로들을 모두 함께 형성할 필요없이, 이들 집적 회로들이 성능을 최적화하고 및 가능한 비용 절약을 위해 제조된 후, 패키지될 수 있다는 것이다.
유리, 금속 또는 세라믹 기판을 사용하는 MCP도 공지되어 있다. 예를 들어, 미국 특허 출원 제 2003/0122246 호(2003년 7월 3일 공개); 미국 특허 출원 제 2003/0122243 호(2003년 7월 3일 공개)가 있다. 하지만, MCP 모듈로서, 분산된 마이크로파 구조들 및 회로들, 나선(Spiral) 인덕터들, 다층 인덕터들, MIM 캐패시터들, 적층 MIM 캐패시터들, 다층 변압기와 밸룬(Balun)들, 필터들, 밸룬들, 위상 변환기(Phase Shifter), 이중 급전 장치(Diplexer)들, 및 정합 회로들과 같은 광범위한 수동 구성요소들이 MCP 내부에 패키지되며, 특히 한 쌍의 절연막들 사이에 삽입되는 MCP 모듈의 형성은 종래에 개시되지 않았다.
본 발명은 상기한 문제점들을 해결하기 위하여, 광범위한 수동 구성요소들이 MCP 내부에 패키지되며, 특히 한 쌍의 절연막들 사이에 삽입되는 MCP 모듈 및 그 제작 방법을 개시한다.
본 발명에서, 전자 회로 모듈은 노출된 표면을 구비한 기판을 포함한다. 제 1 표면 및 상기 제 1 표면과 대향하는 제 2 표면을 구비한 집적 회로 다이는 상기 제 2 표면 상에 다수의 본딩 패드(Bonding Pad)들을 구비하며, 상기 기판의 노출된 표면 상에 상기 제 1 표면이 있도록 위치된다. 다수의 절연층이 상기 집적 회로 다이의 상기 제 2 표면을 덮는다. 적어도 하나의 도전층이 상기 다수의 절연층의 쌍 사이에 삽입되어 상기 집적 회로 다이의 상기 다수의 본딩 패드들에 전기적으로 연결된 하나 이상의 수동 소자를 형성하고, 상기 다수의 절연층들 중 하나에 있는 하나 이상의 홀(Hole)을 통과하여 형성된다.
본 발명의 장치 및 방법은 많은 장점이 있다. 첫째, PSP 기술을 사용함으로써, 모두 수동 구성요소와 함께 복잡한 RF 시스템이 패키지 내부에서 형성된다. 이는 저비용, 초박(Ultra Thin), 소형, 및 고성능의 RF 시스템의 제작을 가능하게 한다.
둘째, 대형 패널 기반 어셈블리(Assembly)로부터 MCP 모듈들이 제작되는 PSP 기술을 사용함으로써, 대량 생산을 위한 최저 비용 및 초고집적 기술을 제공한다. 현재 50"까지의 패널들이 평면 패널 디스플레이 산업에서 사용되고 있으므로, 동일한 가능성이 본 발명의 방법의 사용에도 존재한다.
셋째, 라우팅(Routing) 및 수동 구성요소들이 얇은 절연체들 사이에서 형성되기 때문에, 최종 MCP 패키지의 두께는 다이들이 접착되는 패널 물질 및 패키지내 다이들의 두께에 의해서만이 한정된다. 전체 패키지 두께는 0.4mm 정도로 얇을 수 있다.
넷째, 본 발명의 장치는 RF 시스템을 형성하는 MCP 장치이기 때문에, SiGe, CMOS, GaAs와 같은 서로 다른 기술들을 사용하는 다수의 다이들이 사용될 수 있다.이러한 칩 기술들을 패키지에 통합하는 능력은 하위-블록(Sub-block) 성능들이 특정한 기술에 최적화된 복잡한 시스템의 설계를 가능하게 한다.
다섯째, 반도체 제작으로부터 제작 기술을 사용하여, 10㎛ 정도의 정밀한 구조부(Geometry)들은 고밀도 상호 연결 및 유닛-대-유닛 대응(Conformity)을 위한 고반복 기생소자(Parasitics)를 생산하는 능력을 가능하게 한다. 경유 홀들 및 상호 연결부를 사용함으로써 보통의 본드-와이어링 또는 플립(Flip)-칩 구성들과 대조적으로어 칩 본드 패드들과 짧고, 정확하며, 일관된 연결을 만들어 낸다.
마지막으로, 시스템의 복잡도에 따라 각각의 서로 다른 두께 및 유전율(Permittivity)을 가진 금속층들 및 절연층들이 적절한 수로 사용될 수 있다. 두꺼운(~6㎛) 금속 트레이스(Trace)와 공동으로 다층들을 구성하는 능력은 고 선택도 수동 구성요소들의 집적을 가능하게 한다. 이하에서 이를 설명한다.
도 1을 참조하면, 본 발명의 멀티 칩 모듈(MCP)이 도시되어 있다. MCP(10)은 세라믹, 유리 또는 금속으로 된 기판(12)을 포함하고, 그 기판 위에 2 개의 집적 회로 다이들(14,16)이 배치된다. 바람직한 실시예에서 집적 회로 다이들(14.16)은 파워 앰프(Power Amplifier; PA) 및 저 노이즈 앰프(Low Noise Amplifier; LNA)와 같은 아날로그 회로들이다. 하지만, 주목할 점은 MCP(10) 및 그 제작 방법은 디지털 회로 다이들로도 실시될 수 있다는 점이다. MCP(10)는 캐패시터들(20), 인덕터들(30), 및 저항들(40)과 같은 수동 구성요소들을 더 포함한다. 본 발명에 의해 형성되는 다른 구성요소들(도시되지는 않음)은 분산된 마이크로파 구조들 및 회로들, 나선형 인덕터들, 다층 인덕터들, MIM 캐패시터들, 적층 MIM 캐패시터들, 다층 변압기와 밸룬들, 필터들, 밸룬들, 위상 변환기들, 이중 급전 장치들, 및 정합 회로들을 포함하지만, 이들에 한정되지는 않는다. 따라서, 발명의 상세한 설명 및 청구항들에 사용되는 용어 "수동 구성요소"는 "능동 구성요소"가 아닌 구성요소를 의미하며, "능동 구성요소"는 본래 기능을 수행하기 위해 에너지원이 요구되는 전자 구성요소를 의미한다. 따라서, 다이오드(Diode)나 트랜지스터 또는 사이리스터(Thyristor)는 능동 구성요소이다. 따라서, MCP(10)의 한가지 용도는 파워 앰프 송수신기(Transceiver)로의 사용이다. RF 신호들과 같은, 전자기 방사(Radiation) 신호들이 안테나(50a)에 의해 수신되어 필터의 역할을 하는 캐피시터들(20) 및 인덕터들(30)에 공급되며, 그리고나서 LNA(16)의 입력으로 공급된다. LNA(16)의 출력은 트림된(Trimmed) 저항(40)을 일부분으로 구비한 전송선으로 공급되고, MCP(10) 에 의해 다른 전자 구성요소들(도시되지는 않음)에 공급된다. MCP(10)는 다른 구성요소들로부터 전송선(42)를 거쳐 신호들을 수신하고, 이는 PA(14)의 입력으로 공급된다. PA(14)의 출력은 캐패시터(20) 및 인덕터(30)를 포함하는 필터에 공급되고, 그리고나서 전송을 위해 안테나(50b)에 공급된다.
도 2a를 참조하면, 본 발명의 방법 중 제 1 단계가 도시된다. 본 발명의 방법 제 1 단계에서, 기판(12)이 제공된다. 기판(12)은 패널(Panel) 형태로 유리, 세라믹 또는 금속과 같은 경성 물질로 만들어질 수 있다. 기판(12)은 노출된 상부 표면(13)을 구비한다. 바람직하게, 기판(12)은 PSP 기술에서 사용되는 패널 물질로 만들어진다.
도 2b를 참조하면, 본 발명의 방법에서 다음 단계가 도시된다. 다음 단계에서, 먼저 기판 패널(12)에 접착제가 도포되고, 그리고나서 기판 패널(12) 상에 집적 회로 다이들(14,16)이 확실하게 부착되도록 배치된다. 집적 회로 다이들(14,16) 각각은 공지된 픽 앤 플레이스 (Pick and Place) 공정을 거쳐 기판 패널(12)의 노출된 표면(13) 상에 배치된다. 집적 회로 다이들(14,16)은 다수의 그룹들(원 안에 도시됨)에 배치되며, 각각의 그룹은 하나의 다이(14) 및 하나의 다이(16)를 포함한다. 물론, 각각의 그룹은 하나의 다이만을 포함하거나 또는 2 개 이상의 다이들(14,16)을 포함할 수 있다. 공지 기술로 알려진 것처럼, 다이들(14,16)이 제작될 때, 각각의 다이들(14,16)은 제 1 표면 및 제 1 표면에 대향하는 제 2 표면을 구비하고, 제 2 표면은 본딩 패드들(22)을 포함한다. 제 1 표면은 패널(12)의 노출된 표면(13)을 향하여 아래쪽으로 배치된다. 따라서, 본딩 패드들(22)이 노출된다.
도 2c를 참조하면, 본 발명의 방법에서 다음 단계가 도시되고, 본 발명의 MCP(10) 제작에 있어서, 단지 기판(12)의 MCP(10) 부분만이 도시된다. 도 2c에 도시된 다음 단계에서, 실리콘 고무와 같은 절연 물질(60)이 집적 회로 다이들(14,16)과 인접한 기판(12)의 노출된 표면(13) 상에 배치된다. 따라서, 기판(12)의 표면(13)은 실리콘 고무(60) 또는 다이들(14,16)에 의해 덮이게 된다. 실리콘 고무(60)는 충전재(Filler)의 역할을 하여 표면이 평탄화될 수 있다.
도 2d를 참조하면, 본 발명의 방법에서 다음 단계가 도시된다. 제 1 절연 물질(62)은 실리콘 고무(60) 및 다이들(14,16)을 덮는다. 본딩 패드들(22)이 다이들(14,16)의 제 2 표면 상에 형성되는 지점에서, 본딩 패드들(22)을 노출시키기 위해 제 1 절연 물질(62)을 통과하는 경유 통로들(64,Vias) 또는 홀들(64)이 형성된다.
도 2e를 참조하면, 본 발명의 방법에서 다음 단계가 도시된다. 제 1 금속층(66)은 제 1 절연층(62) 상에 배치, 및 패턴화된다. 제 1 금속층(66)은 캐패시터(20)의 하부 면과 같은 수동 소자들을 만들어내기 위해 패턴화된다. 패터닝은 종래의 리소그라피(Lithography)/에칭(Etching) 공정으로 달성될 수 있다. 제 1 금속층(66)은 경유 통로들(64)을 채우고, 다이들(14,16)의 제 2 표면 상에 있는 본딩 패드들(22)과 접속하여 상호 연결을 형성한다.
도 2f를 참조하면, 본 발명의 방법에서 다음 단계가 도시된다. 제 2 절연층(68)은 제 1 금속층(66) 및 제 1 절연층(62) 상에 퇴적(Deposit) 또는 형성된다. 제 2 절연층(68)의 두께는 형성될 캐패시터(20)의 원하는 캐피시턴스에 따라 정해 진다. 그리고나서 제 2 절연층(68)은 리플로우(Reflow) 또는 CMP와 같은 종래 공정들에 의해 다시 평탄화된다. 제 1 절연층(62)을 위해 사용된 공정과 유사하게, 다이들(14,16)의 본딩 패드들(22)과 연결되기 위한 접속 홀들(64)에 있는 제 1 금속층(66)과 접속하기 위해 경유 통로들 또는 홀들(64)이 제 2 절연층(68)에 형성된다. 그리고나서, 제 2 금속층(70)이 제 2 절연층(68) 상에 형성된다. 제 2 금속층(70)은 접속 홀들(64)을 채우고, 접속 홀들(64) 안에 있는 제 1 금속층(66)과 연결되며, 및 다이들(14,16)의 본딩 패드들(22)과 연결된다. 그리고나서, 제 2 금속층(70)은 캐피시터(20)의 상부 면과 같은 수동 구성요소 부분들을 형성하기 위해 패턴화된다. 추가적으로, 제 2 금속층(70)은 다이들(14,16)의 본딩 패드들(22) 또는 제 2 절연층(68) 상에 형성되는 캐패시터들(20)의 상부 면과 연결되는 저항들(40) 및 인덕터들(30)을 형성하기 위해 패턴화될 수 있다. 제 2 금속층(70)이 저항들을 형성하기 위해 사용되는 경우에, 추가적인 박막(Thin-film) 물질이 요구됨은 종래 기술로 공지되어 있다. 저항들(40), 인덕터들(30) 및 캐패시터들(20)이 형성되는 층의 위치는 임의적이다. 이들은 선택된 층 구조에 따라 정해지고 바람직하게는, 캐패시터들(20) 및 저항들(40)을 지원하는 다수의 층들이 있다. 제 2 금속층(70)의 패터닝은 종래 에칭 공정을 사용하는 종래 리소그래피 공정에 의해 다시 수행될 수 있다.
도 2g를 참조하면, 본 발명의 방법에서 다음 단계가 도시된다. 제 3 절연층(80)은 제 2 금속층(70) 및 제 2 절연층(68) 상에 퇴적 또는 형성될 수 있다. 그리고나서 제 2 절연층과 유사하게, 제 3 절연층(80)은 평탄화된다. 제 3 금속 층(82)은 제 3 절연층(80) 상에 형성된다. 제 3 금속층(82)은 추가적인 인덕터들(30c)과 같은 수동 소자들을 형성하기 위해 패턴화될 수 있다. 추가적으로, 제 2 금속층(70)에 인덕터(30c)를 연결하기 위해 경유 통로들 또는 통과 홀들(76,78)이 제 3 절연층(80)에 형성될 수 있다.
BPSG와 같은 제 4 절연층(90)이 도 2g에 도시된 구조 상에 퇴적될 수 있다. 바닥 평면(92)은 BPSG층(90) 상에 형성되고, BPSG층(90) 아래에 하지층(들)을 연결하기 위해 상호 연결부(94)가 BPSG층(90)의 경유 통로들 또는 홀들을 통과하여 만들어질 수 있다. 도 2h는 결과적인 구조를 도시한다.
마지막으로, 패시배이션(Passivation)층(96)이 바닥 평면(92) 및 상호 연결부(94)로의 접근을 허용하면서 구조를 보호하기 위해 도 2h에 도시된 구조 상에 형성될 수 있다. 도 2i는 결과적인 구조를 도시한다.
도 1은 본 발명의 멀티 칩 모듈(MCP)의 전기 회로의 평면도이다.
도 2a 내지 도 2b는 본 발명의 MCP를 만드는 단계들을 기판 상에 도시한 평면도이다.
도 2c 내지 도2i는 본 발명의 MCP를 만드는 다음 단계들의 확대된 평면도로서 기판 상의 MCP 부분을 도시한다.
도 2c1 내지 도2i1은 본 발명의 MCP를 만들기 위한 도 2c 내지 도2i에 도시된 대응 단계들의 측면도이다.

Claims (19)

  1. 집적 회로 모듈로서,
    노출된 표면을 구비한 기판;
    제 1 표면 및 상기 제 1 표면과 대향하는 제 2 표면을 구비하는 집적 회로 다이(Die)로서, 상기 제 2 표면 상에 다수의 본딩 패드(Bonding Pad)들을 구비하며, 상기 기판의 노출된 표면 상에 상기 제 1 표면이 있도록 위치되는 상기 집적 회로 다이;
    상기 집적 회로 다이의 상기 제 2 표면을 덮는 다수의 절연층; 및
    상기 다수의 절연층의 쌍 사이에 삽입된 적어도 하나의 도전층으로서, 상기 집적 회로 다이의 상기 다수의 본딩 패드에 전기적으로 연결된 하나 이상의 수동 소자를 형성하고, 상기 다수의 절연층 중 하나에 있는 하나 이상의 홀(Hole)을 통과하여 형성되는 상기 적어도 하나의 도전층을 포함하는 집적 회로 모듈.
  2. 청구항 1에 있어서,
    상기 집적 회로 다이는 아날로그 회로인 집적 회로 모듈.
  3. 청구항 2에 있어서,
    상기 집적 회로 다이는 RF 아날로그 회로인 집적 회로 모듈.
  4. 청구항 1에 있어서,
    상기 집적 회로 다이는 디지털 회로인 집적 회로 모듈.
  5. 청구항 1에 있어서,
    상기 집적 회로 다이는 제 1 두께를 가지는 집적 회로 모듈.
  6. 청구항 5에 있어서,
    상기 기판의 노출된 표면의 상기 부분들의 부분들 중 상기 집적 회로 다이와 접속하지 않는 부분들을 덮는 제 1 층으로서, 상기 제 1 두께와 실질적으로 같은 두께를 갖는 상기 제 1 층을 더 포함하고,
    상기 다수의 절연층은 상기 직접 회로 다이의 제 2 표면 및 상기 제 1 층을 덮는 집적 회로 모듈.
  7. 청구항 1에 있어서,
    상기 수동 소자는 저항, 인덕터 및 캐패시터 중 선택된 소자인 집적 회로 모듈.
  8. 청구항 6에 있어서,
    상기 제 1 층은 실리콘계 고무인 집적 회로 모듈.
  9. 청구항 8에 있어서,
    상기 기판은 금속, 유리 또는 세라믹으로 만든 물질인 집적 회로 모듈.
  10. 멀티 칩 아날로그 모듈로서,
    노출된 표면을 구비한 기판;
    제 1 표면 및 상기 제 1 표면과 대향하는 제 2 표면을 각각 구비하는 다수의 아날로그 집적 회로 다이들로서, 상기 제 2 표면 상에 다수의 본딩 패드들을 구비하며, 상기 기판의 노출된 표면 상에 상기 제 1 표면이 있도록 위치되는 각각의 상기 집적 회로 다이;
    상기 다수의 집적 회로 다이의 상기 제 2 표면을 덮는 절연층; 및
    상기 절연층에 형성된 하나 이상의 홀을 통과하여 상기 다수의 집적 회로 다이의 상기 본딩 패드들과 전기적으로 연결되고, 상기 절연층 상에 형성된 하나 이상의 수동 소자를 포함하는 멀티 칩 아날로그 모듈.
  11. 청구항 10에 있어서,
    상기 아날로그 집적 회로 다이 각각은 RF 아날로그 회로 다이인 멀티 칩 아날로그 모듈.
  12. 청구항 10에 있어서,
    상기 하나 이상의 수동 소자는 저항, 캐패시터 또는 인덕터인 멀티 칩 아날 로그 모듈.
  13. 청구항 12에 있어서,
    상기 다수의 집적 회로는 제 1 앰프 및 제 2 앰프이고,
    상기 제 1 앰프는 전자기 방사 신호를 수신하기 위한 제 1 입력을 구비하고, 상기 수동 소자는 상기 제 1 입력과 연결된 제 1 필터를 포함하며,
    상기 제 2 앰프는 전자기 방사를 생산하기 위한 제 1 출력을 구비하고, 상기 수동 소자는 상기 제 1 출력과 연결된 제 2 필터를 포함하는 멀티 칩 아날로그 모듈.
  14. 청구항 13에 있어서,
    상기 제 1 앰프는 제 2 출력을 구비하고, 상기 수동 소자는 상기 제 2 출력에 연결된 제 1 전송선을 더 포함하는 멀티 칩 아날로그 모듈.
  15. 청구항 14에 있어서,
    상기 제 2 앰프는 제 2 입력을 구비하고, 상기 수동 소자는 상기 제 2 입력에 연결된 제 2 전송선을 더 포함하는 멀티 칩 아날로그 모듈.
  16. 멀티 칩 모듈을 생산하는 방법으로서,
    기판 상에 다수의 집적 회로 다이를 배치하는 단계로서, 상기 기판은 노출된 표면을 구비하고, 상기 집적 회로 다이 각각은 제 1 표면 및 상기 제 1 표면과 대향하는 제 2 표면을 구비하며, 상기 제 2 표면은 다수의 본딩 패드들을 구비하고, 상기 다수의 집적 회로 다이 각각은 다수의 그룹으로 배치되고, 상기 그룹 각각은 다수의 다이를 가지며, 상기 다이 각각의 상기 제 1 표면은 상기 노출된 표면 상에 있는 상기 배치 단계;
    절연 물질의 제 1 층에 의해 상기 다수의 집적 회로 다이를 덮는 단계로서, 상기 절연 물질의 제 1 층은 상기 집적 회로 다이들의 상기 제 2 표면을 덮는 상기 덮는 단계;
    상기 절연 물질의 제 1 층 상에, 집적 회로 다이들의 각 그룹을 위한 하나 이상의 수동 소자를 형성하는 단계;
    상기 절연 물질의 제 1 층에 형성된 적어도 하나의 홀을 통과하여, 상기 집적 회로 다이들의 그룹 각각과 관련된 상기 하나 이상의 수동 소자 각각을 상기 관련된 본딩 패드들에 연결하는 단계; 및
    상기 수동 소자들을 절연 물질의 제 2 층으로 덮는 단계를 포함하는 멀티 칩 모듈을 생산하는 방법.
  17. 청구항 16에 있어서,
    집적 회로 다이들의 각 그룹 및 관련된 수동 소자들을 절단하는 단계를 더 포함하는 멀티 칩 모듈을 생산하는 방법.
  18. 청구항 16에 있어서,
    절연 물질의 제 1 층에 의해 상기 다수의 집적 회로 다이를 덮는 상기 단계는 상기 집적 회로 다이들이 배치되지 않은 상기 기판의 노출된 표면을 또한 덮는 멀티 칩 모듈을 생산하는 방법.
  19. 청구항 16에 있어서,
    상기 절연 물질의 제 1 층을 통과하는 다수의 홀을 형성하는 단계로서, 적어도 하나의 홀이 상기 집적 회로 다이들의 각 그룹과 관련되고, 상기 집적 회로 다이들의 각 그룹과 관련된 상기 하나 이상의 수동 소자 각각은, 상기 집적 회로 다이들의 각 그룹과 관련되고 상기 절연 물질의 제 1 층에 형성된 적어도 하나의 홀을 통과하여, 상기 관련된 본딩 패드들에 연결되는 상기 형성 단계를 더 포함하는 멀티 칩 모듈을 생산하는 방법.
KR1020070122068A 2006-11-28 2007-11-28 멀티 칩 전자 회로 모듈 및 생산 방법 KR20080048429A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/605,890 US20080122074A1 (en) 2006-11-28 2006-11-28 Multi-chip electronic circuit module and a method of manufacturing
US11/605,890 2006-11-28

Publications (1)

Publication Number Publication Date
KR20080048429A true KR20080048429A (ko) 2008-06-02

Family

ID=39462812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122068A KR20080048429A (ko) 2006-11-28 2007-11-28 멀티 칩 전자 회로 모듈 및 생산 방법

Country Status (5)

Country Link
US (1) US20080122074A1 (ko)
JP (1) JP2008135753A (ko)
KR (1) KR20080048429A (ko)
CN (1) CN101202274A (ko)
TW (1) TW200830523A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626472B2 (en) * 2007-03-29 2009-12-01 Intel Corporation Package embedded three dimensional balun
US8564552B2 (en) * 2009-10-26 2013-10-22 Atmel Corporation Touchscreen electrode arrangement with varied proportionate density
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8773866B2 (en) 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss
CN106470028B (zh) * 2015-08-20 2019-04-12 大唐半导体设计有限公司 一种高频收发开关集成方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100804A (en) * 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US6903617B2 (en) * 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2004015017A (ja) * 2002-06-11 2004-01-15 Renesas Technology Corp マルチチップモジュールおよびその製造方法
JP4221238B2 (ja) * 2002-09-26 2009-02-12 エルピーダメモリ株式会社 メモリモジュール
JP4179620B2 (ja) * 2005-04-28 2008-11-12 日本航空電子工業株式会社 コネクタ

Also Published As

Publication number Publication date
US20080122074A1 (en) 2008-05-29
TW200830523A (en) 2008-07-16
CN101202274A (zh) 2008-06-18
JP2008135753A (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
KR101452548B1 (ko) 후면 수동 디바이스 집적을 이용하는 반도체 다이
TWI543331B (zh) 半導體積體電路
US9035457B2 (en) Substrate with integrated passive devices and method of manufacturing the same
US7888176B2 (en) Stacked integrated circuit assembly
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
US7446017B2 (en) Methods and apparatus for RF shielding in vertically-integrated semiconductor devices
KR101483365B1 (ko) 반도체 장치 및 그 제조 방법
US10141280B2 (en) Mechanisms for forming package structure
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
US20020064029A1 (en) Stacked power amplifier module
US9761547B1 (en) Crystalline tile
US20060246674A1 (en) Passive element chip and manufacturing method thereof, and highly integrated module and manufacturing method thereof
US20090115051A1 (en) Electronic Circuit Package
CN105826275A (zh) 硅基多通道tr组件及设计方法
US7615407B1 (en) Methods and systems for packaging integrated circuits with integrated passive components
US20180226391A1 (en) Thin film lc component and mounting structure of same
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
KR20080048429A (ko) 멀티 칩 전자 회로 모듈 및 생산 방법
US9538644B2 (en) Multilayer wiring substrate and module including same
US20090189269A1 (en) Electronic Circuit Package
US6806568B2 (en) Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
CN112992851B (zh) 转接板及其制备方法
JP3081786B2 (ja) 高周波半導体装置
US20240145447A1 (en) Integration of Discrete Embeddable Capacitors on Integrated Circuit Chips
CN116936533A (zh) 用于rf应用的集成中介层

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application