CN116936533A - 用于rf应用的集成中介层 - Google Patents

用于rf应用的集成中介层 Download PDF

Info

Publication number
CN116936533A
CN116936533A CN202310237589.6A CN202310237589A CN116936533A CN 116936533 A CN116936533 A CN 116936533A CN 202310237589 A CN202310237589 A CN 202310237589A CN 116936533 A CN116936533 A CN 116936533A
Authority
CN
China
Prior art keywords
interposer
passive
multilayer structure
additional
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310237589.6A
Other languages
English (en)
Inventor
希·刘
李立腾
威廉姆·斯诺德格拉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN116936533A publication Critical patent/CN116936533A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开涉及一种用于RF应用的集成中介层。所述中介层包含顶层，其包含集成到所述顶层中的无源装置阵列。数个所述无源装置能够通过安置于所述顶层上方的迹线连接到垫。所述无源装置的所述数目能够经选择以实现所述阵列所期望的性质，例如所期望电阻、电感或电容。所述中介层能够因此提供基于所述迹线的布置来快速调谐耦合到所述中介层的所述垫的裸片的能力。

Description

用于RF应用的集成中介层
技术领域
本发明大体上涉及半导体装置，且更明确来说，涉及中介层。
背景技术
RF模块可包含通过调整一或多个无源装置的一或多个性质来调谐的裸片。无源装置可为拾取及放置于印刷电路板上的离散无源装置或组件。在放置之后，离散无源装置可在回流制造期间进行焊接。离散无源装置的尺寸可由于拾取及放置制造及回流制造而受到限制。在这方面，用于拾取及放置的机械可包含离散无源装置可以其放置的准确度。类似地，用于执行回流制造的机械可在离散无源装置之间的间隔过小时不合意地形成桥。因此，在离散无源装置之间必须保持最小间隔以防止意外互连。
RF模块设计中的重要因素是尺寸小型化。随着5G的采用及小型化趋势，需要减小RF封装的大小。不合意的是，离散无源装置的尺寸正在接近物理极限。另外，由于占用面积及间隔要求，离散无源组件禁止进一步减小封装尺寸。然而，此类离散无源装置对实现裸片的所期望调谐可为不可缺少的。因此，离散无源装置可提供减小RF模块的尺寸的限制因素。为了将基于裸片的滤波器与印刷电路板集成，印刷电路板需要大量离散无源装置。在一些例子中，离散无源装置可占据比滤波器更大的空间。另外，离散无源装置可以不放置于裸片下的印刷电路板上。代替地，离散无源装置放置于包围裸片的印刷电路板上。
发明内容
根据本公开的一或多个实施例，公开一种封装。在一个说明性实施例中，所述封装包含印刷电路板。在另一说明性实施例中，所述封装包含耦合到所述印刷电路板的中介层。在另一说明性实施例中，所述中介层包含包括至少一个通路的衬底。在另一说明性实施例中，所述中介层包含安置于所述衬底上方的多层结构。在另一说明性实施例中，所述多层结构包含具有包含集成到所述衬底或所述多层结构的电介质中的至少一者中的多个无源装置的阵列的顶层。在另一说明性实施例中，所述至少一个通路将所述多个无源装置耦合到所述印刷电路板。在另一说明性实施例中，所述中介层包含安置于所述多层结构上方且将所述多个无源装置中的至少一个无源装置连接到安置于所述多层结构上方的垫的迹线。在另一说明性实施例中，所述阵列包含由连接到所述迹线的所述至少一个无源装置定义的性质。在另一说明性实施例中，所述封装包含耦合到所述垫的裸片。
根据本公开的一或多个实施例，公开一种中介层。在一个说明性实施例中，所述中介层包含具有至少一个通路的衬底。在另一说明性实施例中，所述中介层包含安置于所述衬底上方的多层结构。在另一说明性实施例中，所述多层结构包含具有包含集成到所述衬底或所述多层结构的电介质中的至少一者中的多个无源装置的阵列的顶层。在另一说明性实施例中，所述至少一个通路将所述多个无源装置耦合到所述衬底的底部上的第一垫，所述中介层经配置以通过所述第一垫耦合到印刷电路板。在另一说明性实施例中，所述中介层包含安置于所述多层结构上方且将所述多个无源装置中的至少一个无源装置连接到安置于所述多层结构上方的第二垫的迹线，所述中介层经配置以通过所述第二垫耦合到所述裸片。在另一说明性实施例中，所述阵列包含由连接到所述迹线的所述无源装置定义的性质。
根据本公开的一或多个实施例，公开一种通信装置。在一个说明性实施例中，所述通信装置包含母板。在另一说明性实施例中，所述通信装置包含射频模块。在另一说明性实施例中，所述射频模块包含耦合到所述母板的印刷电路板。在另一说明性实施例中，所述射频模块包含耦合到所述印刷电路板的中介层。在另一说明性实施例中，所述中介层包含包括至少一个通路的衬底。在另一说明性实施例中，所述中介层包含安置于所述衬底上方的多层结构，所述多层结构包含具有包含集成到所述衬底或所述多层结构的电介质中的至少一者中的多个无源装置的阵列的顶层。在另一说明性实施例中，所述至少一个通路将所述多个无源装置耦合到所述印刷电路板。在另一说明性实施例中，所述中介层包含安置于所述多层结构上方且将所述多个无源装置中的至少一个无源装置连接到安置于所述多层结构上方的垫的迹线。在另一说明性实施例中，所述阵列包含由连接到所述迹线的所述无源装置定义的性质。在另一说明性实施例中，所述射频模块包含耦合到所述迹线的裸片。
附图说明
本文中公开的概念的实施方案可在考虑其以下详细描述时更好地理解。此描述参考所包含的不一定按比例的图式，且其中一些特征可被夸大且一些特征可被省略或可为了清晰起见而示意性地表示。图式中的相似参考元件符号可表示且指代相同或类似元件、特征或功能。在图中：
图1描绘根据本公开的一或多个实施例的封装的侧视图。
图2A描绘根据本公开的一或多个实施例的封装的中介层的俯视图，其中裸片耦合到中介层。
图2B描绘根据本公开的一或多个实施例的封装的中介层的俯视图，所述中介层包含集成到中介层的一或多个层中的可从中介层的顶面接达的无源装置。
图2C描绘根据本公开的一或多个实施例的中介层的简化横截面视图，所述中介层包含集成到中介层的一或多个层中的可从中介层的顶面接达的无源装置。
图2D描绘根据本公开的一或多个实施例的中介层的简化横截面视图，所述中介层包含集成到中介层的衬底中的可从中介层的顶面接达的沟槽电容器。
图3描绘根据本公开的一或多个实施例的具有用于调整电容器阵列的性质的扩展迹线的中介层的俯视图。
图4描绘根据本公开的一或多个实施例的包含安置于印刷电路板的空腔中的中介层的封装的侧视图。
图5描绘根据本公开的一或多个实施例的包含通过线接合耦合到中介层的无源组件的裸片的封装的侧视图。
图6A描绘根据本公开的一或多个实施例的包含耦合到集成到中介层的顶面中的无源装置的贯穿通路的中介层的简化横截面视图。
图6B描绘根据本公开的一或多个实施例的包含耦合到集成到中介层的顶面中的无源装置的贯穿通路的中介层的俯视图。
图7描绘根据本公开的一或多个实施例的包含封装的通信装置的简化示意图。
具体实施方式
在详细解释本公开的一或多个实施例之前，应理解，实施例不应将其应用限于以下描述中陈述或图式中说明的组件或步骤或方法的构造细节及布置。在实施例的以下详细描述中，陈述众多特定细节以便提供本公开的更详尽理解。然而，受益于本公开的所属领域的一般技术人员将明白，可在没有这些特定细节中的一些的情况下实践本文中公开的实施例。在其它例子中，可以不详细描述众所周知的特征以避免不必要地使本公开复杂化。
如本文中使用，参考编号后面的字母希望引用可与先前描述的具有相同参考编号(例如1、1a、1b)的元件或特征类似但不一定相同的特征或元件的实施例。此类速记符号仅用于方便目的，且除非有明确相反的说明，否则不应解释为以任何方式限制本公开。
此外，除非有明确相反的说明，否则“或”是指包含性或而不是指排他性或。举例来说，条件A或B由以下中的任一者满足：A是真(或存在)且B是假(或不存在)、A是假(或不存在)且B是真(或存在)、及A及B两者都是真(或存在)。
另外，“一”或“一个”的使用可用于描述本文中公开的实施例的元件及组件。这样做只是为了方便，且除非其明显有其它含义，否则“一”及“一个”希望包含“一个”或“至少一个”且单数也包含复数。
最后，如本文中使用，对“一个实施例”或“一些实施例”的任何参考意味着与实施例相结合描述的特定元件、特征、结构或特性包含于本文中公开的至少一个实施例中。短语“在一些实施例中”在本说明书中的各个地方出现不一定全都指相同实施例，且实施例可包含本文中明确描述或固有存在的特征中的一或多者或两个或更多个此类特征的任何组合或子组合以及在本公开中可能不一定明确描述或固有存在的任何其它特征。
现在将详细参考在附图中说明的所公开的标的物。本公开的实施例大体上涉及提供具有集成无源装置的中介层，集成无源装置在本文中还可称为集成无源器件、无源装置或集成无源组件。如本文中使用，术语集成(integrated/integrating)及类似者可指在适当装置的一或多个部分中形成组件(例如无源组件)，所述一或多个部分例如中介层或任何其它装置的金属层、电介质、多层结构、衬底及类似者。将无源装置集成于中介层中可有利地减小封装的平面内大小。此外，集成无源装置的阵列可集成到中介层的一或多个层中用于从中介层的顶层接达。通过能够从中介层的顶层接达，将集成无源装置连接到垫的迹线可在遮蔽步骤中形成以实现所期望性质。性质可包含(但不限于)电容、电阻或电感。因此，可在无需重新设计中介层的情况下调谐裸片。代替地，中介层可通过在不同布置中遮蔽迹线来实现所期望性质。接着，中介层可耦合到裸片及印刷电路板以形成封装。举例来说，封装可包含(但不限于)射频(RF)模块、RF前端及类似者。如本文中使用，除非另有指示(例如“直接耦合”)，否则术语“耦合(coupled/coupling)”、“连接(connected/connecting)”及类似者可允许中介层、装置或结构。
大体上参考图1到7，描述根据本公开的一或多个实施例的封装100。封装100可包含电子系统中的影响电子系统内的电子的一或多个组件(例如无源、有源等)，使得封装可被视为电子封装。如图1中描绘，封装100可包含印刷电路板102(PCB)、中介层104及一或多个裸片106中的一或多者。中介层104可耦合到印刷电路板102。类似地，裸片106可耦合到中介层104。在这方面，中介层104可安置于裸片106与印刷电路板102之间。中介层104可因此形成插入于裸片106与印刷电路板102之间的用于在裸片106与印刷电路板102之间布线信号的接口。中介层104还可通过经配置以即使中介层104当前没有介接于裸片106与印刷电路板102之间也插入于裸片106与印刷电路板102之间来称为中介层。封装100的组件可以任何方式耦合，例如(但不限于)用于将中介层104耦合到印刷电路板102且用于将裸片106耦合到中介层104的一或多个互连件108(例如铜支柱、焊接凸块、金凸块等)、焊料球112及类似者。举例来说，焊料球112及互连件108可耦合于可安置于相关联印刷电路板102、中介层104或裸片106的表面上的迹线、垫及类似者之间。
封装100可包含耦合到中介层104的多个裸片106。封装100还可包含彼此上下堆叠的一或多个裸片106。将裸片堆叠可降低封装100的基脚(footing)要求。此外，封装100可包含可直接耦合到印刷电路板102的任何数目个额外裸片。
裸片106可包含(但不限于)滤波器、功率放大器及类似者。封装100可因此用于数个RF应用中，例如(但不限于)移动电话或另一通信装置的射频(RF)模块。在此类RF应用中，封装100的设计可对尺寸及成本要求很敏感。裸片106可电耦合到数个无源装置以实现所期望调谐水平。在实施例中，中介层104包含用于调谐裸片106的无源装置110。
在实施例中，中介层104包含一或多个无源装置110。无源装置110在中介层的制造期间与中介层104集成。中介层104可使用晶片级技术来制造。在这方面，无源装置110可集成到晶片的一或多个层中。接着，晶片可经切割以形成中介层104。如与放置于印刷电路板102上的离散无源组件相比，无源装置110可有利于减小用于封装100的无源装置的尺寸。减小无源装置110的尺寸可有利于降低调谐裸片106的间隔要求。通过将无源装置110集成于中介层104中，中介层104与集成无源装置一起还可放置于裸片106下。当与由于高度约束而不可以放置于裸片106下的离散无源组件相比时，这可为有利的。由于无源器件被集成到中介层中，因此无源器件的间隙不再是问题。另外，由于集成无源装置在金属层制造期间意外互连的风险降低，所以与使用离散无源组件相比，集成无源装置之间的最小距离可减小。将无源装置放置于中介层104中可因此降低印刷电路板102的尺码要求。
无源装置110可包含电阻器(例如薄膜电阻器(TFR)等)、电容器(例如金属-绝缘体-金属(MIM)电容器、深沟槽电容器(TC)、金属-氧化物-半导体(MOS)电容器、金属边缘电容器等)或电感器(例如平面螺旋电感器)中的一或多者。如应理解，无源装置110一般可包含适于集成到中介层104中的任何无源装置。此外，无源装置110可包含任何材料、形状及尺寸以实现所期望性质。所描述的各种无源装置可在一或多个晶片制造步骤期间集成到中介层中。例如(但不限于)电阻、电容或电感的性质可基于无源装置110来选择性地进行控制。
中介层104可包含没有任何有源组件(例如晶体管、二极管等)的无源装置110，使得中介层104被视为无源中介层。接着，中介层104可连接到包含数个无源及有源组件的裸片106，使得裸片106被视为有源裸片或集成电路(IC)裸片。
现在参考图2A到2D，描述根据本公开的一或多个实施例的中介层104的一或多个结构。中介层可包含衬底202及安置于衬底202上方的多层结构204。衬底202可为半导体材料，例如(但不限于)硅衬底或玻璃衬底。多层结构204可包含数个层，其包含由电介质208包围的金属迹线。金属迹线一般可包含任何金属，例如(但不限于)铜、铝及类似者。电介质208可为有机材料，例如(但不限于)苯并环丁烯(BCB)及类似者。多层结构204可包含任何数目个层。层可基于所述层相对于衬底202的位置来指称：第一金属层可称为金属1(M1)层，第二金属层可称为金属2(M2)层，以此类推。举例来说，多层结构204可包含5个金属层(M1到M5)或更多(参阅图6A)，但这不希望具限制性。可通过一或多个通路224跨衬底202及多层结构204的一或多个层建立连接。通路224可经提供以通过安置于中介层104的底部上的一或多个垫206及中介层104的顶部上的一或多个垫222将印刷电路板102连接到裸片106。通过垫206，中介层104经配置以耦合到印刷电路板102(例如，通过焊料球112)。通过垫222，中介层104经配置以耦合到裸片106(例如，通过互连件108)。通路224可经提供用于在垫与中介层104的各种金属层之间进行布线。举例来说，通路224可直接或间接通过金属层将无源装置110连接到印刷电路板102。如应理解，特定布线可基于所期望电路连接使得本文中提供的各种图不希望具限制性。中介层104可包含比裸片106显著更少的层。举例来说，中介层可包含4到5个层或更多的层，其中裸片106包含显著更多的层。在这方面，裸片106的层可经提供用于裸片106的各种有源装置。
无源装置110可集成到衬底202及多层结构204的一或多个层中的一或多者中。在实施例中，无源装置110集成到多层结构204的顶层中。无源装置110可布置于顶面上以形成阵列210。尽管未描绘，但通路224与一或多个金属化层一起可将阵列210的无源装置110耦合到印刷电路板102。如本文中使用，通过通路的耦合不希望限制于通路与相关联组件之间的直接连接。例如，通路可连接到垫且随后连接到相关联组件。通过另一例子，多个通路可通过迹线及类似者互连。通路可因此以任何数目种方式耦合到组件。
阵列210可包含一起分组于中介层104的顶面上的无源装置110的集合。任何数目个集成无源装置110可在晶片处理步骤期间形成于阵列中。此外，多种类型的无源装置可集成到同一层中。阵列210一般可包含无源装置110的任何合适布置。举例来说，阵列可为沿着阵列的宽度具有第一数目个无源装置110且沿着阵列的长度具有第二数目个无源装置的矩形阵列。应进一步考虑到，其它维度的阵列可适用于阵列110，使得矩阵阵列的引述不希望具限制性。阵列中无源装置的尺寸、位置及布置不希望具限制性。阵列210可定位于中介层104的顶面上的任何数目个位置中。中介层104还可包含任何数目个阵列210。此外，阵列210内的无源装置110可包含基本上类似的值(例如电阻、电容、电感)或可包含不同的值。阵列210内的无源装置110还可包含电阻、电感及电容中的一或多者。如描绘，电阻器、电感器及电容器可分组到共享共同电阻、电感或电容性质的阵列中，但这不希望具限制性。电阻器、电感器及电容器还可分组到不共享共同性质的阵列中。举例来说，任何数目个电阻器、电感器及电容器可分组于阵列210中以实现包含电容、电阻及/或电感的性质。
阵列210的无源装置110中的一或多者可通过迹线212连接。迹线212可通过掩模光刻或类似制造工艺形成于顶层上。迹线212可包含任何迹线材料，例如(但不限于)铜迹线。迹线212可将无源装置110连接到裸片106在其上耦合的一或多个垫222。迹线212可包含任何数目个无源装置110之间的串联及/或并联连接。阵列210的性质可因此基于并联及/或串联连接无源装置110的迹线212的布置来设置。为了实现所期望性质，可连接任何数目个阵列210。迹线212还可连接到包含于阵列210中的无源装置的仅一部分。接着，阵列的剩余组件可在中介层上保持未使用。
阵列210还可包含未通过迹线212连接(还称为连接出去)的数个无源装置110。未通过迹线212连接的无源装置110可经提供以在额外掩模制造时调整阵列210的性质，而无需重新制造中介层104的下伏层。因此，无源装置110可集成到中介层104中且用于改变阵列210的性质且随后用于调谐裸片106的性能。调整阵列210的性质的能力在射频(RF)应用中特别有益，这是因为在RF应用中，性质可经调整以更快地实现经改进RF性能，而无需重新设计及重新制造裸片106。在这方面，RF应用可使用迭代调谐，其可通过使用中介层104及改变中介层104的顶部掩模来更快完成。
无源装置110可经布置以形成一或多种类型的阵列，例如(但不限于)包含一或多个电阻器的阵列210a、包含一或多个电容器的阵列210b或包含一或多个电感器的阵列210c。阵列210a可包含一或多个薄膜电阻器214及类似者。阵列210b可包含一或多个深沟槽电容器216、MIM电容器218、金属-氧化物-半导体(MOS)电容器、金属边缘电容器及类似者。举例来说，MIM电容器218可包含各自在多层结构的单独层上的两个金属板(例如电极)。金属板可通过介电层分离。分离金属板的介电层可由具有与多层结构的电介质208不同的介电常数的材料形成。金属板可由与金属迹线相同的材料或不同材料形成。尽管电容器阵列被描述为包含MIM电容器，但这不希望作为对本公开的限制。通过另一实例，深沟槽电容器216可包含具有两个金属材料(例如，电极)侧的沟槽，所述沟槽由介电材料填充且从顶层延伸穿过一或多个下层。因此，沟槽可在衬底202中形成为具有两个金属材料侧金及电介质。阵列210c可包含一或多个电感器，例如平面螺旋电感器220及类似者。电感器可跨一或多个金属层提供。举例来说，电感器可包含二维线圈结构或三维线圈结构。三维线圈结构可跨可通过通路连接于金属层之间的多个金属层提供。如应理解，在无源装置110包含电感器的情况下，电感器一般可包含用于产生电感值的任何形状。因此，阵列210a、阵列210b及阵列210c可针对包含裸片106的电阻、电容及电感的可调整性质而提供。
将无源装置110集成到中介层104的顶层中可有利于减小封装高度。为了减小封装高度，无源装置110中的一或多者可放置于裸片106下方。举例来说，图2A将阵列210a的一或多个薄膜电阻器214描绘为安置于裸片106下方。
尽管无源装置110被描述为集成到中介层104的顶层中，但这不希望作为对本公开的限制。多层结构204还可包含集成到顶层下方的多层结构204的一或多个下层中及/或集成到衬底202中的任何数目个无源装置110。举例来说，多层结构204的下层可包含MIM电容器、深沟槽电容器、薄膜电阻器、电感器或另一无源装置，其可由金属层中的一或多者形成。此外，衬底202可包含无源装置110中的一或多者。举例来说，衬底202可包含深沟槽电容器或另一无源装置。在无源装置110被提供于顶层下方的情况下，接着，此类无源装置110可连接于印刷电路板102与裸片106之间以用于形成电路连接。举例来说，下金属化层及衬底内的无源装置110可在金属化层制造期间连接出去。
如图2D中描绘，衬底202可包含任何数目个沟槽电容器216。沟槽电容器216可经布置以形成阵列210中的一或多者，例如电容器阵列。举例来说，沟槽电容器216被描绘为在各自具有并联布置的三个沟槽电容器的四个群组中，但这不希望具限制性。如应理解，中介层104一般可包含任何数目个所述群组。此外，中介层104可包含串联及/或并联的沟槽电容器的任何布置以实现所期望电容值。衬底202中的沟槽电容器216可通过一或多个通路(例如，连接到沟槽电容器的电极的贯穿通路)耦合到垫206。类似地，沟槽电容器216可通过多层结构204的电介质内的一或多个迹线及通路224扇出到中介层104的顶面。举例来说，沟槽电容器216的电极可连接到顶面。通过在多层结构204中设计金属层，沟槽电容器阵列可并联或串联连接。在一些例子中，沟槽电容器216中的一或多者可并联或串联布线到多层结构204的顶面上的位置。接着，电容器阵列可通过顶面上的迹线212连接到垫222。有利地，中介层104的电容值可通过调整迹线212的路径来改变。
现在参考图3，阵列210b的值将被改变以调谐裸片106。值可通过将新掩模添加到中介层104的顶部来改变，借此延长迹线212以形成迹线302。有利地，额外的无源装置110可串联或并联添加以实现新性质，而无需重做顶层下方的下金属化层。中介层104可因此提供快速制作原型及生产封装100的能力。
现在参考图4，描述根据本公开的一或多个实施例的封装100。在实施例中，印刷电路板102可包含空腔402。空腔402可以任何方式形成，例如(但不限于)布线、层压或类似者。中介层104可在空腔402中耦合到印刷电路板102。在空腔402中耦合中介层104可有利于减小封装100的高度。在这方面，空腔402的深度可基于中介层104的厚度，但这不希望具限制性。在一些例子中，空腔402包含足够深度使得中介层104的顶面低于印刷电路板102的顶面。在这方面，中介层104可被视为嵌入于印刷电路板102内。应进一步考虑到，可移除印刷电路板102的更少层使得中介层104的顶面可安置于印刷电路板102的顶面上方。在这方面，中介层104可被视为部分嵌入于印刷电路板102内。接着，裸片106的一或多个裸片可经堆叠于中介层104上。尽管印刷电路板102被描述为包含空腔402，但这不希望作为对本公开的限制。因此，中介层104可组装于印刷电路板102上或空腔402中。此外，中介层104可覆盖印刷电路板102的部分区域或印刷电路板102的整个区域。
现在参考图5到6B，进一步描述根据本公开的一或多个实施例的封装100。在实施例中，阵列210的无源装置110中的一或多者用于服务于额外裸片502。举例来说，额外裸片502可耦合到印刷电路板102。额外裸片502可耦合到印刷电路板102的顶面或底面。通过阵列210服务于额外裸片502可有利于使用当前未连接到迹线212且原本将不被裸片106使用的无源装置110。
如图5中描绘，未使用的无源装置可通过线接合504连接到印刷电路板102或额外裸片502中的一或多者。通过线接合504将阵列210的未使用的无源装置连接到额外裸片502可提供相对低复杂度的连接用于将原本不使用的无源装置连接出去。在一些例子中，中介层104可嵌入于印刷电路板102中使得线接合504的长度可减小，借此将归因于阻抗而对封装性能产生的影响降到最低。
如图6A到6B中描绘，中介层104可包含贯穿通路602。贯穿通路602可从中介层104的顶面连接到底面。贯穿通路602可形成于中介层104中作为用于将阵列210的未被裸片106使用的无源装置110连接出去及改变所述无源装置110的用途的保留。接着，可将迹线604添加到顶面，从而连接贯穿通路602与中介层104的顶面上的无源装置110中的一或多者。贯穿通路602还可耦合到安置于衬底202的底部上的垫206，中介层104通过垫206耦合到印刷电路板102。在这方面，未被裸片106使用的无源装置110可代替地通过贯穿通路602及印刷电路板102服务于额外裸片502。服务于额外裸片502的能力可既有利于重用原本将不被使用的无源装置又有利于降低对原本将耦合到印刷电路板102的离散无源组件的需要。以类似方式，接着，耦合到额外裸片502的无源装置110的值可通过改变迹线604来控制。因此，中介层104的顶层上的无源装置110可通过线接合504、具有迹线604的贯穿通路602及类似者耦合到额外裸片502。
现在参考图7，描述根据本公开的一或多个实施例的通信装置700。在一些例子中，封装100可耦合到通信装置700的母板702。印刷电路板102可通过安置于印刷电路板102的底部上的垫耦合到母板702。在一些例子中，封装100可包含射频(RF)模块用于对通信装置700的信号进行滤波或放大，使得封装100可被视为RF前端的组件。裸片106可因此经配置以对射频信号进行滤波或放大母板702的射频信号的功率。应进一步考虑到，封装100可执行通信装置700的一或多个额外功能。应进一步考虑到，封装100的各个实施例可在通信装置700的上下文外使用。通信装置700一般可包含经配置以通过经由媒体(例如有线、无线等)发射或接收信号(例如数字、模拟等)的任何类型的装置，例如(但不限于)蜂窝电话、调制解调器、网络接口及类似者。在一些例子中，通信装置700经配置以通过RF前端通信。
再次大体上参考图1到7，尽管本公开的大部分涉及集成于中介层104中的无源装置110，但这不希望作为对本公开的限制。在这方面，印刷电路板102可包含一或多个无源器件，例如离散无源组件或集成无源装置。然而，将无源装置集成于中介层104内的能力可降低对使印刷电路板102包含离散无源组件的需要。类似地，裸片106可包含一或多个无源组件。然而，在中介层104内提供无源装置110可有利于调谐裸片106，而无需出于调谐目的重新制造裸片106。
印刷电路板102可包含通过一或多个绝缘层(未描绘)分离的一或多个金属层。金属层可由与印刷电路板的制造兼容的任何导电材料(例如(但不限于)铜、金、银、铝及类似者)形成。类似地，绝缘层可由与印刷电路板的制造兼容的任何电绝缘材料(例如(但不限于)树脂材料(例如FR-4)及类似者)形成。金属层可大体上通过任何印刷电路板制造工艺来制造。印刷电路板102还可包含金属层及绝缘层的多个层，使得印刷电路板102可被视为多层PCB。
中介层104可从裸片106到印刷电路板102扇出一间距。扇出间距可有利于连接目的。在这方面，裸片106可包含具有如与印刷电路板102的触点相比小得多的间距或尺寸的触点。中介层104可以所属领域中已知的任何方式将信号线从精细间距扇出到粗糙间距。举例来说，通路224可包含(但不限于)穿硅通路(TSV)。印刷电路板102可因此传递印刷电路板102与裸片106之间的各种信号。
如应理解，本文中描绘的各个图并非按比例绘制，而是仅为了说明而提供。举例来说，中介层104的金属化层可以10微米到100微米的尺度分层。金属层的尺度还可随晶片制造技术的变化而减小。此外，金属层的尺度及金属层之间的距离跨若干层可为不同的。此外，本文中提供的各个图仅仅说明本文中描述的各个实施例。
据信，通过前述描述应理解本公开及许多其伴随优点，且应明白，可在组件的形式、构造及布置方面做出各种改变而不会背离所公开的标的物或不牺牲全部其材料优点。所描述的形式仅是解释性的，且所附权利要求书的意图是涵盖且包含此类改变。此外，应理解，本发明由所附权利要求书定义。

Claims (20)

1.一种封装，其包括：
印刷电路板；
中介层，其耦合到所述印刷电路板，所述中介层包含：
衬底，其包含至少一个通路；
多层结构，其安置于所述衬底上方，所述多层结构包含顶层，所述顶层具有包含集成到所述衬底或所述多层结构的电介质中的至少一者中的多个无源装置的阵列，其中所述至少一个通路将所述多个无源装置耦合到所述印刷电路板；及
迹线，其安置于所述多层结构上方且将所述多个无源装置中的至少一个无源装置连接到安置于所述多层结构上方的垫；所述阵列包含由连接到所述迹线的所述至少一个无源装置定义的性质；及
裸片，其耦合到所述垫。
2.根据权利要求1所述的封装，其中所述阵列包含未通过所述迹线连接到所述垫的至少一个额外无源装置，其中所述阵列的所述性质能够借助于通过所述迹线将所述至少一个无源装置与所述至少一个额外无源装置连接来调整以用于调谐所述裸片。
3.根据权利要求1所述的封装，其进一步包括耦合到所述印刷电路板的额外裸片；其中所述阵列包含未通过所述迹线连接到所述垫的至少一个额外无源装置，其中所述至少一个额外无源装置耦合到所述额外裸片。
4.根据权利要求3所述的封装，其中所述至少一个额外无源装置通过线接合耦合到所述额外裸片。
5.根据权利要求3所述的封装，其中所述中介层包含贯穿通路及安置于所述多层结构上方的额外迹线；其中所述额外迹线连接所述贯穿通路与所述至少一个额外无源装置；其中所述至少一个额外无源装置通过所述贯穿通路耦合到所述额外裸片。
6.根据权利要求1所述的封装，其中所述中介层是无源中介层。
7.根据权利要求1所述的封装，其中所述印刷电路板界定空腔，其中所述中介层安置于所述空腔中。
8.根据权利要求1所述的封装，其中所述裸片通过互连件耦合到所述垫。
9.根据权利要求1所述的封装，其中所述封装包括射频模块。
10.一种中介层，其包括：
衬底，其包含至少一个通路；
多层结构，其安置于所述衬底上方，所述多层结构包含顶层，所述顶层具有包含集成到所述衬底或所述多层结构的电介质中的至少一者中的多个无源装置的阵列，其中所述至少一个通路将所述多个无源装置耦合到安置于所述衬底的底部上第一垫，所述中介层经配置以通过所述第一垫耦合到印刷电路板；及
迹线，其安置于所述多层结构上方且将所述多个无源装置中的至少一个无源装置连接到安置于所述多层结构上方的第二垫，所述中介层经配置以通过所述第二垫耦合到裸片；其中所述阵列包含由连接到所述迹线的所述至少一个无源装置定义的性质。
11.根据权利要求10所述的中介层，其中所述阵列进一步包括未通过所述迹线连接到所述第二垫的至少一个额外无源装置，其中所述阵列的所述性质能够借助于通过所述迹线将所述至少一个无源装置与所述至少一个额外无源装置连接来调整以用于调谐所述裸片。
12.根据权利要求10所述的中介层，其进一步包括贯穿通路及安置于所述多层结构上方的额外迹线；其中所述阵列包含未通过所述迹线连接到安置于所述多层结构上方的所述第二垫的至少一个额外无源装置；其中所述额外迹线连接所述贯穿通路与所述至少一个额外无源装置；其中所述贯穿通路连接到安置于所述衬底的所述底部上的所述第一垫。
13.根据权利要求10所述的中介层，其中所述衬底是硅衬底或玻璃衬底中的一者。
14.根据权利要求10所述的中介层，其中所述阵列的所述性质是电阻，其中所述至少一个无源装置包含薄膜电阻器。
15.根据权利要求10所述的中介层，其中所述阵列的所述性质是电容，其中所述至少一个无源装置包含集成到所述电介质中的金属-绝缘体-金属电容器或集成到所述衬底中的深沟槽电容器。
16.根据权利要求10所述的中介层，其中所述阵列的所述性质是电感，其中所述至少一个无源装置包含电感器。
17.根据权利要求10所述的中介层，其中所述衬底进一步包括一或多个额外无源组件。
18.根据权利要求17所述的中介层，其中所述一或多个额外无源组件包含深沟槽电容器。
19.一种通信装置，其包括：
母板；及
射频模块，其包含：
印刷电路板，其耦合到所述母板；
中介层，其耦合到所述印刷电路板，所述中介层包含：
衬底，其包含至少一个通路；
多层结构，其安置于所述衬底上方，所述多层结构包含顶层，所述顶层具有包含集成到所述衬底或所述多层结构的电介质中的至少一者中的多个无源装置的阵列，其中所述至少一个通路将所述多个无源装置耦合到所述印刷电路板；及
迹线，其安置于所述多层结构上方且将所述多个无源装置中的至少一个无源装置连接到安置于所述多层结构上方的垫；所述阵列包含由连接到所述迹线的所述无源装置定义的性质；及
裸片，其耦合到所述迹线。
20.根据权利要求19所述的通信装置，其中所述裸片经配置以进行以下中的至少一者：对所述母板的射频信号进行滤波或放大所述射频信号的功率。
CN202310237589.6A 2022-04-21 2023-03-13 用于rf应用的集成中介层 Pending CN116936533A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/726,286 2022-04-21
US17/726,286 US20230343729A1 (en) 2022-04-21 2022-04-21 Integrated interposer for rf application

Publications (1)

Publication Number Publication Date
CN116936533A true CN116936533A (zh) 2023-10-24

Family

ID=88238618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310237589.6A Pending CN116936533A (zh) 2022-04-21 2023-03-13 用于rf应用的集成中介层

Country Status (3)

Country Link
US (1) US20230343729A1 (zh)
CN (1) CN116936533A (zh)
DE (1) DE102023103367A1 (zh)

Also Published As

Publication number Publication date
DE102023103367A1 (de) 2023-10-26
US20230343729A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US6943294B2 (en) Integrating passive components on spacer in stacked dies
US6218729B1 (en) Apparatus and method for an integrated circuit having high Q reactive components
US7132747B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US9000558B2 (en) Wafer-level flip chip package with RF passive element/ package signal connection overlay
US20140218883A1 (en) Electronic module allowing fine tuning after assembly
US20060246674A1 (en) Passive element chip and manufacturing method thereof, and highly integrated module and manufacturing method thereof
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
US6781239B1 (en) Integrated circuit and method of forming the integrated circuit having a die with high Q inductors and capacitors attached to a die with a circuit as a flip chip
US9538644B2 (en) Multilayer wiring substrate and module including same
JP2008135753A (ja) マルチチップ電子回路モジュール及び製造方法
US9155198B2 (en) Electronic module allowing fine tuning after assembly
CN212113714U (zh) 射频前端模组、射频通信装置和电子设备
CN116936533A (zh) 用于rf应用的集成中介层
US20050112842A1 (en) Integrating passive components on spacer in stacked dies
US7821122B2 (en) Method and system for increasing circuitry interconnection and component capacity in a multi-component package
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
JP2017038085A (ja) 回路モジュール
CN117238875A (zh) 叉指电容器
KR20230072912A (ko) 고주파 ic 대응 mlcc 실장기술

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication