TW200830523A - A multi-chip electronic circuit module and a method of manufacturing - Google Patents

A multi-chip electronic circuit module and a method of manufacturing Download PDF

Info

Publication number
TW200830523A
TW200830523A TW096140330A TW96140330A TW200830523A TW 200830523 A TW200830523 A TW 200830523A TW 096140330 A TW096140330 A TW 096140330A TW 96140330 A TW96140330 A TW 96140330A TW 200830523 A TW200830523 A TW 200830523A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
module
layer
die
substrate
Prior art date
Application number
TW096140330A
Other languages
English (en)
Inventor
Raymond Wong
Steven W Schell
Mau-Chung Frank Chang
Original Assignee
Silicon Storage Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Tech Inc filed Critical Silicon Storage Tech Inc
Publication of TW200830523A publication Critical patent/TW200830523A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200830523 九、發明說明：
發明領域 本發明係有關於一種多晶片電子電路包封模組，以及 5 一種利用平板·尺寸-包封(psp)技術來形成如此之模組的方 法，在該多晶片電子電路包封模組中，是形成有像是電阻 器、電容器、電感器或者分散式微波結構及電路般的被動 組件。 t先前技術3 10 發明背景 15 包含形成於I半導體晶粒之t子電路的積體電路 粒在習知技術中是眾所周知的。典型地，這些積體電路 粒是由在單-結晶基體中的主動組件，例如，電晶體，妒 成，而且可以是類比電路或者數位電路或者是：者的: 合。在習純射糾周知岐使料㈣㈣容作為; 晶 曰曰 容器 被動組件，像是電阻器、電容器、和電感器般， 知技術中亦是眾所周知的。雖然這些被動組件已與像 體電路晶粒般的主動組件整合在相同的晶粒中，問題^為 2〇因高金屬損失而起的受限品質因素和因為成本效益的=限 面積。 又 多晶片包封(MCP)模組在習知技術中亦是眾所周知 的。在-個MCP模組中，很多個積體電路晶粒是電氣地連 接而然後-起包封成-個單__模組。Mcp模組的優點是不 5 200830523 同的積體電路可以在不必把它們全部一起形成在一個單一 晶粒之下被製作以使性能最佳化並且節省成本，而然後被 包封在一起。 使用玻璃、金屬或者陶瓷基體的MCP亦是眾所周知 5的。例如，請參閱於2003年7月3日公告的美國專利第 2003/0122246號案；以及於2003年7月3日公告的美國專利 第2003/0122243號案。然而，迄今為止，形成具有像是分 散式微波結構以及電路、螺旋電感器（spiral inductor)、多層 電感器、MIM電容器、堆疊式MIM電容器、多層變壓器和 10平衡-不平衡變壓器、相位移位器、雙工器、及匹配電路般 之廣大範圍之被動組件的MCP模組尚未作成，該等被動組 件疋被包封在该MCP之内而且是被夾在一對介電層之間。 【發明内容3 發明概要 15 在本發明中，一種電子電路模組包含一個具有一個曝 露表面的基體。一個積體電路晶粒，具有一個第一表面和 一個與該第一表面相對的第二表面以及具有數個焊墊在該 弟一表面上，是在其之第一表面位在該基體的曝露表面上 之下被定位。數個介電層覆蓋該積體電路晶粒的第二表 20面。至少一個導電層是夾在該數個導電層中的一對導電層 之間，形成一個或者多個被動元件，而且是經由在該數個 介電層中之一者中的一個或者多個孔洞來電氣地連接到該 積體電路晶粒的該數個焊墊。 圖式簡單說明 6 200830523 第1圖疋為本發明之多晶片模組(Mcp)的電路頂視圖。 第办’是為顯示在—個基體上製作本發明之MCP 心驟的頂視圖。第2((μ)圖是為顯示在基體上之妮卩部份 之製作本發明之MCP之連續步驟的放大頂視圖。 5 帛2(a_i)·1圖是為對應於製作本發明之MCP之第2(a-i) 圖中所示之步驟的側視圖。 C實施方式】 較佳實施例之詳細說明 請參閱第1圖所示，本發明的多晶片模組(MCP) 10被顯 10示。該MCP 10包含一個基體12，像是陶变、玻璃或者金屬 般，在它上面是置放有兩個積體電路晶粒14和16。本較佳 實施例的該等積體電路晶粒14和16是為類比電路，像是功 率放大器（PA) 14和低雜訊放A||(LNA) 16般。然而，應要 注思的疋，本發明的方法和該MCP 1〇也能夠以數位電路實 15現。該MCP 10更包含像是電容器2〇、電感器3〇、與電阻器 40般的被動組件。其他的被動組件，（它們未被顯示）但它們 可以由本發明形成，包括，但不限於分散式微波結構與電 路、螺旋電感器、多層電感器、MIM電容器、堆疊式MIM 電容器、多層變壓器與平衡_不平衡變壓器、濾波器、平衡 20 —不平衡變壓器、相位移位器、雙工器、與匹配電路。因此， 如於此中以及申請專利範圍中所使用一樣，該名詞，，被動組 件”意思是一個非”主動組件，，的組件，而，，主動組件，，意思是 一個需要能量源來執行其之預期功能的電子組件。因此， 二極體或者電晶體或者閘流體是為主動組件。因此，該M C p 7 200830523 10的一個用途是為作為功率放大器收發器。電磁輻射訊 號，像是RF訊號般，是由天線50a接收而且是供應到作為濾、 波器的電容器20和電感器30，而然後是供應到LNA 16的輸 入端。LNA 16的輸出被供應到一條具有作為它之一部份之 5 修整電阻器（trimmed resistor) 40的傳輸線，並且由該MCP 10供應到其他的電子組件（圖中未示）。該MCP 10亦經由傳 輸線42從其他組件接收訊號並且供應到PA 14的輸入端。PA 14的輸出被供應到一個包含電容器20與電感器30的濾波 器，而然後被供應到天線50b以供傳輸。 10 請參閱第2a圖所示，本發明之方法的第一步驟被顯 示。在本發明之方法的第一步驟中，一個基體12被提供。 該基體12可以由任何硬式材料製成平板形式，像是玻璃、 陶瓷或者甚至是金屬般。該基體12具有一個露出的上表面 13。最好的是，該基體12是由在PSP技術中所使用的平板材 15 料製成。 請參閱第2b圖所示，本發明之方法的下一個步驟被顯 示。在該下一個步驟中，一個黏著物是首先被施加到該基 體平板12，而然後積體電路晶粒14和16是置於該基體平板 12上俾可牢固地貼附到它那裡。該等積體電路晶粒14和16 20中之每一者是經由眾所周知的取放製程（pick and place process)來置於該基體平板12的露出表面13上。該等積體電 路晶粒14和16疋分組置放(顯示在一個圓圈之内），每組包含 一個晶粒14和一個晶粒ι6。當然，每組可以僅包含一個晶 粒或者可以包含多於兩個晶粒14和16。如在習知技術中眾 8 200830523 所周知，當該等晶粒14和16被製作時，該等晶粒14和16中 之每者具有一個第一表面和一個與該第一表面相對的第 一表面，该第二表面包含焊墊22。該第一表面是向下面向 "亥平板12的露出表面13地置放。因此，焊墊22被曝露。 5 明參閱第2c圖所示，本發明之方法的下一個步驟被顯 示’在本發明之紙㈣製作中，僅基體12的MCP 10部份被 顯示。在第2c圖中所示的下一個步驟中，一個介電材料6〇， 像是矽橡膠般，是置於該基體12的露出表面13上接近該等 積體電路晶粒14和ι6。因此，該基體12的表面13是由該矽 10橡膠6〇覆蓋或者是由晶粒14和16覆蓋。該矽橡膠60作用如 填料以致於它能夠被平面化。 請參閱第2d圖所示，本發明之方法的下一個步驟被顯 示。一個第一介電材料62覆蓋該矽橡膠60和該等晶粒14和 16。在焊墊22形成於晶粒14和16之第二表面上的地方，介 15層孔64或者孔洞64是形成貫穿該第一介電材料62俾可曝露 該等焊墊22。 請參閱第2e圖所示，本發明之方法的下一個步驟被顯 示。一個第一金屬化層66是置於該第一介電層62上，而且 是被定以圖案。該第一金屬化層66被圖案形成俾可產生像 20 是電容器20之底板般的被動元件。該圖案形成可以藉習知 的光刻法/#刻製程來達成。該第一金屬化層66亦填充介層 孔64並且接觸在晶粒14和16之第二表面上的焊墊22俾可形 成互連線。 請參閱第2f圖所示，本發明之方法的下一個步驟被顯 9 200830523 示。一個第二介電層68是沉積或者形成在該第一金屬化層 66上以及在該第—介電層62上。第二介電層68的厚度是端 視要形成之電容器20的希望電容而定。該第二介電層砧然 後是藉著像是回焊或者CMP般的習知製程來被再次平面 5化。與用於第一介電層62的製程相似，介層孔或者孔洞Μ 然後是形成在該第二介電層68俾可接觸在接觸孔洞64内的 第一金屬化層66以致於連接到晶粒14和16的焊墊22。其 後，一個第二金屬化層70是形成在該第二介電層砧上。該 弟一金屬化層70填充該等接觸孔洞64並且連接到在該等接 1〇觸孔洞64内的第一金屬化層66和連接到該等晶粒14和16的 焊墊22。該第二金屬化層70然後被定以圖案形成被動組件 的部份，像是電容器20的頂板般。此外，該第二金屬化層 70可以被定以圖案來形成連接到晶粒14和16之焊墊或者形 成在第二介電層68上之電容器20之頂板的電阻器40與電感 15器30。如果該第二金屬化層70是用來形成電阻器，會需要 一個額外的薄膜材料，如同在習知技術中眾所周知的一 樣。形成有電阻器40、電感器30與電容器20之層的位置是 任意的。它們會端視所選擇的層結構而定而且如果希望的 話，會有若干支承該等電容器20與該等電阻器4〇的層。該 20第二金屬化層70的圖案形成可以再次藉著利用習知蝕刻製 程的習知光刻法來完成。 清參閱第2g圖所示，本發明之方法的下一個步驟被顯 示。一個第三介電層80可以沉積或者形成在該第二金屬化 層70上，以及在該第二介電層68上。該第三介電層8〇然後 200830523 能夠被平面化，與第二介電層相似。一個第三金屬化層82 可以形成在該第三介電層80上。該第三金屬化層82可以被 定以圖案來形成被動元件，像是額外的電感器3〇c般。此 外’介層孔或者互連線孔洞76和78能夠形成在該第三介電 5層80俾可把該電感器30c連接到該第二金屬化層70。 一個像是BPSG般的第四介電層90可以沉積於在第2g 圖中所示的結構上。一個接地平面92是形成在該BPSG層90 上而互連線94能夠被形成通過BPSG層90中的介層孔或者 孔洞來連接到在該BPSG層90下面的底層。最終的結構是顯 10 示在第2h圖中。 最後，一個鈍化層96可以形成於在第2h圖中所示的結 構上來保護該結構，同時允許進入該接地平面92與該等互 連線94。最終的結構是顯示在第2丨圖中。 本發明的裝置與方法有很多優點。首先，藉由使用pSp 15技術，複雜的尺17系統與所有被動組件一起形成在其之包封 體之内。這允許低成本、超薄、袖珍、以及高性能好系統 的產生。 其次，藉由使用PSP技術，其中，Mcp模組是從一個大 尺寸平板基底裝置製成，這提供量產的最低成本最高量集 20積技術。目前達50”平板是在平板顯示器工業中使用，因 此，供本發明的方法使用是有相同的可能性。 第三點’因為路徑規劃與被動組件是形成在薄介電層 之間，最終之朦包封義厚度是僅由在包龍中之晶粒 以及黏附有晶粒之平板材料的厚度限制。總包封體厚度能 11 200830523 夠薄到0.4mm。 第四點，因為該裝置是為形成妳系統的Mcp裝置，很 多利用像是SiGe，CM0S，GaAs等等般之不同技術的晶粒能 多句被使用。把任何這些晶片技術整合至該包封體的能力允 5許複雜系統的設計，子區齡能是n特定技術最佳化。 第五點，利用半導體製作的製作技術，約1〇碰之細緻 線幾何允許高密度互連線以及產生高可重覆寄生的能力。 與標準打線或者覆晶結構相反，介層孔與互連線的使用產 生到達晶片焊墊之短、準確、且—致互連線。 10 冑後，端視系統的複雜度，任何數目的金屬層和介電 層能夠與不同的厚度和介電常數—起使用。配合厚金屬線 (〜6um)構築數個層的能力允許高品質因素被動組件的整 合，如在這以前所述。 【圖式簡單說明】 15第1圖是為本發明之多晶片模組(MCP)的電路頂視圖。 第2(a_b)圖是為顯示在―個基體上製作本發明之MCP 之步驟的頂視圖。第2㈣圖是為_在基體上之MCP部份 之製作本發明之MCP之連續步驟的放大頂視圖。 第2(a-i)-l圖疋為對應於製作本發明之Mcp之第2^) 20 圖中所示之步驟的側視圖。 【主要元件符號說明】 10 多晶片核組 14 積體電路晶粒 12 基體 16 積體電路晶粒 13 上表面 20 電容器 12 200830523 22 30 30c 40 42 50a 50b 60 62 64 66 焊墊 68 第二介電材料 電感器 70 第二金屬化層 電感器 76 孔洞 電阻器 78 子L洞 傳輸線 80 第三介電層 天線 82 第三金屬化層 天線 90 第四介電層 介電材料 92 接地平面 第一介電材料 94 互連線 孔洞 96 鈍化層 第一金屬化層 13

Claims (1)

  1. 200830523 十、申請專利範圍： 1.一種積體電路模組，包含： 一個具有一個曝露表面的基體； 一個積體電路晶粒，具有一個第一表面和一個與該第 一表面相對的第二表面以及具有數個焊墊在該第二表面 該積體電路晶粒在其之第一表面位在該基體的曝露 表面上之下被定位； 數個覆蓋該積體電路晶粒之第二表面的介電層；及 10 至少一個夾在該數個介電層中之一對介電層之間的 導電層，形成一個或者多個經由在該數個介電層中之一 者中之一個或者多個孔洞來電氣地連接到該積體電路晶 粒之該數個焊墊的被動元件。 2. 如申請專利範圍第1項所述之積體電路模組，其中，該積 15 體電路晶粒是為類比電路。 3. 如申請專利範圍第2項所述之積體電路模組，其中，該積 體電路晶粒是為RF類比電路。 4. 如申請專利範圍第1項所述之積體電路模組，其中，該積 體電路晶粒是為數位電路。 20 5.如申請專利範圍第1項所述之積體電路模組，其中，該積 體電路晶粒具有一個第一厚度。 6.如申請專利範圍第5項所述之積體電路模組，更包含： 一個覆蓋該基體之曝露表面之未由該積體電路晶粒 接觸之部份的第一層，該第一層具有一個實質上與該第 14 200830523 一厚度相同的厚度；及 其中，該數個介電層覆蓋該積體電路晶粒的第二表面 以及該第一層。 7. 如申請專利範圍第1項所述之積體電路模組，其中，該被 5 動元件是為一個從電阻器、電感器與電容器選擇出來的 元件。 8. 如申請專利範圍第6項所述之積體電路模組，其中，該第 一層是為一個碎基底橡膠。 9. 如申請專利範圍第8項所述之積體電路模組，其中，該基 10 體是為一個由金屬、玻璃或者陶瓷製成的材料。 10. —種多晶片類比模組，包含： 一個具有一個曝露表面的基體； 數個類比積體電路晶粒，每個積體電路晶粒具有一 個第一表面和一個與該第一表面相對的第二表面以及 15 具有數個在該第二表面上的焊墊； 該等積體電路晶粒中之每一者是在其之第一表面位 於該基體的曝露表面上之下被定位； 一個覆蓋該數個積體電路晶粒之第二表面的介電 層；及 20 一個或者多個形成於該介電層上之經由一個或者多 個形成於該介電層之孔洞來電氣連接至該數個積體電 路晶粒之焊塾的被動元件。 11. 如申請專利範圍第10項所述之模組，其中，每個類比積 體電路晶粒是為RF類比電路晶粒。 15 200830523 12. 如申請專利範圍第10項所述之模組，其中，該一個或者 多個被動元件是為電阻器、電容器或者電感器。 13. 如申請專利範圍第12項所述之模組，其中，該數個積體 電路是為第一放大器與第二放大器，該第一放大器具有 5 —個用於接收電磁輻射訊號的第一輸入端且其中該被 動元件包含一個連接至該第一輸入端的第一濾波器； 該第二放大器具有一個用於產生電磁輻射的第一輸 出端且其中該被動元件包含一個連接至該第一輸出端 的第二濾波器。 10 14·如申請專利範圍第13項所述之模組，其中，該第一放大 器具有一個第二輸出端且其中該被動元件更包含一條 連接至它那裡的第一傳輸線。 15. 如申請專利範圍第14項所述之模組，其中，該第二放大 器具有一個第二輸入端且其中該被動元件更包含一條 15 連接至它那裡的第一傳輸線。 16. —種製造多晶片模組的方法，該方法包含： 把數個積體電路晶粒置於一個基體上，該基體具有 一個曝露表面，該等積體電路晶粒中之每一者具有一個 第一表面和一個與該第一表面相對的第二表面，該第二 20 表面具有數個焊墊，該數個積體電路晶粒中之每一者是 分成數個組別置放，每個組別具有數個晶粒，每個晶粒 的第一表面位於該曝露表面上； 以一個由介電材料形成的第一層覆蓋該數個積體電 路晶粒，該由介電材料形成的第一層覆蓋該等積體電路 16 200830523 晶粒的弟二表面， 為每個組別的積體電路晶粒形成一個或者多個被動 元件於該由介電材料形成的第一層上； 經由至少一個形成在該由介電材料形成之第一層中 5 的孔洞把該一個或者多個與每個組別之積體電路晶粒 相關的被動元件連接至相關的焊墊；及 以一個由介電材料形成的第二層覆蓋該等被動元 件。 17. 如申請專利範圍第16項所述之方法，更包含： 10 切割每個組別的積體電路晶粒以及它們相關的被動 元件。 18. 如申請專利範圍第16項所述之方法，其中，以一個由介 電材料形成之第一層覆蓋該數個積體電路晶粒的步驟 亦覆蓋該基體之在上面未置放有積體電路晶粒的曝露 15 表面。 19. 如申請專利範圍第16項所述之方法，更包含形成數個貫 穿該由介電材料形成之第一層之孔洞的步驟，至少一個 與每個組別之積體電路晶粒相關的孔洞，且其中與每個 組別之積體電路晶粒相關之該一個或者多個被動元件 20 中之每一者是經由至少一個形成於該由介電材料形成 之第一層中之與每個組別之積體電路晶粒相關的孔洞 來連接至相關的焊墊。 17
TW096140330A 2006-11-28 2007-10-26 A multi-chip electronic circuit module and a method of manufacturing TW200830523A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/605,890 US20080122074A1 (en) 2006-11-28 2006-11-28 Multi-chip electronic circuit module and a method of manufacturing

Publications (1)

Publication Number Publication Date
TW200830523A true TW200830523A (en) 2008-07-16

Family

ID=39462812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096140330A TW200830523A (en) 2006-11-28 2007-10-26 A multi-chip electronic circuit module and a method of manufacturing

Country Status (5)

Country Link
US (1) US20080122074A1 (zh)
JP (1) JP2008135753A (zh)
KR (1) KR20080048429A (zh)
CN (1) CN101202274A (zh)
TW (1) TW200830523A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106470028A (zh) * 2015-08-20 2017-03-01 大唐半导体设计有限公司 一种高频收发开关集成方法和装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626472B2 (en) * 2007-03-29 2009-12-01 Intel Corporation Package embedded three dimensional balun
US8564552B2 (en) * 2009-10-26 2013-10-22 Atmel Corporation Touchscreen electrode arrangement with varied proportionate density
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8773866B2 (en) 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100804A (en) * 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US6903617B2 (en) * 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2004015017A (ja) * 2002-06-11 2004-01-15 Renesas Technology Corp マルチチップモジュールおよびその製造方法
JP4221238B2 (ja) * 2002-09-26 2009-02-12 エルピーダメモリ株式会社 メモリモジュール
JP4179620B2 (ja) * 2005-04-28 2008-11-12 日本航空電子工業株式会社 コネクタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106470028A (zh) * 2015-08-20 2017-03-01 大唐半导体设计有限公司 一种高频收发开关集成方法和装置
CN106470028B (zh) * 2015-08-20 2019-04-12 大唐半导体设计有限公司 一种高频收发开关集成方法和装置

Also Published As

Publication number Publication date
US20080122074A1 (en) 2008-05-29
CN101202274A (zh) 2008-06-18
KR20080048429A (ko) 2008-06-02
JP2008135753A (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
KR101452548B1 (ko) 후면 수동 디바이스 집적을 이용하는 반도체 다이
TWI455214B (zh) 用於資料處理系統之整合模組
TWI236113B (en) Semiconductor chip package and method for making the same
KR101690549B1 (ko) 내장 칩 패키지
US7960773B2 (en) Capacitor device and method for manufacturing the same
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
TW200921768A (en) Microelectronic package and method of forming same
WO2007040064A1 (ja) シート状複合電子部品とその製造方法
TW201230278A (en) Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
WO2005043622A1 (ja) 半導体装置及びその製造方法
TW200805616A (en) Integrated circuit device and method of forming one or more passive components on a plurality of substrates
JP2006191117A (ja) 集積受動デバイス
US7084500B2 (en) Semiconductor circuit with multiple contact sizes
TW201131592A (en) Inductors and methods for integrated circuits
TW544876B (en) Semiconductor device and process for fabricating the same
TW200830523A (en) A multi-chip electronic circuit module and a method of manufacturing
US20070070608A1 (en) Packaged electronic devices and process of manufacturing same
US20090189269A1 (en) Electronic Circuit Package
JP2001024089A (ja) システム半導体装置及びシステム半導体装置の製造方法
US7067352B1 (en) Vertical integrated package apparatus and method
JP5709352B2 (ja) 背面多層信号ルーティングを有するｍｍｉｃ
US6806568B2 (en) Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
US20040217486A1 (en) Two-metal layer ball grid array and chip scale package having local interconnects used in wire-bonded and flip-chip semiconductor assembly
US20040155357A1 (en) [chip package structure and manufacturing process thereof]
US9640477B1 (en) Semiconductor package and method of producing the semiconductor package