TW202046453A - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW202046453A
TW202046453A TW109104968A TW109104968A TW202046453A TW 202046453 A TW202046453 A TW 202046453A TW 109104968 A TW109104968 A TW 109104968A TW 109104968 A TW109104968 A TW 109104968A TW 202046453 A TW202046453 A TW 202046453A
Authority
TW
Taiwan
Prior art keywords
layer
metal film
source electrode
semiconductor device
nitride semiconductor
Prior art date
Application number
TW109104968A
Other languages
English (en)
Inventor
倉知俊介
駒谷務
Original Assignee
日商住友電工器件創新股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電工器件創新股份有限公司 filed Critical 日商住友電工器件創新股份有限公司
Publication of TW202046453A publication Critical patent/TW202046453A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭示一種半導體裝置之製造方法。該半導體裝置之製造方法包括如下步驟：在形成於SiC基板之主面上之氮化物半導體層上形成源極電極及汲極電極；於氮化物半導體層上之源極電極與汲極電極之間形成具有包含Ni層及Ni層上之Au層之積層構造之閘極電極，於與源極電極隔開間隔而相鄰之區域形成具有與閘極電極相同之積層構造之第1金屬膜；形成與源極電極及第1金屬膜相接之第2金屬膜；形成從SiC基板之背面到達第1金屬膜之孔；及於孔內形成從背面到達第1金屬膜之金屬導通孔。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於一種半導體裝置之製造方法及半導體裝置。
日本專利特開2013-191763號公報(JP2013-191763 A)揭示半導體裝置之製造方法。該文獻中記載之方法包括如下步驟：從於表面側具備化合物半導體積層構造之半導體基板之背面側形成具備第1孔及具有較第1孔小之直徑之第2孔之導通孔。導通孔形成步驟包括如下步驟：藉由乾式蝕刻，於使蝕刻底面形成為曲面且使蝕刻底面之中央部形成為化合物半導體積層構造、且將蝕刻底面之外周部作為半導體基板之半導體基板形成第1孔；及藉由濕蝕刻，將蝕刻底面之外周部之半導體基板作為遮罩而於化合物半導體積層構造形成第2孔。
日本專利特開2008-085020號公報(JP2008-085020 A)揭示了半導體裝置之構造。該文獻所記載之半導體裝置具備半導體元件、阻止膜、第1導通孔配線、及第2導通孔配線。半導體元件形成於半導體基板之第1面。阻止膜設於在半導體基板之第1面形成為凹狀之第1導通孔內。阻止膜包含至少一種以上之第八族元素。第1導通孔配線與阻止膜相接而連接於半導體元件之電極。第2導通孔配線形成於第2導通孔內，該第2導通孔於半導體基板之與第1面對向之第2面到達阻止膜而形成為凹狀。第2導通孔配線經由阻止膜與第1導通孔配線電性連接，成為形成於第2面之配線之一部分。日本專利特開2012-033690號公報(JP2012-033690 A)揭示了半導體裝置及半導體方法。
本發明提供一種半導體裝置之製造方法。該半導體裝置之製造方法具備如下步驟：在形成於SiC基板之主面上之氮化物半導體層上形成源極電極及汲極電極；於氮化物半導體層上之源極電極與汲極電極之間形成具有包含Ni層及Ni層上之Au層之積層構造之閘極電極，於與源極電極隔開間隔而相鄰之區域形成具有與閘極電極相同之積層構造之第1金屬膜；形成與源極電極及第1金屬膜相接之第2金屬膜；形成從SiC基板之背面到達第1金屬膜之孔；及於孔內形成從背面到達第1金屬膜之金屬導通孔。
本發明提供一種半導體裝置。該半導體裝置具備：SiC基板；氮化物半導體層，其設於SiC基板之主面上；源極電極及汲極電極，其等設於氮化物半導體層上；閘極電極，其設於氮化物半導體層上之源極電極與汲極電極之間，具有包含Ni層及Ni層上之Au層之積層構造；第1金屬膜，其設於在氮化物半導體層上與源極電極隔開間隔地相鄰之區域，具有與閘極電極相同之積層構造；第2金屬膜，其與源極電極及第1金屬膜相接；及金屬導通孔，其設於SiC基板之孔內，從SiC基板之背面到達第1金屬膜。
[發明所欲解決之問題]
近年來，隨著半導體技術之發展，要求半導體元件尺寸之縮小及與之相伴之內部構成要素之微細化。又，於電晶體中，為了改善高頻特性(具體而言，基於源極電感之降低之增益之改善及穩定化)，於源極指之正下方形成導通孔的所謂島狀源極導通孔(ISV)有效。但，於氮化物系之半導體裝置之情形時，通常在用於導通孔之孔形成中使用氯系氣體，但作為源極電極之主要材料之Al易於被氯系氣體蝕刻。因此，難以於源極電極之正下方形成導通孔。 [發明之效果]
根據本發明，能夠在半導體裝置中於源極指之正下方容易地形成導通孔。 [本發明之實施形態之說明]
首先，列舉說明本發明之實施形態之內容。一實施形態之半導體裝置之製造方法具備如下步驟：在形成於SiC基板之主面上之氮化物半導體層上形成源極電極及汲極電極；於氮化物半導體層上之源極電極與汲極電極之間形成具有包含Ni層及Ni層上之Au層之積層構造之閘極電極，於與源極電極隔開間隔而相鄰之區域形成具有與閘極電極相同之積層構造之第1金屬膜；形成與源極電極及第1金屬膜相接之第2金屬膜；形成從SiC基板之背面到達第1金屬膜之孔；及於孔內形成從背面到達第1金屬膜之金屬導通孔。
作為一實施形態，亦可為，於形成孔之步驟中，於藉由使用了氟系氣體之反應性離子蝕刻對SiC基板進行蝕刻之後，藉由使用了氯系氣體之反應性離子蝕刻對氮化物半導體層進行蝕刻。於該情形時，於形成孔之步驟中，亦可朝向SiC基板間歇地照射來源於氟系氣體之氟離子。又，形成孔之步驟中，亦可朝向氮化物半導體層間歇地照射來源於氯系氣體之氯離子。
作為一實施形態，亦可為，源極電極具有開口，於開口內形成第1金屬膜。
作為一實施形態，亦可為，源極電極之平面形狀為U字狀，於該U字狀之內側形成第1金屬膜。
作為一實施形態，亦可為，積層構造於Ni層與Au層之間包含Pd層。
作為一實施形態，亦可為，形成源極電極及汲極電極之步驟包括以500℃～600℃之範圍內之溫度將主要包含Al之多層金屬合金化之步驟。
一實施形態之半導體裝置具備：SiC基板；氮化物半導體層，其設於SiC基板之主面上；源極電極及汲極電極，其等設於氮化物半導體層上；閘極電極，其設於氮化物半導體層上之源極電極與汲極電極之間，具有包含Ni層及Ni層上之Au層之積層構造；第1金屬膜，其設於在氮化物半導體層上與源極電極隔開間隔地相鄰之區域，具有與閘極電極相同之積層構造；第2金屬膜，其與源極電極及第1金屬膜相接；及金屬導通孔，其設於SiC基板之孔內，從SiC基板之背面到達第1金屬膜。
作為一實施形態，亦可為，源極電極及汲極電極主要包含Al。
作為一實施形態，亦可為，源極電極具有開口，第1金屬膜設於開口內。
作為一實施形態，亦可為，源極電極之平面形狀為U字狀，第1金屬膜設於該U字狀之內側。
作為一實施形態，亦可為，源極電極具有至少30 μm之寬度。 [本發明之實施形態之詳細內容]
以下，參照圖式來說明本發明之實施形態之半導體裝置之製造方法及半導體裝置之具體例。再者，本發明並不侷限於該等例示，而係由申請專利範圍表示，意在含有與申請專利範圍等同之含義及範圍內之全部變更。於以下之說明中，於圖式之說明中對相同之要素標註相同之符號，省略重複之說明。
圖1係表示作為一實施形態之半導體裝置之電晶體1A之構成之俯視圖。圖2係將圖1所示之電晶體1A之一部分放大表示之俯視圖。圖3係沿圖2之III-III線之電晶體1A之一部分之剖視圖。如圖1～圖3所示，電晶體1A具備SiC基板3、氮化物半導體層4、絕緣膜5～8、閘極電極(閘極指)21、源極電極22、汲極電極23、閘極配線31、源極配線32、汲極配線33、場板35、金屬膜42、及金屬導通孔44。
SiC基板3係具有平坦之主面3a及位於主面3a之相反側之平坦之背面3b且由SiC構成之基板。SiC基板3被用於氮化物半導體層4之磊晶生長。SiC基板3之厚度例如為50 μm～120 μm之範圍內，於一例中為100 μm。
氮化物半導體層4係形成於SiC基板3之主面3a上之磊晶層。於電晶體1A為高電子遷移率電晶體(HEMT)之情形時，氮化物半導體層4例如具有與主面3a相接之AlN緩衝層、設於AlN緩衝層上之GaN通道層、設於GaN通道層上之AlGaN(或InAlN)障壁層、及設於障壁層上之GaN頂蓋層。亦可根據情形省略GaN頂蓋層。AlN緩衝層係未摻雜，其厚度例如為10 nm～30 nm之範圍內。GaN通道層係未摻雜，其厚度例如為0.3 μm～2.0 μm之範圍內。障壁層之厚度例如為10 nm～30 nm之範圍內。但，於InAlN障壁層之情形時，其厚度被設定為小於20 nm。GaN頂蓋層為n型，其厚度例如為1.5 nm～5 nm。
絕緣膜5～8構成位於氮化物半導體層4上之絕緣性之積層構造體。例如，絕緣膜5～8例如由SiN、SiO2 、SiON等矽化合物構成。於本實施形態中，絕緣膜5～8相互相接，但並不妨礙於至少一個層間設置其他層。於絕緣膜5～8為SiN層之情形時，絕緣膜5之厚度例如為10 nm～30 nm之範圍內，絕緣膜6之厚度例如為30 nm～90 nm之範圍內，絕緣膜7之厚度例如為150 nm～500 nm之範圍內，絕緣膜8之厚度例如為100 nm～1000 nm之範圍內。
源極電極22於氮化物半導體層4之活性區域上設置有複數個，與氮化物半導體層4形成歐姆接觸。如圖2所示，複數個源極電極22順著沿主面3a之方向D1排列，各源極電極22之平面形狀呈以與方向D1交叉之方向D2為長邊方向之長方形狀。源極電極22具有一個或者複數個(圖中為2個)開口22a。2個開口22a例如呈以方向D2為長邊方向之長方形狀或者長圓形狀，且沿方向D2排列。源極電極22例如係將由Ti層、Al層及Ti層(或者Ta層、Al層及Ta層)構成之積層構造進行合金化而形成，主要含有Al。源極電極22於作為短邊方向之方向D1上具有至少30 μm之寬度。
汲極電極23於氮化物半導體層4之活性區域上設置有複數個，與氮化物半導體層4形成歐姆接觸。如圖2所示，複數個汲極電極23沿方向D1與源極電極22交替地排列，各汲極電極23之平面形狀呈以方向D2為長邊方向之長方形狀。汲極電極23例如亦係將由Ti層、Al層及Ti層(或者Ta層、Al層及Ta層)構成之積層構造進行合金化而形成，主要含有Al。
閘極電極(閘極指)21於氮化物半導體層4之活性區域上設置有複數個。各閘極電極21沿方向D2延伸，位於源極電極22與汲極電極23之間。該等閘極電極21與氮化物半導體層4形成肖特基接觸。閘極電極21與氮化物半導體層4於方向D1上之接觸寬度(閘極長度)例如為0.5 μm。閘極電極21具有包含Ni層及該Ni層上之Au層之積層構造。於一例中，Ni層與氮化物半導體層4相接，Au層與Ni層相接。或者，亦可於Ni層與Au層之間夾設有Pd層。於該情形時，Ni層之厚度例如為50 nm～100 nm，Pd層之厚度例如為20 nm～70 nm，Au層之厚度例如為100 nm～500 nm。
場板35係沿閘極電極21設置之金屬膜。於場板35與閘極電極21之間夾設有絕緣膜7。場板35例如具有Ti層(或者Ta層)與Au層之積層構造。Ti層之厚度例如為3 nm～10 nm之範圍內，Au層之厚度例如為100 nm～500 nm之範圍內。
金屬膜42係本實施形態中之第1金屬膜。金屬膜42設於在氮化物半導體層4上與源極電極22隔開間隔而相鄰之區域，具有與閘極電極21相同之積層構造。即，於閘極電極21具有Ni/Au之積層構造之情形時，金屬膜42亦具有Ni/Au之積層構造。或者，於閘極電極21具有Ni/Pd/Au之積層構造之情形時，金屬膜42亦具有Ni/Pd/Au之積層構造。Ni層、Pd層及Au層之各厚度亦與閘極電極21相同。
於本實施形態中，金屬膜42設於開口22a內。金屬膜42之平面形狀係開口22a之相似形，例如係以方向D2為長邊方向之長方形狀或者長圓形狀。金屬膜42之方向D2上之尺寸例如為20 μm～100 μm之範圍內，方向D1上之尺寸例如為10 μm～50 μm之範圍內。金屬膜42之外緣與源極電極22之開口22a之內緣之距離例如為1 μm～5 μm之範圍內。
閘極配線31係覆蓋閘極電極21之一部分且於氮化物半導體層4之非活性區域上延伸之區域之金屬膜。於本實施形態中，複數個閘極配線31係相對於氮化物半導體層4之活性區域於方向D2之一側排列設置。各閘極配線31分別與兩個以上之閘極電極21連接而構成閘極焊墊，經由接合線與電晶體1A之外部配線電性連接。因此，各閘極配線31之表面從最表面之保護膜(未圖示)之開口露出。各閘極配線31例如具有包含TiW層及TiW層上之Au層之積層構造。
源極配線32係本實施形態中之第2金屬膜，覆蓋對應之源極電極22及金屬膜42，與該源極電極22之上表面及該金屬膜42之上表面相接。各源極配線32具有與閘極配線31同樣之積層構造、例如包含TiW層及TiW層上之Au層之積層構造。各源極配線32例如呈以方向D2為長邊方向之長方形狀。
汲極配線33係金屬膜，與氮化物半導體層4之活性區域上之汲極電極重疊，從該汲極電極起跨及至非活性區域上而設置。即，汲極配線33具有設於活性區域上之複數個指部33a及設於非活性區域上之複數個焊墊部33b。汲極配線33具有與閘極配線31及源極配線32同樣之積層構造、例如包含TiW層及TiW層上之Au層之積層構造。各指部33a覆蓋對應之汲極電極23，並與該汲極電極23之上表面相接。各指部33a例如呈以方向D2為長邊方向之長方形狀。複數個焊墊部33b係相對於氮化物半導體層4之活性區域於方向D2之另一側(與閘極配線31相反之側)排列。各焊墊部33b分別與兩個以上之指部33a連接，經由接合線與電晶體1A之外部配線電性連接。因此，各焊墊部33b之表面從最表面之保護膜(未圖示)之開口露出。
金屬導通孔44係設於貫通SiC基板3及氮化物半導體層4之孔11內之金屬膜，從SiC基板3之背面3b上到達金屬膜42，且與金屬膜42相接。金屬導通孔44係為了將設於背面3b上之背面金屬膜45與源極電極22經由源極配線32及金屬膜42相互電性連接而設置。於向與接地電位(基準電位)連接之安裝構件上安裝電晶體1A時，該安裝構件與背面3b上之背面金屬膜45經由焊料等導電性接著材料電性連接。藉此，對源極電極22賦予接地電位。
對製作具備以上說明之構成之本實施形態之電晶體1A之方法進行說明。圖4～圖9係表示電晶體1A之製作方法所包含之各步驟之剖視圖。
首先，如圖4之(a)部所示，準備SiC基板3。SiC基板3之厚度例如為500 μm。於SiC基板3之主面3a上磊晶生長氮化物半導體層4。氮化物半導體層4之詳細情形如上所述。繼而，於氮化物半導體層4上堆積絕緣膜5。例如，於絕緣膜5由SiN等矽化合物構成之情形時，藉由電漿CVD法或者減壓CVD(LPCVD)法來堆積絕緣膜5。如上所述，絕緣膜5之厚度例如為10 nm～30 nm之範圍內。
繼而，如圖4之(b)部所示，於絕緣膜5形成與源極電極22及汲極電極23相對應之開口。具體而言，於絕緣膜5上形成具有與該開口相對應之開口圖案之光阻劑遮罩，通過該開口圖案對絕緣膜5進行蝕刻，藉此形成開口。其後，使用剝離法於開口內形成源極電極22及汲極電極23。即，於殘留上述光阻劑遮罩之狀態下，使用蒸鍍等方法依序堆積用於源極電極22及汲極電極23之各金屬層(例如Ti/Al/Ti或者Ta/Al/Ta)。各Ti層(或者Ta層)之厚度例如為10 nm～30 nm之範圍內，Al層之厚度例如為200 nm～400 nm之範圍內。即，該時間點之源極電極22及汲極電極23係主要含有Al之多層金屬。
於將堆積於光阻劑遮罩上之金屬材料與光阻劑遮罩一起去除之後，以500℃～600℃之溫度進行熱處理(退火)，進行於前步驟中堆積之多層金屬之合金化。維持500℃～600℃之範圍內之溫度之時間例如為1分鐘。
繼而，如圖4之(c)部所示，將覆蓋絕緣膜5、源極電極22及汲極電極23之絕緣膜6進行堆積。例如，於絕緣膜6由SiN等矽化合物構成之情形時，藉由電漿CVD法來堆積絕緣膜6。
繼而，如圖5之(a)部所示，形成閘極電極21及金屬膜42。首先，於絕緣膜6上形成具有用於閘極電極21及金屬膜42之開口之光阻劑。於源極電極22與汲極電極23之間形成用於閘極電極21之開口圖案。於與源極電極22隔開間隔而相鄰之區域(例如形成於源極電極22之開口內)形成用於金屬膜42之開口圖案。
繼而，經由光阻劑之開口圖案對絕緣膜6及絕緣膜5連續地進行蝕刻，從而形成貫通絕緣膜5、6之開口而露出氮化物半導體層4。其後，使用剝離法，於對應之絕緣膜5、6之各開口內形成閘極電極21及金屬膜42。即，於殘留有光阻劑之狀態下，藉由蒸鍍等依序堆積用於閘極電極21及金屬膜42之各金屬層(例如Ni/Au或者Ni/Pd/Au)。如上所述，Ni層之厚度例如為50 nm～100 nm之範圍內，Pd層之厚度例如為20 nm～70 nm之範圍內，Au層之厚度例如為100 nm～500 nm之範圍內。其後，將堆積於光阻劑上之金屬材料與光阻劑一起去除。
繼而，如圖5之(b)部所示，將覆蓋絕緣膜6、閘極電極21及金屬膜42之絕緣膜7進行堆積。例如，於絕緣膜7由SiN等矽化合物構成之情形時，藉由電漿CVD法來堆積絕緣膜7。
繼而，如圖5之(c)部所示，沿閘極電極21形成場板35。於該步驟中，例如使用剝離法來形成場板35。即，形成具有與場板35之平面形狀相對應之開口圖案之光阻劑遮罩，使用蒸鍍等方法依序堆積用於場板35之各金屬層(例如Ti/Au)。其後，將堆積於光阻劑遮罩上之金屬材料與光阻劑遮罩一起去除。
繼而，如圖6之(a)部所示，將覆蓋絕緣膜7及場板35之絕緣膜8進行堆積。例如，於絕緣膜8由SiN等矽化合物構成之情形時，藉由電漿CVD法來堆積絕緣膜8。
繼而，如圖6之(b)部所示，藉由蝕刻去除金屬膜42上之絕緣膜7、8而形成開口，使金屬膜42露出。同時，藉由蝕刻去除源極電極22及汲極電極23上之絕緣膜6、7、8而形成開口，使源極電極22及汲極電極23分別露出。同時，藉由蝕刻去除與閘極配線31及汲極配線33之焊墊部33b分別對應之區域之絕緣膜5～8而形成開口，使氮化物半導體層4露出。
繼而，如圖6之(c)部所示，並行地同時形成閘極配線31、源極配線32及汲極配線33。具體而言，藉由濺鍍法形成覆蓋絕緣膜8及從形成於絕緣膜5～8之開口露出之金屬膜42、源極電極22、汲極電極23及氮化物半導體層4之晶種金屬層(TiW/Au)。而後，於晶種金屬層上形成於形成閘極配線31、源極配線32及汲極配線33之區域具有開口之光阻劑遮罩。其後，進行鍍覆處理，於光阻劑遮罩之開口內形成Au層。此時，Au層之厚度例如為5 μm。於鍍覆處理之後，去除光阻劑遮罩。
繼而，於主面3a上之整個面形成保護膜(鈍化膜)，於閘極配線31上及汲極配線33之焊墊部33b上形成開口，使閘極配線31及焊墊部33b露出。藉由以上，主面3a側之製程完成。
繼而，如圖7之(a)部所示，於主面3a上藉由旋塗來形成保護用之光阻劑51，藉由該光阻劑51來覆蓋主面3a上之全部構成物。繼而，如圖7之(b)部所示，於光阻劑51黏貼支持基板52。支持基板52例如為玻璃板。繼而，進行SiC基板3之背面3b之研磨而使SiC基板3薄化。此時，例如將厚度500 μm之SiC基板3減薄至100 μm。
繼而，如圖7之(c)部所示，於SiC基板3之背面3b上及側面上，藉由例如濺鍍法來形成晶種金屬膜53(例如TiW/Au)。並且，如圖8之(a)部所示，於與金屬膜42對向之位置形成光阻劑圖案55之後，進行Ni之鍍覆處理，藉此形成Ni遮罩54。其後，如圖8之(b)部所示，去除光阻劑圖案55，蝕刻去除露出之晶種金屬膜53。藉此，與金屬膜42對向之背面3b之區域通過Ni遮罩54之開口而露出。再者，於晶種金屬膜53由TiW/Au構成之情形時，能夠藉由基於氟系氣體之反應性離子蝕刻(RIE)而容易地去除晶種金屬膜53。
繼而，如圖8之(c)部所示，經由Ni遮罩54之開口進行SiC基板3及氮化物半導體層4之蝕刻，藉此形成貫通SiC基板3及氮化物半導體層4之孔11。該孔11從SiC基板3之背面3b到達金屬膜42。藉此，金屬膜42通過孔11露出於背面3b側。
於該步驟中，藉由間歇性地進行蝕刻之所謂脈衝蝕刻來形成孔11。蝕刻方法例如為RIE(Reactive Ion Etching)。具體而言，首先藉由使用了氟系氣體之RIE對SiC基板3進行蝕刻之後，變更反應性氣體，藉由使用了氯系氣體之RIE對氮化物半導體層4進行蝕刻。並且，於對SiC基板3進行蝕刻時，朝向SiC基板3間歇地照射來源於氟系氣體之氟離子。又，於對氮化物半導體層4進行蝕刻時，朝向氮化物半導體層4間歇地照射來源於氯系氣體之氯離子。再者，於對氮化物半導體層4進行蝕刻時，亦可從SiC基板3起連續地藉由氟系氣體進行蝕刻，利用其濺鍍效果對氮化物半導體層4進行蝕刻。於該情形時，亦以朝向氮化物半導體層4間歇地照射來源於氟系氣體之氟離子為宜。
金屬膜42包含Ni層及Ni層上之Au層，當進行氮化物半導體層4之蝕刻時，首先，Ni層露出。此時，Ni層被氯系氣體稍微蝕刻，但基於氯系氣體之Ni之蝕刻速度遠小於基於氯系氣體之氮化物半導體之蝕刻速度。因此，能夠於金屬膜42中停止蝕刻。即便Ni層因濺鍍效果而被去除，亦因於Ni層上設有遠較Ni層厚之Au層，因此基於氯系氣體之蝕刻於Au層中確實地停止。
此處，於上述蝕刻步驟中，亦可於將SiC基板3全部蝕刻之階段去除Ni遮罩54，繼而利用氯系氣體對氮化物半導體層4進行蝕刻。Ni遮罩54需要於下一步驟之前被去除，但於剛形成孔11之後，金屬膜42之Ni層於孔11內露出。當於該狀態下實施Ni遮罩54之去除步驟時，金屬膜42之Ni層亦同時被去除。因此，於金屬膜42之Ni層露出之前，即SiC基板3之蝕刻結束之後且於氮化物半導體層4之蝕刻開始之前，去除Ni遮罩54。再者，Ni遮罩54例如使用稀硝酸來去除。
繼而，如圖9之(a)部所示，於SiC基板3之背面3b上及孔11之內表面上(包括露出之金屬膜42上)，藉由例如濺鍍法來形成晶種金屬膜56(例如TiW/Au)。並且，如圖9之(b)部所示，於與劃線重合之區域形成光阻劑圖案57。其後，藉由對從光阻劑圖案57露出之晶種金屬膜56進行鍍覆處理而於背面3b上形成背面金屬膜45，於孔11內形成從背面3b到達金屬膜42之金屬導通孔44。其後，如圖9之(c)部所示，去除光阻劑圖案57，蝕刻去除露出之晶種金屬膜56。
最後，去除保護用之光阻劑51，分離SiC基板3之主面3a側之構成物與支持基板52。於對取出之包括SiC基板3及氮化物半導體層4之基板產物進行清洗後，沿劃線進行切割，將各個晶片相互分離。經由以上之步驟，完成本實施形態之電晶體1A。
對藉由以上說明之本實施形態之電晶體1A及其製造方法獲得之效果進行說明。於本實施形態中，於與源極電極22隔開間隔而相鄰之區域形成金屬膜42。金屬膜42具有包含Ni層及Ni層上之Au層之積層構造。並且，該金屬膜42與源極電極22經由源極配線32連接，從SiC基板3之背面3b延伸之金屬導通孔44與金屬膜42相接。藉此，能夠於源極指(源極配線32)之正下方實現金屬導通孔44，能夠改善高頻特性(具體而言，基於源極電感之降低之增益之改善及穩定化)。
由於在使用氯系氣體於氮化物半導體層4形成用於金屬導通孔44之孔11時，金屬膜42之Ni層對氯系氣體具有較高之耐蝕刻性，因此能夠將金屬膜42用作蝕刻停止膜。因此，能夠容易地於源極指(源極配線32)之正下方形成孔11。即，能夠容易地形成金屬導通孔44。
於本實施形態中，金屬膜42具有與閘極電極21相同之積層構造，同時形成閘極電極21及金屬膜42。於該情形時，無需追加用於形成金屬膜42之步驟，能夠削減步驟數。
如本實施形態，於形成孔11之步驟中，亦可於藉由使用了氟系氣體之RIE對SiC基板3進行了蝕刻之後，藉由使用了氯系氣體之RIE對氮化物半導體層4進行蝕刻。於該情形時，能夠對SiC基板3及氮化物半導體層4之各者容易地進行蝕刻。又，於該情形時，亦可朝向SiC基板3間歇地照射來源於氟系氣體之氟離子。同樣地，亦可朝向氮化物半導體層4間歇地照射來源於氯系氣體之氯離子。
近年來，隨著電晶體1A之小型化，對於金屬導通孔44亦要求微細化。為了金屬導通孔44之微細化，需要孔11之微細化，但孔11之內徑越小，縱橫比越大。當孔11之縱橫比變大時，於蝕刻時分解、再生成之分子或離子難以從孔11內排出。因此，蝕刻種難以進入孔11內，蝕刻速率大幅降低。又，於對氮化物半導體等具有寬帶隙之半導體實施蝕刻時，不僅需要化學性蝕刻之要素，還需要物理性蝕刻之要素。因此，蝕刻時需要較高之功率，因入射離子之影響而導致孔11之底部周邊帶電。當孔11之底部周邊帶電時，物理性蝕刻之作用減弱，蝕刻速率大幅降低。孔11之縱橫比越大，此種傾向越顯著。
如本實施形態，藉由使用分別朝向SiC基板3及氮化物半導體層4間歇地照射來源於氟系氣體之氟離子及來源於氯系氣體之氯離子之所謂脈衝蝕刻法，於蝕刻時分解、再生成之分子或離子易於從孔11內排出，又，能夠緩和孔11之底部周邊之帶電。因此，能夠抑制蝕刻速率之降低，能夠容易地形成縱橫比較大之孔11。
如本實施形態，亦可於源極電極22之開口22a內形成金屬膜42。於該情形時，能夠使源極電極22之一對側面分別與閘極電極21對向，能夠高效地配置各電極而使電晶體1A小型化。
如本實施形態，閘極電極21及金屬膜42之積層構造亦可於Ni層與Au層之間包含Pd層。於該情形時，Ni層與Au層之密接性增強，能夠更加牢固地形成閘極電極21及金屬膜42。
如本實施形態，形成源極電極22及汲極電極23之步驟亦可包括如下步驟：以500℃～600℃之範圍內之溫度將主要包含Al之多層金屬進行合金化。假設於朝向主要包含Al之源極電極22形成孔11之情形時，易於導致源極電極22被氯系氣體蝕刻。其理由在於，Al及氮化物半導體相對於氯系氣體之蝕刻速度彼此大致相同程度。因此，難以於主要包含Al之源極電極22之正下方形成孔11。於本實施形態中，由於朝向金屬膜42形成孔11，因此能夠避免此種問題，能夠容易地形成孔11。 (變化例)
源極電極22只要與金屬膜42隔開間隔而相鄰，便可具有任意之平面形狀。圖10係上述實施形態之一變化例之電晶體1B之放大俯視圖。本變化例與上述實施形態之不同點在於源極電極之形狀。上述實施形態之源極電極22具有一個或者複數個開口22a，但本變化例之源極電極24具有方向D2上之一端側被開放之U字狀等平面形狀。並且，一個或者複數個金屬膜42設於該U字狀之內側。於製作電晶體1B時，將源極電極24形成為U字狀之後，於該U字狀之內側形成一個或者複數個金屬膜42。即便為此種態樣，亦能夠同樣獲得上述實施形態之效果。
本發明之半導體裝置之製造方法及半導體裝置並不侷限於上述實施形態，能夠進行各種變化。例如，於上述實施形態中，藉由脈衝蝕刻來形成孔11，但於孔11之縱橫比較小之情形時等，亦可分別朝向SiC基板及氮化物半導體層連續地照射來源於氟系氣體之氟離子及來源於氯系氣體之氯離子。相互參照
本申請主張基於2019年2月19日提出申請之日本申請第2019-027429號之優先權，並援引該日本申請所記載之全部內容。
1A:電晶體 3:SiC基板 3a:主面 3b:背面 4:氮化物半導體層 5:絕緣膜 6:絕緣膜 7:絕緣膜 8:絕緣膜 11:孔 21:閘極電極(閘極指) 22:源極電極 22a:開口 23:汲極電極 24:源極電極 31:閘極配線 32:源極配線 33:汲極配線 33a:指部 33b:焊墊部 35:場板 42:金屬膜 44:金屬導通孔 45:背面金屬膜 51:光阻劑 52:支持基板 53:晶種金屬膜 54:Ni遮罩 55:光阻劑圖案 56:晶種金屬膜 57:光阻劑圖案 D1:方向 D2:方向
參照以下之圖式，根據本發明之實施形態之以下之詳細之說明，更加清楚地理解上述及其他目的、觀點及優點。
圖1係表示作為一實施形態之半導體裝置之電晶體之構成之俯視圖。
圖2係將圖1所示之電晶體之一部分放大表示之俯視圖。
圖3係沿圖2之III-III線之電晶體之一部分之剖視圖。
圖4(a)～(c)係表示電晶體1A之製作方法所包含之各步驟之剖視圖。
圖5(a)～(c)係表示電晶體1A之製作方法所包含之各步驟之剖視圖。
圖6(a)～(c)係表示電晶體1A之製作方法所包含之各步驟之剖視圖。
圖7(a)～(c)係表示電晶體1A之製作方法所包含之各步驟之剖視圖。
圖8(a)～(c)係表示電晶體1A之製作方法所包含之各步驟之剖視圖。
圖9(a)～(c)係表示電晶體1A之製作方法所包含之各步驟之剖視圖。
圖10係一變化例之電晶體之放大俯視圖。
4:氮化物半導體層
21:閘極電極(閘極指)
22:源極電極
22a:開口
23:汲極電極
31:閘極配線
32:源極配線
33:汲極配線
33a:指部
33b:焊墊部
42:金屬膜
44:金屬導通孔
D1:方向
D2:方向

Claims (13)

  1. 一種半導體裝置之製造方法，其具備如下步驟： 在形成於SiC基板之主面上之氮化物半導體層上形成源極電極及汲極電極； 於上述氮化物半導體層上之上述源極電極與上述汲極電極之間形成具有包含Ni層及上述Ni層上之Au層之積層構造之閘極電極，於與上述源極電極隔開間隔而相鄰之區域形成具有與上述閘極電極相同之積層構造之第1金屬膜； 形成與上述源極電極及上述第1金屬膜相接之第2金屬膜； 形成從上述SiC基板之背面到達上述第1金屬膜之孔；及 於上述孔內形成從上述背面到達上述第1金屬膜之金屬導通孔。
  2. 如請求項1之半導體裝置之製造方法，其中， 形成上述孔之步驟中，於藉由使用氟系氣體之反應性離子蝕刻對上述SiC基板進行蝕刻之後，藉由使用氯系氣體之反應性離子蝕刻對上述氮化物半導體層進行蝕刻。
  3. 如請求項2之半導體裝置之製造方法，其中， 形成上述孔之步驟中，朝向上述SiC基板間歇地照射來源於上述氟系氣體之氟離子。
  4. 如請求項2或3之半導體裝置之製造方法，其中， 形成上述孔之步驟中，朝向上述氮化物半導體層間歇地照射來源於上述氯系氣體之氯離子。
  5. 如請求項1至4中任一項之半導體裝置之製造方法，其中， 上述源極電極具有開口，於上述開口內形成上述第1金屬膜。
  6. 如請求項1至4中任一項之半導體裝置之製造方法，其中， 上述源極電極之平面形狀為U字狀，於該U字狀之內側形成上述第1金屬膜。
  7. 如請求項1至6中任一項之半導體裝置之製造方法，其中， 上述積層構造於上述Ni層與上述Au層之間包含Pd層。
  8. 如請求項1至7中任一項之半導體裝置之製造方法，其中， 形成上述源極電極及上述汲極電極之步驟包括以500℃～600℃之範圍內之溫度將主要包含Al之多層金屬合金化之步驟。
  9. 一種半導體裝置，其具備： SiC基板； 氮化物半導體層，其設於上述SiC基板之主面上； 源極電極及汲極電極，其等設於上述氮化物半導體層上； 閘極電極，其設於上述氮化物半導體層上之上述源極電極與上述汲極電極之間，具有包含Ni層及上述Ni層上之Au層之積層構造； 第1金屬膜，其設於在上述氮化物半導體層上與上述源極電極隔開間隔地相鄰之區域，具有與上述閘極電極相同之積層構造； 第2金屬膜，其與上述源極電極及上述第1金屬膜相接；及 金屬導通孔，其設於上述SiC基板之孔內，從上述SiC基板之背面到達上述第1金屬膜。
  10. 如請求項9之半導體裝置，其中， 上述源極電極及上述汲極電極主要包含Al。
  11. 如請求項9或10之半導體裝置，其中， 上述源極電極具有開口，上述第1金屬膜設於上述開口內。
  12. 如請求項9或10之半導體裝置，其中， 上述源極電極之平面形狀為U字狀，上述第1金屬膜設於該U字狀之內側。
  13. 如請求項9至12中任一項之半導體裝置，其中， 上述源極電極具有至少30 μm之寬度。
TW109104968A 2019-02-19 2020-02-17 半導體裝置之製造方法及半導體裝置 TW202046453A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-027429 2019-02-19
JP2019027429A JP7215800B2 (ja) 2019-02-19 2019-02-19 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
TW202046453A true TW202046453A (zh) 2020-12-16

Family

ID=72042626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104968A TW202046453A (zh) 2019-02-19 2020-02-17 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
US (1) US11688773B2 (zh)
JP (1) JP7215800B2 (zh)
CN (1) CN111584364A (zh)
TW (1) TW202046453A (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP2994193B2 (ja) * 1993-12-22 1999-12-27 沖電気工業株式会社 電気回路基板及びバイアホールモニタ方法
JP2002151478A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ドライエッチング方法及びその装置
WO2002040742A1 (fr) 2000-11-14 2002-05-23 Sekisui Chemical Co., Ltd. Procede et dispositif de traitement au plasma atmospherique
EP1444727A4 (en) * 2001-10-22 2007-07-18 Unaxis Usa Inc PROCESS AND DEVICE FOR CORROSING THIN, DAMAGE-SENSITIVE LAYERS USING HIGH FREQUENCY PULSE PLASMA
JP4866007B2 (ja) * 2005-01-14 2012-02-01 富士通株式会社 化合物半導体装置
JP4316597B2 (ja) * 2006-09-15 2009-08-19 株式会社東芝 半導体装置
JP5117698B2 (ja) 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US8304271B2 (en) * 2009-05-20 2012-11-06 Jenn Hwa Huang Integrated circuit having a bulk acoustic wave device and a transistor
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
JP5649357B2 (ja) 2010-07-30 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及び製造方法
US8410580B2 (en) * 2011-01-12 2013-04-02 Freescale Semiconductor Inc. Device having conductive substrate via with catch-pad etch-stop
JP2013098274A (ja) * 2011-10-31 2013-05-20 Toshiba Corp 半導体装置
JP5888027B2 (ja) 2012-03-14 2016-03-16 富士通株式会社 半導体装置の製造方法
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6171250B2 (ja) * 2013-06-28 2017-08-02 住友電工デバイス・イノベーション株式会社 半導体装置
US10224285B2 (en) * 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
CN109671774B (zh) * 2017-10-16 2020-08-21 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US20190148498A1 (en) * 2017-11-13 2019-05-16 Win Semiconductors Corp. Passivation Structure For GaN Field Effect Transistor
US11205704B2 (en) * 2018-02-01 2021-12-21 Mitsubishi Electric Corporation Semiconductor device and production method therefor
US10923585B2 (en) * 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias

Also Published As

Publication number Publication date
JP7215800B2 (ja) 2023-01-31
CN111584364A (zh) 2020-08-25
US11688773B2 (en) 2023-06-27
JP2020136459A (ja) 2020-08-31
US20200266275A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US11145711B2 (en) Capacitor and method for manufacturing capacitor
TWI683370B (zh) 半導體元件及其製造方法
US20210104610A1 (en) Semiconductor device
US20190081166A1 (en) Gate-all-around device and method for fabricating the same
US11552187B2 (en) High electron mobility transistor and method for fabricating the same
TWI814831B (zh) 半導體裝置及其製造方法
TWI772545B (zh) 半導體裝置
TW202038320A (zh) 場效電晶體及半導體裝置
TW202004869A (zh) 半導體裝置之製造方法
US11476110B2 (en) Semiconductor device
US20110291203A1 (en) Semiconductor device and method for manufacturing the same
TWI775953B (zh) 半導體裝置及其形成方法
US7829919B2 (en) Semiconductor device
TW202046453A (zh) 半導體裝置之製造方法及半導體裝置
JP2019047055A (ja) トランジスタ
WO2021182524A1 (ja) 半導体デバイス及び半導体デバイスを製造する方法
US20160225888A1 (en) Semiconductor device having plated metal in electrode and process to form the same
TWI822586B (zh) 高電子遷移率電晶體元件及其製造方法
US20220199778A1 (en) Semiconductor device
US20140339568A1 (en) Semiconductor device with substrate via hole and method to form the same
US9991160B2 (en) Process of forming semiconductor device having interconnection formed by electro-plating
TW202332051A (zh) 高電子遷移率電晶體及其製作方法