JP7251332B2 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JP7251332B2
JP7251332B2 JP2019107222A JP2019107222A JP7251332B2 JP 7251332 B2 JP7251332 B2 JP 7251332B2 JP 2019107222 A JP2019107222 A JP 2019107222A JP 2019107222 A JP2019107222 A JP 2019107222A JP 7251332 B2 JP7251332 B2 JP 7251332B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
main surface
dielectric
capacitor
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019107222A
Other languages
English (en)
Other versions
JP2020202251A (ja
Inventor
信行 石床
康裕 村瀬
智行 芦峰
祐二 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019107222A priority Critical patent/JP7251332B2/ja
Publication of JP2020202251A publication Critical patent/JP2020202251A/ja
Application granted granted Critical
Publication of JP7251332B2 publication Critical patent/JP7251332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、キャパシタに関する。
キャパシタの構成を開示した文献として、特開2014-241434号公報(特許文献1)がある。特許文献1に記載されたキャパシタは、半導体基体と、キャパシタ誘電体膜と、表面電極とを備えている。半導体基体は低抵抗基板が使用されており、下部電極を兼ねている。キャパシタ誘電体膜は、半導体基体上の凹凸面を覆うように形成されている。表面電極は、キャパシタ誘電体膜に接するように形成されている。
特開2014-241434号公報
従来のキャパシタにおいては、半導体基板の主面のうち誘電体部が設けられていない部分に、保護層が設けられる場合がある。この部分において、半導体基板にクラックが生じると、保護層にもクラックが生じる。保護層にクラックが生じると、保護層下の半導体基板が表出する。これにより、キャパシタに高電圧を印加したときに、上部電極層から、保護層の表面を通って上記の表出した半導体基板に達するような経路において、沿面放電が発生するおそれがある。
本発明は、上記の問題点に鑑みてなされたものであり、半導体基板にクラックが生じたときに、保護層の表面で沿面放電が発生することを抑制できる、キャパシタを提供することを目的とする。
本発明に基づくキャパシタは、半導体基板と、誘電体部と、上部電極層と、保護層とを備えている。半導体基板は、第1主面と、第2主面とを含んでいる。第2主面は、第1主面とは反対側に位置している。誘電体部は、第1主面に沿うように第1主面上に積層されている。誘電体部は、積層方向から見たときに半導体基板の周端より内側に位置している。誘電体部は、少なくとも1層の誘電体層を含んでいる。上部電極層は、誘電体部を挟んで半導体基板の第1主面と対向するように誘電体部上に積層されている。上部電極層は、上記積層方向から見たときに誘電体部の周縁部より内側に位置している。保護層は、誘電体部の周縁部を覆っている。半導体基板は、段部を含んでいる。段部は、上記積層方向から見たときに誘電体部より外側に位置する第1主面の周端において、第1主面より積層方向に低くなっている、または、第1主面より積層方向に高くなっている。保護層は、段部の側壁面上に位置するように、誘電体部上から半導体基板上にわたって積層されている。
半導体基板にクラックが生じたときに、保護層の表面で沿面放電が生じることを抑制できる。
本発明の実施形態1に係るキャパシタを示す平面図である。 図1に示したキャパシタをII-II線矢印方向から見た部分断面図である。 図2に示したキャパシタのIII部の部分拡大図である。 本発明の実施形態1に係るキャパシタにおいて、クラックが生じたときの、キャパシタの部分断面図である。 本発明の実施形態2に係るキャパシタを示す部分断面図である。 本発明の実施形態2に係るキャパシタにおいて、クラックが生じたときの、キャパシタの部分断面図である。
以下、本発明の各実施形態に係るキャパシタについて図面を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
(実施形態1)
図1は、本発明の実施形態1に係るキャパシタを示す平面図である。図2は、図1に示したキャパシタをII-II線矢印方向から見た部分断面図である。図3は、図1に示したキャパシタのIII部の部分拡大図である。
図1および図2に示すように、本発明の実施形態1に係るキャパシタ100は、半導体基板110と、誘電体部120と、上部電極層130と、保護層140とを備えている。
図1に示すように、半導体基板110は、誘電体部120、上部電極層130および保護層140の積層方向からみたときに、矩形状の外形を有している。半導体基板110は、具体的には、上記積層方向から見たときに、正方形状の外形を有している。半導体基板110を積層方向から見たときの一辺の長さは、たとえば3.0mmである。半導体基板110を積層方向から見たときの外形は、矩形状に限定されない。
図2に示すように、半導体基板110は、第1主面111と、第2主面112とを含んでいる。第2主面112は、第1主面111とは反対側に位置している。半導体基板110の厚さは、たとえば400μmである。
図2および図3に示すように、半導体基板110の第1主面111には、複数のトレンチ113が形成されている。本実施形態において、複数のトレンチ113の各々の深さDは、30μmである。本実施形態において、複数のトレンチ113の各々の最小幅Wは、3.5μmである。
本実施形態において、複数のトレンチ113は、円形のスポット状に形成されている。複数のトレンチ113は、スリット状に形成されていてもよい。
本実施形態において、複数のトレンチ113の各々は、フォトリソグラフィ法により形成される。具体的には、半導体基板110の第1主面111上にレジストを塗布し、レジストの一部を除去することにより、ホールパターンを形成する。その後、ドライエッチングすることにより、第1主面111においてホールパターンを形成した位置にトレンチ113を形成する。
図2に示すように、半導体基板110は、段部114を含んでいる。段部114は、上記積層方向から見たときに誘電体部120より外側に位置する第1主面111の周端111aにおいて、第1主面111より上記積層方向に低くなっている。本実施形態に係るキャパシタ100においては、段部114が、第1主面111より積層方向に低くなっている。なお、段部114は、周端111aにおいて、第1主面111より積層方向に高くなっていてもよい。段部114の高さHの寸法は、複数のトレンチ113の各々の深さDの寸法以上である。段部114の高さHの寸法は、複数のトレンチ113の各々の深さDの寸法と同等であってもよい。
本実施形態に係るキャパシタ100においては、積層方向から見たときに、複数のトレンチ113の各々の最小幅Wの寸法より、段部114の側壁面114aから半導体基板110の周端115までの長さLの寸法が大きい。段部114の下面114bは、側壁面114aと、半導体基板110の周端115とを互いに接続している。本実施形態において、段部114の下面114bは、第1主面111と互いに略平行となるように形成されているが、下面114bは、第1主面111と互いに非平行であってもよい。
段部114は、複数のトレンチ113と同様の方法で形成される。段部114は、複数のトレンチ113と同様の方法により、複数のトレンチ113と同時に形成されてもよい。
また、本実施形態において、段部114は、ウェハ状半導体基板から半導体基板110を個片化する前に、ウェハ状半導体基板に溝部として形成されていてもよい。ウェハ状半導体基板に溝部が形成されている場合、上記溝部に沿ってウェハ状半導体基板をダイシングする。これにより、溝部は、縦方向に分割されて、半導体基板110の段部114となる。本実施形態においては、段部114が、第1主面111より積層方向に低い。すなわち、ウェハ状半導体基板は、溝部において、厚さが薄くなっている。これにより、溝部でダイシングをすることにより、半導体基板110のチッピングを小さくすることができる。
本実施形態において、半導体基板110はシリコン基板である。ただし、半導体基板110の材料はシリコンに限られず、ガリウム砒素などの他の半導体であってもよい。
図2および図3に示すように、誘電体部120は、第1主面111に沿うように第1主面111上に積層されている。誘電体部120は、積層方向から見たときに半導体基板110の周端115より内側に位置している。誘電体部120は、積層方向から見たときに第1主面111の周端111aより内側に位置している。
誘電体部120は、少なくとも1層の誘電体層を含んでいる。本実施形態において、誘電体部120は、複数の誘電体層を含んでおり、半導体基板110側に位置する第1誘電体層121と、上部電極層130側に位置する第2誘電体層122とを含んでいる。
誘電体部120は、複数のトレンチ113の各々に沿うように位置している。本実施形態においては、第1誘電体層121および第2誘電体層122の各々が、複数のトレンチ113の各々に沿うように位置している。
本実施形態において、第1誘電体層121は、半導体基板110側がSiO2、第2誘電体層122側がSi34からなる、2層構造を有している。本実施形態において、第1誘電体層121は、Si34などの窒化膜で構成されていてもよい。第2誘電体層122は、たとえば酸化膜で構成されており、具体的にはSiO2で構成されている。
本実施形態においては、半導体基板110の第1主面側を熱酸化することで、第1主面111上にSiO2層を形成した後、このSiO2層上に、LPCVD(low pressure chemical vapor deposition)法により、Si34層を形成する。このようにして、第1主面111上に第1誘電体層121を形成する。さらに、第1誘電体層121上において、TEOS(Tetra Ethyl Ortho Silicate)ガスを用いたLPCVD法により、第2誘電体層122として、SiO2層を形成する。
上部電極層130は、誘電体部120を挟んで半導体基板110の第1主面111と対向するように誘電体部120上に積層されている。上部電極層130は、上記積層方向から見たときに誘電体部120の周縁部123より内側に位置している。
本実施形態において、上部電極層130は、第1上部電極層131と、第2上部電極層132とを有している。第1上部電極層131は、第2上部電極層132より誘電体部120側に位置している。第1上部電極層131は、複数のトレンチ113の各々の内部に入り込むように位置している。第1上部電極層131は、複数のトレンチ113の各々の内部において、誘電体部120に接するように位置している。複数のトレンチ113の各々の内部において、第1上部電極層131に、中空の隙間133が形成されていてもよい。
本実施形態において、第1上部電極層131は、たとえばポリシリコンで構成されている。第2上部電極層132の材料は、導電性材料であれば特に限定されないが、Cu、Ag、Au、Al、Pt、Ni、Cr若しくはTiなどの金属、または、これらの少なくとも一種の金属を含む合金であることが好ましい。
本実施形態において、第1上部電極層131は、たとえば、フォトリソグラフィ法で、パターニングすることにより形成される。第2上部電極層132は、たとえば、スパッタまたは蒸着などの方法により形成される。
図2に示すように、保護層140は、誘電体部120の周縁部123を覆っている。本実施形態においては、保護層140は、上部電極層130の周縁部も覆っている。このため、図1に示すように、保護層140は、積層方向から見たときに矩形環状の外形を有している。保護層140の中央の開口部は、具体的には正方形状の外形を有している。上記開口部の一辺の長さは、たとえば2.6mmである。
図2に示すように、保護層140は、少なくとも、段部114の側壁面114a上に位置するように、誘電体部120上から半導体基板110上にわたって積層されている。具体的には、保護層140は、段部114の側壁面114a上の全面および下面114b上の少なくとも一部に位置するように、誘電体部120上から半導体基板110上にわたって積層されている。
なお、本実施形態において、保護層140は、積層方向から見たときに、半導体基板110の周端115と離間して位置している。これにより、保護層140を形成した後に、ダイシングによりウェハ状半導体基板から半導体基板110を個片化する場合において、ダイシング装置に保護層140が接触することを防止することができる。
図3に示すように、保護層140は、上部電極層130側とは反対側の面に凹凸形状141を有している。凹凸形状141の凸部141aは、半導体基板110の複数のトレンチ113のうち互いに隣り合うトレンチ113の間の部分に対応して位置している。凹凸形状141の凹部141bは、半導体基板110の複数のトレンチ113の各々に対応するように位置している。
本実施形態において、保護層140の厚さは3μmである。保護層140は、たとえば、SiO2などの酸化物、または、Si34などの窒化物で構成される。保護層140は、たとえば、フォトリソグラフィ法で、パターニングすることにより形成される。
本実施形態に係るキャパシタ100は、下部電極層150をさらに備えている。下部電極層150は、第2主面112上に位置している。下部電極層150の材料は、導電性材料であれば特に限定されないが、Cu、Ag、Au、Al、Pt、Ni、Cr若しくはTiなどの金属、または、これらの少なくとも一種の金属を含む合金であることが好ましい。下部電極層150は、特に限定されないが、たとえば、スパッタまたは蒸着などの方法により形成される。
以下、保護層140の表面を経路とする沿面放電について説明する。図2に示すように、本実施形態に係るキャパシタ100は、上部電極層130と、半導体基板110との間に、比較的高い電圧を印加する。なお、本実施形態において、半導体基板110には、下部電極層150を介して、電圧を印加する。
沿面放電は、放電の起点となる部分から一つの面内方向に伝わりやすく、当該面内方向と交差する方向には伝わりにくいという性質を有している。本実施形態においては、誘電体部120、上部電極層130および保護層140の各々が、薄膜で構成されている。このため、図2に示すように、保護層140の表面を放電経路Eとする沿面放電は、上部電極層130上、誘電体部120上および第1主面111上に位置する保護層140の表面上において伝わりやすく、側壁面114a上に位置する保護層140の表面上においては伝わりにくい。このため、本実施形態において、沿面放電は、比較的生じにくくなっている。
ここで、半導体基板110の角部にクラックが生じたときの、キャパシタ100の沿面放電について検討する。本実施形態においては、半導体基板110をウェハ状基板から個片化することで、半導体基板110の周端115が形成される。このときに、半導体基板110の角部にクラックが生じる場合がある。
図4は、本発明の実施形態1に係るキャパシタにおいて、クラックが生じたときの、キャパシタの部分断面図である。なお、図4においては、図2と同一の断面視にて図示している。
図4に示すように、本実施形態においては、半導体基板110の周端115から、段部114の下面114bにかけて、クラックCが生じている。このとき、図4に示すように、下面114b上に位置する保護層140にも連続してクラックCが生ずる場合がある。この場合、クラックCにおいて保護層140から半導体基板110が露出し、放電経路Eの経路長全体の長さが短くなる。
しかしながら、本実施形態においては、クラックCは側壁面114aには達しない。これにより、側壁面114a上の保護層140にはクラックCは生じず、側壁面114a上に位置する保護層140の表面における放電経路Eの長さに変化は生じない。すなわち、側壁面114a上に位置する保護層140の表面上における沿面放電の伝わりにくさは変化していない。したがって、本実施形態においては、仮にクラックCが生じて放電経路Eの経路長が短くなった場合においても、放電経路Eにおいて沿面放電が生じやすくなることを抑制することができる。
上記のように、本発明の実施形態1に係るキャパシタ100において、段部114は、上記積層方向から見たときに誘電体部120より外側に位置する第1主面111の周端111aにおいて、第1主面111より積層方向に低くなっている、または、第1主面111より積層方向に高くなっている。保護層140は、段部114の側壁面114a上に位置するように、誘電体部120上から半導体基板110上にわたって積層されている。
これにより、半導体基板110にクラックCが生じたときに、保護層140の表面で沿面放電が生じることを抑制できる。
本実施形態に係るキャパシタ100においては、半導体基板110の第1主面111に、複数のトレンチ113が形成されている。誘電体部120は、複数のトレンチ113の各々に沿うように位置している。
これにより、第1主面111上の上部電極層130と、半導体基板110との対向面積が増加する。当該対向面積の増加により、キャパシタ100の静電容量を増加させることができる。
本実施形態に係るキャパシタ100においては、段部114が、第1主面111より積層方向に低くなっている。段部114の高さの寸法は、複数のトレンチ113の各々の深さの寸法以上である。
これにより、複数のトレンチ113を形成するのと同時に、複数のトレンチ113を形成する方法と同じ方法で、段部114を形成することができる。よって、段部114の形成が容易となる。
本実施形態に係るキャパシタ100においては、積層方向から見たときに、複数のトレンチ113の各々の最小幅の寸法より、段部114の側壁面114aから半導体基板110の側端までの長さLの寸法が大きい。
これにより、上記長さLが比較的長くなるため、クラックCが段部114の側壁面114aにまで達して、放電経路Eのうち、側壁面114a上の保護層140の表面における放電経路が短くなることを抑制することができる。
本実施形態に係るキャパシタ100においては、保護層140は、上部電極層130側とは反対側の面に凹凸形状141を有している。
これにより、放電経路Eの経路長さを長くして、放電経路Eにおける沿面放電をさらに抑制することができる。
(実施形態2)
次に、本発明の実施形態2に係るキャパシタについて説明する。本発明の実施形態2に係るキャパシタにおいては、段部が第1主面より積層方向に高くなっている点が主に、本発明の実施形態1に係るキャパシタ100と異なる。よって、本発明の実施形態1に係るキャパシタ100と同様である構成については、説明を繰り返さない。
図5は、本発明の実施形態2に係るキャパシタを示す部分断面図である。図6は、本発明の実施形態2に係るキャパシタにおいて、クラックが生じたときの、キャパシタの部分断面図である。なお、図5および図6においては、図2と同一の断面視にて図示している。
図5に示すように、本発明の実施形態2に係るキャパシタ200においては、段部214が、第1主面111の周端111aにおいて、第1主面111より上記積層方向に高くなっている。
図6に示すように、本実施形態に係るキャパシタ200においても、段部214が上記のように構成されているため、半導体基板110にクラックCが生じたときにおいても、側壁面214a上に位置する保護層140の表面における放電経路Eの長さに変化は生じない。よって、保護層140の表面で沿面放電が生じることを抑制できる。
また、図5に示すように、段部214の上面214cは、側壁面214aと、半導体基板110の周端115とを互いに接続している。段部214の上面214cは、第1主面111と互いに略平行となるように形成されているが、上面214cは、第1主面111と互いに非平行であってもよい。
本実施形態において、段部214は、たとえば、半導体基板110の表面の一部をエッチングして第1主面111を形成したときの、当該表面の残りの部分で構成される。
本実施形態において、保護層140は、段部214の側壁面214a上の全面および上面214c上の少なくとも一部に位置するように、誘電体部120上から半導体基板110上にわたって積層されている。
上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
100,200 キャパシタ、110 半導体基板、111 第1主面、111a,115 周端、112 第2主面、113 トレンチ、114,214 段部、114a,214a 側壁面、114b 下面、120 誘電体部、121 第1誘電体層、122 第2誘電体層、123 周縁部、130 上部電極層、131 第1上部電極層、132 第2上部電極層、133 隙間、140 保護層、141 凹凸形状、141a 凸部、141b 凹部、150 下部電極層、214c 上面。

Claims (5)

  1. 第1主面と、該第1主面とは反対側に位置する第2主面とを含む半導体基板と、
    前記第1主面に沿うように前記第1主面上に積層され、かつ、積層方向から見たときに前記半導体基板の周端より内側に位置する、少なくとも1層の誘電体層を含む誘電体部と、
    前記誘電体部を挟んで前記半導体基板の前記第1主面と対向するように前記誘電体部上に積層され、かつ、前記積層方向から見たときに前記誘電体部の周縁部より内側に位置する、上部電極層と、
    前記誘電体部の前記周縁部を覆う保護層とを備え、
    前記半導体基板は、前記積層方向から見たときに前記誘電体部より外側に位置する前記第1主面の周端において、前記第1主面より前記積層方向に低くなっている、または、前記第1主面より前記積層方向に高くなっている、段部を含み、
    前記保護層は、前記段部の側壁面上に位置するように、前記誘電体部上から前記半導体基板上にわたって積層されている、キャパシタ。
  2. 前記半導体基板の前記第1主面には、複数のトレンチが形成されており、
    前記誘電体部は、前記複数のトレンチの各々に沿うように位置している、請求項1に記載のキャパシタ。
  3. 前記段部は、前記第1主面より前記積層方向に低くなっており、
    前記段部の高さの寸法が、前記複数のトレンチの各々の深さの寸法以上である、請求項2に記載のキャパシタ。
  4. 前記積層方向から見たときに、前記複数のトレンチの各々の最小幅の寸法より、前記段部の前記側壁面から前記半導体基板の側端までの長さの寸法が大きい、請求項2または請求項3に記載のキャパシタ。
  5. 前記保護層は、上部電極層側とは反対側の面に凹凸形状を有している、請求項1から請求項4のいずれか一項に記載のキャパシタ。
JP2019107222A 2019-06-07 2019-06-07 キャパシタ Active JP7251332B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019107222A JP7251332B2 (ja) 2019-06-07 2019-06-07 キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019107222A JP7251332B2 (ja) 2019-06-07 2019-06-07 キャパシタ

Publications (2)

Publication Number Publication Date
JP2020202251A JP2020202251A (ja) 2020-12-17
JP7251332B2 true JP7251332B2 (ja) 2023-04-04

Family

ID=73743498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019107222A Active JP7251332B2 (ja) 2019-06-07 2019-06-07 キャパシタ

Country Status (1)

Country Link
JP (1) JP7251332B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017221750A1 (ja) 2016-06-22 2017-12-28 株式会社村田製作所 キャパシタ
WO2018211919A1 (ja) 2017-05-16 2018-11-22 株式会社村田製作所 キャパシタ及びその製造方法
WO2019021817A1 (ja) 2017-07-25 2019-01-31 株式会社村田製作所 キャパシタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61115332A (ja) * 1984-11-12 1986-06-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017221750A1 (ja) 2016-06-22 2017-12-28 株式会社村田製作所 キャパシタ
WO2018211919A1 (ja) 2017-05-16 2018-11-22 株式会社村田製作所 キャパシタ及びその製造方法
WO2019021817A1 (ja) 2017-07-25 2019-01-31 株式会社村田製作所 キャパシタ

Also Published As

Publication number Publication date
JP2020202251A (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
TWI647172B (zh) 壓電微機電系統
JP5101575B2 (ja) 半導体装置およびその製造方法
WO2018211919A1 (ja) キャパシタ及びその製造方法
TWI774831B (zh) 製造半導體裝置的方法以及半導體裝置
JP2008270488A (ja) 半導体装置及びその製造方法
JP4984549B2 (ja) 半導体装置及びその製造方法
CN109151690B (zh) 麦克风的制造方法
JP6372524B2 (ja) 半導体装置及びその製造方法
JP7251332B2 (ja) キャパシタ
JP2012222201A (ja) 半導体装置及び半導体装置の製造方法
JP4256411B2 (ja) 強誘電体記憶装置の製造方法
TWI821424B (zh) 一種在半導體鰭陣列上產生閘極切口結構的方法及其製成的半導體結構
JP4339736B2 (ja) 半導体装置の製造方法
JP5202236B2 (ja) 微小電気機械スイッチ及びその作製方法
US20190259779A1 (en) Electronic device and method of manufacturing the same
JP2017199862A (ja) 半導体装置の製造方法、及び半導体装置
JP2008140829A (ja) 半導体装置およびその製造方法
JP2008010961A (ja) 音響感応装置
JP2006086155A (ja) 半導体装置及びその製造方法
JP2009194325A (ja) 半導体装置の製造方法及び半導体装置
JP2018050000A (ja) 半導体装置の製造方法
JPWO2004068591A1 (ja) 半導体装置の製造方法及び加速度センサ
JP3872031B2 (ja) 半導体装置の製造方法
KR20090024030A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP2005109678A (ja) 共振器の製造方法及び共振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7251332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150