CN110534520B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110534520B
CN110534520B CN201910042956.0A CN201910042956A CN110534520B CN 110534520 B CN110534520 B CN 110534520B CN 201910042956 A CN201910042956 A CN 201910042956A CN 110534520 B CN110534520 B CN 110534520B
Authority
CN
China
Prior art keywords
channel
pattern
rows
source connection
channel rows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910042956.0A
Other languages
English (en)
Other versions
CN110534520A (zh
Inventor
李南宰
崔正达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180058184A external-priority patent/KR102682342B1/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110534520A publication Critical patent/CN110534520A/zh
Application granted granted Critical
Publication of CN110534520B publication Critical patent/CN110534520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公开了半导体器件及其制造方法。该半导体器件包括：层叠结构；穿过层叠结构的源极连接结构；位于源极连接结构的一侧的n个第一沟道行，n个第一沟道行包括沟道图案；以及位于源极连接结构的另一侧的n+k个第二沟道行，n+k个第二沟道行当中的至少一个沟道行包括虚拟沟道图案，其中n和k是整数。

Description

半导体器件及其制造方法
技术领域
本公开总体上涉及电子器件，并且更具体地，涉及半导体器件及其制造方法。
背景技术
非易失性存储器装置即使在切断对装置的供电时也保留所存储的数据。近来，随着在基板上单层地形成存储器单元的二维非易失性存储器装置的集成度的提高已达到上限，提出了在基板上竖直地层叠多层的三维非易失性存储器装置。
通常，三维非易失性存储器装置包括交替层叠的多个层间绝缘层和栅极，以及穿过层间绝缘层和栅极的沟道层。存储器单元沿着沟道层层叠。已经开发了用于提高三维非易失性存储器装置的操作可靠性的各种结构和制造方法。
发明内容
本发明的各种实施方式提供了一种促进制造工艺并具有稳定结构和改进的特性的半导体器件，以及该半导体器件的制造方法。
根据本公开的一方面，提供了一种半导体器件，其包括：层叠结构；穿过层叠结构的源极连接结构；位于源极连接结构的一侧的n个第一沟道行，n个第一沟道行包括沟道图案；以及位于源极连接结构的另一侧的n+k个第二沟道行，n+k个第二沟道行当中的至少一个沟道行包括虚拟沟道图案，其中n和k是整数。
根据本公开的另一方面，提供了一种半导体器件，其包括：第一存储块，其包括第一层叠结构和穿过第一层叠结构的第一沟道行；以及第二存储块，其包括第二层叠结构和穿过第二层叠结构的第二沟道行，其中第一沟道行的数量与第二沟道行的数量不同。
根据本公开的又一方面，提供一种制造半导体器件的方法，该方法包括以下步骤：形成包括第一区域、第二区域以及位于第一区域和第一区域之间的第三区域的层叠结构；形成穿过层叠结构的第一区域的n个第一沟道行和穿过层叠结构的第二区域的n+k个第二沟道行；以及形成穿过层叠结构的第三区域的源极连接结构，其中n和k是整数。
根据本发明的又一方面，提供了一种半导体器件，其包括：层叠结构；穿过层叠结构的源极连接结构；在源极连接结构的一侧形成于层叠结构中的第一沟道行，第一沟道行包括沟道图案；在源极连接结构的另一侧形成于层叠结构中的第二沟道行，第二沟道行包括虚拟沟道图案，其中第一沟道行的数量小于第二沟道行的数量。
附图说明
现在将在下文中参照附图更全面地描述本发明的示例实施方式；然而，应该理解，本发明可以以不同的其他形式实施，并且不应该被解释为仅限于本文阐述的实施方式。相反，提供这些实施方式是为了使本公开将是全面和完整的，并且将示例性实施方式的范围完全传达给本领域技术人员。
在附图中，为了清楚说明，可以夸大尺寸。应当理解，当元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相似的附图标记始终表示相似的元件。
图1A至图1C是例示根据本公开的实施方式的半导体器件的结构的图。
图2A和图2B是例示根据本公开的实施方式的半导体器件的结构的布局。
图3A至图3K是例示根据本公开的实施方式的半导体器件的制造方法的截面图。
图4和图5是例示根据本公开的实施方式的存储器系统的配置的框图。
图6和图7是例示根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
本文公开的具体的结构性或功能性描述仅仅是出于描述根据本公开的构思的实施方式的目的而例示的。根据本公开的构思的实施方式能够以各种形式实现，并且不能被解释为限于本文阐述的实施方式。
根据本公开的构思的实施方式能够进行各种修改并具有各种形状。因此，实施方式在附图中例示出并且旨在在本文中详细描述。然而，根据本公开的构思的实施方式不被解释为限于特定公开，而是包括在不脱离本公开的精神和技术范围情况下的所有改变、等同物或替代物。
虽然可以使用诸如“第一”和“第二”之类的术语来描述各种组件，但是这些组件不应被理解为限于上述术语。上述术语仅用于将一个组件与另一组件区分开。例如，在不脱离本公开的权利范围的情况下，第一组件可以被称为第二组件，类似地，第二组件可以被称为第一组件。
应当理解，当一元件被称为“连接”或“联接”到另一元件时，它能够直接连接或联接到另一元件，或者也可以存在中间元件。相反，当一元件被称为“直接连接”或“直接联接”到另一元件时，不存在中间元件。此外，可以类似地解释描述组件之间的关系的其他表述，诸如“～之间”、“直接在～之间”或“与……相邻”和“与……直接相邻”。
本申请中使用的术语仅用于描述具体实施方式，并非旨在限制本公开。除非上下文另有明确说明，否则本公开中的单数形式也旨在包括复数形式。还将理解的是，诸如“包括”或“具有”等的术语旨在表示在说明书中公开的特征、数量、操作、动作、组件、部件或其组合的存在，并非旨在排除可以存在或可以添加一个或多个其他特征、数量、操作、动作、组件、部件或其组合的可能性。
图1A至图1C是例示根据本公开的实施方式的半导体器件的结构的图。图1A是截面图，而图1B和图1C是布局。
参照图1A至图1C，根据本公开的实施方式的半导体器件可以包括多个存储块MB。各个存储块MB可以包括层叠结构ST、源极连接结构19、第一沟道行RW1和第二沟道行RW2。存储块MB可以是擦除数据的单元。此外，半导体器件还可以包括基板10、间隙填充层16、第一焊盘17A、第二焊盘17B、间隔件20、分隔绝缘图案21等。
层叠结构ST包括交替层叠的导电层11A和11B以及绝缘层12。用于导电层11A和11B的合适材料可以包括诸如钨之类的金属。用于导电层11A和11B的合适材料可以包括多晶硅。至少一个最下导电层11A可以是第一选择线，至少一个最上导电层11B可以是第二选择线，而其他的导电层11B可以是字线。例如，第一选择线可以是源极选择线，第二选择线可以是漏极选择线。
基板10可以位于层叠结构ST下方。用于基板10的合适材料可以包括包含硅、锗等的半导体基板。基板10可以由绝缘层制成或包括绝缘层。另外，掩模图案22可以位于层叠结构ST上。掩模图案22可以不覆盖源极连接结构19和间隔件20。
层叠结构ST可以包括第一区域R1、第二区域R2和位于第一区域R1和第二区域R2之间的第三区域R3。例如，第一区域R1可以位于第三区域R3的一侧，而第二区域R2可以位于第三区域R3的另一侧。第一区域R1、第三区域R3和第二区域R2可以沿着第一方向I顺序地布置。第一区域R1和第二区域R2可以具有相同宽度或不同宽度。例如，如图1A所示，第二区域R2的宽度可以比第一区域R1的宽度更宽。
第一沟道行RW1可以位于第一区域R1中，而第二沟道行RW2可以位于第二区域R2中。每个第一沟道行RW1可以包括沿第二方向II布置的沟道图案13A。每个第二沟道行RW2可以包括沿第二方向II布置的沟道图案13A，或者包括沿第二方向II布置的虚拟沟道图案13B。如图1B所示，第二沟道行RW2中的一些可以包括沿第二方向布置的沟道图案13A，而至少一个第二沟道行RW2可以包括沿第二方向布置的虚拟沟道图案13B。第一沟道行RW1和第二沟道行RW2可以沿着第一方向I顺序布置，并且可以各自沿着与第一方向I交叉的第二方向II延伸。第二方向II可以与第一方向I垂直交叉，然而，本发明不限于此。
一个存储块MB中包括的第一沟道行RW1的数量和一个存储块MB中包括的第二沟道行RW2的数量可以相等。一个存储块MB中包括的第一沟道行RW1的数量和一个存储块MB中包括的第二沟道行RW2的数量可以彼此不同。在所示的实施方式中，第二沟道行RW2的数量可以大于第一沟道行RW1的数量。例如，一个存储块MB可以包括n个第一沟道行RW1和n+k个第二沟道行RW2。n和k可以是1或更大的整数。另外，第二沟道行RW2当中的n个第二沟道行RW2可以包括沟道图案13A，而第二沟道行RW2当中的k个第二沟道行RW2可以包括虚拟沟道图案13B。例如，在图1B所示的实施方式中，n＝8并且k＝1，因此，一个存储块MB可以包括八个第一沟道行RW1和九个第二沟道行RW2。另外，包括沟道图案13A的第二沟道行RW2可以对称地布置在包括虚拟沟道图案13B的第二沟道行RW2的两侧。例如，如图1B中所示，第二沟道行RW2当中的第五个第二沟道行RW2可以包括虚拟沟道图案13B。
沟道图案13A和虚拟沟道图案13B各自可以是穿过层叠结构ST的半导体柱。此外，沟道图案13A和虚拟沟道图案13B可以通过连接图案15彼此连接。例如，一个存储块MB中包括的沟道图案13A、虚拟沟道图案13B和连接图案15可以是一个半导体层。连接图案15可以在层叠结构ST下方形成于基板10中。
间隙填充层16可以填充在沟道图案13A、虚拟沟道图案13B和连接图案15中。可以使用诸如氧化物之类的绝缘材料来形成间隙填充层16。此外，存储器层14可以形成为围绕沟道图案13A、虚拟沟道图案13B和连接图案15的外表面。存储器层14可以包括隧道绝缘层、数据储存层和电荷阻挡层中至少之一。例如，数据储存层可以包括浮栅、电荷捕获材料、硅、氮化物、可变电阻材料、相变材料、和纳米点等。
第一焊盘17A可以位于沟道图案13A上，而第二焊盘17B可以位于虚拟沟道图案13B上。第一焊盘17A和第二焊盘17B可以包括不同类型的杂质。例如，第一焊盘17A可以包括N型杂质，而第二焊盘17B可以包括P型杂质。
第一焊盘17A和第二焊盘17B可以具有相同的宽度。然而，在经修改的实施方式中，第一焊盘17A和第二焊盘17B可以具有不同的宽度W1和W2，如图1A所示。例如，第一焊盘17A可以与沟道图案13A的内表面接触，并且具有与第二焊盘17B的宽度W2相比相对窄的宽度W1。第二焊盘17B可以与虚拟沟道图案13B的上表面接触，并且与第一焊盘17A相比具有相对宽的宽度W2。因此，在经修改的实施方式中，虚拟沟道图案13B的高度可以比沟道图案13A的高度低。例如，虚拟沟道图案13B的上表面可以位于与间隙填充层16处于基本相同的水平处，而沟道图案13A的上表面可以位于高于间隙填充层16的上表面。
第一焊盘17A可以用于连接沟道图案13A和线。例如，沟道图案13A可以通过第一焊盘17A连接到位线。第二焊盘17B可以用于连接虚拟沟道图案13B和线。例如，虚拟沟道图案13B可以通过第二焊盘17B连接到阱线。在擦除操作中，擦除偏压可以通过第二焊盘17B施加到虚拟沟道图案13B。也就是说，虚拟沟道图案13B和第二焊盘17B可以用作阱连接结构。
分隔绝缘图案21用于图案化导电层11A和11B，并且可以穿过层叠结构ST的至少一部分。例如，分隔绝缘图案21可以由包括例如氧化物的绝缘材料制成。分隔绝缘图案21可以将位于相同水平的导电层11A和11B彼此分隔开。因此，层叠结构ST中包括的一些导电层11A可以被图案化为宽度比层叠结构中包括的导电层11B的宽度窄。
在示例中，位于第一区域R1中的分隔绝缘图案21位于第一沟道行RW1之间。沟道图案13A可以具有当接近其下部时宽度减小的锥形截面。相邻沟道图案13A之间的距离在层叠结构ST的上部窄，而相邻沟道图案13A之间的距离在层叠结构ST的下部宽。因此，分隔绝缘图案21可以在层叠结构ST下部位于相邻沟道图案13A之间，使得相同水平的导电层13A通过分隔绝缘图案21彼此分隔开。
在图1C所例示的实施方式中，分隔绝缘图案21可以位于第二区域R2中并且可以与第二沟道行RW2中的包括虚拟沟道图案13B的一个第二沟道行交叠。在第二方向II上，分隔绝缘图案21可以被分成位于虚拟沟道图案13B之间的区段。因此，至少一个导电层11A可以被虚拟沟道图案13B和分隔绝缘图案21分隔开。
因此，至少一个最下导电层11A可以被图案化为宽度比其他导电层11B的宽度窄。例如，至少一个最下导电层11A可以是源极选择线，一些导电层11A可以是字线，并且源极选择线可以被图案化为宽度比字线的宽度窄。因此，可以单独地控制存储器串。例如，尽管存储器串和位线之间的连接由公共漏极选择线控制，但是存储器串和源极线之间的连接可以由源极选择线单独控制。
源极连接结构19用于连接沟道图案13A和源极线(未示出)，并且穿过层叠结构ST的第三区域R3。例如，源极连接结构19可以位于存储块MB的中心，第一沟道行RW1可以位于源极连接结构19的一侧，而第二沟道行RW2可以位于源极连接结构19的另一侧。在一示例中，当第一沟道行RW1的数量等于第二沟道行RW2的数量时，第一沟道行RW1和第二沟道行RW2对称地布置在源极连接结构19的两侧。在另一示例中，当第一沟道行RW1的数量不同于第二沟道行RW2的数量时，第一沟道行RW1和第二沟道行RW2非对称地布置在源极连接结构19的两侧。
源极连接结构19可以位于相邻的存储块MB之间。因此，相邻的存储块MB可以共享源极连接结构19。
源极连接结构19可以连接到第一沟道行RW1和第二沟道行RW2。例如，源极连接结构19可以通过连接图案15连接到沟道图案13A。因此，在读取操作中，电流路径可以形成为从沟道图案13A通过连接图案15到源极连接结构19。
源极连接结构19可以具有沿第二方向II延伸的线的形状，或者具有插塞的形状。当源极连接结构19具有插塞的形状时，源极连接结构19可以沿着第二方向II以预定距离布置。
源极连接结构19可以包括第一导电图案19A和第二导电图案19B。第一导电图案19A穿过存储器层14并连接到连接图案15。第二导电图案19B连接到第一导电图案19A。第二导电图案19B可以包括电阻比第一导电图案19A的电阻低的材料。例如，第一导电图案19A可以包括多晶硅，而第二导电图案19B可以包括诸如钨之类的金属。
间隔件20可以形成在源极连接结构19的侧壁上。间隔件20可以包括诸如氧化物之类的绝缘材料并且使导电层11A和11B与源极接触结构19彼此绝缘。
根据上述结构，第一沟道行RW1和第二沟道行RW2在一个存储块MB中非对称地布置在源极连接结构19的两侧。另外，第二沟道行RW2当中的一些第二沟道行RW2包括虚拟沟道图案13B，并且通过虚拟沟道图案13B施加擦除偏压。因此，能够使用虚拟沟道图案13B来实现阱连接结构。
此外，虚拟沟道图案13B仅位于源极连接结构19的另一侧，使得源极连接结构的一侧的宽度能够比源极连接结构19的另一侧的宽度窄。因此，能够减小一个存储块MB所占用的面积，因此，能够提高存储器装置的集成度。
图2A和图2B是例示根据本公开的实施方式的半导体器件的结构的布局。图2A例示了第一存储块的布局，而图2B例示了第二存储块的布局。
根据本公开的实施方式的半导体器件可以包括多个存储块，并且多个存储块可以包括不同数量的沟道行。例如，多个存储块可以包括第一存储块和第二存储块，并且第一存储块中所包括的沟道行的数量可以与第二存储块中所包括的沟道行的数量不同。
参照图2A，第一存储块MB1可以包括位于源极连接结构19的一侧的n个第一沟道行RW1和位于源极连接结构19的另一侧的n+k个第二沟道行RW2。因此，在第一存储块MB1中，第一沟道行RW1和第二沟道行RW2可以非对称地布置在源极连接结构19的两侧。
参照图2B，第二存储块MB2可以包括位于源极连接结构19的一侧的n个第一沟道行RW1和位于源极连接结构19的另一侧的n个第二沟道行RW2。因此，在二存储块MB1中，第一沟道行RW1和第二沟道行RW2可以对称地布置在源极连接结构19的两侧。
根据该结构，第二存储块MB2的区域比第一存储块MB1的区域窄。因此，半导体器件包括具有不同类型的第一存储块MB1和第二存储块MB2两者，从而与仅包括第一存储块MB1的半导体器件相比，能够提高半导体器件的集成度。例如，半导体器件可以包括所有存储块当中10％至50％的比率的第二存储块MB2。
图3A至图3K是例示根据本公开的实施方式的半导体器件的制造方法的截面图。在下文中，将不再重复与上述实施方式的内容重复的内容的描述。
参照图3A，在基板30中形成牺牲层31。例如，在第一基板30A中形成沟槽T，然后在沟槽T中形成牺牲层31。随后，在第一基板30A上形成第二基板30B。因此，形成包括牺牲层31的基板30。基板30可以是基板，并且可以是例如半导体基板。另外，牺牲层31可以包括对基板30具有高蚀刻选择比(etch selectivity)的材料。例如，用于牺牲层31的合适材料可以包括钛的氮化物，并且用于基板30的合适材料可以包括多晶硅、和氧化物(诸如硅的氧化物)等。
另一方面，一个沟槽T可以形成在单个存储块MB中，或者多个沟槽T可以形成在单个存储块MB中。当在单个存储块MB中形成多个沟槽T时，留在沟槽T之间的第一基板30A可以用作用于支撑在后续工艺中形成的层叠结构的支撑结构。
随后，在第二基板30B上方形成第一层叠结构ST1。第一层叠结构ST1可以包括至少一个第一材料层32和至少一个第二材料层33。第一材料层32和第二材料层33可以交替层叠。第一材料层32可以用于形成存储器单元、选择晶体管等的栅极，而第二材料层33可以用于使层叠的栅极彼此绝缘。
第一材料层32可以包括对第二材料层33具有高蚀刻选择比的材料。在示例中，第一材料层32可以是包括氮化物等的牺牲层，而第二材料层33可以是包括氧化物等的绝缘层。在另一示例中，第一材料层32可以是包括多晶硅、钨等的导电层，而第二材料层33可以是包括氧化物等的绝缘层。在又一示例中，第一材料层32可以是包括掺杂的多晶硅等的导电层，而第二材料层33可以是包括未掺杂的多晶硅等的牺牲层。
参照图3B，形成穿过第一层叠结构ST1以露出第二基板30B的分隔绝缘图案34。例如，分隔绝缘图案34可以具有沿一个方向延伸的线条的形状，诸如图1C中所示的沿第二方向II延伸的分隔绝缘图案21。因此，第一层叠结构ST1被分隔绝缘图案34分隔成多个图案。
例如，在层叠结构ST1上形成掩模图案，然后通过使用掩模图案作为蚀刻屏障物蚀刻第一层叠结构ST1来形成第一狭缝SL1。第一狭缝SL1可以形成为穿过第一层叠结构ST1中包括的所有第一材料层32的深度。第一狭缝SL1可以露出第二基板30的表面。随后，在第一狭缝SL1中形成分隔绝缘图案34。分隔绝缘图案34可以包括诸如绝缘氧化物材料(例如，二氧化硅)之类的绝缘材料。
参照图3C，在第一层叠结构ST1上形成第二层叠结构ST2。第二层叠结构ST2可以包括至少一个第三材料层35和至少一个第四材料层36。第三材料层35和第四材料层36可以交替层叠。第三材料层35可以用于形成存储器单元、选择晶体管等的栅极，而第四材料层36可以用于使层叠的栅极彼此绝缘。
第三材料层35可以包括对第四材料层36具有高蚀刻选择比的材料。在示例中，第三材料层35可以是包括氮化物等的牺牲层，而第四材料层36可以是包括氧化物等的绝缘层。在另一示例中，第三材料层35可以是包括多晶硅、钨等的导电层，而第四材料层36可以是包括氧化物等的绝缘层。在又一示例中，第三材料层35可以是由包括例如掺杂的多晶硅等的导电材料形成的导电层，而第四材料层36可以是包括未掺杂的多晶硅等的牺牲层。第三材料层35可以由与第一材料层32相同的材料形成，而第四材料层36可以由与第二材料层33相同的材料形成。
因此，形成层叠结构ST。如上所述，第一层叠结构ST1和第二层叠结构ST2分别形成，使得各层叠结构ST中的层叠层能够具有不同的宽度。例如，第一材料层32和第二材料层33的宽度可以具有比第三材料层35和第四材料层36的宽度窄。第一材料层32可以用于形成源极选择线，而第三材料层35可以用于形成字线或漏极选择线。
参照图3D，形成穿过层叠结构ST的第一开口OP1。第一开口OP1可以位于第一区域R1和第二区域R2中，但不位于第三区域R3中。第一开口OP1可以形成为它们使牺牲层31露出的深度。另外，形成于第二区域R2中的一些第一开口OP1可以与分隔绝缘图案34交叠。在以下过程中，虚拟沟道图案将形成在一些第一开口OP1中。
与第一区域R1相比，可以在第二区域R2中形成数量更大的第一开口OP1。例如，在第一区域R1中可以形成n个第一开口行，而在第二区域R2中可以形成n+k个第一开口行。
随后，通过第一开口OP1去除牺牲层31。因此，形成第二开口OP2。另外，第一开口OP1和第二开口OP2一体地连通。留在第一开口OP1之间的第一基板可以支撑层叠结构ST。
参照图3E，形成穿过层叠结构的第一区域R1的第一沟道行RW1和穿过层叠结构ST的第二区域R2的第二沟道行RW2。例如，在第一区域R1的第一开口OP1中形成沟道图案38A，而在第二区域R2的第一开口OP1中形成沟道图案38A和虚拟沟道图案38B。另外，在第二开口OP2中形成用于将沟道图案38A和虚拟沟道图案38B彼此连接的连接图案38C。
沟道图案38A、虚拟沟道图案38B和连接图案38C可以形成为单层。例如，可以在第一开口OP1和第二开口OP2的内壁上共形地形成存储器层37，然后在存储器层37上共形地形成半导体层38。随后，在半导体层38上形成间隙填充层39以填充第一开口OP1和第二开口OP2。存储器层37可以包括电荷阻挡层、数据储存层和隧道绝缘层中的至少之一。半导体层38可以包括诸如硅或锗之类的半导体材料。间隙填充层39可以包括诸如氧化物(例如，硅氧化物)和聚硅氮烷(PSZ)之类的绝缘材料。半导体层38中形成于第一区域R1的第一开口OP1中的区域构成第一沟道行RW1。半导体层38中形成于第二区域R2的第一开口OP1中的区域构成第二沟道行RW2。
参照图3F，通过经由蚀刻间隙填充层39进行部分地去除来重新打开第一开口OP1的相应顶部区域。随后，在层叠结构ST上形成第一导电层40以填充第一开口OP1的重新打开的顶部区域并形成层叠结构ST上方的层。第一导电层40可以由导电材料制成，并且可以包括第一类型的杂质。例如，在实施方式中，第一导电层40可以是包括N型杂质的多晶硅层。
参照图3G，选择性地去除第一导电层40中位于虚拟沟道图案38B上的区域。例如，在第一导电层40上形成包括露出虚拟沟道图案38所位于的区域的开口的掩模图案41。随后，使用掩模图案41作为蚀刻屏障物来蚀刻第一导电层40。在蚀刻第一导电层40的工艺中可以同时蚀刻虚拟沟道图案38B。因此，第一开口OP1中的虚拟沟道图案38B所位于的一些区域被重新打开。
参照图3H，去除掩模图案41，然后形成第二导电层42。第二导电层42可以由导电材料制成，并且可以包括与第一类型不同的第二类型的杂质。例如，在实施方式中，第二导电层42可以是包括P型杂质的多晶硅层。
参照图3I，通过平坦化第一导电层40和第二导电层42直到露出层叠结构ST的表面，来形成第一焊盘40A和第二焊盘42A。第一焊盘40A可以位于间隙填充层39上，并且与沟道图案38A的内表面接触。第二焊盘42A可以位于间隙填充层39和虚拟沟道图案38B上，并且与虚拟沟道图案38B的上表面接触。在实施方式中，第二焊盘42A的宽度W2可以比第一焊盘40A的宽度W1的宽。
在实施方式中，可以仅使用第一导电层40来形成第一焊盘40A和第二焊盘42A。例如，在通过平坦化图3F的第一导电层40形成第一焊盘40A和第二焊盘42A之后，可以用第二类型的杂质选择性掺杂第二焊盘42A。
参照图3J，形成穿过层叠结构ST的第二狭缝SL2。例如，在掩模图案43形成于层叠结构ST上之后，通过使用掩模图案43作为蚀刻屏障物蚀刻层叠结构ST来形成第二狭缝SL2。
第二狭缝SL2可以位于第三区域R3中。第二狭缝SL2可以位于相邻存储块MB之间的边界处。第二狭缝SL2可以具有沿一个方向延伸的线的形状，或者具有插塞形状并且可以彼此相距预定距离地布置。此外，第二狭缝SL2可以形成为它们使层叠结构ST中所包括的第一材料层32和第三材料层35露出的深度。第二狭缝SL2可以部分地穿过基板30，但是他们不露出连接图案38C和围绕连接图案38C的存储器层37。
随后，可以根据构成第一材料层32和第三材料层35的材料执行附加工艺。在示例中，当第一材料层32和第三材料层35是牺牲层而第二材料层33和第四材料层36是绝缘层时，第一材料层32和第三材料层35被导电层44代替。在形成导电层44之前，可以在去除了第一材料层32和第三材料层35的区域中附加形成存储器层。在另一示例中，当第一材料层32和第三材料层35是导电层而第二材料层33和第四材料层36是绝缘层时，可以执行硅化工艺。在又一示例中，当第一材料层32和第三材料层35是导电层而第二材料层33和第四材料层36是牺牲层时，第二材料层33和第四材料层36可以被绝缘层代替。
参照图3K，间隔件45形成在第二狭缝SL2中。间隔件45可以由例如氧化物的绝缘材料形成。随后，通过蚀刻通过第二狭缝SL2露出的基板30来露出存储器层37，然后蚀刻存储器层37。因此，露出连接图案38C。
随后，在第二狭缝SL2中形成源极连接结构46。源极连接结构46可以直接连接到连接图案38C。此外，源极连接结构46可以包括填充在第二狭缝SL2的下部区域中的第一导电图案46A和填充在第二狭缝SL2的上部区域中的第二导电图案46B。第二导电图案46B可以包括电阻比第一导电图案46A的电阻低的材料。例如，用于第一导电图案46A的合适材料可以包括多晶硅，而用于第二导电图案46B的合适材料可以包括金属。
可以使用包括例如沉积法、选择性生长法等的合适方法形成第一导电图案46A和第二导电图案46B。例如，可以通过使用沉积工艺沉积多晶硅层，然后执行回蚀工艺来形成第一导电图案46A。另选地，可以通过使用选择性生长工艺，使得从连接图案38C生长多晶硅层来形成第一导电图案46A。另外，可以通过沉积包括例如钨等的金属层然后执行平坦化工艺直到露出掩模图案43的表面来形成第二导电图案46B。
随后，尽管附图中未示出，但是可以形成连接到沟道图案38A和虚拟沟道图案38B的线。例如，可以形成连接到沟道图案38A的位线、连接到虚拟沟道图案38B的阱线等。
图4是例示根据本公开的实施方式的存储器系统的配置的框图。
参照图4，根据本公开的实施方式的存储器系统1000可以包括存储器装置1200和控制器1100。
存储器装置1200用于存储数据。数据可以具有各种数据格式，诸如文本、图形和软件代码。存储器装置1200可以是非易失性存储器。此外，存储器装置1200可以具有参照图1A至图3K描述的结构，并且可以根据参照图1A至图3K描述的制造方法来制造。在实施方式中，存储器装置1200可以包括：层叠结构；穿过层叠结构的源极连接结构；位于源极连接结构的一侧的n个第一沟道行，n个第一沟道行包括沟道图案；位于源极连接结构的另一侧的n+k个第二沟道行，n+k个第二沟道行包括沟道图案或虚拟沟道图案。存储器装置1200的结构和制造方法与上述相同，因此，不再重复其详细描述。
控制器1100连接到主机和存储器装置1200，并且被配置为响应于来自主机的请求而访问存储器装置1200。例如，控制器1100被配置为控制存储器装置1200的读取操作、写入操作、擦除操作和后台操作。
控制器1100可以包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码(ECC)电路1140和存储器接口1150等。
RAM 1110可以用作CPU 1120的工作存储器，存储器装置1200和主机之间的缓存存储器，以及存储器装置1200和主机之间的缓冲存储器。作为参考，RAM 1110可以用静态随机存取存储器(SRAM)、只读存储器(ROM)等代替。
CPU 1120可以被配置为控制控制器1100的操作。例如，CPU 1120可以被配置为操作RAM 1110中存储的诸如闪存转换层(FTL)之类的固件。
主机接口1130被配置为与主机接口连接。例如，控制器1100使用诸如以下的各种接口协议中至少之一与主机通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、快速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行-ATA协议、并行-ATA协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议和私有协议。
ECC电路1140被配置为例如使用纠错码(ECC)来检测并校正包括在从存储器装置1200读取的数据中的错误。
存储器接口1150可以被配置为与存储器装置1200接口连接。例如，存储器接口1150可以包括NAND接口和NOR接口中至少之一。
控制器1100还可以包括用于临时存储数据的缓冲存储器(未示出)。缓冲存储器可以用于临时存储通过主机接口1130向外部传送的数据或者通过存储器接口1150从存储器装置1200传送的数据。控制器1100还可以包括存储用于与主机接口连接的代码数据的ROM。
如上所述，根据本公开的实施方式的存储器系统1000包括具有改进的集成度和改进的特性的存储器装置1200，因此还能够提高存储器系统1000的集成度和特性。
图5是例示根据本公开的实施方式的存储器系统的配置的框图。在下文中，将不再重复与上述内容重复内容的描述。
参照图5，根据本公开的实施方式的存储器系统1000'可以包括存储器装置1200'和控制器1100。控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140、和存储器接口1150等。
存储器装置1200'可以是非易失性存储器。此外，存储器装置1200'可以具有参照图1A至图3K描述的结构并且可以根据参照图1A至图3K描述的制造方法来制造。在实施方式中，存储器装置1200'可以包括：层叠结构；穿过层叠结构的源极连接结构；位于源极连接结构的一侧的n个第一沟道行，n个第一沟道行包括沟道图案；以及位于源极连接结构的另一侧的n+k个第二沟道行，n+k个第二沟道行包括沟道图案或虚拟沟道图案。存储器装置1200'的结构和制造方法与上述相同，因此，不再重复其详细描述。
存储器装置1200'可以是包括多个存储器芯片的多芯片封装件。多个存储器芯片可以被划分为被配置为经由第一通道至第k通道(CH1至CHk)与控制器1100通信的多个组。另外，一个组中所包括的存储器芯片可以被配置为经由公共通道与控制器1100通信。作为参考，存储器系统1000'可以被修改为使得一个存储器芯片连接到一个信道。
如上所述，根据本公开的实施方式的存储器系统1000'包括具有改进的集成度和改进的特性的存储器装置1200'，因此能够改进存储器系统1000'的集成度和特性。具体而言，存储器装置1200'被配置为多芯片封装件，使得能够增加存储器系统1000'的数据存储容量，并且能够提高存储器系统1000'的操作速度。
图6是例示根据本公开的实施方式的计算系统的配置的框图。在下文中，将不再重复与上述内容重复的内容的描述。
参照图6，根据本公开的实施方式的计算系统2000可以包括存储器装置2100、CPU2200、RAM 2300、用户接口2400、电源2500、和系统总线2600等。
存储器装置2100存储通过用户接口2400提供的数据、由CPU 2200处理的数据等。另外，存储器装置2100通过系统总线2600电连接到CPU 2200、RAM 2300、用户接口2400、和电源2500等。例如，存储器装置2100可以通过控制器(未示出)连接到系统总线2600或直接地连接到系统总线2600。当存储器装置2100直接连接到系统总线2600时，控制器的功能可以由CPU 2200、RAM 2300等执行。
存储器装置2100可以是非易失性存储器。此外，存储器装置2100可以具有参照图1A至图3K描述的结构并且可以根据参照图1A至图3K描述的制造方法来制造。在实施方式中，存储器装置2100可以包括：层叠结构；穿过层叠结构的源极连接结构；位于源极连接结构的一侧的n个第一沟道行，n个第一沟道行包括沟道图案；以及位于源极连接结构的另一侧的n+k个第二沟道行，n+k个第二沟道行包括沟道图案或虚拟沟道图案。存储器装置2100的结构和制造方法与上述相同，因此，不再重复其详细描述。
存储器装置2100可以是参照图5描述的包括多个存储器芯片的多芯片封装件。
如上所述配置的计算系统2000可以是计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数码相机、3维电视、数字录音机、数字音频播放器、数字图像记录仪、数字图像播放器、数字视频记录仪、数字视频播放器、用于在无线环境中通信信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络的各种电子设备之一、RFID设备等。
如上所述，根据本公开的实施方式的计算系统2000包括具有改进的集成度和改进的特性的存储器装置2100，因此也能够改进计算系统2000的特性。
图7是例示根据本公开的实施方式的计算系统的框图。
参照图7，根据本公开的实施方式的计算系统3000可以包括软件层，该软件层包括操作系统3200、应用3100、文件系统3300、和转换层3400等。另外，计算系统3000可以包括存储器装置3500的硬件层等。
操作系统3200可以管理计算系统3000的软件资源、硬件资源等，并控制中央处理单元的程序执行。应用3100是在计算系统3000上运行的各种应用程序之一，并且可以是操作系统3200执行的实用程序。
文件系统3300表示用于管理计算系统3000中的数据、文件等的逻辑结构，并且根据规则来对存储器装置3500中所存储的数据或文件进行组织管理。可以根据计算系统3000中使用的操作系统3200来确定文件系统3300。例如，当操作系统3200是微软的Windows操作系统之一时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。当操作系统3200是Unix/Linux操作系统之一时，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)或日志文件系统(JFS)。
在该附图中，操作系统3200、应用3100和文件系统3300被示为独立的块。然而，应用3100和文件系统3300可以包括在操作系统3200中。
转换层3400响应于来自文件系统3300的请求将地址转换成适合于存储器装置3500的形式。例如，转换层3400将文件系统3300生成的逻辑地址转换为存储器装置3500的物理地址。逻辑地址和物理地址之间的映射信息可以存储为地址转换表。例如，转换层3400可以是闪存转换层(FTL)、通用闪存储存链路层(ULL)等。
存储器装置3500可以是非易失性存储器。此外，存储器装置3500可以具有参照图1A至图3K描述的结构并且可以根据参照图1A至图3K描述的制造方法来制造。在实施方式中，存储器装置3500可以包括：层叠结构；穿过层叠结构的源极连接结构；位于源极连接结构的一侧的n个第一沟道行，n个第一沟道行包括沟道图案；位于源极连接结构的另一侧的n+k个第二沟道行，n+k个第二沟道行包括沟道图案或虚拟沟道图案。存储器装置3500的结构和制造方法与上述相同，因此，不再重复其详细描述。
如上所述配置的计算系统3000可以被划分为在上层区域中执行的操作系统层和在下层区域中执行的控制器层。应用3100、操作系统3200和文件系统3300包括在操作系统层中，并且可以由计算系统3000的工作存储器驱动。此外，转换层3400可以包括在操作系统层或控制器层中。
如上所述，根据本公开的实施方式的计算系统3000包括具有改进的集成度和改进的特性的存储器装置3500，因此也能够改进计算系统3000的特性。
根据本公开，能够提供具有稳定结构和改进的可靠性的半导体器件。此外，在半导体器件的制造中，能够降低工艺的难度水平，能够简化制造工艺，并且能够降低制造成本。
本文已经公开了示例实施方式，并且尽管采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，并非出于限制性目的。在某些情况下，如在提交本申请时的本领域普通技术人员所清楚的，除非另外特别指出，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。
相关申请的交叉引用
本申请要求于2018年5月23日提交的韩国专利申请No.10-2018-0058184的优先权，其全部内容通过引入并入本文。

Claims (24)

1.一种半导体器件，该半导体器件包括：
层叠结构；
第一源极连接结构，所述第一源极连接结构穿过所述层叠结构；
第二源极连接结构，所述第二源极连接结构与所述第一源极连接结构相邻并且穿过所述层叠结构；
第三源极连接结构，所述第三源极连接结构与所述第一源极连接结构相邻并且穿过所述层叠结构；
n个第一沟道行，所述n个第一沟道行位于所述第一源极连接结构和所述第二源极连接结构之间，所述n个第一沟道行包括沟道图案；以及
n+k个第二沟道行，所述n+k个第二沟道行位于所述第一源极连接结构和所述第三源极连接结构之间，所述n+k个第二沟道行当中的至少一个第二沟道行包括虚拟沟道图案，
其中，n和k是正整数，并且
其中，所述第二沟道行当中的n个沟道行包括沟道图案，并且所述第二沟道行当中的k个沟道行包括虚拟沟道图案。
2.根据权利要求1所述的半导体器件，其中，在擦除操作中，通过所述虚拟沟道图案施加擦除偏压。
3. 根据权利要求1所述的半导体器件，该半导体器件还包括：
第一焊盘，所述第一焊盘位于所述沟道图案上方，所述第一焊盘包括第一类型的杂质；以及
第二焊盘，所述第二焊盘位于所述虚拟沟道图案上方，所述第二焊盘包括与所述第一类型不同的第二类型的杂质。
4.根据权利要求1所述的半导体器件，该半导体器件还包括位于所述层叠结构下方的连接图案，所述连接图案将所述第一沟道行和所述第二沟道行与所述第一源极连接结构至所述第三源极连接结构联接。
5. 根据权利要求4所述的半导体器件，其中，所述第一源极连接结构至所述第三源极连接结构中的每一个包括：
第一导电图案，所述第一导电图案连接到所述连接图案；以及
第二导电图案，所述第二导电图案连接到所述第一导电图案，所述第二导电图案的电阻比所述第一导电图案的电阻低。
6.根据权利要求5所述的半导体器件，其中，所述第一导电图案包括多晶硅，并且所述第二导电图案包括金属。
7.根据权利要求1所述的半导体器件，其中，所述层叠结构包括：
至少一条第一选择线；
多条字线，所述多条字线形成在所述至少一条第一选择线上方；
至少一条第二选择线，所述至少一条第二选择线形成在所述多条字线上方；以及
分隔绝缘图案，所述分隔绝缘图案穿过至少一条第一选择线，所述分隔绝缘图案与包括虚拟沟道图案的沟道行交叠。
8.根据权利要求7所述的半导体器件，其中，所述第一选择线的宽度比所述字线的宽度窄。
9.根据权利要求1所述的半导体器件，其中，所述半导体器件包括多个存储块，并且所述多个存储块当中的第一存储块和第二存储块包括不同数量的沟道行。
10.根据权利要求9所述的半导体器件，其中，所述第一存储块包括n个第一沟道行和n个第二沟道行，并且所述第二存储块包括n个第一沟道行和n+k个第二沟道行。
11. 一种半导体器件，该半导体器件包括：
第一存储块，所述第一存储块包括第一层叠结构、彼此相邻的第一源极连接结构以及在所述第一源极连接结构之间并且穿过所述第一层叠结构的n个第一沟道行；以及
第二存储块，所述第二存储块包括第二层叠结构、彼此相邻的第二源极连接结构以及在所述第二源极连接结构之间并且穿过所述第二层叠结构的n+k个第二沟道行，
其中，n和k是正整数，并且
其中，所述第二沟道行当中的n个沟道行包括沟道图案，并且所述第二沟道行当中的k个沟道行包括虚拟沟道图案。
12. 根据权利要求11所述的半导体器件，该半导体器件还包括：
第一焊盘，所述第一焊盘位于所述沟道图案上方，所述第一焊盘包括第一类型的杂质；以及
第二焊盘，所述第二焊盘位于所述虚拟沟道图案上方，所述第二焊盘包括与所述第一类型不同的第二类型的杂质。
13.一种制造半导体器件的方法，该方法包括以下步骤：
形成包括第一区域、第二区域以及位于所述第一区域和所述第二区域之间的第三区域的层叠结构；
形成穿过所述层叠结构的所述第一区域的n个第一沟道行；
形成穿过所述层叠结构的所述第二区域的n+k个第二沟道行，其中，所述n+k个第二沟道行包括虚拟沟道图案；以及
形成穿过所述层叠结构的所述第三区域的源极连接结构，
其中，n和k是正整数，
其中，形成所述源极连接结构的步骤包括：
在所述第一沟道行的一侧设置第一源极连接结构；
在所述第一沟道行的另一侧设置第二源极连接结构；
在所述第二沟道行的一侧设置所述第一源极连接结构；以及
在所述第二沟道行的另一侧设置第三源极连接结构，并且
其中，所述第二沟道行当中的n个第二沟道行包括沟道图案，并且所述第二沟道行当中的k个第二沟道行包括所述虚拟沟道图案。
14.根据权利要求13所述的方法，其中，在擦除操作中，通过所述虚拟沟道图案施加擦除偏压。
15.根据权利要求13所述的方法，其中，形成层叠结构的步骤包括以下步骤：
交替地形成第一材料层和第二材料层；
形成穿过所述第一材料层和所述第二材料层的分隔绝缘图案；以及
在所述第一材料层和所述第二材料层上交替地形成第三材料层和第四材料层。
16.根据权利要求15所述的方法，其中，所述分隔绝缘图案与k个第二沟道行中至少一个第二沟道行交叠。
17.根据权利要求13所述的方法，该方法还包括以下步骤：在形成所述层叠结构之前形成牺牲层。
18.根据权利要求17所述的方法，其中，形成第一沟道行和第二沟道行的步骤包括以下步骤：
形成穿过所述层叠结构的所述第一区域和所述第二区域的第一开口；
通过经由所述第一开口去除所述牺牲层来形成第二开口；以及
在所述第一开口和所述第二开口中形成半导体层。
19.根据权利要求18所述的方法，其中，所述半导体层包括位于所述第一区域的第一开口中的沟道图案、位于所述第二区域的第一开口中的沟道图案和虚拟沟道图案、以及所述第二开口中的连接图案。
20. 根据权利要求13所述的方法，该方法还包括以下步骤：
形成连接到所述第二沟道行当中的n个沟道行的第一焊盘，所述第一焊盘包括第一类型的杂质；以及
形成连接到所述第二沟道行当中的k个沟道行的第二焊盘，所述第二焊盘包括与所述第一类型不同的第二类型的杂质。
21.根据权利要求13所述的方法，其中，形成源极连接结构的步骤包括以下步骤：
形成穿过所述层叠结构的所述第三区域的开口；
在所述开口中形成连接到所述第一沟道行和所述第二沟道行的第一导电图案；以及
在所述开口中形成连接到所述第一导电图案的第二导电图案，所述第二导电图案的电阻比所述第一导电图案的电阻低。
22.根据权利要求13所述的方法，其中，所述半导体器件包括多个存储块，并且所述多个存储块当中的第一存储块和第二存储块包括不同数量的沟道行。
23.根据权利要求22所述的方法，其中，所述第一存储块包括n个第一沟道行和n个第二沟道行，并且所述第二存储块包括n个第一沟道行和n+k个第二沟道行。
24.一种半导体器件，该半导体器件包括：
层叠结构；
第一源极连接结构，所述第一源极连接结构穿过所述层叠结构；
第二源极连接结构，所述第二源极连接结构与所述第一源极连接结构相邻并且穿过所述层叠结构；
第三源极连接结构，所述第三源极连接结构与所述第一源极连接结构相邻并且穿过所述层叠结构；
n个第一沟道行，所述n个第一沟道行形成在所述层叠结构中并且在所述第一源极连接结构和所述第二源极连接结构之间，所述n个第一沟道行包括沟道图案；以及
n+k个第二沟道行，所述n+k个第二沟道行形成在所述层叠结构中并且在所述第一源极连接结构和所述第三源极连接结构之间，
其中，n和k是正整数，并且
其中，所述第二沟道行当中的n个沟道行包括沟道图案，并且所述第二沟道行当中的k个沟道行包括虚拟沟道图案。
CN201910042956.0A 2018-05-23 2019-01-17 半导体器件及其制造方法 Active CN110534520B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0058184 2018-05-23
KR1020180058184A KR102682342B1 (ko) 2018-05-23 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN110534520A CN110534520A (zh) 2019-12-03
CN110534520B true CN110534520B (zh) 2024-04-09

Family

ID=68614072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910042956.0A Active CN110534520B (zh) 2018-05-23 2019-01-17 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US10644026B2 (zh)
CN (1) CN110534520B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031113A (ja) * 2018-08-21 2020-02-27 キオクシア株式会社 半導体記憶装置およびその製造方法
KR102585085B1 (ko) * 2019-03-01 2023-10-04 양쯔 메모리 테크놀로지스 씨오., 엘티디. 비트 라인 수가 증가된 아키텍처를 가진 3차원 메모리 소자
JP2020150234A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体記憶装置
KR20210015172A (ko) * 2019-08-01 2021-02-10 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US11075219B2 (en) 2019-08-20 2021-07-27 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11205654B2 (en) 2019-08-25 2021-12-21 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195848B2 (en) 2019-08-25 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11244955B2 (en) 2019-08-25 2022-02-08 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195850B2 (en) 2019-10-18 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11094627B2 (en) * 2019-10-25 2021-08-17 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11101210B2 (en) 2019-10-25 2021-08-24 Micron Technology, Inc. Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US11094595B2 (en) 2019-12-27 2021-08-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11444093B2 (en) 2020-01-10 2022-09-13 Micron Technology, Inc. Memory arrays and methods of forming memory arrays
JP7313489B2 (ja) 2020-01-20 2023-07-24 長江存儲科技有限責任公司 ３次元メモリデバイスのローカルコンタクトおよびそれを形成するための方法
KR20220028929A (ko) * 2020-08-31 2022-03-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
CN113725223B (zh) * 2021-08-30 2023-10-27 长江存储科技有限责任公司 半导体工艺以及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760740A (zh) * 2011-04-29 2012-10-31 海力士半导体有限公司 非易失性存储器件及其制造方法
CN106169476A (zh) * 2015-05-20 2016-11-30 三星电子株式会社 包括辅助位线的半导体装置
CN106992180A (zh) * 2016-01-21 2017-07-28 爱思开海力士有限公司 半导体装置
CN107527915A (zh) * 2016-06-22 2017-12-29 三星电子株式会社 存储器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102108879B1 (ko) * 2013-03-14 2020-05-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20150061429A (ko) * 2013-11-27 2015-06-04 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102128465B1 (ko) 2014-01-03 2020-07-09 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR102409748B1 (ko) * 2015-07-28 2022-06-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102485088B1 (ko) * 2015-11-10 2023-01-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102589594B1 (ko) * 2016-03-02 2023-10-17 삼성전자주식회사 반도체 메모리 소자
KR102608180B1 (ko) * 2016-06-01 2023-12-01 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US10403719B2 (en) * 2016-11-29 2019-09-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
KR102649162B1 (ko) * 2017-02-27 2024-03-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20180129457A (ko) * 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102432379B1 (ko) * 2017-10-16 2022-08-12 삼성전자주식회사 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760740A (zh) * 2011-04-29 2012-10-31 海力士半导体有限公司 非易失性存储器件及其制造方法
CN106169476A (zh) * 2015-05-20 2016-11-30 三星电子株式会社 包括辅助位线的半导体装置
CN106992180A (zh) * 2016-01-21 2017-07-28 爱思开海力士有限公司 半导体装置
CN107527915A (zh) * 2016-06-22 2017-12-29 三星电子株式会社 存储器件

Also Published As

Publication number Publication date
US20190363100A1 (en) 2019-11-28
CN110534520A (zh) 2019-12-03
KR20190133362A (ko) 2019-12-03
US10644026B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN110534520B (zh) 半导体器件及其制造方法
US11437390B2 (en) Semiconductor device and method of manufacturing the same
US11037939B2 (en) Semiconductor device and method of manufacturing the same
CN108695335B (zh) 半导体装置及其制造方法
CN108933141B (zh) 半导体器件及其制造方法
US9634016B2 (en) Semiconductor device and method of manufacturing the same
KR102594494B1 (ko) 반도체 장치 및 그 제조 방법
US10049743B2 (en) Semiconductor device and method of manufacturing the same
CN110310959B (zh) 半导体器件及其制造方法
CN109671712B (zh) 半导体器件及其制造方法
CN109346469B (zh) 半导体器件及其制造方法
CN109003955B (zh) 半导体装置及其制造方法
KR20170022481A (ko) 반도체 장치 및 그 제조 방법
CN112201659B (zh) 半导体装置以及制造半导体装置的方法
CN110246844B (zh) 半导体器件以及该半导体器件的制造方法
CN112864160B (zh) 半导体装置及半导体装置的制造方法
CN112310098B (zh) 半导体装置及其制造方法
US20210091109A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR102682342B1 (ko) 반도체 장치 및 그 제조 방법
US11145675B2 (en) Semiconductor device and manufacturing method of the semiconductor device
KR20220168000A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant