CN110291785A - 图像传感器、控制图像传感器的方法及电子设备 - Google Patents

图像传感器、控制图像传感器的方法及电子设备 Download PDF

Info

Publication number
CN110291785A
CN110291785A CN201880011592.3A CN201880011592A CN110291785A CN 110291785 A CN110291785 A CN 110291785A CN 201880011592 A CN201880011592 A CN 201880011592A CN 110291785 A CN110291785 A CN 110291785A
Authority
CN
China
Prior art keywords
capacitor
transistor
comparator
switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880011592.3A
Other languages
English (en)
Other versions
CN110291785B (zh
Inventor
丹羽笃亲
山下知宪
马上崇
植野洋介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202211024796.5A priority Critical patent/CN115942133A/zh
Priority claimed from PCT/JP2018/005650 external-priority patent/WO2018159343A1/en
Publication of CN110291785A publication Critical patent/CN110291785A/zh
Application granted granted Critical
Publication of CN110291785B publication Critical patent/CN110291785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H04N25/534—Control of the integration time by using differing integration times for different sensor regions depending on the spectral component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供一种图像传感器，其包括：像素部，其被配置为包括布置在其中的多个像素；和AD转换单元，其被配置为基于信号的第一电压和用作参考的第二电压之间的比较结果对像素信号执行模数(AD)转换，所述第一电压是通过电容将像素的像素信号和在与像素信号相反的方向上线性变化的参考信号相加而获得的。

Description

图像传感器、控制图像传感器的方法及电子设备
技术领域
本发明涉及图像传感器、控制图像传感器的方法以及电子设备，尤其涉及降低功耗的图像传感器、控制图像传感器的方法以及电子设备。
背景技术
在相关技术中，存在一种CMOS图像传感器，其通过使比较器对模拟像素信号与具有线性减小的斜坡波形的参考信号进行比较，并且直到参考信号变得小于像素信号为止进行计时来对像素信号执行模数(AD)转换(例如，参见专利文献1)。
引用列表
专利文献
[专利文献1]
JP 2009-124513A
发明内容
技术问题
图像传感器中使用的一些传统的模数转换器(ADC)存在功耗大的问题，其中很大一部分可归因于ADC的比较器。图像传感器中使用的其他类型的ADC存在以下问题：ADC的比较器在输出信号中引入了不想要的失真。除了其他可能的因素之外，这些失真可归因于在执行反转操作时比较器的信号中出现的伪像(artifact)。
本发明的一些实施例是鉴于这种情况做出的，并且适于降低功耗。本发明的其他实施例是鉴于这种情况做出的，并且适于在执行反转操作时减少比较器的信号中不想要的伪像的形成。
技术问题的解决方案
根据本发明的第一实施例，提供了一种成像器件，其包括像素和比较器，所述像素被配置为生成像素信号。所述比较器包括：第一电容器，其被配置为接收像素信号；第二电容器，其被配置为接收参考信号；节点，其连接到所述第一电容器和所述第二电容器；第一晶体管，其具有连接到所述节点的栅极；第二晶体管，其连接到所述第一电容器；和第三电容器，其连接在所述第二晶体管的栅极和提供有第一电压的第一线之间。
根据本发明的第二实施例，提供了一种成像器件，其包括像素和比较器，所述像素被配置为生成像素信号。所述比较器包括：第一电容器，其被配置为接收像素信号；第二电容器，其被配置为接收参考信号；节点，其连接到所述第一电容器和所述第二电容器；第一晶体管，其具有连接到节点的栅极；第二晶体管，其设置在提供有第一固定电压的第一线和所述第一晶体管之间，其中所述第一晶体管连接在所述第二晶体管和提供有不同于所述第一固定电压的第二固定电压的第二线之间，并且其中所述第二晶体管的栅极与所述节点隔离。
本发明的有益效果
根据本发明的第一至第二实施例，能够降低功耗。根据第二实施例，可以减少在执行反转操作时在比较器的信号中不想要的伪像的形成。
注意，这里描述的效果并非是限制性的，并且可以表现为在本发明中描述的期望的任何效果。
附图说明
图1是示出应用本发明的图像传感器的实施例的框图。
图2是示出单位像素的配置示例的电路图。
图3是示出图1中比较器的第一实施例的电路图。
图4是用于说明比较器的操作的时序图。
图5是用于说明相关技术中的比较器的操作的图。
图6是用于说明图3所示的比较器的效果的图。
图7是示出图3中所示的比较器的第一变形例的电路图。
图8是示出图3中所示的比较器的第二变形例的电路图。
图9是示出图3中所示的比较器的第三变形例的电路图。
图10是示出图3中所示的比较器的第四变形例的电路图。
图11是用于说明图10中的比较器的操作的时序图。
图12是示出图3中所示的比较器的第五变形例的电路图。
图13是示出图3中所示的比较器的第六变形例的电路图。
图14是示出图3中所示的比较器的第七变形例的电路图。
图15是示出图3中所示的比较器的第八变形例的电路图。
图16是用于说明输入到差分放大器的参考信号根据输入电容比的变化的图。
图17是示出图15中所示的比较器的第一具体示例的电路图。
图18是示出图15中所示的比较器的第二具体示例的电路图。
图19是示出图3中所示的比较器的第九变形例的电路图。
图20是示出图1中所示的比较器的第二实施例的电路图。
图21是用于说明图20所示的比较器的操作的时序图。
图22是示出图20中所示的比较器的第一变形例的电路图。
图23是示出图20中所示的比较器的第二变形例的电路图。
图24是示出图20中所示的比较器的第三变形例的电路图。
图25是示出图20中所示的比较器的第四变形例的电路图。
图26是示出图20中所示的比较器的第五变形例的电路图。
图27是示出图20中所示的比较器的第六变形例的电路图。
图28是用于说明图27所示的比较器的操作的时序图。
图29是示出图20中所示的比较器的第七变形例的电路图。
图30是示出图20中所示的比较器的第八变形例的电路图。
图31是示出图30中所示的比较器的第一具体示例的电路图。
图32是示出图30中所示的比较器的第二具体示例的电路图。
图33是示出图1中所示的比较器的第三实施例的电路图。
图34是用于说明图33所示的比较器的操作的时序图。
图35是示出图1中所示的比较器的第三实施例的变形例的电路图。
图36是用于说明图35所示的比较器的操作的时序图。
图37是用于说明图35所示的比较器的操作的时序图。
图38是用于说明图35所示的比较器的操作的时序图。
图39示出了图像传感器的使用示例。
图40是示出电子设备的配置示例的框图。
图41是示出车辆控制系统的示意性配置的示例的框图。
图42是示出车外信息检测部和成像部的安装位置的示例的说明图。
图43是示出可以应用根据本发明的实施例的技术的层叠型固态成像器件的配置示例的概要的图。
图44是示出层叠型固态成像器件的第一配置示例的剖视图。
图45是示出层叠型固态成像器件的第二配置示例的剖视图。
图46是示出层叠型固态成像器件的第三配置示例的剖视图。
图47是示出可以应用根据本发明的实施例的技术的层叠型固态成像器件的另一配置示例的剖视图。
具体实施方式
以下，将参考附图详细描述用于实施本发明的实施例(下文中称为“实施例”)。将以下面的顺序进行说明。
1.第一实施例(差分型放大器用于比较器的示例)
2.第一实施例的变形例
3.第二实施例(单个型放大器用于比较器的示例)
4.第二实施例的变形例
5.第三实施例
6.第三实施例的变形例
7.其他变形例
8.图像传感器的应用示例
<<1.第一实施例>>
首先，将参考图1至图6说明本发明的第一实施例。
<图像传感器的配置示例>
图1是示出应用本发明的图像传感器100的实施例的框图。
图像传感器100包括像素部101、时序控制电路102、垂直扫描电路103、数模转换器件(DAC)104、模数转换器件(ADC)组105、水平传输扫描电路106、放大器电路107和信号处理电路108。
包括光电转换元件的单位像素(下文中，也简称为像素)在像素部101中以矩阵形状布置，该光电转换元件将入射光光电转换成基于光强度的电荷量。稍后将参考图2对单位像素的具体电路配置进行说明。此外，在矩阵形状的像素布置中，对于每行，像素驱动线109在图中的左右方向(像素行的像素布置方向/水平方向)上布置，对于每列，垂直信号线110在图中的上下方向(像素列的像素布置方向/垂直方向)上布置。像素驱动线109的一端连接到与垂直扫描电路103的每一行对应的输出端。尽管在图1中每个像素行示出了一个像素驱动线109，但是也可以针对每个像素行设置两个或更多个像素驱动线109。
时序控制电路102包括被配置为产生各种时序信号的时序发生器(未示出)。时序控制电路102基于各种时序信号(其由时序发生器基于从外部提供的控制信号等产生)来控制垂直扫描电路103、DAC 104、ADC组105、水平传输扫描电路106等的驱动。
垂直扫描电路103由移位寄存器、地址解码器等形成。尽管此处图中省略了具体的配置，但垂直扫描电路103包括读取扫描系统和清除扫描系统。
读取扫描系统按被读取信号的单位像素的行为单位依次执行选择性扫描。同时，在读取扫描之前快门速度的时间，清除扫描系统执行清除(复位)不必要的电荷的清除扫描，该不必要的电荷来自读取扫描系统执行读取扫描的读取行上的单位像素中的光电转换元件。通过清除扫描系统清除(复位)不必要的电荷来执行所谓的电子快门操作。这里，电子快门操作意味着丢弃光电转换元件的光电电荷并重新开始曝光(开始累积光电电荷)的操作。由读取扫描系统通过读取操作读取的信号对应于在先前读取操作之后或电子快门操作之后入射的光的强度。从先前读取操作的读取时刻或电子快门操作的清除时刻到此次执行读取操作的读取时刻的时段是单位像素中的光电电荷累积时间(曝光时间)。
由垂直扫描电路103选择性扫描的像素行中的每个单位像素输出的像素信号VSL经由每列中的垂直信号线110提供给ADC组105。
DAC 104产生参考信号RAMP并且将参考信号RAMP提供给ADC组105，该参考信号RAMP是具有线性增加的斜坡波形的信号。
ADC组105包括比较器121-1至121-n、计数器122-1至122-n以及锁存器123-1至123-n。在下文中，在不需要各自区分的情况下，比较器121-1至121-n、计数器122-1至122-n和锁存器123-1至123-n将简称为比较器121、计数器122和锁存器123。
一个比较器121、一个计数器122和一个锁存器123针对像素部101的每列设置并形成ADC。也就是说，在ADC组105中针对像素部101的每列设置ADC。
比较器121将信号的电压与预定参考电压进行比较，所述信号是通过电容将每个像素输出的像素信号VSL和参考信号RAMP相加而获得的，并且比较器121将表示比较结果的输出信号提供给计数器122。
基于比较器121的输出信号，计数器122通过计时将模拟像素信号转换为由计数值表示的数字像素信号，该计时直到通过电容将像素信号VSL和参考信号RAMP相加而获得的信号超过预定参考电压为止。计数器122将计数值提供给锁存器123。
锁存器123保持从计数器122提供的计数值。锁存器123通过获取对应于信号电平的像素信号的D相的计数值与对应于复位电平的像素信号的P相的计数值之间的差来执行相关双采样(CDS)。
水平传输扫描电路106由移位寄存器、地址解码器等形成，并依次选择性地扫描ADC组105中的与像素列对应的电路部。由锁存器123保持的数字像素信号通过执行选择性扫描的水平传输扫描电路106经由水平传输线111依次传输到放大器电路107。
放大器电路107放大从锁存器123提供的数字像素信号，并将数字像素信号提供给信号处理电路108。
信号处理电路108对从放大器电路107提供的数字像素信号执行预定信号处理，并产生二维图像数据。例如，信号处理电路108执行垂直线缺陷和点缺陷的校正或信号钳位，或者执行诸如并串行转换、压缩、编码、加法、平均和间歇操作等数字信号处理。信号处理电路108将生成的图像数据输出到后级的设备。
<像素的配置示例>
图2是示出像素部101中设置的像素150的配置示例的电路图。
像素150包括作为光电转换元件的光电二极管151，并且包括用于光电二极管151的作为有源元件的四个晶体管，即，传输晶体管152、放大晶体管154、选择晶体管155和复位晶体管156。
光电二极管151对入射光执行光电转换，使其成为与其光强度相应的量的电荷(这里是电子)。
传输晶体管152连接在光电二极管151和浮动扩散部(FD)153之间。当传输晶体管152通过垂直扫描电路103提供的驱动信号TX进入ON状态时，传输晶体管152将累积在光电二极管151中的电荷传输到FD 153。
放大晶体管154的栅极连接到FD 153。放大晶体管154经由选择晶体管155连接到垂直信号线110，并且形成在像素部101外部具有恒流源157的源极跟随器。若选择晶体管155通过从垂直扫描电路103提供的驱动信号SEL变为导通，则放大晶体管154放大FD 153的电位并将表示根据电位的电压的像素信号输出到垂直信号线110。然后，从每个像素150输出的像素信号经由垂直信号线110被提供给ADC组105中的每个比较器121。
复位晶体管156连接在电源VDD和FD 153之间。当复位晶体管156通过垂直扫描电路103提供的驱动信号RST变为导通时，FD 153的电位被复位为电源VDD的电位。
<比较器的配置示例>
图3是示出应用于图1所示的比较器121的比较器200的配置示例的电路图。
比较器200包括差分放大器201、电容器C11至C13、开关SW11和开关SW12。差分放大器201包括PMOS晶体管PT11、PMOS晶体管PT12和NMOS晶体管NT11至NT13。
PMOS晶体管PT11的源极和PMOS晶体管PT12的源极连接到电源VDD1。PMOS晶体管PT11的漏极连接到PMOS晶体管PT11的栅极和NMOS晶体管NT11的漏极。PMOS晶体管PT12的漏极连接到NMOS晶体管NT12的漏极和输出信号OUT1的输出端子T15。NMOS晶体管NT11的源极连接到NMOS晶体管NT12的源极和NMOS晶体管NT13的漏极。NMOS晶体管NT13的源极连接到地线GND1。
而且，PMOS晶体管PT11和PMOS晶体管PT12形成电流镜电路。NMOS晶体管NT11至NT13形成差分比较单元。也就是说，NMOS晶体管NT13通过经由输入端子T14从外部输入的偏置电压VG作为电流源操作，并且NMOS晶体管NT11和NMOS晶体管NT12作为差分晶体管操作。
电容器C11连接在像素信号VSL的输入端子T11和NMOS晶体管NT11的栅极之间，并且作为相对于像素信号VSL的输入电容。
电容器C12连接在参考信号RAMP的输入端子T12和NMOS晶体管NT11的栅极之间，并且作为相对于参考信号RAMP的输入电容。
开关SW11连接在NMOS晶体管NT11的漏极和栅极之间，并且通过经由输入端子T13从时序控制电路102输入的驱动信号AZSW1变为导通或断开。
开关SW12连接在NMOS晶体管NT12的漏极和栅极之间，并且通过经由输入端子T13从时序控制电路102输入的驱动信号AZSW1变为导通或断开。
电容器C13连接在NMOS晶体管NT12的栅极和地线GND1之间。
在下文中，电容器C11、电容器C12和开关SW11的连接点将被称为节点HiZ。在下文中，NMOS晶体管NT12的栅极、电容器C13和开关SW12的连接点将被称为节点VSH。
<比较器的操作>
接下来，将参考图4中的时序图说明比较器200的操作。图4是驱动信号AZSW1、参考信号RAMP、像素信号VSL、节点VSH、节点HiZ和输出信号OUT1的时序图。
在时刻t1，驱动信号AZSW1被设置为高电平。然后，开关SW11和开关SW12变为导通，并且NMOS晶体管NT11的漏极和栅极以及NMOS晶体管NT12的漏极和栅极连接。参考信号RAMP被设置为预定复位电平。此外，作为读取目标的像素150的FD 153被复位，并且像素信号VSL被设置为复位电平。
以这种方式，差分放大器201的自动归零操作开始。也就是说，NMOS晶体管NT11的漏极和栅极以及NMOS晶体管NT12的漏极和栅极会聚在预定的相同电压(下文中称为参考电压)上。以这种方式，节点HiZ和节点VSH的电压被设置为参考电压。
接下来，驱动信号AZSW1在时刻t2被设置为低电平，并且开关SW11和开关SW12变为断开。以这种方式，差分放大器201的自动归零操作结束。由于像素信号VSL和参考信号RAMP不改变，所以节点HiZ的电压保持在参考电压。节点VSH的电压通过电容器C13中累积的电荷保持在参考电压。
在时刻t3，参考信号RAMP的电压从复位电平降低预定值。以这种方式，节点HiZ的电压降低到低于节点VSH的电压(参考电压)，并且差分放大器201的输出信号OUT1变为低电平。
在时刻t4，参考信号RAMP开始线性增大。据此，节点HiZ的电压也线性增加。此外，计数器122开始计数。
此后，当节点HiZ的电压超过节点VSH的电压(参考电压)时，差分放大器201的输出信号OUT1被反转并变为高电平。然后，当输出信号OUT1被反转为高电平时计数器122的计数值被保持在锁存器123中作为P相(复位电平)的像素信号VSL的值。
在时刻t5，参考信号RAMP的电压被设置为复位电压。此外，像素150的传输晶体管152变为导通，曝光时段中累积在光电二极管151中的电荷被传输到FD 153，并且像素信号VSL被设置为信号电平。以这种方式，节点HiZ的电压减小与信号电平相对应的值并且变得小于节点VSH的电压(参考电压)，并且差分放大器201的输出信号OUT1被反转为低电平。
在时刻t6，参考信号RAMP的电压以与时刻t3处相同的方式从复位电平降低预定值。以这种方式，节点HiZ的电压进一步降低。
在时刻t7，参考信号RAMP以与时刻t4处相同的方式开始线性增大。据此，节点HiZ的电压线性增加。此外，计数器122开始计数。
此后，当节点HiZ的电压超过节点VSH的电压(参考电压)时，差分放大器201的输出信号OUT1被反转为高电平。然后，当输出信号OUT1被反转为高电平时计数器122的计数值被保持在锁存器123中作为D相(信号电平)的像素信号VSL的值。锁存器123通过获取在时刻t4和时刻t5之间读取的D相的像素信号VSL与P相的像素信号VSL之间的差来执行CDS。以这种方式执行像素信号VSL的AD转换。
此后，从时刻t8起重复与从时刻t1到时刻t7的操作相同的操作。
以这种方式，通过降低电压VDD1的电压，可以降低ADC组105的功耗，并因此降低图像传感器100的功耗。
例如，图5中的上图示出了参考文献1等中使用的比较器的配置。
在图5所示的比较器中，具有线性减小的斜坡波形的参考信号RAMP经由电容器C21输入到差分放大器201的一个输入端(NMOS晶体管NT11的栅极)。像素信号VSL经由电容器C22输入到差分放大器201的另一输入端(NMOS晶体管NT12的栅极)。
然后，如图5的下图所示，比较参考信号RAMP和像素信号VSL，并且输出比较结果作为输出信号OUT。此时，当输出信号OUT反转时，差分放大器201的输入电压(参考信号RAMP和像素信号VSL的电压)根据像素信号VSL的电压而变化。因此，人们担心以下情况：当输出信号OUT反转时差分放大器201的输入电压将超过比较器的输入动态范围，以及如果用于驱动比较器的电源VDD的电压降低，将无法确保AD转换的线性度。
同时，如上所述，比较器200输出信号电压与节点VSH的电压(参考电压)之间的比较结果作为输出信号OUT1，该信号电压是通过输入电容将像素信号VSL和参考信号RAMP(节点HiZ的电压)相加得到的。此时，当输出信号OUT1反转时，差分放大器201的输入电压(节点HiZ和节点VSH的电压)不变化而是变得恒定。
在图像传感器100中，参考信号RAMP改变的方向与图5所示的比较器的参考信号RAMP的方向相反，并且参考信号RAMP在与像素信号VSL的方向相反的方向上线性地改变。这里，与像素信号VSL的方向相反的方向的改变意味着：随着信号分量变大，参考信号RAMP在与像素信号VSL改变的方向相反的方向上改变。例如，在该示例中，随着信号分量变大，像素信号VSL沿负向变化，而参考信号RAMP沿作为相反方向的正向变化。因此，节点HiZ的电压(差分放大器201的输入电压)变为与图5中的像素信号VSL和参考信号RAMP之间的差相对应的电压，并且振幅变小。
如上所述，由于当输出信号OUT1被反转时差分放大器201的输入电压变得恒定并且输入电压的振幅变小，所以可以缩小差分放大器201的输入动态范围。
因此，与图5中的比较器相比，可以降低用于驱动比较器200的电源VDD1的电压，以降低ADC组105的功耗，并且因此降低图像传感器100的功耗。
<<2.第一实施例的变形例>>
接下来，将参考图7至图19说明第一实施例的变形例，特别是比较器200的变形例。
<第一变形例>
图7是示出根据比较器200的第一变形例的比较器200a的配置示例的电路图。在该图中，与图3中的比较器200中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器200a与比较器200的不同之处在于，设置了差分放大器211代替差分放大器201。
差分放大器211包括PMOS晶体管PT31至PT33、NMOS晶体管NT31和NMOS晶体管NT32。
NMOS晶体管NT31的源极和NMOS晶体管NT32的源极连接到地线GND1。NMOS晶体管NT31的漏极连接到NMOS晶体管NT31的栅极和PMOS晶体管PT31的漏极。NMOS晶体管NT32的漏极连接到PMOS晶体管PT32的漏极和输出信号OUT1的输出端子T15。PMOS晶体管PT31的源极连接到PMOS晶体管PT32的源极和PMOS晶体管PT33的漏极。PMOS晶体管PT33的源极连接到电源VDD1。
NMOS晶体管NT31和NMOS晶体管NT32形成电流镜电路。而且，PMOS晶体管PT31至PT33形成差分比较单元。也就是说，PMOS晶体管PT33通过经由输入端子T14从外部输入的偏置电压VG作为电流源操作，并且PMOS晶体管PT31和PMOS晶体管PT32作为差分晶体管操作。
电容器C11连接在像素信号VSL的输入端子T11和PMOS晶体管PT31的栅极之间，并且用作相对于像素信号VSL的输入电容。
电容器C12连接在参考信号RAMP的输入端子T12和PMOS晶体管PT31的栅极之间，并且用作相对于参考信号RAMP的输入电容。
开关SW11连接在PMOS晶体管PT31的漏极和栅极之间，并且通过经由输入端子T13从时序控制电路102输入的驱动信号AZSW1变为导通或断开。
开关SW12连接在PMOS晶体管PT32的漏极和栅极之间，并且通过经由输入端子T13从时序控制电路102输入的驱动信号AZSW1变为导通或断开。
电容器C13连接在电源VDD1和PMOS晶体管PT32的栅极之间。
比较器200a被设计成使得晶体管的极性与比较器200中的极性相反，并且执行与比较器200的操作相同的操作。此外，通过使用比较器200a，能够以与使用比较器200的情况相同的方式降低电源VDD1的电压并实现低功耗。
<第二变形例>
图8是示出根据比较器200的第二变形例的比较器200b的配置示例的电路图。在该图中，与图3中的比较器200中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器200b与比较器200的不同之处在于，驱动信号被分别输入到开关SW11和开关SW12。即，驱动信号AZSW1A经由输入端子T13A从时序控制电路102输入到开关SW11，并且驱动信号AZSW1B经由输入端子T13B从时序控制电路102输入到开关SW12。以这种方式，例如，开关SW11和开关SW12被单独控制，并且在自动归零操作时可以单独控制节点HiZ的电压和节点VSH的电压。
<第三变形例>
图9是示出根据比较器200的第三变形例的比较器200c的配置示例的电路图。在该图中，与图7中的比较器200a中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器200c与比较器200a的不同之处在于，驱动信号以与图8所示的比较器200b相同的方式分别输入到开关SW11和开关SW12。即，驱动信号AZSW1A经由输入端子T13A从时序控制电路102输入到开关SW11，并且驱动信号AZSW1B经由输入端子T13B从时序控制电路102输入到开关SW12。以这种方式，例如，开关SW11和开关SW12被单独控制，并且在自动归零操作时可以单独控制节点HiZ的电压和节点VSH的电压。
<第四变形例>
图10是示出根据比较器200的第四变形例的比较器200d的配置示例的电路图。在该图中，与图3中的比较器200中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
通过将输出放大器221和电容器C42添加到比较器200来获得比较器200d。
输出放大器221用作缓冲差分放大器201的输出信号OUT1的缓冲器，以输出适合于后级电路的电平的输出信号OUT1。也就是说，输出放大器221以预定增益放大差分放大器201的输出信号OUT1，并从输出端子T42输出如此得到的输出信号OUT2。
输出放大器221包括PMOS晶体管PT41、NMOS晶体管NT41、电容器C41和开关SW41。
PMOS晶体管PT41的源极连接到电源VDD1，其栅极连接到差分放大器201的输出，其漏极连接到PMOS晶体管PT41的漏极和输出端子T42。NMOS晶体管NT41的源极连接到地线GND1，并且其栅极经由电容器C41连接到地线GND1。开关SW41连接在NMOS晶体管NT41的漏极和栅极之间，并且通过经由输入端子T41从时序控制电路102输入的驱动信号AZSW2变为导通或断开。
电容器C42连接在电源VDD1和PMOS晶体管PT12的漏极(差分放大器201的输出)之间。电容器C42从差分放大器201的输出信号OUT1中去除高频分量。
接下来，将参考图11中所示的时序图说明比较器200d的操作。图11示出了驱动信号AZSW1、驱动信号AZSW2、参考信号RAMP、像素信号VSL、节点VSH、节点HiZ、输出信号OUT1和输出信号OUT2的时序图。
在时刻t1，驱动信号AZSW1被设置为高电平，参考信号RAMP被设置为复位电平，并且作为读取目标的像素150的FD 153以与图4中的时刻t1处相同的方式被复位。以这种方式，执行上述差分放大器201的自动归零操作。
而且，驱动信号AZSW2被设置为高电平。然后，开关SW41变为导通，并且PMOS晶体管PT41的漏极和栅极连接。
以这种方式，开始输出放大器221的自动归零操作。也就是说，电容器C41的电压变得等于PMOS晶体管PT41的漏极电压，并且电荷累积在电容器C41中。
在时刻t2，驱动信号AZSW2被设置为低电平。然后，开关SW41变为断开，输出放大器221的自动归零操作完成。即使在开关SW41变为断开之后，电容器C41的电压也保持不变，然后施加到NMOS晶体管NT41的栅极。因此，NMOS晶体管NT41用作电流源，其产生与开关SW41变为导通时基本相同的电流。
在时刻t3到时刻t8，执行与在图4中的时刻t2到时刻t7执行的操作相同的操作。此时，当差分放大器201的输出信号OUT1变为高电平时，输出放大器221的PMOS晶体管PT41变为截止，并且输出信号OUT2变为低电平。同时，当差分放大器201的输出信号OUT1变为低电平时，输出放大器221的PMOS晶体管PT41变为导通，输出信号OUT2变为高电平。也就是说，输出放大器221以电平反转的方式输出差分放大器201的输出信号OUT1。
此后，从时刻t9起重复与时刻t1到时刻t8的操作相同的操作。
<第五变形例>
图12是示出根据比较器200的第五变形例的比较器200e的配置示例的电路图。在该图中，与图7中的比较器200a和图10中的比较器200d中的部分相对应的部分由相同的附图标记表示，并且其说明将被适当省略。
通过将输出放大器231和电容器C42添加到比较器200a来获得比较器200e。
输出放大器231包括PMOS晶体管PT51、NMOS晶体管NT51、电容器C51和开关SW51。
NMOS晶体管NT51的源极连接到地线GND1，其栅极连接到差分放大器211的输出，其漏极连接到PMOS晶体管PT51的漏极和输出端子T42。PMOS晶体管PT41的源极连接到电源VDD1，并且其栅极经由电容器C51连接到电源VDD1。开关SW51连接在PMOS晶体管PT51的漏极和栅极之间，并且通过经由输入端子T41从时序控制电路102输入的驱动信号AZSW2变为导通或断开。
输出放大器231被设计成使得晶体管的极性与图10中的输出放大器221的极性相反，以与输出放大器221相同的方式以预定增益放大差分放大器211的输出信号OUT1，并且从输出端子T42输出如此获得的输出信号OUT2。
<第六变形例>
图13是示出根据比较器200的第六变形例的比较器200f的配置示例的电路图。在该图中，与图10中的比较器200中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器200f与比较器200d的不同之处在于，差分放大器201和输出放大器221设有单独的电源。
具体地，输出放大器221的PMOS晶体管PT41的源极连接到与电源VDD1不同的电源VDD2。输出放大器221的NMOS晶体管NT41的源极和电容器C41的一端连接到与地线GND1不同的地线GND2。
以这种方式，例如，可以将差分放大器201的驱动电压和输出放大器221的驱动电压设置为不同的值。
而且，还可以将电容器C42的一端连接到电源VDD2而不是电源VDD1。
<第七变形例>
图14是示出根据比较器200的第七变形例的比较器200g的配置示例的电路图。在该图中，与图12中的比较器200e中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器200g与比较器200e的不同之处在于，差分放大器211和输出放大器231设有单独的电源。
具体地，输出放大器231的PMOS晶体管PT51的源极和电容器C51的一端连接到与电源VDD1不同的电源VDD2。另外，输出放大器231的NMOS晶体管NT51的源极连接到与地线GND1不同的地线GND2。
以这种方式，可以将差分放大器201的驱动电压和输出放大器231的驱动电压设置为不同的值。
也可以将电容器C42的一端连接到地线GND2而不是地线GND1。
<第八变形例>
图15是示出根据比较器200的第八变形例的比较器200h的配置示例的电路图。在该图中，与图3中的比较器200中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器200h与比较器200d的不同之处在于，设置具有可变电容的可变电容器C61和可变电容器C62来代替电容器C11和电容器C12。也就是说，像素信号VSL经由可变电容器C61输入到差分放大器201的NMOS晶体管NT11的栅极，并且参考信号RAMP经由可变电容器C62输入到差分放大器201的NMOS晶体管NT11的栅极。
如果假设可变电容器C61的电容是C61并且可变电容器C62的电容是C62，则像素信号VSL的电压的振幅△VSL在节点Hiz中是△VSL×C61/(C61+C62)。因此，例如，如果假设电容C61＝电容C62，则输入到差分放大器201的像素信号VSL衰减到大约1/2。因此，输入参考噪声增加。鉴于此，通过提高电容C61(像素信号VSL的输入电容)相对于电容C62(参考信号RAMP的输入电容)的比率可以抑制输入到差分放大器201的像素信号VSL的衰减并抑制输入参考噪声。
然而，如果像素信号VSL的输入电容相对于参考信号RAMP的输入电容的比率升高，则输入到差分放大器201的参考信号RAMP的衰减量反而增加。
图16是示出在像素信号VSL的输入电容相对于参考信号RAMP的输入电容的比率升高和降低的情况下输入到差分放大器201的参考信号RAMP的比较的图。图16中由虚线表示的波形表示在提高比率的情况下输入到差分放大器201的参考信号RAMP的波形，并且由实线表示的波形表示在减小比率的情况下输入到差分放大器201的参考信号RAMP的波形。
以这种方式，如果像素信号VSL的输入电容相对于参考信号RAMP的输入电容的比率升高，则输入到差分放大器201的参考信号RAMP的振幅减小。结果，减小了ADC的动态范围。
相反，例如，认为通过增加从DAC 104输出的参考信号RAMP的振幅以增加输入到差分放大器201的参考信号RAMP的振幅，来抑制ADC的动态范围的减小。
然而，参考信号RAMP的振幅的最大值受到DAC 104的规格等的限制。由于参考信号RAMP的振幅在高增益模式下被设置为小，所以可以增加参考信号RAMP的振幅。同时，由于参考信号RAMP的振幅在低增益模式下被预先设置为大，所以在某些情况下难以进一步增加参考信号RAMP的振幅。
因此，认为尽可能地提高像素信号VSL的输入电容相对于参考信号RAMP的输入电容的比率，并且在高增益模式下增加参考信号RAMP的振幅。以这种方式，可以抑制输入到差分放大器201的像素信号VSL的衰减，并且可以抑制在噪声的影响趋于变大的高增益模式中的噪声的影响。
同时，例如，认为将参考信号RAMP的输入电容和像素信号VSL的输入电容在低增益模式下设置为相似值。
接下来，将参照图17说明可变电容器C61和可变电容器C62的具体配置示例。
图17是示出比较器200ha的配置示例的电路图。
在比较器200ha中，图15中的可变电容器C61和可变电容器C62包括电容器C71至C73、开关SW71和开关SW72。
电容器C72的一端经由开关SW71连接到输入端子T11和电容器C71的一端，并且经由开关SW72连接到输入端子T12和电容器C73的一端。电容器C71至C73的另一端连接到NMOS晶体管NT11的栅极。
例如，电容器C71至C73的电容被设置为相同的值。然后，通过控制开关SW71和开关SW72的状态来控制像素信号VSL的输入电容与参考信号RAMP的输入电容之间的比率。
具体地，开关SW71和开关SW72被控制为至少一个变为断开。在开关SW71导通并且开关SW72断开的情况下，像素信号VSL的输入电容与参考信号RAMP的输入电容之间的比率是2：1，并且输入到差分放大器201的像素信号VSL衰减到大约2/3。在开关SW71断开并且开关SW72导通的情况下，像素信号VSL的输入电容与参考信号RAMP的输入电容之间的比率为1：2，并且输入到差分放大器201的像素信号VSL衰减到大约1/3。在开关SW71和开关SW72都断开的情况下，像素信号VSL的输入电容与参考信号RAMP的输入电容之间的比率是1：1，并且输入到差分放大器201的像素信号VSL衰减到大约1/2。
排列电容器的阵列的数量可以任意设置。
例如，如图18所示的比较器200hb，五个电容器C71至C75可以并联连接。
具体地，电容器C72的一端经由开关SW71连接到输入端子T11和电容器C71的一端，并且经由开关SW72连接到电容器C73的一端。电容器C74的一端经由开关SW73连接到电容器C73的一端，并且经由开关SW74连接到输入端子T12和电容器C75的一端。电容器C71至C75的另一端连接到NMOS晶体管NT11的栅极。
例如，电容器C71至C75是具有相同电容的电容器。通过控制开关SW71至SW74的状态来控制像素信号VSL的输入电容与参考信号RAMP的输入电容之间的比率。开关SW71至SW74被控制为至少一个变为断开。
即使在其他比较器中，也可以通过相同的方法将像素信号VSL的输入电容和参考信号RAMP的输入电容设置为可变的。
或者，可以通过固定像素信号VSL的输入电容和参考信号RAMP的输入电容中的一个并将另一个设置为可变的来调整像素信号VSL的输入电容与参考信号RAMP的输入电容之间的比率。
<第九变形例>
图19是示出根据比较器200的第九变形例的比较器200i的配置示例的电路图。在该图中，与图17中的比较器200ha中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
通过从比较器200ha中删除电容器C13和开关SW12并将NMOS晶体管NT12的栅极连接到输入端子T81来获得比较器200i。因此，在比较器200i中，参考电压由通过输入端子T81从外部输入的偏置电压设置。
即使在其他比较器中，也可以利用相同的方法通过从外部输入的偏置电压设置参考电压。
<<3.第二实施例>>
接下来，将参考图20和图21说明本发明的第二实施例。
第二实施例与第一实施例的不同之处在于比较器的配置。具体地，在第二实施例中比较器121中使用单个型放大器，而在第一实施例中比较器中使用差分型放大器(差分放大器201或差分放大器211)。
<比较器的配置示例>
图20是示出根据本发明的第二实施例的应用于图1所示的图像传感器100中的比较器121的比较器300的配置示例的电路图。
比较器300包括单个型放大器301、电容器C101、电容器C102和开关SW101。放大器301包括PMOS晶体管PT101、PMOS晶体管PT102、NMOS晶体管NT101和NMOS晶体管NT102。
PMOS晶体管PT101的源极连接到电源VDD1，其漏极连接到PMOS晶体管PT102的源极。PMOS晶体管PT102的漏极连接到NMOS晶体管NT101的漏极和输出信号OUT1的输出端子T104。NMOS晶体管NT102的漏极连接到NMOS晶体管NT101的源极，并且其源极连接到地线GND1。
PMOS晶体管PT101和PMOS晶体管PT102形成电流源。
此外，PMOS晶体管PT102和NMOS晶体管NT101用作共源共栅器件，用于防止从输出到比较器300的输入的反冲(kicking-back)。共源共栅器件可以防止反冲通过参考信号RAMP的线路影响其他ADC并防止出现条纹。在允许性能劣化的情况下，还可以删除PMOS晶体管PT102和NMOS晶体管NT101。
电容器C101连接在像素信号VSL的输入端子T101和NMOS晶体管NT102的栅极之间，并且用作相对于像素信号VSL的输入电容。
电容器C102连接在参考信号RAMP的输入端子T102和NMOS晶体管NT102的栅极之间，并且用作相对于参考信号RAMP的输入电容。
开关SW101连接在NMOS晶体管NT101的漏极和NMOS晶体管NT102的栅极之间，并且通过经由输入端子T103从时序控制电路102输入的驱动信号AZSW1变为导通或断开。
在下文中，电容器C11、电容器C12和开关SW101的连接点将被称为节点HiZ。
<比较器的操作>
接下来，将参考图21中的时序图描述比较器300的操作。图21是驱动信号AZSW1、像素信号VSL、参考信号RAMP、节点HiZ和输出信号OUT1的时序图。
在时刻t1，作为读取目标的像素150的FD 153被复位，并且将像素信号VSL设置为复位电平。此时，参考信号RAMP被设置为预定的复位电平。
在时刻t2，驱动信号AZSW1被设置为高电平，并且执行放大器301的自动归零操作。具体地，开关SW101变为导通，节点HiZ和输出端子T104之间的连接建立，并且放大器301的输入和输出短路。以这种方式，节点HiZ的电压和输出信号OUT1的电压会聚到输出信号OUT1的高电平和低电平之间的中间附近的电压。会聚后的电压变为参考电压。也就是说，如果在开关SW101变为断开之后节点HiZ的电压(放大器301的输入电压)变得大于参考电压，则输出信号OUT1的电压降低到低电平。同时，如果节点HiZ的电压(放大器301的输入电压)变得小于参考电压，则输出信号OUT1的电压上升到高电平。
在时刻t3，驱动信号AZSW1被设置为低电平，开关SW101变为断开，并且放大器301的自动归零操作完成。节点HiZ的电压和输出信号OUT1的电压保持在参考电压。
在时刻t4，参考信号RAMP的电压从复位电平降低预定值。以这种方式，节点HiZ的电压变得小于参考电压，并且输出信号OUT1变为高电平。
在时刻t5，参考信号RAMP开始线性增加。据此，节点HiZ的电压也线性增加。此外，计数器122开始计数。
此后，当节点HiZ的电压超过参考电压时，输出信号OUT1的电压反转为低电平。然后，当输出信号OUT1被反转为低电平时计数器122的计数值由锁存器123保持，作为P相(复位电平)的像素信号VSL的值。
在时刻t6，参考信号RAMP的电压被设定为复位电压。以这种方式，节点HiZ的电压返回到参考电压，并且输出信号OUT1的电压变得与参考电压基本相同。
在时刻t7，像素150的传输晶体管152变为导通，并且在曝光时段累积在光电二极管151中的电荷被传输到FD 153。以这种方式，像素信号VSL被设置为信号电平，并且节点HiZ的电压从参考电压降低与信号电平相对应的值。结果，输出信号OUT1变为高电平。然而，在像素信号VSL的信号电平小的情况下，输出信号OUT1的电压在某些情况下保持在与参考电压基本相同的值。
在时刻t8，参考信号RAMP的电压以与时刻t4处相同的方式从复位电平降低预定值。以这种方式进一步降低节点HiZ的电压。
参考信号RAMP在时刻t9以与时刻t5处相同的方式开始线性增加。据此，节点HiZ的电压也线性增加。此外，计数器122开始计数。
此后，当节点HiZ的电压变得大于参考电压时，输出信号OUT1被反转为低电平。然后，当输出信号OUT1被反转为低电平时计数器122的计数值被锁存器123保持作为D相(信号电平)的像素信号VSL的值。锁存器123通过获取在时刻t5和时刻t6之间读取的D相的像素信号VSL与P相的像素信号VSL之间的差来执行CDS。以这种方式执行像素信号VSL的AD转换。
在时刻t10，以与时刻t6处相同的方式将参考信号RAMP的电压设定为复位电压。以这种方式，节点HiZ的电压返回到参考电压，并且输出信号OUT1的电压变得与参考电压基本相同。
此后，在时刻t11及其之后重复与从时刻t1至时刻t10的操作相同的操作。
在比较器300中，通过使用单个型放大器301，可以将电流消耗减少到使用差分型放大器的情况下的电流消耗的大约一半，并且可以降低功耗。
而且，由于放大器301是源极接地型的，并且偏置电流是恒定的，所以与使用反相器型放大器的情况相比，电流变化较小，并且抑制了条纹的产生。
此外，在比较器300中，放大器301的输入电压是与图5所示的像素信号VSL和参考信号RAMP之间的差相对应的电压，并且振幅以与图3中所示的比较器200相同的方式变小。以这种方式，可以缩小放大器301的输入动态范围。因此，可以降低用于驱动比较器300的电源VDD1的电压，可以降低ADC组105的功耗，并且因此可以降低图像传感器100的功耗。
<<4.第二实施例的变形例>>
接下来，将参考图22至图32说明第二实施例的变形例，特别是比较器300的变形例。
<第一变形例>
图22是示出根据比较器300的第一变形例的比较器300a的配置示例的电路图。在该图中，与图20中的比较器300中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器300a在放大器301的输入位置方面与比较器300不同。具体地，电容器C101连接在输入端子T101和PMOS晶体管PT101的栅极之间。电容器C102连接在输入端子T102和PMOS晶体管PT101的栅极之间。开关SW101连接在PMOS晶体管PT101的栅极和PMOS晶体管PT102的漏极之间。
比较器300a仅在放大器301的输入位置方面与比较器300不同，而执行与比较器300的操作相同的操作。
在比较器300a中，NMOS晶体管NT101和NMOS晶体管NT102形成放大器301的电流源。
<第二变形例>
图23是示出根据比较器300的第二变形例的比较器300b的配置示例的电路图。在该图中，与图20中的比较器300中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
通过将由PMOS晶体管PT111形成的钳位电路添加到比较器300来获得比较器300b。具体地，PMOS晶体管PT111的源极连接到输出端子T104，并且其漏极连接到地线GND2。
例如，如果形成电流源的PMOS晶体管P101和PMOS晶体管PT102的漏极电压上升并超过预定阈值，则PMOS晶体管PT111变为导通，并且电流源的漏极电压的增加被抑制。以这种方式，抑制了电流源的电流变化，并因此抑制了条纹的产生。
通常可以设置地线GND1和地线GND2。
<第三变形例>
图24是示出根据比较器300的第三变形例的比较器300c的配置示例的电路图。在该图中，与图22中的比较器300a中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
通过将由NMOS晶体管NT111形成的钳位电路添加到比较器300a来获得比较器300c。具体地，NMOS晶体管NT111的源极连接到输出端子T104，并且其漏极连接到电源VDD2。
例如，如果形成电流源的NMOS晶体管NT101和NMOS晶体管NT102的漏极电压降低到预定阈值以下，则NMOS晶体管NT111变为导通，并且电流源的漏极电压的降低被抑制。以这种方式，抑制了电流源的电流的变化，并且因此抑制了条纹的产生。
通常可以设置电源VDD1和电源VDD2。
<第四变形例>
图25是示出根据比较器300的第四变形例的比较器300d的配置示例的电路图。在该图中，与图23中的比较器300b中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器300d是通过将由电容器C121和开关SW121形成的采样和保持电路以及由电容器C122形成的带限电容添加到比较器300b而获得的。
具体地，电容器C121连接在电源VDD1和PMOS晶体管PT101的栅极之间。开关SW121连接在输入端子T121和PMOS晶体管PT101的栅极之间。开关SW121通过经由输入端子T122从时序控制电路102输入的驱动信号SHSW变为导通或断开。
即使在开关SW121变为断开之后，经由开关SW121从输入端子T121输入的偏置电压(PMOS晶体管PT101的栅极电压)也由电容器C121保持。以这种方式，PMOS晶体管PT101的栅极与其他比较器300d断开连接，并且抑制了条纹和横向噪声的产生。
电容器C122连接在电源VDD1和输出端子T104之间。该电容器C122从输出信号OUT1中去除高频分量。
<第五变形例>
图26是示出根据比较器300的第五变形例的比较器300e的配置示例的电路图。在该图中，与图24中的比较器300c和图25中的比较器300d中的部分相对应的部分由相同的附图标记表示，并且其说明将被适当省略。
以与图25中的比较器300d相同的方式，比较器300e是通过将由电容器C121和开关SW121形成的采样和保持电路以及由电容器C122形成的带限电容添加到图24中的比较器300c而获得的。
具体地，电容器C121连接在NMOS晶体管NT102的栅极和地线GND2之间。开关SW121连接在输入端子T121和NMOS晶体管NT102的栅极之间。开关SW121通过经由输入端子T122从时序控制电路102输入的驱动信号SHSW变为导通或断开。
即使在开关SW121变为断开之后，经由开关SW121从输入端子T121输入的偏置电压(NMOS晶体管NT102的栅极电压)也被电容器C121保持。以这种方式，NMOS晶体管NT102的栅极与其他比较器300e断开连接，并且抑制了条纹和横向噪声的产生。
通常可以设置地线GND1和地线GND2。
<第六变形例>
图27是示出根据比较器300的第六变形例的比较器300f的配置示例的电路图。在该图中，与图25中的比较器300d中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
通过将输出放大器311添加到比较器300d来获得比较器300f。输出放大器311具有与图10中的输出放大器221相同的电路配置，并且具有与输出放大器221相同的功能。
具体地，输出放大器311包括PMOS晶体管PT131、NMOS晶体管NT131、电容器C131和开关SW131。
PMOS晶体管PT131的源极连接到电源VDD2，其栅极连接到放大器301的输出，并且其漏极连接到NMOS晶体管NT131的漏极和输出端子T132。NMOS晶体管NT131的源极连接到地线GND2，并且其栅极经由电容器C131连接到地线GND2。开关SW131连接在NMOS晶体管NT131的漏极和栅极之间，并且通过经由输入端子T131从时序控制电路102输入的驱动信号AZSW2变为导通或断开。
电容器C122连接在电源VDD2和PMOS晶体管PT131的栅极之间。
接下来，将参考图28中的时序图说明比较器300f的操作。图28是驱动信号SHSW、驱动信号AZSW1、驱动信号AZSW2、像素信号VSL、参考信号RAMP、节点HiZ、输出信号OUT1和输出信号OUT2的时序图。
在时刻t1，以与图21中的时刻t1处相同的方式复位作为读取目标的像素150的FD153。
在时刻t2，驱动信号SHSW、驱动信号AZSW1和驱动信号AZSW2被设置为高电平。
以这种方式，偏置电压从输入端子T122输入到PMOS晶体管T101的栅极，并且对应于偏置电压的电荷累积在电容器C121中。
此外，以与图21中的时刻t2处相同的方式执行放大器301的自动归零操作。
此外，以与图11中的时刻t1处相同的方式执行放大器311的自动归零操作。
在时刻t3，驱动信号SHSW被设置为低电平。以这种方式，从输入端子T122的偏置电压的输入停止，并且通过累积在电容器C121中的电荷将偏置电压输入到PMOS晶体管PT101的栅极。
在时刻t4，驱动信号AZSW2被设定为低电平，输出放大器311的自动归零操作完成。
此后，在时刻t5到时刻t12执行与图21中的时刻t3到时刻t10的操作相同的操作。此时，从输出放大器311的输出端子T132输出的输出信号OUT2是通过反转并放大放大器301的输出信号OUT1而获得的信号。
此后，在时刻t13重复与时刻t1至时刻t12的操作相同的操作。
通常可以设置电源VDD1和电源VDD2。而且，通常可以设置地线GND1和地线GND2。
<第七变形例>
图29是示出根据比较器300的第七变形例的比较器300g的配置示例的电路图。在该图中，与图26中的比较器300e和图27中的比较器300f中的部分相对应的部分由相同的附图标记表示，并且其说明将被适当省略。
通过以与图27中的比较器300f相同的方式将输出放大器311添加到图26中的比较器300e来获得比较器300g。
具体地，放大器301的输出连接到输出放大器311的PMOS晶体管PT131的栅极。电容器C122连接在电源VDD2和PMOS晶体管PT131的栅极之间。
通常可以设置电源VDD1和电源VDD2。而且，通常可以设置地线GND1和地线GND2。
<第八变形例>
图30是示出根据比较器300的第八变形例的比较器300h的配置示例的电路图。在该图中，与图20中的比较器300中的部件相对应的部件由相同的附图标记表示，并且其说明将被适当省略。
比较器300h被设计成使得像素信号VSL的输入电容和参考信号RAMP的输入电容以与图15中的比较器200h相同的方式可变。具体地，可变电容器C141连接在输入端子T101和NMOS晶体管NT102的栅极之间。可变电容器C142连接在输入端子T102和NMOS晶体管NT102的栅极之间。
以这种方式，通过以与图15中的比较器200h相同的方式调整像素信号VSL的输入电容和参考信号RAMP的输入电容来抑制输入参考噪声。
图31和图32示出了图30中的可变电容器C141和可变电容器C142的具体配置示例。
具体地，在图31中的比较器300ha中，可变电容器C141和可变电容器C142由与图17中的比较器200ha中的电路相同的电路形成。
也就是说，电容器C152的一端经由开关SW151连接到输入端子T101和电容器C151的一端，并且经由开关SW152连接到输入端子T102和电容器C153的一端。电容器C151至C153的另一端连接到NMOS晶体管NT102的栅极。
在图32的比较器300hb中，可变电容器C141和可变电容器C142由与图18中的比较器200hb中的电路相同的电路形成。
也就是说，电容器C152的一端经由开关SW151连接到输入端子T101和电容器C151的一端，并且经由开关SW152连接到电容器C153的一端。电容器C154的一端经由开关SW153连接到电容器C153的一端，并且经由开关SW154连接到输入端子T102和电容器C155的一端。电容器C151至C155的另一端连接到NMOS晶体管NT102的栅极。
即使在根据第二实施例的其他比较器中，也可以以相同的方式将像素信号VSL的输入电容和参考信号RAMP的输入电容设置为可变的。
<<5.第三实施例>>
在图1所示的图像传感器100中，为像素部101中的每个像素列设置ADC。即，相同的ADC对相同像素列中的像素150的像素信号VSL执行AD转换，并且不同的ADC对不同像素列中的像素150的像素信号VSL执行AD转换。因此，如果形成每个像素列的ADC的比较器121的像素信号VSL的输入电容(例如，图3中的电容器C11)与参考信号RAMP的输入电容(例如，图3中的电容器C12)之间存在不匹配(差异)，则各个像素列的ADC的增益(下文中，称为AD转换增益)会产生不匹配(差异)。人们担心像素列之间的AD转换增益的不匹配导致图像数据中的垂直条纹。
例如，在比较器200ha的开关SW71变为导通并且开关SW72变为断开的情况下，包括图17中所示的比较器200ha的ADC的AD转换增益(Ad conversion gain)由以下表达式(1)表示。
数学表达式1
表达式(1)中的C71至C73分别表示电容器C71至C73的电容的统计值(理想电容)。△C71至△C73分别表示电容器C71至C73的电容相对于统计值的误差。因此，电容器C71的实际电容为C71+△C71，电容器C72的实际电容为C72+△C72，电容器C73的实际电容为C73+△C73。
这里，如果误差△C71至△C73在像素列之间变化并且在电容器C71至C73的电容之间产生不匹配，则各个阵列的ADC之间的AD转换增益产生不匹配。人们担心像素列之间的AD转换增益的不匹配导致图像数据中的垂直条纹。
第三实施例用于抑制图像数据中垂直条纹的出现。
<比较器的配置示例>
图33是示出根据本发明的第三实施例的应用于图1所示的图像传感器100中的比较器121的比较器400的配置示例的电路图。
比较器400包括比较电路401、电容器C201至C203、以及开关SW201至SW203。
尽管在图中简单地示出，但是比较电路401由上述比较器200至200i或比较器300至300hb的节点HiZ以及节点HiZ之后的电路形成。
开关SW201的端子1连接到输入端子T201，并且其端子3连接到输入端子T202。开关SW202的端子1连接到输入端子T201，并且其端子3连接到输入端子T202。开关SW203的端子1连接到输入端子T201，并且其端子3连接到输入端子T202。
例如，开关SW201至SW203的状态由时序控制电路102控制。
电容器C201连接在开关SW201的端子0和节点HiZ之间。电容器C202连接在开关SW202的端子0和节点HiZ之间。电容器C203连接在开关SW203的端子0和节点HiZ之间。
尽管理想的是电容器C201至C203的电容被设置为相同的值，但是在实际中由于电容误差而出现差异。具体地，电容器C201的电容为C201+△C201，电容器C202的电容为C202+△C202，并且电容器C203的电容为C203+△C203。C201至C203分别表示电容器C201至C203的电容的设计值，并且满足C201＝C202＝C203。△C201至△C203分别表示电容器C201至C203的误差，并且在电容器间存在差异。
在比较器400中，通过以与图17中的比较器200ha和图31中的比较器300ha相同的方式控制开关SW201至SW203的状态来控制像素信号VSL的输入电容与参考信号RAMP的输入电容之间的比率。
如图34所示，例如，通过控制开关SW201至SW203的状态来抑制图像数据中垂直条纹的出现。
在对像素部101中的第3n-2行(第1行、第4行、第7行，…)上的像素150的像素信号VSL执行AD转换的情况下，开关SW201至SW203的状态如图34的A所示设置。也就是说，电容器C201经由开关SW201连接到端子T201，电容器C202经由开关SW202连接到端子T201，并且电容器C203经由开关SW203连接到端子T202。
以这种方式，像素信号VSL的输入电容由电容器C201和电容器C202形成，并且参考信号RAMP的输入电容由电容器C203形成。此时包括比较器400的ADC的AD转换增益(Adconversion gain)由以下表达式(2)表示。
数学表达式2
在对像素部101中的第3n-1行(第2行、第5行、第8行，…)上的像素150的像素信号VSL执行AD转换的情况下，开关SW201至SW203的状态如图34的B所示设置。也就是说，电容器C201经由开关SW201连接到端子T201，电容器C202经由开关SW202连接到端子T202，并且电容器C203经由开关SW203连接到端子T201。
以这种方式，像素信号VSL的输入电容由电容器C201和电容器C203形成，并且参考信号RAMP的输入电容由电容器C202形成。包括比较器400的ADC的AD转换增益(Adconversion gain)由以下表达式(3)表示。
数学表达式3
在对像素部101中的第3n行(第3行、第6行、第9行，…)上的像素150的像素信号VSL执行AD转换的情况下，开关SW201至SW203的状态如图34的C所示设置。也就是说，电容器C201经由开关SW201连接到端子T202，电容器C202经由开关SW202连接到端子T201，并且电容器C203经由开关SW203连接到端子T201。
以这种方式，像素信号VSL的输入电容由电容器C202和电容器C203形成，并且参考信号RAMP的输入电容由电容器C201形成。此时包括比较器400的ADC的AD转换增益(Adconversion gain)由以下表达式(4)表示。
数学表达式4
如上所述，每次作为像素信号VSL的AD转换的目标的像素部101中的像素行被切换时，用于像素信号VSL的输入电容的电容器的组合(下文中，称为用于像素信号的电容器)和用于参考信号RAMP的输入电容的电容器的组合(下文中，称为用于参考信号的电容器)被改变。由于此时用于像素信号的电容器的数量与用于参考信号的电容器的数量之间的比率保持恒定，因此AD转换增益保持基本恒定。
同时，由于针对每个像素行改变用于像素信号的电容器的组合和用于参考信号的电容器的组合，对于每个像素行电容器C201到C203的电容的误差变化，于是像素列之间的AD转换增益不匹配。这样，由于像素列之间的AD转换增益的不匹配是分散的并且变得不均匀，因此抑制了图像数据中垂直条纹的出现。
在相关技术的图像传感器中，在某些情况下采用增加像素信号VSL的输入电容和参考信号RAMP的输入电容的对策，以便抑制由AD转换增益的不匹配引起的图像数据中出现的垂直条纹。然而，由于电容元件往往不会受益于集成电路工艺中的微细加工并且面积效率低，因此人们担心图像传感器的尺寸会增加。
同时，不需要增加比较器400中的像素信号VSL的输入电容和参考信号RAMP的输入电容，可以抑制图像传感器100的尺寸的增加。
排列在比较器400中的电容器的阵列的数量不限于三个，并且可以设置为两个、四个或更多。
比较器400中的各个电容器的所有电容的设计值不必设置为相等。用于像素信号的电容器的组合和用于参考信号的电容器的组合被改变，使得即使在各个电容器的电容的设计值不恒定的情况下，像素信号VSL的输入电容与参考信号RAMP的输入电容之间的比率也保持基本恒定。
尽管上面已经说明了针对每个像素列改变用于像素信号的电容器的组合和用于参考信号的电容器的组合的示例，但是通过在像素列的中间至少一次或多次改变所述组合也可以获得抑制图像数据中垂直条纹的出现的效果。例如，可以针对每两个或更多个像素列改变用于像素信号的电容器的组合和用于参考信号的电容器的组合。然而，由于随着用于像素信号的电容器的组合和用于参考信号的电容器的组合改变的次数增加，像素列之间的AD转换增益的不匹配的分散增加，图像数据中出现的垂直条纹被进一步抑制。
例如，用于像素信号的电容器的组合和用于参考信号的电容器的组合中的一个可以改变，而另一个是固定的。例如，可以通过依次选择三个电容器中的两个电容器来改变用于像素信号的电容器的组合，同时作为用于参考信号的电容器的电容器是固定的。
<<6.第三实施例的变形例>>
接下来，将参考图35至图38说明第三实施例的变形例。
在该变形例中，两个相邻的像素阵列共用(ADC包括的)比较器400-1和(ADC包括的)比较器400-2。
具体地，比较器400-1和比较器400-2具有与图33中所示的比较器400的配置相同的配置。在图中，对于比较器400-1的每个部分，在附图标记的末尾添加“-1”或“1”，并且对于比较器400-2的每个部分，在附图标记的末尾添加“-2”或“2”。
与图33所示的配置相比，增加了开关SW211-1和开关SW211-2。
开关SW211-1的端子0连接到开关SW201-1到SW203-1的端子1，其端子1连接到端子T201-1，并且其端子3连接到端子T201-2。
开关SW211-2的端子0连接到开关SW201-2到SW203-2的端子1，其端子1连接到端子T201-1，并且其端子3连接到端子T201-2。
例如，开关SW211-1和开关SW211-2的状态由时序控制电路102控制。
端子T202连接到开关SW201-1到SW203-2的端子3以及开关SW201-2到SW203-2的端子3。
例如，像素部101中的第一列上的每个像素150的像素信号VSL1被输入到端子T201-1，并且，例如，像素部101中的第二列上的每个像素150的像素信号VSL2被输入到端子T201-2。
然后，以与图33所示的比较器400相同的方式，通过控制开关SW201-1到SW203-1以及开关SW201-2至SW203-2的状态来控制像素信号VSL1的输入电容和参考信号RAMP的输入电容之间的比率以及像素信号VSL2的输入电容与参考信号RAMP的输入电容之间的比率。
例如，如图36至图38所示，通过控制开关SW201-1至SW203-1、开关SW202-2至SW203-2、开关SW211-1以及开关SW211-2的状态来抑制图像数据中出现的垂直条纹。
例如，在对像素部101中第6n-5行(第一行、第七行、第十三行，…)的像素信号VSL1和像素信号VSL2执行AD转换的情况下，各个开关被设置为如图36的A所示的状态。
也就是说，电容器C201-1通过开关SW201-1连接到端子202。电容器C202-1通过开关SW202-1和开关SW211-1连接到端子T201-2。电容器C203-1通过开关SW203-1和开关SW211-1连接到端子T201-2。以这种方式，像素信号VSL2的输入电容由电容器C202-1和电容器C203-1形成，并且参考信号RAMP的输入电容由电容器C201-1形成。
而且，电容器C201-2通过开关SW201-2连接到端子T202。电容器C202-2通过开关SW202-2和开关SW211-2连接到端子T201-1。电容器C203-2通过开关SW203-2和开关SW211-2连接到端子T201-1。以这种方式，像素信号VSL1的输入电容由电容器C202-2和电容器C203-2形成，并且参考信号RAMP的输入电容由电容器C201-2形成。
在对像素部101中第6n-4行(第二行、第八行、第十四行，…)的像素信号VSL1和像素信号VSL2执行AD转换的情况下，各个开关被设置为如图36的B所示的状态。
也就是说，电容器C201-1通过开关SW201-1和开关SW211-1连接到端子T201-2。电容器C202-1通过开关SW202-1连接到端子T202。电容器C203-1通过开关SW203-1和开关SW211-1连接到端子T201-2。以这种方式，像素信号VSL2的输入电容由电容器C201-1和电容器C203-1形成，并且参考信号RAMP的输入电容由电容器C202-1形成。
而且，电容器C201-2通过开关SW201-2和开关SW211-2连接到端子T201-1。电容器C202-2通过开关SW202-2连接到端子T202。电容器C203-2通过开关SW203-2和开关SW211-2连接到端子T201-1。以这种方式，像素信号VSL1的输入电容由电容器C201-2和电容器C203-2形成，并且参考信号RAMP的输入电容由电容器C202-2形成。
在对像素部101中第6n-3行(第三行、第九行、第十五行，…)的像素信号VSL1和像素信号VSL2执行AD转换的情况下，各个开关被设置为如图37的C所示的状态。
也就是说，电容器C201-1通过开关SW201-1和开关SW211-1连接到端子T201-2。电容器C202-1通过开关SW202-1和开关SW211-1连接到端子T201-2。电容器C203-1通过开关SW203-1连接到端子T202。以这种方式，像素信号VSL2的输入电容由电容器C201-1和电容器C202-1形成，并且参考信号RAMP的输入电容由电容器C203-1形成。
而且，电容器C201-2通过开关SW201-2和开关SW211-2连接到端子T201-1。电容器C202-2通过开关SW202-2和开关SW211-2连接到端子T201-1。电容器C203-2通过开关SW203-2连接到端子T202。以这种方式，像素信号VSL1的输入电容由电容器C201-2和电容器C202-2形成，并且参考信号RAMP的输入电容由电容器C203-2形成。
在对像素部101中第6n-2行(第四行、第十行、第十六行，…)的像素信号VSL1和像素信号VSL2执行AD转换的情况下，各个开关被设置为如图37的D所示的状态。
也就是说，电容器C201-1通过开关SW201-1连接到端子T202。电容器C202-1通过开关SW202-1和开关SW211-1连接到端子T202-1。电容器C203-1通过开关SW203-1和开关SW211-1连接到端子T201-1。以这种方式，像素信号VSL1的输入电容由电容器C202-1和电容器C203-1形成，并且参考信号RAMP的输入电容由电容器C201-1形成。
而且，电容器C201-2通过开关SW201-2连接到端子T202。电容器C202-2通过开关SW202-2和开关SW211-2连接到端子T201-2。电容器C203-2通过开关SW203-2和开关SW211-2连接到端子T201-2。以这种方式，像素信号VSL2的输入电容由电容器C202-2和电容器C203-2形成，并且参考信号RAMP的输入电容由电容器C201-2形成。
在对像素部101中第6n-1行(第五行、第十一行、第十七行，…)的像素信号VSL1和像素信号VSL2执行AD转换的情况下，各个开关被设置为如图38的E所示的状态。
也就是说，电容器C201-1通过开关SW201-1和开关SW211-1连接到端子T201-1。电容器C202-1通过开关SW202-1连接到端子T202。电容器C203-1通过开关SW203-1和开关SW211-1连接到端子T201-1。以这种方式，像素信号VSL1的输入电容由电容器C201-1和电容器C203-1形成，并且参考信号RAMP的输入电容由电容器C202-1形成。
而且，电容器C201-2通过开关SW201-2和开关SW211-2连接到端子T201-2。电容器C202-2通过开关SW202-2连接到端子T202。电容器C203-2通过开关SW203-2和开关SW211-2连接到端子T201-2。以这种方式，像素信号VSL2的输入电容由电容器C201-2和电容器C203-2形成，并且参考信号RAMP的输入电容由电容器C202-2形成。
在对像素部101中第6n行(第六行、第十二行、第十八行，…)的像素信号VSL1和像素信号VSL2执行AD转换的情况下，各个开关被设置为如图38的F所示的状态。
也就是说，电容器C201-1通过开关SW201-1和开关SW211-1连接到端子T201-1。电容器C202-1通过开关SW202-1和开关SW211-1连接到端子T201-1。电容器C203-1通过开关SW203-1连接到端子T202。以这种方式，像素信号VSL1的输入电容由电容器C201-1和电容器C202-1形成，并且参考信号RAMP的输入电容由电容器C203-1形成。
而且，电容器C201-2通过开关SW201-2和开关SW211-2连接到端子T201-2。电容器C202-2通过开关SW202-2和开关SW211-2连接到端子T201-2。电容器C203-2通过开关SW203-2连接到端子T202。以这种方式，像素信号VSL2的输入电容由电容器C201-2和电容器C202-2形成，并且参考信号RAMP的输入电容由电容器C203-2形成。
以这种方式，通过在两个像素阵列之间共用两个ADC(比较器400)并切换像素列中间的像素列和ADC的组合，用于像素信号的电容器的组合和用于参考信号的电容器的组合的模式增加。因此，像素列之间的AD转换增益的不匹配的分散进一步增加，并且进一步抑制了图像数据中的垂直条纹的出现。
而且，三个或更多个ADC(比较器400)可以由三个或更多个像素列共用。
而且，通过至少一次或多次改变像素列中间的像素列和ADC的组合，可以获得抑制图像数据中出现垂直条纹的效果。然而，由于随着像素列和ADC的组合改变的次数增加，像素列之间的AD转换增益的不匹配的分散增加，因此进一步抑制了图像数据中的垂直条纹的出现。
此外，例如，通过仅改变像素阵列和ADC的组合而不改变比较器400中的用于像素信号的电容器的组合和用于参考信号的电容器的组合，可以获得抑制图像数据中出现垂直条纹的效果。
<<7.其他变形例>>
在下文中，将说明本发明的上述实施例的变形例。
除了前述的图像传感器，本发明的实施例通常也可以应用于通过使用像素信号和具有斜坡波形的参考信号对像素信号执行AD转换的图像传感器。
此外，像素150的配置不限于图2中所示的配置，并且可以任意改变。
尽管上面已经说明了针对像素部101中的每个像素列设置ADC的示例，但是可以任意改变设置ADC的单元。例如，可以针对每个像素150设置ADC，可以针对每两个或更多个像素列设置ADC，或者可以针对像素部101中的每个预定区域设置ADC。
<<8.图像传感器的应用示例>>
在下文中，将说明应用本发明的实施例的图像传感器的应用示例。
<图像传感器的使用示例>
图39示出了上述图像传感器的使用示例。
例如，上述图像传感器可用于如下检测诸如可见光、红外光、紫外光或X射线等光的各种情况。
-用于欣赏的拍摄图像的设备，例如数码相机和具有相机功能的便携式设备。
-用于交通的设备，例如车载传感器，其拍摄汽车前部和后部、周围环境、汽车内部等的图像，监视行驶车辆和道路的监控相机，以及测量车辆之间的距离等的距离传感器，其用于安全驾驶(例如，自动停止)、识别驾驶员的状况等。
-用于家用电器(例如电视、冰箱和空调)的设备，以拍摄用户的手势的图像并根据该手势执行电器操作。
-用于医疗护理和卫生保健的设备，例如内窥镜和通过接收红外线执行血管造影的设备。
-用于安全的设备，例如用于预防犯罪的监控相机和用于个人身份验证的相机。
-用于美容护理的设备，例如拍摄皮肤图像的皮肤测量装置和拍摄头皮图像的显微镜。
-用于运动的装置，例如运动相机和用于运动的可穿戴相机等。
-用于农业的设备，例如用于监控田地和农作物状况的相机。
<应用图像传感器的电子设备的应用示例>
图40是示出应用了图像传感器的电子设备500的配置示例的图。
电子设备500是包括诸如数字静态照相机或摄像机之类的成像设备或诸如智能电话或平板终端之类的移动终端设备的电子设备。
在图40中，电子设备500包括镜头501、图像传感器502、DSP电路503、帧存储器504、显示单元505、记录单元506、操作单元507和电源单元508。在电子设备500中，DSP电路503、帧存储器504、显示单元505、记录单元506、操作单元507和电源单元508经由总线509彼此连接。
另外，图1所示的图像传感器100可以应用于图像传感器502。
DSP电路503是信号处理电路，其处理从图像传感器502提供的信号。DSP电路503输出通过处理来自图像传感器502的信号而获得的图像数据。帧存储器504以帧为单位临时保持由DSP电路503处理的图像数据。
显示单元505由诸如液晶面板或有机电致发光(EL)面板等面板显示设备形成，并显示由图像传感器502捕获的视频图像或静态图像。记录单元506将由图像传感器502捕获的视频图像或静态图像的图像数据记录在诸如半导体存储器或硬盘等记录介质中。
操作单元507响应于用户的操作输出用于电子设备500的各种功能的操作命令。电源单元508适当地将用作DSP电路503、帧存储器504、显示单元505、记录单元506和操作单元507的工作电源的各种电源提供给这些供电目标。
<移动物体的应用示例>
例如，根据本发明的实施例的技术被实施为安装在任何类型的移动物体上的设备，该移动物体例如是汽车、电动车辆、混合动力电动车辆、摩托车、自行车、个人移动装置、飞机、无人机、船舶和机器人。
图41是示出车辆控制系统的示意性配置示例的框图，该车辆控制系统是可应用根据本发明的实施例的技术的移动物体控制系统的示例。
车辆控制系统12000包括经由通信网络12001连接的多个电子控制单元。在图41所示的示例中，车辆控制系统12000包括驱动线控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。另外，作为集成控制单元12050的功能配置，示出了微计算机12051、音频和图像输出部12052、车载网络接口(I/F)12053。
驱动线控制单元12010根据各种程序控制与车辆的驱动线相关的设备的操作。例如，驱动线控制单元12010用作以下装置的控制装置：产生车辆驱动力的驱动力产生装置(例如内燃机或驱动电机)、将驱动力传递给车轮的驱动力传递机构、调节车辆转向角的转向机构以及产生车辆制动力的制动装置等。
车身系统控制单元12020根据各种程序控制连接到车身的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或各种灯(例如前灯、倒车灯、刹车灯、闪光灯、或雾灯)的控制装置。在这种情况下，车身系统控制单元12020可以接收代替钥匙的从便携式设备发送的无线电波或各种开关的信号。车身系统控制单元12020接收这些无线电波或信号，并控制车门锁设备、电动车窗设备、灯等。
车外信息检测单元12030检测关于安装有车辆控制系统12000的车辆的外部的信息。例如，成像部12031连接到车外信息检测单元12030。车外信息检测单元12030使成像部12031捕获车辆外部的图像并接收捕获的图像。车外信息检测单元12030可以基于所接收的图像对人、车辆、障碍物、标志、道路上的符号等执行物体检测处理或距离检测处理。
成像部12031是光传感器，其接收光并根据接收的光量输出电信号。成像部12031可以输出电信号作为图像或距离测量信息。另外，由成像部12031接收的光可以是可见光或者是诸如红外光等不可见光。
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如连接到检测驾驶员状态的驾驶员状态检测部12041。驾驶员状态检测部12041可以包括例如对驾驶员进行成像的相机。车内信息检测单元12040可以基于从驾驶员状态检测部12041输入的检测信息来计算驾驶员的疲劳程度或驾驶员的集中精力的程度或者确定驾驶员是否打瞌睡。
例如，微计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆的内部和外部的信息来计算驱动力产生装置、转向机构或制动设备的控制目标值，并向驱动线控制单元12010输出控制指令。例如，微计算机12051可以执行协同控制，以执行包括车辆避免碰撞、减少冲击、基于车辆间距离的跟随驾驶、匀速驾驶、车辆碰撞警告、车道偏离警告等的高级驾驶员辅助系统(ADAS)的功能。
此外，微计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆周围的区域的信息来控制驱动力产生装置、转向机构、制动设备等，因此，无论驾驶员的操作如何，都可以进行协同控制以实现使车辆自主行进的自动驾驶等。
另外，微计算机12051可以基于由车外信息检测单元12030获取的关于车辆外部的信息，向车身系统控制单元12020输出控制指令。例如，微计算机12051可以根据车外信息检测单元12030检测到的前车或迎面而来的车辆的位置来控制前照灯，并且可以执行用于防眩目的协同控制，例如将远光切换到近光。
音频和图像输出部12052将声音和图像中的至少一者的输出信号发送到输出设备，该输出设备能够在视觉上或听觉上将信息通知给车辆的乘客或车辆的外部。在图41的示例中，音频扬声器12061、显示部12062和设备面板12063被例示为输出设备。例如，显示部12062可以包括车载显示器和平视显示器(head-up display)中的至少一个。
图42是示出成像部12031的安装位置的示例的图。
在图42中，车辆12100包括作为成像部12031的成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105例如位于车辆12100的前鼻、后视镜、后保险杠、后门和车厢中的挡风玻璃的上部。附接到前鼻的成像部12101和附接到车厢中的挡风玻璃的上部的成像部12105主要获取车辆12100前方区域的图像。附接到后视镜的成像部12102和12103主要获取车辆12100侧面区域的图像。附接到后保险杠或后门的成像部12104主要获取车辆12100后面区域的图像。通过成像部12101和12105获得的前侧图像主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志、车道等。
另外，图42示出了成像部12101至12104的成像范围的示例。成像范围12111表示附接至前鼻的成像部12101的成像范围。成像范围12112和12113分别表示附接到后视镜的成像部12102和12103的成像范围。成像范围12114表示附接到后保险杠或后门的成像部12104的成像范围。例如，叠加由成像部12101至12104捕获的图像数据可提供俯视车辆12100的俯视图像。
成像部12101至12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101至12104中的至少一个可以是包括多个图像传感器的立体相机，或者可以是包括用于相位差检测的像素的图像传感器。
例如，基于从成像部12101至12104获得的距离信息，微计算机12051可以通过获取到成像范围12111至12114内的各三维物体的距离以及距离的时间变化(对于车辆12100的相对速度)，特别是使用在车辆12100行驶的道路上的最接近的三维物体，来提取以预定速度(例如，0以上km/h)在与车辆12100基本相同的方向上行进的三维物体作为前车。此外，微计算机12051可以预先设置确保的与前车的车辆间距离并且执行自动制动控制(还包括跟随停止控制)或自动加速控制(还包括跟随振荡控制)。以这种方式，可以执行用于自动驾驶等的协作控制，即允许车辆自主行驶而不考虑驾驶员的任何操作。
例如，微计算机12051可以基于从成像部12101到12104获得的距离信息将关于三维物体的三维物体数据分类和提取为诸如摩托车、普通车辆、大型车辆、行人和电线杆之类的其他三维物体，并且可以使用其他三维物体来自动避开障碍物。例如，微计算机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员观察的障碍物以及难以观察的障碍物。然后，微计算机12051可以确定表示与每个障碍物的碰撞危险的碰撞风险，并且在碰撞风险被设为等于或大于设定值而可能碰撞的情况下经由音频扬声器12061或显示部12062向驾驶员输出警告，或者可以通过经由驱动线控制单元12010执行强制减速或避免转向来执行辅助避免碰撞的驾驶。
成像部12101至12104中的至少一个可以是检测红外光的红外相机。例如，微计算机12051可以通过确定成像部12101至12104的捕获图像中是否存在行人来识别行人。例如，可以通过以下步骤识别行人：在用作红外相机的成像部12101至12104的捕获图像中提取特征点，以及表示对象的轮廓的一系列特征点经历模式匹配处理以确定是否存在行人。微计算机12051确定在成像部12101至12104的捕获图像中存在行人。当识别出行人时，音频和图像输出部12052控制显示部12062，使得在识别出的行人上叠加显示用于强调的矩形轮廓线。另外，音频和图像输出部12052控制显示部12062，使得表示行人的图标等在期望的位置上显示。
上面已经描述了可以应用根据本发明的实施例的技术的车辆控制系统的示例。根据本发明的技术的实施例可以应用于上述配置中的成像部12031。具体地，图1中示出的图像传感器100可以应用于成像部12031。通过将根据本发明的实施例的技术应用于成像部12031可以降低成像部12031的功耗，并且因此降低车辆的功耗。
<可以应用根据本发明的实施例的技术的层叠型固态成像器件的配置示例>
图43是示出可以应用根据本发明的实施例的技术的层叠型固态成像器件的配置示例的概述的图。
图43的A示出了非层叠型固态成像器件的示意性配置示例。如图43的A所示，固态成像器件23010包括一个晶片(半导体基板)23011。其中像素以阵列形式布置的像素区域23012、执行像素驱动和各种其他控制的控制电路23013、以及用于信号处理的逻辑电路23014设置在晶片23011上。
图43的B和C示出了层叠型固态成像器件的示意性配置示例。如图43的B和C所示，固态成像器件23020包括具有传感器晶片23021和逻辑晶片23024的两个晶片，这两个晶片层叠且彼此电连接，并且被配置为单个半导体芯片。
在图43的B中，像素区域23012和控制电路23013设置在传感器晶片23021上，并且包括执行信号处理的信号处理电路的逻辑电路23014设置在逻辑晶片23024上。
在图43的C中，像素区域23012设置在传感器晶片23021上，并且控制电路23013和逻辑电路23014设置在逻辑晶片23024上。
图44是表示层叠型固态成像器件23020的第一配置示例的剖视图。
光电二极管(PD)、浮动扩散部(FD)、构成用作像素区域23012的像素的Tr(MOSFET)、用作控制电路23013的Tr等形成在传感器晶片23021上。此外，包括多个层(即，在该示例中为三层布线23110)的布线层23101形成在传感器晶片23021上。(Tr用作的)控制电路23013可以配置在逻辑晶片23024上而不是传感器晶片23021上。
构成逻辑电路23014的Tr形成在逻辑晶片23024上。此外，包括多个层(即，在该示例中为三层布线23170)的布线层23161形成在逻辑晶片23024上。而且，在逻辑晶片23024中，形成有在其内壁表面上形成有绝缘膜23172的接触孔23171，并且接触孔23171被与布线23170等连接的连接导体23173填充。
传感器晶片23021和逻辑晶片23024彼此附接，使得布线层23101和23161彼此面对，并且因此构成其中层叠有传感器晶片23021和逻辑晶片23024的层叠型固态成像器件23020。诸如保护膜等膜23191形成在传感器晶片23021和逻辑晶片23024附接的表面上。
从传感器晶片23021的后侧(光入射到PD上的一侧)(上侧)延伸的、穿过传感器晶片23021并到达逻辑晶片23024的最上层的布线23170的接触孔23111形成在传感器晶片23021中。此外，在传感器晶片23021中，从传感器晶片23021的后侧延伸并到达第一层的布线23110的接触孔23121形成在靠近接触孔23111的位置处。绝缘膜23112形成在接触孔23111的内壁表面上，并且绝缘膜23122形成在接触孔23121的内壁表面上。此外，接触孔23111和23121分别被连接导体23113和23123填充。连接导体23113和连接导体23123在传感器晶片23021的后侧彼此电连接，因此传感器晶片23021和逻辑晶片23024经由布线层23101、接触孔23121、接触孔23111和布线层23161彼此电连接。
图45是示出层叠型固态成像器件23020的第二配置示例的剖视图。
在固态成像器件23020的第二配置示例中，传感器晶片23021(的布线层23101(的布线23110))和逻辑晶片23024(的布线层23161(的布线23170))通过形成在传感器晶片23021中的一个接触孔23211彼此电连接。
换句话说，在图45中，接触孔23211形成为从传感器晶片23021的后侧延伸，穿过传感器晶片23021，到达逻辑晶片23024的最上层的布线23170，并到达传感器晶片23021的最上层的布线23110。绝缘膜23212形成在接触孔23211的内壁表面上，并且接触孔23211被连接导体23213填充。在图44中，传感器晶片23021和逻辑晶片23024经由两个接触孔23111和23121彼此电连接，而在图45中，传感器晶片23021和逻辑晶片23024经由一个接触孔23211彼此电连接。
图46是示出层叠型固态成像器件23020的第三配置示例的剖视图。
图46的固态成像器件23020与图44中的固态成像器件23020(其中，诸如保护膜等膜23191形成在传感器晶片23021和逻辑晶片23024彼此附接的表面上)的不同之处在于，在传感器晶片23021和逻辑晶片23024彼此连接的表面上未形成有诸如保护膜等膜23191。
图46中的固态成像器件23020被配置成传感器晶片23021和逻辑晶片23024重叠，使得布线23110和23170彼此直接接触，并且布线23110和23170在施加必要的重量的同时通过加热直接结合。
图47是示出可以应用根据本发明的实施例的技术的层叠型固态成像器件的另一配置示例的剖视图。
在图47中，固态成像器件23401具有三层层叠结构，其中包括传感器晶片23411、逻辑晶片23412和存储器晶片23413的三个晶片层叠。
存储器晶片23413包括例如存储器电路，该存储器电路存储在由逻辑晶片23412执行的信号处理中暂时需要的数据。
在图47中，尽管逻辑晶片23412和存储器晶片23413以所说明的顺序层叠在传感器晶片23411下面，但是逻辑晶片23412和存储器晶片23413可以以相反的顺序层叠，即，存储器晶片23413和逻辑晶片23412可以以所说明的顺序层叠在传感器晶片23411下面。
在图47中，用作像素光电转换单元的PD和像素Tr的源极/漏极区域形成在传感器晶片23411上。
在PD周围形成栅极电极，栅极绝缘膜介于PD和栅极电极之间，并且像素Tr 23421和像素Tr 23422由通过栅极电极形成一对的源极/漏极区域形成。
与PD相邻的像素Tr 23421是传输Tr，并且构成像素Tr 23421的一对源极/漏极区域中的一个是FD。
层间绝缘膜形成在传感器晶片23411上，并且接触孔形成在层间绝缘膜中。连接到像素Tr 23421和像素Tr 23422的连接导体23431形成在接触孔中。
此外，包括连接到连接导体23431的多层布线23432的布线层23433形成在传感器晶片23411中。
作为用于外部连接的电极的铝焊盘23434形成在传感器晶片23411的布线层23433的最下层。换句话说，在传感器晶片23411中，铝焊盘23434形成在比布线23432更靠近与逻辑晶片23412的接合表面23440的位置处。铝焊盘23434用作与外部的信号的输入和输出相关的布线的一端。
此外，用于与逻辑晶片23412电连接的触点23441形成在传感器晶片23411上。触点23441连接到逻辑晶片23412的触点23451并且还连接到传感器晶片23411的铝焊盘23442。
在传感器晶片23411中，焊盘孔23443形成为从传感器晶片23411的后侧(上侧)延伸并到达铝焊盘23442。
根据本发明的实施例的技术可以应用于上述固态成像器件。
另外，本发明的实施例不限于上述实施例，并且只要它们在本发明的范围内，就可以进行各种改变。
本领域技术人员应该理解，可以根据设计要求和其他因素进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。
另外，本发明还可以按如下方式配置。
(1)一种成像器件，包括：
像素，其被配置为生成像素信号；和
比较器，其包括：
第一电容器，其被配置为接收像素信号；第二电容器，其被配置为接收参考信号；节点，其连接到所述第一电容器和所述第二电容器；第一晶体管，其具有连接到所述节点的栅极；第二晶体管，其连接到所述第一晶体管；和第三电容器，其连接在所述第二晶体管的栅极和提供有第一电压的第一线之间。
(2)根据(1)所述的成像器件，其中，所述第一电容器和第二电容器经由第一开关连接到所述第一晶体管的端子，并且其中所述第三电容器经由第二开关连接到所述第二晶体管的端子。
(3)根据(2)所述的成像器件，其中，所述第一晶体管的端子是漏极，并且所述第二晶体管的端子是漏极。
(4)根据(2)所述的成像器件，其中，所述第一开关和所述第二开关由相同的驱动信号控制。
(5)根据(2)所述的成像器件，其中，所述第一开关和所述第二开关由不同的驱动信号控制。
(6)根据(1)所述的成像器件，其中，所述比较器还包括第三晶体管和第四晶体管，所述第三晶体管连接到所述第一晶体管和提供有与所述第一电压不同的第二电压的第二线，并且所述第四晶体管连接到所述第二晶体管和所述第二线。
(7)根据(1)所述的成像器件，其中，所述比较器包括多级放大器。
(8)根据(7)所述的成像器件，其中，所述比较器还包括第三晶体管，所述第三晶体管具有连接到所述第二晶体管的栅极。
(9)根据(8)所述的成像器件，其中，所述第三晶体管连接到提供有不同于所述第一电压和所述第二电压的第三电压的第三线。
(10)根据(1)所述的成像器件，其中，所述第一电容器和所述第二电容器是可变电容器。
(11)一种成像器件，其包括：
像素，其被配置为生成像素信号；和
比较器，其包括：
第一电容器，其被配置为接收像素信号；
第二电容器，其被配置为接收参考信号；
节点，其连接到所述第一电容器和所述第二电容器；
第一晶体管，其具有连接到所述节点的栅极；
第二晶体管，其设置在提供有第一固定电压的第一线和所述第一晶体管之间；
其中，所述第一晶体管连接在所述第二晶体管和提供有不同于所述第一固定电压的第二固定电压的第二线之间，并且
其中，所述第二晶体管的栅极与所述节点隔离。
(12)根据(11)所述的成像器件，其中，所述比较器还包括第三晶体管，所述第三晶体管连接到提供有第三固定电压的第三线和所述节点的。
(13)根据(12)所述的成像器件，其中，所述第三晶体管通过开关连接到所述节点。
(14)根据(12)所述的的成像器件，其中，所述第三固定电压等于所述第二固定电压。
(15)根据(12)所述的成像器件，其中，所述比较器还包括第三电容器，所述第三电容器将所述第三晶体管连接到所述第一线。
(16)根据(11)所述的成像器件，其中，所述比较器包括多级放大器。
(17)根据(16)所述的成像器件，其中，所述比较器还包括第三晶体管，所述第三晶体管具有连接到所述第二晶体管的栅极。
(18)根据(17)所述的成像器件，其中，所述第三晶体管连接到提供有不同于所述第一电压和所述第二电压的第三固定电压的第三线。
(19)根据(11)所述的成像器件，其中，所述第一电容器和所述第二电容器是可变电容器。
(20)根据(11)所述的成像器件，其中，所述第一晶体管是NMOS晶体管，并且所述第二晶体管是PMOS晶体管。
(21)一种图像传感器，包括：
像素部，其被配置为包括布置在其中的多个像素；和
AD转换单元，其被配置为基于信号的第一电压和用作参考的第二电压之间的比较结果对像素信号执行模数(AD)转换，所述第一电压是通过电容将像素的像素信号和在与像素信号相反的方向上线性变化的参考信号相加而获得的。
(22)根据(1)所述的图像传感器，
其中，AD转换单元包括比较器，所述比较器被配置为将所述第一电压与所述第二电压进行比较并输出表示比较结果的输出信号。
(23)根据(2)所述的图像传感器，
其中，比较器包括第一放大器，所述第一放大器被配置为提供有输入到第一输入的第一电压并输出输出信号。
(24)根据(3)所述的图像传感器，还包括：
第一电容；和
第二电容，
其中，像素信号通过所述第一电容输入到第一输入，并且
参考信号通过所述第二电容输入到第一输入。
(25)根据(4)所述的图像传感器，
其中，所述第一电容和所述第二电容中的至少一个是可变的。
(26)根据(5)所述的图像传感器，
其中，用于第一电容的电容器的组合和用于第二电容的电容器的组合中的至少一个是可变的。
(27)根据(6)所述的图像传感器，
其中，为像素部中的每个像素列设置AD转换单元，并且
图像传感器还包括控制单元，所述控制单元被配置为在每个AD转换单元执行AD转换的情况下，在像素列中间一次或多次改变用于第一电容的电容器的组合和用于第二电容的电容器的组合中的至少一个。
(28)根据(7)所述的图像传感器，
其中，多个像素列共用多个AD转换单元，并且
控制单元在像素列中间一次或多次改变像素列和AD转换单元的组合。
(29)根据(3)至(8)中任一项所述的图像传感器，
其中，所述第一放大器是差分放大器并且提供有输入到第二输入的第二电压。
(30)根据(9)所述的图像传感器，还包括：
电容器，其被配置为连接在所述第二输入和电源之间或在所述第二输入和地线之间。
(31)根据(3)至(8)中任一项所述的图像传感器，
其中，第一放大器是单个型放大器。
(32)根据(11)所述的图像传感器，
其中，所述第一放大器是源极接地型放大器。
(33)根据(12)所述的图像传感器，
其中，在所述第一放大器的所述第一输入和输出短路时，所述第二电压被设置为所述第一输入的电压。
(34)根据(12)或(13)所述的图像传感器，还包括：
钳位电路，其被配置为连接到所述第一放大器的输出。
(35)根据(12)至(14)中任一项所述的图像传感器，还包括：
晶体管，其被配置为形成所述第一放大器的电流源；和
采样和保持电路，其被配置为保持偏置电压以施加到所述晶体管的栅极。
(36)根据(3)至(15)中任一项所述的图像传感器，还包括：
第二放大器，其被配置为放大所述第一放大器的输出。
(37)根据(2)至(16)中任一项所述的图像传感器，
其中，所述AD转换单元还包括计数器，所述计数器被配置为在开始所述第一电压和所述第二电压之间的比较之后获取计数值，直到所述输出信号被反转为止。
(38)根据(1)至(17)中任一项所述的图像传感器，
其中，为所述像素部中的每个像素列设置所述AD转换单元。
(39)一种控制图像传感器的方法，所述方法包括：
基于信号的第一电压和用作参考的第二电压之间的比较结果对像素信号执行模数(AD)转换，所述第一电压是通过电容将像素信号和在与像素信号相反的方向上线性变化的参考信号相加而获得的。
(40)一种电子设备，其包括：
图像传感器；和
信号处理单元，其被配置为处理从所述图像传感器输出的信号，
其中，所述图像传感器包括：
像素部，其被配置为包括布置在其中的多个像素；和
AD转换单元，其被配置为基于信号的第一电压与用作参考的第二电压之间的比较结果对像素信号执行模数(AD)转换，所述第一电压是通过电容将像素的像素信号和在与像素信号相反的方向上线性变化的参考信号相加而获得的。
相关申请的交叉引用
本申请要求于2017年6月15日提交的日本优先权专利申请JP2017-117453的权益，其全部内容通过引用并入本文中。
附图标记列表
100 图像传感器
101 像素部
102 时序控制电路
103 垂直扫描电路
104 DAC
105 ADC组
106 水平传输扫描电路
121-1至121-n 比较器
122-1至122-n 计数器
123-1至123-n 锁存器
200至200i 比较器
201,211 差分放大器
221,231 输出放大器
300至300hb 比较器
301 放大器
311 输出放大器
400,400-1,400-2 比较器
401,401-1,401-2 比较电路
C11至C51 电容器
C61,C62 可变电容器
C71至C131 电容器
C141,C142 可变电容器
C151至C203 电容器
NT11至NT131NMOS 晶体管
PT11至PT131PMOS 晶体管
SW11至SW203 开关

Claims (20)

1.一种成像器件，其包括：
像素，其被配置用于生成像素信号；以及
比较器，其包括：
第一电容器，其被配置用于接收所述像素信号；
第二电容器，其被配置用于接收参考信号；
节点，其连接到所述第一电容器和所述第二电容器；
第一晶体管，其具有连接到所述节点的栅极；
第二晶体管，其连接到所述第一晶体管；和
第三电容器，其连接在所述第二晶体管的栅极和提供有第一电压的第一线之间。
2.根据权利要求1所述的成像器件，其中，所述第一电容器和所述第二电容器经由第一开关连接到所述第一晶体管的端子，并且，其中，所述第三电容器经由第二开关连接到所述第二晶体管的端子。
3.根据权利要求2所述的成像器件，其中，所述第一晶体管的所述端子是漏极，并且所述第二晶体管的所述端子是漏极。
4.根据权利要求2所述的成像器件，其中，所述第一开关和所述第二开关由相同的驱动信号控制。
5.根据权利要求2所述的成像器件，其中，所述第一开关和所述第二开关由不同的驱动信号控制。
6.根据权利要求1所述的成像器件，其中，所述比较器还包括第三晶体管和第四晶体管，所述第三晶体管连接到所述第一晶体管和提供有与所述第一电压不同的第二电压的第二线，并且所述第四晶体管连接到所述第二晶体管和所述第二线。
7.根据权利要求1所述的成像器件，其中，所述比较器包括多级放大器。
8.根据权利要求7所述的成像器件，其中，所述比较器还包括第三晶体管，所述第三晶体管具有连接到所述第二晶体管的栅极。
9.根据权利要求8所述的成像器件，其中，所述第三晶体管连接到提供有不同于所述第一电压和所述第二电压的第三电压的第三线。
10.根据权利要求1所述的成像器件，其中，所述第一电容器和所述第二电容器是可变电容器。
11.一种成像器件，其包括：
像素，其被配置用于生成像素信号；以及
比较器，其包括：
第一电容器，其被配置用于接收所述像素信号；
第二电容器，其被配置用于接收参考信号；
节点，其连接到所述第一电容器和所述第二电容器；
第一晶体管，其具有连接到所述节点的栅极；
第二晶体管，其设置在提供有第一固定电压的第一线和所述第一晶体管之间；
其中，所述第一晶体管连接在所述第二晶体管和提供有不同于所述第一固定电压的第二固定电压的第二线之间，并且
其中，所述第二晶体管的栅极与所述节点隔离。
12.根据权利要求11所述的成像器件，其中，所述比较器还包括第三晶体管，所述第三晶体管连接到提供有第三固定电压的第三线和所述节点。
13.根据权利要求12所述的成像器件，其中，所述第三晶体管通过开关连接到所述节点。
14.根据权利要求12所述的成像器件，其中，所述第三固定电压等于所述第二固定电压。
15.根据权利要求12所述的成像器件，其中，所述比较器还包括第三电容器，所述第三电容器将所述第三晶体管连接到所述第一线。
16.根据权利要求11所述的成像器件，其中，所述比较器包括多级放大器。
17.根据权利要求16所述的成像器件，其中，所述比较器还包括第三晶体管，所述第三晶体管具有连接到所述第二晶体管的栅极。
18.根据权利要求17所述的成像器件，其中，所述第三晶体管连接到提供有不同于所述第一电压和所述第二电压的第三固定电压的第三线。
19.根据权利要求11所述的成像器件，其中，所述第一电容器和所述第二电容器是可变电容器。
20.根据权利要求11所述的成像器件，其中，所述第一晶体管是NMOS晶体管，并且所述第二晶体管是PMOS晶体管。
CN201880011592.3A 2017-03-02 2018-02-19 图像传感器、控制图像传感器的方法及电子设备 Active CN110291785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211024796.5A CN115942133A (zh) 2017-03-02 2018-02-19 光检测装置和电子设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017039337 2017-03-02
JP2017-039337 2017-03-02
JP2017-117453 2017-06-15
JP2017117453A JP7029890B2 (ja) 2017-03-02 2017-06-15 撮像素子、撮像素子の制御方法、及び、電子機器
PCT/JP2018/005650 WO2018159343A1 (en) 2017-03-02 2018-02-19 Image sensor, method of controlling image sensor, and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211024796.5A Division CN115942133A (zh) 2017-03-02 2018-02-19 光检测装置和电子设备

Publications (2)

Publication Number Publication Date
CN110291785A true CN110291785A (zh) 2019-09-27
CN110291785B CN110291785B (zh) 2022-09-16

Family

ID=63591722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880011592.3A Active CN110291785B (zh) 2017-03-02 2018-02-19 图像传感器、控制图像传感器的方法及电子设备

Country Status (5)

Country Link
US (2) US11039098B2 (zh)
EP (1) EP3590254B1 (zh)
JP (1) JP7029890B2 (zh)
KR (1) KR102520518B1 (zh)
CN (1) CN110291785B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585951A (zh) * 2018-08-16 2021-03-30 索尼半导体解决方案公司 成像元件

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6993773B2 (ja) 2016-12-01 2022-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP6871815B2 (ja) * 2017-06-30 2021-05-12 キヤノン株式会社 撮像装置及びその駆動方法
WO2019092994A1 (en) 2017-11-10 2019-05-16 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus
JP2019092143A (ja) 2017-11-10 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021193760A (ja) * 2018-09-26 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び光検出素子
US11316527B2 (en) * 2018-12-20 2022-04-26 Canon Kabushiki Kaisha AD converter
JP7338974B2 (ja) * 2019-01-11 2023-09-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7365775B2 (ja) 2019-02-21 2023-10-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP7422133B2 (ja) * 2019-03-14 2024-01-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
CN113424450A (zh) * 2019-03-29 2021-09-21 索尼半导体解决方案公司 光检测装置和电子设备
JP7333060B2 (ja) 2019-09-26 2023-08-24 株式会社テックイデア イメージセンサ
JP7471871B2 (ja) * 2020-03-10 2024-04-22 キヤノン株式会社 電子デバイス、システム及び電子デバイスの制御方法
KR20210135117A (ko) * 2020-05-04 2021-11-12 에스케이하이닉스 주식회사 이미지 센싱 장치
TW202147826A (zh) 2020-06-08 2021-12-16 日商索尼半導體解決方案公司 固態攝像元件
WO2022038903A1 (ja) * 2020-08-20 2022-02-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
KR102489362B1 (ko) 2021-04-12 2023-01-17 서울대학교산학협력단 근접 센싱을 수행하는 반도체 장치
CN113809108B (zh) * 2021-09-16 2024-03-12 上海天马微电子有限公司 光电传感器及其驱动方法、显示模组和显示装置
TW202320535A (zh) * 2021-10-08 2023-05-16 日商索尼半導體解決方案公司 攝像裝置
WO2024070740A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、コンパレータ及び電子機器
WO2024122420A1 (ja) * 2022-12-07 2024-06-13 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320974A (zh) * 2007-06-06 2008-12-10 索尼株式会社 模数转换电路、其控制方法、固态成像设备和成像装置
US20090128676A1 (en) * 2007-11-15 2009-05-21 Sony Lsi Design Inc. Solid-state imaging device and camera system
US20100157035A1 (en) * 2008-03-21 2010-06-24 Stmicroelectronics (Research & Development) Limited Analog-to-digital conversion in image sensors
US20150172580A1 (en) * 2013-12-12 2015-06-18 Cista System Corp. Column comparator system and method for comparing a ramping signal and an input signal
CN106101586A (zh) * 2011-06-03 2016-11-09 索尼公司 固态成像装置
US20160381315A1 (en) * 2014-03-17 2016-12-29 Olympus Corporation Imaging device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572153A (en) * 1995-03-03 1996-11-05 Lucent Technologies Inc. Low offset comparators based on current copiers
JP4069203B2 (ja) 2003-03-31 2008-04-02 国立大学法人静岡大学 イメージセンサ用２段階ａ／ｄ変換器
KR100994993B1 (ko) * 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
US20070253255A1 (en) * 2006-04-28 2007-11-01 Girolamo Gallo Memory device, method for sensing a current output from a selected memory cell and sensing circuit
EP1956715A1 (en) * 2007-02-08 2008-08-13 STMicroelectronics (Research & Development) Limited Analogue to digital converter
JP4900200B2 (ja) 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
EP2104234B1 (en) * 2008-03-21 2011-08-31 STMicroelectronics Limited Analog-to-digital conversion in image sensors
GB2482278A (en) 2010-04-13 2012-02-01 St Microelectronics Res & Dev Image sensor analogue to digital conversion (ADC) with ramp signal delay compensation
US8542066B2 (en) * 2012-02-09 2013-09-24 Analog Devices, Inc. Apparatus and methods for reducing output noise of a signal channel
JP2013168880A (ja) * 2012-02-16 2013-08-29 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
KR20160112415A (ko) * 2015-03-19 2016-09-28 에스케이하이닉스 주식회사 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템
US9819890B2 (en) 2015-08-17 2017-11-14 Omnivision Technologies, Inc. Readout circuitry to mitigate column fixed pattern noise of an image sensor
JP6893325B2 (ja) * 2016-03-16 2021-06-23 パナソニックＩｐマネジメント株式会社 反転増幅器、積分器、サンプルホールド回路、ａｄ変換器、イメージセンサ、および撮像装置
US10694131B2 (en) * 2016-06-15 2020-06-23 Samsung Electronics Co., Ltd. Comparing circuit and an image sensor including a current stabilization circuit
JP6993773B2 (ja) 2016-12-01 2022-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320974A (zh) * 2007-06-06 2008-12-10 索尼株式会社 模数转换电路、其控制方法、固态成像设备和成像装置
US20090128676A1 (en) * 2007-11-15 2009-05-21 Sony Lsi Design Inc. Solid-state imaging device and camera system
US20150281619A1 (en) * 2007-11-15 2015-10-01 Sony Corporation Solid-state imaging device and camera system
US20100157035A1 (en) * 2008-03-21 2010-06-24 Stmicroelectronics (Research & Development) Limited Analog-to-digital conversion in image sensors
CN106101586A (zh) * 2011-06-03 2016-11-09 索尼公司 固态成像装置
US20150172580A1 (en) * 2013-12-12 2015-06-18 Cista System Corp. Column comparator system and method for comparing a ramping signal and an input signal
US20160381315A1 (en) * 2014-03-17 2016-12-29 Olympus Corporation Imaging device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585951A (zh) * 2018-08-16 2021-03-30 索尼半导体解决方案公司 成像元件
CN112585951B (zh) * 2018-08-16 2023-11-14 索尼半导体解决方案公司 成像元件

Also Published As

Publication number Publication date
KR20190120221A (ko) 2019-10-23
US11039098B2 (en) 2021-06-15
KR102520518B1 (ko) 2023-04-10
US20200053308A1 (en) 2020-02-13
EP3590254A1 (en) 2020-01-08
US20210368125A1 (en) 2021-11-25
EP3590254B1 (en) 2022-10-19
JP7029890B2 (ja) 2022-03-04
JP2018148541A (ja) 2018-09-20
CN110291785B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
CN110291785A (zh) 图像传感器、控制图像传感器的方法及电子设备
CN111095917B (zh) 固态摄像器件和电子设备
CN110537366A (zh) 信号处理装置和固态摄像装置
CN112913224B (zh) 固态成像元件和成像装置
JP7331180B2 (ja) 撮像素子及び電子機器
JP2020072471A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20230247314A1 (en) Solid-state imaging device
US11381764B2 (en) Sensor element and electronic device
US11503240B2 (en) Solid-state image pickup element, electronic apparatus, and method of controlling solid-state image pickup element
PH12018000286A1 (en) Imaging device, imaging system, and moving body
JP2020107932A (ja) 固体撮像素子および撮像装置
US20230209218A1 (en) Solid-state imaging device and imaging device
WO2020090311A1 (ja) 固体撮像素子
WO2019031089A1 (ja) 撮像装置
WO2023210324A1 (ja) 固体撮像装置および電子機器
WO2022050035A1 (ja) 固体撮像装置
US20240022837A1 (en) Solid-state imaging element
WO2023074522A1 (ja) 物理量検出装置及び撮像装置
TWI840361B (zh) 固態攝像元件、攝像裝置及固態攝像元件之控制方法
WO2024042946A1 (ja) 光検出素子
JP2021125836A (ja) 撮像装置及び電子機器
JP2023082958A (ja) 撮像装置および電子機器
CN117751583A (zh) 成像装置、电子设备和信息处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant