CN113424450A - 光检测装置和电子设备 - Google Patents

Abstract

根据本公开的光检测装置包括：第一像素，其被构造为生成第一像素信号；参考信号生成部，其被构造为生成参考信号；以及第一转换部，其包括第一缓冲电路和第一比较电路且被构造为将所述第一像素信号转换为数字码。这里，所述第一缓冲电路被构造为从输出端子输出与所述参考信号相对应的第一信号，并且所述第一比较电路被构造为基于所述第一像素信号和所述第一信号执行比较操作。

Description

光检测装置和电子设备

技术领域

本公开涉及能够检测光的光检测装置以及包括这种光检测装置的电子设备。

背景技术

在光检测装置中，一般地，像素生成与所接收光量相对应的像素信号，并且AD(模数：Analog to Digital)转换电路将该像素信号转换为数字码。例如，专利文献1揭示了一种基于具有斜坡波形的信号和像素信号来执行AD转换的摄像装置。

引用文献列表

专利文献

专利文献1：日本未审查专利申请特开第2007-19682号

发明内容

顺便提及，在光检测装置中，期望有较高的图像质量，并且期望图像质量的进一步提升。

目前期望的是，提供一种能够提高图像质量的光检测装置和电子设备。

根据本公开的实施方案的光检测装置包括第一像素、参考信号生成部和第一转换部。所述第一像素被构造为生成第一像素信号。所述参考信号生成部被构造为生成参考信号。所述第一转换部包括第一缓冲电路和第一比较电路，且被构造为将所述第一像素信号转换为数字码。所述第一缓冲电路被构造为从输出端子输出与所述参考信号相对应的第一信号，并且所述第一比较电路被构造为基于所述第一像素信号和所述第一信号执行比较操作。

根据本公开的实施方案的电子设备包括上述光检测装置，并且该电子设备例如相当于智能手机、数码相机、录像机、笔记本式个人计算机等。

在根据本公开的实施方案的光检测装置和电子设备中，通过所述第一像素生成所述第一像素信号，并且通过所述参考信号生成部生成所述参考信号。通过所述第一缓冲电路生成与所述参考信号相对应的所述第一信号。然后，通过所述第一比较电路基于所述第一像素信号和所述第一信号执行所述比较操作，并且由此将所述第一像素信号转换为数字码。

附图说明

图1是示出根据本公开的实施方案的摄像装置的一个构造例的框图。

图2是示出图1所示的像素的一个构造例的电路图。

图3是示出图1所示的读出部的一个构造例的框图。

图4A是示出图3所示的缓冲电路和比较电路的一个构造例的电路图。

图4B是示出图3所示的缓冲电路和比较电路的另一构造例的电路图。

图4C是示出图3所示的缓冲电路和比较电路的又一构造例的电路图。

图4D是示出图3所示的缓冲电路和比较电路的再一构造例的电路图。

图5是示出图3所示的读出部的一个构造例的电路图。

图6是示出图1所示的摄像装置的一个安装例的说明图。

图7是示出图1所示的摄像装置的另一个安装例的说明图。

图8是示出图1所示的摄像装置的一个操作示例的时序图。

图9是示出图1所示的摄像装置的一个操作示例的时序波形图。

图10A是示出根据一个变形例的比较电路的一个构造例的电路图。

图10B是示出根据另一变形例的比较电路的一个构造例的电路图。

图11A是示出根据一个变形例的缓冲电路的一个构造例的电路图。

图11B是示出根据另一变形例的缓冲电路的一个构造例的电路图。

图12是示出根据一个变形例的读出部的一个构造例的电路图。

图13是图12所示的多个晶体管的一个构造例的示意性截面图。

图14是示出根据另一变形例的读出部的一个构造例的电路图。

图15是示出根据又一变形例的读出部的一个构造例的电路图。

图16是示出图15所示的读出部的一个构造例的电路图。

图17是示出根据再一变形例的读出部的一个构造例的电路图。

图18是示出根据另外一变形例的读出部的一个构造例的电路图。

图19A是示出根据另外一个变形例的比较电路的一个构造例的电路图。

图19B是示出根据另外一个变形例的比较电路的一个构造例的电路图。

图20A是示出根据另外一个变形例的比较电路的一个构造例的电路图。

图20B是示出根据另外一个变形例的比较电路的一个构造例的电路图。

图21是示出摄像装置的一个使用例的说明图。

图22是示出车辆控制系统的示意性构造的一个示例的框图。

图23是辅助说明车外信息检测单元和摄像部的设置位置的一个示例的图。

图24是示出根据应用例的测距装置的一个构造例的框图。

图25是示出图24所示的光检测器的一个构造例的框图。

图26是示出图25所示的像素的一个构造例的电路图。

图27是示出图24所示的测距装置的一个操作示例的波形图。

具体实施方式

下面将参照附图来详细说明本公开的一些实施方案。应当注意，将按以下顺序给出说明。

1.实施方案

2.摄像装置的使用例

3.应用于移动体的应用例

4.应用于测距装置的应用例

<1.实施方案>

[构造例]

图1示出了本发明实施方案的光检测装置可适用的摄像装置1的一个构造例。摄像装置1包括像素阵列11、驱动部12、参考信号生成部13、读出部20、信号处理部14和摄像控制部15。

像素阵列11包括以矩阵状布置的多个像素P。像素P分别被构造为产生与所接收光量相对应的像素电压Vpix。

图2示出了像素P的一个构造例。像素阵列11包括多条控制线TGL、多条控制线RSTL、多条控制线SELL和多条信号线VSL。控制线TGL分别沿水平方向(图2中的横向方向)延伸，并且分别具有与驱动部12连接的一个端子。通过驱动部12向控制线TGL提供控制信号STG。控制线RSTL分别沿水平方向延伸，并且分别具有与驱动部12连接的一个端子。通过驱动部12向控制线RSTL提供控制信号SRST。控制线SELL分别沿水平方向延伸，并且分别具有与驱动部12连接的一个端子。通过驱动部12向控制线SELL提供控制信号SSEL。信号线VSL分别沿垂直方向(图2中的纵向方向)延伸，并且分别具有与读出部20连接的一个端子。信号线VSL分别将由像素P生成的信号SIG传送到读出部20。沿水平方向(图1和图2中的横向方向)并排布置着的一行多个像素P构成像素行L。

像素P各自包括：光电二极管PD；晶体管TG；浮动扩散部FD；以及晶体管RST、AMP和SEL。本示例中的晶体管TG、RST、AMP和SEL是N型MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管。

光电二极管PD是如下的光电转换器：其产生与所接收光量相对应的量的电荷并且将所产生的电荷累积于该光电转换器内。光电二极管PD具有：接地的阳极；以及与晶体管TG的源极连接的阴极。

晶体管TG具有：与控制线TGL连接的栅极；与光电二极管PD的阴极连接的源极；以及与浮动扩散部FD连接的漏极。

浮动扩散部FD被构造为累积从光电二极管PD经由晶体管TG传输过来的电荷。例如，浮动扩散部FD通过使用形成在半导体基板的前表面上的扩散层来构成。在图2中，使用电容器的符号来示出浮动扩散部FD。

晶体管RST具有：与控制线RSTL连接的栅极；被提供有电源电压VDD的漏极；以及与浮动扩散部FD连接的源极。

晶体管AMP具有：与浮动扩散部FD连接的栅极；被提供有电源电压VDD的漏极；以及与晶体管SEL的漏极连接的源极。

晶体管SEL具有：与控制线SELL连接的栅极；与晶体管AMP的源极连接的漏极；以及与信号线VSL连接的源极。

利用这种构造，在像素P中，基于提供给控制线SELL的控制信号SSEL使晶体管SEL变成导通状态，从而将该像素P电气连接到信号线VSL。藉此，晶体管AMP连接到读出部20的恒定电流源CS(稍后进行说明)并且作为所谓的源极跟随器进行操作。于是，像素P把包含与浮动扩散部FD处的电压相对应的电压的信号SIG向信号线VSL输出。具体地，如稍后所述，像素P在由读出部20执行AD转换的两个期间(P相期间TP和D相期间TD)之中的P相期间TP输出复位电压Vreset，并且在D相期间TD输出与所接收光量相对应的像素电压Vpix。像素P把包含复位电压Vreset和像素电压Vpix的信号SIG向信号线VSL输出。

驱动部12(图1)被构造为基于来自摄像控制部15的指令以像素行L为单位依次序驱动像素阵列11中的多个像素P。具体地，驱动部12将多个控制信号STG中的各者提供给像素阵列11中的多条控制线TGL中相应的一者，将多个控制信号SRST中的各者提供给多条控制线RSTL中相应的一者，并且将多个控制信号SSEL中的各者提供给多条控制线SELL中相应的一者，从而针对像素阵列11中的多个像素P以像素行L为单位进行驱动。

参考信号生成部13被构造为基于来自摄像控制部15的指令而生成参考信号RAMP。参考信号RAMP具有如下的所谓斜坡波形：其中，在由读出部20执行AD转换的两个期间(P相期间TP和D相期间TD)内，电压电平随着时间的流逝而逐渐改变。参考信号生成部13向读出部20提供该参考信号RAMP。

读出部20被构造为基于来自摄像控制部15的指令，通过基于从像素阵列11经由信号线VSL提供过来的信号SIG执行AD转换来生成图像信号DATA0。

图3示出了读出部20的一个构造例。应当注意，图3除了示出了读出部20以外，还示出了参考信号生成部13、信号处理部14和摄像控制部15。读出部20包括多个恒定电流源CS(恒定电流源CS[0]、CS[1]、CS[2]、CS[3]、……)、多个模数转换器ADC(模数转换器ADC[0]、ADC[1]、ADC[2]、ADC[3]、……)、以及传输扫描部29。

多个恒定电流源CS与多条信号线VSL对应地设置着。具体地，第0个恒定电流源CS[0]与第0条信号线VSL[0]对应，第1个恒定电流源CS[1]与第1条信号线VSL[1]对应，第2个恒定电流源CS[2]与第2条信号线VSL[2]对应，并且第3个恒定电流源CS[3]与第3条信号线VSL[3]对应。这同样也适用于第四个及后续的恒定电流源CS。恒定电流源CS各自具有：与相应的信号线VSL连接的一个端子；以及接地的另一个端子。多个恒定电流源CS中的每一者被构造为向相应的信号线VSL施加预定电流。

多个模数转换器ADC与多条信号线VSL对应地设置着。具体地，第0个模数转换器ADC[0]与第0条信号线VSL[0]对应，第1个模数转换器ADC[1]与第1条信号线VSL[1]对应，第2个模数转换器ADC[2]与第2条信号线VSL[2]对应，并且第3个模数转换器ADC[3]与第3条信号线VSL[3]对应。这同样也适用于第四个和后续的模数转换器ADC。多个模数转换器ADC中的每一者被构造为通过基于从像素阵列11提供过来的信号SIG执行AD转换来将信号SIG的电压转换成数字码CODE。模数转换器ADC各自包括缓冲电路21、比较电路22、计数器23和锁存器24。

缓冲电路21被构造为基于参考信号RAMP生成参考信号RAMP1。

比较电路22被构造为通过基于从缓冲电路21提供过来的参考信号RAMP1和从像素P经由信号线VSL提供过来的信号SIG执行比较操作来生成信号CMPO。比较电路22基于从摄像控制部15提供过来的控制信号AZSW、AZN设定操作点，然后执行比较操作。

图4A示出了缓冲电路21和比较电路22的一个构造例。电源电压VDD1、接地电压VSS1和偏压电压VB1被提供给缓冲电路21。电源电压VDD2、接地电压VSS2和偏压电压VB2被提供给比较电路22。在该示例中，电源电压VDD1是高于电源电压VDD2的电压。应当注意，这并不是限制性的，并且例如，电源电压VDD1可以是与电源电压VDD2相同的电压。

缓冲电路21包括晶体管MP1和MP2。晶体管MP1和MP2是P型MOS晶体管。晶体管MP1具有：被提供有参考信号RAMP的栅极；被提供有接地电压VSS1的漏极；以及与晶体管MP2的漏极及比较电路22连接的源极。晶体管MP2具有：被提供有偏压电压VB1的栅极；与晶体管MP1的源极及比较电路22连接的漏极；以及被提供有电源电压VDD1的源极。晶体管MP2作为恒定电流源进行操作。尽管未示出，但是在该示例中，晶体管MP1和MP2的背栅(back gate)被提供有电源电压VDD1。利用这种构造，缓冲电路21作为所谓的源极跟随器进行操作，从而基于参考信号RAMP生成参考信号RAMP1。

比较电路22包括：电容器C1和C2；晶体管MP11、MN11、MP12和MN12；开关SW1和SW2；以及电容器C3。晶体管MP11和MP12是P型MOS晶体管，并且晶体管MN11和MN12是N型MOS晶体管。

电容器C1和C2各自具有一个端子(端子Tl)和另一个端子(端子T2)。电容器C1具有：与缓冲电路21连接的一个端子；以及与电容器C2的另一个端子、晶体管MP11的栅极及开关SW1的一个端子连接的另一个端子。电容器C1的一个端子被提供有由缓冲电路21生成的参考信号RAMP1。电容器C2具有：与信号线VSL连接的一个端子；以及与电容器C1的另一个端子、晶体管MP11的栅极及开关SW1的一个端子连接的另一个端子。电容器C2的一个端子被提供有由像素P生成的像素信号SIG。

晶体管MP11具有：与电容器C1和C2各者的另一个端子及开关SWl的一个端子连接的栅极；与晶体管MN11的漏极、晶体管MP12的栅极及开关SW1的另一个端子连接的漏极；和被提供有电源电压VDD2的源极。晶体管MN11具有：被提供有偏压电压VB2的栅极；与晶体管MP11的漏极、晶体管MP12的栅极及开关SW1的另一个端子连接的漏极；和被提供有接地电压VSS2的源极。晶体管MN11是晶体管MP11的负载，并且作为恒定电流源进行操作。开关SW1被构造为基于控制信号AZSW而被接通或关断，并且具有：与电容器C1和C2各者的另一个端子及晶体管MP11的栅极连接的一个端子；以及与晶体管MP11和MN11各者的漏极及晶体管MP12的栅极连接的另一个端子。晶体管MP11和MN11及开关SW1被包含于比较电路22的初级电路101中。

晶体管MP12具有：与晶体管MP11和MN11各者的漏极及开关SW1的另一个端子连接的栅极；与晶体管MN12的漏极及开关SW2的一个端子连接的漏极；和被提供有电源电压VDD2的源极。晶体管MN12具有：与电容器C3的一个端子及开关SW2的另一个端子连接的栅极；与晶体管MP12的漏极及开关SW2的一个端子连接的漏极；和被提供有接地电压VSS2的源极。开关SW2被构造为基于控制信号AZN而被接通或关断，并且具有：与晶体管MP12和MN12各者的漏极连接的一个端子；以及与晶体管MN12的栅极及电容器C3的一个端子连接的另一个端子。电容器C3具有：与晶体管MN12的栅极及开关SW2的另一个端子连接的一个端子；和被提供有接地电压VSS2的另一个端子。应当注意，电容器C3可以使用MOS电容器等来构成，或者例如，可以使用晶体管MN12的栅极处的寄生电容、开关SW2处的寄生电容、或者配线处的寄生电容等来构成。晶体管MP12和MN12、开关SW2以及电容器C3被包含于比较电路22的后级电路102中。

利用这种构造，比较电路22基于信号SIG和参考信号RAMP1执行比较操作。具体地，在比较电路22中，如稍后所述，通过让开关SW1和SW2变成接通状态来设定操作点。于是，比较电路22在P相期间TP基于参考信号RAMP1和信号SIG中所包括的复位电压Vreset来执行比较操作，并且在D相期间TD基于参考信号RAMP1和信号SIG中所包括的像素电压Vpix来执行比较操作。

应当注意，在该示例中，如图4A所示，使用了两个P型MOS晶体管来构成缓冲电路21，但这并不是限制性的。缓冲电路21可以如图4B所示的缓冲电路21A那样，通过使用两个N型MOS晶体管来构成。缓冲电路21A包括两个晶体管MN1和MN2。晶体管MN1和MN2是N型MOS晶体管。晶体管MN1具有：被提供有参考信号RAMP的栅极；被提供有电源电压VDD1的漏极；以及与晶体管MN2的漏极及比较电路22连接的源极。晶体管MN2具有：被提供有偏压电压VB3的栅极；与晶体管MN1的源极及比较电路22连接的漏极；以及被提供有接地电压VSS1的源极。尽管未示出，但是在该示例中，晶体管MN1和MN2的背栅被提供有接地电压VSS1。

另外，在该示例中，比较电路22可以如图4A所示那样而被构成，但这并不是限制性的。比较电路22可以如图4C所示的比较电路22A那样而被构成。比较电路22A包括：电容器C4和C5；晶体管MN13、MP13、MN14和MP14；开关SW3和SW4；以及电容器C6。晶体管MP13和MP14是P型MOS晶体管，并且晶体管MN13和MN14是N型MOS晶体管。

电容器C4和C5各自具有一个端子和另一个端子。电容器C4具有：与缓冲电路21连接的一个端子；以及与电容器C5的另一个端子、晶体管MN13的栅极及开关SW3的一个端子连接的另一个端子。电容器C4的一个端子被提供有由缓冲电路21生成的参考信号RAMP1。电容器C5具有：与信号线VSL连接的一个端子；以及与电容器C4的另一个端子、晶体管MN13的栅极及开关SW3的一个端子连接的另一个端子。电容器C5的一个端子被提供有由像素P生成的像素信号SIG。

晶体管MN13具有：与电容器C4和C5各者的另一个端子及开关SW3的一个端子连接的栅极；与晶体管MP13的漏极、晶体管MN14的栅极及开关SW3的另一个端子连接的漏极；和被提供有接地电压VSS2的源极。晶体管MP13具有：被提供有偏压电压VB4的栅极；与晶体管MN13的漏极、晶体管MN14的栅极及开关SW3的另一个端子连接的漏极；和被提供有电源电压VDD2的源极。晶体管MP13是晶体管MN13的负载，并且作为恒定电流源进行操作。开关SW3被构造为基于控制信号AZSW而被接通或关断，并且具有：与电容器C4和C5各者的另一个端子及晶体管MP13的栅极连接的一个端子；以及与晶体管MN13和MP13各者的漏极及晶体管MN14的栅极连接的另一个端子。

晶体管MN14具有：与晶体管MN13和MP13各者的漏极及开关SW3的另一个端子连接的栅极；与晶体管MP14的漏极及开关SW4的一个端子连接的漏极；和被提供有接地电压VSS2的源极。晶体管MP14具有：与电容器C6的一个端子及开关SW4的另一个端子连接的栅极；与晶体管MN14的漏极及开关SW4的一个端子连接的漏极；以及被提供有电源电压VDD2的源极。开关SW4被构造为基于控制信号AZN而被接通或关断，并且具有：与晶体管MN14和MP14各者的漏极连接的一个端子；以及与晶体管MP14的栅极及电容器C6的一个端子连接的另一个端子。电容器C6具有：与晶体管MP14的栅极及开关SW4的另一个端子连接的一个端子；和被提供有电源电压VDD2的另一个端子。

另外，如图4D所示，可以将图4B所示的缓冲电路21A和图4C所示的比较电路22A组合起来。

图5示出了参考信号生成部13、缓冲电路21和比较电路22的连接示例。应当注意，在该图中，缓冲电路21的晶体管MP2和比较电路22的晶体管MN11用恒定电流源的符号表示，并且比较电路22的后级电路102(晶体管MP12和MN12、开关SW2及电容器C3)用放大器电路的符号表示。

如图5所示，参考信号生成部13生成参考信号RAMP，并且将所生成的参考信号RAMP提供给多个缓冲电路21。多个缓冲电路21的每一者都基于参考信号RAMP生成参考信号RAMP1，并且将所生成的参考信号RAMP1提供给与该缓冲电路21相对应的比较电路22。比较电路22基于参考信号RAMP1和经由信号线VSL中相应的一条而提供过来的信号SIG执行比较操作，以生成信号CMPO。

计数器23(图3)被构造为基于从比较电路22提供过来的信号CMPO和从摄像控制部15提供过来的控制信号CTL执行计数操作。在该计数操作中，对从摄像控制部15提供过来的时钟信号CLK的脉冲进行计数。

锁存器24被构造为基于由计数器23获得的计数值生成数字码CODE，并且保持该数字码CODE。具体地，锁存器24生成与在P相期间TP由计数器23获得的计数值CNTP和在D相期间TD由计数器23获得的计数值CNTD之间的差(CNTD-CNTP)相对应的数字码CODE。然后，锁存器24基于从传输扫描部29提供过来的控制信号将数字码CODE输出到总线配线BUS。

传输扫描部29被构造为基于从摄像控制部15提供过来的控制信号CTL2执行控制，以使多个模数转换器ADC的锁存器24将数字码CODE依次序输出到总线配线BUS。读出部20使用总线配线BUS，将从多个模数转换器ADC提供的多个数字码CODE作为图像信号DATA0依次序传输到信号处理部14。

信号处理部14(图1)被构造为基于来自摄像控制部15的指令通过对图像信号DATA0执行预定的信号处理来生成图像信号DATA，并且输出该图像信号DATA。

摄像控制部15被构造为向驱动部12、参考信号生成部13、读出部20和信号处理部14提供控制信号，藉此控制这些电路的操作，从而控制摄像装置1的操作。具体地，摄像控制部15以如下方式执行控制：其向驱动部12提供控制信号，从而致使驱动部12以像素行L为单位依次序驱动像素阵列11中的多个像素P。另外，摄像控制部15以如下方式执行控制：其向参考信号生成部13提供控制信号，从而致使参考信号生成部13生成参考信号RAMP。另外，摄像控制部15以如下方式执行控制：其向读出部20提供电源电压VDD1和VDD2、接地电压VSS1和VSS2以及偏压电压VB1和VB2，并且向读出部20提供控制信号AZSW、AZN、CTL和CTL2以及时钟信号CLK，从而致使读出部20通过基于信号SIG执行AD转换来生成图像信号DATA0。另外，摄像控制部15通过向信号处理部14提供控制信号来控制信号处理部14的操作。

接下来，给出摄像装置1的安装的说明。例如，在摄像装置1中，图1所示的各个区块可以形成在一个半导体基板中，或者可以形成在多个半导体基板中。

图6示出了在区块形成于一个半导体基板200中的情况下的摄像装置1的一个安装例。在半导体基板200中，布置有像素阵列11，并且驱动部12布置在像素阵列11的左侧。另外，读出部20布置在像素阵列11下侧。在读出部20中，自上而下依次布置有：包括多个恒定电流源CS的恒定电流源部201；包括多个缓冲电路21和多个比较电路22的比较电路部202；包括多个计数器23的计数器部203；包括多个锁存器24的锁存器部204；以及传输扫描部29。参考信号生成部13和摄像控制部15布置在读出部20的左侧。另外，信号处理部14布置在像素阵列11及读出部20的右侧。

图7示出了在区块形成于两个半导体基板211和212中的情况下的摄像装置1的另一个安装例。例如，像素阵列11布置在半导体基板211中，并且读出部20、驱动部12、参考信号生成部13、信号处理部14和摄像控制部15布置在半导体基板212中。半导体基板211和212彼此重叠。然后，布置在半导体基板211中的多条信号线VSL经由例如硅贯穿通路(TSV：Through Silicon Via)与布置在半导体基板212中的读出部20电气连接，而且，布置在半导体基板211中的多条控制线TGL、多条控制线RSTL和多条控制线SELL经由例如TSV与布置在半导体基板212中的驱动部12电气连接。读出部20布置在半导体基板212中，驱动部12、参考信号生成部13和摄像控制部15布置在读出部20的左侧，并且信号处理部14布置在读出部20的右侧。在读出部20中，自上而下依次布置有：包括多个恒定电流源CS的恒定电流源部201；包括多个缓冲电路21和多个比较电路22的比较电路部202；包括多个计数器23的计数器部203；包括多个锁存器24的锁存器部204；以及传输扫描部29。

以这种方式，在区块形成于两个半导体基板211和212中的情况下(图7)，主要将像素阵列11布置在半导体基板211中，藉此就可以通过使用专用于形成像素的半导体制造工艺来制造半导体基板211。即，半导体基板211中除了包括像素阵列11之外不包括任何其他电路；因此，例如，即使在使用了特别的制造工艺来形成像素的情况下，该制造工艺也不会影响除了像素阵列11之外的电路。所以，在摄像装置1中，可以使用专用于形成像素的半导体制造工艺，这使得可以提高摄像装置1中的摄像特性。

这里，像素P相当于本公开中的“第一像素”的具体示例。模数转换器ADC相当于本公开中的“第一转换部”的具体示例。缓冲电路21相当于本公开中的“第一缓冲电路”的具体示例。比较电路22相当于本公开中的“第一比较电路”的具体示例。晶体管MP11相当于本公开中的“第一晶体管”的具体示例。电容器C1相当于本公开中的“第一电容器”的具体示例。电容器C2相当于本公开中的“第二电容器”的具体示例。开关SW1相当于本公开中的“第一开关”的具体示例。晶体管MN11相当于本公开中的“第一负载晶体管”的具体示例。晶体管MP12相当于本公开中的“第二晶体管”的具体示例。晶体管MN12相当于本公开中的“第三晶体管”的具体示例。开关SW2相当于本公开中的“第二开关”的具体示例。晶体管MP1相当于本公开中的“第一缓冲晶体管”的具体示例。晶体管MP2相当于本公开中的“第一电流源”的具体示例。

[操作和作用]

接下来，给出根据本实施方案的摄像装置1的操作和作用的说明。

(整体操作的概要)

首先，参照图1说明摄像装置1的整体操作的概要。驱动部12基于来自摄像控制部15的指令以像素行L为单位依次序驱动像素阵列11中的多个像素P。像素P各者在P相期间TP输出复位电压Vrest以作为信号SIG，并且在D相期间TD输出与所接收光量相对应的像素电压Vpix以作为信号SIG。参考信号生成部13基于来自摄像控制部15的指令而生成参考信号RAMP。读出部20基于来自摄像控制部15的指令通过基于从像素阵列11经由信号线VSL提供过来的信号SIG执行AD转换来生成图像信号DATA0。信号处理部14基于来自摄像控制部15的指令通过对图像信号DATA0执行预定的信号处理来生成图像信号DATA。摄像控制部15向驱动部12、参考信号生成部13、读出部20和信号处理部14提供控制信号，并且控制这些电路的操作，从而控制摄像装置1的操作。

(详细操作)

在摄像装置1中，多个像素P分别累积与所接收光量相对应的电荷，并且输出与所接收光量相对应的像素电压Vpix以作为信号SIG。然后，读出部20基于信号SIG执行AD转换。下面详细说明该操作。

图8示出了扫描像素阵列11中的多个像素P的一个操作示例。

在从时刻t0到时刻t1的期间，摄像装置1对像素阵列11在垂直方向上自上而下依次执行曝光开始驱动D1。具体地，例如，驱动部12通过生成控制信号STG和SRST来依次序选择像素行L，并且在预定长度的时间内依次序使像素P中的晶体管TG和RST变成导通状态。藉此，在每个像素P中，将浮动扩散部FD的电压和光电二极管PD的阴极电压设定为电源电压VDD。然后，若晶体管TG和RST变成断开状态，则使得光电二极管PD开始根据所接收光量而累积电荷。以此方式，在多个像素P中，曝光期间T依次序开始。

在从时刻t2到时刻t3的期间，摄像装置1对像素阵列11在垂直方向上自上而下依次执行读出驱动D2。具体地，如稍后所述，驱动部12通过生成控制信号STG和SRST来依次序选择像素行L。藉此，像素P在P相期间TP输出复位电压Vreset以作为信号SIG、并且在D相期间TD输出像素电压Vpix以作为信号SIG。读出部20通过基于信号SIG执行AD转换来生成数字码CODE。

摄像装置1反复执行这种曝光开始驱动Dl和这种读出驱动D2。藉此，摄像装置1获得一连串的所拍摄图像。

接下来，详细说明读出驱动D2。下面，着眼于多个像素P中的某个像素P(像素P1)，给出像素P1以及与像素P1连接的模数转换器ADC(模数转换器ADC1)的操作的详细说明。

图9示出了所着眼的像素P1中的读出驱动D2的一个操作示例，其中(A)表示控制信号SSEL的波形，(B)表示控制信号SRST的波形，(C)表示控制信号STG的波形，(D)表示信号SIG的波形，(E)表示控制信号AZSW的波形，(F)表示参考信号RAMP的波形，(G)表示模数转换器ADC1的比较电路22中的晶体管MP11的栅极电压Vg的波形，并且(H)表示模数转换器ADC1中的信号CMPO的波形。控制信号AZN的波形与控制信号AZSW的波形相同。

在摄像装置1中，在某个水平期间(H)中，首先，像素P1通过执行复位操作从而输出复位电压Vrest，并且模数转换器ADC1在P相期间TP基于复位电压Vreset执行AD转换。接着，像素P1此后执行电荷传输操作从而输出像素电压Vpix，并且模数转换器ADC1在D相期间TD基于像素电压Vpix执行AD转换。下面详细说明该操作。

首先，在时刻t11，水平周期H开始，驱动部12将控制信号SSEL的电压从低电平变为高电平(图9的(A))。这使得像素P1中的晶体管SEL变成导通状态，并且像素P1电气连接至信号线VSL。另外，在时刻t11，驱动部12将控制信号SRST的电压从低电平变为高电平(图9的(B))。这使得像素P1中的晶体管RST变成导通状态，并且将浮动扩散部FD的电压设定为电源电压VDD(复位操作)。于是，像素P1输出与此时的浮动扩散部FD的电压相对应的电压(复位电压Vreset)。因此，信号SIG的电压变为复位电压Vreset(图9的(D))。

此外，在时刻t11，参考信号生成部13将参考信号RAMP变为电压V1(图9的(F))。另外，在时刻t11，摄像控制部15将控制信号AZSW、AZN的电压从低电平变为高电平(图9的(E))。这就将模数转换器ADC1的比较电路22中的开关SW1和SW2变成接通状态。开关SW1的接通状态就使得晶体管MP11的栅极电压Vg变为与晶体管MP11的漏极电压相同的电压(电压V2)(图9的(G))，从而设定电容器C1和C2的电压。另外，开关SW2的接通状态就使得晶体管MN12的栅极电压变为与晶体管MN12的漏极电压相同的电压，从而设定电容器C3的电压。这使信号CMPO的电压变为电压V3(图9的(H))。因此，比较电路22执行操作点设定操作。

接下来，在时刻t12，驱动部12将控制信号SRST的电压从高电平变为低电平(图9的(B))。这将像素P1中的晶体管RST变成断开状态。

接下来，在时刻t13，摄像控制部15将控制信号AZSW、AZN的电压从高电平变为低电平(图9的(E))。这将模数转换器ADC1的比较电路22中的开关SW1和SW2变成关断状态，并且结束操作点设定操作。从此时开始，比较电路22以将栅极电压Vg和电压V2进行比较的方式进行操作。

接下来，在时刻t14，参考信号生成部13将参考信号RAMP的电压从电压V1降低到电压V4(图9的(F))。这使得在模数转换器ADC1的比较电路22中，晶体管MP11的栅极电压Vg变为比电压V2低的电压(图9的(G))，故而信号CMPO的电压下降(图9的(H))。换句话说，比较电路22将栅极电压Vg和电压V2进行比较，并且由于栅极电压Vg低于电压V2，故而使信号CMPO的电压变为低电平。

接下来，在从时刻t15到时刻t17的期间(P相期间TP)，模数转换器ADCl基于复位电压Vreset执行AD转换。具体地，首先，在时刻t15，参考信号生成部13开始使参考信号RAMP的电压从电压V4以预定变化率上升(图9的(F))。因此，在模数转换器ADC1的比较电路22中，晶体管MP11的栅极电压Vg开始上升(图9的(G))。另外，在时刻t15，摄像控制部15开始时钟信号CLK的生成。模数转换器ADC1的计数器23藉此执行计数操作，以对时钟信号CLK的脉冲进行计数。

然后，在时刻t16，栅极电压Vg超过电压V2(图9的(G))。因此，模数转换器ADC1的比较电路22将信号CMPO的电压从低电平变为高电平(图9的(H))。即，比较电路22将栅极电压Vg与电压V2进行比较，并且由于栅极电压Vg超过电压V2，故而使信号CMPO的电压由低电平变为高电平。模数转换器ADC1的计数器23基于信号CMPO的这种转变而停止计数操作。此时，计数器23的计数值为CNTP。模数转换器ADC1的锁存器24将该计数值CNTP锁存为P相期间TP的计数值。然后，计数器23被复位。

接下来，在时刻t17，参考信号生成部13在P相期间TP结束时将参考信号RAMP的电压设定为电压V1。另外，在时刻t17，摄像控制部15停止时钟信号CLK的生成。

于是，在时刻t17，驱动部12将控制信号STG的电压从低电平变为高电平(图9的(C))。这使得像素P1中的晶体管TG变成导通状态，并且光电二极管PD中所产生的电荷被传输到浮动扩散部FD(电荷传输操作)。然后，像素P1输出与此时的浮动扩散部FD的电压相对应的电压(像素电压Vpix)。因此，信号SIG的电压变为像素电压Vpix(图9的(D))。作为示例，图9示出了彼此不同的两个像素电压Vpix(像素电压Vpix1和Vpix2)。以这种方式，信号SIG的电压下降，藉此，在模数转换器ADC1的比较电路22中，晶体管MP11的栅极电压Vg下降(图9的(G))。栅极电压Vg变化了与像素电压Vpix相对应的电压。以这种方式，栅极电压Vg下降，藉此，信号CMPO的电压下降(图9的(H))。即，比较电路22将栅极电压Vg和电压V2进行比较，并且由于栅极电压Vg低于电压V2，故而使信号CMPO的电压变为低电平。

接下来，在时刻t18，驱动部12将控制信号STG的电压从高电平变为低电平(图9的(C))。这使得像素P1中的晶体管TG变成断开状态。

接下来，在时刻t19，参考信号生成部13将参考信号RAMP的电压从电压V1下降到电压V4(图9的(F))。藉此，在模数转换器ADC1的比较电路22中，晶体管MP11的栅极电压Vg下降(图9的(G))。

接下来，在从时刻t20到时刻t23的期间(D相期间TD)，模数转换器ADCl基于像素电压Vpix执行AD转换。具体地，首先，在时刻t20，参考信号生成部13开始使参考信号RAMP的电压从电压V4以预定变化率上升(图9的(F))。因此，在模数转换器ADC1的比较电路22中，晶体管MP11的栅极电压Vg开始上升(图9的(G))。另外，在时刻t20，摄像控制部15开始时钟信号CLK的生成。模数转换器ADC1的计数器23藉此执行计数操作，以对时钟信号CLK的脉冲进行计数。

在像素电压Vpix是电压Vpixl的情况下，在时刻t21，栅极电压Vg超过电压V2(图9的(G))。因此，模数转换器ADC1的比较电路22将信号CMPO的电压从低电平变为高电平(图9的(H))。即，比较电路22将栅极电压Vg和电压V2进行比较，并且由于栅极电压Vg超过电压V2，故而使信号CMPO的电压由低电平变为高电平。

此外，在像素电压Vpix是电压Vpix2的情况下，在时刻t22，栅极电压Vg超过电压V2(图9的(G))。因此，模数转换器ADC1的比较电路22将信号CMPO的电压从低电平变为高电平(图9的(H))。

模数转换器ADCl的计数器23基于信号CMPO的这种转变而停止计数操作。此时，计数器23的计数值为CNTD。模数转换器ADC1的锁存器24将计数值CNTD锁存为D相期间TD的计数值。然后，计数器23被复位。

接下来，在时刻t23，参考信号生成部13在D相期间TD结束时将参考信号RAMP的电压设定为电压V1(图9的(F))。另外，在时刻t23，摄像控制部15停止时钟信号CLK的生成。于是，在时刻t23，驱动部12将控制信号SSEL的电压从高电平变为低电平(图9的(A))。这将像素P1中的晶体管SEL变成断开状态，从而使得像素P1与信号线VSL电气切断。

然后，模数转换器ADC1的锁存器24生成与在P相期间TP由计数器23获得的计数值CNTP和在D相期间TD由计数器23获得的计数值CNTD之间的差(CNTD-CNTP)相对应的数字码CODE。

如上所述，在摄像装置1中，在P相期间TP基于复位电压Vreset执行计数操作，以获得计数值CNTP，并且在D相期间TD基于像素电压Vpix执行计数操作，以获得计数值CNTD。然后，在摄像装置1中，生成与计数值CNTP和CNTD之间的差(CNTD-CNTP)相对应的数字码CODE。在摄像装置1中，执行这种相关双采样，这使得可以去除像素电压Vpix中所包括的噪声成分。结果，可以提高所拍摄图像的图像质量。

如上所述，在摄像装置1中，多个模数转换器ADC各者分别包括缓冲电路21。这使得可以抑制多个模数转换器ADC之间的干涉。即，例如，如果不是分别在多个模数转换器ADC各者中设置有缓冲电路21，那么在某个模数转换器ADC中的比较电路22使信号CMPO转变时，就可能会在参考信号RAMP中产生噪声。在这种情况下，噪声可能会影响其他模数转换器ADC的操作。在摄像装置1中，由于分别在多个模数转换器ADC各者中设置缓冲电路21，这使得可以减小在参考信号RAMP中产生噪声的可能性。因此，可以减小某个模数转换器ADC的操作影响其他模数转换器ADC的操作的可能性。例如，这使得在摄像装置1中可以减小所拍摄图像中出现尾影(streaking)的可能性。结果，可以提高摄像装置1的所拍摄图像的图像质量。

另外，在摄像装置1中，比较电路22利用电容器C1和C2来将信号SIG的电压和参考信号RAMP1的电压合成，并且基于所合成的电压执行比较操作。因此，在摄像装置1中，例如，在缓冲电路21A中产生的噪声利用电容器C1和C2而被分压，这使得可以减少噪声成分。这可以抑制在缓冲电路21A中产生的噪声对比较操作的影响。结果，可以减小摄像装置1的所拍摄图像的图像质量下降的可能性。

[效果]

如上所述，在本实施方案中，多个AD转换器的每一者分别包括缓冲电路，这使得可以提高所拍摄图像的图像质量。

在本实施方案中，在比较电路中，利用电容器C1和C2来将信号SIG的电压和参考信号RAMP1的电压合成，并且基于所合成的电压执行比较操作，这使得可以减小所拍摄图像的图像质量下降的可能性。

[变形例1]

在上述实施方案中，例如，在比较电路22(图4A)中设置有四个晶体管MP11、MN11、MP12和MN12，但这并不是限制性的。例如，与图10A所示的比较电路22B一样，还可以设置有晶体管MN15。晶体管MN15是N型MOS晶体管，并且具有：被提供有信号CMPO的栅极；被提供有电源电压VDD2的漏极；以及与晶体管MP11和MN11各者的漏极、晶体管MP12的栅极及开关SW1的另一个端子连接的源极。晶体管MN15基于信号CMPO的电压来执行控制，以防止作为恒定电流源进行操作的晶体管MN11的漏极电压变得过低。藉此，例如可以维持晶体管MN11中的恒定电流特性，并且可以抑制多个模数转换器ADC之间的干涉。

在该示例中，将本变形例适用于比较电路22(图4A)，但是例如，也可以将本变形例适用于比较电路22A(图4C)。具体地，例如，与图10B所示的比较电路22C一样，还可以设置有晶体管MP15。晶体管MP15是P型MOS晶体管，并且具有：被提供有信号CMPO的栅极；被提供有接地电压VSS2的漏极；以及与晶体管MN13和MP13各者的漏极、晶体管MN14的栅极及开关SW3的另一个端子连接的源极。晶体管MP15基于信号CMPO的电压来执行控制，以防止作为恒定电流源进行操作的晶体管MP13的漏极电压变得过高。藉此，例如可以维持晶体管MP13中的恒定电流特性，并且可以抑制多个模数转换器ADC之间的干涉。

[变形例2]

在上述实施方案中，缓冲电路21的晶体管MP1的背栅被提供有电源电压VDDl，但这并不是限制性的。取而代之的是，例如，与图11A所示的缓冲电路21B一样，晶体管MP1的背栅可以与该晶体管MP1的源极连接。例如，这使得可以减小晶体管MP1的栅极-源极间电压Vgs的绝对值，故而可以进一步降低电源电压VDD1并且降低电力消耗。另外，可以使作为源极跟随器进行操作的缓冲电路21B的增益接近0dB，并且因而可以提高线性。

在该示例中，将本变形例适用于缓冲电路21(图4A)，但是例如，也可以将本变形例适用于缓冲电路21A(图4B)。具体地，与图11B所示的缓冲电路21C一样，晶体管MN1的背栅可以与该晶体管MN1的源极连接。例如，这使得可以减小晶体管MN1的栅极-源极间电压Vgs的绝对值，故而可以进一步降低电源电压VDD1并且降低电力消耗。另外，可以使作为源极跟随器进行操作的缓冲电路21C的增益接近0dB，并且因而可以提高线性。

[变形例3]

另外，多个模数转换器ADC的缓冲电路中的晶体管MP1的背栅可以彼此连接。下面参照一些示例来说明本变形例。

图12示出了根据本变形例的一个摄像装置1D中的读出部20D的一个构造例。读出部20D包括多个缓冲电路21D且包括电压生成部16D。多个缓冲电路21D的晶体管MP1的背栅彼此连接。这些晶体管MP1的背栅被提供有直流电压VDC。

图13示出了多个缓冲电路21D的晶体管MP1的一个构造例。在该示例中，在P型半导体基板200P中形成有N型阱221N。多个缓冲电路21D的晶体管MP1形成在该N型阱221N中。藉此，这些晶体管MP1的背栅经由N型阱221N而彼此电气连接。

电压生成部16D被构造为产生直流电压VDC。电压VDC被设定为使得由晶体管MP1的源极和N型阱221N构成的PN结成为反向偏压的电压。

因此，在摄像装置1D中，将电压VDC提供给多个晶体管MN1的背栅。例如，通过适当地设定该电压VDC，可以减小晶体管MP1的栅极-源极间电压Vgs的绝对值，这使得可以进一步降低电源电压VDD1并且降低电力消耗。另外，在摄像装置1D中，将多个晶体管MP1设置在一个N型阱221N中，这与将多个晶体管MP1分别设置在多个N型阱中的对应一者中的情况相比，例如可以减小阱接触的面积。因此，可以减少布局面积。

图14示出了根据本变形例的另一摄像装置1E中的读出部20E的一个构造例。读出部20E包括缓冲电路17E和多个缓冲电路21D。缓冲电路17E被构造为基于参考信号RAMP生成参考信号RAMP2。多个缓冲电路21D的晶体管MP1的背栅彼此连接。这些晶体管MP1的背栅被提供有参考信号RAMP2。参考信号RAMP2的电压电平被设定为使得由晶体管MP1的源极和N型阱221N构成的PN结成为反向偏压的电压电平。这里，缓冲电路17E相当于本公开中的“信号发生器”的具体示例。参考信号RAMP2相当于本公开中的“辅助参考信号”的具体示例。

因此，在摄像装置1E中，晶体管MP1的背栅被提供有与参考信号RAMP相对应的参考信号RAMP2。例如，通过适当地设定该参考信号RAMP2的电压电平，可以与摄像装置1D同样地减小晶体管MP1的栅极-源极间电压Vgs的绝对值，这使得可以进一步降低电源电压VDD1并且降低电力消耗。

[变形例4]

在上述实施方案中，在多个模数转换器ADC的各者中，缓冲电路21的输出端子都与比较电路22连接，但这并不是限制性的。取而代之的是，例如，两个或更多个模数转换器ADC的缓冲电路21的输出端子可以彼此连接，并且这些输出端子可以连接至两个或更多个模数转换器ADC的比较电路22。下面详细说明本变形例。

图15和图16示出了根据本变形例的摄像装置1F中的读出部20F的一个构造例。读出部20F包括多个模数转换器ADC。在该示例中，两个模数转换器ADC中的缓冲电路21的输出端子彼此连接。具体地，第0个模数转换器ADC[0]的缓冲电路21的输出端子与第1个模数转换器ADC[1]的缓冲电路21的输出端子彼此连接。因此，这两个缓冲电路21生成参考信号RAMP1。第0个模数转换器ADC[0]的比较电路22和第1个模数转换器ADC[1]的比较电路22基于参考信号RAMP1执行操作。另外，第2个模数转换器ADC[2]的缓冲电路21的输出端子与第3个模数转换器ADC[3]的缓冲电路21的输出端子彼此连接。因此，这两个缓冲电路21生成参考信号RAMP1。第2个模数转换器ADC[2]的比较电路22和第3个模数转换器ADC[3]的比较电路22基于参考信号RAMP1执行操作。这同样也适用于第四个和后续的AD转换器。因此，两个缓冲电路21生成参考信号RAMP1，这使得能够减小生成参考信号RAMP1的电路的输出阻抗，并且使得能够将参考信号RAMP1中所包括的电路噪声相较于上述实施方案而言减小到

应当注意，在本示例中，将两个模数转换器ADC中的缓冲电路21的输出端子彼此连接，但这并不是限制性的。取而代之的是，可以将三个或更多个模数转换器ADC中的缓冲电路21的输出端子彼此连接。例如，在将N个模数转换器ADC中的缓冲电路21的输出端子彼此连接的情况下，可以将参考信号RAMP1中所包括的电路噪声减小到

[变形例5]

另外，在多个模数转换器ADC之中的彼此相邻的两个模数转换器ADC中的缓冲电路21的输出端子之间可以设置有可变电阻器。下面详细说明本变形例。

图17示出了根据本变形例的摄像装置1G中的读出部20G的一个构造例。读出部20G包括多个晶体管19G且包括电压生成部18G。晶体管19G是N型MOS晶体管，并且分别设置在多个模数转换器ADC之中的彼此相邻的两个模数转换器ADC的缓冲电路21的输出端子之间。晶体管19G具有：与特定缓冲电路21的输出端子连接的源极；与跟特定缓冲电路21相邻的缓冲电路21的输出端子连接的漏极；以及被提供有控制电压Vctrl的栅极。晶体管19G中的漏极-源极间电阻值根据控制电压Vctrl而变化。即，晶体管19G作为可变电阻器发挥作用。电压生成部18G被构造为生成控制电压Vctrl。

利用这种构造，例如，在晶体管19G的电阻值增大的情况下，多个缓冲电路21的输出端子之间的电阻值变大，故而与根据上述实施方案的读出部20(图5)的情况一样，例如可以减小在所拍摄图像中出现尾影的可能性。结果，可以提高所拍摄图像的图像质量。另外，在晶体管19G的电阻值减小的情况下，多个缓冲电路21的输出端子之间的电阻值变小，故而与根据变形例4的读出部20F(图16)的情况一样，可以减小输出阻抗，并且可以减小参考信号RAMP1中所包括的电路噪声。

应当注意，在该示例中，可变电阻器是使用N型MOS晶体管来构成的，但这并不是限制性的。取而代之的是，例如，可变电阻器可以通过使用P型MOS晶体管来构成。

另外，在该示例中，多个模数转换器ADC全部都经由晶体管19G彼此连接，但这并不是限制性的。取而代之的是，例如，多个模数转换器ADC可以被划分成多个组，每个组包括两个或更多个模数转换器ADC，并且属于同一组的模数转换器ADC可以经由晶体管19G彼此连接。另外，第偶数个的多个模数转换器ADC可以经由晶体管19G彼此连接，并且第奇数个的多个模数转换器ADC可以经由晶体管19G彼此连接。具体地，例如，第0个模数转换器ADC[0]和第2个模数转换器ADC[2]可以经由晶体管19G(晶体管19G1)彼此连接，并且第2个模数转换器ADC[2]和第4个模数转换器ADC[4]可以经由晶体管19G(晶体管19G2)彼此连接。同样地，第1个模数转换器ADC[1]和第3个模数转换器ADC[3]可以经由晶体管19G(晶体管19G3)彼此连接，并且第3个模数转换器ADC[3]和第5个模数转换器ADC[5]可以经由晶体管19G(晶体管19G4)彼此连接。

另外，在该示例中，设置有一个电压生成部18G，并且该电压生成部18G控制所有晶体管19G的电阻值，但这并不是限制性的。取而代之的是，例如，可以设置多个电压生成部，并且多个电压生成部可以控制彼此不同的晶体管19G的电阻值。

[变形例6]

另外，如图18所示的读出部20H那样，并非彼此相邻的两个模数转换器ADC的缓冲电路21的输出端子可以彼此连接。在该示例中，第n个模数转换器ADC[n]、第(n+2)个模数转换器ADC[n+2]、第(n+3)个模数转换器ADC[n+3]和第(n+5)个模数转换器ADC[n+5]包含于一组(第一组)中，并且属于该第一组的多个模数转换器ADC的缓冲电路21的输出端子彼此连接。另外，第(n+4)个模数转换器ADC[n+4]、第(n+6)个模数转换器ADC[n+6]、第(n+7)个模数转换器ADC[n+7]和第(n+9)个模数转换器ADC[n+9]包含于另一组(第二组)中，并且属于该第二组的多个模数转换器ADC的缓冲电路21的输出端子彼此连接。即，设置在将缓冲电路21彼此连接的模数转换器ADC[n+3]和模数转换器ADC[n+5]之间的模数转换器ADC[n+4]的缓冲电路21未与这些缓冲电路21连接。在属于第一组的多个模数转换器ADC之间发生干涉，并且类似地，在属于第二组的多个模数转换器ADC之间发生干涉。属于第一组的多个模数转换器ADC之间的干涉程度不同于属于第二组的多个模数转换器ADC之间的干涉程度。因此，通过在属于第一组的多个模数转换器ADC之间布置属于第二组的模数转换器ADC，可以使得基于干涉程度的差别的图像边界变淡。

[变形例7]

在上述实施方案中，如图4A所示，比较电路22由单端型电路构成，但这并不是限制性的。取而代之的是，例如，比较电路可以由差分型电路构成。下面详细说明根据本变形例的比较电路32A和32B。

图19A示出了比较电路32A的一个构造例。比较电路32A的初级电路101包括晶体管MP21～MP23、开关SW21和SW22、以及晶体管MN21和MN22。晶体管MP21～MP23是P型MOS晶体管，并且晶体管MN21和MN22是N型MOS晶体管。

电容器C21和C22各自具有一个端子和另一个端子。电容器C21具有：被提供有参考信号RAMP1的一个端子；以及与电容器C22的另一个端子、晶体管MP21的栅极及开关SW21的一个端子连接的另一个端子。电容器C22具有：被提供有信号SIG的一个端子；以及与电容器C21的另一个端子、晶体管MP21的栅极及开关SW21的一个端子连接的另一个端子。电容器C23具有：被提供有直流电压VREF的一个端子；以及与晶体管MP22的栅极及开关SW22的一个端子连接的另一个端子。

晶体管MP21具有：与电容器C21和C22各者的另一个端子及开关SW21的一个端子连接的栅极；与晶体管MN21的漏极、晶体管MN21和MN22各者的栅极及开关SW21的另一个端子连接的漏极；以及与晶体管MP22的源极及晶体管MP23的漏极连接的源极。晶体管MP22具有：与电容器C23的另一个端子及开关SW22的一个端子连接的栅极；与晶体管MN22的漏极、开关SW22的另一个端子及后级电路102的输入端子连接的漏极；以及与晶体管MP21的源极及晶体管MP23的漏极连接的源极。晶体管MP23具有：被提供有偏压电压VB4的栅极；与晶体管MP21和MP22各者的源极连接的漏极；和被提供有电源电压VDD2的源极。晶体管MP23作为电流源进行操作，并且晶体管MP21和MP2作为差分对进行操作。

开关SW21被构造为基于控制信号AZSW而被接通或关断。开关SW21具有：与电容器C21和C22各者的另一个端子及晶体管MP21的栅极连接的一个端子；以及与晶体管MP21和MN21各者的漏极及晶体管MN21和MN22各者的栅极连接的另一个端子。开关SW22被构造为基于控制信号AZSW而被接通或关断。开关SW22具有：与电容器C23的另一个端子及晶体管MP22的栅极连接的一个端子；以及与晶体管MP22和MN22各者的漏极及后级电路102的输入端子连接的另一个端子。

晶体管MN21具有：与晶体管MN22的栅极、晶体管MN21和MP21各者的漏极及开关SW21的另一个端子连接的栅极；与晶体管MN21和MN22各者的栅极、晶体管MP21的漏极及开关SW21的另一个端子连接的漏极；和被提供有接地电压VSS2的源极。晶体管MN22具有：与晶体管MN21的栅极、晶体管MN21和MP21各者的漏极及开关SW21的另一个端子连接的栅极；与后级电路102、晶体管MP22的漏极及开关SW22的另一个端子连接的漏极；和被提供有接地电压VSS2的源极。晶体管MN21和MN22用作作为差分对的晶体管MP21和MP22的负载。

这里，比较电路32A相当于本公开中的“第一比较电路”的具体示例。晶体管MP21相当于本公开中的“第一晶体管”的具体示例。晶体管MP22相当于本公开中的“第五晶体管”的具体示例。晶体管MP23相当于本公开中的“电流源”的具体示例。电容器C21相当于本公开中的“第一电容器”的具体示例。电容器C22相当于本公开中的“第二电容器”的具体示例。电容器C23相当于本公开中的“第三电容器”的具体示例。开关SW21相当于本公开中的“第一开关”的具体示例。开关SW22相当于本公开中的“第三开关”的具体示例。晶体管MN21相当于本公开中的“第一负载晶体管”的具体示例。晶体管MN22相当于本公开中的“第二负载晶体管”的具体示例。

图19B示出了比较电路32B的一个构造例。比较电路32B的初级电路101包括：晶体管MN24～MN26；开关SW24和SW25；以及晶体管MP24和MP25。晶体管MN24～MN26为N型MOS晶体管，晶体管MP24、MP25为P型MOS晶体管。比较电路32B的电容器C24至C26分别相当于比较电路32A的电容器C21至C23。比较电路32B的晶体管MN24至MN26分别主动相当于比较电路32A的晶体管MP21至MP23。比较电路32B的开关SW24和SW25分别相当于比较电路32A的开关SW21和SW22。比较电路32B的晶体管MP24和MP25分别相当于比较电路32A的晶体管MN21和MN22。

[变形例8]

在上述实施方案中，例如，如图4A所示，比较电路22使用电容器C1和C2来将信号SIG的电压和参考信号RAMP1的电压合成，并且基于所合成的电压来执行比较操作，但这并不是限制性的。下面详细说明根据本变形例的比较电路42A和42B。

图20A示出了比较电路42A的一个构造例。比较电路42A包括电容器C31和C32。电容器C31具有：被提供有参考信号RAMP1的一个端子；以及与晶体管MP21的栅极及开关SW21的一个端子连接的另一个端子。电容器C32具有：被提供有信号SIG的一个端子；以及与晶体管MP22的栅极及开关SW22的一个端子连接的另一个端子。这里，电容器C31相当于本公开中的“第一电容器”的具体示例。电容器C32相当于本公开中的“第二电容器”的具体示例。

图20B示出了比较电路42B的一个构造例。比较电路42B包括电容器C34和C35。电容器C34具有：被提供有参考信号RAMP1的一个端子；以及与晶体管MN24的栅极及开关SW24的一个端子连接的另一个端子。电容器C35具有：被提供有信号SIG的一个端子；以及与晶体管MN25的栅极及开关SW25的一个端子连接的另一个端子。

[其他变形例]

另外，可以组合上述这些变形例的两者或更多者。

<2.摄像装置的使用例>

图21示出了根据上述实施方案的摄像装置1的使用例。例如，上述摄像装置1可用于感测诸如可见光、红外光、紫外光和X射线等光的如下各种实例。

-拍摄供鉴赏用的图像的设备，例如数码相机和具有相机功能的移动设备等。

-用于交通的设备，例如：为了实现诸如自动停车等安全驾驶或者为了实现驾驶员状态识别，对汽车的前方、后方、周围、内部等进行摄像的车载传感器；监视行驶车辆或道路的监视摄像机；以及测量车辆之间距离的测距传感器等。

-用于诸如电视、冰箱或空调等家用电器的设备，例如其可以拍摄用户的手势并根据该手势来操作设备。

-用于医疗保健的设备，例如内窥镜或者通过接收红外光进行血管造影的设备等。

-用于安保的设备，例如用于预防犯罪用途的监视摄像机或用于人物身份验证的相机等。

-用于美容的设备，例如用于拍摄皮肤的皮肤测定设备和用于拍摄头皮的显微镜等。

-用于运动的设备，例如用于体育用途的动作相机或可穿戴式相机等。

-用于农业的设备，例如用于监控农田或农作物状态的相机等。

<3.应用于移动体的应用例>

根据本公开的技术(本技术)可以适用于各种产品。例如，根据本公开的技术可以实现为安装在诸如汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动载具、飞机、无人机、船舶和机器人等任何类型的移动体上的装置。

图22是示出作为根据本公开的实施方案的技术可以适用的移动体控制系统的一个示例的车辆控制系统的示意性构造示例的框图。

车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图22所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。另外，作为综合控制单元12050的功能构造，示出了微型计算机12051、声音/图像输出部12052和车载网络接口(I/F：interface)12053。

驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统相关的设备的操作。例如，驱动系统控制单元12010起到以下设备的控制装置的作用：诸如内燃机或驱动马达等用于产生车辆的驱动力的驱动力产生设备；用于将驱动力传递至车轮的驱动力传递机构；用于调整车辆的转向角的转向机构；以及用于产生车辆的制动力的制动设备等。

车身系统控制单元12020根据各种程序来控制配备于车身上的各种设备的操作。例如，车身系统控制单元12020起到以下设备的控制装置的作用：无钥匙进入系统；智能钥匙系统；电动车窗装置；或者诸如车头灯、车尾灯、刹车灯、转向灯或雾灯等各种灯。在这种情况下，从替代钥匙用的便携式装置发送过来的无线电波或各种开关的信号可以输入到车身系统控制单元12020。车身系统控制单元12020接收这些无线电波或信号的输入，并且控制车辆门锁装置、电动车窗装置和灯等。

车外信息检测单元12030检测关于搭载有车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030使摄像部12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以进行诸如人、车辆、障碍物、标识、路面上的文字等的物体检测处理或测距处理。

摄像部12031是能够接收光并且输出与所接收光的光量相对应的电信号的光传感器。摄像部12031可以将电信号作为图像而输出，或者可以将电信号作为测距信息而输出。另外，由摄像部12031接收的光可以是可见光，或者可以是诸如红外线等非可见光。

车内信息检测单元12040检测关于车辆内部的信息。例如，车内信息检测单元12040与检测驾驶员状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括对驾驶员进行拍摄的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的专注程度，或者可以判断驾驶员是否正在打瞌睡。

基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息，微型计算机12051可以计算驱动力产生设备、转向机构或制动设备的控制目标值，并且向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以执行旨在实现先进驾驶员辅助系统(ADAS：advanced driver assistance system)的功能的协同控制，该ADAS的功能包括：车辆的碰撞规避或撞击减轻、基于车间距离的跟车行驶、车辆定速行驶、车辆碰撞警告或车辆偏离车道警告等。

另外，基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息，微型计算机12051可以控制驱动力产生设备、转向机构或制动设备等，由此执行以使得车辆不依赖于驾驶员的操作而自主行驶的自动驾驶等为目的的协同控制。

另外，基于由车外信息检测单元12030获得的关于车辆外部的信息，微型计算机12051可以向车身系统控制单元12020输出控制指令。例如，微型计算机12051可以根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置，通过控制车头灯以从远光灯变为近光灯来执行旨在防止眩光的协同控制。

声音/图像输出部12052将声音和图像中的至少一者的输出信号传输到能够在视觉上或在听觉上将信息通知给车辆乘客或车辆外部的输出装置。在图22的示例中，作为输出装置，示出了音频扬声器12061、显示部12062和仪表面板12063。例如，显示部12062可以包括车载显示器和平视显示器中的至少一者。

图23是示出摄像部12031的安装位置的一个示例的图。

在图23中，车辆12100包括作为摄像部12031的摄像部12101、12102、12103、12104和12105。

例如，摄像部12101、12102、12103、12104和12105设置在车辆12100的前鼻、侧视镜、后保险杠和后门处的位置以及车厢内部挡风玻璃的上部处的位置。设置于前鼻处的摄像部12101和设置于车厢内部挡风玻璃的上部处的摄像部12105主要获得车辆12100前方的图像。设置于侧视镜处的摄像部12102和12103主要获得车辆12100侧方的图像。设置于后保险杠或后门处的摄像部12104主要获得车辆12100后方的图像。由摄像部12101和12105获得的前方图像主要用于检测前车、行人、障碍物、信号灯、交通标识、或车道等。

顺便提及，图23示出了摄像部12101至12104的拍摄范围的一个示例。摄像部范围12111表示设置于前鼻处的摄像部12101的摄像部范围。摄像范围12112和12113分别表示设置于侧视镜处的摄像部12102和12103的摄像范围。摄像范围12114表示设置于后保险杠或后门处的摄像部12104的摄像范围。例如，通过叠加由摄像部12101至12104拍摄的图像数据，可以获得从上方观看到的车辆12100的俯瞰图像。

摄像部12101至12104中的至少一者可以具有获得距离信息的功能。例如，摄像部12101至12104中的至少一者可以是包含多个摄像元件的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。

例如，基于从摄像部12101至12104获得的距离信息，微型计算机12051可以求出距摄像范围12111至12114内的各三维物体的距离和该距离随时间的变化(相对于车辆12100的相对速度)，从而提取如下的立体物作为前车：该三维物体尤其是在车辆12100的行驶路径上离该车辆最近，且在与车辆12100基本相同的方向上以预定速度(例如，0千米/小时以上)行驶。此外，微型计算机12051可以设定在前车的近前上要预先保持的车间距离，并且执行自动制动控制(包括跟车停止控制)、或自动加速控制(包括跟车启动控制)等。因此，可以执行旨在实现使得车辆不依赖于驾驶员的操作等而自主行驶的自动驾驶的协同控制。

例如，基于从摄像部12101至12104获得的距离信息，微型计算机12051可以将关于三维物体的三维物体数据分类为两轮车辆、普通车辆、大型车辆、行人、电线杆或其他三维物体等的三维物体数据，提取分类后的三维物体数据，并且使用所提取的三维物体数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以在视觉上识别的障碍物以及车辆12100的驾驶员难以在视觉上识别的障碍物。然后，微型计算机12051判定表示与各障碍物发生碰撞的风险度的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警报，或者经由驱动系统控制单元12010执行强制减速或者规避转向。由此，微型计算机12051可以实现用于避免碰撞的驾驶辅助。

摄像部12101至12104中的至少一者可以是检测红外线的红外相机。例如，微型计算机12051可以通过判定在摄像部12101至12104的所拍摄图像中是否存在行人来识别行人。例如，对行人的这种识别是通过如下过程来执行的：在作为红外相机的摄像部12101至12104的所拍摄图像中提取特征点的过程；以及通过对表示物体轮廓的一系列特征点执行图案匹配处理来判定是否是行人的过程。当微型计算机12051判定在摄像部12101至12104的所拍摄图像中存在行人并且因此识别出行人时，声音/图像输出部12052控制显示部12062，使其在识别出的行人上叠加地显示用于强调的方形轮廓线。声音/图像输出部12052还可以控制显示部12062，使其在期望的位置处显示出表示行人的图标等。

上面已经说明了根据本公开的技术可以应用的车辆控制系统的一个示例。例如，根据本公开的技术可以适用于上面说明的构造中的摄像部12031。这使得在车辆控制系统12000中可以提高所拍摄图像的图像质量。结果，在车辆控制系统12000中就能够提高车辆的碰撞规避或撞击减缓功能、基于车间距离的跟车行驶功能、定速行驶功能、车辆碰撞警告功能、车辆偏离车道警告功能等的精度。

<4.应用于测距装置的应用例>

接下来，详细说明在本技术应用于测距装置的情况下的一个示例。

图35示出了根据本应用例的测距装置900的一个构造例。测距装置900被构造为通过间接方法测量距测量对象OBJ的距离。测距装置900包括发光部901、光学系统902、光检测器910和控制部903。

发光部901被构造为向测量对象OBJ发射出光脉冲L0。发光部901基于来自控制部903的指令通过执行交替地重复发光和不发光的发光操作来发射出光脉冲L0。例如，发光部901包括发射出红外光的光源。该光源通过使用例如激光光源、或LED(发光二极管：LightEmitting Diode)等来构成。

光学系统902包括用于在光检测器910的光接收表面S上成像的透镜。从发光部901发射出并且被测量对象OBJ反射的光脉冲(反射光脉冲L1)进入光学系统902。

光检测器910被构造为基于来自控制部903的指令通过检测光而生成距离图像PIC。距离图像PIC中所包括的多个像素值中的每一者表示与距测量对象OBJ的距离D有关的值。然后，光检测器910输出所生成的距离图像PIC作为图像信号DATA。

控制部903被构造为向发光部901和光检测器910提供控制信号并且控制发光部901和光检测器910的操作，从而控制测距装置900的操作。

图36示出了光检测器910的一个构造例。光检测器910包括像素阵列911、驱动部912、参考信号生成部913、读出部919、信号处理部914和摄像控制部915。例如，像素阵列911、驱动部912、参考信号生成部913、读出部919、信号处理部914和摄像控制部915可以形成在一个半导体基板中。另外，像素阵列911可以形成在一个半导体基板中，并且驱动部912、参考信号生成部913、读出部919、信号处理部914和摄像控制部915可以形成在另一半导体基板中。这两个半导体基板可以彼此重叠。

像素阵列911包括以矩阵状布置的多个像素920。像素920分别被构造为生成与所接收光量相对应的像素电压Vpix。

图37示出了像素920的一个构造例。像素阵列911包括多条控制线931A、多条控制线931B、多条控制线932A、多条控制线932A、多条控制线933、多条信号线939A和多条信号线939B。

像素920各自包括光电二极管921、浮动扩散部923A和923B以及晶体管922A、922B、924A、924B、925A、925B、926A和926B。包括光电二极管921、浮动扩散部923A以及晶体管922A、924A、925A和926A的电路也称为分接头(tap)A。另外，包括光电二极管921、浮动扩散部923B以及晶体管922B、924B、925B和926B的电路也称为分接头B。

在分接头A中，晶体管922A具有：与控制线931A连接的栅极；与光电二极管921连接的源极；以及与浮动扩散部923A连接的漏极。浮动扩散部923A被构造为累积从光电二极管921经由晶体管922A提供过来的电荷。晶体管924A具有：与控制线932A连接的栅极、被提供有电源电压VDD的漏极；以及与浮动扩散部923A连接的源极。晶体管925A具有：与浮动扩散部923A连接的栅极、被提供有电源电压VDD的漏极；以及与晶体管926A的漏极连接的源极。晶体管926A具有：与控制线933连接的栅极；与晶体管925A的源极连接的漏极；以及与信号线939A连接的源极。上面已经以分接头A为例进行了说明，这同样适用于分接头B。

利用这种构造，在每个像素920中，将晶体管924A变成导通状态以使浮动扩散部923A复位，并且将晶体管924B变成导通状态以使浮动扩散部923B复位。然后，交替地将晶体管922A和922B中的任一者变成导通状态，藉此把由光电二极管921产生的电荷选择性地累积于浮动扩散部923A和浮动扩散部923B中。然后，将晶体管926A和926B变成导通状态，以使像素920把与累积在浮动扩散部923A中的电荷量相对应的像素信号向信号线939A输出，并且把与累积在浮动扩散部923B中的电荷量相对应的像素信号向信号线939B输出。

驱动部912(图36)被构造为基于来自摄像控制部915的指令以像素行L为单位依次序驱动像素阵列911中的多个像素920。参考信号生成部913被构造为基于来自摄像控制部915的指令而生成参考信号RAMP。读出部919被构造为基于来自摄像控制部915的指令，通过基于从像素阵列911经由信号线939A和939B提供过来的像素信号执行AD转换来生成图像信号DATA0。信号处理部914被构造为基于来自摄像控制部915的指令通过对图像信号DATA0执行预定的信号处理来生成距离图像PIC，并且输出包括距离图像PIC的图像信号DATA。摄像控制部915被构造为向驱动部912、参考信号生成部913、读出部919和信号处理部914提供控制信号，并且控制这些电路的操作，从而控制光检测器910的操作。

图38示出了测距装置900的一个操作示例。图38的(A)表示从发光部901发射出的光脉冲L0的波形。图38的(B)表示由光检测器910检测到的反射光脉冲L1的波形。

发光部901基于来自控制部903的指令而发射出具有占空比为50％的脉冲波形的光脉冲L0(图38的(A))。光脉冲L0向测量对象OBJ传播。然后，光脉冲L0被测量对象OBJ反射，并且由此反射回来的反射光脉冲L1向光检测器910传播。然后，该光检测器910的像素920检测到反射光脉冲L1(图38的(B))。由像素920检测到的反射光脉冲L1具有相对于图38的(A)所示的光脉冲L0的波形延迟了延迟时间DL的波形。延迟时间DL是其中光按发光部901、测量对象OBJ和光检测器910的顺序而依次序传播的时间，并且对应于光的飞行时间。光的飞行时间对应于测距装置900和测量对象OBJ之间的距离。

在间接方法中，像素920的浮动扩散部923A在发光部901发光的期间941中累积与由光电二极管921接收到的光量相对应的信号电荷Q1，并且像素920的浮动扩散部923B在发光部901不发光的期间942中累积与由光电二极管921接收到的光量相对应的信号电荷Q2。然后，信号处理部914求出信号电荷Q1和信号电荷Q2之间的电荷比。光电二极管921在期间951和952中检测到光；因此，信号电荷Q1的电荷量与期间951的长度成正比，并且信号电荷Q2的电荷量与期间952的长度成正比。在延迟时间DL较短的情况下，信号电荷Q1变多，并且信号电荷Q2变少。在延迟时间DL较长的情况下，信号电荷Q1变少，并且信号电荷Q2变多。因此，信号电荷Q1和信号电荷Q2之间的电荷比是根据延迟时间DL而变化的。在间接方法中，例如，通过求出电荷比，就可以高精度地求出延迟时间DL。结果，可以高精度地测量出距测量对象OBJ的距离。本技术可适用于读出部919。这使得可以提高距离图像的图像质量。

尽管上面已经参照一些实施方案、变形例及其具体应用例说明了本技术，但是本技术不限于这些实施方案等，并且可以以多种方式变形。

例如，在上述实施方案中，像素P如图2所示那样而被构成，但这并不是限制性的。可以使用具有各种构造的像素。

应当注意，本文所述的效果仅仅是说明性的而非限制性的，并且可以提供其他效果。

应当注意，本技术可以具有以下构造。根据具有以下构造的本技术，可以提高图像质量。

(1)一种光检测装置，包括：

第一像素，其被构造为生成第一像素信号；

参考信号生成部，其被构造为生成参考信号；和

第一转换部，其包括第一缓冲电路和第一比较电路且被构造为将所述第一像素信号转换为数字码，所述第一缓冲电路被构造为从输出端子输出与所述参考信号相对应的第一信号，并且所述第一比较电路被构造为基于所述第一像素信号和所述第一信号执行比较操作。

(2)根据(1)所述的光检测装置，其中，

所述第一像素被构造为从输出端子输出所述第一像素信号，

并且所述第一比较电路包括：

第一晶体管，其具有栅极和漏极；

第一电容器，其具有：与所述第一缓冲电路的所述输出端子连接的第一端子、以及与所述第一晶体管的所述栅极连接的第二端子；

第二电容器，其具有：与所述第一像素的所述输出端子连接的第一端子、以及与所述第一晶体管的所述栅极连接的第二端子；

第一开关，其被构造为通过变成导通状态将所述第一晶体管的所述栅极和所述第一晶体管的所述漏极彼此连接；和

负载电路，其与所述第一晶体管的所述漏极连接。

(3)根据(2)所述的光检测装置，其中，

所述第一晶体管具有与第一电源节点连接的源极，

并且所述负载电路包括第一负载晶体管，所述第一负载晶体管具有：被提供有预定电压的栅极、与所述第一晶体管的所述漏极连接的漏极、以及与第二电源节点连接的源极。

(4)根据(3)所述的光检测装置，其中，

要提供给所述第一缓冲电路的电源电压高于所述第一电源节点处的电源电压。

(5)根据(3)所述的光检测装置，其中，

要提供给所述第一缓冲电路的电源电压与所述第一电源节点处的电源电压相同。

(6)根据(3)至(5)中任一项所述的光检测装置，其中，

所述第一比较电路还包括：

第二晶体管，其具有：漏极、与所述第一晶体管的所述漏极连接的栅极、以及与所述第一电源节点连接的源极；

第三晶体管，其具有：栅极、与所述第二晶体管的所述漏极连接的漏极、以及与所述第二电源节点连接的源极；和

第二开关，其被构造为通过变成导通状态将所述第三晶体管的所述栅极和所述第三晶体管的所述漏极彼此连接。

(7)根据(6)所述的光检测装置，其中，

所述第一比较电路还包括：

第四晶体管，其具有：与所述第二晶体管的所述漏极连接的栅极、与所述第一电源节点连接的漏极、以及与所述第一晶体管的所述漏极连接的源极。

(8)根据(2)所述的光检测装置，其中，

所述第一晶体管具有源极，

所述第一比较电路还包括：

第五晶体管，其具有栅极、漏极和源极；

第三电容器，其与所述第五晶体管的所述栅极连接；

电流源，其与所述第一晶体管的所述源极及所述第五晶体管的所述源极连接；和

第三开关，其被构造为通过变成导通状态将所述第五晶体管的所述栅极和所述第五晶体管的所述漏极彼此连接，

并且所述负载电路除了与所述第一晶体管的所述漏极连接以外，还与所述第五晶体管的所述漏极连接。

(9)根据(1)所述的光检测装置，其中，

所述第一像素被构造为从输出端子输出所述第一像素信号，

并且所述第一比较电路包括：

第一晶体管，其具有栅极、漏极和源极；

第五晶体管，其具有栅极、漏极和源极；

电流源，其与所述第一晶体管的所述源极及所述第五晶体管的所述源极连接；

第一电容器，其具有：与所述第一缓冲电路的所述输出端子连接的第一端子、以及与所述第一晶体管的所述栅极连接的第二端子；

第二电容器，其具有：与所述第一像素的所述输出端子连接的第一端子、以及与所述第五晶体管的所述栅极连接的第二端子；

第一开关，其被构造为通过变成导通状态将所述第一晶体管的所述栅极和所述第一晶体管的所述漏极彼此连接；

第三开关，其被构造为通过变成导通状态将所述第五晶体管的所述栅极和所述第五晶体管的所述漏极彼此连接；和

负载电路，其与所述第一晶体管的所述漏极及所述第五晶体管的所述漏极连接。

(10)根据(8)或(9)所述的光检测装置，其中，

所述负载电路包括：

第一负载晶体管，其具有：栅极、以及与所述第一晶体管的所述漏极连接的漏极；和

第二负载晶体管，其具有：与所述第一负载晶体管的所述栅极连接的栅极、以及与所述第五晶体管的所述漏极连接的漏极。

(11)根据(1)至(10)中任一项所述的光检测装置，其中，

所述参考信号生成部被构造为从输出端子输出所述参考信号，

并且所述第一缓冲电路包括：

第一缓冲晶体管，其具有：与所述参考信号生成部的所述输出端子连接的栅极、以及与所述第一缓冲电路的所述输出端子连接的源极；和

第一电流源，其与所述第一缓冲晶体管的所述源极连接。

(12)根据(11)所述的光检测装置，其中，

所述第一缓冲晶体管还具有：与所述第一缓冲晶体管的所述源极连接的背栅。

(13)根据(11)所述的光检测装置，还包括：

电压生成部，其被构造为从输出端子输出预定电压，

其中，所述第一缓冲晶体管还具有：与所述电压生成部的所述输出端子连接的背栅。

(14)根据(11)所述的光检测装置，还包括：

信号发生器，其被构造为基于所述参考信号生成辅助参考信号，且被构造为从输出端子输出所述辅助参考信号，

其中，所述第一缓冲晶体管还具有：与所述信号发生器的所述输出端子连接的背栅。

(15)根据(1)至(14)中任一项所述的光检测装置，还包括：

第二像素，其被构造为产生第二像素信号；和

第二转换部，其包括第二缓冲电路和第二比较电路且被构造为将所述第二像素信号转换为数字码，所述第二缓冲电路被构造为从输出端子输出与所述参考信号相对应的第二信号，并且所述第二比较电路被构造为基于所述第二像素信号和所述第二信号执行所述比较操作。

(16)根据(15)所述的光检测装置，其中，

所述第二缓冲电路的所述输出端子与所述第一缓冲电路的所述输出端子连接。

(17)根据(16)所述的光检测装置，还包括：

第三像素，其被构造为生成第三像素信号；和

第三转换部，其包括第三缓冲电路和第三比较电路且被构造为将所述第三像素信号转换为数字码，所述第三缓冲电路被构造为从输出端子输出与所述参考信号相对应的第三信号，并且所述第三比较电路被构造为基于所述第三像素信号和所述第三信号执行所述比较操作，

其中，所述第三缓冲电路的所述输出端子与所述第一缓冲电路的所述输出端子电气绝缘，且与所述第二缓冲电路的所述输出端子电气绝缘，

并且所述第三转换部设置在所述第一转换部和所述第二转换部之间。

(18)根据(15)所述的光检测装置，还包括：

可变电阻器，其具有：与所述第一缓冲电路的所述输出端子连接的第一端子；以及与所述第二缓冲电路的所述输出端子连接的第二端子。

(19)一种电子设备，包括：

光检测装置；和

处理部，其控制所述光检测装置的操作，

所述光检测装置包括：

第一像素，其被构造为生成第一像素信号；

参考信号生成部，其被构造为生成参考信号；和

第一转换部，其包括第一缓冲电路和第一比较电路且被构造为将所述第一像素信号转换为数字码，所述第一缓冲电路被构造为从输出端子输出与所述参考信号相对应的第一信号，并且所述第一比较电路被构造为基于所述第一像素信号和所述第一信号执行比较操作。

本申请要求了2019年3月29日向日本专利局提交的日本在先专利申请JP2019-065376的优先权权益，该日本在先专利申请的全部内容通过引用的方式并入本文中。

本领域技术人员应当理解，在所附权利要求或其等同物的保护范围内，可以根据设计要求和其他因素进行各种变形、组合、子组合和更改。

Claims (19)

1.一种光检测装置，包括：

第一像素，其被构造为生成第一像素信号；

参考信号生成部，其被构造为生成参考信号；和

第一转换部，其包括第一缓冲电路和第一比较电路且被构造为将所述第一像素信号转换为数字码，所述第一缓冲电路被构造为从输出端子输出与所述参考信号相对应的第一信号，并且所述第一比较电路被构造为基于所述第一像素信号和所述第一信号执行比较操作。

2.根据权利要求1所述的光检测装置，其中，

所述第一像素被构造为从输出端子输出所述第一像素信号，

并且所述第一比较电路包括：

第一晶体管，其具有栅极和漏极；

第一电容器，其具有：与所述第一缓冲电路的所述输出端子连接的第一端子、以及与所述第一晶体管的所述栅极连接的第二端子；

第二电容器，其具有：与所述第一像素的所述输出端子连接的第一端子、以及与所述第一晶体管的所述栅极连接的第二端子；

第一开关，其被构造为通过变成导通状态将所述第一晶体管的所述栅极和所述第一晶体管的所述漏极彼此连接；和

负载电路，其与所述第一晶体管的所述漏极连接。

3.根据权利要求2所述的光检测装置，其中，

所述第一晶体管具有与第一电源节点连接的源极，

并且所述负载电路包括第一负载晶体管，所述第一负载晶体管具有：被提供有预定电压的栅极、与所述第一晶体管的所述漏极连接的漏极、以及与第二电源节点连接的源极。

4.根据权利要求3所述的光检测装置，其中，

要提供给所述第一缓冲电路的电源电压高于所述第一电源节点处的电源电压。

5.根据权利要求3所述的光检测装置，其中，

要提供给所述第一缓冲电路的电源电压与所述第一电源节点处的电源电压相同。

6.根据权利要求3所述的光检测装置，其中，

所述第一比较电路还包括：

第二晶体管，其具有：漏极、与所述第一晶体管的所述漏极连接的栅极、以及与所述第一电源节点连接的源极；

第三晶体管，其具有：栅极、与所述第二晶体管的所述漏极连接的漏极、以及与所述第二电源节点连接的源极；和

第二开关，其被构造为通过变成导通状态将所述第三晶体管的所述栅极和所述第三晶体管的所述漏极彼此连接。

7.根据权利要求6所述的光检测装置，其中，

所述第一比较电路还包括：

第四晶体管，其具有：与所述第二晶体管的所述漏极连接的栅极、与所述第一电源节点连接的漏极、以及与所述第一晶体管的所述漏极连接的源极。

8.根据权利要求2所述的光检测装置，其中，

所述第一晶体管具有源极，

所述第一比较电路还包括：

第五晶体管，其具有栅极、漏极和源极；

第三电容器，其与所述第五晶体管的所述栅极连接；

电流源，其与所述第一晶体管的所述源极及所述第五晶体管的所述源极连接；和

第三开关，其被构造为通过变成导通状态将所述第五晶体管的所述栅极和所述第五晶体管的所述漏极彼此连接，

并且所述负载电路除了与所述第一晶体管的所述漏极连接以外，还与所述第五晶体管的所述漏极连接。

9.根据权利要求1所述的光检测装置，其中，

所述第一像素被构造为从输出端子输出所述第一像素信号，

并且所述第一比较电路包括：

第一晶体管，其具有栅极、漏极和源极；

第五晶体管，其具有栅极、漏极和源极；

电流源，其与所述第一晶体管的所述源极及所述第五晶体管的所述源极连接；

第一电容器，其具有：与所述第一缓冲电路的所述输出端子连接的第一端子、以及与所述第一晶体管的所述栅极连接的第二端子；

第二电容器，其具有：与所述第一像素的所述输出端子连接的第一端子、以及与所述第五晶体管的所述栅极连接的第二端子；

第一开关，其被构造为通过变成导通状态将所述第一晶体管的所述栅极和所述第一晶体管的所述漏极彼此连接；

第三开关，其被构造为通过变成导通状态将所述第五晶体管的所述栅极和所述第五晶体管的所述漏极彼此连接；和

负载电路，其与所述第一晶体管的所述漏极及所述第五晶体管的所述漏极连接。

10.根据权利要求8所述的光检测装置，其中，

所述负载电路包括：

第一负载晶体管，其具有：栅极、以及与所述第一晶体管的所述漏极连接的漏极；和

第二负载晶体管，其具有：与所述第一负载晶体管的所述栅极连接的栅极、以及与所述第五晶体管的所述漏极连接的漏极。

11.根据权利要求1所述的光检测装置，其中，

所述参考信号生成部被构造为从输出端子输出所述参考信号，

并且所述第一缓冲电路包括：

第一缓冲晶体管，其具有：与所述参考信号生成部的所述输出端子连接的栅极、以及与所述第一缓冲电路的所述输出端子连接的源极；和

第一电流源，其与所述第一缓冲晶体管的所述源极连接。

12.根据权利要求11所述的光检测装置，其中，

所述第一缓冲晶体管还具有与所述第一缓冲晶体管的所述源极连接的背栅。

13.根据权利要求11所述的光检测装置，还包括：

电压生成部，其被构造为从输出端子输出预定电压，

其中，所述第一缓冲晶体管还具有与所述电压生成部的所述输出端子连接的背栅。

14.根据权利要求11所述的光检测装置，还包括：

信号发生器，其被构造为基于所述参考信号生成辅助参考信号，且被构造为从输出端子输出所述辅助参考信号，

其中，所述第一缓冲晶体管还具有与所述信号发生器的所述输出端子连接的背栅。

15.根据权利要求1所述的光检测装置，还包括：

第二像素，其被构造为产生第二像素信号；和

第二转换部，其包括第二缓冲电路和第二比较电路且被构造为将所述第二像素信号转换为数字码，所述第二缓冲电路被构造为从输出端子输出与所述参考信号相对应的第二信号，并且所述第二比较电路被构造为基于所述第二像素信号和所述第二信号执行所述比较操作。

16.根据权利要求15所述的光检测装置，其中，

所述第二缓冲电路的所述输出端子与所述第一缓冲电路的所述输出端子连接。

17.根据权利要求16所述的光检测装置，还包括：

第三像素，其被构造为生成第三像素信号；和

第三转换部，其包括第三缓冲电路和第三比较电路且被构造为将所述第三像素信号转换为数字码，所述第三缓冲电路被构造为从输出端子输出与所述参考信号相对应的第三信号，并且所述第三比较电路被构造为基于所述第三像素信号和所述第三信号执行所述比较操作，

其中，所述第三缓冲电路的所述输出端子与所述第一缓冲电路的所述输出端子电气绝缘，且与所述第二缓冲电路的所述输出端子电气绝缘，

并且所述第三转换部设置在所述第一转换部和所述第二转换部之间。

18.根据权利要求15所述的光检测装置，还包括：

可变电阻器，其具有：与所述第一缓冲电路的所述输出端子连接的第一端子、以及与所述第二缓冲电路的所述输出端子连接的第二端子。

19.一种电子设备，包括：

光检测装置；和

处理部，其控制所述光检测装置的操作，

所述光检测装置包括：

第一像素，其被构造为生成第一像素信号；

参考信号生成部，其被构造为生成参考信号；和

第一转换部，其包括第一缓冲电路和第一比较电路且被构造为将所述第一像素信号转换为数字码，所述第一缓冲电路被构造为从输出端子输出与所述参考信号相对应的第一信号，并且所述第一比较电路被构造为基于所述第一像素信号和所述第一信号执行比较操作。

Images