KR20210143778A

KR20210143778A - 광 검출 장치 및 전자 기기

Info

Publication number: KR20210143778A
Application number: KR1020217030950A
Authority: KR
Inventors: 유헤이 오오사코; 요스케 우에노; 마사히로 세가미
Original assignee: 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date: 2019-03-29
Filing date: 2020-03-18
Publication date: 2021-11-29
Also published as: DE112020001607T5; WO2020203283A1; TW202101970A; US11902686B2; CN113424450A; JPWO2020203283A1; US20220150437A1

Abstract

본 개시의 광 검출 장치는, 제1 화소 신호를 생성 가능한 제1 화소와, 참조 신호를 생성 가능한 참조 신호 생성부와, 참조 신호에 따른 제1 신호를 출력 단자로부터 출력 가능한 제1 버퍼 회로와, 제1 화소 신호 및 제1 신호에 기초하여 비교 동작을 행하는 것이 가능한 제1 비교 회로를 가지며, 제1 화소 신호를 디지털 코드로 변환 가능한 제1 변환부를 구비한다.

Description

광 검출 장치 및 전자 기기

본 개시는 광을 검출 가능한 광 검출 장치, 및 그러한 광 검출 장치를 구비한 전자 기기에 관한 것이다.

광 검출 장치에서는, 종종, 화소가 수광량에 따른 화소 신호를 생성하고, AD(Analog to Digital) 변환 회로가 그 화소 신호를 디지털 코드로 변환한다. 예를 들면, 특허문헌 1에는, 램프 파형을 갖는 신호, 및 화소 신호에 기초하여 AD 변환을 행하는 촬상 장치가 개시되어 있다.

특허문헌 1: 일본특허공개 제2007-19682호 공보

그런데, 광 검출 장치에서는, 화질이 높을 것이 요망되고 있고, 한층 더 화질의 향상이 기대되고 있다.

화질을 높일 수 있는 광 검출 장치 및 전자 기기를 제공하는 것이 바람직하다.

본 개시의 일 실시형태에 있어서의 광 검출 장치는, 제1 화소와, 참조 신호 생성부와, 제1 변환부를 구비하고 있다. 제1 화소는 제1 화소 신호를 생성 가능한 것이다. 참조 신호 생성부는 참조 신호를 생성 가능한 것이다. 제1 변환부는, 참조 신호에 따른 제1 신호를 출력 단자로부터 출력 가능한 제1 버퍼 회로와, 제1 화소 신호 및 제1 신호에 기초하여 비교 동작을 행하는 것이 가능한 제1 비교 회로를 가지며, 제1 화소 신호를 디지털 코드로 변환 가능한 것이다.

본 개시의 일 실시형태에 있어서의 전자 기기는 상기 광 검출 장치를 구비한 것으로, 예를 들면, 스마트폰, 디지털 카메라, 비디오 카메라, 노트형 퍼스널 컴퓨터 등이 해당한다.

본 개시의 일 실시형태에 있어서의 광 검출 장치 및 전자 기기에서는, 제1 화소에 의해 제1 화소 신호가 생성되고, 참조 신호 생성부에 의해 참조 신호가 생성된다. 제1 버퍼 회로에 의해, 참조 신호에 따른 제1 신호가 생성된다. 그리고, 제1 비교 회로에 의해, 제1 화소 신호 및 제1 신호에 기초하여 비교 동작이 행하여지고, 제1 화소 신호가 디지털 코드로 변환된다.

도 1은 본 개시의 일 실시형태에 따른 촬상 장치의 일 구성예를 나타내는 블록도이다.
도 2는 도 1에 나타낸 화소의 일 구성예를 나타내는 회로도이다.
도 3은 도 1에 나타낸 판독부의 일 구성예를 나타내는 블록도이다.
도 4a는 도 3에 나타낸 버퍼 회로 및 비교 회로의 일 구성예를 나타내는 회로도이다.
도 4b는 도 3에 나타낸 버퍼 회로 및 비교 회로의 다른 구성예를 나타내는 회로도이다.
도 4c는 도 3에 나타낸 버퍼 회로 및 비교 회로의 다른 구성예를 나타내는 회로도이다.
도 4d는 도 3에 나타낸 버퍼 회로 및 비교 회로의 다른 구성예를 나타내는 회로도이다.
도 5는 도 3에 나타낸 판독부의 일 구성예를 나타내는 회로도이다.
도 6은 도 1에 나타낸 촬상 장치의 일 실장예를 나타내는 설명도이다.
도 7은 도 1에 나타낸 촬상 장치의 다른 실장예를 나타내는 설명도이다.
도 8은 도 1에 나타낸 촬상 장치의 일 동작예를 나타내는 타이밍도이다.
도 9는 도 1에 나타낸 촬상 장치의 일 동작예를 나타내는 타이밍 파형도이다.
도 10a는 변형예에 따른 비교 회로의 일 구성예를 나타내는 회로도이다.
도 10b는 다른 변형예에 따른 비교 회로의 일 구성예를 나타내는 회로도이다.
도 11a는 다른 변형예에 따른 버퍼 회로의 일 구성예를 나타내는 회로도이다.
도 11b는 다른 변형예에 따른 버퍼 회로의 일 구성예를 나타내는 회로도이다.
도 12는 다른 변형예에 따른 판독부의 일 구성예를 나타내는 회로도이다.
도 13은 도 12에 나타낸 복수의 트랜지스터의 일 구성예를 나타내는 개략 단면도이다.
도 14는 다른 변형예에 따른 판독부의 일 구성예를 나타내는 회로도이다.
도 15는 다른 변형예에 따른 판독부의 일 구성예를 나타내는 회로도이다.
도 16은 도 15에 나타낸 판독부의 일 구성예를 나타내는 회로도이다.
도 17은 다른 변형예에 따른 판독부의 일 구성예를 나타내는 회로도이다.
도 18은 다른 변형예에 따른 판독부의 일 구성예를 나타내는 회로도이다.
도 19a는 다른 변형예에 따른 비교 회로의 일 구성예를 나타내는 회로도이다.
도 19b는 다른 변형예에 따른 비교 회로의 일 구성예를 나타내는 회로도이다.
도 20a는 다른 변형예에 따른 비교 회로의 일 구성예를 나타내는 회로도이다.
도 20b는 다른 변형예에 따른 비교 회로의 일 구성예를 나타내는 회로도이다.
도 21은 촬상 장치의 사용예를 나타내는 설명도이다.
도 22는 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 23은 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
도 24는 응용예에 따른 측거(測距) 장치의 일 구성예를 나타내는 블록도이다.
도 25는 도 24에 나타낸 광 검출부의 일 구성예를 나타내는 블록도이다.
도 26은 도 25에 나타낸 화소의 일 구성예를 나타내는 회로도이다.
도 27은 도 24에 나타낸 측거 장치의 일 동작예를 나타내는 파형도이다.

이하, 본 개시의 실시형태에 대해, 도면을 참조하여 상세하게 설명한다. 한편, 설명은 이하의 순서로 행한다.

1. 실시형태

2. 촬상 장치의 사용예

3. 이동체에의 응용예

4. 측거 장치에의 응용예

<1. 실시형태>

[구성예]

도 1은 일 실시형태에 따른 광 검출 장치를 적용한 촬상 장치(1)의 일 구성예를 나타내는 것이다. 촬상 장치(1)는, 화소 어레이(11)와, 구동부(12)와, 참조 신호 생성부(13)와, 판독부(20)와, 신호 처리부(14)와, 촬상 제어부(15)를 구비하고 있다.

화소 어레이(11)는, 매트릭스 형상으로 배치된 복수의 화소(P)를 가지고 있다. 화소(P)는 수광량에 따른 화소 전압(Vpix)을 생성하도록 구성된다.

도 2는 화소(P)의 일 구성예를 나타내는 것이다. 화소 어레이(11)는, 복수의 제어선(TGL)과, 복수의 제어선(RSTL)과, 복수의 제어선(SELL)과, 복수의 신호선(VSL)을 가지고 있다. 제어선(TGL)은 수평 방향(도 2에 있어서의 횡방향)으로 연장하고, 일단이 구동부(12)에 접속된다. 이 제어선(TGL)에는, 구동부(12)에 의해 제어 신호(STG)가 공급된다. 제어선(RSTL)은 수평 방향으로 연장하고, 일단이 구동부(12)에 접속된다. 이 제어선(RSTL)에는, 구동부(12)에 의해 제어 신호(SRST)가 공급된다. 제어선(SELL)은 수평 방향으로 연장하고, 일단이 구동부(12)에 접속된다. 이 제어선(SELL)에는, 구동부(12)에 의해 제어 신호(SSEL)가 공급된다. 신호선(VSL)은 수직 방향(도 2에 있어서의 종방향)으로 연장하고, 일단이 판독부(20)에 접속된다. 이 신호선(VSL)은, 화소(P)가 생성한 신호(SIG)를 판독부(20)에 전달한다. 수평 방향(도 1, 도 2에 있어서 횡방향)으로 병설된 1행분의 복수의 화소(P)는, 화소 라인(L)을 구성한다.

화소(P)는 포토다이오드(PD)와, 트랜지스터(TG)와, 플로팅 디퓨전(floating diffusion; FD)과, 트랜지스터(RST, AMP, SEL)를 가지고 있다. 트랜지스터(TG, RST, AMP, SEL)는, 이 예에서는 N형 MOS(Metal Oxide Semiconductor) 트랜지스터이다.

포토다이오드(PD)는, 수광량에 따른 양의 전하를 생성하고, 생성한 전하를 내부에 축적하는 광전 변환 소자이다. 포토다이오드(PD)의 애노드는 접지되고, 캐소드는 트랜지스터(TG)의 소스에 접속된다.

트랜지스터(TG)의 게이트는 제어선(TGL)에 접속되고, 소스는 포토다이오드(PD)의 캐소드에 접속되고, 드레인은 플로팅 디퓨전(FD)에 접속된다.

플로팅 디퓨전(FD)은, 포토다이오드(PD)로부터 트랜지스터(TG)를 통해 전송된 전하를 축적하도록 구성된다. 플로팅 디퓨전(FD)은, 예를 들면, 반도체 기판의 표면에 형성된 확산층을 사용하여 구성된다. 도 2에서는, 플로팅 디퓨전(FD)을, 용량 소자의 심볼을 사용하여 나타내고 있다.

트랜지스터(RST)의 게이트는 제어선(RSTL)에 접속되고, 드레인에는 전원 전압(VDD)이 공급되고, 소스는 플로팅 디퓨전(FD)에 접속된다.

트랜지스터(AMP)의 게이트는 플로팅 디퓨전(FD)에 접속되고, 드레인에는 전원 전압(VDD)이 공급되고, 소스는 트랜지스터(SEL)의 드레인에 접속된다.

트랜지스터(SEL)의 게이트는 제어선(SELL)에 접속되고, 드레인은 트랜지스터(AMP)의 소스에 접속되고, 소스는 신호선(VSL)에 접속된다.

이 구성에 의해, 화소(P)에서는, 제어선(SELL)에 공급된 제어 신호(SSEL)에 기초하여 트랜지스터(SEL)가 온 상태가 됨으로써, 화소(P)가 신호선(VSL)과 전기적으로 접속된다. 이에 의해, 트랜지스터(AMP)는 판독부(20)의 정전류원(CS)(후술함)에 접속되고, 이른바 소스 폴로어(source follower)로서 동작한다. 그리고, 화소(P)는, 플로팅 디퓨전(FD)에서의 전압에 따른 전압을 포함하는 신호(SIG)를, 신호선(VSL)에 출력한다. 구체적으로는, 화소(P)는, 후술하는 바와 같이, 판독부(20)가 AD 변환을 행하는 2개의 기간(P상 기간(TP) 및 D상 기간(TD)) 중 P상 기간(TP)에서 리셋 전압(Vreset)을 출력하고, D상 기간(TD)에서 수광량에 따른 화소 전압(Vpix)을 출력한다. 화소(P)는, 이들 리셋 전압(Vreset) 및 화소 전압(Vpix)을 포함하는 신호(SIG)를, 신호선(VSL)에 출력하도록 되어 있다.

구동부(12)(도 1)는, 촬상 제어부(15)로부터의 지시에 기초하여, 화소 라인(L) 단위로, 화소 어레이(11)에서의 복수의 화소(P)를 순차 구동하도록 구성된다. 구체적으로는, 구동부(12)는, 화소 어레이(11)에 있어서의 복수의 제어선(TGL)에 복수의 제어 신호(STG)를 각각 공급하고, 복수의 제어선(RSTL)에 복수의 제어 신호(SRST)를 각각 공급하고, 복수의 제어선(SELL)에 복수의 제어 신호(SSEL)를 각각 공급함으로써, 화소 라인(L) 단위로 화소 어레이(11)에서의 복수의 화소(P)를 구동하도록 되어 있다.

참조 신호 생성부(13)는, 촬상 제어부(15)로부터의 지시에 기초하여, 참조 신호(RAMP)를 생성하도록 구성된다. 참조 신호(RAMP)는, 판독부(20)가 AD 변환을 행하는 2개의 기간(P상 기간(TP) 및 D상 기간(TD))에서, 시간 경과에 따라 전압 레벨이 서서히 변화하는, 이른바 램프 파형을 갖는다. 참조 신호 생성부(13)는, 이 참조 신호(RAMP)를 판독부(20)에 공급하도록 되어 있다.

판독부(20)는, 촬상 제어부(15)로부터의 지시에 기초하여, 화소 어레이(11)로부터 신호선(VSL)을 통해 공급된 신호(SIG)에 기초하여 AD 변환을 행함으로써, 화상 신호(DATA0)를 생성하도록 구성된다.

도 3은 판독부(20)의 일 구성예를 나타내는 것이다. 한편, 도 3에는, 판독부(20)에 더하여, 참조 신호 생성부(13), 신호 처리부(14), 및 촬상 제어부(15)도 도시하고 있다. 판독부(20)는, 복수의 정전류원(CS)(정전류원(CS[0], CS[1], CS[2], CS[2], …))과, 복수의 AD 변환부(ADC)(AD 변환부(ADC[0], ADC[1], ADC[2], ADC[3]…))와, 전송 주사부(29)를 가지고 있다.

복수의 정전류원(CS)은 복수의 신호선(VSL)에 대응하여 설치된다. 구체적으로는, 0번째 정전류원(CS[0])은 0번째 신호선(VSL[0])에 대응하여 설치되고, 1번째 정전류원(CS[1])은 1번째 신호선(VSL[1])에 대응하여 설치되고, 2번째 정전류원(CS[2])은 2번째 신호선(VSL[2])에 대응하여 설치되고, 3번째 정전류원(CS[3])은 3번째 신호선(VSL[3])에 대응하여 설치된다. 4번째 이후에 대해서도 마찬가지이다. 정전류원(CS)의 일단은 대응하는 신호선(VSL)에 접속되고, 타단은 접지된다. 복수의 정전류원(CS)의 각각은, 대응하는 신호선(VSL)에 소정의 전류를 흘리도록 구성된다.

복수의 AD 변환부(ADC)는 복수의 신호선(VSL)에 대응하여 설치되어 있다. 구체적으로는, 0번째 AD 변환부(ADC[0])는 0번째 신호선(VSL[0])에 대응하여 설치되고, 1번째 AD 변환부(ADC[1])는 1번째 신호선(VSL[1])에 대응하여 설치되고, 2번째 AD 변환부(ADC[2])는 2번째 신호선(VSL[2])에 대응하여 설치되고, 3번째 AD 변환부(ADC[3])는 3번째 신호선(VSL[2])에 대응하여 설치된다. 4번째 이후에 대해서도 마찬가지이다. 복수의 AD 변환부(ADC)의 각각은, 화소 어레이(11)로부터 공급된 신호(SIG)에 기초하여 AD 변환을 행함으로써, 신호(SIG)의 전압을 디지털 코드(CODE)로 변환하도록 구성된다. AD 변환부(ADC)는, 버퍼 회로(21)와, 비교 회로(22)와, 카운터(23)와, 래치(24)를 가지고 있다.

버퍼 회로(21)는, 참조 신호(RAMP)에 기초하여 참조 신호(RAMP1)를 생성하도록 구성된다.

비교 회로(22)는, 버퍼 회로(21)로부터 공급된 참조 신호(RAMP1) 및 화소(P)로부터 신호선(VSL)을 통해 공급된 신호(SIG)에 기초하여 비교 동작을 행함으로써 신호(CMPO)를 생성하도록 구성된다. 비교 회로(22)는, 촬상 제어부(15)로부터 공급된 제어 신호(AZSW, AZN)에 기초하여 동작점을 설정하고, 그 후에 비교 동작을 행하도록 되어 있다.

도 4a는 버퍼 회로(21) 및 비교 회로(22)의 일 구성예를 나타내는 것이다. 버퍼 회로(21)에는, 전원 전압(VDD1), 접지 전압(VSS1), 및 바이어스 전압(VB1)이 공급된다. 비교 회로(22)에는, 전원 전압(VDD2), 접지 전압(VSS2), 및 바이어스 전압(VB2)이 공급된다. 이 예에서는, 전원 전압(VDD1)은 전원 전압(VDD2)보다 높은 전압이다. 한편, 이에 한정되는 것은 아니고, 예를 들면, 전원 전압(VDD1)은 전원 전압(VDD2)과 동일한 전압이어도 된다.

버퍼 회로(21)는 트랜지스터(MP1, MP2)를 가지고 있다. 트랜지스터(MP1, MP2)는 P형 MOS 트랜지스터이다. 트랜지스터(MP1)의 게이트에는 참조 신호(RAMP)가 공급되고, 드레인에는 접지 전압(VSS1)이 공급되고, 소스는 트랜지스터(MP2)의 드레인 및 비교 회로(22)에 접속된다. 트랜지스터(MP2)의 게이트에는 바이어스 전압(VB1)이 공급되고, 드레인은 트랜지스터(MP1)의 소스 및 비교 회로(22)에 접속되고, 소스에는 전원 전압(VDD1)이 공급된다. 트랜지스터(MP2)는 정전류원으로서 동작한다. 도시하지 않지만, 이 예에서는, 트랜지스터(MP1, MP2)의 백 게이트(back gate)에는 전원 전압(VDD1)이 공급된다. 이 구성에 의해, 버퍼 회로(21)는, 이른바 소스 폴로어로서 동작함으로써, 참조 신호(RAMP)에 기초하여 참조 신호(RAMP1)를 생성하도록 되어 있다.

비교 회로(22)는, 용량 소자(C1, C2)와, 트랜지스터(MP11, MN11, MP12, MN12)와, 스위치(SW1, SW2)와, 용량 소자(C3)를 가지고 있다. 트랜지스터(MP11, MP12)는 P형 MOS 트랜지스터이며, 트랜지스터(MN11, MN12)는 N형 MOS 트랜지스터이다.

용량 소자(C1, C2)는 일단(단자(T1)) 및 타단(단자(T2))을 갖는다. 용량 소자(C1)의 일단은 버퍼 회로(21)에 접속되고, 타단은 용량 소자(C2)의 타단, 트랜지스터(MP11)의 게이트, 및 스위치(SW1)의 일단에 접속된다. 용량 소자(C1)의 일단에는, 버퍼 회로(21)가 생성한 참조 신호(RAMP1)가 공급된다. 용량 소자(C2)의 일단은 신호선(VSL)에 접속되고, 타단은 용량 소자(C1)의 타단, 트랜지스터(MP11)의 게이트, 및 스위치(SW1)의 일단에 접속된다. 용량 소자(C2)의 일단에는, 화소(P)가 생성한 화소 신호(SIG)가 공급된다.

트랜지스터(MP11)의 게이트는 용량 소자(C1, C2)의 타단 및 스위치(SW1)의 일단에 접속되고, 드레인은 트랜지스터(MN11)의 드레인, 트랜지스터(MP12)의 게이트, 및 스위치(SW1)의 타단에 접속되고, 소스에는 전원 전압(VDD2)이 공급된다. 트랜지스터(MN11)의 게이트에는 바이어스 전압(VB2)이 공급되고, 드레인은 트랜지스터(MP11)의 드레인, 트랜지스터(MP12)의 게이트, 및 스위치(SW1)의 타단에 접속되고, 소스에는 접지 전압(VSS2)이 공급된다. 트랜지스터(MN11)는 트랜지스터(MP11)의 부하이며, 정전류원으로서 동작한다. 스위치(SW1)는, 제어 신호(AZSW)에 기초하여 온 및 오프로 되도록 구성되고, 일단은 용량 소자(C1, C2)의 타단 및 트랜지스터(MP11)의 게이트에 접속되고, 타단은 트랜지스터(MP11, MN11)의 드레인 및 트랜지스터(MP12)의 게이트에 접속된다. 트랜지스터(MP11, MN11) 및 스위치(SW1)는 비교 회로(22)의 초단 회로(initial-stage circuit)(101)를 구성한다.

트랜지스터(MP12)의 게이트는 트랜지스터(MP11, MN11)의 드레인 및 스위치(SW1)의 타단에 접속되고, 드레인은 트랜지스터(MN12)의 드레인 및 스위치(SW2)의 일단에 접속되고, 소스에는 전원 전압(VDD2)이 공급된다. 트랜지스터(MN12)의 게이트는 용량 소자(C3)의 일단 및 스위치(SW2)의 타단에 접속되고, 드레인은 트랜지스터(MP12)의 드레인 및 스위치(SW2)의 일단에 접속되고, 소스에는 접지 전압(VSS2)이 공급된다. 스위치(SW2)는 제어 신호(AZN)에 기초하여 온 및 오프로 되도록 구성되고, 일단은 트랜지스터(MP12, MN12)의 드레인에 접속되고, 타단은 트랜지스터(MN12)의 게이트 및 용량 소자(C3)의 일단에 접속된다. 용량 소자(C3)의 일단은 트랜지스터(MN12)의 게이트 및 스위치(SW2)의 타단에 접속되고, 타단에는 접지 전압(VSS2)이 공급된다. 한편, 용량 소자(C3)는, MOS 커패시터 등을 사용하여 구성하여도 되고, 예를 들면, 트랜지스터(MN12)의 게이트의 기생 용량, 스위치(SW2)의 기생 용량, 배선의 기생 용량 등을 사용하여 구성하여도 된다. 트랜지스터(MP12, MN12), 스위치(SW2), 및 용량 소자(C3)는, 비교 회로(22)의 후단 회로(post-stage circuit)(102)를 구성한다.

이 구성에 의해, 비교 회로(22)는 신호(SIG) 및 참조 신호(RAMP1)에 기초하여 비교 동작을 행한다. 구체적으로는, 비교 회로(22)에서는, 후술하는 바와 같이, 스위치(SW1, SW2)가 온 상태가 됨으로써, 동작점을 설정한다. 그리고, 비교 회로(22)는, P상 기간(TP)에서, 참조 신호(RAMP1), 및 신호(SIG)에 포함되는 리셋 전압(Vreset)에 기초하여 비교 동작을 행하고, D상 기간(TD)에서, 참조 신호(RAMP1), 및 신호(SIG)에 포함되는 화소 전압(Vpix)에 기초하여 비교 동작을 행하도록 되어 있다.

한편, 이 예에서는, 도 4a에 나타낸 바와 같이, 버퍼 회로(21)를 2개의 P형 MOS 트랜지스터를 사용하여 구성하였지만, 이에 한정되는 것은 아니고, 도 4b에 나타내는 버퍼 회로(21A)와 같이, 2개의 N형 MOS 트랜지스터를 사용하여 구성하여도 된다. 이 버퍼 회로(21A)는 트랜지스터(MN1, MN2)를 가지고 있다. 트랜지스터(MN1, MN2)는 N형 MOS 트랜지스터이다. 트랜지스터(MN1)의 게이트에는 참조 신호(RAMP)가 공급되고, 드레인에는 전원 전압(VDD1)이 공급되고, 소스는 트랜지스터(MN2)의 드레인 및 비교 회로(22)에 접속된다. 트랜지스터(MN2)의 게이트에는 바이어스 전압(VB3)이 공급되고, 드레인은 트랜지스터(MN1)의 소스 및 비교 회로(22)에 접속되고, 소스에는 접지 전압(VSS1)이 공급된다. 도시하지 않지만, 이 예에서는, 트랜지스터(MN1, MN2)의 백 게이트에는 접지 전압(VSS1)이 공급된다.

또한, 이 예에서는, 비교 회로(22)를, 도 4a에 나타낸 바와 같이 구성하였지만, 이에 한정되는 것은 아니고, 도 4c에 나타내는 비교 회로(22A)와 같이 구성하여도 된다. 이 비교 회로(22A)는, 용량 소자(C4, C5)와, 트랜지스터(MN13, MP13, MN14, MP14)와, 스위치(SW3, SW4)과, 용량 소자(C6)를 가지고 있다. 트랜지스터(MP13, MP14)는 P형 MOS 트랜지스터이며, 트랜지스터(MN13, MN14)는 N형 MOS 트랜지스터이다.

용량 소자(C4, C5)는 일단 및 타단을 갖는다. 용량 소자(C4)의 일단은 버퍼 회로(21)에 접속되고, 타단은 용량 소자(C5)의 타단, 트랜지스터(MN13)의 게이트, 및 스위치(SW3)의 일단에 접속된다. 용량 소자(C4)의 일단에는, 버퍼 회로(21)가 생성한 참조 신호(RAMP1)가 공급된다. 용량 소자(C5)의 일단은 신호선(VSL)에 접속되고, 타단은 용량 소자(C4)의 타단, 트랜지스터(MN13)의 게이트, 및 스위치(SW3)의 일단에 접속된다. 용량 소자(C5)의 일단에는, 화소(P)가 생성한 화소 신호(SIG)가 공급된다.

트랜지스터(MN13)의 게이트는 용량 소자(C4, C5)의 타단 및 스위치(SW3)의 일단에 접속되고, 드레인은 트랜지스터(MP13)의 드레인, 트랜지스터(MN14)의 게이트, 및 스위치(SW3)의 타단에 접속되고, 소스에는 접지 전압(VSS2)이 공급된다. 트랜지스터(MP13)의 게이트에는 바이어스 전압(VB4)이 공급되고, 드레인은 트랜지스터(MN13)의 드레인, 트랜지스터(MN14)의 게이트, 및 스위치(SW3)의 타단에 접속되고, 소스에는 전원 전압(VDD2)이 공급된다. 트랜지스터(MP13)는 트랜지스터(MN13)의 부하이며, 정전류원으로서 동작한다. 스위치(SW3)는, 제어 신호(AZSW)에 기초하여 온 및 오프로 되도록 구성되고, 일단은 용량 소자(C4, C5)의 타단 및 트랜지스터(MN13)의 게이트에 접속되고, 타단은 트랜지스터(MN13, MP13)의 드레인 및 트랜지스터(MN14)의 게이트에 접속된다.

트랜지스터(MN14)의 게이트는 트랜지스터(MN13, MP13)의 드레인 및 스위치(SW3)의 타단에 접속되고, 드레인은 트랜지스터(MP14)의 드레인 및 스위치(SW4)의 일단에 접속되고, 소스에는 접지 전압(VSS2)이 공급된다. 트랜지스터(MP14)의 게이트는 용량 소자(C6)의 일단 및 스위치(SW4)의 타단에 접속되고, 드레인은 트랜지스터(MN14)의 드레인 및 스위치(SW4)의 일단에 접속되고, 소스에는 전원 전압(VDD2)이 공급된다. 스위치(SW4)는 제어 신호(AZN)에 기초하여 온 및 오프로 되도록 구성되고, 일단은 트랜지스터(MN14, MP14)의 드레인에 접속되고, 타단은 트랜지스터(MP14)의 게이트 및 용량 소자(C6)의 일단에 접속된다. 용량 소자(C6)의 일단은 트랜지스터(MP14)의 게이트 및 스위치(SW4)의 타단에 접속되고, 타단에는 전원 전압(VDD2)이 공급된다.

또한, 도 4d에 나타내는 바와 같이, 도 4b에 나타낸 버퍼 회로(21A)와, 도 4c에 나타낸 비교 회로(22A)를 조합해도 된다.

도 5는 참조 신호 생성부(13), 버퍼 회로(21), 및 비교 회로(22)의 접속 예를 나타내는 것이다. 한편, 이 도면에서는, 버퍼 회로(21)의 트랜지스터(MP2) 및 비교 회로(22)의 트랜지스터(MN11)를 정전류원의 심볼을 사용하여 나타냄과 함께, 비교 회로(22)의 후단 회로(102)(트랜지스터(MP12, MN12), 스위치(SW2), 및 용량 소자(C3))를, 증폭 회로의 심볼을 사용하여 나타내고 있다.

도 5에 나타낸 바와 같이, 참조 신호 생성부(13)는, 참조 신호(RAMP)를 생성하고, 생성한 참조 신호(RAMP)를 복수의 버퍼 회로(21)에 공급한다. 복수의 버퍼 회로(21)의 각각은, 참조 신호(RAMP)에 기초하여 참조 신호(RAMP1)를 생성하고, 생성한 참조 신호(RAMP1)를, 그 버퍼 회로(21)에 대응하는 비교 회로(22)에 공급한다. 비교 회로(22)는, 이 참조 신호(RAMP1) 및 대응하는 신호선(VSL)을 통해 공급된 신호(SIG)에 기초하여 비교 동작을 행함으로써, 신호(CMPO)를 생성하도록 되어 있다.

카운터(23)(도 3)는, 비교 회로(22)로부터 공급된 신호(CMPO), 및 촬상 제어부(15)로부터 공급된 제어 신호(CTL)에 기초하여, 촬상 제어부(15)로부터 공급된 클록 신호(CLK)의 펄스를 카운트하는 카운트 동작을 행하도록 구성된다.

래치(24)는, 카운터(23)에 의해 얻어진 카운트 값에 기초하여, 디지털 코드(CODE)를 생성하고, 이 디지털 코드(CODE)를 보유하도록 구성된다. 구체적으로는, 래치(24)는, P상 기간(TP)에서 카운터(23)에 의해 얻어진 카운트 값(CNTP)과, D상 기간(TD)에서 카운터(23)에 의해 얻어진 카운트 값(CNTD)의 차(CNTD-CNTP)에 따른 디지털 코드(CODE)를 생성한다. 그리고, 래치(24)는, 전송 주사부(29)로부터 공급된 제어 신호에 기초하여, 이 디지털 코드(CODE)를 버스 배선(BUS)에 출력하도록 되어 있다.

전송 주사부(29)는, 촬상 제어부(15)로부터 공급된 제어 신호(CTL2)에 기초하여, 복수의 AD 변환부(ADC)의 래치(24)에 대해, 디지털 코드(CODE)를 버스 배선(BUS)에 순차 출력시키게 제어하도록 구성된다. 판독부(20)는, 이 버스 배선(BUS)을 사용하여, 복수의 AD 변환부(ADC)로부터 공급된 복수의 디지털 코드(CODE)를, 화상 신호(DATA0)로서, 신호 처리부(14)에 순차 전송하도록 되어 있다.

신호 처리부(14)(도 1)는, 촬상 제어부(15)로부터의 지시에 기초하여, 화상 신호(DATA0)에 대해, 소정의 신호 처리를 행함으로써 화상 신호(DATA)를 생성하고, 이 화상 신호(DATA)를 출력하도록 구성된다.

촬상 제어부(15)는, 구동부(12), 참조 신호 생성부(13), 판독부(20), 및 신호 처리부(14)에 제어 신호를 공급하고, 이들 회로의 동작을 제어함으로써, 촬상 장치(1)의 동작을 제어하도록 구성된다. 구체적으로는, 촬상 제어부(15)는, 구동부(12)에 대하여 제어 신호를 공급함으로써, 구동부(12)가, 화소 라인(L) 단위로, 화소 어레이(11)에서의 복수의 화소(P)를 순차 구동하도록 제어한다. 또한, 촬상 제어부(15)는, 참조 신호 생성부(13)에 대하여 제어 신호를 공급함으로써, 참조 신호 생성부(13)가 참조 신호(RAMP)를 생성하도록 제어한다. 또한, 촬상 제어부(15)는, 판독부(20)에 대하여, 전원 전압(VDD1, VDD2), 접지 전압(VSS1, VSS2), 및 바이어스 전압(VB1, VB2)을 공급함과 함께, 제어 신호(AZSW, AZN, CTL, CTL2) 및 클록 신호(CLK)를 공급함으로써, 판독부(20)가 신호(SIG)에 기초하여 AD 변환을 행함으로써 화상 신호(DATA0)를 생성하도록 제어한다. 또한, 촬상 제어부(15)는, 신호 처리부(14)에 대하여 제어 신호를 공급함으로써, 신호 처리부(14)의 동작을 제어하도록 되어 있다.

다음으로, 촬상 장치(1)의 실장에 대해 설명한다. 촬상 장치(1)에 있어서, 도 1에 나타낸 각 블록은, 예를 들면, 1매의 반도체 기판에 형성되어도 되고, 복수의 반도체 기판에 형성되어도 된다.

도 6은 1매의 반도체 기판(200)에 형성한 경우에 있어서의 촬상 장치(1)의 실장예를 나타내는 것이다. 반도체 기판(200)에는 화소 어레이(11)가 배치되고, 그 화소 어레이(11)의 왼쪽에는, 구동부(12)가 배치된다. 또한, 화소 어레이(11)의 아래에는, 판독부(20)가 배치된다. 판독부(20)에서는, 위에서부터 순서대로, 복수의 정전류원(CS)을 포함하는 정전류원부(201), 복수의 버퍼 회로(21) 및 복수의 비교 회로(22)를 포함하는 비교 회로부(202), 복수의 카운터(23)를 포함하는 카운터부(203), 복수의 래치(24)를 포함하는 래치부(204), 및 전송 주사부(29)가 이 순서로 배치된다. 이 판독부(20)의 왼쪽에는, 참조 신호 생성부(13) 및 촬상 제어부(15)가 배치된다. 또한, 화소 어레이(11) 및 판독부(20)의 오른쪽에는 신호 처리부(14)가 배치된다.

도 7은 2매의 반도체 기판(211, 212)에 형성한 경우에 있어서의 촬상 장치(1)의 실장예를 나타내는 것이다. 예를 들면, 반도체 기판(211)에는 화소 어레이(11)가 배치되고, 반도체 기판(212)에는, 판독부(20), 구동부(12), 참조 신호 생성부(13), 신호 처리부(14), 및 촬상 제어부(15)가 배치된다. 반도체 기판(211, 212)은 서로 겹쳐진다. 그리고, 예를 들면, 반도체 기판(211)에 배치된 복수의 신호선(VSL)이, 예를 들면 TSV(Through Silicon Via)를 통해 반도체 기판(212)에 배치된 판독부(20)에 전기적으로 접속됨과 함께, 반도체 기판(211)에 배치된 복수의 제어선(TGL, RSTL, SELL)이, 예를 들면 TSV를 통해 반도체 기판(212)에 배치된 구동부(12)에 전기적으로 접속된다. 반도체 기판(212)에는, 판독부(20)가 배치되고, 판독부(20)의 왼쪽에는, 구동부(12), 참조 신호 생성부(13), 및 촬상 제어부(15)가 배치되고, 판독부(20)의 오른쪽에는 신호 처리부(14)가 배치된다. 판독부(20)에서는, 위에서부터 순서대로, 복수의 정전류원(CS)을 포함하는 정전류원부(201), 복수의 버퍼 회로(21) 및 복수의 비교 회로(22)를 포함하는 비교 회로부(202), 복수의 카운터(23)를 포함하는 카운터부(203), 복수의 래치(24)를 포함하는 래치부(204), 및 전송 주사부(29)가 이 순서로 배치된다.

이와 같이, 2매의 반도체 기판(211, 212)에 형성한 경우(도 7)에는, 반도체 기판(211)에 화소 어레이(11)를 주로 배치함으로써, 화소의 형성에 특화된 반도체 제조 공정을 이용하여 반도체 기판(211)을 제조할 수 있다. 즉, 반도체 기판(211)에는, 화소 어레이(11) 이외에 회로가 없으므로, 예를 들면, 화소를 형성하기 위해 특별한 제조 공정을 이용한 경우라도, 그 제조 공정이 화소 어레이(11) 이외의 회로에 영향을 주지 않는다. 이와 같이, 촬상 장치(1)에서는, 화소의 형성에 특화된 반도체 제조 공정을 이용할 수 있으므로, 촬상 장치(1)에 있어서의 촬상 특성을 향상시킬 수 있다.

여기서, 화소(P)는, 본 개시에서의 「제1 화소」의 일 구체예에 대응한다. AD 변환부(ADC)는, 본 개시에서의 「제1 변환부」의 일 구체예에 대응한다. 버퍼 회로(21)는, 본 개시에서의 「제1 버퍼 회로」의 일 구체예에 대응한다. 비교 회로(22)는, 본 개시에서의 「제1 비교 회로」의 일 구체예에 대응한다. 트랜지스터(MP11)는, 본 개시에서의 「제1 트랜지스터」의 일 구체예에 대응한다. 용량 소자(C1)는, 본 개시에서의 「제1 용량 소자」의 일 구체예에 대응한다. 용량 소자(C2)는, 본 개시에서의 「제2 용량 소자」의 일 구체예에 대응한다. 스위치(SW1)는, 본 개시에서의 「제1 스위치」의 일 구체예에 대응한다. 트랜지스터(MN11)는, 본 개시에서의 「제1 부하 트랜지스터」의 일 구체예에 대응한다. 트랜지스터(MP12)는, 본 개시에서의 「제2 트랜지스터」의 일 구체예에 대응한다. 트랜지스터(MN12)는, 본 개시에서의 「제3 트랜지스터」의 일 구체예에 대응한다. 스위치(SW2)는, 본 개시에서의 「제2 스위치」의 일 구체예에 대응한다. 트랜지스터(MP1)는, 본 개시에서의 「제1 버퍼 트랜지스터」의 일 구체예에 대응한다. 트랜지스터(MP2)는, 본 개시에서의 「제1 전류원」의 일 구체예에 대응한다.

[동작 및 작용]

이어서, 본 실시형태의 촬상 장치(1)의 동작 및 작용에 대해 설명한다.

(전체 동작 개요)

먼저, 도 1을 참조하여, 촬상 장치(1)의 전체 동작 개요를 설명한다. 구동부(12)는, 촬상 제어부(15)로부터의 지시에 기초하여, 화소 라인(L) 단위로, 화소 어레이(11)에서의 복수의 화소(P)를 순차 구동한다. 화소(P)는, P상 기간(TP)에서, 리셋 전압(Vreset)을 신호(SIG)로서 출력하고, D상 기간(TD)에서, 수광량에 따른 화소 전압(Vpix)을 신호(SIG)로서 출력한다. 참조 신호 생성부(13)는, 촬상 제어부(15)로부터의 지시에 기초하여 참조 신호(RAMP)를 생성한다. 판독부(20)는, 촬상 제어부(15)로부터의 지시에 기초하여, 화소 어레이(11)로부터 신호선(VSL)을 통해 공급된 신호(SIG)에 기초하여 AD 변환을 행함으로써, 화상 신호(DATA0)를 생성한다. 신호 처리부(14)는, 촬상 제어부(15)로부터의 지시에 기초하여, 화상 신호(DATA0)에 대해 소정의 신호 처리를 행함으로써 화상 신호(DATA)를 생성한다. 촬상 제어부(15)는, 구동부(12), 참조 신호 생성부(13), 판독부(20), 및 신호 처리부(14)에 제어 신호를 공급하고, 이들 회로의 동작을 제어함으로써, 촬상 장치(1)의 동작을 제어한다.

(상세 동작)

촬상 장치(1)에 있어서, 복수의 화소(P)는, 수광량에 따라 전하를 축적하고, 수광량에 따른 화소 전압(Vpix)을 신호(SIG)로서 출력한다. 그리고, 판독부(20)는 이 신호(SIG)에 기초하여 AD 변환을 행한다. 이하에, 이 동작에 대해 상세하게 설명한다.

도 8은 화소 어레이(11)에서의 복수의 화소(P)를 주사하는 동작의 일례를 나타내는 것이다.

촬상 장치(1)는, 타이밍(t0∼t1)의 기간에서, 화소 어레이(11)에 대하여, 수직 방향에 있어서 위에서부터 순서대로 노광 개시 구동(D1)을 행한다. 구체적으로는, 구동부(12)는, 예를 들면, 제어 신호(STG, SRST)를 생성함으로써, 화소 라인(L)을 순차 선택하고, 화소(P)에 있어서의 트랜지스터(TG, RST)를 소정의 길이의 시간에 있어서 순차 온 상태로 한다. 이에 의해, 화소(P)에서는, 플로팅 디퓨전(FD)의 전압 및 포토다이오드(PD)의 캐소드의 전압이 전원 전압(VDD)에 설정된다. 그리고, 트랜지스터(TG, RST)가 오프 상태가 되면, 포토다이오드(PD)는, 수광량에 따라 전하를 축적하기 시작한다. 이와 같이 하여, 복수의 화소(P)에서는, 노광 기간(T)이 순차 개시한다.

촬상 장치(1)는, 타이밍(t2∼t3)의 기간에서, 화소 어레이(11)에 대하여, 수직 방향에 있어서 위에서부터 순서대로 판독 구동(D2)을 행한다. 구체적으로는, 구동부(12)는, 후술하는 바와 같이, 제어 신호(STG, SRST)를 생성함으로써, 화소 라인(L)을 순차 선택한다. 이에 의해, 화소(P)는, P상 기간(TP)에서 리셋 전압(Vreset)을 신호(SIG)로서 출력하고, D상 기간(TD)에서 화소 전압(Vpix)을 신호(SIG)로서 출력한다. 판독부(20)는, 이 신호(SIG)에 기초하여 AD 변환을 행함으로써 디지털 코드(CODE)를 생성한다.

촬상 장치(1)는, 이러한 노광 개시 구동(D1) 및 판독 구동(D2)을 반복한다. 이에 의해, 촬상 장치(1)에서는, 일련의 촬상 화상이 얻어진다.

다음으로, 판독 구동(D2)에 대해 상세하게 설명한다. 이하에, 복수의 화소(P) 중 어떤 화소(P)(화소(P1))에 주목하여, 이 화소(P1) 및 그 화소(P1)에 접속된 AD 변환부(ADC)(AD 변환부(ADC1))의 동작에 대해 상세하게 설명한다.

도 9는 주목한 화소(P1)에 있어서의 판독 구동(D2)의 일 동작예를 나타내는 것으로, (A)는 제어 신호(SSEL)의 파형을 나타내고, (B)는 제어 신호(SRST)의 파형을 나타내고, (C)는 제어 신호(STG)의 파형을 나타내고, (D)는 신호(SIG)의 파형을 나타내고, (E)는 제어 신호(AZSW)의 파형을 나타내고, (F)는 참조 신호(RAMP)의 파형을 나타내고, (G)는 AD 변환부(ADC1)의 비교 회로(22)에 있어서의 트랜지스터(MP11)의 게이트 전압(Vg)의 파형을 나타내고, (H)는 AD 변환부(ADC1)에 있어서의 신호(CMPO)의 파형을 나타낸다. 제어 신호(AZN)의 파형은 제어 신호(AZSW)의 파형과 마찬가지이다.

촬상 장치(1)에서는, 어떤 수평 기간(H)에서, 먼저, 화소(P1)가 리셋 동작을 행함으로써 리셋 전압(Vreset)을 출력하고, AD 변환부(ADC1)가 P상 기간(TP)에서 그 리셋 전압(Vreset)에 기초하여 AD 변환을 행한다. 그리고, 그 후에 화소(P1)가 전하 전송 동작을 행함으로써 화소 전압(Vpix)을 출력하고, AD 변환부(ADC1)가 D상 기간(TD)에서 그 화소 전압(Vpix)에 기초하여 AD 변환을 행한다. 이하에 이 동작에 대해 상세하게 설명한다.

먼저, 타이밍(t11)에 있어서, 수평 기간(H)이 개시되면, 구동부(12)는, 제어 신호(SSEL)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 9의 (A)). 이에 의해, 화소(P1)에서는, 트랜지스터(SEL)가 온 상태가 되고, 화소(P1)가 신호선(VSL)과 전기적으로 접속된다. 또한, 이 타이밍(t11)에 있어서, 구동부(12)는, 제어 신호(SRST)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 9의 (B)). 이에 의해, 화소(P1)에서는, 트랜지스터(RST)가 온 상태가 되고, 플로팅 디퓨전(FD)의 전압이 전원 전압(VDD)에 설정된다(리셋 동작). 그리고, 화소(P1)는, 이 때의 플로팅 디퓨전(FD)의 전압에 대응하는 전압(리셋 전압(Vreset))을 출력한다. 이와 같이 하여, 신호(SIG)의 전압이 리셋 전압(Vreset)이 된다(도 9의 (D)).

또한, 이 타이밍(t11)에 있어서, 참조 신호 생성부(13)는 참조 신호(RAMP)를 전압(V1)으로 한다(도 9의 (F)). 또한, 이 타이밍(t11)에 있어서, 촬상 제어부(15)는, 제어 신호(AZSW, AZN)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 9의 (E)). 이에 의해, AD 변환부(ADC1)의 비교 회로(22)에서는, 스위치(SW1, SW2)가 모두 온 상태가 된다. 스위치(SW1)가 온 상태가 됨으로써, 트랜지스터(MP11)의 게이트 전압(Vg)이, 트랜지스터(MP11)의 드레인 전압과 동일한 전압(전압(V2))이 되어(도 9의 (G)), 용량 소자(C1, C2)의 전압이 설정된다. 또한, 스위치(SW2)가 온 상태가 됨으로써, 트랜지스터(MN12)의 게이트 전압이, 트랜지스터(MN12)의 드레인 전압과 동일한 전압이 되어, 용량 소자(C3)의 전압이 설정된다. 이에 의해, 신호(CMPO)의 전압은 전압(V3)이 된다(도 9의 (H)). 이와 같이 하여, 비교 회로(22)에서는, 동작점 설정 동작을 행한다.

다음으로, 타이밍(t12)에 있어서, 구동부(12)는, 제어 신호(SRST)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 9의 (B)). 이에 의해, 화소(P1)에서는, 트랜지스터(RST)가 오프 상태가 된다.

다음으로, 타이밍(t13)에 있어서, 촬상 제어부(15)는, 제어 신호(AZSW, AZN)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 9의 (E)). 이에 의해, AD 변환부(ADC1)의 비교 회로(22)에서는, 스위치(SW1, SW2)가 모두 오프 상태가 되고, 동작점 설정 동작이 종료된다. 비교 회로(22)는, 그 이후, 게이트 전압(Vg)과 전압(V2)을 비교하도록 동작한다.

다음으로, 타이밍(t14)에 있어서, 참조 신호 생성부(13)는, 참조 신호(RAMP)의 전압을 전압(V1)으로부터 전압(V4)으로 저하시킨다(도 9의 (F)). 이에 의해, AD 변환부(ADC1)의 비교 회로(22)에서는, 트랜지스터(MP11)의 게이트 전압(Vg)이 전압(V2)보다 낮아지므로(도 9의 (G)), 신호(CMPO)의 전압이 저하된다(도 9의 (H)). 달리 말하면, 비교 회로(22)는 게이트 전압(Vg)과 전압(V2)을 비교하고, 게이트 전압(Vg)이 이 전압(V2)보다 낮으므로, 신호(CMPO)의 전압을 저레벨로 한다.

다음으로, 타이밍(t15∼t17)의 기간(P상 기간(TP))에서, AD 변환부(ADC1)는 리셋 전압(Vreset)에 기초하여 AD 변환을 행한다. 구체적으로는, 먼저, 타이밍(t15)에 있어서, 참조 신호 생성부(13)는, 참조 신호(RAMP)의 전압을, 전압(V4)으로부터 소정의 변화 정도로 상승시키기 시작한다(도 9의 (F)). 이에 따라, AD 변환부(ADC1)의 비교 회로(22)에서는, 트랜지스터(MP11)의 게이트 전압(Vg)이 상승하기 시작한다(도 9의 (G)). 또한, 이 타이밍(t15)에 있어서, 촬상 제어부(15)는 클록 신호(CLK)의 생성을 개시한다. AD 변환부(ADC1)의 카운터(23)는 카운트 동작을 행함으로써, 이 클록 신호(CLK)의 펄스를 카운트한다.

그리고, 타이밍(t16)에 있어서, 게이트 전압(Vg)이 전압(V2)을 상회한다(도 9의 (G)). 이에 의해, AD 변환부(ADC1)의 비교 회로(22)는, 신호(CMPO)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 9의 (H)). 즉, 비교 회로(22)는 게이트 전압(Vg)과 전압(V2)을 비교하고, 게이트 전압(Vg)이 이 전압(V2)을 상회했으므로, 신호(CMPO)의 전압을 저레벨로부터 고레벨로 변화시킨다. AD 변환부(ADC1)의 카운터(23)는, 이 신호(CMPO)의 천이에 기초하여 카운트 동작을 정지한다. 이 때, 카운터(23)의 카운트 값은 CNTP이다. AD 변환부(ADC1)의 래치(24)는, 이 카운트 값(CNTP)을, P상 기간(TP)에서의 카운트 값으로서 래치한다. 그리고, 카운터(23)는 리셋된다.

다음으로, 타이밍(t17)에 있어서, 참조 신호 생성부(13)는, P상 기간(TP)의 종료에 따라, 참조 신호(RAMP)의 전압을 전압(V1)으로 설정한다. 또한, 촬상 제어부(15)는, 이 타이밍(t17)에 있어서, 클록 신호(CLK)의 생성을 정지한다.

그리고, 이 타이밍(t17)에 있어서, 구동부(12)는 제어 신호(STG)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 9의 (C)). 이에 의해, 화소(P1)에서는, 트랜지스터(TG)가 온 상태가 되고, 포토다이오드(PD)에서 발생한 전하가 플로팅 디퓨전(FD)으로 전송된다(전하 전송 동작). 그리고, 화소(P1)는, 이 때의 플로팅 디퓨전(FD)의 전압에 대응하는 전압(화소 전압(Vpix))을 출력한다. 이와 같이 하여, 신호(SIG)의 전압이 화소 전압(Vpix)이 된다(도 9의 (D)). 이 도 9에서는, 서로 다른 2개의 화소 전압(Vpix)(화소 전압(Vpix1, Vpix2))의 예를 나타내고 있다. 이와 같이 신호(SIG)의 전압이 저하됨으로써, AD 변환부(ADC1)의 비교 회로(22)에서는, 트랜지스터(MP11)의 게이트 전압(Vg)이 저하된다(도 9의 (G)). 게이트 전압(Vg)은, 화소 전압(Vpix)에 따른 전압만큼 변화한다. 이와 같이 게이트 전압(Vg)이 저하됨으로써, 신호(CMPO)의 전압이 저하된다(도 9의 (H)). 즉, 비교 회로(22)는 게이트 전압(Vg)과 전압(V2)을 비교하고, 게이트 전압(Vg)이 이 전압(V2)보다 낮으므로, 신호(CMPO)의 전압을 저레벨로 한다.

다음으로, 타이밍(t18)에 있어서, 구동부(12)는, 제어 신호(STG)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 9의 (C)). 이에 의해, 화소(P1)에서는, 트랜지스터(TG)가 오프 상태가 된다.

다음으로, 타이밍(t19)에 있어서, 참조 신호 생성부(13)는, 참조 신호(RAMP)의 전압을 전압(V1)으로부터 전압(V4)으로 저하시킨다(도 9의 (F)). 이에 의해, AD 변환부(ADC1)의 비교 회로(22)에서는, 트랜지스터(MP11)의 게이트 전압(Vg)이 저하된다(도 9의 (G)).

다음으로, 타이밍(t20∼t23)의 기간(D상 기간(TD))에서, AD 변환부(ADC1)는, 화소 전압(Vpix)에 기초하여 AD 변환을 행한다. 구체적으로는, 먼저, 타이밍(t20)에 있어서, 참조 신호 생성부(13)는, 참조 신호(RAMP)의 전압을, 전압(V4)으로부터 소정의 변화 정도로 상승시키기 시작한다(도 9의 (F)). 이에 따라, AD 변환부(ADC1)의 비교 회로(22)에서는, 트랜지스터(MP11)의 게이트 전압(Vg)이 상승하기 시작한다(도 9의 (G)). 또한, 이 타이밍(t20)에 있어서, 촬상 제어부(15)는, 클록 신호(CLK)의 생성을 개시한다. AD 변환부(ADC1)의 카운터(23)는, 카운트 동작을 행함으로써, 이 클록 신호(CLK)의 펄스를 카운트한다.

화소 전압(Vpix)이 전압(Vpix1)인 경우에는, 타이밍(t21)에 있어서, 게이트 전압(Vg)이 전압(V2)을 상회한다(도 9의 (G)). 이에 의해, AD 변환부(ADC1)의 비교 회로(22)는, 신호(CMPO)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 9의 (H)). 즉, 비교 회로(22)는 게이트 전압(Vg)과 전압(V2)을 비교하고, 게이트 전압(Vg)이 전압(V2)을 상회했으므로, 신호(CMPO)의 전압을 저레벨로부터 고레벨로 변화시킨다.

또한, 화소 전압(Vpix)이 전압(Vpix2)인 경우에는, 타이밍(t22)에 있어서, 게이트 전압(Vg)이 전압(V2)을 상회한다(도 9의 (G)). 이에 의해, AD 변환부(ADC1)의 비교 회로(22)는, 신호(CMPO)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 9의 (H)).

AD 변환부(ADC1)의 카운터(23)는, 이 신호(CMPO)의 천이에 기초하여 카운트 동작을 정지한다. 이 때, 카운터(23)의 카운트 값은 CNTD이다. AD 변환부(ADC1)의 래치(24)는, 이 카운트 값(CNTD)을, D상 기간(TD)에서의 카운트 값으로서 래치한다. 그리고, 카운터(23)는 리셋된다.

다음으로, 타이밍(t23)에 있어서, 참조 신호 생성부(13)는, D상 기간(TD)의 종료에 따라, 참조 신호(RAMP)의 전압을 전압(V1)으로 설정한다(도 9의 (F)). 또한, 촬상 제어부(15)는, 이 타이밍(t23)에 있어서, 클록 신호(CLK)의 생성을 정지한다. 그리고, 구동부(12)는, 이 타이밍(t23)에 있어서, 제어 신호(SSEL)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 9의 (A)). 이에 의해, 화소(P1)에서는, 트랜지스터(SEL)가 오프 상태가 되어, 화소(P1)가 신호선(VSL)로부터 전기적으로 분리된다.

그리고, AD 변환부(ADC1)의 래치(24)는, P상 기간(TP)에서 카운터(23)에 의해 얻어진 카운트 값(CNTP)과, D상 기간(TD)에서 카운터(23)에 의해 얻어진 카운트 값(CNTD)의 차(CNTD-CNTP)에 따른 디지털 코드(CODE)를 생성한다.

이와 같이 촬상 장치(1)에서는, P상 기간(TP)에서 리셋 전압(Vreset)에 기초하여 카운트 동작을 행함으로써 카운트 값(CNTP)을 취득하고, D상 기간(TD)에서 화소 전압(Vpix)에 기초하여 카운트 동작을 행함으로써 카운트 값(CNTD)을 취득하도록 하였다. 그리고, 촬상 장치(1)에서는, 카운트 값(CNTP, CNTD)의 차(CNTD-CNTP)에 따른 디지털 코드(CODE)를 생성하도록 하였다. 촬상 장치(1)에서는, 이러한 상관 이중 샘플링을 행하도록 하였으므로, 화소 전압(Vpix)에 포함되는 노이즈 성분을 제거할 수 있고, 그 결과, 촬상 화상의 화질을 높일 수 있다.

이상과 같이, 촬상 장치(1)에서는, 복수의 AD 변환부(ADC)의 각각이 버퍼 회로(21)를 가지도록 하였다. 이에 의해, 복수의 AD 변환부(ADC) 간의 간섭을 억제할 수 있다. 즉, 예를 들면, 복수의 AD 변환부(ADC)의 각각에 버퍼 회로(21)를 설치하지 않는 경우에는, 어떤 AD 변환부(ADC)에 있어서 비교 회로(22)가 신호(CMPO)를 천이시켰을 때에, 참조 신호(RAMP)에 노이즈가 생길 우려가 있다. 이 경우에는, 이 노이즈가, 다른 AD 변환부(ADC)의 동작에 영향을 줄 우려가 있다. 촬상 장치(1)에서는, 복수의 AD 변환부(ADC)의 각각에 버퍼 회로(21)를 설치했으므로, 참조 신호(RAMP)에 노이즈가 생길 우려를 저감할 수 있기 때문에, 어떤 AD 변환부(ADC)의 동작이 다른 AD 변환부(ADC)의 동작에 영향을 줄 우려를 저감할 수 있다. 이에 의해, 촬상 장치(1)에서는, 예를 들면 촬상 화상에 스트리킹(streaking)이 생길 우려를 저감할 수 있다. 그 결과, 촬상 장치(1)에서는, 촬상 화상의 화질을 높일 수 있다.

또한, 촬상 장치(1)에서는, 비교 회로(22)는 용량 소자(C1, C2)를 사용하여, 신호(SIG)의 전압 및 참조 신호(RAMP1)의 전압을 합성하고, 합성된 전압에 기초하여 비교 동작을 행하도록 하였다. 이에 의해, 촬상 장치(1)에서는, 예를 들면, 버퍼 회로(21A)에 있어서 생긴 노이즈를 용량 소자(C1, C2)에 의해 분압함으로써, 노이즈 성분을 작게 할 수 있으므로, 버퍼 회로(21A)에 있어서 생긴 노이즈의 비교 동작에의 영향을 억제할 수 있다. 그 결과, 촬상 장치(1)에서는, 촬상 화상의 화질이 저하될 우려를 저감할 수 있다.

[효과]

이상과 같이 본 실시형태에서는, 복수의 AD 변환부의 각각이 버퍼 회로를 가지도록 하였으므로, 촬상 화상의 화질을 높일 수 있다.

본 실시형태에서는, 비교 회로에 있어서, 용량 소자(C1, C2)를 사용하여, 신호(SIG)의 전압 및 참조 신호(RAMP1)의 전압을 합성하고, 합성된 전압에 기초하여 비교 동작을 행하도록 하였으므로, 촬상 화상의 화질이 저하될 우려를 저감할 수 있다.

[변형예 1]

상기 실시형태에서는, 비교 회로(22)(도 4a)에 4개의 트랜지스터(MP11, MN11, MP12, MN12)를 설치하도록 하였지만, 이에 한정되는 것이 아니다. 예를 들면, 도 10a에 나타내는 비교 회로(22B)와 같이, 트랜지스터(MN15)를 더 설치해도 된다. 이 트랜지스터(MN15)는 N형 MOS 트랜지스터이며, 게이트에는 신호(CMPO)가 공급되고, 드레인에는 전원 전압(VDD2)이 공급되고, 소스는 트랜지스터(MP11, MN11)의 드레인, 트랜지스터(MP12)의 게이트, 스위치(SW1)의 타단에 접속된다. 트랜지스터(MN15)는, 신호(CMPO)의 전압에 기초하여, 정전류원으로서 동작하는 트랜지스터(MN11)의 드레인 전압이 너무 낮아지지 않도록 제어한다. 이에 의해, 예를 들면, 트랜지스터(MN11)에 있어서의 정전류성을 유지할 수 있음과 함께, 복수의 AD 변환부(ADC) 간의 간섭을 억제할 수 있다.

이 예에서는, 비교 회로(22)(도 4a)에 본 변형예를 적용했지만, 예를 들면, 비교 회로(22A)(도 4c)에 본 변형예를 적용해도 된다. 구체적으로는, 예를 들면, 도 10b에 나타내는 비교 회로(22C)와 같이, 트랜지스터(MP15)를 설치해도 된다. 이 트랜지스터(MP15)는 P형 MOS 트랜지스터이며, 게이트에는 신호(CMPO)가 공급되고, 드레인에는 접지 전압(VSS2)이 공급되고, 소스는 트랜지스터(MN13, MP13)의 드레인, 트랜지스터(MN14)의 게이트, 스위치(SW3)의 타단에 접속된다. 트랜지스터(MP15)는, 신호(CMPO)의 전압에 기초하여, 정전류원으로서 동작하는 트랜지스터(MP13)의 드레인 전압이 너무 높아지지 않도록 제어한다. 이에 의해, 예를 들면, 트랜지스터(MP13)에 있어서의 정전류성을 유지할 수 있음과 함께, 복수의 AD 변환부(ADC) 간의 간섭을 억제할 수 있다.

[변형예 2]

상기 실시형태에서는, 버퍼 회로(21)의 트랜지스터(MP1)의 백 게이트에 전원 전압(VDD1)을 공급하도록 하였지만, 이에 한정되는 것은 아니고, 그 대신에, 예를 들면, 도 11a에 나타내는 버퍼 회로(21B)와 같이, 이 트랜지스터(MP1)의 백 게이트를 이 트랜지스터(MP1)의 소스에 접속해도 된다. 이에 의해, 트랜지스터(MP1)의 게이트·소스간 전압(Vgs)의 절대치를 작게 할 수 있으므로, 예를 들면, 전원 전압(VDD1)을 보다 낮게 할 수 있고, 소비 전력을 저감할 수 있다. 또한, 소스 폴로어로서 동작하는 버퍼 회로(21B)의 이득을 0dB에 근접시킬 수 있고, 선형성을 높일 수 있다.

이 예에서는, 버퍼 회로(21)(도 4a)에 본 변형예를 적용했지만, 예를 들면, 버퍼 회로(21A)(도 4b)에 본 변형예를 적용해도 된다. 구체적으로는, 도 11b에 나타내는 버퍼 회로(21C)와 같이, 트랜지스터(MN1)의 백 게이트를 이 트랜지스터(MN1)의 소스에 접속해도 된다. 트랜지스터(MN1)의 게이트·소스간 전압(Vgs)을 작게 할 수 있으므로, 예를 들면, 전원 전압(VDD1)을 보다 낮게 할 수 있으며, 소비 전력을 저감할 수 있다. 또한, 소스 폴로어로서 동작하는 버퍼 회로(21C)의 이득을 0dB에 근접시킬 수 있고, 선형성을 높일 수 있다.

[변형예 3]

또한, 복수의 AD 변환부(ADC)의 버퍼 회로에 있어서의 트랜지스터(MP1)의 백 게이트를 서로 접속해도 된다. 이하에, 본 변형예에 대해, 몇 가지 예를 들어 설명한다.

도 12는 본 변형예에 따른 촬상 장치(1D)에 있어서의 판독부(20D)의 일 구성예를 나타내는 것이다. 판독부(20D)는, 복수의 버퍼 회로(21D)와, 전압 생성부(16D)를 가지고 있다. 복수의 버퍼 회로(21D)의 트랜지스터(MP1)의 백 게이트는 서로 접속된다. 이들 트랜지스터(MP1)의 백 게이트에는, 직류 전압(VDC)이 공급된다.

도 13은 복수의 버퍼 회로(21D)의 트랜지스터(MP1)의 일 구성예를 나타내는 것이다. 이 예에서는, P형 반도체 기판(220P)에 N웰(221N)이 형성된다. 복수의 버퍼 회로(21D)의 트랜지스터(MP1)는 이 N웰(221N)에 형성된다. 이에 의해, 이들 트랜지스터(MP1)의 백 게이트는, 이 N웰(221N)을 통해 서로 전기적으로 접속된다.

전압 생성부(16D)는 직류 전압(VDC)을 생성하도록 구성된다. 전압(VDC)은, 트랜지스터(MP1)의 소스와 N웰(221N)에 의해 구성되는 PN 접합이 역 바이어스가 되도록 한 전압으로 설정된다.

이와 같이, 촬상 장치(1D)에서는, 전압(VDC)을 복수의 트랜지스터(MP1)의 백 게이트에 공급하도록 하였다. 이 전압(VDC)을 적절하게 설정함으로써, 트랜지스터(MP1)의 게이트·소스간 전압(Vgs)의 절대치를 작게 할 수 있으므로, 예를 들면, 전원 전압(VDD1)을 보다 낮게 할 수 있고, 소비 전력을 저감할 수 있다. 또한, 촬상 장치(1D)에서는, 1개의 N웰(221N)에 복수의 트랜지스터(MP1)를 설치하도록 하였으므로, 복수의 N웰에 복수의 트랜지스터(MP1)를 각각 설치하는 경우에 비해, 예를 들면 웰 컨택트(well contact)의 면적을 작게 할 수 있으므로, 레이아웃 면적을 작게 할 수 있다.

도 14는 본 변형예에 따른 다른 촬상 장치(1E)에 있어서의 판독부(20E)의 일 구성예를 나타내는 것이다. 판독부(20E)는, 버퍼 회로(17E)와, 복수의 버퍼 회로(21D)를 가지고 있다. 버퍼 회로(17E)는, 참조 신호(RAMP)에 기초하여 참조 신호(RAMP2)를 생성하도록 구성된다. 복수의 버퍼 회로(21D)의 트랜지스터(MP1)의 백 게이트는 서로 접속된다. 이들 트랜지스터(MP1)의 백 게이트에는, 참조 신호(RAMP2)가 공급된다. 참조 신호(RAMP2)의 전압 레벨은, 트랜지스터(MP1)의 소스와 N웰(221N)에 의해 구성되는 PN 접합이 역 바이어스가 되도록 한 전압 레벨로 설정된다. 여기서, 버퍼 회로(17E)는, 본 개시에서의 「신호 생성부」의 일 구체예에 대응한다. 참조 신호(RAMP2)는, 본 개시에서의 「보조 참조 신호」의 일 구체예에 대응한다.

이와 같이, 촬상 장치(1E)에서는, 참조 신호(RAMP)에 따른 참조 신호(RAMP2)를 트랜지스터(MP1)의 백 게이트에 공급하도록 하였다. 이 참조 신호(RAMP2)의 전압 레벨을 적절하게 설정함으로써, 촬상 장치(1D)와 마찬가지로, 트랜지스터(MP1)의 게이트·소스간 전압(Vgs)의 절대치를 작게 할 수 있으므로, 예를 들면, 전원 전압(VDD1)을 보다 낮게 할 수 있고, 소비 전력을 저감할 수 있다.

[변형예 4]

상기 실시형태에서는, 복수의 AD 변환부(ADC)의 각각에 있어서, 버퍼 회로(21)의 출력 단자를 비교 회로(22)에 접속하도록 하였지만, 이에 한정되는 것이 아니다. 그 대신에, 예를 들면, 2개 이상의 AD 변환부(ADC)의 버퍼 회로(21)의 출력 단자를 서로 접속하고, 이들 출력 단자를, 이 2개 이상의 AD 변환부(ADC)의 비교 회로(22)에 접속해도 된다. 이하에, 본 변형예에 대해 상세하게 설명한다.

도 15, 도 16은, 본 변형예에 따른 촬상 장치(1F)에 있어서의 판독부(20F)의 일 구성예를 나타내는 것이다. 판독부(20F)는 복수의 AD 변환부(ADC)를 가지고 있다. 이 예에서는, 2개의 AD 변환부(ADC)에 있어서의 버퍼 회로(21)의 출력 단자가 서로 접속된다. 구체적으로는, 0번째 AD 변환부(ADC[0])의 버퍼 회로(21)의 출력 단자와, 1번째 AD 변환부(ADC[1])의 버퍼 회로(21)의 출력 단자가 서로 접속된다. 이에 의해, 이들 2개의 버퍼 회로(21)가 참조 신호(RAMP1)를 생성한다. 0번째 AD 변환부(ADC[0])의 비교 회로(22), 및 1번째 AD 변환부(ADC[1])의 비교 회로(22)는, 이 참조 신호(RAMP1)에 기초하여 동작을 행한다. 또한, 2번째 AD 변환부(ADC[2])의 버퍼 회로(21)의 출력 단자와, 3번째 AD 변환부(ADC[3])의 버퍼 회로(21)의 출력 단자가 서로 접속된다. 이에 의해, 이들 2개의 버퍼 회로(21)가 참조 신호(RAMP1)를 생성한다. 2번째 AD 변환부(ADC[2])의 비교 회로(22), 및 3번째 AD 변환부(ADC[3])의 비교 회로(22)는, 이 참조 신호(RAMP1)에 기초하여 동작을 행한다. 4번째 이후에 대해서도 마찬가지이다. 이에 의해, 2개의 버퍼 회로(21)가 참조 신호(RAMP1)를 생성하므로, 이 참조 신호(RAMP1)를 생성하는 회로의 출력 임피던스를 낮게 할 수 있고, 상기 실시형태의 경우와 비교하여, 참조 신호(RAMP1)에 포함되는 회로 노이즈를 1/√2로 할 수 있다.

한편, 이 예에서는, 2개의 AD 변환부(ADC)에 있어서의 버퍼 회로(21)의 출력 단자를 서로 접속했지만, 이에 한정되는 것이 아니다. 그 대신에, 3개 이상의 AD 변환부(ADC)에 있어서의 버퍼 회로(21)의 출력 단자를 서로 접속해도 된다. 예를 들면, N개의 AD 변환부(ADC)에 있어서의 버퍼 회로(21)의 출력 단자를 서로 접속한 경우에는, 참조 신호(RAMP1)에 포함되는 회로 노이즈를 1/√N으로 할 수 있다.

[변형예 5]

또한, 복수의 AD 변환부(ADC) 중 서로 이웃하는 2개의 AD 변환부(ADC)의 버퍼 회로(21)의 출력 단자 사이에, 가변 저항 소자를 설치해도 된다. 이하에, 본 변형예에 대해 상세하게 설명한다.

도 17은 본 변형예에 따른 촬상 장치(1G)에 있어서의 판독부(20G)의 일 구성예를 나타내는 것이다. 판독부(20G)는, 복수의 트랜지스터(19G)와, 전압 생성부(18G)를 가지고 있다. 트랜지스터(19G)는 N형 MOS 트랜지스터이며, 복수의 AD 변환부(ADC) 중 서로 이웃하는 2개의 AD 변환부(ADC)의 버퍼 회로(21)의 출력 단자 사이에 각각 설치되어 있다. 트랜지스터(19G)의 소스는 어떤 버퍼 회로(21)의 출력 단자에 접속되고, 드레인은, 그 버퍼 회로(21)와 이웃하는 버퍼 회로(21)의 출력 단자에 접속되고, 게이트에는 제어 전압(Vctrl)이 공급된다. 트랜지스터(19G)에 있어서의 드레인·소스간의 저항치는, 이 제어 전압(Vctrl)에 따라 변화한다. 즉, 트랜지스터(19G)는 가변 저항 소자로서 기능한다. 전압 생성부(18G)는 제어 전압(Vctrl)을 생성하도록 구성된다.

이 구성에 의해, 예를 들면, 트랜지스터(19G)의 저항치를 크게 한 경우에는, 복수의 버퍼 회로(21)의 출력 단자 간의 저항치가 커지므로, 상기 실시형태에 따른 판독부(20)(도 5)의 경우와 마찬가지로, 예를 들면 촬상 화상에 스트리킹이 생길 우려를 저감할 수 있고, 그 결과, 촬상 화상의 화질을 높일 수 있다. 또한, 트랜지스터(19G)의 저항치를 작게 한 경우에는, 복수의 버퍼 회로(21)의 출력 단자 간의 저항치가 작아지므로, 변형예 4에 따른 판독부(20F)(도 16)의 경우와 마찬가지로, 출력 임피던스를 낮게 할 수 있고, 참조 신호(RAMP1)에 포함되는 회로 노이즈를 작게 할 수 있다.

한편, 이 예에서는, N형 MOS 트랜지스터를 사용하여 가변 저항 소자를 구성하였지만, 이에 한정되는 것은 아니고, 그 대신에, 예를 들면 P형 MOS 트랜지스터를 사용하여 가변 저항 소자를 구성하여도 된다.

또한, 이 예에서는, 복수의 AD 변환부(ADC) 전부를 트랜지스터(19G)를 통해 접속하도록 하였지만, 이에 한정되는 것이 아니다. 그 대신에, 예를 들면, 복수의 AD 변환부(ADC)를, 각각이 2개 이상의 AD 변환부(ADC)를 포함하는 복수의 그룹으로 구분하고, 동일 그룹에 속하는 AD 변환부(ADC)를 트랜지스터(19G)를 통해 접속해도 된다. 또한, 짝수번째의 복수의 AD 변환부(ADC)를 트랜지스터(19G)를 통해 접속함과 함께, 홀수번째의 복수의 AD 변환부(ADC)를 트랜지스터(19G)를 통해 접속해도 된다. 구체적으로는, 예를 들면 0번째 AD 변환부(ADC[0]) 및 2번째 AD 변환부(ADC[2])를 트랜지스터(19G)(트랜지스터(19G1))를 통해 접속하고, 2번째 AD 변환부(ADC[2]) 및 4번째 AD 변환부(ADC[4])를 트랜지스터(19G)(트랜지스터(19G2))를 통해 접속하고, 마찬가지로, 1번째 AD 변환부(ADC[1]) 및 3번째 AD 변환부(ADC[3])를 트랜지스터(19G)(트랜지스터(19G3))를 통해 접속하고, 3번째 AD 변환부(ADC[3]) 및 5번째 AD 변환부(ADC[5])를 트랜지스터(19G)(트랜지스터(19G4))를 통해 접속해도 된다.

또한, 이 예에서는, 1개의 전압 생성부(18G)를 설치하고, 이 전압 생성부(18G)가 모든 트랜지스터(19G)의 저항치를 제어하도록 하였지만, 이에 한정되는 것이 아니다. 그 대신에, 예를 들면, 복수의 전압 생성부를 설치하고, 이들 복수의 전압 생성부가, 서로 다른 트랜지스터(19G)의 저항치를 제어하도록 해도 된다.

[변형예 6]

또한, 도 18에 나타내는 판독부(20H)와 같이, 서로 이웃하지 않는 2개의 AD 변환부(ADC)의 버퍼 회로(21)의 출력 단자가, 서로 접속되어 있어도 된다. 이 예에서는, n번째의 AD 변환부(ADC[n]), (n+2)번째의 AD 변환부(ADC[n+2]), (n+3)번째의 AD 변환부(ADC[n+3]), 및 (n+5)번째의 AD 변환부(ADC[n+5])가 그룹(제1 그룹)을 구성하고, 이 제1 그룹에 속하는 복수의 AD 변환부(ADC)의 버퍼 회로(21)의 출력 단자가 서로 접속된다. 또한, (n+4)번째의 AD 변환부(ADC[n+4]), (n+6)번째의 AD 변환부(ADC[n+6]), (n+7)번째의 AD 변환부(ADC[n+7]), 및 (n+9)번째의 AD 변환부(ADC[n+9])가 다른 그룹(제2 그룹)을 구성하고, 이 제2 그룹에 속하는 복수의 AD 변환부(ADC)의 버퍼 회로(21)의 출력 단자가 서로 접속된다. 즉, 서로 버퍼 회로(21)가 접속된 AD 변환부(ADC[n+3]) 및 AD 변환부(ADC[n+5])의 사이에 설치된 AD 변환부(ADC[n+4])의 버퍼 회로(21)는, 이들 버퍼 회로(21)와는 접속되어 있지 않다. 제1 그룹에 속하는 복수의 AD 변환부(ADC)의 사이에 간섭이 생기고, 마찬가지로, 제2 그룹에 속하는 복수의 AD 변환부(ADC)의 사이에 간섭이 생긴다. 제1 그룹에 속하는 복수의 AD 변환부(ADC) 간의 간섭 정도는, 제2 그룹에 속하는 복수의 AD 변환부(ADC) 간의 간섭 정도와는 다르다. 따라서, 제1 그룹에 속하는 복수의 AD 변환부(ADC)의 사이에, 제2 그룹에 속하는 AD 변환부(ADC)를 배치함으로써, 간섭 정도의 차이에 기초한 화상의 경계를 흐리게 할 수 있다.

[변형예 7]

상기 실시형태에서는, 도 4a에 나타낸 바와 같이, 비교 회로(22)를 싱글 엔드형(single end type) 회로에 의해 구성하였지만, 이에 한정되는 것은 아니고, 그 대신에, 예를 들면, 비교 회로를 차동형 회로에 의해 구성하여도 된다. 이하에, 본 변형예에 따른 비교 회로(32A, 32B)에 대해 상세하게 설명한다.

도 19a는 비교 회로(32A)의 일 구성예를 나타내는 것이다. 비교 회로(32A)의 초단 회로(101)는, 트랜지스터(MP21∼MP23)와, 스위치(SW21, SW22)와, 트랜지스터(MN21, MN22)를 갖는다. 트랜지스터(MP21∼MP23)는 P형 MOS 트랜지스터이며, 트랜지스터(MN21, MN22)는 N형 MOS 트랜지스터이다.

용량 소자(C21, C22)는 일단 및 타단을 갖는다. 용량 소자(C21)의 일단에는 참조 신호(RAMP1)가 공급되고, 타단은 용량 소자(C22)의 타단, 트랜지스터(MP21)의 게이트, 및 스위치(SW21)의 일단에 접속된다. 용량 소자(C22)의 일단에는 신호(SIG)가 공급되고, 타단은 용량 소자(C21)의 타단, 트랜지스터(MP21)의 게이트, 및 스위치(SW21)의 일단에 접속된다. 용량 소자(C23)의 일단에는 직류 전압(VREF)이 인가되고, 타단은 트랜지스터(MP22)의 게이트 및 스위치(SW22)의 일단에 접속된다.

트랜지스터(MP21)의 게이트는 용량 소자(C21, C22)의 타단 및 스위치(SW21)의 일단에 접속되고, 드레인은 트랜지스터(MN21)의 드레인, 트랜지스터(MN21, MN22)의 게이트, 및 스위치(SW21)의 타단에 접속되고, 소스는 트랜지스터(MP22)의 소스 및 트랜지스터(MP23)의 드레인에 접속된다. 트랜지스터(MP22)의 게이트는 용량 소자(C23)의 타단 및 스위치(SW22)의 일단에 접속되고, 드레인은 트랜지스터(MN22)의 드레인, 스위치(SW22)의 타단, 및 후단 회로(102)의 입력 단자에 접속되고, 소스는 트랜지스터(MP21)의 소스 및 트랜지스터(MP23)의 드레인에 접속된다. 트랜지스터(MP23)의 게이트에는 바이어스 전압(VB4)이 공급되고, 드레인은 트랜지스터(MP21, MP22)의 소스에 접속되고, 소스에는 전원 전압(VDD2)이 공급된다. 이 트랜지스터(MP23)는 전류원으로서 동작하고, 트랜지스터(MP21, MP22)는 차동쌍으로서 동작한다.

스위치(SW21)는, 제어 신호(AZSW)에 기초하여 온 및 오프로 되도록 구성되고, 스위치(SW21)의 일단은 용량 소자(C21, C22)의 타단 및 트랜지스터(MP21)의 게이트에 접속되고, 타단은 트랜지스터(MP21, MN21)의 드레인, 및 트랜지스터(MN21, MN22)의 게이트에 접속된다. 스위치(SW22)는, 제어 신호(AZSW)에 기초하여 온 및 오프로 되도록 구성되고, 스위치(SW22)의 일단은 용량 소자(C23)의 타단 및 트랜지스터(MP22)의 게이트에 접속되고, 타단은 트랜지스터(MP22, MN22)의 드레인 및 후단 회로(102)의 입력 단자에 접속된다.

트랜지스터(MN21)의 게이트는 트랜지스터(MN22)의 게이트, 트랜지스터(MN21, MP21)의 드레인, 및 스위치(SW21)의 타단에 접속되고, 드레인은 트랜지스터(MN21, MN22)의 게이트, 트랜지스터(MP21)의 드레인, 및 스위치(SW21)의 타단에 접속되고, 소스에는 접지 전압(VSS2)이 공급된다. 트랜지스터(MN22)의 게이트는 트랜지스터(MN21)의 게이트, 트랜지스터(MN21, MP21)의 드레인, 및 스위치(SW21)의 타단에 접속되고, 드레인은 후단 회로(102), 트랜지스터(MP22)의 드레인, 및 스위치(SW22)의 타단에 접속되고, 소스에는 접지 전압(VSS2)이 공급된다. 트랜지스터(MN21, MN22)는, 차동쌍인 트랜지스터(MP21, MP22)의 부하로서 동작한다.

여기서, 비교 회로(32A)는, 본 개시에서의 「제1 비교 회로」의 일 구체예에 대응한다. 트랜지스터(MP21)는, 본 개시에서의 「제1 트랜지스터」의 일 구체예에 대응한다. 트랜지스터(MP22)는, 본 개시에서의 「제5 트랜지스터」의 일 구체예에 대응한다. 트랜지스터(MP23)는, 본 개시에서의 「전류원」의 일 구체예에 대응한다. 용량 소자(C21)는, 본 개시에서의 「제1 용량 소자」의 일 구체예에 대응한다. 용량 소자(C22)는, 본 개시에서의 「제2 용량 소자」의 일 구체예에 대응한다. 용량 소자(C23)은, 본 개시에서의 「제3 용량 소자」의 일 구체예에 대응한다. 스위치(SW21)는, 본 개시에서의 「제1 스위치」의 일 구체예에 대응한다. 스위치(SW22)는, 본 개시에서의 「제3 스위치」의 일 구체예에 대응한다. 트랜지스터(MN21)는, 본 개시에서의 「제1 부하 트랜지스터」의 일 구체예에 대응한다. 트랜지스터(MN22)는, 본 개시에서의 「제2 부하 트랜지스터」의 일 구체예에 대응한다.

도 19b는 비교 회로(32B)의 일 구성예를 나타내는 것이다. 비교 회로(32B)의 초단 회로(101)는, 트랜지스터(MN24∼MN26)와, 스위치(SW24, SW25)와, 트랜지스터(MP24, MP25)를 갖는다. 트랜지스터(MN24∼MN26)는 N형 MOS 트랜지스터이며, 트랜지스터(MP24, MP25)는 P형 MOS 트랜지스터이다. 비교 회로(32B)의 용량 소자(C24∼C26)는, 비교 회로(32A)의 용량 소자(C21∼C23)에 각각 대응하고, 비교 회로(32B)의 트랜지스터(MN24∼MN26)는, 비교 회로(32A)의 트랜지스터(MP21∼MP23)에 각각 대응하고, 비교 회로(32B)의 스위치(SW24, SW25)는, 비교 회로(32A)의 스위치(SW21, SW22)에 각각 대응하고, 비교 회로(32B)의 트랜지스터(MP24, MP25)는, 비교 회로(32A)의 트랜지스터(MN21, MN22)에 각각 대응한다.

[변형예 8]

상기 실시형태에서는, 예를 들면 도 4a에 나타낸 바와 같이, 비교 회로(22)는, 용량 소자(C1, C2)를 사용하여, 신호(SIG)의 전압 및 참조 신호(RAMP1)의 전압을 합성하고, 합성된 전압에 기초하여 비교 동작을 행하도록 하였지만, 이에 한정되는 것이 아니다. 이하에, 본 변형예에 따른 비교 회로(42A, 42B)에 대해 상세하게 설명한다.

도 20a는 비교 회로(42A)의 일 구성예를 나타내는 것이다. 비교 회로(42A)는 용량 소자(C31, C32)를 가지고 있다. 용량 소자(C31)의 일단에는 참조 신호(RAMP1)가 공급되고, 타단은 트랜지스터(MP21)의 게이트 및 스위치(SW21)의 일단에 접속된다. 용량 소자(C32)의 일단에는 신호(SIG)가 공급되고, 타단은 트랜지스터(MP22)의 게이트 및 스위치(SW22)의 일단에 접속된다. 여기서, 용량 소자(C31)는, 본 개시에서의 「제1 용량 소자」의 일 구체예에 대응한다. 용량 소자(C32)는, 본 개시에서의 「제2 용량 소자」의 일 구체예에 대응한다.

도 20b는 비교 회로(42B)의 일 구성예를 나타내는 것이다. 비교 회로(42B)는 용량 소자(C34, C35)를 가지고 있다. 용량 소자(C34)의 일단에는 참조 신호(RAMP1)가 공급되고, 타단은 트랜지스터(MN24)의 게이트 및 스위치(SW24)의 일단에 접속된다. 용량 소자(C35)의 일단에는 신호(SIG)가 공급되고, 타단은 트랜지스터(MN25)의 게이트 및 스위치(SW25)의 일단에 접속된다.

[그 밖의 변형예]

또한, 이들 변형예 중 2개 이상을 조합해도 된다.

<2. 촬상 장치의 사용예>

도 21은 상기 실시형태에 따른 촬상 장치(1)의 사용예를 나타내는 것이다. 상술한 촬상 장치(1)는, 예를 들면, 이하와 같이, 가시광, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 경우에 사용할 수 있다.

·디지털 카메라나, 카메라 기능을 가진 휴대기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치

·자동 정지 등의 안전 운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 측거(測距)를 행하는 측거 센서 등의, 교통용으로 제공되는 장치

·사용자의 제스처를 촬영하여, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어컨 등의 가전에 제공되는 장치

·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치

·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 보안용으로 제공되는 장치

·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 현미경 등의, 미용용으로 제공되는 장치

·스포츠 용도 등을 위한 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치

·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치

<3. 이동체에의 응용예>

본 개시에 따른 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 따른 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.

도 22는 본 개시에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.

차량 제어 시스템(12000)은 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 22에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface)(12053)가 도시되어 있다.

구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.

보디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.

차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차 밖의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.

촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.

차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면, 운전자를 촬상하는 카메라를 포함한다. 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.

마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.

또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.

또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.

음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 22의 예에서는, 출력장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되고 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.

도 23은 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.

도 23에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104 및 12105)를 갖는다.

촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프런트 노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101, 12105)에서 취득되는 전방의 화상은, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.

또한, 도 23에는 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타낸다. 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.

촬상부(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.

예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.

예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.

촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면, 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.

이상, 본 개시에 따른 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해 설명하였다. 본 개시에 따른 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 이에 의해, 차량 제어 시스템(12000)에서는, 촬상 화상의 화질을 높일 수 있다. 그 결과, 차량 제어 시스템(12000)에서는, 차량의 충돌 회피 또는 충돌 완화 기능, 차간 거리에 기초한 추종 주행 기능, 차속 유지 주행 기능, 차량의 충돌 경고 기능, 차량의 차선 일탈 경고 기능 등의 정밀도를 높일 수 있다.

<4. 측거 장치에의 응용예>

다음으로, 본 기술을 측거 장치에 응용한 경우의 일례에 대해 상세하게 설명한다.

도 35는 본 응용예에 따른 측거 장치(900)의 일 구성예를 나타내는 것이다. 측거 장치(900)는, 인다이렉트(indirect) 방식에 의해 계측 대상물(OBJ)까지의 거리를 계측하도록 구성된다. 측거 장치(900)는, 발광부(901)와, 광학계(902)와, 광 검출부(910)와, 제어부(903)를 구비하고 있다.

발광부(901)는, 계측 대상물(OBJ)을 향해 광 펄스(L0)를 사출하도록 구성된다. 발광부(901)는, 제어부(903)로부터의 지시에 기초하여, 발광 및 비발광을 교대로 반복하는 발광 동작을 행함으로써 광 펄스(L0)를 사출하도록 되어 있다. 발광부(901)는, 예를 들면 적외광을 사출하는 광원을 갖는다. 이 광원은, 예를 들면, 레이저 광원이나 LED(Light Emitting Diode) 등을 사용하여 구성된다.

광학계(902)는, 광 검출부(910)의 수광면(S)에서 상을 결상시키는 렌즈를 포함하여 구성된다. 이 광학계(902)에는, 발광부(901)로부터 사출되어 계측 대상물(OBJ)에 의해 반사된 광 펄스(반사광 펄스(L1))가 입사하도록 되어 있다.

광 검출부(910)는, 제어부(903)로부터의 지시에 기초하여, 광을 검출함으로써 거리 화상(PIC)을 생성하도록 구성된다. 거리 화상(PIC)에 포함되는 복수의 화소값의 각각은, 계측 대상물(OBJ)까지의 거리(D)에 대한 값을 나타낸다. 그리고, 광 검출부(910)는, 생성한 거리 화상(PIC)을 화상 신호(DATA)로서 출력하도록 되어 있다.

제어부(903)는, 발광부(901) 및 광 검출부(910)에 제어 신호를 공급하여, 이들 동작을 제어함으로써, 측거 장치(900)의 동작을 제어하도록 구성된다.

도 36은 광 검출부(910)의 일 구성예를 나타내는 것이다. 광 검출부(910)는, 화소 어레이(911)와, 구동부(912)와, 참조 신호 생성부(913)와, 판독부(919)와, 신호 처리부(914)와, 촬상 제어부(915)를 가지고 있다. 예를 들면, 화소 어레이(911), 구동부(912), 참조 신호 생성부(913), 판독부(919), 신호 처리부(914), 및 촬상 제어부(915)는, 1매의 반도체 기판에 형성되어도 된다. 또한, 화소 어레이(911)가 1매의 반도체 기판에 형성되고, 구동부(912), 참조 신호 생성부(913), 판독부(919), 신호 처리부(914), 및 촬상 제어부(915)가 다른 반도체 기판에 형성되어, 이들 2매의 반도체 기판이 겹쳐지도록 해도 된다.

화소 어레이(911)는, 매트릭스 형상으로 배치된 복수의 화소(920)를 가지고 있다. 화소(920)는, 수광량에 따른 화소 전압(Vpix)을 생성하도록 구성된다.

도 37은 화소(920)의 일 구성예를 나타내는 것이다. 화소 어레이(911)는, 복수의 제어선(931A)과, 복수의 제어선(931B)과, 복수의 제어선(932A)과, 복수의 제어선(932A)과, 복수의 제어선(933)과, 복수의 신호선(939A)과, 복수의 신호선(939B)을 가지고 있다.

화소(920)는, 포토다이오드(921)와, 플로팅 디퓨전(923A, 923B)과, 트랜지스터(922A, 922B, 924A, 924B, 925A, 925B, 926A, 926B)를 가지고 있다. 포토다이오드(921), 플로팅 디퓨전(923A), 및 트랜지스터(922A, 924A, 925A, 926A)로 이루어지는 회로를 탭 A라고도 부른다. 또한, 포토다이오드(921), 플로팅 디퓨전(923B), 및 트랜지스터(922B, 924B, 925B, 926B)로 이루어지는 회로를 탭 B라고도 부른다.

탭 A에 있어서, 트랜지스터(922A)의 게이트는 제어선(931A)에 접속되고, 소스는 포토다이오드(921)에 접속되고, 드레인은 플로팅 디퓨전(923A)에 접속된다. 플로팅 디퓨전(923A)은, 포토다이오드(921)로부터 트랜지스터(922A)를 통해 공급된 전하를 축적하도록 구성된다. 트랜지스터(924A)의 게이트는 제어선(932A)에 접속되고, 드레인에는 전원 전압(VDD)이 공급되고, 소스는 플로팅 디퓨전(923A)에 접속된다. 트랜지스터(925A)의 게이트는 플로팅 디퓨전(923A)에 접속되고, 드레인에는 전원 전압(VDD)이 공급되고, 소스는 트랜지스터(926A)의 드레인에 접속된다. 트랜지스터(926A)의 게이트는 제어선(933)에 접속되고, 드레인은 트랜지스터(925A)의 소스에 접속되고, 소스는 신호선(939A)에 접속된다. 이상, 탭 A를 예로 설명하였지만, 탭 B에 대해서도 마찬가지이다.

이 구성에 의해, 화소(920)에서는, 트랜지스터(924A)가 온 상태가 됨으로써 플로팅 디퓨전(923A)이 리셋되고, 트랜지스터(924B)가 온 상태가 됨으로써 플로팅 디퓨전(923B)이 리셋된다. 그리고, 트랜지스터(922A, 922B) 중 어느 하나가 교대로 온 상태가 됨으로써, 포토다이오드(921)에 의해 생성된 전하가 플로팅 디퓨전(923A) 및 플로팅 디퓨전(923B)에 선택적으로 축적된다. 그리고, 트랜지스터(926A, 926B)가 온 상태가 됨으로써, 화소(920)는, 플로팅 디퓨전(923A)에 축적된 전하의 양에 따른 화소 신호를 신호선(939A)에 출력하고, 플로팅 디퓨전(923B)에 축적된 전하의 양에 따른 화소 신호를 신호선(939B)에 출력하도록 되어 있다.

구동부(912)(도 36)는, 촬상 제어부(915)로부터의 지시에 기초하여, 화소 라인(L) 단위로, 화소 어레이(911)에서의 복수의 화소(920)를 순차 구동하도록 구성된다. 참조 신호 생성부(913)는, 촬상 제어부(915)로부터의 지시에 기초하여, 참조 신호(RAMP)를 생성하도록 구성된다. 판독부(919)는, 촬상 제어부(915)로부터의 지시에 기초하여, 화소 어레이(911)로부터 신호선(939A, 939B)을 통해 공급된 화소 신호에 기초하여 AD 변환을 행함으로써, 화상 신호(DATA0)를 생성하도록 구성된다. 신호 처리부(914)는, 촬상 제어부(915)로부터의 지시에 기초하여, 화상 신호(DATA0)에 대해 소정의 신호 처리를 행함으로써 거리 화상(PIC)을 생성하고, 이 거리 화상(PIC)을 포함하는 화상 신호(DATA)를 출력하도록 구성된다. 촬상 제어부(915)는, 구동부(912), 참조 신호 생성부(913), 판독부(919), 및 신호 처리부(914)에 제어 신호를 공급하여, 이들 회로의 동작을 제어함으로써, 광 검출부(910)의 동작을 제어하도록 구성된다.

도 38은 측거 장치(900)의 일 동작예를 나타내는 것이며, 도 38의 (A)는 발광부(901)로부터 사출되는 광 펄스(L0)의 파형을 나타내고, 도 38의 (B)는 광 검출부(910)가 검출하는 반사광 펄스(L1)의 파형을 나타낸다.

발광부(901)는, 제어부(903)로부터의 지시에 기초하여, 듀티비가 50%인 펄스파형을 갖는 광 펄스(L0)를 사출한다(도 38의 (A)). 이 광 펄스(L0)는, 계측 대상물(OBJ)을 향해 진행한다. 그리고, 이 광 펄스(L0)가 계측 대상물(OBJ)에 의해 반사되고, 반사된 반사광 펄스(L1)는 광 검출부(910)를 향해 진행한다. 그리고, 이 광 검출부(910)의 화소(920)가, 이 반사광 펄스(L1)를 검출한다(도 38의 (B)). 화소(920)에 의해 검출된 반사광 펄스(L1)는, 도 38의 (A)에 나타낸 광 펄스(L0)의 파형을 지연 시간(DL)만큼 지연한 파형을 갖는다. 이 지연 시간(DL)은, 광이, 발광부(901), 계측 대상물(OBJ), 광 검출부(910)의 순서로 진행하는 시간이며, 광의 비행 시간에 대응한다. 이 광의 비행 시간은, 측거 장치(900)와 계측 대상물(OBJ)의 사이의 거리에 대응하고 있다.

인다이렉트 방식에서는, 화소(920)의 플로팅 디퓨전(923A)은, 발광부(901)가 발광하는 기간(941)에서, 포토다이오드(921)의 수광량에 따른 신호 전하(Q1)를 축적하고, 화소(920)의 플로팅 디퓨전(923B)은, 발광부(901)가 소광하는 기간(942)에서, 포토다이오드(921)의 수광량에 따른 신호 전하(Q2)를 축적한다. 그리고, 신호 처리부(914)는, 신호 전하(Q1)와 신호 전하(Q2)의 전하비를 구한다. 포토다이오드(921)는, 기간(951, 952)에서 광을 검출하고 있으므로, 신호 전하(Q1)의 전하량은 기간(951)의 길이에 비례하고, 신호 전하(Q2)의 전하량은 기간(952)의 길이에 비례한다. 지연 시간(DL)이 짧은 경우에는, 신호 전하(Q1)가 많아지는 동시에 신호 전하(Q2)가 적어지고, 지연 시간(DL)이 긴 경우에는, 신호 전하(Q1)가 적어지는 동시에 신호 전하(Q2)가 많아진다. 이와 같이, 신호 전하(Q1)와 신호 전하(Q2)의 전하비는, 지연 시간(DL)에 따라 변화한다. 인다이렉트 방식에서는, 이 전하비를 구함으로써, 예를 들면 높은 정밀도로 지연 시간(DL)을 구할 수 있고, 그 결과, 높은 정밀도로, 계측 대상물(OBJ)까지의 거리를 계측할 수 있다. 이 판독부(919)에는, 본 기술을 적용할 수 있다. 이에 의해, 거리 화상의 화질을 높일 수 있다.

이상, 실시형태 및 변형예, 및 이들의 구체적인 응용예를 들어 본 기술을 설명하였지만, 본 기술은 이들 실시형태 등에 한정되지 않고, 다양한 변형이 가능하다.

예를 들면, 상기 실시형태에서는, 도 2에 나타낸 바와 같이 화소(P)를 구성하였지만, 이에 한정되는 것은 아니고, 다양한 구성의 화소를 사용할 수 있다.

한편, 본 명세서에 기재된 효과는 어디까지나 예시이며 한정되는 것이 아니고, 또한 다른 효과가 있어도 된다.

한편, 본 기술은 이하와 같은 구성으로 할 수 있다. 이하의 구성의 본 기술에 의하면, 화질을 높일 수 있다.

(1) 제1 화소 신호를 생성 가능한 제1 화소와,

참조 신호를 생성 가능한 참조 신호 생성부와,

상기 참조 신호에 따른 제1 신호를 출력 단자로부터 출력 가능한 제1 버퍼 회로와, 상기 제1 화소 신호 및 상기 제1 신호에 기초하여 비교 동작을 행하는 것이 가능한 제1 비교 회로를 가지며, 상기 제1 화소 신호를 디지털 코드로 변환 가능한 제1 변환부를 구비한 광 검출 장치.

(2) 상기 제1 화소는 상기 제1 화소 신호를 출력 단자로부터 출력 가능하고,

상기 제1 비교 회로는,

게이트와 드레인을 갖는 제1 트랜지스터와,

상기 제1 버퍼 회로의 상기 출력 단자에 접속된 제1 단자와, 상기 제1 트랜지스터의 상기 게이트에 접속된 제2 단자를 갖는 제1 용량 소자와,

상기 제1 화소의 상기 출력 단자에 접속된 제1 단자와, 상기 제1 트랜지스터의 상기 게이트에 접속된 제2 단자를 갖는 제2 용량 소자와,

온 상태가 됨으로써 상기 제1 트랜지스터의 상기 게이트 및 상기 제1 트랜지스터의 상기 드레인을 접속 가능한 제1 스위치와,

상기 제1 트랜지스터의 상기 드레인에 접속된 부하 회로를 갖는 상기 (1)에 기재된 광 검출 장치.

(3) 상기 제1 트랜지스터는, 제1 전원 노드에 접속된 소스를 가지며,

상기 부하 회로는, 소정의 전압이 공급된 게이트와, 상기 제1 트랜지스터의 드레인에 접속된 드레인과, 제2 전원 노드에 접속된 소스를 갖는 제1 부하 트랜지스터를 갖는 상기 (2)에 기재된 광 검출 장치.

(4) 상기 제1 버퍼 회로에 공급되는 전원 전압은, 상기 제1 전원 노드에 있어서의 전원 전압보다 높은 상기 (3)에 기재된 광 검출 장치.

(5) 상기 제1 버퍼 회로에 공급되는 전원 전압은, 상기 제1 전원 노드에 있어서의 전원 전압과 동일한 상기 (3)에 기재된 광 검출 장치.

(6) 상기 제1 비교 회로는,

상기 제1 트랜지스터의 상기 드레인에 접속된 게이트와, 드레인과, 상기 제1 전원 노드에 접속된 소스를 갖는 제2 트랜지스터와,

게이트와, 상기 제2 트랜지스터의 드레인에 접속된 드레인과, 상기 제2 전원 노드에 접속된 소스를 갖는 제3 트랜지스터와,

온 상태가 됨으로써 상기 제3 트랜지스터의 상기 게이트와 상기 제3 트랜지스터의 상기 드레인을 접속 가능한 제2 스위치를 더 가지는 상기 (3) 내지 (5) 중 어느 하나에 기재된 광 검출 장치.

(7) 상기 제1 비교 회로는, 상기 제2 트랜지스터의 상기 드레인에 접속된 게이트와, 상기 제1 전원 노드에 접속된 드레인과, 상기 제1 트랜지스터의 상기 드레인에 접속된 소스를 갖는 제4 트랜지스터를 더 가지는 상기 (6)에 기재된 광 검출 장치.

(8) 상기 제1 트랜지스터는 소스를 가지며,

상기 제1 비교 회로는,

게이트와, 드레인과, 소스를 갖는 제5 트랜지스터와,

상기 제5 트랜지스터의 상기 게이트에 접속된 제3 용량 소자와,

상기 제1 트랜지스터의 상기 소스 및 상기 제5 트랜지스터의 상기 소스에 접속된 전류원과,

온 상태가 됨으로써 상기 제5 트랜지스터의 상기 게이트 및 상기 제5 트랜지스터의 상기 드레인을 접속 가능한 제3 스위치를 더 가지며,

상기 부하 회로는, 상기 제1 트랜지스터의 상기 드레인에 더하여, 상기 제5 트랜지스터의 상기 드레인에도 접속된 상기 (2)에 기재된 광 검출 장치.

(9) 상기 제1 화소는 상기 제1 화소 신호를 출력 단자로부터 출력 가능하고,

상기 제1 비교 회로는,

게이트와, 드레인과, 소스를 갖는 제1 트랜지스터와,

게이트와, 드레인과, 소스를 갖는 제5 트랜지스터와,

상기 제1 화소의 상기 출력 단자에 접속된 제1 단자와, 상기 제5 트랜지스터의 상기 게이트에 접속된 제2 단자를 갖는 제2 용량 소자와,

온 상태가 됨으로써 상기 제5 트랜지스터의 상기 게이트 및 상기 제5 트랜지스터의 상기 드레인을 접속 가능한 제3 스위치와,

상기 제1 트랜지스터의 상기 드레인 및 상기 제5 트랜지스터의 상기 드레인에 접속된 부하 회로를 갖는 상기 (1)에 기재된 광 검출 장치.

(10) 상기 부하 회로는,

게이트와, 상기 제1 트랜지스터의 상기 드레인에 접속된 드레인을 갖는 제1 부하 트랜지스터와,

상기 제1 부하 트랜지스터의 상기 게이트에 접속된 게이트와, 상기 제5 트랜지스터의 상기 드레인에 접속된 드레인을 갖는 제2 부하 트랜지스터를 갖는 상기 (8) 또는 (9)에 기재된 광 검출 장치.

(11) 상기 참조 신호 생성부는 상기 참조 신호를 출력 단자로부터 출력 가능하고,

상기 제1 버퍼 회로는,

상기 참조 신호 생성부의 상기 출력 단자에 접속된 게이트와, 상기 제1 버퍼 회로의 상기 출력 단자에 접속된 소스를 갖는 제1 버퍼 트랜지스터와,

상기 제1 버퍼 트랜지스터의 상기 소스에 접속된 제1 전류원을 갖는 상기 (1) 내지 (10) 중 어느 하나에 기재된 광 검출 장치.

(12) 상기 제1 버퍼 트랜지스터는, 상기 제1 버퍼 트랜지스터의 상기 소스와 접속된 백 게이트를 더 가지는 상기 (11)에 기재된 광 검출 장치.

(13) 소정의 전압을 출력 단자로부터 출력 가능한 전압 생성부를 더 구비하고,

상기 제1 버퍼 트랜지스터는, 상기 전압 생성부의 상기 출력 단자에 접속된 백 게이트를 더 가지는 상기 (11)에 기재된 광 검출 장치.

(14) 상기 참조 신호에 기초하여 보조 참조 신호를 생성 가능하며, 상기 보조 참조 신호를 출력 단자로부터 출력 가능한 신호 생성부를 더 구비하고,

상기 제1 버퍼 트랜지스터는, 상기 신호 생성부의 상기 출력 단자에 접속된 백 게이트를 더 가지는 상기 (11)에 기재된 광 검출 장치.

(15) 제2 화소 신호를 생성 가능한 제2 화소와,

상기 참조 신호에 따른 제2 신호를 출력 단자로부터 출력 가능한 제2 버퍼 회로와, 상기 제2 화소 신호 및 상기 제2 신호에 기초하여 상기 비교 동작을 행하는 것이 가능한 제2 비교 회로를 가지며, 상기 제2 화소 신호를 디지털 코드로 변환 가능한 제2 변환부를 더 구비한 상기 (1) 내지 (14) 중 어느 하나에 기재된 광 검출 장치.

(16) 상기 제2 버퍼 회로의 상기 출력 단자는, 상기 제1 버퍼 회로의 상기 출력 단자에 접속된 상기 (15)에 기재된 광 검출 장치.

(17) 제3 화소 신호를 생성 가능한 제3 화소와,

상기 참조 신호에 따른 제3 신호를 출력 단자로부터 출력 가능한 제3 버퍼 회로와, 상기 제3 화소 신호 및 상기 제3 신호에 기초하여 상기 비교 동작을 행하는 것이 가능한 제3 비교 회로를 가지며, 상기 제3 화소 신호를 디지털 코드로 변환 가능한 제3 변환부를 더 구비하고,

상기 제3 버퍼 회로의 상기 출력 단자는, 상기 제1 버퍼 회로의 상기 출력 단자와 전기적으로 절연되고, 상기 제2 버퍼 회로의 상기 출력 단자와 전기적으로 절연되고,

상기 제3 변환부는 상기 제1 변환부와 상기 제2 변환부의 사이에 배치된 상기 (16)에 기재된 광 검출 장치.

(18) 상기 제1 버퍼 회로의 상기 출력 단자에 접속된 제1 단자와, 상기 제2 버퍼 회로의 상기 출력 단자에 접속된 제2 단자를 갖는 가변 저항 소자를 더 구비한 상기 (15)에 기재된 광 검출 장치.

(19) 광 검출 장치와,

상기 광 검출 장치의 동작을 제어하는 처리부를 구비하고,

상기 광 검출 장치는,

제1 화소 신호를 생성 가능한 제1 화소와,

참조 신호를 생성 가능한 참조 신호 생성부와,

상기 참조 신호에 따른 제1 신호를 출력 단자로부터 출력 가능한 제1 버퍼 회로와, 상기 제1 화소 신호 및 상기 제1 신호에 기초하여 비교 동작을 행하는 것이 가능한 제1 비교 회로를 가지며, 상기 제1 화소 신호를 디지털 코드로 변환 가능한 제1 변환부를 갖는 전자 기기.

본 출원은 일본특허청에 2019년 3월 29일에 출원된 일본특허출원번호 2019-065376호를 기초로 하여 우선권을 주장하는 것이며, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.

당업자라면, 설계상의 요건이나 다른 요인에 따라, 다양한 수정, 콤비네이션, 서브 콤비네이션, 및 변경을 생각해 볼 수 있는데, 그들은 첨부된 청구범위나 그 균등물의 범위에 포함된다는 것이 이해된다.

Claims

제1 화소 신호를 생성 가능한 제1 화소와,
참조 신호를 생성 가능한 참조 신호 생성부와,
상기 참조 신호에 따른 제1 신호를 출력 단자로부터 출력 가능한 제1 버퍼 회로와, 상기 제1 화소 신호 및 상기 제1 신호에 기초하여 비교 동작을 행하는 것이 가능한 제1 비교 회로를 가지며, 상기 제1 화소 신호를 디지털 코드로 변환 가능한 제1 변환부를 구비한, 광 검출 장치.
제1항에 있어서,
상기 제1 화소는 상기 제1 화소 신호를 출력 단자로부터 출력 가능하고,
상기 제1 비교 회로는,
게이트와 드레인을 갖는 제1 트랜지스터와,
상기 제1 버퍼 회로의 상기 출력 단자에 접속된 제1 단자와, 상기 제1 트랜지스터의 상기 게이트에 접속된 제2 단자를 갖는 제1 용량 소자와,
상기 제1 화소의 상기 출력 단자에 접속된 제1 단자와, 상기 제1 트랜지스터의 상기 게이트에 접속된 제2 단자를 갖는 제2 용량 소자와,
온 상태가 됨으로써 상기 제1 트랜지스터의 상기 게이트 및 상기 제1 트랜지스터의 상기 드레인을 접속 가능한 제1 스위치와,
상기 제1 트랜지스터의 상기 드레인에 접속된 부하 회로를 갖는, 광 검출 장치.
제2항에 있어서,
상기 제1 트랜지스터는, 제1 전원 노드에 접속된 소스를 가지며,
상기 부하 회로는, 미리 정해진 전압이 공급된 게이트와, 상기 제1 트랜지스터의 드레인에 접속된 드레인과, 제2 전원 노드에 접속된 소스를 갖는 제1 부하 트랜지스터를 갖는, 광 검출 장치.
제3항에 있어서,
상기 제1 버퍼 회로에 공급되는 전원 전압은, 상기 제1 전원 노드에 있어서의 전원 전압보다 높은, 광 검출 장치.
제3항에 있어서,
상기 제1 버퍼 회로에 공급되는 전원 전압은, 상기 제1 전원 노드에 있어서의 전원 전압과 동일한, 광 검출 장치.
제3항에 있어서,
상기 제1 비교 회로는,
상기 제1 트랜지스터의 상기 드레인에 접속된 게이트와, 드레인과, 상기 제1 전원 노드에 접속된 소스를 갖는 제2 트랜지스터와,
게이트와, 상기 제2 트랜지스터의 드레인에 접속된 드레인과, 상기 제2 전원 노드에 접속된 소스를 갖는 제3 트랜지스터와,
온 상태가 됨으로써 상기 제3 트랜지스터의 상기 게이트와 상기 제3 트랜지스터의 상기 드레인을 접속 가능한 제2 스위치를 더 가지는, 광 검출 장치.
제6항에 있어서,
상기 제1 비교 회로는, 상기 제2 트랜지스터의 상기 드레인에 접속된 게이트와, 상기 제1 전원 노드에 접속된 드레인과, 상기 제1 트랜지스터의 상기 드레인에 접속된 소스를 갖는 제4 트랜지스터를 더 가지는, 광 검출 장치.
제2항에 있어서,
상기 제1 트랜지스터는 소스를 가지며,
상기 제1 비교 회로는,
게이트와, 드레인과, 소스를 갖는 제5 트랜지스터와,
상기 제5 트랜지스터의 상기 게이트에 접속된 제3 용량 소자와,
상기 제1 트랜지스터의 상기 소스 및 상기 제5 트랜지스터의 상기 소스에 접속된 전류원과,
온 상태가 됨으로써 상기 제5 트랜지스터의 상기 게이트 및 상기 제5 트랜지스터의 상기 드레인을 접속 가능한 제3 스위치를 더 가지며,
상기 부하 회로는, 상기 제1 트랜지스터의 상기 드레인에 더하여, 상기 제5 트랜지스터의 상기 드레인에도 접속된, 광 검출 장치.
제1항에 있어서,
상기 제1 화소는 상기 제1 화소 신호를 출력 단자로부터 출력 가능하고,
상기 제1 비교 회로는,
게이트와, 드레인과, 소스를 갖는 제1 트랜지스터와,
게이트와, 드레인과, 소스를 갖는 제5 트랜지스터와,
상기 제1 트랜지스터의 상기 소스 및 상기 제5 트랜지스터의 상기 소스에 접속된 전류원과,
상기 제1 버퍼 회로의 상기 출력 단자에 접속된 제1 단자와, 상기 제1 트랜지스터의 상기 게이트에 접속된 제2 단자를 갖는 제1 용량 소자와,
상기 제1 화소의 상기 출력 단자에 접속된 제1 단자와, 상기 제5 트랜지스터의 상기 게이트에 접속된 제2 단자를 갖는 제2 용량 소자와,
온 상태가 됨으로써 상기 제1 트랜지스터의 상기 게이트 및 상기 제1 트랜지스터의 상기 드레인을 접속 가능한 제1 스위치와,
온 상태가 됨으로써 상기 제5 트랜지스터의 상기 게이트 및 상기 제5 트랜지스터의 상기 드레인을 접속 가능한 제3 스위치와,
상기 제1 트랜지스터의 상기 드레인 및 상기 제5 트랜지스터의 상기 드레인에 접속된 부하 회로를 갖는, 광 검출 장치.
제8항에 있어서,
상기 부하 회로는,
게이트와, 상기 제1 트랜지스터의 상기 드레인에 접속된 드레인을 갖는 제1 부하 트랜지스터와,
상기 제1 부하 트랜지스터의 상기 게이트에 접속된 게이트와, 상기 제5 트랜지스터의 상기 드레인에 접속된 드레인을 갖는 제2 부하 트랜지스터를 갖는, 광 검출 장치.
제1항에 있어서,
상기 참조 신호 생성부는 상기 참조 신호를 출력 단자로부터 출력 가능하고,
상기 제1 버퍼 회로는,
상기 참조 신호 생성부의 상기 출력 단자에 접속된 게이트와, 상기 제1 버퍼 회로의 상기 출력 단자에 접속된 소스를 갖는 제1 버퍼 트랜지스터와,
상기 제1 버퍼 트랜지스터의 상기 소스에 접속된 제1 전류원을 갖는, 광 검출 장치.
제11항에 있어서,
상기 제1 버퍼 트랜지스터는, 상기 제1 버퍼 트랜지스터의 상기 소스와 접속된 백 게이트(back gate)를 더 가지는, 광 검출 장치.
제11항에 있어서,
미리 정해진 전압을 출력 단자로부터 출력 가능한 전압 생성부를 더 구비하고,
상기 제1 버퍼 트랜지스터는, 상기 전압 생성부의 상기 출력 단자에 접속된 백 게이트를 더 가지는, 광 검출 장치.
제11항에 있어서,
상기 참조 신호에 기초하여 보조 참조 신호를 생성 가능하며, 상기 보조 참조 신호를 출력 단자로부터 출력 가능한 신호 생성부를 더 구비하고,
상기 제1 버퍼 트랜지스터는, 상기 신호 생성부의 상기 출력 단자에 접속된 백 게이트를 더 가지는, 광 검출 장치.
제1항에 있어서,
제2 화소 신호를 생성 가능한 제2 화소와,
상기 참조 신호에 따른 제2 신호를 출력 단자로부터 출력 가능한 제2 버퍼 회로와, 상기 제2 화소 신호 및 상기 제2 신호에 기초하여 상기 비교 동작을 행하는 것이 가능한 제2 비교 회로를 가지며, 상기 제2 화소 신호를 디지털 코드로 변환 가능한 제2 변환부를 더 구비한, 광 검출 장치.
제15항에 있어서,
상기 제2 버퍼 회로의 상기 출력 단자는, 상기 제1 버퍼 회로의 상기 출력 단자에 접속된, 광 검출 장치.
제16항에 있어서,
제3 화소 신호를 생성 가능한 제3 화소와,
상기 참조 신호에 따른 제3 신호를 출력 단자로부터 출력 가능한 제3 버퍼 회로와, 상기 제3 화소 신호 및 상기 제3 신호에 기초하여 상기 비교 동작을 행하는 것이 가능한 제3 비교 회로를 가지며, 상기 제3 화소 신호를 디지털 코드로 변환 가능한 제3 변환부를 더 구비하고,
상기 제3 버퍼 회로의 상기 출력 단자는, 상기 제1 버퍼 회로의 상기 출력 단자와 전기적으로 절연되고, 상기 제2 버퍼 회로의 상기 출력 단자와 전기적으로 절연되고,
상기 제3 변환부는, 상기 제1 변환부와 상기 제2 변환부의 사이에 배치된, 광 검출 장치.
제15항에 있어서,
상기 제1 버퍼 회로의 상기 출력 단자에 접속된 제1 단자와, 상기 제2 버퍼 회로의 상기 출력 단자에 접속된 제2 단자를 갖는 가변 저항 소자를 더 구비한, 광 검출 장치.
광 검출 장치와,
상기 광 검출 장치의 동작을 제어하는 처리부를 구비하고,
상기 광 검출 장치는,
제1 화소 신호를 생성 가능한 제1 화소와,
참조 신호를 생성 가능한 참조 신호 생성부와,
상기 참조 신호에 따른 제1 신호를 출력 단자로부터 출력 가능한 제1 버퍼 회로와, 상기 제1 화소 신호 및 상기 제1 신호에 기초하여 비교 동작을 행하는 것이 가능한 제1 비교 회로를 가지며, 상기 제1 화소 신호를 디지털 코드로 변환 가능한 제1 변환부를 갖는, 전자 기기.