CN110119372B - 在多列系统中对管芯上终结的选择性控制 - Google Patents

在多列系统中对管芯上终结的选择性控制 Download PDF

Info

Publication number
CN110119372B
CN110119372B CN201910423470.1A CN201910423470A CN110119372B CN 110119372 B CN110119372 B CN 110119372B CN 201910423470 A CN201910423470 A CN 201910423470A CN 110119372 B CN110119372 B CN 110119372B
Authority
CN
China
Prior art keywords
command
target
memory
odt
memory access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910423470.1A
Other languages
English (en)
Other versions
CN110119372A (zh
Inventor
K·贝恩斯
N·伯恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201910423470.1A priority Critical patent/CN110119372B/zh
Publication of CN110119372A publication Critical patent/CN110119372A/zh
Application granted granted Critical
Publication of CN110119372B publication Critical patent/CN110119372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825—Coupling arrangements, impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本申请公开了在多列系统中对管芯上终结的选择性控制。一种存储器子系统包括多器件封装体，该多器件封装体包括组织成多个存储器列的多个存储器器件。该存储器子系统的控制单元将存储器存取命令同时发送至这些存储器列中的部分或全部，并触发接收该存储器存取命令的这些存储器列中的部分或全部以更改管芯上终结(ODT)设置。这些列之一被选择用于执行该存储器存取命令，并且当被触发以更改该ODT设置的所有列都具有该更改的ODT设置时执行该命令。

Description

在多列系统中对管芯上终结的选择性控制
本申请是PCT国际申请号为PCT/US2015/038003、国际申请日为2015年6月26日、进入中国国家阶段的申请号为201580033746.5，题为“DRAM设备、用于在DRAM设备中终结的方法、用于输入/输出终结的设备”的发明专利申请的分案申请。
相关申请
本申请是基于2014年7月23日提交的美国临时申请第62/028,295号并且要求其优先权权益的非临时申请，该美国临时申请通过引用结合于此。
技术领域
本发明的实施例总体上涉及存储器器件，并且更具体地涉及在具有多列存储器架构(Multi-rank Memory Architecture)的系统中动态地、选择性地针对存储器存取操作控制管芯上终结。
版权声明/许可
本专利文献的公开内容的一部分可能包含进行版权保护的材料。版权所有者不反对任何人对本专利文献或本专利公开内容的复制，由于其出现在专利和商标局专利文件或记录中，但无论如何在其他方面保留所有版权。该版权声明适用于下述所有数据,并且在其附图中，还适用于下述任何软件：版权2014，英特尔公司，保留所有权利。
背景技术
存储器器件普遍存在于计算设备中，用于存储数据和代码以由处理器执行操作并完成计算设备的功能。即使当对计算设备的需求增长时，仍然存在朝以更小功率操作(尤其是在移动设备中)的更小计算设备发展的趋势。移动计算设备的计算性能已经提高，它们已经包括越来越多的存储设备和存储器以满足在设备上执行编程和计算的需求。在移动计算设备中，控制功耗是关键设计关注点。在低功耗和其他移动设备中，存储器器件和存储器子系统消耗大量的总功耗。
当前存储器子系统可以通过在写操作过程中消除管芯上终结(ODT)来控制存储器系统功耗。虽然信号质量可能由于缺乏ODT而被降级，在存储器器件之间的距离足够小使得信号反射不会显著影响所需信号的情况下可以容忍这种折衷。这种假设在当前系统中并不总是成立。虽然存在一些用于增加移动设备中的存储器密度同时维持设备间小距离的封装解决方案，但是这样的解决方案倾向于更昂贵且非标准。更标准的封装解决方案成本更低，但随着密度增加而增加存储器总线上的存储器器件之间的距离。因此，在标准封装解决方案中，存储器器件之间的距离在没有ODT的情况下可能由于信号反射而导致信号降级。目前的ODT解决方案使用ODT引脚，这种使用增加了制造成本并消耗更多的占用面积，因为它增加了引脚数量。存在一些不使用单独ODT引脚的ODT解决方案，但这种解决方案被限制为在一列(rank)中提供终结，如通过对终结方案进行硬编码。单列ODT不足以作为针对多个存储器列系统的解决方案。
附图说明
以下描述包括对具有借助本发明各实施例的实现方式的示例给出的展示的附图的讨论。附图应通过举例而非限制的方式来被理解。如本文中所使用的，对一个或多个“实施例”的引用应被理解为描述包括在本发明的至少一个实现方式中的具体特征、结构和/或特性。因此，此处出现的如“在一个实施例中”或“在替换性实施例中”的短语描述本发明的各种实施例和实现方式，并且不必全都指同一实施例。然而，它们也不是必然互斥的。
图1是应用对管芯上终结的选择性控制的系统的实施例的框图。
图2是具有处理器系统逻辑的系统的实施例的框图，该逻辑针对存储器系统中的存储器器件应用管芯上终结控制。
图3A是已知的八管芯封装的实施例的框图。
图3B是安装在四管芯封装体中的存储器器件的实施例的框图，该系统在该四管芯封装体中提供选择性管芯上终结控制。
图4A是用于针对存储器存取控制管芯上终结的命令表的实施例表示。
图4B是用于针对存储器存取控制管芯上终结的模式表的实施例表示。
图5A是用于选择性地针对写操作应用管芯上终结的过程的实施例的流程图。
图5B是用于选择性地针对写操作接合管芯上终结的过程的实施例的流程图。
图5C是用于选择性地针对读操作应用管芯上终结的过程的实施例的流程图。
图5D是用于选择性地针对读操作接合管芯上终结的过程的实施例的流程图。
图6是可以在其中实现管芯上终结控制的计算系统的实施例的框图。
图7是可以在其中实现管芯上终结控制的移动设备的实施例的框图。
随后是某些细节和实现方式的描述，包括可以描绘下面所描述的实施例的部分或全部的附图描述，以及讨论本文所呈现的发明性概念的其他潜在实施例或实现方式。
具体实施方式
如本文所述，存储器子系统包括组织成多个存储器列的多个存储器器件。存储器列指全部接收并响应于来自相关联的存储器控制器或可比较控制单元的公共命令的若干个存储器器件或芯片。存储器列包括并联连接的一个或多个存储器器件。在一个列中的存储器器件通常共享数据总线、C/A(命令/地址)总线并且通常共享时钟信号。在一个列中的单独的器件可以接收专用时钟使能(CKE)信号、片选(chip select,CS)信号以及管芯上终结(ODT)信号。存储器控制器指控制对存储器器件进行存取的电路和/或设备。本文所描述的存储器子系统包括多器件封装体中的存储器器件。多器件封装体通常包括在同一封装体中不同列的存储器器件。
存储器控制器将存储器存取命令同时发送至存储器列的部分或全部。存储器控制器可以选择性地触发存储器列以更改管芯上终结(ODT)设置，如针对写操作接合ODT、针对读操作解除ODT、和/或针对读或写操作更改ODT的值。因此，存储器控制器可以将存储器存取命令发送至所有列并触发那些列中的部分或全部以更改ODT设置，或将存储器存取命令发送至列子集并触发其部分或全部来更改ODT设置。应理解的是，ODT指将电阻器连接在电源轨与接收器侧的信号线之间。在一个实施例中，电源轨是VDD或高压电源。在一个实施例中，存储器器件可从信号线终结到Vss或地或低压电源。在任何场景中，这些列之一被选择用于执行存储器存取命令，该列可被称为存储器存取命令的目标。该目标列执行命令，而其它触发的列维持针对存储器存取操作的更改的ODT设置。
传统的存储器子系统可以通过在写过程中消除对ODT的使用来控制存储器系统功耗。应理解的是，完全消除ODT不同于本文所述的选择性地应用ODT。虽然在传统写情况下信号质量可能由于缺乏ODT而被降级，这种折衷在存储器器件之间的距离足够小使得信号反射不会显著影响所需信号的情况下可被容忍。这种假设在使用多器件封装的当前系统中并非总是有效。虽然存在一些用于增加移动设备中的存储器密度同时维持器件间的距离足够小以维持假设的传统封装解决方案，但是随着存储器密度增加，这样的解决方案往往更昂贵且不标准。还存在更标准且更低成本的封装解决方案，但随着密度增加，存储器总线上的存储器器件之间的距离增加，这并不维持假设。因此，在标准封装解决方案中，存储器器件之间的距离在没有ODT的情况下可能由于信号反射而导致信号降级。然而，通过对“写”选择性地应用ODT(或类似地，对“读”选择性地去除应用ODT)，即使存储器密度增加，仍可以使用这样的标准封装解决方案。
根据本文所描述的内容，可以存在针对ODT的若干使用情况。在第一种使用情况下，存储器器件是未被终结的并因此ODT始终关闭。存储器器件当其被设置(例如，通过配置寄存器)成使ODT在系统中被禁用时可以被认为是未被终结的。应理解的是，在通过配置不使ODT被启用的存储器器件与能够针对不同的存储器存取操作选择性地关闭ODT的存储器器件之间存在差异。对于某些事务，存储器器件可以选择性地禁用ODT，但针对其它事务，存储器器件可以启用ODT。在未被终结的情况下，存储器器件不在启用和禁用ODT之间切换，因为其通过配置而被关闭。在第二种使用情况下，存储器器件仅针对目标列仅在写过程中接合ODT。因此，存储器器件被配置为当对写命令进行解码指示其为目标列时接合ODT。在第三种使用情况下，多个存储器列可以在写事务过程中应用ODT。在第四种使用情况下，多个存储器列可以在读事务过程中应用ODT。如上所述，第三和第四种使用情况传统上已经通过使用专用ODT引脚来实现。如本文所讨论的，在不使用专用ODT引脚的情况下，该系统可以针对读事务或写事务在多列上触发ODT。
对存储器器件的引用可以应用于不同的存储器类型。存储器器件通常指易失性存储器技术。易失性存储器是在设备电源中断的情况下其状态(以及因此存储在其上的数据)不确定的存储器。动态易失性存储器要求对存储在设备中的数据进行刷新以维持状态。动态易失性存储器的一个示例包括DRAM(动态随机存取存储器)或一些变体，如同步DRAM(SDRAM)。本文描述的存储器子系统可以与若干项存储器技术兼容，如LPDDR4(低功率双数据速率(LPDDR)第4版，JESD209-4，最初是由JEDEC(电子装置工程联合委员会)于2014年8月出版)，和/或其他，以及基于这些规范的衍生或扩展技术。存储器包括多个存储器列。在一个实施例中，存储器子系统发出多个命令来执行单个存储器存取操作。在一个实施例中，每个命令都是多周期命令。
LPDDR4是被设计成用于现代计算系统的存储器技术的一个示例。虽然一些存储器技术实现了更宽的I/O(输入/输出)接口，一些技术(如LPDDR4)被设计成具有较窄的接口，但仍然允许增加的存储器密度。因此，多器件封装通常用在寻求增加密度同时保持窄I/O接口的技术中。虽然具体地引用了存储器器件，以及针对LPDDR4存储器的某些示例，应当理解的是，所有类型的芯片间通信在现代计算系统中是显著的。因此，本文的描述可以同样很好地适用于未具体指明的存储器技术，并且还可以适用于共享至多器件封装中的器件的公共总线的任意类型的器件的器件间通信。
图1是应用对管芯上终结的选择性控制的系统的实施例的框图。系统100展示了计算设备的存储器子系统的一部分。系统100包括易失性存储器子系统120和SOC(片上系统)110。SOC 110表示系统100中的主机控制器。SOC 110可以包括一个或多个处理器，其可以包括单核和/或多核处理器。SOC 110还包括一个或多个存储器控制器，用于控制存储器子系统120的存储器器件122。在一个实施例而非片上系统实现方式中，系统100可以包括离散处理器和存储器控制器部件。在一个实施例中，存储器控制器可以被实现为来自包括(多个)处理器和缓存部件的封装体中的单独的物理设备。在一个实施例中，存储器控制器是处理器的一部分，如处理器的电路。在一个实施例中，在由多个处理器设备共享的SOC上逻辑地实现存储器控制器。
系统100的SOC 110和/或存储器控制器包括用于耦合存储器子系统120及其存储器器件122的硬件连接器。存储器子系统120包括多个存储器器件122，其中每个存储器器件包括用于存储数据的存储器阵列。硬件(连接器、引脚、球体、信号线或其它硬件部件)可以被认为是互连部件之间的I/O接口(例如，SOC 110和/或存储器控制器和存储器子系统120)。存储器器件可以被组织成列，以便于同时存取更大数量的位。一列包括多个并联的存储器器件。在一个实施例中，列130-0～130-(N-1)共享数据引脚、命令/地址(C/A)引脚和时钟引脚。列130-0～130-(N-1)中的每一列还具有用于在不同的列之间进行选择的特定的一个或多个使能信号。如所展示的，系统100包括N个列130-0～130-(N-1)。信号线的具体分组不一定物理地按列分组。在一个实施例中，某些信号线在列130-0～130-(N-1)之间重复使用。不管构成I/O接口的信号线的具体物理实现方式如何，所述列存储器器件列122共享公共的一组信号线或接入总线。在一个实施例中，所有存储器器件122共享同一数据总线、命令/地址(C/A)总线，并且共享时钟或选通信号(其可以包括一根或多根信号线)。系统100可以使用使能信号，如CKE(时钟使能)和片选(CS)，和/或CS及其他使能信号，以将一个列或器件分组与另一个列或器件分组区分开。因此，作为同一列的一部分的存储器器件122可以共享相同的使能/选择信号。在涉及除了存储器子系统之外的其它物之间的I/O接口的实现方式中，列130-0～130-(N-1)可以表示经由公共总线的一些其他器件分组。
系统100可以选择性地应用ODT，以在选定的或目标列(列130-0～130-(N-1)之一)上维持信号质量。在一个实施例中，列130-0～130-(N-1)中的每个器件共享ODT信令。ODT终结当列中的存储器器件间的距离增加时对写操作而言是重要的，并且基于指示信号完整性的信令频率。例如，类似于上面所讨论的，存储器子系统120可以包括封装，其中，接近度和信号质量假设不成立，并且针对“写”可能需要ODT来维持信号质量。新兴的八管芯封装(ODP)技术可以在对“写”不使用ODT的情况下工作，因为它包括靠近地堆叠在彼此顶部上的八个管芯或器件，这维持了信号质量假设。在某些实现方式中，ODP或堆叠封装可以实现目标列ODT，这也并不要求来自存储器控制器(上述第二种使用情况)的信令。然而，为了使相同密度的器件具有更标准的四管芯封装(QDP)，这将需要两个QDP封装体，在对多个列不应用ODT的情况下，信号质量可能受损。
SOC 110和/或存储器控制器(统称为“逻辑”)按列实现选择性ODT以维持信号质量，而无需连续使用ODT。该逻辑可以对多个列选择性地应用ODT以进行存储器存取事务。在一个实施例中，逻辑将存储器存取命令同时发送给多个列130-0～130-(N-1)。因此，列130-0～130-(N-1)中的至少两个列接收命令，即使这些列中的仅一个列是用于实现命令的目标列。在一个实施例中，该逻辑触发接收到用于更改ODT设置的命令的该多个列中的选定数量的列。传统上，ODT的应用是经由信令而非通过存储器存取命令来控制的。在一个实施例中，逻辑可以经由存储器存取命令触发ODT。在一个实施例中，关于“写”，逻辑触发目标列的存储器器件接合ODT，以及至少一个其他列用于抑制反射；因此，更改ODT设置可以包括对所选的存储器列选择性地接合ODT。在一个实施例中，对于“读”，逻辑触发一个或多个非目标列的存储器器件接合ODT。对于“读”，目标列通常不接合ODT。通常，对于“写”，系统将触发ODT成对地更改。在一个实施例中，系统选择每个封装体至少一个列以针对写操作接合ODT，这可以包括目标列。在一个实施例中，系统选择至少一个非目标列以针对读操作接合ODT。在一个实施例中，系统跨所有列应用更改以进行存储器存取事务。目标列执行该命令，而选定的列维持更改的ODT设置。因此，该ODT可以跨封装体被应用并且充分抑制反射以维持信号质量从而进行关于写的存储器存取事务，以及减小对于读的负荷并抑制对于读的反射。因此，存储器存取命令可以是或者读命令或者写命令。
在一个实施例中，接收存储器存取命令的所有列更改ODT设置。接收存储器存取命令的列的数量可以是系统100中的列的子集或全部。在一个实施例中，将命令发送至列将触发该列针对存储器事务更改ODT设置。存储器器件可以被配置成用于更改该ODT设置以持续等于存储器存取事务的预期持续时间的一段时间。存储器事务是指用于交换数据以进行读或写存储器存取操作的周期的完全数目。例如，针对每个存储器器件，读事务将持续足够长的时间以在一个或多个执行周期(时钟周期)上向存储器控制器存取并提供一位或多位信息。类似地，针对存储器控制器，写事务持续足够长的时间以将所有数据位传送到选定的目标存储器器件的接收缓冲区中。事务可以是脉冲串长度(用于在数据总线上传送与存储器存取命令相关联的数据的周期数)。
图2是具有处理器系统逻辑的系统的实施例的框图，该逻辑针对存储器系统中的存储器器件应用管芯上终结控制。在一个实施例中，系统200可以包括系统100的实现方式的元件。在一个实施例中，系统200包括存储器控制器210，该存储器控制器表示控制至存储器列220的I/O接口的逻辑控制单元或逻辑电路。存储器列220表示存储用于由主机系统执行操作的代码和/或数据的多个存储器列。存储器列220可以在多个多芯片封装(MCP)或包括多个器件的其他封装中展开。虽然封装体内的器件可以间隔得足够接近使得由于反射引起的信号降级风险是可容忍的，因为存在多个器件封装体，存在很高的可能性使得由于封装体之间的列的间隔引起信号降级。
在一个实施例中，存储器控制器210可以是SOC的一部分。在一个实施例中，存储器控制器210可以是独立式部件。存储器控制器210可以包括命令逻辑212，用于确定并控制将哪些存储器存取命令(例如，读或写)发送到哪些存储器器件，以及何时发送。在一个实施例中，存储器控制器210包括ODT控制逻辑214，用于确定在给定的存储器存取命令期间哪些存储器列220用于选择性地启用和/或禁用ODT。在一个实施例中，存储器控制器210跨所有列220基于读和写事务选择性地实现ODT设置更改。在一个实施例中，存储器控制器210标识存储器子系统的系统配置，如通过查询针对其类型的部件和/或访问存储在BIOS(基本输入/输出系统)中的信息或提供了配置信息的其他系统控制。基于配置(例如，每个封装体有多少个器件、每个封装体的列是如何分配的)以及所选的目标列(例如，确定目标列位于哪个(哪些)封装体中)，ODT控制214可以确定选择性地更改除了目标列之外的一个或多个存储器列220的ODT设置。
虽然未明确示出，每个存储器列220包括多个存储器器件。存储器列220的存储器器件各自包括用于处理传入命令的解码器222。经由解码器222，每一列220的每个存储器器件可判定其是否是目标列的一部分，以及应用怎样的ODT设置来进行给定的存储器存取事务。每个存储器器件包括ODT 224，其表示用于实现ODT的硬件以及用于基于从存储器控制器210接收的命令和/或信令确定如何应用ODT的逻辑两者。在一个实施例中，存储器控制器210可以基本上将ODT信息背负到命令上，而无需使用单独的引脚来启用和禁用的ODT。存储器器件本身可以被配置成用于基于从存储器控制器接收的命令来选择性地启用和禁用ODT。在一个实施例中，存储器器件默认为使得ODT被解除，并且仅基于存储器子系统配置和由存储器控制器发送的存储器存取命令来接合ODT。在一个实施例中，存储器器件可默认为接合ODT，并且可以基于存储器子系统配置和存储器存取命令来选择性地解除ODT。
例如，每个存储器器件可以对从存储器控制器210接收到的传入存储器存取命令进行解码并且基于在该命令中解码的信息和/或基于顺序命令组合的设置判定是否应用ODT 224。下面提供关于图4A的某些示例。简而言之，在一个实施例中，存储器控制器210可以在以特定的组合将某些使能信号设置为真或假的情况下基于将存储器存取命令发送至列触发特定的存储器列220应用ODT 224的设置更改。出于选择性地接合ODT 224的目的，存储器器件可以被配置成用于对这种组合进行解码。
在一个实施例中，ODT 224包括多个不同级别的每个存储器列220可以设置的电阻值。甚至在多个列正应用ODT的存储器事务过程中，并非所有存储器列将必须将ODT设置为相同的电阻水平。因此，每个列可以被触发以针对存储器事务开启或接合ODT，并且在一个实施例中，应用ODT的每个存储器列可以进行具有不同电阻值水平的ODT。在一个实施例中，应用ODT的所有列都应用相同的电阻水平。在一个实施例中，有待应用的电阻值是通过模式寄存器或通过命令或通过其他通信或发信号通知存储器控制器210而设置的。
图3A是已知的八管芯封装的实施例的框图。器件302和304都表示使用x16器件的四个列系统的已知示例。应理解的是，xl6是指具有16位宽的数据I/O总线的器件。因此，x8器件有8位宽的数据I/O总线，x32器件具有32位宽的数据I/O总线，等等。作为器件302的一部分的封装体312以及作为器件304的一部分的封装体314在八管芯封装体(ODP)中包括存储器器件。器件302和304可以是被处理到主机系统衬底或板上的存储器模块和/或部件。
如所展示的，封装体312包括堆叠在彼此之上的八个管芯或存储器器件，并且被组织为四个列(R0...R3)。器件302将存储器器件从最接近信号线的器件组织为最远离信号线的设备：R0、R1、R2、R3、R0、R1、R2和R3。因为器件为xl6，所以它们应各自连接到16根DQ信号线。器件302被配置为具有连接到DQ[8:23]的低四个器件，以及连接到DQ[0:7]和DQ[24:31]的高四个器件。器件304将存储器器件从最接近信号线的器件组织为最远离信号线的器件：R0、R0、R1、R1、R2、R2、R3和R3。器件304被配置成具有连接到DQ[8:23]的第零、第二、第四以及第六器件，以及连接到DQ[0:7]和DQ[24:31]的第一、第三、第五和第七器件。
该ODP展示了一种用于封装的已知方法，所述方法维持允许在多个列上不应用ODT的接近度假设。因为器件共享封装体，所以信号线到每个存储器器件的距离消除了针对“写”由除了目标或选定器件以外任何器件进行终结的需要。因此，只有目标器件或目标列需要提供关于“写”的终结。应理解的是，封装体312将是器件302的一部分，这将包括类似于封装体312的多个封装体。器件304的封装体314同样如此。因此，所展示的列将包括在器件的其他封装体中类似定位的器件。虽然封装体312和314可以消除终结需求，目前的处理技术针对高度为八的堆叠(如所示的那些)产生非常低的效益。低效益增加了成本并减少了对封装的采用。
图3B是安装在四管芯封装体中的存储器器件的实施例的框图，该系统在该四管芯封装体中提供选择性管芯上终结控制。类似于图3A中所展示的，存储器子系统可以由如所展示的xl6器件或x8器件制成，而不是使用具有64位宽的接口(或更高)或者甚至是32位宽的接口的单管芯。在一个实施例中，存储器架构使用具有四个器件或管芯的两个单独的封装体，每个封装体用于提供四列xl6存储器。器件306和器件308表示合并这类存储器架构的器件。器件306和308可以是存储器模块，或者可以是主机系统板本身。器件306和308展示了关于数据总线的‘T’拓扑，其中，信号线连接器从信号线连接器分支出来进入两个单独的封装体。与存储器列相关联的存储器控制器可以选择性地启用ODT以选择性地在‘T’的两个分支上提供终结从而使对“写”的反射最小化。因此，该系统可以在每次事务的基础上在除了(或除去)所选择或目标器件之外的器件中提供终结。在一个实施例中，系统不必在所有器件上提供终结，但可以选择器件的子集来对“写”应用ODT。
在一个实施例中，器件306包括封装体322和324，每个封装体都包括被组织为总共四个列中的两个列的四个器件。确切地，封装体322包括列R0和R1，并且封装体324包括列R2和R3。所展示的封装体322包括存储器器件，该存储器器件被组织为从最接近信号线的器件到最远离信号线的器件：R0、R1、R0和R1。封装体322被配置成具有连接到DQ[8:23]的较近的R0和R1器件以及连接到DQ[0:7]和DQ[24:31]的较远的R0和R1器件。所展示的封装体324包括存储器器件，该存储器器件被组织为从最接近信号线的器件到最远离信号线的器件：R3、R2、R3和R2。封装体322被配置成具有连接到DQ[8:23]的较近的R3和R2器件以及连接到DQ[0:7]和DQ[24:31]的较远的R3和R2器件。
在一个实施例中，器件308包括封装体326和328，每个封装体都包括被组织为总共四个列中的两个列的四个器件。确切地，封装体326包括列R0和R1，并且封装体328包括列R2和R3。所展示的封装体326包括存储器器件，该存储器器件被组织为从最接近信号线的器件到最远离信号线的器件：R0、R0、R1和R1。封装体326被配置成具有连接到DQ[8:23]的较近的R0和R1器件以及连接到DQ[0:7]和DQ[24:31]的较远的R0和R1器件。所展示的封装体328包括存储器器件，该存储器器件被组织为从最接近信号线的器件到最远离信号线的器件：R3、R3、R2和R2。封装体328被配置成具有连接到DQ[8:23]的较远的R3和R2器件以及连接到DQ[0:7]和DQ[24:31]的较近的R3和R2器件。
应理解的是，在器件306或308任一情况中，可以修改存储器器件的其它配置、列组织以及至信号线的连接。因此，示例是说明性而非限制性的。两个器件306和308采用四管芯封装(QDP)技术，该技术通常提供比ODP好得多的效益。虽然将八个存储器器件芯片拆分成两个单独的封装体防止完全关闭ODT，但是系统可以选择性地应用ODT。
考虑在器件306中选择性地应用ODT的示例。考虑用于对列R1进行写操作的写命令。在一个实施例中，R1因为它是目标列而将终止信号，并且将吸收进入封装体322的信号能量。在一个实施例中，该系统还可以触发列R3和/或列R2接合ODT来吸收封装体324中的信号能量从而通过减少反射来维持信号质量。被触发以应用ODT的不同器件可以保持ODT被接合持续存储器存取事务周期。
作为一个具体示例，考虑LPDDR4器件，该器件被定义为没有ODT引脚，因为JEDEC定义的拓扑设计上具有有限的引脚分配。根据本文描述的内容，在一个实施例中，对DRAM器件进行写操作以基于解码写命令来提供ODT终结。在一个实施例中，存储器子系统可以包括关于数据总线的‘T’拓扑。如果仅对‘T’的一个分支提供终结，则这样的结构将在频率规模上受到限制。然而，存储器控制器或与LPDDR4器件接口连接的可比较逻辑控制电路可以提供对ODT的选择性应用。在一个实施例中，存储器控制器基于解码写命令在任何给定的器件上选择性地触发ODT。在存储器存取命令或其他命令中提供这种解码可以选择性地应用ODT而无需使用额外的引脚。因此，该系统可以在一个或多个非目标列上选择性地应用ODT以进行写和/或读。
图4A是用于针对存储器存取控制管芯上终结的命令表的实施例表示。命令表400可以更具体地是用于在LPDDR4系统中使用的命令的实施例的示例。存储器控制器生成所列出的用于生成所需操作的命令。LPDDR4使用多周期命令。例如，写命令由WRITE-1的两个周期接着CAS-2的两个周期组成(参照表400)。在SoC或存储器控制器或等效物(统称为“存储器控制器”)在没有间隙的情况下连续地或顺序地发送每个周期。
在一个实施例中，存储器控制器将WRITE-1命令广播或多播至多个列。当发送写命令以确保期望的列接收该命令时，存储器控制器可以断言片选(CS)信号或其他使能信号。命令不必但可以发送至每个列或每个DRAM器件。在一个实施例中，存储器控制器将命令发送至每个封装体的至少一个列。在一个实施例中，接收WRITE-1命令的DRAM器件被配置成用于自动开启ODT。DRAM可以保持ODT被接合持续写事务的持续时间，该持续时间包括用于实现该操作的所有命令的所有周期。在一个实施例中，存储器控制器仅发送CAS-2至接收数据的列。因此，DRAM可以接收WRITE-1命令并接合ODT，但不接收随后的CAS-2命令。因此，DRAM将不执行命令，但仍可以被配置成用于维持ODT被接合。
类似的方法可以应用于读事务。例如，存储器控制器可以将READ-1命令广播或组播到两个或更多个列。存储器控制器可接着发送仅对目标列可寻址的CAS-2命令，使其他非目标列不接收CAS-2命令。存储器控制器可以选择目标列以及一个或多个其它列以针对读事务解除ODT。
因此，存储器控制器使目标列来执行命令或存储器存取操作(例如，读或写)，而一个或多个其它列通过更改存储器存取事务或操作的持续时间的ODT设置来选择性地应用ODT。在一个实施例中，存储器存取事务的持续时间也可以覆盖针对存储器存取类型(例如，读或写)的编程前同步码和后同步码的值。
在一个实施例中，存储器子系统默认所有列应用针对写操作的ODT。例如，当终结到Vss时，存储器子系统可以默认所有列都应用ODT。因此，如果总线处于三态或Vss，则将没有功率消耗。Rtt_park指连接于终端的高值电阻器，它可以消除除了目标列之外激活ODT的需要。目标列可以使用较低的电阻值(例如，Rtt_wr)。虽然这样的实现方式将不要求在非目标列处选择性地控制ODT，但是高值电阻可以降低信号完整性并增加功率消耗。在一个实施例中，存储器器件支持ODT的不同值。在一个实施例中，该系统可以在T的每个分支上选择一个列，并针对ODT使用更高的电阻值(如，将用于Rtt_park的值)。在一个实施例中，系统可以使用相同的Rtt_park值以在(多个)非目标列上进行读和写。然而，针对非目标列上的读命令，针对Rtt_park值设置ODT可能会导致非最佳的解决方案。因此，存储器控制器可发送READ-1广播命令以在(多个)非目标列上使存储器器件将Rtt_park更改Rtt_标称。在一个实施例中，存储器控制器可发送READ-1命令以根据需要在(多个)非目标列上选择性地启用ODT。
根据表400考虑LPDDR4中的写命令的具体示例。在LPDDR4中，该系统使用两个命令，每个命令使用两个周期来进行写或读操作。因此，写操作通过发送WRITE-1命令的两个周期依次接着CAS-2的两个周期而占据四个周期。在一个实施例中，当存储器器件看到写命令(WRITE-1)时(或当它接收到选择其的命令时)，该存储器器件启用ODT。存储器控制器可以通过在命令上触发CS信号(在WRITE-1的周期1上CS＝H)而在多个列上启用ODT。在一个实施例中，该器件将接合或启用ODT持续一个脉冲串长度，并且然后关闭ODT。
因此，该系统可以在共享C/A总线上发送WRITE-1并将CS同时发送到多个列。接收WRITE-1命令与CS的器件可以激活或接合ODT。系统然后将CAS-2发送到选定或目标列。如果一个列在WRITE-1命令上接收CS(在WRITE-1的第一个周期上CS＝H)，但不接收CAS-2 CS信号(在CAS-2的第一周期上CS＝L)，则存储器器件使ODT被激活，但不执行命令或操作。在一个实施例中，仅被选择使得在CAS-2命令的第二个周期上CS＝H的存储器器件执行存储器存取操作。因此，在一个实施例中，未被选择用于ODT的列接收针对WRITE-1的CS L-L以及针对CAS-2的CS L-L。被选择用于ODT但不是目标列的列接收针对WRITE-1的CS H-L，以及针对CAS-2的CS L-L。目标列接收针对WRITE-1的CS H-L，以及针对CAS-2的CS H-L。存储器控制器可以选择性地生成所有这些信号以选择性地触发所需的ODT。在一个实施例中，存储器控制器针对每个封装体中的至少一个列激活ODT。
应理解的是，该系统可以类似地选择性地针对读操作启用ODT。例如，存储器控制器可以针对READ-1和CAS-2命令选择性地启用CS信号来由某些列(例如，一个或多个非目标列)触发ODT启用，以及标识有待执行读命令的目标列。在一个实施例中，存储器器件最初不接合ODT。在一个实施例中，接收READ-1命令的存储器器件将基于CAS-2命令判定是否接合ODT。例如，在一个实施例中，存储器器件期望接收CAS-2命令以紧跟在READ-1命令后。因此，如果存储器器件接收其选择信号被设置为真的READ-1命令其次是其选择信号被设置为假的CAS-2命令，则存储器器件可以接合ODT。接收其选择信号被设置为真的READ-1命令其次是其选择信号被设置为假的CAS-2命令的存储器器件解除ODT或者使ODT解除并执行命令。在一个实施例中，利用写操作，接收其选择信号被设置为真的WRITE-1命令其次是其选择信号被设置为假的CAS-2命令的列将接合ODT并使之被接合而并不执行该命令。接收其选择信号被设置为真的WRITE-1命令其次是其选择信号被设置为假的CAS-2命令的列将接合ODT并执行该命令。因此，在一个实施例中，针对读操作，CAS-2命令的缺乏可以触发列接合ODT，而针对写操作，接收WRITE-1命令可以触发列接合ODT。存储器器件的注册(即，存储器器件所属的列接收在C/A总线发送的CS信号连同命令)或注册缺乏可用于确定存储器器件应该应用何种ODT状态。
图4B是用于针对存储器存取控制管芯上终结的模式表的实施例表示。模式寄存器(MR)410表示存储器器件本地的寄存器或存储区域，其可以被用来对所需的ODT值进行编程以在给定的列上进行写操作。在一个实施例中，模式寄存器可以指示用于针对每个器件的终结的电阻值。MR 410示出了基于OP[0:2]的设置的不同值。基于OP[2:0]的设置，ODT可以被禁用[000]、具有固有值[001]、或除以某倍数(针对[010]至[110]分别除以2、3、4、5、或6)。在一个实施例中，可以通过设置MR 410来选择各种不同的终结电阻值。
在一个实施例中，Rtt_park值可以是在240欧姆的邻域中，并且Rtt_标称值可以是在40欧姆(其可根据RZQ的固有值对应于不同的MR 410值)的邻域中。该Rtt_标称可以基于预期阻抗匹配被设置成用于针对信号提供良好的终结。Rtt_park的值可以被设置得足够低以抑制大部分噪声(并因此不被认为是高阻抗状态)，但将不会终结像Rtt_标称值一样。将Rtt_park设置得比Rtt_标称更高的好处在于更高的值将汲取更小的电流。应理解的是，基于接收的命令或者命令是否被接收可以将不同的列设置为不同的电阻值。
图5A是用于选择性地针对写操作应用管芯上终结的过程的实施例的流程图。存储器子系统可包括存储数据的多个存储器器件或DRAM，以及向存储器器件提供存储器存取命令的存储器控制器。存储器器件被组织为存储器列，具有一起响应于存储器存取命令的形成列的多个器件。在一个实施例中，这些列在多个不同的多器件封装体中分离开。过程510的操作发生在存储器子系统中。
在一个实施例中，存储器控制器接收来自主机系统处理器的请求，其包括对存储器进行写操纵的需求，512。在一个实施例中，存储器控制器将系统中的若干个存储器列之一标识为写命令的目标列，514。存储器控制器将基于数据是如何映射到存储器器件的存储器阵中的而标识目标存储器列。
在一个实施例中，存储器控制器基于被标识为目标列的列确定什么列应接合ODT，516。例如，存储器控制器可以按照指南或规则，以确保每个存储器器件封装体的至少一个列针对写操作接合ODT。在一个实施例中，存储器控制器还确定ODT的什么值应由每个列应用，518。在某些实现方式中，非目标存储器器件可通过应用ODT的与由目标列应用的值不同的值提供足够的终结。例如，在一个实施例中，作为目标列的一部分的存储器器件可以驱动Rtt_wr，并且如果它不是目标列的一部分则可以驱动Rtt_标称(电阻值的标称值)。
存储器控制器基于确定哪些列应接合ODT而触发多个列接合ODT，520。如上所述，存储器控制器可以通过使能信号或片选信号触发存储器器件接合ODT。在一个实施例中，存储器控制器可以下发单独的命令以使存储器器件接合ODT。当被选择用于接合ODT的所有列都有接合的ODT时，目标列将执行写命令，522。
图5B是用于选择性地针对写操作接合管芯上终结的过程的实施例的流程图。存储器子系统可包括存储数据的多个存储器器件或DRAM，以及向存储器器件提供存储器存取命令的存储器控制器。存储器器件被组织为存储器列，具有一起响应于存储器存取命令的形成列的多个器件。在一个实施例中，这些列在多个不同的多器件封装体中分离开。过程530的操作发生在存储器子系统中。
在一个实施例中，作为存储器子系统中的多个列之一中的多个存储器器件之一的存储器器件从存储器控制器接收写命令，532。以上许多讨论是指执行操作的“存储器列”。这种表达将简单地被理解为指以下事实：列内的每个存储器器件执行操作以响应该命令。如上述讨论的，在一个实施例中，当存储器控制器选择器件用于接收该命令时，存储器器件接收存储器存取命令。在一个实施例中，存储器器件基于解码什么类型的命令被接收响应于接收命令而对ODT设置执行更改。
因此，存储器器件对传入的存储器存取命令进行解码并确定它是写命令以及它被选择用于接收命令。响应于该解码，存储器器件可以确定接合哪些ODT值，534。在一个实施例中，存储器器件访问针对存储器器件的模式寄存器(MR)，以确定在MR设置中选择哪些ODT值。在一个实施例中，根据所指示的ODT值，存储器器件响应接收写命令接合ODT，536。在一个实施例中，作为目标列的一部分的存储器器件可以驱动Rtt_wr，并且如果它不是目标列的一部分则可以驱动Rtt_标称。因此，并非应用ODT的所有列都将驱动相同量的电阻值。
在一个实施例中，存储器器件确定它是否为针对写命令的目标列的一部分，538。在一个实施例中，存储器器件基于它是否在后续的存储器存取命令中(例如，在上述的CAS-2命令中)被选择而作出确定。在一个实施例中，存储器器件可从指示目标列的存储器控制器接收另一命令。如果存储器器件是目标列的一部分(540的“是”分支)，则存储器器件维持ODT被接合并执行该命令，542。如果存储器器件不是目标列的一部分(540的“否”分支)，则存储器器件维持ODT被接合，但不执行该命令，544。
图5C是用于选择性地针对读操作应用管芯上终结的过程的实施例的流程图。存储器子系统可包括存储数据的多个存储器器件或DRAM，以及向存储器器件提供存储器存取命令的存储器控制器。存储器器件被组织为存储器列，具有一起响应于存储器存取命令的形成列的多个器件。在一个实施例中，这些列在多个不同的多器件封装体中分离开。过程550的操作发生在存储器子系统中。
在一个实施例中，存储器控制器接收来自主机系统处理器的请求，其包括对存储器进行读操纵的需求，552。在一个实施例中，存储器控制器将系统中的若干个存储器列之一标识为读命令的目标列，554。存储器控制器将基于数据是如何映射到存储器器件的存储器阵中的而标识目标存储器列。在一个实施例中，存储器控制器基于被标识为目标列的列确定什么列应接合ODT和/或更改ODT设置，556。在一个实施例中，存储器控制器还确定将应用ODT的每个列应该应用ODT的什么值。
在一个实施例中，基于所作出的确定，存储器控制器触发一个或多个非驱动或非目标列接合和/或更改ODT，558。因此，当目标列将数据发送到存储器控制器时，存储器控制器可以选择一个或多个列用于接合终结以降低反射。如上所述，存储器控制器可以通过使用使能信号或片选信号选择性地触发特定存储器器件以接合ODT或更改ODT设置。在一个实施例中，存储器控制器可以下发单独的命令以使存储器器件接合ODT。当被选择用于接合ODT的任一列都有接合的ODT时，目标列将执行读命令，560。
图5D是用于选择性地针对读操作接合管芯上终结的过程的实施例的流程图。存储器子系统可包括存储数据的多个存储器器件或DRAM，以及向存储器器件提供存储器存取命令的存储器控制器。存储器器件被组织为存储器列，具有一起响应于存储器存取命令的形成列的多个器件。在一个实施例中，这些列在多个不同的多器件封装体中分离开。过程570的操作发生在存储器子系统中。
在一个实施例中，作为存储器子系统中的多个列之一中的多个存储器器件之一的存储器器件从存储器控制器接收读命令，572。如上述讨论的，在一个实施例中，当存储器控制器选择器件用于接收该命令时，存储器器件接收存储器存取命令。在一个实施例中，存储器器件对传入的存储器存取命令进行解码并确定它是读命令以及它被选择用于接收命令。响应于接收读命令和解码该命令，存储器器件可以应用默认的ODT设置，574。在一个实施例中，默认设置用于针对读事务禁用ODT。在一个实施例中，存储器器件当接收读命令时使ODT解除，并且如果它在读命令随后直接接收的CAS-2命令中未被注册或选择则接合ODT。
在一个实施例中，存储器器件确定它是否为针对读命令的目标列的一部分，576。在一个实施例中，存储器器件基于它是否在后续的存储器存取命令中(例如，在上述的CAS-2命令中)被选择而作出确定。在一个实施例中，存储器器件可从指示目标列的存储器控制器接收另一命令。如果存储器器件是目标列的一部分(578的“是”分支)，则存储器器件禁用ODT(580)并维持ODT解除并执行该读命令(582)。如果存储器器件不是目标列的一部分(578的“否”分支)，则存储器器件判定是否接合ODT或更改ODT设置，584。在一个实施例中，在存储器子系统中的其它列将不被选择，并因此不接收读命令。这样的列将维持默认的ODT设置，如禁用。在一个实施例中，被选择用来接收读命令但不是目标列的列将接合ODT或者如果默认值是某电阻值则增加ODT值，584。非目标列维持ODT针对读事务而被接合但并不执行读命令，586。
图6是可以在其中实现管芯上终结控制的计算系统的实施例的框图。系统600表示根据本文描述的任何实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或交换设备或其它电子设备。系统600包括处理器620，该处理器提供针对系统600的处理、操作管理以及指令执行。处理器620可包括任何类型的微处理器、中央处理单元(CPU)、处理核心或其它处理硬件来为系统600提供处理。处理器620控制系统600的总体操作，并且可以是或包括：一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)等，或这些设备的组合。
存储器子系统630表示系统600的主存储器，并提供有待由处理器620执行的代码或有待用于执行线程的数据值的临时存储。存储器子系统630可包括一个或多个存储器器件，如只读存储器(ROM)、闪存存储器、随机存取存储器(RAM)的一个或多个变体、或其它存储器器件、或这些器件的组合。除其他项外，存储器子系统630存储并主管操作系统(OS)636，以提供用于在系统600中执行指令的软件平台。此外，其他的指令638被存储在存储器子系统630中并从存储器子系统中被执行以提供系统600的逻辑和处理。OS 636与指令638由处理器620执行。存储器子系统630包括其中存储有数据、指令、程序或其它项的存储器器件632。在一个实施例中，存储器子系统包括存储器控制器634，它是用于生成命令并将其下发至存储器器件632的存储器控制器。应当理解，存储器控制器634可以是处理器620的物理部分。
处理器620和存储器子系统630耦合到总线/总线系统610。总线610是一个抽象概念，表示由适当的桥、适配器和/或控制器连接的任何一根或多根单独的物理总线、通信线路/接口和/或点对点连接。因此，总线610可以包括，例如，一根或多根系统总线、外围部件互连(PCI)总线、超传输或工业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)或电气和电子工程师协会(IEEE)标准1394总线的研究所(通常被称为“火线”)。总线610的总线还可以对应于网络接口650中的接口。
系统600还包括一个或多个输入/输出(I/O)接口640、网络接口650、一个或多个内部大容量存储设备660以及耦合到总线610的外设接口670。I/O接口640可以包括通过其用户与系统600(例如，视频、音频和/或字母数字接口)相互作用的一个或多个接口部件。网络接口650为系统600提供用于在一个或多个网络上与远程设备(例如，服务器、其它计算设备)进行通信的能力。网络接口650可以包括以太网适配器、无线互连部件、USB(通用串行总线)或其他基于有线或无线标准的或专有的接口。
存储设备660可以是或者包括用于以非易失性方式存储大量数据的任何常规介质，如一个或多个磁的、固态的或基于光学的盘，或组合。存储设备660将代码或指令和数据662保持在持久状态中(即，尽管系统600断电，值仍被保留)。存储设备660通常可被认为是“存储器”，尽管存储器630正执行或操作存储器为处理器620提供指令。虽然存储设备660是非易失性的，但是存储器630可以包括易失性存储器(即，如果系统600断电，则数据的值或状态不确定)。
外围接口670可以包括以上未具体提及的任何硬件接口。外围设备通常指依赖性连接到系统600的设备。从属连接是在其中系统600提供在其上执行操作的软件和/或硬件平台并且用户与其进行交互的连接。
在一个实施例中，存储器子系统630是多列存储器。在一个实施例中，系统600包括ODT控制680，它使系统能够在不同的列处选择性地控制ODT激活。因此，该系统可以选择性地使目标和非目标列更改ODT设置以进行存储器存取操作。更确切地，在一个实施例中，存储器控制器634可以选择性地触发存储器器件来激活ODT以关于写操作维持信号质量，即使在多个列在多个封装体中分离的系统中。关于写操作，系统可以使多个列接合ODT。在一个实施例中，关于读操作，存储器控制器634可以选择性地触发存储器器件接合ODT。关于读操作，系统可以选择一个或多个非目标列应用ODT。在一个实施例中，ODT控制还可以选择性地确定针对ODT应用电阻器的什么值。
图7是可以在其中实现管芯上终结控制的移动设备的实施例的框图。设备700代表移动计算设备，如计算平板机、移动电话或智能电话、支持无线的电子阅读器、可穿戴计算设备或其他移动设备。应理解的是，总体上示出了某些部件，在设备700中没有示出这个设备的全部部件。
设备700包括处理器710，该处理器执行设备700的主处理操作。处理器710可以包括一或多个物理器件，如微处理器、应用处理器、微控制器、可编程逻辑器件、或其他处理装置。由处理器710执行的处理操作包括于其上执行应用和/或器件功能的操作平台或操作系统的执行。处理操作包括与人类用户的或与其他设备的与I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将设备700连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中，设备700包括音频子系统720，其代表与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或耳机输出以及麦克风输入。用于这种功能的设备可以被集成到设备700中或连接到设备700。在一个实施例中，用户通过提供由处理器710接收并处理的音频命令来与设备700进行交互。
显示子系统730代表为用户提供视觉和/或触感显示以便与计算设备进行交互的硬件(例如，显示设备)和软件(例如，驱动器)部件。显示子系统730包括显示界面732，该显示界面包括用于提供为用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示界面732包括与处理器710分离的逻辑，用于执行与显示有关的至少一些处理。在一个实施例中，显示子系统730包括向用户提供输出和输入的触摸屏设备。在一个实施例中，显示子系统730包括向用户提供输出的高清晰度(HD)显示器。高清晰度可以指具有大约100 PPI(每英寸像素)或更大的像素密度的显示，并且可以包括如全HD(例如，1080p)、视网膜显示、4K(超高清晰度或UHD)或其他的格式。
I/O控制器740表示与用户的交互相关的硬件设备和软件部件。I/O控制器740可以操作用于管理作为音频子系统720和/或显示子系统730一部分的硬件。此外，I/O控制器740展示连接至设备700的附加设备的连接点，通过所述连接点用户可以与该系统进行交互。例如，可以附接到设备700的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或键板设备、或者如读卡器或其他设备的用于特定应用的其他I/O设备。
如上所述，I/O控制器740可以与音频子系统720和/或显示子系统730进行交互。例如，通过麦克风或其它音频设备的输入可为设备700的一个或多个应用或功能提供输入或命令。此外，替代或除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统包括触摸屏，则该显示装置还充当输入设备，其可以通过I/O控制器740至少部分地进行管理。在设备700上还可以有额外的按钮或开关用于提供由I/O控制器740管理的I/O功能。
在一个实施例中，I/O控制器740管理设备，如加速度度计、照相机、光传感器或其它环境传感器、陀螺仪、全球定位系统(GPS)或可以被包括在设备700中的其它硬件。输入可为直接用户交互的一部分，以及向系统提供环境输入以影响其操作(如，过滤噪声、调整用于亮度检测的显示、将闪存应用于照相机或者其他特征)。在一个实施例中，设备700包括电源管理750，该电源管理对电池电量使用、电池充电以及与节电操作有关的特征进行管理。
存储器子系统760包括用于将信息存储在设备700中的(多个)存储器器件762。存储器子系统760可以包括非易失性(即使存储器器件断电也不改变状态)和/或易失性(如果存储器器件断电则状态不定)存储器器件。存储器760可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与系统700的应用和功能的执行有关的系统数据(长期的或者临时的)。在一个实施例中，存储器子系统760包括存储器控制器764(其也可以被认为是系统700的控制的一部分，并有可能被认为是处理器710的一部分)。存储器控制器764包括调度器，用于生成并下发命令至存储器器件762。
连接性装置770包括硬件设备(例如，无线和/或有线连接器以及通信硬件)和软件部件(例如，驱动器、协议栈)，以使设备700与外部设备进行通信。外部设备可以是单独的设备(如其他计算设备、无线接入点或基站)以及外围设备(如耳机、打印机或其它设备)。
连接性装置770可以包括多种不同类型的连接。出于概括，以蜂窝连接772和无线连接774展示了设备700。蜂窝连接772总体上指的是由无线载波提供的蜂窝网络连接，如，经由GSM(全球移动通信系统)或其变体或衍生体、CDMA(码分多址)或其变体或衍生体、TDM(时分复用)或其变体或衍生体、LTE(长期演进，也被称为“4G”)或其变体或衍生体或者其他蜂窝服务标准提供的。无线连接774指非蜂窝的无线连接，并且可以包括个人局域网(如，蓝牙)、局域网(例如，Wi-Fi)和/或广域网(例如，WiMAX)，或者其他无线通信。无线通信是指通过非固态介质通过使用经调制的电磁辐射的数据传送。有线通信是通过固态通信介质发生的。
外围连接780包括用于进行外周连接的硬件接口和连接器，以及软件部件(例如，驱动器、协议栈)。应理解的是，设备700可以是到其他计算设备的外围设备(782的“到”)，也可以具有连接到其的外围设备(784的“来自”)。设备700通常具有用于连接到其他计算设备的“对接”连接器，以用于如管理(例如，下载和/或上载、更改、同步)设备700上的内容。此外，对接连接器可以允许设备700连接到特定外围设备，该特定外围设备允许设备700控制例如到视听或其他系统的内容输出。
除了专用的对接连接器或其他专用连接硬件以外，设备700可以经由基于公共或标准的连接器进行外围连接780。公共类型可以包括通用串行总线(USB)连接器(其可以包括任意数量的不同硬件接口)、包括小型显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线或其他类型。
在一个实施例中，存储器子系统760是多列存储器。在一个实施例中，系统700包括ODT控制766，它使系统能够在不同的列处选择性地控制ODT激活。因此，该系统可以选择性地使目标和非目标列更改ODT设置以进行存储器存取操作。更确切地，在一个实施例中，存储器控制器764可以选择性地触发存储器器件来激活ODT以关于写操作维持信号质量，即使在多个列在多个封装体中分离的系统中。关于写操作，系统可以使多个列接合ODT。在一个实施例中，关于读操作，存储器控制器764可以选择性地触发存储器器件接合ODT。关于读操作，系统可以选择一个或多个非目标列应用ODT。在一个实施例中，ODT控制还可以选择性地确定针对ODT应用电阻器的什么值。
一方面，一种用于选择性地应用管芯上终结的方法，包括：同时将存储器存取命令发送至对应于存储器存取操作的存储器器件的若干个列，所述存储器存取命令指向用于执行所述命令的目标列；触发所述若干个列中的一个或多个非目标列以针对所述存储器存取操作的持续时间更改管芯上终结(ODT)设置；以及选择所述目标列来执行所述存储器存取操作。
在一个实施例中，所述存储器存取命令包括发送读命令，并且其中，触发所述一个或多个非目标列以更改所述ODT设置包括触发所述非目标列以接合ODT。在一个实施例中，发送所述存储器存取命令包括发送写命令，并且其中，触发所述一个或多个非目标列以更改所述ODT设置包括触发所述目标列和至少一个非目标列以接合ODT。在一个实施例中，发送所述存储器存取命令包括从存储器控制器发送所述存储器存取命令。在一个实施例中，发送所述存储器存取命令包括发送用于生成所述存储器存取操作的多个顺序命令。在一个实施例中，所述触发还包括发送指示所述存储器存取操作的第一命令以及具有针对所述存储器存取操作的纵列(column)地址选择的第二命令，其中，所述第一和第二命令的序列指示对所述列的ODT设置。在一个实施例中，所述存储器存取命令包括读命令，并且进一步其中，在不选择所述一个或多个非目标列的情况下发送所述第二命令触发所述一个或多个非目标列以针对所述读操作接合ODT。在一个实施例中，所述存储器存取命令包括写命令，并且进一步其中，发送所述第一命令触发所述一个或多个非目标列以针对所述写操作接合ODT。在一个实施例中，触发所述多个列以更改所述ODT设置包括触发所述一个或多个非目标列来将所述ODT设置更改为多个管芯上终结电阻值之一。在一个实施例中，选择所述目标列包括利用使能信号来选择所述目标列，并且不利用所述使能信号来选择所述非目标列。在一个实施例中，利用所述使能信号来选择所述目标列包括利用片选信号来选择所述目标列。
一方面，一种用于选择性地应用管芯上终结的存储器控制器设备，所述存储器控制器设备包括：硬件连接器，所述硬件连接器用于耦合至具有被组织成多个列的多个存储器器件的多器件封装体；以及逻辑，所述逻辑用于同时将存储器存取命令发送至对应于存储器存取操作的多个存储器器件的多个列，所述存储器存取命令指向用于执行所述命令的目标列；触发一个或多个非目标列以针对所述存储器存取操作的持续时间更改管芯上终结(ODT)设置；以及利用在所述更改的ODT设置上的ODT来选择用于执行所述存储器存取命令的所述目标列。
在一个实施例中，所述存储器控制器设备是主处理器子系统的一部分。在一个实施例中，所述逻辑用于发送读命令并触发一个或多个非目标列接合ODT。在一个实施例中，所述逻辑用于发送写命令并触发所述目标列和一个或多个非目标列接合ODT。在一个实施例中，所述逻辑用于发送多个顺序命令来生成所述存储器存取操作。在一个实施例中，还包括：所述逻辑用于发送指示所述存储器存取操作的第一命令以及直接在所述第一命令之后的具有针对所述存储器存取命令的纵列地址选择的第二命令，其中，所述第一和第二命令的序列用于触发所述一个或多个非目标列接合ODT。在一个实施例中，所述逻辑用于利用所述第二命令来选择所述目标列，并且不利用所述第二命令来选择所述一个或多个非目标列。在一个实施例中，所述存储器存取命令包括读命令，并且进一步其中，所述逻辑用于在不选择所述一个或多个非目标列的情况下发送所述第二命令触发所述一个或多个非目标列以针对所述读操作接合ODT。在一个实施例中，所述存储器存取命令包括写命令，并且进一步其中，所述逻辑用于发送所述第一命令触发所述一个或多个非目标列以针对所述写操作接合ODT。在一个实施例中，所述逻辑用于触发所述一个或多个非目标列来将所述ODT设置更改为多个管芯上终结电阻值之一。在一个实施例中，所述逻辑用于利用使能信号来选择所述目标列，并且不利用所述使能信号来选择所述非目标列。在一个实施例中，所述逻辑用于利用片选信号来选择所述目标列，并且不利用所述片选信号来选择所述一个或多个非目标列。
一方面，一种具有存储器控制器用于选择性地应用管芯上终结的电子设备，所述电子设备包括：多器件封装体，所述多器件封装体具有被组织成多个列的多个存储器器件；以及存储器控制器，所述存储器控制器包括硬件连接器和逻辑，所述硬件连接器耦合至所述多器件封装体，并且所述逻辑用于：同时将存储器存取命令发送至对应于存储器存取操作的存储器器件的多个列，所述存储器存取命令指向用于执行所述命令的目标列；触发一个或多个非目标列以针对所述存储器存取操作的持续时间更改管芯上终结(ODT)设置；以及利用在所述更改的ODT设置上的ODT来选择用于执行所述存储器存取命令的所述目标列；以及触摸屏显示器，所述触摸屏显示器耦合以基于从所述存储器器件访问的数据生成显示。
在一个实施例中，所述存储器控制器设备是主处理器子系统的一部分。在一个实施例中，所述逻辑用于发送读命令并触发一个或多个非目标列接合ODT。在一个实施例中，所述逻辑用于发送写命令并触发所述目标列和一个或多个非目标列接合ODT。在一个实施例中，所述逻辑用于发送多个顺序命令来生成所述存储器存取操作。在一个实施例中，还包括：所述逻辑用于发送指示所述存储器存取操作的第一命令以及直接在所述第一命令之后的具有针对所述存储器存取命令的纵列地址选择的第二命令，其中，所述第一和第二命令的序列用于触发所述一个或多个非目标列接合ODT。在一个实施例中，所述逻辑用于利用所述第二命令来选择所述目标列，并且不利用所述第二命令来选择所述一个或多个非目标列。在一个实施例中，所述存储器存取命令包括读命令，并且进一步其中，所述逻辑用于在不选择所述一个或多个非目标列的情况下发送所述第二命令触发所述一个或多个非目标列以针对所述读操作接合ODT。在一个实施例中，所述存储器存取命令包括写命令，并且进一步其中，所述逻辑用于发送所述第一命令触发所述一个或多个非目标列以针对所述写操作接合ODT。在一个实施例中，所述逻辑用于触发所述一个或多个非目标列来将所述ODT设置更改为多个管芯上终结电阻值之一。在一个实施例中，所述逻辑用于利用使能信号来选择所述目标列，并且不利用所述使能信号来选择所述非目标列。在一个实施例中，所述逻辑用于利用片选信号来选择所述目标列，并且不利用所述片选信号来选择所述一个或多个非目标列。
一方面，一种包括计算机可读存储介质的制品，所述计算机可读存储介质具有存储于其上的内容，所述内容当被执行时进行用于选择性地应用管芯上终结的操作，包括：同时将存储器存取命令发送至对应于存储器存取操作的存储器器件的若干个列，所述存储器存取命令指向用于执行所述命令的目标列；触发所述若干个列中的一个或多个非目标列以针对所述存储器存取操作的持续时间更改管芯上终结(ODT)设置；以及选择所述目标列来执行所述存储器存取操作。
在一个实施例中，用于发送所述存储器存取命令的内容包括用于发送读命令的内容，并且其中，用于触发所述一个或多个非目标列以更改所述ODT设置的内容包括用于触发所述非目标列以接合ODT的内容。在一个实施例中，用于发送所述存储器存取命令的内容包括用于发送写命令的内容，并且其中，用于触发所述一个或多个非目标列以更改所述ODT设置的内容包括用于触发所述目标列和至少一个非目标列以接合ODT的内容。在一个实施例中，用于发送所述存储器存取命令的内容包括用于从存储器控制器发送所述存储器存取命令的内容。在一个实施例中，用于发送所述存储器存取命令的内容包括用于发送用于生成所述存储器存取操作的多个顺序命令的内容。在一个实施例中，用于触发的内容还包括用于发送指示所述存储器存取操作的第一命令以及具有针对所述存储器存取操作的纵列地址选择的第二命令的内容，其中，所述第一和第二命令的序列指示对所述列的ODT设置。在一个实施例中，所述存储器存取命令包括读命令，并且进一步其中，用于在不选择所述一个或多个非目标列的情况下发送所述第二命令的内容触发所述一个或多个非目标列以针对所述读操作接合ODT。在一个实施例中，所述存储器存取命令包括写命令，并且进一步其中，用于发送所述第一命令的内容触发所述一个或多个非目标列以针对所述写操作接合ODT。在一个实施例中，用于触发所述多个列以更改所述ODT设置的内容包括用于触发所述一个或多个非目标列来将所述ODT设置更改为多个管芯上终结电阻值之一的内容。在一个实施例中，用于选择所述目标列的内容包括用于利用使能信号来选择所述目标列，并且不利用所述使能信号来选择所述非目标列的内容。在一个实施例中，用于利用所述使能信号来选择所述目标列的内容包括用于利用片选信号来选择所述目标列的内容。
一方面，一种用于选择性地应用管芯上终结的设备，所述设备包括：用于同时将存储器存取命令发送至对应于存储器存取操作的存储器器件的若干个列的装置，所述存储器存取命令指向用于执行所述命令的目标列；用于触发所述若干个列中的一个或多个非目标列以针对所述存储器存取操作的持续时间更改管芯上终结(ODT)设置的装置；以及用于选择所述目标列来执行所述存储器存取操作的装置。
在一个实施例中，用于发送所述存储器存取命令的装置包括用于发送读命令的装置，并且其中，用于触发所述一个或多个非目标列以更改所述ODT设置的装置包括用于触发所述非目标列以接合ODT的装置。在一个实施例中，用于发送所述存储器存取命令的装置包括用于发送写命令的装置，并且其中，用于触发所述一个或多个非目标列以更改所述ODT设置的装置包括用于触发所述目标列和至少一个非目标列以接合ODT的装置。在一个实施例中，用于发送所述存储器存取命令的装置包括用于从存储器控制器发送所述存储器存取命令的装置。在一个实施例中，用于发送所述存储器存取命令的装置包括用于发送用于生成所述存储器存取操作的多个顺序命令的装置。在一个实施例中，用于触发的装置还包括用于发送指示所述存储器存取操作的第一命令以及具有针对所述存储器存取操作的纵列地址选择的第二命令的装置，其中，所述第一和第二命令的序列指示对所述列的ODT设置。在一个实施例中，所述存储器存取命令包括读命令，并且进一步其中，用于在不选择所述一个或多个非目标列的情况下发送所述第二命令的装置触发所述一个或多个非目标列以针对所述读操作接合ODT。在一个实施例中，所述存储器存取命令包括写命令，并且进一步其中，用于发送所述第一命令的装置触发所述一个或多个非目标列以针对所述写操作接合ODT。在一个实施例中，用于触发所述多个列以更改所述ODT设置的装置包括用于触发所述一个或多个非目标列来将所述ODT设置更改为多个管芯上终结电阻值之一的装置。在一个实施例中，用于选择所述目标列的装置包括用于利用使能信号来选择所述目标列，并且不利用所述使能信号来选择所述非目标列的装置。在一个实施例中，用于利用所述使能信号来选择所述目标列的装置包括用于利用片选信号来选择所述目标列的装置。
一方面，一种用于选择性地应用管芯上终结的方法，包括：在存储器列处接收存储器存取命令，其中，所述存储器列是存储器子系统中的若干个列之一；响应于接收到所述存储器存取命令，针对所述存储器列接合管芯上终结(ODT)；以及判定所述存储器列是否是针对所述存储器存取命令的目标列，以及如果所述存储器列是所述目标列，则执行所述存储器存取命令；否则，保持ODT接合而不执行所述存储器存取命令。
在一个实施例中，发送所述存储器存取命令包括发送读命令。在一个实施例中，发送所述存储器存取命令包括发送写命令。在一个实施例中，接收所述存储器存取命令包括从包括主处理器的片上系统接收所述存储器存取命令。在一个实施例中，接收所述存储器存取命令包括接收指示存储器存取操作的多个顺序命令。在一个实施例中，还包括接收指示所述存储器存取操作的第一命令。在一个实施例中，还包括接收指示针对所述存储器存取操作的纵列地址选择的第二命令，其中，判定所述存储器列是否为所述目标列包括：判定所述存储器列是否在所述第二命令中被选择。在一个实施例中，接合ODT包括：接合多个管芯上终结电阻值之一。在一个实施例中，接合ODT包括：如果所述存储器列是所述目标列，则接合管芯上终结电阻的较低值，并且如果所述存储器列不是所述目标列，则接合管芯上终结电阻的较高值。在一个实施例中，判定所述存储器列是否是所述目标列包括：读取所述存储器存取命令的使能信号。在一个实施例中，读取所述使能信号包括：读取片选信号。
一方面，一种用于选择性地应用管芯上终结的存储器器件，所述存储器器件包括：硬件连接器，所述硬件连接器用于耦合至具有被组织成多个列的多个存储器器件的多器件封装体中的其他存储器器件；以及逻辑，所述逻辑用于：接收存储器存取命令；响应于接收到所述存储器存取命令，针对所述存储器列接合管芯上终结(ODT)；以及判定所述存储器列是否是针对所述存储器存取命令的目标列，并且如果所述存储器列是所述目标列，则所述逻辑用于执行所述存储器存取命令；否则，用于保持ODT接合而不执行所述存储器存取命令。
在一个实施例中，所述逻辑用于发送读存储器存取命令。在一个实施例中，所述逻辑用于发送写存储器存取命令。在一个实施例中，所述逻辑用于从包括主处理器的片上系统接收所述存储器存取命令。在一个实施例中，所述逻辑用于接收指示存储器存取操作的多个顺序命令。在一个实施例中，还包括：所述逻辑用于接收指示所述存储器存取操作的第一命令。在一个实施例中，还包括：所述逻辑用于接收指示针对所述存储器存取操作的纵列地址选择的第二命令，其中，所述逻辑用于判定所述存储器列是否在所述第二命令中被选择。在一个实施例中，所述逻辑用于接合多个管芯上终结电阻值之一。在一个实施例中，所述逻辑用于：如果所述存储器列是所述目标列，则接合管芯上终结电阻的较低值，并且如果所述存储器列不是所述目标列，则接合管芯上终结电阻的较高值。在一个实施例中，所述逻辑用于读取所述存储器存取命令的使能信号。在一个实施例中，所述逻辑用于读取片选信号。
一方面，一种具有存储器器件用于选择性地应用管芯上终结的电子设备，所述电子设备包括：用于存储数据的存储器子系统，所述存储器子系统包括存储器控制器；以及多器件封装体，所述多器件封装体具有被组织成多个列的多个存储器器件，包括存储器器件，所述存储器器件包括：硬件连接器，所述硬件连接器用于耦合至具有被组织成多个列的多个存储器器件的多器件封装体中的其他存储器器件；以及逻辑，所述逻辑用于：接收存储器存取命令；响应于接收到所述存储器存取命令，针对所述存储器列接合管芯上终结(ODT)；以及判定所述存储器列是否是针对所述存储器存取命令的目标列，并且如果所述存储器列是所述目标列，则所述逻辑用于执行所述存储器存取命令；否则，用于保持ODT接合而不执行所述存储器存取命令；以及触摸屏显示器，所述触摸屏显示器耦合以基于从所述存储器器件访问的数据来生成显示。
在一个实施例中，所述逻辑用于发送读存储器存取命令。在一个实施例中，所述逻辑用于发送写存储器存取命令。在一个实施例中，所述逻辑用于从包括主处理器的片上系统接收所述存储器存取命令。在一个实施例中，所述逻辑用于接收指示存储器存取操作的多个顺序命令。在一个实施例中，还包括：所述逻辑用于接收指示所述存储器存取操作的第一命令。在一个实施例中，还包括：所述逻辑用于接收指示针对所述存储器存取操作的纵列地址选择的第二命令，其中，所述逻辑用于判定所述存储器列是否在所述第二命令中被选择。在一个实施例中，所述逻辑用于接合多个管芯上终结电阻值之一。在一个实施例中，所述逻辑用于：如果所述存储器列是所述目标列，则接合管芯上终结电阻的较低值，并且如果所述存储器列不是所述目标列，则接合管芯上终结电阻的较高值。在一个实施例中，所述逻辑用于读取所述存储器存取命令的使能信号。在一个实施例中，所述逻辑用于读取片选信号。
一方面，一种包括计算机可读存储介质的制品，所述计算机可读存储介质具有存储于其上的内容，所述内容当被执行时进行用于选择性地应用管芯上终结的操作，包括：在存储器列处接收存储器存取命令，其中，所述存储器列是存储器子系统中的若干个列之一；响应于接收到所述存储器存取命令，针对所述存储器列接合管芯上终结(ODT)；以及判定所述存储器列是否是针对所述存储器存取命令的目标列，并且如果所述存储器列是所述目标列，则执行所述存储器存取命令；否则，保持ODT接合而不执行所述存储器存取命令。
在一个实施例中，用于发送所述存储器存取命令的内容包括用于发送读命令的内容。在一个实施例中，用于发送所述存储器存取命令的内容包括用于发送写命令的内容。在一个实施例中，用于接收所述存储器存取命令的内容包括用于从包括主处理器的片上系统接收所述存储器存取命令的内容。在一个实施例中，用于接收所述存储器存取命令的内容包括用于接收指示存储器存取操作的多个顺序命令的内容。在一个实施例中，还包括用于接收指示所述存储器存取操作的第一命令的内容。在一个实施例中，还包括用于接收指示针对所述存储器存取操作的纵列地址选择的第二命令的内容，其中，用于判定所述存储器列是否为所述目标列的内容包括用于判定所述存储器列是否在所述第二命令中被选择的内容。在一个实施例中，其中，用于接合ODT的内容包括用于接合多个管芯上终结电阻值之一的内容。在一个实施例中，其中，用于接合ODT的内容包括：用于如果所述存储器列是所述目标列则接合管芯上终结电阻的较低值的内容，以及用于如果所述存储器列不是所述目标列则接合管芯上终结电阻的较高值的内容。在一个实施例中，用于判定所述存储器列是否是所述目标列的内容包括用于读取所述存储器存取命令的使能信号的内容。在一个实施例中，用于读取所述使能信号的内容包括用于读取片选信号的内容。
一方面，一种用于选择性地应用管芯上终结的设备，所述设备包括：用于在存储器列处接收存储器存取命令的装置，其中，所述存储器列是存储器子系统中的若干个列之一；用于响应于接收到所述存储器存取命令而针对所述存储器列接合管芯上终结(ODT)的装置；以及用于判定所述存储器列是否是针对所述存储器存取命令的目标列的装置，以及如果所述存储器列是所述目标列则用于执行所述存储器存取命令的装置；否则，用于保持ODT接合而不执行所述存储器存取命令的装置。
在一个实施例中，用于发送所述存储器存取命令的装置包括用于发送读命令的装置。在一个实施例中，用于发送所述存储器存取命令的装置包括用于发送写命令的装置。在一个实施例中，用于接收所述存储器存取命令的装置包括用于从包括主处理器的片上系统接收所述存储器存取命令的装置。在一个实施例中，用于接收所述存储器存取命令的装置包括用于接收指示存储器存取操作的多个顺序命令的装置。在一个实施例中，还包括用于接收指示所述存储器存取操作的第一命令的装置。在一个实施例中，还包括用于接收指示针对所述存储器存取操作的纵列地址选择的第二命令的装置，其中，用于判定所述存储器列是否为所述目标列的装置包括用于判定所述存储器列是否在所述第二命令中被选择的装置。在一个实施例中，用于接合ODT的装置包括用于接合多个管芯上终结电阻值之一的装置。在一个实施例中，用于接合ODT的装置包括：用于如果所述存储器列是所述目标列则接合管芯上终结电阻的较低值的装置，以及用于如果所述存储器列不是所述目标列则接合管芯上终结电阻的较高值的装置。在一个实施例中，用于判定所述存储器列是否是所述目标列的装置包括用于读取所述存储器存取命令的使能信号的装置。在一个实施例中，用于读取所述使能信号的装置包括用于读取片选信号的装置。
如本文所示的流程图提供了各种处理动作的序列的示例。流程图可以指示有待由软件或固件线程执行的操作，以及物理操作。在一个实施例中，流程图可以展示有限状态机(FSM)的状态，其可以在硬件和/或软件中被实现。尽管是以特定序列或顺序示出的，但除非另外地指定，否则动作的顺序是可以修改的。因此，所展示的实施例应被理解为只是示例，并且该过程可以用不同的顺序执行，并且一些动作可以并行地执行。另外，在各实施例中可以省略一个或多个动作；因此，并非在每个实施例中都需要所有动作。其它过程流也是可能的。
在本文所描述的各操作或功能程度上，它们可以被描述或定义为软件代码、指令、配置和/或数据。内容可以是直接可执行的(“对象”或“可执行文件”形式)、源代码或差编码(“三角形”或“补丁”代码)。本文中所描述的实施例的软件内容可以经由一种其上存储有内容的制品或经由一种操作通信接口经由通信接口发送数据的方法被提供。一种机器可读存储介质可以使机器执行所描述的功能或操作，并且包括存储具有机器(例如，计算设备、电子系统等)可存取形式的信息的任何机制，如可记录/不可记录介质(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存设备等)。一种通信接口包括与硬连线、无线、光等介质中的任一者接口连接以彼此通信的任何机制，如，存储器总线接口、处理器总线接口、互联网连接、磁盘控制器等。可以通过提供配置参数和/或发送信号来对通信接口进行配置以使通信接口准备用于提供描述软件内容的数据信号。可以经由发送到通信接口的一个或多个命令或信号来访问通信接口。
本文所描述的各部件可以是用于执行所描述的操作或功能的装置。本文所描述的每个部件包括软件、硬件或它们的组合。部件可以被实现为软件模块、硬件模块、专用硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线电路等。
除了本文所描述的内容之外，在不脱离其范围的情况下，可以对公开的实施例和本发明的实现方式进行各种修改。因此，本文的说明和示例应在说明性的而非限制性意义上被解释。本发明的范围应当仅参照以下权利要求书来衡量。

Claims (82)

1.一种存储器设备，包括：
接口硬件，用于接收存储器存取命令，所述存储器存取命令用于由多个动态随机存取存储器DRAM设备并行地接收；以及
控制逻辑，用于：基于所述存储器存取命令来判定所述存储器设备对于所述存储器存取命令是非目标DRAM设备；以及响应于接收到所述存储器存取命令而选择性地将管芯上终结ODT设置改变为非目标ODT终结值，
其中，所述控制逻辑用于：基于模式寄存器设置来选择性地将ODT导通至非目标ODT终结值。
2.如权利要求1所述的存储器设备，其中，所述控制逻辑用于：基于接收到非目标存储器存取命令而判定所述存储器设备是非目标DRAM设备。
3.如权利要求2所述的存储器设备，其中，所述非目标存储器存取命令包括非目标读命令。
4.如权利要求2所述的存储器设备，其中，所述非目标存储器存取命令包括非目标写命令。
5.如权利要求1所述的存储器设备，其中，所述存储器存取命令包括两周期命令，其中，第一周期用于标识命令类型，并且第二周期用于指示所述存储器设备是目标DRAM设备还是非目标DRAM设备。
6.如权利要求5所述的存储器设备，其中，所述第一周期包括写-1命令，并且所述第二周期包括非目标CAS-2命令。
7.如权利要求5所述的存储器设备，其中，所述第一周期包括读-1命令，并且所述第二周期包括非目标CAS-2命令。
8.如权利要求1所述的存储器设备，其中，所述多个动态随机存取存储器DRAM设备包括多列式系统的DRAM设备，其中，所述控制逻辑用于：基于所述存储器设备是否是非目标列的部分来选择性地改变所述ODT设置。
9.如权利要求1所述的存储器设备，其中，所述存储器设备包括兼容双倍数据速率第四版LPDDR4标准的DRAM设备。
10.如权利要求1所述的存储器设备，其中，所述控制逻辑用于：在无需ODT控制引脚的情况下，基于非目标存储器存取命令来选择性地改变所述ODT设置。
11.一种用于提供对存储器存取的终结的系统，包括：
存储器控制器，用于发布存储器存取命令；以及
多个动态随机存取存储器DRAM设备，并联地耦合至所述存储器控制器，所述多个动态随机存取存储器DRAM设备用于接收所述存储器存取命令，所述多个动态随机存取存储器DRAM设备包括：
控制逻辑，用于：基于所述存储器存取命令来判定所述存储器设备对于所述存储器存取命令是非目标DRAM设备；以及响应于接收到所述存储器存取命令而选择性地将管芯上终结ODT设置改变为非目标ODT终结值，
其中，所述控制逻辑用于：基于模式寄存器设置来选择性地将ODT导通至非目标ODT终结值。
12.如权利要求11所述的系统，其中，所述控制逻辑用于：基于接收到非目标存储器存取命令而判定所述存储器设备是非目标DRAM设备。
13.如权利要求12所述的系统，其中，所述非目标存储器存取命令包括非目标读命令。
14.如权利要求12所述的系统，其中，所述非目标存储器存取命令包括非目标写命令。
15.如权利要求11所述的系统，其中，所述存储器存取命令包括两周期命令，其中，第一周期用于标识命令类型，并且第二周期用于指示所述存储器设备是目标DRAM设备还是非目标DRAM设备。
16.如权利要求15所述的系统，其中，所述第一周期包括写-1命令，并且所述第二周期包括非目标CAS-2命令。
17.如权利要求15所述的系统，其中，所述第一周期包括读-1命令，并且所述第二周期包括非目标CAS-2命令。
18.如权利要求11所述的系统，其中，所述多个DRAM设备包括多列式系统的DRAM设备，其中，所述控制逻辑用于：基于所述存储器设备是否是非目标列的部分来选择性地改变所述ODT设置。
19.如权利要求11所述的系统，其中，所述存储器设备包括兼容双倍数据速率第四版LPDDR4标准的DRAM设备。
20.如权利要求11所述的系统，其中，所述控制逻辑用于：在无需ODT控制引脚的情况下，基于非目标存储器存取命令来选择性地改变所述ODT设置。
21.如权利要求11所述的系统，进一步包括以下一者或多者：
至少一个处理器，通信地耦合至所述存储器控制器；
显示器，通信地耦合至所述至少一个处理器；
电池，用于对所述系统供电；或者
网络接口，通信地耦合至所述至少一个处理器。
22.一种用于提供对存储器存取的终结的系统，包括：
存储器控制器，用于发布存储器存取命令；以及
多个动态随机存取存储器DRAM设备，并联地耦合至所述存储器控制器，所述多个动态随机存取存储器DRAM设备用于接收所述存储器存取命令，所述多个动态随机存取存储器DRAM设备包括：
输入/输出接口硬件，用于接收存储器存取命令，所述存储器存取命令随后是CAS-2命令；
管芯上终结ODT电路，用于选择性地将终结应用于数据信号线；以及
寄存器，用于存储ODT设置，所述ODT设置用于指示非目标终结的终结电阻；
其中，所述DRAM用于：响应于接收到非目标CAS-2命令而将所述ODT设置应用于所述数据信号线。
23.如权利要求22所述的系统，其中所述存储器存取命令包括读命令。
24.如权利要求23所述的系统，其中所述存储器存取命令包括读-1命令。
25.如权利要求22所述的系统，其中所述存储器存取命令包括写命令。
26.如权利要求25所述的系统，其中所述存储器存取命令包括写-1命令。
27.如权利要求22所述的系统，其中所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令。
28.如权利要求27所述的系统，其中，片选CS信号在所述存储器存取命令的第一周期上被断言，并且其中，所述CS信号在所述非目标CAS-2命令的第一周期上不被断言。
29.如权利要求22所述的系统，其中，所述寄存器包括用于控制非目标ODT终结值的模式寄存器。
30.如权利要求22所述的系统，其中，所述DRAM设备包括多列式系统的DRAM设备，其中，所述DRAM设备用于：如果所述DRAM设备是非目标列的部分，则接收非目标CAS-2命令。
31.如权利要求22所述的系统，其中，所述DRAM设备包括兼容双倍数据速率第四版LPDDR4标准的设备。
32.如权利要求22所述的系统，其中，所述DRAM用于：基于所述非目标CAS-2命令而不是基于ODT控制引脚的状态来选择性地应用所述ODT设置。
33.如权利要求22所述的系统，进一步包括以下一者或多者：
至少一个处理器，通信地耦合至所述存储器控制器；
显示器，通信地耦合至所述至少一个处理器；
电池，用于对所述系统供电；或者
网络接口，通信地耦合至所述至少一个处理器。
34.一种用于控制管芯上终结的存储器控制器，包括：
用于对于多列式系统标识目标动态随机存取存储器DRAM设备和非目标DRAM设备的逻辑；以及
输入/输出接口硬件，用于：
发送命令，所述命令用于设置所述非目标DRAM设备的寄存器的设置以指示非目标终结的终结电阻；以及
将存储器存取命令发送至所述目标DRAM设备和所述非目标DRAM设备，随后将CAS-2命令发送至所述目标DRAM设备并将非目标CAS-2命令发送至所述非目标DRAM设备；
其中，所述非目标DRAM设备用于响应于接收到所述非目标CAS-2命令、根据非目标终结的终结电阻来将管芯上终结ODT应用于数据信号线。
35.如权利要求34所述的存储器控制器，其中，所述存储器存取命令包括读命令。
36.如权利要求35所述的存储器控制器，其中，所述存储器存取命令包括读-1命令。
37.如权利要求34所述的存储器控制器，其中，所述存储器存取命令包括写命令。
38.如权利要求37所述的存储器控制器，其中，所述存储器存取命令包括写-1命令。
39.如权利要求34所述的存储器控制器，其中所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令。
40.如权利要求39所述的存储器控制器，其中，所述输入/输出接口硬件用于：在所述存储器存取命令的第一周期上断言片选CS信号，并且其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令的第一周期上不断言CS信号。
41.如权利要求34所述的存储器控制器，其中，用于设置所述寄存器的设置的命令包括用于对所述非目标DRAM设备的模式寄存器进行设置的模式寄存器设置MRS命令。
42.如权利要求34所述的存储器控制器，其中，所述目标DRAM设备和非目标DRAM设备包括兼容双倍数据速率第四版LPDDR4标准的设备。
43.如权利要求34所述的存储器控制器，其中，所述非目标DRAM设备用于在不利用ODT控制引脚的情况下、根据非目标终结的终结电阻来应用ODT。
44.一种用于提供对存储器存取的终结的系统，包括：
多个存储器列，其中，存储器列包括一个或多个动态随机存取存储器DRAM设备；以及
存储器控制器，耦合到所述多个存储器列，所述存储器控制器包括：
输入/输出接口硬件，用于：
发送命令，所述命令用于设置非目标DRAM设备的寄存器的设置以指示非目标终结的终结电阻；以及
将存储器存取命令发送至所述目标DRAM设备和所述非目标DRAM设备，随后将CAS-2命令发送至所述目标DRAM设备并将非目标CAS-2命令发送至所述非目标DRAM设备；
其中，非目标列的所述目标DRAM设备用于响应于接收到所述非目标CAS-2命令、根据非目标终结的终结电阻来将管芯上终结ODT应用于数据信号线。
45.如权利要求44所述的系统，其中所述存储器存取命令包括读命令。
46.如权利要求45所述的系统，其中所述存储器存取命令包括读-1命令。
47.如权利要求44所述的系统，其中所述存储器存取命令包括写命令。
48.如权利要求47所述的系统，其中所述存储器存取命令包括写-1命令。
49.如权利要求44所述的系统，其中所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令。
50.如权利要求49所述的系统，其中，所述输入/输出接口硬件用于：在所述存储器存取命令的第一周期上断言片选CS信号，并且其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令的第一周期上不断言CS信号。
51.如权利要求44所述的系统，其中，用于设置所述寄存器的设置的命令包括用于对所述非目标DRAM设备的模式寄存器进行设置的模式寄存器设置MRS命令。
52.如权利要求44所述的系统，其中，所述目标DRAM设备和所述非目标DRAM设备包括兼容双倍数据速率第四版LPDDR4标准的设备。
53.如权利要求44所述的系统，其中，所述非目标DRAM设备用于在不利用ODT控制引脚的情况下、根据非目标终结的终结电阻来应用ODT。
54.如权利要求44所述的系统，进一步包括以下一者或多者：
至少一个处理器，通信地耦合至所述存储器控制器；
显示器，通信地耦合至所述至少一个处理器；
电池，用于对所述系统供电；或者
网络接口，通信地耦合至所述至少一个处理器。
55.一种用于控制管芯上终结的存储器控制器，包括：
用于对于多列式系统标识目标动态随机存取存储器DRAM设备和非目标DRAM设备的逻辑；以及
输入/输出接口硬件，用于：
发送命令，所述命令用于设置所述非目标DRAM设备的寄存器的设置以指示管芯上终结ODT的非目标终结阻抗；以及
将存储器存取命令发送至所述目标DRAM设备和所述非目标DRAM设备，随后将CAS-2命令发送至所述目标DRAM设备并将非目标CAS-2命令发送至所述非目标DRAM设备；
其中，所述非目标DRAM设备用于：响应于接收到所述非目标CAS-2命令而将所述非目标终结阻抗应用于数据信号线。
56.如权利要求55所述的存储器控制器，其中，所述存储器存取命令包括读命令。
57.如权利要求56所述的存储器控制器，其中，所述存储器存取命令包括读-1命令。
58.如权利要求55所述的存储器控制器，其中，所述存储器存取命令包括写命令。
59.如权利要求58所述的存储器控制器，其中，所述存储器存取命令包括写-1命令。
60.如权利要求55所述的存储器控制器，其中所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令。
61.如权利要求60所述的存储器控制器，其中，所述输入/输出接口硬件用于：在所述存储器存取命令的第一周期上断言片选CS信号，并且其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令的第一周期上不断言CS信号。
62.如权利要求55所述的存储器控制器，其中，用于设置所述寄存器的设置的命令包括用于对所述非目标DRAM设备的模式寄存器进行设置的模式寄存器设置MRS命令。
63.如权利要求62所述的存储器控制器，其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令之后发送所述MRS命令以改变用于后续存储器存取的终结阻抗设置。
64.如权利要求55所述的存储器控制器，其中，所述目标DRAM设备和非目标DRAM设备包括兼容双倍数据速率第四版LPDDR4标准的设备。
65.如权利要求55所述的存储器控制器，其中，所述非目标DRAM设备用于在不利用ODT控制引脚的情况下、根据非目标终结的终结电阻来应用ODT。
66.如权利要求55所述的存储器控制器，其中，所述存储器控制器与处理器一起集成在共同的衬底上。
67.一种用于提供对存储器存取的终结的系统，包括：
多个存储器列，其中，存储器列包括一个或多个动态随机存取存储器DRAM设备；以及
存储器控制器，耦合到所述多个存储器列，所述存储器控制器包括：
输入/输出接口硬件，用于：
发送命令，所述命令用于设置非目标DRAM设备的寄存器的设置以指示管芯上终结ODT的非目标终结阻抗；以及
将存储器存取命令发送至所述目标DRAM设备和所述非目标DRAM设备，随后将CAS-2命令发送至所述目标DRAM设备并将非目标CAS-2命令发送至所述非目标DRAM设备；
其中，所述非目标DRAM设备用于：响应于接收到所述非目标CAS-2命令而将所述非目标终结阻抗应用于数据信号线。
68.如权利要求67所述的系统，其中所述存储器存取命令包括读-1命令或写-1命令。
69.如权利要求67所述的系统，其中，所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令，其中，所述输入/输出接口硬件用于：在所述存储器存取命令的第一周期上断言片选CS信号，并且其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令的第一周期上不断言CS信号。
70.如权利要求67所述的系统，其中，用于设置所述寄存器的设置的命令包括用于对所述非目标DRAM设备的模式寄存器进行设置的模式寄存器设置MRS命令。
71.如权利要求70所述的系统，其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令之后发送所述MRS命令以改变用于后续存储器存取的终结阻抗设置。
72.如权利要求67所述的系统，其中，所述目标DRAM设备和所述非目标DRAM设备包括兼容双倍数据速率第四版LPDDR4标准的设备。
73.如权利要求67所述的系统，其中，所述存储器控制器包括与多核处理器一起集成到共同的衬底上的电路。
74.如权利要求67所述的系统，进一步包括以下一者或多者：
至少一个处理器，通信地耦合至所述存储器控制器；
显示器，通信地耦合至所述至少一个处理器；
电池，用于对所述系统供电；或者
网络接口，通信地耦合至所述至少一个处理器。
75.一种用于提供对存储器存取的终结的方法，包括：
为多个被连接的动态随机存取存储器DRAM设备标识至少一个目标DRAM和至少一个非目标DRAM；
将存储器存取命令且随后将CAS-2命令发送至目标DRAM；以及
将所述存储器存取命令且随后将非目标CAS-2命令发送至非目标DRAM，以使所述非目标DRAM利用管芯上终结ODT将非目标终结阻抗应用于数据信号线。
76.如权利要求75所述的方法，其中，所述存储器存取命令包括读-1命令或写-1命令。
77.如权利要求75所述的方法，其中，所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令，其中，输入/输出接口硬件用于：在所述存储器存取命令的第一周期上断言片选CS信号，并且其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令的第一周期上不断言CS信号。
78.如权利要求75所述的方法，进一步包括：
发送模式寄存器设置MRS命令，所述MRS命令用于对所述DRAM设备的ODT设置进行设置。
79.一种用于提供对存储器存取的终结的设备，包括：
用于为多个被连接的动态随机存取存储器DRAM设备标识至少一个目标DRAM和至少一个非目标DRAM的装置；
用于将存储器存取命令且随后将CAS-2命令发送至目标DRAM的装置；以及
用于将所述存储器存取命令且随后将非目标CAS-2命令发送至非目标DRAM以使所述非目标DRAM利用管芯上终结ODT将非目标终结阻抗应用于数据信号线的装置。
80.如权利要求79所述的设备，其中，所述存储器存取命令包括读-1命令或写-1命令。
81.如权利要求79所述的设备，其中，所述存储器存取命令包括两周期命令，并且所述非目标CAS-2命令包括两周期命令，其中，输入/输出接口硬件用于：在所述存储器存取命令的第一周期上断言片选CS信号，并且其中，所述输入/输出接口硬件用于：在所述非目标CAS-2命令的第一周期上不断言CS信号。
82.如权利要求79所述的设备，进一步包括：
用于发送模式寄存器设置MRS命令的装置，所述MRS命令用于对所述DRAM设备的ODT设置进行设置。
CN201910423470.1A 2014-07-23 2015-06-26 在多列系统中对管芯上终结的选择性控制 Active CN110119372B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910423470.1A CN110119372B (zh) 2014-07-23 2015-06-26 在多列系统中对管芯上终结的选择性控制

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201462028295P 2014-07-23 2014-07-23
US62/028,295 2014-07-23
US14/498,794 2014-09-26
US14/498,794 US9780782B2 (en) 2014-07-23 2014-09-26 On-die termination control without a dedicated pin in a multi-rank system
CN201910423470.1A CN110119372B (zh) 2014-07-23 2015-06-26 在多列系统中对管芯上终结的选择性控制
PCT/US2015/038003 WO2016014212A1 (en) 2014-07-23 2015-06-26 Selective control of on-die termination in a multi-rank system
CN201580033746.5A CN106663458B (zh) 2014-07-23 2015-06-26 Dram设备、用于在dram设备中终结的方法、用于输入/输出终结的设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580033746.5A Division CN106663458B (zh) 2014-07-23 2015-06-26 Dram设备、用于在dram设备中终结的方法、用于输入/输出终结的设备

Publications (2)

Publication Number Publication Date
CN110119372A CN110119372A (zh) 2019-08-13
CN110119372B true CN110119372B (zh) 2024-03-08

Family

ID=55163518

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580033746.5A Active CN106663458B (zh) 2014-07-23 2015-06-26 Dram设备、用于在dram设备中终结的方法、用于输入/输出终结的设备
CN201910423470.1A Active CN110119372B (zh) 2014-07-23 2015-06-26 在多列系统中对管芯上终结的选择性控制

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201580033746.5A Active CN106663458B (zh) 2014-07-23 2015-06-26 Dram设备、用于在dram设备中终结的方法、用于输入/输出终结的设备

Country Status (4)

Country Link
US (3) US9780782B2 (zh)
KR (1) KR101904313B1 (zh)
CN (2) CN106663458B (zh)
WO (1) WO2016014212A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486104B2 (en) 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
WO2014062543A2 (en) * 2012-10-15 2014-04-24 Rambus Inc. Memory rank and odt configuration in a memory system
US9780782B2 (en) * 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
KR20170039451A (ko) * 2015-10-01 2017-04-11 삼성전자주식회사 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템
US20170255412A1 (en) * 2016-03-04 2017-09-07 Intel Corporation Techniques for Command Based On Die Termination
KR20170112289A (ko) 2016-03-31 2017-10-12 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 구동 방법
KR102645688B1 (ko) * 2016-06-03 2024-03-11 에스케이하이닉스 주식회사 온 다이 터미네이션 기능을 갖는 반도체 장치
US11068161B1 (en) 2016-07-18 2021-07-20 Rambus Inc. Memory module with emulated memory device population
KR102688477B1 (ko) 2016-08-04 2024-07-26 삼성전자주식회사 온-다이 터미네이션을 포함하는 메모리 시스템 및 그것의 온-다이 터미네이션 제어 방법
KR102471160B1 (ko) * 2017-05-16 2022-11-25 삼성전자주식회사 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
US10566038B2 (en) 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
KR102553266B1 (ko) * 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
KR20190053717A (ko) 2017-11-10 2019-05-20 삼성전자주식회사 레이턴시 제어를 위한 메모리 장치 및 메모리 장치의 동작 방법
US10424356B2 (en) * 2017-11-22 2019-09-24 Micron Technology, Inc. Methods for on-die memory termination and memory devices and systems employing the same
KR20190068094A (ko) 2017-12-08 2019-06-18 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
CN110310681B (zh) 2018-03-27 2023-09-08 三星电子株式会社 存储装置、其操作方法、存储控制器及其操作方法
KR102665412B1 (ko) * 2018-03-27 2024-05-20 삼성전자주식회사 멀티-랭크들의 온-다이 터미네이션(odt) 셋팅을 최적화하는 방법 및 메모리 시스템
US10714159B2 (en) 2018-05-09 2020-07-14 Micron Technology, Inc. Indication in memory system or sub-system of latency associated with performing an access command
US10754578B2 (en) 2018-05-09 2020-08-25 Micron Technology, Inc. Memory buffer management and bypass
US10942854B2 (en) 2018-05-09 2021-03-09 Micron Technology, Inc. Prefetch management for memory
US11010092B2 (en) 2018-05-09 2021-05-18 Micron Technology, Inc. Prefetch signaling in memory system or sub-system
US10692560B2 (en) 2018-06-06 2020-06-23 Intel Corporation Periodic calibrations during memory device self refresh
US10318464B1 (en) * 2018-06-28 2019-06-11 Montage Technology Co., Ltd. Memory system and method for accessing memory system
US10579280B2 (en) * 2018-06-28 2020-03-03 Montage Technology Co., Ltd. On-die termination control for memory systems
KR102621098B1 (ko) 2018-07-23 2024-01-04 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US11226909B2 (en) * 2018-08-24 2022-01-18 Rambus Inc. DRAM interface mode with interruptible internal transfer operation
SG11202100432XA (en) * 2018-09-13 2021-02-25 Kioxia Corp Memory system and control method
US10643676B2 (en) * 2018-09-28 2020-05-05 Western Digital Technologies, Inc. Series resistance in transmission lines for die-to-die communication
CN111341367A (zh) * 2018-12-18 2020-06-26 深圳市江波龙电子股份有限公司 一种存储设备的控制方法及存储设备、电子设备
US10797700B2 (en) 2018-12-21 2020-10-06 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US20200272564A1 (en) 2019-02-22 2020-08-27 Micron Technology, Inc. Memory device interface and method
KR20210010691A (ko) 2019-07-17 2021-01-28 삼성전자주식회사 메모리 장치 및 메모리 패키지
CN112817884A (zh) * 2019-11-15 2021-05-18 安徽寒武纪信息科技有限公司 一种存储器以及包括该存储器的设备
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
KR20210070557A (ko) * 2019-12-05 2021-06-15 삼성전자주식회사 온-다이 터미네이션의 제어 방법 및 이를 수행하는 메모리 시스템
EP4081954A4 (en) 2019-12-27 2023-04-05 Micron Technology, Inc. NEUROMORPHIC STORAGE DEVICE AND METHOD
KR20220116258A (ko) * 2019-12-30 2022-08-22 마이크론 테크놀로지, 인크. 메모리 디바이스 인터페이스 및 방법
EP4085459A4 (en) 2019-12-31 2024-02-21 Micron Technology, Inc. MEMORY MODULE MULTI-PORT BUFFER TECHNIQUES
US11200190B2 (en) * 2020-04-21 2021-12-14 Innogrit Technologies Co., Ltd. Command based on-die termination for high-speed NAND interface
KR20220022407A (ko) * 2020-08-18 2022-02-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11750190B2 (en) * 2020-12-14 2023-09-05 Intel Corporation Encoded on-die termination for efficient multipackage termination
US11646085B2 (en) 2021-06-17 2023-05-09 Sandisk Technologies Llc Toggle mode frequency optimization by dynamic ODT matching for non-volatile memory
JP2023045884A (ja) * 2021-09-22 2023-04-03 キオクシア株式会社 メモリシステム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885277A (zh) * 2005-06-24 2006-12-27 秦蒙达股份公司 Dram芯片设备以及包括该设备的多芯片封装
CN101133403A (zh) * 2005-03-30 2008-02-27 英特尔公司 使用系统存储器总线的存储设备通信
US8169233B2 (en) * 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8274308B2 (en) * 2010-06-28 2012-09-25 Intel Corporation Method and apparatus for dynamic memory termination
CN102770920A (zh) * 2010-02-25 2012-11-07 莫塞德技术公司 具有多个存储器管芯和控制器管芯的半导体存储装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516281B2 (en) 2004-05-25 2009-04-07 Micron Technology, Inc. On-die termination snooping for 2T applications in a memory system implementing non-self-terminating ODT schemes
US7433992B2 (en) 2004-11-18 2008-10-07 Intel Corporation Command controlling different operations in different chips
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
KR100660907B1 (ko) * 2005-12-30 2006-12-26 삼성전자주식회사 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
US7486104B2 (en) 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
KR100780962B1 (ko) * 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
JP2009252307A (ja) * 2008-04-08 2009-10-29 Nec Electronics Corp 半導体記憶装置およびそれを用いたシステム
KR101789077B1 (ko) 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
EP2583280A4 (en) 2010-06-17 2014-06-18 Rambus Inc BALANCED CHIP TERMINATION
KR101841622B1 (ko) * 2010-11-04 2018-05-04 삼성전자주식회사 온-다이 터미네이션 회로를 가지는 불휘발성 메모리 장치 및 그것의 제어 방법
WO2012106131A1 (en) 2011-02-02 2012-08-09 Rambus Inc. On-die termination
US9098281B2 (en) * 2011-03-09 2015-08-04 Rambus Inc. Power-management for integrated circuits
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9224430B2 (en) * 2011-07-27 2015-12-29 Micron Technology, Inc. Devices, methods, and systems supporting on unit termination
US9268719B2 (en) * 2011-08-05 2016-02-23 Rambus Inc. Memory signal buffers and modules supporting variable access granularity
JP2013085126A (ja) * 2011-10-11 2013-05-09 Elpida Memory Inc 半導体装置
CN104054133B (zh) * 2012-01-20 2017-06-16 英特尔公司 经由每dram可寻址性模式的多用途寄存器编程
WO2013115920A1 (en) 2012-01-31 2013-08-08 Rambus Inc. Modulated on-die termination
WO2014062543A2 (en) * 2012-10-15 2014-04-24 Rambus Inc. Memory rank and odt configuration in a memory system
US9009540B2 (en) * 2012-12-05 2015-04-14 Intel Corporation Memory subsystem command bus stress testing
US9780782B2 (en) * 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US20160162214A1 (en) 2014-12-08 2016-06-09 James A McCall Adjustable low swing memory interface
US9665527B2 (en) * 2014-12-09 2017-05-30 Intel Corporation Dynamic bus inversion with programmable termination level to maintain programmable target ratio of ones and zeros in signal lines

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101133403A (zh) * 2005-03-30 2008-02-27 英特尔公司 使用系统存储器总线的存储设备通信
CN1885277A (zh) * 2005-06-24 2006-12-27 秦蒙达股份公司 Dram芯片设备以及包括该设备的多芯片封装
US8169233B2 (en) * 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
CN102770920A (zh) * 2010-02-25 2012-11-07 莫塞德技术公司 具有多个存储器管芯和控制器管芯的半导体存储装置
US8274308B2 (en) * 2010-06-28 2012-09-25 Intel Corporation Method and apparatus for dynamic memory termination

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于微程序技术的存储控制器的研究和设计;徐允文等;《半导体技术》;20071103(第11期);全文 *

Also Published As

Publication number Publication date
CN110119372A (zh) 2019-08-13
KR101904313B1 (ko) 2018-10-05
KR20170008861A (ko) 2017-01-24
US9780782B2 (en) 2017-10-03
CN106663458A (zh) 2017-05-10
US20160028395A1 (en) 2016-01-28
US9871519B2 (en) 2018-01-16
US9948299B2 (en) 2018-04-17
WO2016014212A1 (en) 2016-01-28
US20170077928A1 (en) 2017-03-16
CN106663458B (zh) 2019-06-04
US20170194962A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
CN110119372B (zh) 在多列系统中对管芯上终结的选择性控制
US10680613B2 (en) Programmable on-die termination timing in a multi-rank system
CN109791786B (zh) 针对存储设备识别和功率管理控制应用片选
US10249351B2 (en) Memory device with flexible internal data write control circuitry
US10109340B2 (en) Precharging and refreshing banks in memory device with bank group architecture
CN107533509B (zh) 存储器设备特定的自刷新进入和退出
KR102289787B1 (ko) 메모리 데이터에 기초하여 비교 정보를 결정하기 위한 장치, 시스템 및 방법
CN107533525B (zh) 具有独立接口路径的存储器设备的通用管芯实现
US10599206B2 (en) Techniques to change a mode of operation for a memory device
US10416912B2 (en) Efficiently training memory device chip select control
US9552164B2 (en) Apparatus, method and system for determining reference voltages for a memory
US9953694B2 (en) Memory controller-controlled refresh abort
JP2021111333A (ja) 不揮発性メモリの自動インクリメント書き込みカウント

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant