CN110310681B - 存储装置、其操作方法、存储控制器及其操作方法 - Google Patents

存储装置、其操作方法、存储控制器及其操作方法 Download PDF

Info

Publication number
CN110310681B
CN110310681B CN201910202222.4A CN201910202222A CN110310681B CN 110310681 B CN110310681 B CN 110310681B CN 201910202222 A CN201910202222 A CN 201910202222A CN 110310681 B CN110310681 B CN 110310681B
Authority
CN
China
Prior art keywords
die termination
signal line
signal
terminated
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910202222.4A
Other languages
English (en)
Other versions
CN110310681A (zh
Inventor
文大植
河庆洙
孙宁洙
吴起硕
李昶教
张晋熏
崔娟圭
玄锡勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180132555A external-priority patent/KR20190113507A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110310681A publication Critical patent/CN110310681A/zh
Application granted granted Critical
Publication of CN110310681B publication Critical patent/CN110310681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

提供了一种存储装置、一种操作存储装置的方法、一种存储控制器和一种操作存储控制器的方法。操作布置在多区块存储设备的不同区块中并共享信号线的存储装置的方法包括：在多区块存储设备中包括的所有存储装置中，接收信号线的片内终结(ODT)状态信息。所述方法还包括：在多区块存储设备中的每个存储装置中，将信号线的ODT状态信息存储在模式寄存器中。所述方法还包括：在多区块存储设备的每个存储装置中，基于存储在模式寄存器中的信号线的ODT状态信息产生控制信号。所述方法还包括：在多区块存储设备的每个存储装置中，响应于控制信号而改变信号线的ODT设置。

Description

存储装置、其操作方法、存储控制器及其操作方法
相关申请的交叉引用
本申请要求于2018年3月27日提交到韩国知识产权局的韩国专利申请No.10-2018-0035367和于2018年10月31日提交到韩国知识产权局的No.10-2018-0132555的优先权，上述申请的全部内容通过引用整体并入本文。
技术领域
本发明构思的示例性实施例涉及存储系统，并且更具体地涉及根据由多区块(multi-rank)存储系统中的多个区块共享的信号线的片内终结(端接)(on-dietermination，ODT)状态信息来优化存储系统中的信号线的ODT设置的方法。
背景技术
移动存储装置(诸如低功率双倍数据速率(LPDDR)同步动态随机存取存储器(SDRAM))用于移动电子装置，例如智能手机、平板个人计算机、膝上型个人计算机等。随着移动操作系统的容量增加以支持由移动电子装置执行的多任务操作，期望具有较低功耗特性和高操作性能的移动电子装置。
在多区块存储系统中，每个区块包括接收并响应来自存储控制器的所有共用命令的多个存储装置。共用命令被发送到由一个区块中的存储装置共享的引脚(或多个引脚)。每个存储装置通过共享的引脚所连接到的信号线的片内终结(ODT)设置来接收共用命令。
然而，每个存储装置可能无法确定如何与连接到共享信号线的其他存储装置共享的信号线的ODT设置是如何被提供的。例如，存储装置不知道多个区块的共享信号线的ODT设置环境。存储装置通过信号线接收共用命令，因此，存储装置的输入缓冲器的灵敏度可能不同，并且功耗可能不同，这取决于共享信号线的ODT设置环境。存储装置之间的特性偏差会使多区块存储系统的性能劣化。
发明内容
本发明构思的示例性实施例提供了通过将由多个区块共享的信号线的片内终结(ODT)状态信息广播到存储装置而根据ODT状态信息来优化存储装置的ODT设置的方法和存储系统。
根据本发明构思的示例性实施例，一种操作布置在多区块存储设备的不同区块中并共享信号线的存储装置的方法包括：在多区块存储设备中包括的所有存储装置中，接收信号线的片内终结(ODT)状态信息。所述方法还包括：在多区块存储设备中的每个存储装置中，将信号线的ODT状态信息存储模式寄存器中。所述方法还包括：在多区块存储设备的每个存储装置中，基于存储在模式寄存器中的信号线的ODT状态信息产生控制信号。所述方法还包括：在多区块存储设备的每个存储装置中，响应于控制信号改变信号线的ODT设置。
根据本发明构思的示例性实施例，包括在多区块存储设备的一个区块中的存储装置包括：信号线，所述信号线由所述存储装置和包括在多区块存储设备的另一区块中的另一存储装置共享；模式寄存器，所述模式寄存器被配置为存储由所述存储装置和所述另一存储装置共享的信号线的片内终结(ODT)状态信息；ODT电路，所述ODT电路连接到信号线；以及控制电路，所述控制电路被配置为基于存储在所述模式寄存器中的所述ODT状态信息产生控制信号，并响应于所述控制信号选择性地接通/断开所述ODT电路。
根据本发明构思的示例性实施例，一种操作被配置为控制包括在多区块存储设备中并共享信号线的多区块的操作的存储控制器的方法包括：接收对多区块进行存储访问的存储请求；根据存储请求将多个区块中的一个区块识别为将执行数据处理操作的目标区块；以及确定共享信号线的全部所述多个区块是否都将在未终结的片内终结(ODT)状态下操作。所述方法还包括：当确定出并非全部所述多个区块都将在未终结的ODT状态下操作时，基于目标区块，确定共享信号线的所述多个区块中的哪个区块将在终结的ODT状态下操作。所述方法还包括将由所述多个区块共享的信号线的ODT状态信息广播到包括在多个区块中的所有存储装置。ODT状态信息指示所述多个区块中的哪些区块将在未终结的ODT状态下操作以及所述多个区块中的哪些区块将在终结的ODT状态下操作。所述方法还包括：在多个区块的每个存储装置中，基于ODT状态信息控制ODT设置。
根据本发明构思的示例性实施例，一种被配置为控制包括在多区块存储设备中并共享信号的多个区块的操作存储控制器包括处理器和片内终结(ODT)控制逻辑。所述处理器被配置为接收对所述多个区块进行存储访问的存储请求，并根据存储请求将所述多个区块中的一个区块识别为用于执行数据处理操作的目标区块。所述ODT控制逻辑被配置为将由所述多个区块共享的信号线的ODT状态信息广播到所述多个区块的所有存储装置，并基于所述ODT状态信息改变所述多个区块的存储装置中的至少一个存储装置的ODT设置。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他特征将变得更加明显，其中：
图1是示出根据示例性实施例的存储系统的框图。
图2是操作图1中的存储控制器的方法的流程图。
图3至图5是示出图1中的存储装置的图。
图6A至图6C是分别示出图3中的存储装置的片内终结(ODT)操作的图。
图7A至图7D是分别示出根据示例性实施例的图3中的存储装置的电压产生电路的电路图。
图8A至图8C是分别示出提供给图3的存储装置的输入缓冲器的参考电压的图。
图9是操作图3中的存储装置的方法的流程图。
图10是示出根据示例性实施例的应用存储系统的移动装置的示例的框图。
具体实施方式
以下将参考附图更全面地描述本发明构思的示例性实施例。贯穿附图，相同的附图标记可以指代相同的元件。
应当理解，术语“第一”、“第二”、“第三”等在本文中用于将一个元件与另一个元件区分开，并且这些元件不受这些术语的限制。因此，示例性实施例中的“第一”元件在另一示例性实施例中可以被描述为“第二”元件。
应当理解，除非上下文另有明确说明，否则每个示例性实施例中的特征或方面的描述通常应当被视为可用于其他示例性实施例中的其他类似特征或方面。
图1是示出根据示例性实施例的存储系统10的框图。
参考图1，存储系统10可以包括多区块存储设备100和片上系统(SOC)200。存储系统10可以在例如个人计算机(PC)或移动电子装置中实现。移动电子装置可以是例如膝上型计算机、移动电话、智能手机、平板电脑、个人数字助理(PDA)、企业数字助理(EDA)、数字静态相机、数字摄像机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、手持式游戏机、移动互联网装置(MID)、可穿戴计算机、物联网(IoT)装置、万物互联(IoE)装置或无人机。
多区块存储设备100可以包括多个区块(例如，区块A 110和区块B120)以便于同时存取大量比特。区块A 110和区块B 120均可以包括并行的多个存储装置130。区块A 110和区块B 120可以共享数据DQ引脚、命令/地址CA引脚和时钟CK引脚。区块A 110和区块B 120均可以具有一个或更多个特定的使能信号以便能够被选择。例如，区块A 110和区块B 120均可以使用诸如片选(CS)信号和时钟使能(CKE)信号的选择/使能信号以将其自身与其他区块区分开。同一区块的存储装置130可以共享相同的选择/使能信号。例如，区块A 110的存储装置130可以共享相同的选择/使能信号，区块B 120的存储装置130可以共享相同的选择/使能信号。
在根据图1的示例性实施例中，多区块存储设备100可以包括至少两个区块(例如，区块A 110和区块B 120)的存储装置130。即使图1所示的存储系统10具有将存储系统10划分为目标区块和非目标区块的二区块结构，但是示例性实施例不限于此，并且可以具有各种区块结构。例如，存储系统10可以具有各种区块结构，诸如四区块结构。
SOC 200可以表示存储系统10的主机控制器。SOC 200可以实现为例如应用处理器(AP)、移动AP、芯片组或芯片集。SOC 200可以包括包含单核和/或多核处理器的一个或更多个处理器。SOC 200可以包括控制多区块存储设备100的存储装置130的一个或更多个存储控制器210。根据示例性实施例，存储系统10可以包括除SOC 200之外的分立处理器和存储控制器组件。根据示例性实施例，存储控制器210可以实现为与包括处理器和高速缓存组件的封装件分离的物理装置。根据示例性实施例，存储控制器210可以是处理器的一部分，例如，处理器的电路。根据示例性实施例，存储控制器210可以在由多个处理器装置共享的SOC200的逻辑中实现。
存储系统10的SOC 200和/或存储控制器210(下文统称为存储控制器210)可以包括将存储控制器210连接到多区块存储设备100的存储装置130的连接器。连接器可以实现为例如引脚、球、信号线或其他硬件组件。
存储系统10可以应用片内终结(ODT)设置以保持多个区块(例如，区块A110和区块B 120)中的目标区块的信号质量。区块A110和区块B 120中的所有存储装置130可以共享区块A 110和区块B 120的ODT状态。存储控制器210可以包括ODT控制逻辑230(也称为ODT控制逻辑电路)以允许所有存储装置130共享区块A110和区块B 120的ODT状态。ODT控制逻辑230可以将区块A110和区块B 120的ODT状态同时发送到存储装置130。在下文中，用于将区块A110和区块B 120的ODT状态同时发送到区块A 110和区块B 120的存储装置130的ODT信令可以被称为广播。
图2是操作图1中的存储控制器210的方法的流程图。
参考图2，存储控制器210可以从SOC 200的处理器接收存储器对区块A 110和区块B 120的访问的存储请求(S210)。存储请求可以包括写入/读取请求。存储控制器210可以根据存储请求来控制将由区块A 110和区块B 120执行的数据处理操作(例如，写入或读取操作)。
存储控制器210可以根据存储请求将区块之一(例如，区块A 110或区块B 120)识别为用于执行数据处理操作的目标区块(S220)。存储控制器210可以基于数据DQ如何映射到存储装置130的存储单元阵列来识别目标区块。
在操作S230和S232中，确定是否所有区块都将在未终结的ODT状态下操作(S230)，或者可选地，确定哪个区块(或哪些区块)将在终结的ODT状态下操作(S232)。
例如，参考操作S230，确定是否任何区块(例如，区块A 110和区块B 120)都将在未终结的ODT状态下操作。例如，存储控制器210可以确定出所有区块(例如，区块A 110和区块B 120)都将在未终结的ODT状态下操作。例如，在这种情况下，存储控制器210可以确定不应用连接到由区块A 110和区块B 120共享的时钟CK引脚和/或命令/地址CA引脚的信号线的ODT。存储控制器210可以将所有区块(例如，区块A 110和区块B 120)的未终结的ODT状态设置为默认状态。
参考操作S232，存储控制器210可以基于所有区块(例如，区块A 110和区块B 120)中的已被识别为目标区块的区块来确定哪个区块(或哪些区块)将在终结的ODT状态下操作。
例如，存储控制器210可以遵循指南或规则来确保目标区块将ODT应用于写入操作。存储控制器210可以确定将ODT的哪个电阻值应用于目标区块。存储控制器210可以在目标区块中确定连接到由区块A 110和区块B 120共享的时钟CK引脚和/或命令/地址CA引脚的信号线的ODT的电阻值。例如，目标区块的ODT的电阻值可以被设置为端接电阻器Rt(参见图6B)的固有值。
存储控制器210可以在操作S240中广播在操作S230和S232中确定的指示了区块的ODT状态的ODT状态信息。例如，存储控制器可以将在操作S230或操作S232中已经确定的区块A110和区块B 120的ODT状态信息广播到区块A 110和区块B 120的所有存储装置130(S240)。
例如，存储控制器210可以使用模式寄存器设置(MRS)命令来将区块A 110和区块B120的ODT状态信息广播到区块A 110和区块B 120的所有存储装置130。在示例性实施例中，ODT状态信息可以由所有存储装置130经由共享信号线接收。在示例性实施例中，ODT状态信息可以指示连接到共享信号线的所有存储装置130是否都将在未终结的ODT状态下操作。在示例性实施例中，当ODT状态信息指示并非所有存储装置130将在未终结的ODT状态下操作时，ODT状态信息可指示连接到共享信号线的存储装置130中的哪个或哪些存储装置130将在终结的ODT状态下操作。MRS命令可以指用于对能够设置存储装置130的各种功能、特性和模式的模式寄存器310(参见图3)进行直接编程的命令。当发出MRS命令时，存储控制器210可以将区块A 110和区块B 120的ODT状态信息广播为提供给存储装置130的命令/地址总线304(参见图3)的适当的(一个或多个)比特值。存储装置130的模式寄存器310可以存储区块A 110和区块B 120的ODT状态信息。
图3至图5是示出图1中的存储装置130之一的图。
图3中的存储装置130可以表示图1中的区块A 110和区块B 120的存储装置130中的任何一个。例如，应该理解，对图3中的存储装置130的描述适用于图1中的所有存储装置130。图4和图5示出了存储装置130的模式寄存器310的示例性实施例。
参考图3，存储装置130可以经由时钟信号线302、命令/地址总线304和数据总线306连接到存储控制器210。
由存储控制器210产生的时钟CK信号可以经由时钟信号线302提供给存储装置130。例如，时钟CK信号可以与反相时钟(CKB)信号一起作为连续交替反相信号提供。时钟信号对(CK和CKB)可以参考它们的交叉点来检测上升/下降沿，因此可以提高定时精度。时钟信号线302可以通过使用时钟信号对(CK和CKB)发送彼此互补的连续交替反相信号。在这种情况下，时钟信号线302可以包括用于发送时钟CK信号和反相时钟CKB信号的两条信号线。可以将在本发明构思的示例性实施例中描述的时钟CK信号描述为时钟信号对(CK和CKB)。为了便于说明，时钟信号对(CK和CKB)可以统称为时钟CK信号。
由存储控制器210发出的命令可以经由命令/地址总线304提供给存储装置130。此外，由存储控制器210发出的地址信号可以经由命令/地址总线304提供给存储装置130。命令信号或地址信号可以经由命令/地址总线304由按时间序列接收的命令/地址CA信号的组合发出。
对于存储控制器210与存储装置130之间的数据接口，可以经由数据总线306发送数据DQ。例如，由存储控制器210提供的写入数据DQ可以经由数据总线306发送到存储装置130，并且从存储装置130读取的读取数据DQ可以经由数据总线306发送到存储控制器210。
存储装置130可以包括模式寄存器310、控制电路320、ODT电路330、电压产生电路340和输入缓冲器350。
模式寄存器310可以对存储装置130的功能、特性和/或模式进行编程。可以通过MRS命令以用户定义的变量对模式寄存器310进行编程。可以根据功能、特性和/或模式将模式寄存器310划分为各种字段。由于模式寄存器310的所有寄存器没有定义的默认值，因此可以初始化模式寄存器310的内容。例如，在用于正确操作的通电和/或复位之后，可以对模式寄存器310的内容进行编程。另外，模式寄存器310的内容可以由于在正常操作期间重新执行MRS命令而改变。因此，可以更新存储装置130的功能、特性和/或模式。
例如，模式寄存器310可以存储用于控制突发长度(BL)、读取突发类型(RBT)、列地址选通(CAS)延时(CL)、测试模式、延迟锁相环(DLL)复位、DLL启用/禁用、输出驱动强度、附加延时(AL)、输出缓冲器启用/禁用、级联延时、断电模式、数据屏蔽功能、写入数据总线倒置(DBI)函数、读取DBI函数等的数据。
模式寄存器310可以存储由存储控制器210广播的区块A 110和区块B120的ODT状态信息。模式寄存器310可以存储经由命令/地址总线304提供为适当的比特值的区块A 110和区块B 120的ODT状态信息。
图4的模式寄存器310示出了用于对由区块A 110和区块B 120共享的时钟信号对(CK和CKB)的ODT状态信息进行编程的寄存器或存储区域OP0。模式寄存器310可以基于OP0设置来存储时钟信号对(CK和CKB)的ODT状态。模式寄存器310可以基于OP0设置来示出共享时钟信号对(CK和CKB)的所有区块(例如，区块A110和区块B 120)是否都处于未终结的ODT状态。或者区块(例如，区块A110或区块B 120)中的任何一个是否处于终结的ODT状态。
图5的模式寄存器310示出了用于对由区块A110和区块B 120共享的命令/地址CA信号输入的ODT状态信息进行编程的寄存器或存储区域OP1。模式寄存器310可以基于OP1设置来存储命令/地址CA信号输入的ODT状态。模式寄存器310可以基于OP1设置来示出共享命令/地址CA信号输入的所有区块(例如，区块A 110和区块B 120)是否处于未终结的ODT状态，或者区块(例如，区块A 110或区块B 120)中的任何一个是否都处于终结的ODT状态。
控制电路320可以基于存储在模式寄存器310中的ODT状态信息，产生第一控制信号CNTL1至第三控制信号CNTL3。控制电路320可以将第一控制信号CNTL1提供给ODT电路330，以控制ODT电路330选择性地接通/断开。在示例性实施例中，接通/断开ODT电路330改变相应存储装置130的ODT状态。控制电路320可以将第二控制信号CNTL2提供给电压产生电路340以控制参考电压VREF的大小改变。控制电路320可以将第三控制信号CNTL3提供给输入缓冲器350，以控制输入缓冲器350的类型改变。
ODT电路330可以确定如何对时钟信号线302、命令/地址总线304和/或数据总线306应用ODT设置。例如，ODT电路330可以响应于从控制电路320提供的第一控制信号CNTL1经由端接电阻器Rt端接至接地电压VSS。
电压产生电路340可以产生用于执行存储装置130的写入和读取操作的各种电压。电压产生电路340可以产生提供给输入缓冲器350的参考电压VREF。
输入缓冲器350可以接收发送到时钟信号线302和/或命令/地址总线304的信号。输入缓冲器350可以基于参考电压VREF接收发送到时钟信号线302的时钟信号对(CK和CKB)或发送到命令/地址总线304的命令/地址CA信号。
图6A至图6C分别是示出图3中的存储装置130的ODT操作的图。
图6A至图6C示出了根据由图1中的区块A 110和区块B 120共享并分别存储在图5的模式寄存器310中的命令/地址CA信号输入的ODT状态而选择性地接通/断开的ODT电路330。在图6A至图6C中，区块A 110和区块B 120可以被划分为目标区块和非目标区块。即，在图6A至图6C中，区块A 110是目标区块，区块B 120是非目标区块。根据图6A至图6C中描述的命令/地址CA信号输入的ODT状态的操作可以与根据由区块A 110和区块B 120共享并存储在图4的模式寄存器310中的时钟信号对(CK和CKB)的ODT状态信息的操作相同。
参考图6A，存储控制器210、区块A 110和区块B 120可以经由命令/地址总线304共享命令/地址CA信号输入。在图6A的示例性实施例中，说明性地描述了连接到命令/地址总线304的命令/地址CA信号输入之一。
由存储控制器210提供的命令/地址CA信号可以经由命令/地址总线304上的端接电阻器Rt端接至电源电压VDD。基于模式寄存器310的OP1设置“0”，共享命令/地址CA信号的所有区块(例如，区块A 110和区块B 120)可以都处于未终结的ODT状态。为了实现区块A110和区块B 120的未终结的ODT状态，目标区块110的存储装置130的ODT电路330可以响应于第一控制信号CNTL1而断开，并且非目标区块120的存储装置130的ODT电路330也可以响应于第一控制信号CNTL1而断开。
在图6A中，可以理解，由于目标区块110的ODT电路330和非目标区块120的ODT电路330是断开的，因此命令/地址总线304上的命令/地址CA信号端接至电源电压VDD的电平。可以将处于电源电压VDD的电平的命令/地址CA信号提供给目标列110的输入缓冲器350。
参考图6B和图6C，由存储控制器210提供的命令/地址CA信号可以经由命令/地址总线304上的端接电阻器Rt端接至电源电压VDD。基于模式寄存器310的OP1设置“1”，共享命令/地址CA信号的区块(例如，区块A 110和区块B 120)中的任何一个可以处于终结的ODT状态。
在图6B中，为了实现区块(例如，区块A 110和区块B 120)中的任何一个处于终结的ODT状态，目标区块110的存储装置130的ODT电路330可以响应于第一控制信号CNTL1而接通，并且非目标区块120的存储装置130的ODT电路330可以响应于第一控制信号CNTL1而断开。
在图6C中，为了实现区块(例如，区块A 110和区块B 120)中的任何一个处于终结的ODT状态，目标区块110的存储装置130的ODT电路330可以响应于第一控制信号CNTL1而断开，并且非目标区块120的存储装置130的ODT电路330可以响应于第一控制信号CNTL1而接通。
参考图6B和图6C，可以理解，命令/地址总线304上的命令/地址CA信号端接到与电源电压VDD的一半对应的VDD/2的电平。处于与电源电压VDD的一半对应的VDD/2的电平下的命令/地址CA信号可以被提供给目标区块110的输入缓冲器350。
图7A至图7D是分别示出根据示例性实施例的图3中的存储装置130的电压产生电路340的电路图。
参考图7A，电压产生电路340a可以包括电压分配器710(也称为电压分配器电路)和选择器720(也称为选择器电路)。电压分配器710可以包括串联连接在电源电压VDD与接地电压VSS之间的第一电阻器R1至第四电阻器R4。第二电阻器R2两端的电压可以作为第一参考电压VREF1和第二参考电压VREF2输出到选择器720。当第一电阻器R1至第四电阻器R4具有相同的电阻值时，第一参考电压VREF1和第二参考电压VREF2均可以具有VDD/4或VDD/2的电压值。选择器720可以响应于由控制电路320提供的第二控制信号CNTRL2，选择从电压分配器710输出的第一参考电压VREF1和第二参考电压VREF2中的一个，并输出所选择的参考电压VREF1或VREF2作为参考电压VREF。
参考图7B，电压产生电路340b可以包括串联连接在电源电压VDD与接地电压VSS之间的第一电阻器Ra和第二电阻器Rb，并将参考电压VREF输出到第一电阻器Ra与第二电阻器Rb之间的节点。第二电阻器Rb的电阻值可以根据控制电路320提供的第二控制信号CNTL2而变化。电压产生电路340b可以基于第一电阻器Ra和第二电阻器Rb输出具有从电源电压VDD分配的VDD/4或VDD/2的电压值的参考电压VREF。
参考图7C，电压产生电路340c可以包括串联连接在电源电压VDD与接地电压VSS之间的电阻器R和电阻器RS0至RS3，以及分别连接到电阻器RS0到RS3的两端的晶体管MS0至MS3。与由控制电路320提供为位信息的第二控制信号码CNTL2[0]至CNTL2[3]对应的电压可以分别施加到晶体管MS0至MS3的栅极。电压产生电路340c可以输出具有由电阻器RS0至RS3从电源电压VDD分配的电压值VDD/4或VDD/2的参考电压VREF，电阻器RS0至RS3根据第二控制信号码CNTL2[0]至CNTL2[3]而被短路。
参考图7D，电压产生电路340d可以包括连接到电源电压VDD的电阻器R、并联连接在电阻器R与接地电压VSS之间的电阻器RP0到RP3以及分别连接到电阻器RP0到RP3的两端的晶体管MP0到MP3。与由控制电路320提供的第二控制信号码CNTL2[0]至CNTL2[3]对应的电压可以分别施加到晶体管MP0至MP3的栅极。电压产生电路340d可以输出具有由电阻器RP0至RP3从电源电压VDD分配的电压值VDD/4或VDD/2的参考电压VREF，电阻器RP0至RP3根据第二控制信号码CNTL2[0]至CNTL2[3]而被短路。
图8A至图8C是分别示出提供给图3中的存储装置130的输入缓冲器350的参考电压VREF的图。图8A至图8C分别示出了结合图6A至图6C中描述的存储装置130的ODT电路330的操作提供给输入缓冲器350的参考电压VREF的值。
结合图6A参考图8A，由于共享命令/地址CA信号的所有列(例如，列A 110和列B120)基于图5的模式寄存器310的OP1设置“0”而处于未终结的ODT状态，所以命令/地址总线304上的命令/地址CA信号可以端接至电源电压VDD的电平，因为目标列110的ODT电路330和非目标列120的ODT电路330被断开。
输入缓冲器350可以接收在第一输入端子(+)和第二输入端子(-)处施加的信号。例如，命令/地址CA信号可以被施加到输入缓冲器350的第一输入端子(+)，第二参考电压VREF2可以被施加到输入缓冲器350的第二输入端子(-)。输入缓冲器350可以基于第二参考电压VREF2来感测命令/地址CA信号的逻辑电平。所感测到的命令/地址CA信号的逻辑电平可以被发送到存储装置130内的命令译码器和/或地址译码器。
在图8A中，提供给输入缓冲器350的第二参考电压VREF2的值可以以与电源电压VDD的一半对应的VDD/2的电压值提供。因此，对于感测已经端接到电源电压VDD的电平的命令/地址CA信号，可以确保足够的感测余量。
结合图6B参考图8B，由于共享命令/地址CA信号的区块(例如，区块A 110和区块B120)中的任何一个基于图5的模式寄存器310的OP1设置“1”而处于终结的ODT状态，所以命令/地址总线304上的命令/地址CA信号可以端接至与电源电压VDD的一半对应的VDD/2的电平，因为目标列110的ODT电路330接通并且非目标列120的ODT电路330断开。
输入缓冲器350可以在第一输入端子(+)处接收命令/地址CA信号，并且在第二输入端子(-)处接收第一参考电压VREF1。输入缓冲器350可以基于第一参考电压VREF1来感测命令/地址CA信号的逻辑电平。所感测到的命令/地址CA信号的逻辑电平可以被发送到存储装置130内的命令译码器和/或地址译码器。
结合图6C参考图8C，由于共享命令/地址CA信号的区块(例如，区块A 110和区块B120)中的任何一个基于图5的模式寄存器310的OP1设置“1”而处于终结的ODT状态，所以命令/地址总线304上的命令/地址CA信号可以端接至与电源电压VDD的一半对应的VDD/2的电平，因为目标区块110的ODT电路330断开并且非目标区块120的ODT电路330接通。
输入缓冲器350可以在第一输入端子(+)处接收命令/地址CA信号，并且在第二输入端子(-)处接收第一参考电压VREF1。输入缓冲器350可以基于第一参考电压VREF1来感测命令/地址CA信号的逻辑电平。感测到的命令/地址CA信号的逻辑电平可以发送到存储装置130内的命令译码器和/或地址译码器。
在图8B和图8C中，提供给输入缓冲器350的第一参考电压VREF1的值可以以与电源电压VDD的1/4对应的VDD/4的电压值提供。因此，对于感测在与电源电压VDD的一半对应的VDD/2的电压电平下端接的命令/地址CA信号，可以确保足够的感测余量。
图9是操作图3中的存储装置130的方法的流程图。
参考图9，存储装置130可以是构成共享上述信号线的区块A 110和区块B 120的存储装置130中的一个。存储装置130可以从存储控制器210接收由区块A 110和区块B 120共享的信号线的ODT状态信息(S1010)。
存储装置130可以将区块A 110和区块B 120中的信号线的ODT状态信息存储在模式寄存器310中(S1020)。例如，存储装置130可以将指示了共享时钟信号对(CK和CKB)的所有区块(例如，区块A 110和区块B 120)都处于未终结的ODT状态的ODT状态信息作为逻辑“0”存储在图4的模式寄存器310的OP0寄存器中。此外，存储装置130可以将指示了共享时钟信号对(CK和CKB)的区块(例如，区块A110和区块B 120)中的任何一个处于终结的ODT状态的ODT状态信息作为逻辑“1”存储在图4的模式寄存器310的OP0寄存器中。
存储装置130可以将指示了共享命令/地址CA信号输入的所有区块(例如，区块A110和区块B 120)都处于未终结的ODT状态的ODT状态信息作为逻辑“0”存储在图5的模式寄存器310的OP0寄存器中。此外，存储装置130可以将指示了共享命令/地址CA信号输入的区块(例如，区块A110和区块B 120)中的任何一个处于终结的ODT状态的ODT状态信息作为逻辑“1”存储在图5的模式寄存器310的OP1寄存器中。
存储装置130可以基于存储在模式寄存器310中的信号线的ODT状态信息产生第一控制信号CNTL1至第三控制信号CNTL3(S1030)。
存储装置130可以响应于第一控制信号CNTL1而改变连接到信号线的存储装置130内的ODT设置(S1040)。存储装置130可以响应于第一控制信号CNTL1而选择性地接通/断开ODT电路330。
基于图4的模式寄存器310的OP0设置为“0”，与时钟信号线302上的时钟CK信号连接的目标区块110的存储装置130的ODT电路330以及非目标区块120的存储装置130的ODT电路330可以断开。基于图4的模式寄存器310的OP0设置为“1”，与时钟信号线302上的时钟CK信号连接的目标区块110的存储装置130的ODT电路330可以接通，并且非目标区块120的存储装置130的ODT电路330可以断开。或者，基于图4的模式寄存器310的OP0设置为“1”，与时钟信号线302上的时钟CK信号连接的目标区块110的存储装置130的ODT电路330可以断开，并且非目标区块120的存储装置130的ODT电路330可以接通。
基于图5的模式寄存器310的OP1设置为“0”，与命令/地址总线304上的命令/地址CA信号连接的目标区块110的存储装置130的ODT电路330以及非目标区块120的存储装置130的ODT电路330可以断开。基于图5的模式寄存器310的OP1设置为“1”，与命令/地址总线304上的命令/地址CA信号连接的目标区块110的存储装置130的ODT电路330可以接通，并且非目标区块120的存储装置130的ODT电路330可以断开。或者，基于图5的模式寄存器310的OP1设置为“1”，与命令/地址总线304上的命令/地址CA信号连接的目标区块110的存储装置130的ODT电路330可以断开，并且非目标区块120的存储装置130的ODT电路330可以接通。
存储装置130可以响应于第二控制信号CNTL2而改变提供给连接到信号线的输入缓冲器350的参考电压VREF的值(S1042)。存储装置130可以响应于第二控制信号CNTL2而使用电压产生电路340d以输出具有从电源电压VDD分配的VDD/4或VDD/2的电压值的第一参考电压VREF1或第二参考电压VREF2。可以将第一参考电压VREF1或第二参考电压VREF2提供给输入缓冲器350。
存储装置130可以响应于第二控制信号CNTL2而改变连接到信号线的输入缓冲器350的类型(S1044)。
图10是示出根据示例性实施例的应用存储系统的移动装置1100的示例的框图。移动装置1100可以是例如移动电话、智能手机、平板电脑、启用无线的电子阅读器、可穿戴计算装置等。
参考图10，移动装置1100可以包括全球移动通信系统(GSM)块1110、近场通信(NFC)收发器1120、输入/输出(I/O)块1130、应用块1140、存储器1150和显示器1160。在图10中，说明性地示出了移动装置1100的组件/块。移动装置1100可以包括比图10中所示的组件/块更多或更少的组件/块。另外，即使图10的示例性实施例被视为使用GSM技术，但示例性实施例不限于此。例如，在示例性实施例中，可以通过使用诸如码分多址(CDMA)的其他技术来实现移动装置1100。图10中的块可以实现为例如集成电路。或者，一些块可以实现为集成电路，而其他块可以以单独的类型实现。
GSM块1110可以连接到天线1111以提供无线通信。GSM块1110可以在内部包括接收器和发送器，以执行相应的接收和发送操作。
NFC收发器1120可以被配置为通过使用电感耦合来发送和接收NFC信号以进行无线通信。例如，无线通信可以包括诸如蓝牙的个人局域网、诸如WiFi的局域网和/或诸如全球微波互联接入(WiMAX)的广域网、或者其他无线通信。NFC收发器1120可以向NFC天线匹配网络系统(AMNS)1121提供NFC信号，并且NFC AMNS 1121可以通过电感耦合发送NFC信号。NFC AMNS 1121可以接收从其他NFC装置提供的NFC信号，并将接收到的NFC信号提供给NFC收发器1120。
应用块1140可以包括硬件电路(例如，一个或更多个处理器)，并提供由移动装置1100提供的各种用户应用。用户应用可以包括例如语音呼叫操作、数据传输、数据交换等。应用块1140可以与GSM块1110和/或NFC收发器1120一起操作，以提供GSM块1110和/或NFC收发器1120的操作特性。或者，应用块1140可以包括用于销售点(POS)的程序。例如，该程序可以提供使用移动电话或智能手机的信用卡购买和支付功能。
显示器1160可以响应于从应用块1140接收到的显示信号而显示图像。图像可以由应用块1140提供或者由嵌入移动装置1100中的相机生成。显示器1160可以包括：用于临时存储像素值的帧缓冲器，以及与相关控制电路一起的液晶显示屏。
I/O块1130可以向用户提供输入功能并提供要经由应用块1140接收的输出。I/O块1130可以表示与用户的交互相关联的硬件装置和软件组件。I/O块1130可以操作以管理显示器1160和/或音频系统的一些硬件。例如，可以将经由麦克风或音频装置的输入提供给应用块1140。当显示器1160包括触摸屏时，显示器1160可以用作由I/O块1130部分管理的输入装置。为了提供由I/O块1130管理的I/O功能，可以在移动装置1100中包括附加按钮或开关。例如，I/O块1130可以管理装置，诸如加速度计、相机、光学传感器或其他环境传感器、陀螺仪或包括在移动装置1100的全球定位系统(GPS)中的其他硬件。
存储器1150可以存储将由应用块1140使用的程序(指令)和/或数据，并且可以被实现为例如随机存取存储器(RAM)、只读存储器(ROM)、闪存等。因此，存储器1150可以包括非易失性存储元件以及易失性存储元件。例如，存储器1150可以包括图1至图10中描述的存储系统10。
存储器1150可以包括存储控制器和共享信号线的多区块存储设备。存储控制器可以确定由多个区块共享的信号线是否将在未终结的ODT状态下操作，并且可以基于目标区块确定区块的哪条信号线将在终结的ODT状态下操作。存储控制器可以根据确定的结果将由多个区块共享的信号线的ODT状态信息广播到多个区块的所有存储装置。多区块存储设备可以在每个存储装置(例如，存储装置130)中接收从存储控制器广播的共享信号线的ODT状态信息，并且可以将ODT状态信息存储在模式寄存器中。基于存储在模式寄存器中的信号线的ODT状态信息，多区块存储装置均可以改变连接到信号线的存储装置内的ODT设置，改变提供给连接到信号线的输入缓冲器的参考电压的值，或改变连接到信号线的输入缓冲器的类型。
如在本发明构思的领域中传统的，在附图中按照功能块、单元和/或模块描述且示出了示例性实施例。本领域技术人员将理解，这些块、单元和/或模块通过诸如可以使用基于半导体的制造技术或其他制造技术形成的逻辑电路、分立元件、微处理器、硬连线电路、存储元件、布线连接等的电子(或光学)电路物理地实现。在由微处理器或类似物实现的块、单元和/或模块的情况下，可以使用软件(例如，微代码)对块、单元和/或模块进行编程以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件来驱动块、单元和/或模块。或者，每个块、单元和/或模块可以由专用硬件实现，或者作为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个编程的微处理器和相关电路)的组合。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (19)

1.一种操作布置在多区块存储设备的不同区块中并共享信号线的存储装置的方法，所述方法包括：
在所述多区块存储设备中包括的全部所述存储装置中，接收所述信号线的片内终结状态信息；
在所述多区块存储设备的每个所述存储装置中，将所述信号线的所述片内终结状态信息存储在模式寄存器中；
在所述多区块存储设备的每个所述存储装置中，基于存储在所述模式寄存器中的所述信号线的所述片内终结状态信息产生控制信号；以及
在所述多区块存储设备的每个所述存储装置中，响应于所述控制信号而改变所述信号线的片内终结设置，
其中，当存储在所述模式寄存器中的所述片内终结状态信息指示共享所述信号线的所述不同区块都处于未终结的片内终结状态时，在所述信号线上传输的信号被端接至等于电源电压的第一电压电平，并且
当存储在所述模式寄存器中的所述片内终结状态信息指示共享所述信号线的所述不同区块中的任何一个区块处于终结的片内终结状态时，在所述信号线上传输的所述信号被端接至与所述电源电压的一半对应的第二电压电平。
2.根据权利要求1所述的方法，其中，响应于所述控制信号而改变所述信号线的片内终结设置包括：
选择性地接通/断开布置在所述多区块存储设备的至少一个所述存储装置中的片内终结电路。
3.根据权利要求2所述的方法，所述方法还包括：
响应于所述控制信号，改变输入缓冲器的类型，所述输入缓冲器布置在至少一个所述存储装置中并且被配置为接收在所述信号线上传输的所述信号。
4.根据权利要求3所述的方法，所述方法还包括：
在所述多区块存储设备的每个所述存储装置中，当所述输入缓冲器被配置为基于参考电压接收在所述信号线上传输的所述信号时，改变所述参考电压的值。
5.根据权利要求1所述的方法，其中，在所述信号线上传输的所述信号包括时钟信号对和命令/地址信号中的至少一者。
6.根据权利要求1所述的方法，其中，所述信号线的所述片内终结状态信息指示共享所述信号线的所述存储装置是否处于所述未终结的片内终结状态。
7.根据权利要求1所述的方法，其中，所述信号线的所述片内终结状态信息指示共享所述信号线的所述存储装置中的至少一个存储装置是否处于所述终结的片内终结状态。
8.一种包括在多区块存储设备中的一个区块中的存储装置，所述存储装置包括：
信号线，所述信号线由所述存储装置和包括在所述多区块存储设备的另一区块中的另一存储装置共享；
模式寄存器，所述模式寄存器被配置为存储由所述存储装置和所述另一存储装置共享的所述信号线的片内终结状态信息；
片内终结电路，所述片内终结电路连接到所述信号线；以及
控制电路，所述控制电路被配置为基于存储在所述模式寄存器中的所述片内终结状态信息产生控制信号，并响应于所述控制信号而选择性地接通/断开所述片内终结电路，
其中，当存储在所述模式寄存器中的所述片内终结状态信息指示共享所述信号线的所述一个区块和所述另一区块都处于未终结的片内终结状态时，在所述信号线上传输的信号被端接至等于电源电压的第一电压电平，并且
当存储在所述模式寄存器中的所述片内终结状态信息指示共享所述信号线的所述一个区块和所述另一区块中的任何一个区块处于终结的片内终结状态时，在所述信号线上传输的所述信号被端接至与所述电源电压的一半对应的第二电压电平。
9.根据权利要求8所述的存储装置，所述存储装置还包括：
输入缓冲器，所述输入缓冲器被配置为基于参考电压接收在所述信号线传输的所述信号，
其中，所述控制电路被配置为响应于所述控制信号而改变所述输入缓冲器的类型。
10.根据权利要求9所述的存储装置，其中，所述控制电路被配置为响应于所述控制信号而改变提供给所述输入缓冲器的所述参考电压的值。
11.根据权利要求8所述的存储装置，其中，在所述信号线上传输的所述信号包括时钟信号对和命令/地址信号中的至少一者。
12.根据权利要求8所述的存储装置，其中，所述信号线的所述片内终结状态信息指示共享所述信号线的所述存储装置和所述另一存储装置是否都处于所述未终结的片内终结状态。
13.根据权利要求8所述的存储装置，其中，所述信号线的所述片内终结状态信息指示共享所述信号线的所述存储装置和所述另一存储装置中的至少一个是否处于所述终结的片内终结状态。
14.一种操作存储控制器的方法，所述存储控制器被配置为控制多区块存储设备中包括的并共享信号线的多个区块的操作，所述方法包括：
接收对所述多个区块进行存储访问的存储请求；
根据所述存储请求将所述多个区块中的一个区块识别为将执行数据处理操作的目标区块；
确定共享所述信号线的所述多个区块中的全部区块是否都将在未终结的片内终结状态下操作；
当确定出所述多个区块中并非全部区块都将在所述未终结的片内终结状态下操作时，基于所述目标区块，确定共享所述信号线的所述多个区块中的哪些区块将在终结的片内终结状态下操作；
将由所述多个区块共享的所述信号线的片内终结状态信息广播到包括在所述多个区块中的所有存储装置，其中，所述片内终结状态信息指示所述多个区块中的哪些区块将在所述未终结的片内终结状态下操作以及所述多个区块中的哪些区块将在所述终结的片内终结状态下操作；以及
在所述多个区块的每个所述存储装置中，基于所述片内终结状态信息控制片内终结设置，
其中，当所述片内终结状态信息指示共享所述信号线的所述多个区块都处于所述未终结的片内终结状态时，在所述信号线上传输的信号被端接至等于电源电压的第一电压电平，并且
当所述片内终结状态信息指示共享所述信号线的所述多个区块中的任何一个区块处于所述终结的片内终结状态时，在所述信号线上传输的所述信号被端接至与所述电源电压的一半对应的第二电压电平。
15.根据权利要求14所述的方法，其中，使用模式寄存器设置命令通过由所述多个区块共享的命令/地址总线来广播所述片内终结状态信息。
16.根据权利要求14所述的方法，其中，在所述信号线上传输的所述信号包括时钟信号对和命令/地址信号中的至少一者。
17.一种被配置为控制多个区块的操作的存储控制器，所述多个区块被包括在多区块存储设备中并共享信号，所述存储控制器包括：
处理器，所述处理器被配置为接收对所述多个区块进行存储访问的存储请求，并根据所述存储请求将所述多个区块中的一个区块识别为用于执行数据处理操作的目标区块；以及
片内终结控制逻辑，所述片内终结控制逻辑被配置为将由所述多个区块共享的信号线的片内终结状态信息广播到所述多个区块的所有存储装置，并基于所述片内终结状态信息改变所述多个区块的所述存储装置中的至少一个存储装置的片内终结设置，
其中，所述片内终结控制逻辑被配置为确定共享所述信号线的所述多个区块中的全部区块是否都将在未终结的片内终结状态下操作，并且当确定出所述多个区块中的并非全部区块都在所述未终结的片内终结状态下操作时，基于所述目标区块，确定共享所述信号线的所述多个区块中的哪些区块将在终结的片内终结状态下操作。
18.根据权利要求17所述的存储控制器，其中，所述片内终结控制逻辑被配置为使用模式寄存器设置命令经由命令/地址总线来广播所述片内终结状态信息。
19.根据权利要求17所述的存储控制器，其中，由所述多个区块共享的所述信号线被配置为发送时钟信号对和命令/地址信号中的至少一者。
CN201910202222.4A 2018-03-27 2019-03-18 存储装置、其操作方法、存储控制器及其操作方法 Active CN110310681B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180035367 2018-03-27
KR10-2018-0035367 2018-03-27
KR1020180132555A KR20190113507A (ko) 2018-03-27 2018-10-31 멀티-랭크들의 온-다이 터미네이션(odt) 셋팅을 최적화하는 방법 및 메모리 시스템
KR10-2018-0132555 2018-10-31

Publications (2)

Publication Number Publication Date
CN110310681A CN110310681A (zh) 2019-10-08
CN110310681B true CN110310681B (zh) 2023-09-08

Family

ID=68053820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910202222.4A Active CN110310681B (zh) 2018-03-27 2019-03-18 存储装置、其操作方法、存储控制器及其操作方法

Country Status (2)

Country Link
US (1) US10885950B2 (zh)
CN (1) CN110310681B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113507A (ko) 2018-03-27 2019-10-08 삼성전자주식회사 멀티-랭크들의 온-다이 터미네이션(odt) 셋팅을 최적화하는 방법 및 메모리 시스템
US11714576B2 (en) * 2020-10-29 2023-08-01 Micron Technology, Inc. Memory bus drive defect detection
CN114726457B (zh) * 2020-12-22 2023-07-18 华为技术有限公司 通信方法、电子装置、处理装置与电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194515A (zh) * 2010-02-23 2011-09-21 三星电子株式会社 片上终结电路、存储器件和模块及操练片上终结器方法
WO2016014212A1 (en) * 2014-07-23 2016-01-28 Intel Corporation Selective control of on-die termination in a multi-rank system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060129712A1 (en) 2004-12-10 2006-06-15 Siva Raghuram Buffer chip for a multi-rank dual inline memory module (DIMM)
KR100805696B1 (ko) * 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
US20070260841A1 (en) 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
JP2010192030A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
US9153296B2 (en) * 2010-06-28 2015-10-06 Intel Corporation Methods and apparatuses for dynamic memory termination
US8988102B2 (en) 2011-02-02 2015-03-24 Rambus Inc. On-die termination
US8553469B2 (en) 2011-04-06 2013-10-08 Dell Products L.P. Memory buffer for buffer-on-board applications
KR101894469B1 (ko) * 2012-02-24 2018-10-04 에스케이하이닉스 주식회사 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
US9099165B1 (en) 2012-05-02 2015-08-04 Inphi Corporation Single chip mixed memory for dynamic replacement of DRAM bad cell
US8928349B2 (en) * 2012-07-25 2015-01-06 Samsung Electronics Co., Ltd. On-die termination circuit, semiconductor memory device and memory system
US20150089127A1 (en) 2013-09-23 2015-03-26 Kuljit S. Bains Memory broadcast command
KR20160056618A (ko) * 2014-11-12 2016-05-20 삼성전자주식회사 온다이 터미네이션 회로 및 온다이 터미네이션 방법
KR20170037705A (ko) 2015-09-25 2017-04-05 삼성전자주식회사 입력 신호들을 랭크별로 제어하는 메모리 버퍼를 갖는 메모리 모듈
KR20190099933A (ko) * 2018-02-20 2019-08-28 삼성전자주식회사 외부의 전압을 기반으로 동작 모드를 결정하는 메모리 장치 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194515A (zh) * 2010-02-23 2011-09-21 三星电子株式会社 片上终结电路、存储器件和模块及操练片上终结器方法
WO2016014212A1 (en) * 2014-07-23 2016-01-28 Intel Corporation Selective control of on-die termination in a multi-rank system

Also Published As

Publication number Publication date
US20190304517A1 (en) 2019-10-03
US10885950B2 (en) 2021-01-05
CN110310681A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
US10991446B2 (en) Electronic device performing training on memory device by rank unit and training method thereof
CN110534140B (zh) 存储器装置、存储器系统和存储器装置的操作方法
KR102438991B1 (ko) 메모리 장치 및 그것의 동작 방법
CN110310681B (zh) 存储装置、其操作方法、存储控制器及其操作方法
CN101180617B (zh) 用于易失性和非易失性存储器设备的存储器接口
US10978170B2 (en) Method and system for monitoring information of a memory module in real time
CN109817252B (zh) 用于支持命令总线训练模式的存储装置及操作其的方法
US11023142B2 (en) Channel optimized storage modules
KR102407439B1 (ko) 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩
KR20160075094A (ko) 메모리 컨트롤러와 이를 포함하는 메모리 시스템
CN115050401A (zh) 灵活dll（延迟锁相环）校准
US20220093144A1 (en) Method and memory system for optimizing on-die termination settings of multi-ranks in a multi-rank memory device
US10929064B2 (en) Methods of operating mixed device type memory modules, and processors and systems configured for operating the same
CN104054133A (zh) 经由每dram可寻址性模式的多用途寄存器编程
CN111145812A (zh) 存储器装置及其操作方法
KR102110572B1 (ko) 커맨드 버스 트레이닝 모드를 지원하는 메모리 장치 및 그 동작 방법
US20230342050A1 (en) Memory system for optimizing on-die termination settings of multi-ranks, method of operation of memory system, and memory controller
CN116954493A (zh) 存储器系统、存储器系统的操作方法及电子装置
KR102206320B1 (ko) 메모리 카드 및 메모리 카드와 통신하는 인터페이스 회로
KR20230151422A (ko) 멀티-랭크들의 온-다이 터미네이션(odt) 셋팅을 최적화하는 메모리 시스템, 메모리 시스템의 동작 방법 및 메모리 컨트롤러

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant