CN111341367A - 一种存储设备的控制方法及存储设备、电子设备 - Google Patents

一种存储设备的控制方法及存储设备、电子设备 Download PDF

Info

Publication number
CN111341367A
CN111341367A CN201811549785.2A CN201811549785A CN111341367A CN 111341367 A CN111341367 A CN 111341367A CN 201811549785 A CN201811549785 A CN 201811549785A CN 111341367 A CN111341367 A CN 111341367A
Authority
CN
China
Prior art keywords
pin
target
memory cell
command
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811549785.2A
Other languages
English (en)
Inventor
徐博声
郭丹
邓恩华
李志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Longsys Electronics Co Ltd
Original Assignee
Shenzhen Longsys Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Longsys Electronics Co Ltd filed Critical Shenzhen Longsys Electronics Co Ltd
Priority to CN201811549785.2A priority Critical patent/CN111341367A/zh
Priority to PCT/CN2019/096434 priority patent/WO2020125002A1/zh
Publication of CN111341367A publication Critical patent/CN111341367A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种存储设备的控制方法，存储设备包括控制器以及至少一个存储单元组，控制器包括至少一个片选引脚、命令引脚、地址引脚及若干个数据引脚；存储单元组包括至少两个存储单元，每个片选引脚电连接一个存储单元组；至少一个存储单元组中的每个存储单元分别与命令引脚、地址引脚及若干个数据引脚电连接；该控制方法包括：向目标存储单元组发送通知命令，以通知目标存储单元组中的所有存储单元将进行目标存储单元选择；以及向目标存储单元组发送地址命令，以选中目标存储单元。本发明中，一个片选可以控制多个存储单元，克服存储设备自身的片选数量的限制。

Description

一种存储设备的控制方法及存储设备、电子设备
技术领域
本发明的所公开实施例涉及存储技术领域，且更具体而言，涉及一种存储设备的控制方法及存储设备、电子设备。
背景技术
在存储技术领域中，固态存储设备以高速率、体积小等特点成为不同电子设备的重要选择，例如，计算机、智能手机等。目前固态存储设备中，通常采用一个片选信号控制一个Flash芯片。然而，对于固态存储设备而言，自身的片选引脚数量有限，进而受片选引脚数量的限制，允许操作的Flash芯片的数量也受到限制，并且，由于每个Flash芯片连接一个片选引脚，使得固态存储设备的成本增加。因为每个片选只能连接一个Flash芯片，使得固态存储设备的存储容量受到极大的限制，难以制作大存储容量的固态存储设备。
发明内容
有鉴于此，本发明提出了一种存储设备的控制方法及存储设备、电子设备，以解决上述技术问题。
根据本发明的第一方面，提供了一种存储设备的控制方法，存储设备包括控制器以及至少一个存储单元组，所述控制器包括至少一个片选引脚、命令引脚、地址引脚及若干个数据引脚。所述存储单元组包括至少两个存储单元，每个所述片选引脚电连接一个所述存储单元组；所述至少一个存储单元组中的每个存储单元分别与所述命令引脚、所述地址引脚及所述若干个数据引脚电连接；该控制方法包括：向目标存储单元组发送通知命令，以通知目标存储单元组中的所有存储单元将进行目标存储单元选择；以及向目标存储单元组发送地址命令，以选中目标存储单元。
根据本发明的第二方面，提供了一种存储设备。该存储设备包括：控制器，包括至少一个片选引脚、命令引脚、地址引脚及若干个数据引脚；以及至少一个存储单元组，所述存储单元组包括至少两个存储单元，所述至少一个存储单元组中的每个存储单元分别与所述命令引脚、所述地址引脚及所述若干个数据引脚电连接；每个所述片选引脚与一个所述存储单元组电连接。
根据本发明的第三方面，提供了一种电子设备。该电子设备包括第二方面中的存储设备。
本发明的有益效果有：每个存储单元组包括至少两个存储单元，每个存储单元组与一个片选引脚电连接，并且每个存储单元组中的每个存储单元分别与命令引脚、地址引脚和数据引脚，通过向目标存储单元组发送通知命令，通知目标存储单元组中的存储单元将进行目标存储单元的选择，并通过向目标存储单元组发送地址命令，选中目标存储单元，实现一个片选控制多个存储单元，克服存储设备自身的片选数量的限制，在制备更大容量的存储设备时，不需要增加更多的片选，从而降低了成本。
附图说明
图1是本发明实施例的存储设备的示意图。
图2是根据本发明一实施例的存储设备的控制方法的流程图。
图3是根据本发明另一实施例的存储设备的控制方法的流程图。
图4是图1中的存储设备的状态示意图。
图5是图1中的存储设备的状态示意图。
具体实施方式
本说明书及权利要求书通篇中所用的某些用语指代特定部件。如所属领域的技术人员可以理解的是，电子设备制造商可利用不同名称来指代同一个部件。本文并非以名称来区分部件，而是以功能来区分部件。在以下说明书及权利要求书中，用语“包括”是开放式的限定词语，因此其应被解释为意指“包括但不限于…”。另外，用语“耦合”旨在意指间接电连接或直接电连接。因此，当一个装置耦合到另一装置时，则这种连接可以是直接电连接或通过其他装置及连接部而实现的间接电连接。
为了方便理解本发明，先对本发明的存储设备进行详细说明。
本发明所涉及的存储设备100包括但不限于SD(Secure Digital Memory Card)卡、TF(Trans-flash Card)卡、MMC(Multi-Media Card)卡、EMMC(Embedded Multi MediaCard)卡，EMCP(Embedded Multi-Chip Package)卡、CF(Compact Flash)卡、U盘(USB FlashDrive)、SSD(固态硬盘，Solid State Drive)。
如图1所示，是本发明实施例的存储设备的示意图。存储设备100包括至少一个存储单元组，例如，存储单元组121、存储单元组122等，以及控制器110。每个存储单元组包括至少两个存储单元，例如，存储单元组121包括存储单元1211-121n；存储单元组122包括存储单元1221-122n。在一示例中，每个存储单元(1211-121n,1221-122n)为一个独立的存储晶粒(die)，例如，存储单元(1211-121n,1221-122n)可以为Flash芯片，更具体地为Nandflash晶粒。
控制器110包括至少一个片选引脚，例如，片选引脚111a、片选引脚112a等。每个存储单元组与一个片选引脚电连接，例如，存储单元组121与片选引脚111a电连接，存储单元组122与片选引脚112a电连接。换句话说，至少一个片选引脚中的每个片选引脚与一个存储单元组电连接，即存储单元组与片选引脚一一对应。控制器110还包括命令引脚111b、地址引脚111c和若干个数据引脚111d。存储单元组(121、122)中的每个存储单元(1211-121n，1221-122n)分别与命令引脚111b、地址引脚111c和若干个数据引脚111d电连接。在一示例中，数据引脚111d的数量为8个。
为了清楚理解本申请，本发明的“目标存储单元”指的是控制器110即将对其进行相关操作的存储单元，例如，对其读、写、擦除、垃圾回收、空闲快加速等的存储单元。“目标存储单元组”指的是与该目标存储单元所电连接的片选引脚电连接的所有存储单元的组合，即“目标存储单元”所在的存储单元组为目标存储单元组。
当控制器110需对某个存储单元组中的存储单元进行相关操作，例如，读写等，控制器110通过片选引脚发送片选指令，以使得该存储单元组被选中。此时，该存储单元组为目标存储单元组。例如，控制器110将需对存储单元组121中的存储单元进行相关操作，通过片选引脚111a发送片选指令，进而存储单元组121被选中，即存储单元组121为目标存储单元组。控制器110通过命令引脚111b、地址引脚111c和若干个数据引脚111d向存储单元组121发送相关命令，以使得存储单元组121中的一个存储单元被选中，下面将进行详细描述。
需要注意的是，虽然图1中，存储单元组121和存储单元组122均示出包括n(n大于等于2)个存储单元，但是在其他实施例中，存储单元组121和存储单元组122所包含的存储单元的数量可以不同。同时，在图1中的控制器110中，为了清楚简洁，用一个圆点表示若干个数据引脚111d。
如图1所示，每个存储单元组中的存储单元分别与该存储单元组所电连接的片选引脚电连接。以存储单元组121为例进行说明，存储单元组121中的每个存储单元1211-121n分别与片选引脚111a电连接，从而实现存储单元组121与片选引脚111a电连接。同时，存储单元组121中的每个存储单元1211-121n分别与命令引脚111b、地址引脚111c和若干个数据引脚111d电连接，从而实现存储单元组121与命令引脚111b、地址引脚111c和若干个数据引脚111d电连接。
如图2所示，是根据本发明一实施例的存储设备的控制方法的流程图，在本实施例中，该控制方法200的执行主体为图1中的控制器110。下面结合图1进行说明，该控制方法包括：
步骤210：向目标存储单元组发送通知命令，以通知目标存储单元组中的所有存储单元将进行目标存储单元选择。
如上所述，“目标存储单元”指的是控制器110即将对其进行相关操作的存储单元，例如，对其读、写、擦除、垃圾回收、空闲快加速等的存储单元。“目标存储单元组”指的是与该目标存储单元所电连接的片选引脚电连接的所有存储单元的组合，即“目标存储单元”所在的存储单元组为目标存储单元组。
以上述目标存储单元组为存储单元组121为例，在向目标存储单元组121发送通知命令后，控制器110通知目标存储单元组121中的存储单元1211-121n进行目标存储单元选择。
在一实施例中，步骤210包括：拉高命令引脚的电压，拉低地址引脚的电压；以及通过数据引脚向目标存储单元组发送通知命令。以上述目标存储单元组为存储单元组121为例，控制器110拉高命令引脚111b的电压，拉低地址引脚111c的电压，进而通过数据引脚111d向目标存储单元组121发送通知命令，此时，目标存储单元组121中的存储单元1211-121n接收该通知命令，了解到将进行目标存储单元的选择。
在一示例中，控制器110拉高命令引脚111b的电压，即向命令引脚111b发送电平为高的信号，换句话说，控制器110拉高命令引脚111b。在一示例中，控制器110拉低地址引脚111c的电压，即向地址引脚111c发送电平由为低的信号，换句话说，控制器110拉低地址引脚111c。
在一实施例中，通知命令占用1比特。通知命令为00000000时，意味着通知目标存储单元组进行目标存储单元的选择，或者命令位为00000001时，意味着通知目标存储单元组进行目标存储单元的选择。
以上述目标存储单元组为存储单元组121为例，在发送通知命令时，存储单元组121接收该通知命令，了解到将进行目标存储单元的选择。
步骤220：向目标存储单元组发送地址命令，以选中目标存储单元。
地址命令中包括目标存储单元的地址，以使目标存储单元组中的存储单元根据该地址，判断是否为目标存储单元。
继续以上述目标存储单元组为存储单元组121为例，在向目标存储单元组121发送通知命令后，控制器110通知目标存储单元组121中的存储单元1211-121n进行目标存储单元的选择。随后，控制器110向目标存储单元组121发送地址命令。此时，目标存储单元组121中的存储单元1211-121n分别接收该地址命令，并根据该地址命令中的地址信息判断自身是否被选中，也就是说，目标存储单元组121中的存储单元1211-121n根据该地址命令判断自身是否为目标存储单元。假设存储单元1211被选中，存储单元1211根据该地址命令确定自身为目标存储单元。
在一实施例中，步骤220包括：拉低命令引脚的电压，拉高地址引脚的电压；通过数据引脚向目标存储单元组发送地址命令，以根据地址命令所包含的地址信息选中目标存储单元。以上述目标存储单元组为存储单元组121为例，控制器110拉低命令引脚111b的电压，拉高地址引脚111c的电压，进而通过数据引脚111d向目标存储单元组121发送地址命令，此时，目标存储单元组121中的存储单元1211-121n接收该地址命令，并根据该地址命令中的地址信息判断自身是否被选中，也就是说，存储单元1211-121n根据该地址命令判断自身是否为目标存储单元。假设存储单元1211被选中，存储单元1211根据该地址命令确定自身为目标存储单元。
在一示例中，控制器110拉高地址引脚111c的电压，即向地址引脚111c发送电平为高的信号，换句话说，控制器110拉高地址引脚111c。在一示例中，控制器110拉低命令引脚111b的电压，即向命令引脚111b发送电平为低的信号，换句话说，控制器110拉低命令引脚111b。
在一实施例中，地址命令占用1比特。假设目标存储单元组为存储单元组121，而存储单元组121包括两个存储单元，例如，存储单元1211和存储单元1212，存储单元1211的地址为00000000；存储单元1212的地址为00000001。在一示例中，若接收到地址命令中的地址为00000000时，表示存储单元1211被选中；若接收到地址命令中的地址为00000001时，表示存储单元1212被选中。
假设存储单元组121中包括3个存储单元，即存储单元1211、存储单元1212和存储单元1213，此时，存储单元1211的地址为00000000；存储单元1212的地址为00000001；存储单元组1213的地址为00000010。若接收到的地址命令中的地址为00000000，则表示存储单元1211被选中；若接收到的地址命令中的地址为00000001时，表示存储单元1212被选中；若接收到的地址命令中的地址为00000010时，表示存储单元1213被选中。
在本实施例中，每个存储单元组包括至少两个存储单元，每个存储单元组与一个片选引脚电连接，并且每个存储单元组中的每个存储单元分别与命令引脚、地址引脚和数据引脚，通过向目标存储单元组发送通知命令，通知目标存储单元组中的存储单元将进行目标存储单元的选择，并通过向目标存储单元组发送地址命令，选中目标存储单元，实现控制多个存储单元，克服存储设备自身的片选数量的限制，降低成本。
如图3所示，是根据本发明另一实施例的存储设备的控制方法的流程图，在本实施例中，该控制方法300的执行主体为图1中的控制器110。在上述图1的存储设备的基础上，存储设备100包括至少两个存储单元组，例如，存储单元组121和存储单元组122。控制器110包括至少两个片选引脚，例如，片选引脚111a和片选引脚111b。下面结合图1进行说明，该控制方法300包括：
步骤310：向所述至少两个存储单元组发送片选指令，以选中目标存储单元组中的所有存储单元。
如上所述，“目标存储单元”指的是控制器110即将对其进行相关操作的存储单元，例如，对其读、写、擦除、垃圾回收、空闲快加速等的存储单元。“目标存储单元组”指的是与该目标存储单元所电连接的片选引脚电连接的所有存储单元的组合，即“目标存储单元”所在的存储单元组为目标存储单元组。
片选命令包括每个片选引脚的电压信息，至少两个存储单元组根据该电压信息判断自己是否为目标存储单元组。
以目标存储单元组为存储单元组121为例，控制器110向存储单元组121发送片选指令，此时，存储单元组121接收片选指令，判断自身为目标存储单元组，进而如图4所示，存储单元组121中的存储单元1211-121n被选中(图中灰色表示被选中)。
在一实施例中，步骤310包括：拉低与目标存储单元组所电连接的目标片选引脚的电压；以及拉高除目标片选引脚外的其它片选引脚的电压，以选中目标存储单元组中的所有存储单元。以目标存储单元组为存储单元组121为例，与存储单元组121电连接的片选引脚111a为目标片选引脚，控制器110拉低目标片选引脚111a，并拉高其他片选引脚，例如，片选引脚111b，此时，如图4所示，存储单元组121中的存储单元1211-121n被选中(图中灰色表示被选中)。相反地，拉高目标片选引脚110a，则取消目标存储单元组121。
在一示例中，片选指令包括电平为低的信号，换句话说，控制器110拉低目标片选引脚的电压。
步骤320：向目标存储单元组发送通知命令，以通知目标存储单元组中的所有存储单元将进行目标存储单元选择。
以上述目标存储单元组为存储单元组121为例，在发送片选指令后，存储单元组121中的存储单元1211-121n被选中，随后，控制器110向目标存储单元组121发送通知命令，控制器110通知目标存储单元组121中的存储单元1211-121n将进行目标存储单元选择。
在一实施例中，步骤320包括：拉高命令引脚的电压，拉低地址引脚的电压；通过数据引脚向目标存储单元组发送通知命令。以上述目标存储单元组为存储单元组121为例，控制器110拉高命令引脚111b的电压，拉低地址引脚111c的电压，进而通过数据引脚111d向目标存储单元组121发送通知命令，此时，目标存储单元组121中的存储单元1211-121n接收该通知命令，了解到将进行目标存储单元的选择。
在一示例中，控制器110拉高命令引脚111b的电压，即向命令引脚111b发送电平为高的信号，换句话说，控制器110拉高命令引脚111b。在一示例中，控制器110拉低地址引脚111c的电压，即向地址引脚111c发送电平由为低的信号，换句话说，控制器110拉低地址引脚111c。
在一实施例中，通知命令占用1比特。通知命令为00000000时，意味着通知目标存储单元组进行目标存储单元的选择，或者命令位为00000001时，意味着通知目标存储单元组进行目标存储单元的选择。
以上述目标存储单元组为存储单元组121为例，在发送通知命令时，存储单元组121接收该通知命令，了解到将进行目标存储单元的选择。
步骤330：向目标存储单元组发送地址命令，以选中目标存储单元。
地址命令中包括目标存储单元的地址，以使目标存储单元组中的存储单元根据该地址，判断是否为目标存储单元。
继续以上述目标存储单元组为存储单元组121为例，在向目标存储单元组121发送通知命令后，控制器110通知目标存储单元组121中的存储单元1211-121n将进行目标存储单元的选择。随后，控制器110向目标存储单元组121发送地址命令。此时，目标存储单元组121中的存储单元1211-121n分别接收该地址命令，并根据该地址命令中的地址信息判断自身是否被选中，也就是说，目标存储单元组121中的存储单元1211-121n根据该地址命令判断自身是否为目标存储单元。如图5所示，假设存储单元1211被选中，存储单元1211根据该地址命令确定自身为目标存储单元。
在一实施例中，步骤330包括：拉低命令引脚的电压，拉高地址引脚的电压；通过数据引脚向目标存储单元组发送地址命令，以根据地址命令所包含的地址信息选中目标存储单元。以上述目标存储单元组为存储单元组121为例，控制器110拉低命令引脚111b的电压，拉高地址引脚111c的电压，进而通过数据引脚111d向目标存储单元组121发送地址命令，此时，目标存储单元组121中的存储单元1211-121n接收该地址命令，并根据该地址命令中的地址信息判断自身是否被选中，也就是说，存储单元1211-121n根据该地址命令判断自身是否为目标存储单元。假设存储单元1211被选中，存储单元1211根据该地址命令确定自身为目标存储单元。
在一示例中，控制器110拉高地址引脚111c的电压，即向地址引脚111c发送电平为高的信号，换句话说，控制器110拉高地址引脚111c。在一示例中，控制器110拉低命令引脚111b的电压，即向命令引脚111b发送电平为低的信号，换句话说，控制器110拉低命令引脚111b。
在一实施例中，地址命令占用1比特。假设目标存储单元组为存储单元组121，而存储单元组121包括两个存储单元，例如，存储单元1211和存储单元1212，存储单元1211的地址为00000000；存储单元1212的地址为00000001。在一示例中，若接收到地址命令中的地址为00000000时，表示存储单元1211被选中；若接收到地址命令中的地址为00000001时，表示存储单元1212被选中。
假设存储单元组121中包括3个存储单元，即存储单元1211、存储单元1212和存储单元1213，此时，存储单元1211的地址为00000000；存储单元1212的地址为00000001；存储单元组1213的地址为00000010。若接收到的地址命令中的地址为00000000，则表示存储单元1211被选中；若接收到的地址命令中的地址为00000001时，表示存储单元1212被选中；若接收到的地址命令中的地址为00000010时，表示存储单元1213被选中。
在本实施例中，每个存储单元组包括至少两个存储单元，每个存储单元组与一个片选引脚电连接，并且每个存储单元组中的每个存储单元分别与命令引脚、地址引脚和数据引脚，通过发送片选指令，确定目标存储单元组，向目标存储单元组发送通知命令，通知目标存储单元组中的存储单元将进行目标存储单元的选择，并通过向目标存储单元组发送地址命令，选中目标存储单元，实现一个片选控制多个存储单元，克服存储设备自身的片选数量的限制，降低成本。
进一步地，在一实施例中，在上述实施例的基础上，在向目标存储单元组发送地址命令，以选中目标存储单元之后，控制方法200或300还包括：根据主机和/或控制器的操作指令，对目标存储单元执行相应操作。主机的操作指令指的是由外部主机下发给存储设备的操作指令，具体包括但不限于读、写、擦除等。控制器的操作指令指的是控制器执行自身固件所产生的操作指令，具体包括但不限于垃圾回收、空闲块加速等。
本发明还提供一种存储设备。在一实施例中，该存储设备为上述实施例中的存储设备，即图1的存储设备100，具体说明详见上述实施例，在此不再赘述。
本发明还提供一种电子设备。该电子设备可以为计算机、智能手机、平板电脑、照相机、摄像机、机顶盒、智能家居、车载电子产品等。该电子设备包括上述实施例的存储设备，即图1的存储设备100，具体说明详见上述实施例，在此不再赘述。
所属领域的技术人员易知，可在保持本发明的教示内容的同时对装置及方法作出诸多修改及变动。因此，以上公开内容应被视为仅受随附权利要求书的范围的限制。

Claims (11)

1.一种存储设备的控制方法，所述存储设备包括控制器以及至少一个存储单元组，所述控制器包括至少一个片选引脚、命令引脚、地址引脚及若干个数据引脚；其特征在于，所述存储单元组包括至少两个存储单元，每个所述片选引脚电连接一个所述存储单元组；所述至少一个存储单元组中的每个存储单元分别与所述命令引脚、所述地址引脚及所述若干个数据引脚电连接；所述控制方法包括：
向目标存储单元组发送通知命令，以通知所述目标存储单元组中的所有存储单元将进行目标存储单元选择；以及
向所述目标存储单元组发送地址命令，以选中所述目标存储单元。
2.根据权利要求1所述的控制方法，其特征在于：所述存储设备包括至少两个存储单元组，所述控制器包括至少两个片选引脚；每个所述片选引脚电连接一个所述存储单元组；
在向所述目标存储单元组发送通知命令之前，所述控制方法还包括：
向所述至少两个存储单元组发送片选指令，以选中所述目标存储单元组中的所有存储单元。
3.根据权利要求1所述的控制方法，其特征在于：在向所述目标存储单元组发送地址选择命令，以选中所述目标存储单元之后，所述控制方法还包括：
根据主机和/或控制器的操作指令，对所述目标存储单元执行相应操作。
4.根据权利要求1-3任一项所述的控制方法，其特征在于：向所述目标存储单元组发送通知命令，包括：
拉高所述命令引脚的电压，拉低所述地址引脚的电压；以及
通过所述数据引脚向所述目标存储单元组发送所述通知命令。
5.根据权利要求1-3任一项所述的控制方法，其特征在于：向所述目标存储单元组中发送地址命令，以选中所述目标存储单元，包括：
拉低命令引脚的电压，拉高地址引脚的电压；以及
通过所述数据引脚向所述目标存储单元组发送所述地址命令，以根据所述地址命令所包含的地址信息选中所述目标存储单元。
6.根据权利要求2所述的控制方法，其特征在于：所述向所述目标存储单元组发送片选指令，以选中所述目标存储单元组中的所有存储单元，包括：
拉低与所述目标存储单元组所电连接的目标片选引脚的电压；以及
拉高除所述目标片选引脚外的其它片选引脚的电压，以选中所述目标存储单元组中的所有存储单元。
7.根据权利要求1所述的控制方法，其特征在于：所述通知命令和所述地址命令分别占用1比特。
8.根据权利要求1所述的控制方法，其特征在于：每个所述存储单元为一个独立的存储晶粒。
9.一种存储设备，其特征在于：所述存储设备包括：
控制器，包括至少一个片选引脚、命令引脚、地址引脚及若干个数据引脚；以及
至少一个存储单元组，所述存储单元组包括至少两个存储单元，所述至少一个存储单元组中的每个存储单元分别与所述命令引脚、所述地址引脚及所述若干个数据引脚电连接；
每个所述片选引脚与一个所述存储单元组电连接。
10.根据权利要求9所述的存储设备，其特征在于，所述控制器用于执行如权利要求1-8中任一项所述的控制方法。
11.一种电子设备，其特征在于：包括如权利要求9-10中任一项所述的存储设备。
CN201811549785.2A 2018-12-18 2018-12-18 一种存储设备的控制方法及存储设备、电子设备 Pending CN111341367A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811549785.2A CN111341367A (zh) 2018-12-18 2018-12-18 一种存储设备的控制方法及存储设备、电子设备
PCT/CN2019/096434 WO2020125002A1 (zh) 2018-12-18 2019-07-17 一种存储设备的控制方法及存储设备、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811549785.2A CN111341367A (zh) 2018-12-18 2018-12-18 一种存储设备的控制方法及存储设备、电子设备

Publications (1)

Publication Number Publication Date
CN111341367A true CN111341367A (zh) 2020-06-26

Family

ID=71100230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811549785.2A Pending CN111341367A (zh) 2018-12-18 2018-12-18 一种存储设备的控制方法及存储设备、电子设备

Country Status (2)

Country Link
CN (1) CN111341367A (zh)
WO (1) WO2020125002A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022213873A1 (zh) * 2021-04-07 2022-10-13 华为技术有限公司 存储装置和处理数据的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070008763A1 (en) * 2005-07-11 2007-01-11 Choi Jung-Hwan Memory module and memory system having the same
US20090168525A1 (en) * 2007-12-27 2009-07-02 Pliant Technology, Inc. Flash memory controller having reduced pinout
CN107039058A (zh) * 2017-01-04 2017-08-11 华邦电子股份有限公司 存储器装置
CN107507637A (zh) * 2017-09-18 2017-12-22 深圳市江波龙电子有限公司 一种低功耗双列直插式存储器及其增强驱动方法
CN107767899A (zh) * 2016-08-16 2018-03-06 爱思开海力士有限公司 半导体器件、半导体系统及其方法
CN107799156A (zh) * 2016-09-01 2018-03-13 三星电子株式会社 具有纠错的半导体存储器设备及操作其的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096268B1 (ko) * 2010-04-01 2011-12-22 주식회사 하이닉스반도체 커맨드디코더 및 반도체 메모리 장치
KR20130011138A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 모노 랭크와 멀티 랭크로 호환 가능한 메모리 장치
US9780782B2 (en) * 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070008763A1 (en) * 2005-07-11 2007-01-11 Choi Jung-Hwan Memory module and memory system having the same
US20090168525A1 (en) * 2007-12-27 2009-07-02 Pliant Technology, Inc. Flash memory controller having reduced pinout
CN107767899A (zh) * 2016-08-16 2018-03-06 爱思开海力士有限公司 半导体器件、半导体系统及其方法
CN107799156A (zh) * 2016-09-01 2018-03-13 三星电子株式会社 具有纠错的半导体存储器设备及操作其的方法
CN107039058A (zh) * 2017-01-04 2017-08-11 华邦电子股份有限公司 存储器装置
CN107507637A (zh) * 2017-09-18 2017-12-22 深圳市江波龙电子有限公司 一种低功耗双列直插式存储器及其增强驱动方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022213873A1 (zh) * 2021-04-07 2022-10-13 华为技术有限公司 存储装置和处理数据的方法

Also Published As

Publication number Publication date
WO2020125002A1 (zh) 2020-06-25

Similar Documents

Publication Publication Date Title
US20190138233A1 (en) Memory controller and storage device including the same
US11150811B2 (en) Data storage apparatus performing flush write operation, operating method thereof, and data processing system including the same
US10838653B2 (en) Electronic device and operating method thereof
CN109992201B (zh) 数据存储设备及其操作方法
US10698830B2 (en) Obtaining data in a nonvolatile memory device through the use of descriptors
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
TW202038083A (zh) 通用快閃儲存記憶體模組、控制器及具有進階倍速寫入緩衝器之電子裝置，以及用於操作記憶體模組之方法
US10698819B2 (en) Memory system and operating method thereof
US10754552B2 (en) Data storage device and operating method thereof
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
US20190347196A1 (en) Memory system, operating method thereof, and electronic device
US8883521B2 (en) Control method of multi-chip package memory device
KR20190085644A (ko) 데이터 처리 시스템 및 그것의 동작 방법
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
CN109213434B (zh) 数据储存装置以及其操作方法
CN111341367A (zh) 一种存储设备的控制方法及存储设备、电子设备
US20120117430A1 (en) Memory card
KR20160004728A (ko) 메모리 시스템 및 데이터 저장 장치
US11847325B2 (en) Semiconductor integrated apparatus, operating method thereof and data processing apparatus including the same
US10606509B2 (en) Data storage device managing write tag, writing operation method thereof, and storage system including the same
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US20080162479A1 (en) Memory card system and method for transmitting background information thereof
US8341334B2 (en) Flash memory apparatus and method for operating the same and data storage system
US10929055B2 (en) Memory system and operating method thereof
CN111367465A (zh) 一种存储设备的控制方法及存储设备、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200626