CN110021523B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN110021523B
CN110021523B CN201811449221.1A CN201811449221A CN110021523B CN 110021523 B CN110021523 B CN 110021523B CN 201811449221 A CN201811449221 A CN 201811449221A CN 110021523 B CN110021523 B CN 110021523B
Authority
CN
China
Prior art keywords
forming region
effect transistor
transistor forming
field effect
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811449221.1A
Other languages
English (en)
Other versions
CN110021523A (zh
Inventor
槙山秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN110021523A publication Critical patent/CN110021523A/zh
Application granted granted Critical
Publication of CN110021523B publication Critical patent/CN110021523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开涉及一种制造半导体器件的方法，以用于提高半导体器件的可靠性。在制造半导体器件的方法中，氮被引入到衬底的表面中，并且牺牲膜在与存储器晶体管形成区域不同的场效应晶体管形成区域中的表面上被形成。之后，牺牲膜被移除以移除在场效应晶体管形成区域中衬底的表面中引入的氮。

Description

制造半导体器件的方法
相关申请的交叉引用
包括说明书、附图和摘要的于2017年11月29日提交的日本专利申请No.2017-229011的公开，通过引用而整体并入本文。
技术领域
本发明涉及制造半导体器件的方法。例如，本发明被有效地用于包括非易失性存储器单元的半导体器件的制造技术。
背景技术
电可擦除并且可编程只读存储器(EEPROM)以及闪存均被广泛地用作电可写入以及可擦除的非易失性存储器单元。这种非易失性存储器单元包括由绝缘膜(诸如，氧化膜)或者在金属绝缘体半导体场效应晶体管(MISFET)的栅极电极下方的俘获绝缘膜所围绕的浮置栅极电极，并且使用被存储在浮置栅极电极或者俘获绝缘膜中的电荷状态作为存储信息。俘获绝缘膜是指可存储电荷的绝缘膜，并且示例性的包括氮化硅膜。金属氧化物-氮化物-氧化物半导体(MONOS)晶体管(存储器晶体管)被广泛的用作这种非易失性存储器单元。
例如，国际公开No.WO 2015/112245描述了包括非易失性存储器和场效应晶体管的半导体器件的制造技术。
发明内容
存储器晶体管的栅极绝缘膜被配置为有包括通过热氧化半导体衬底形成的氧化硅膜的下部膜，包括在下部膜上形成的氮化硅膜的电荷存储膜，以及包括在电荷存储膜上形成的氧化硅膜的上部膜。下部膜在NO或者N2O气氛中经受热处理以将氮引入到在下部膜与半导体衬底之间的界面中，以便提高非易失性存储器特性，诸如保持特性。然而，热处理被对整个半导体衬底(的整个表面)执行，并且因此可以改变或者恶化在与存储器晶体管的区域不同的区域中形成的场效应晶体管的特性。
其他目的和新颖特征将从本说明书的具体实施方式和附图中阐明。
在根据一个实施例的制造半导体器件的方法中，牺牲膜被形成在衬底的表面上(其中氮被偏析)、与存储器晶体管形成区域不同的场效应晶体管形成区域中，并且然后牺牲膜被移除，从而在衬底的表面中所偏析的氮在场效应晶体管形成区域中被移除。
根据一个实施例，半导体器件的可靠性可以被提高。
附图说明
图1是示出了第一实施例的半导体芯片的示意布局配置的电路框图。
图2是四个存储器单元(非易失性存储器单元)的电路图，其示出了第一电路块的非易失性存储器电路的一部分。
图3是示出了“2-聚技术”的视图。
图4是示出了2-聚技术的视图。
图5是示出了“1-聚技术”的视图(现有技术)。
图6是示出了1-聚技术的视图(现有技术)。
图7是示出了1-聚技术的视图(现有技术)。
图8是示出了1-聚技术的视图(现有技术)。
图9是示出了第一实施例的半导体器件的器件结构的截面视图。
图10是示出了第一实施例的半导体器件的制造过程的截面视图。
图11是示出了图10之后的半导体器件的制造过程的截面视图。
图12是示出了图11之后的半导体器件的制造过程的截面视图。
图13是示出了图12之后的半导体器件的制造过程的截面视图。
图14是示出了图13之后的半导体器件的制造过程的截面视图。
图15是示出了图14之后的半导体器件的制造过程的截面视图。
图16是示出了图15之后的半导体器件的制造过程的截面视图。
图17是示出了图16之后的半导体器件的制造过程的截面视图。
图18是示出了图17之后的半导体器件的制造过程的截面视图。
图19是示出了图18之后的半导体器件的制造过程的截面视图。
图20是示出了图19之后的半导体器件的制造过程的截面视图。
图21是示出了图20之后的半导体器件的制造过程的截面视图。
图22是示出了图21之后的半导体器件的制造过程的截面视图。
图23是示出了图22之后的半导体器件的制造过程的截面视图。
图24是示出了图23之后的半导体器件的制造过程的截面视图。
图25是示出了图24之后的半导体器件的制造过程的截面视图。
图26是示出了图25之后的半导体器件的制造过程的截面视图。
图27是示出了图26之后的半导体器件的制造过程的截面视图。
图28是示出了图27之后的半导体器件的制造过程的截面视图。
图29是示出了图28之后的半导体器件的制造过程的截面视图。
图30是示出了第二实施例的半导体器件的制造过程的截面视图。
图31是示出了图30之后的半导体器件的制造过程的截面视图。
图32是示出了图31之后的半导体器件的制造过程的截面视图。
图33是示出了图32之后的半导体器件的制造过程的截面视图。
图34是示出了图33之后的半导体器件的制造过程的截面视图。
图35是示出了低耐压场效应晶体管形成区域的平面布局配置的视图。
图36是沿着图35中线A-A的示意截面视图，示出了从元件隔离部分到掩埋绝缘层的区域中的大量刮削量的情况。
图37是沿着图36中线A-A的示意界面视图，示出了从元件隔离部分到掩埋绝缘层的区域中的少量刮削量的情况。
具体实施方式
尽管为了方便在必要时，可以在多个部分或实施例中分开描述以下实施例中的每个实施例，但是除了被具体定义的情况之外，它们并非彼此不相关，而是处于一个实施例是另一实施例的部分或全部修改、修改、详细解释、补充说明等的关系中。
在以下实施例的每个实施例中，当元件的数目以及其他量(包括数目、数字值、总数、以及范围)被提到时，除非被具体定义的情况以及数字被主要明确限于指定数量的情况之外，该数目并非限于特定数目。换句话说，数目可以不小于或者不大于所指定的数目。
在以下实施例的每个实施例中，除了具体定义的情况和原则上被认为构成元素必不可少的情况之外，本实施例的构成元素(包括元素步骤等)不一定是必不可少的。
类似地，在以下实施例中，当描述构成元素的形状，位置关系等时，除了特别定义的之外，除了具体定义的情况和原则上被认为不包括这种配置的情况之外，应该包括与这种形状等基本密切相关或类似的任何配置。数值和范围同样如此。
在用于解释实施例的所有附图中，具有相同功能的组件原则上由相同的数字表示并且重复描述被省略。针对更好的可视性，平面视图可以被绘制。
第一实施例
半导体芯片的布局配置
图1是示出了第一实施例的半导体芯片CHP的示意布局配置的电路框图。
电路块C1配置包括EEPROM和闪存的非易失性存储器电路，并且是多个存储器单元MC被形成为半导体元件的区域。
电路块C2配置输入-输出电路，并且是由大约3.3V电压所驱动的高耐压MISFET被形成为半导体元件的区域。
电路块C3配置包括中央处理器(CPU)和静态随机存取存储器(SRAM)的逻辑电路，并且是由大约0.75V电压所驱动的低耐压MISFET(具有比高耐压MISFET更低的耐受电压)被形成为半导体器件的区域。
存储器单元的电路配置
图2是四个存储器单元(非易失性存储器单元)MC的电路图，示出了电路块C1的非易失性存储器电路的一部分。
例如，一个存储器单元MC包括存储器晶体管MTr和选择晶体管STr，并且例如与存储器栅极线MG0、控制栅极线CG0、位线BL0、以及源极线SL0连接。存储器单元MC在由元件隔离部分所分隔的有源区域中被形成。在有源区域中，存储器单元MC的源区和漏区被主要形成。
在图2中，存储器栅极线MG0和MG1中的每个存储器栅极线在x方向上延伸，并且与在x方向上相邻的存储器单元MC连接。
控制栅极线CG0和CG1中的每个控制栅极线在x方向上延伸，并且与在x方向上相邻的存储器单元MC连接。
位线BL0和BL1中的每个位线在y方向上延伸，并且与在y方向上相邻的存储器单元MC连接。
源极线SL0和SL1中的每个源极线在y方向上延伸，并且与在方向上相邻的存储器单元MC连接。
将氮引入到存储器晶体管中的必要性
如上所述，存储器单元被配置有存储器晶体管和选择晶体管，以及将信息存储在存储器晶体管中。具体地，存储器晶体管包括在沟道形成区域上形成的第一势垒膜，在第一势垒膜上形成的电荷存储膜，在电荷存储膜上形成的第二势垒膜，以及在第二势垒膜上形成的存储器栅极电极。例如，电荷存储膜包括具有以氮化硅膜为代表的陷阱能级的绝缘膜。陷阱能级中电子的捕获增加了用于在沟道形成区域中形成反型层的阈值电压。因此，当电子被存储在电荷存储膜中时，被施加到存储器栅极电极的读取电压被预先设置，以使得其小于阈值电压。另一方面，当没有电子被存储在电荷存储膜中时，被施加到存储器栅极电极的读取电压被预先设置为大于阈值电压。作为结果，当读取电压被施加到存储器栅极电极时，反型层在沟道形成区域中是否被形成取决于是否有电子被存储在电荷存储膜中。即，当电子被存储在电荷存储膜中时，即使读取电压被施加到存储器栅极电极，反型层也不在沟道形成区域中被形成并且没有读取电流流动。另一方面，当没有电子被存储在电荷存储膜中时，并且如果读取电压被施加到存储器栅极电极，则反型层被形成在沟道型成区域中并且读取电流流动。以此方式，例如，电子被存储在电荷存储膜中并且没有读取电流流动的状态被对应于“1”设置，并且没有电子被存储在电荷存储膜中并且读取电流流动的状态被对应于“0”设置，从而信息可以被存储在存储器晶体管中。如果被存储在电荷存储膜中的电子从电荷存储膜向衬底逸出，则被存储在存储器晶体管中的信息“1”被改变成信息“0”。这意味着被存储在存储器晶体管中的信息的丢失。因此，针对存储器晶体管，提高电荷存储膜的保持特性十分重要。
关于此，在存储器晶体管中，在电荷存储膜与衬底之间形成的第一势垒膜被设计来提高电荷存储膜的保持特性。具体地，氮通常被引入到第一势垒膜中，例如第一势垒膜包括氧化硅膜。这使因为通过将氮引入到包括氧化硅膜的第一势垒膜中，关于电子的第一势垒膜的电位可以被增加。具体地，增加关于电子的第一势垒膜的电位，使得可以减少被存储在电荷存储膜中的电子向衬底的泄漏。因此，将氮引入到包括氧化硅膜的第一势垒膜中使得可以提高电荷存储膜的保持特性。如上所述，考虑到提高存储晶体管的保持特性，氮被引入到配置存储器晶体管的第一势垒膜中。换句话说，在存储器晶体管中，氮需要被引入到第一势垒膜中以提高保持特性。
氮引入方法
在将氮引入到用于配置存储器晶体管的第一势垒膜中的第一可行方法中，针对包括氧化硅膜的第一势垒膜执行等离子体氮化处理。然而，等离子体氮化处理损害第一势垒膜，因此反而恶化存储器晶体管的保持特性。因此，在以NO气氛或N2O氛围所代表的含氮气氛中加热衬底的方法被用作，将氮引入到用于配置存储器晶体管的第一势垒膜中的方法。然而，不同于氮化第一势垒膜表面的等离子体氮化处理，含氮气氛中的加热处理引起以下现象，即氮渗入到第一势垒膜的内部并且因此在第一势垒膜与沟道形成区域之间的界面处被偏析。作为结果，由于在含氮气氛中的加热处理引起了次级效应发生。次级效应与下文中所描述的这种氮引入相关联。
与氮引入相关联的次级效应
例如，在氧化硅膜成为被形成在衬底上的第一势垒膜之后，执行含氮气氛中的加热处理。具体地，在含氮气氛中的加热处理是在氧化硅膜成为在衬底的整个主表面上形成的第一势垒膜的状态下被执行的。这意味着，在含氮气氛中的加热处理是在氧化氮膜不仅被形成在存储器晶体管形成区域中、还被形成在除存储器晶体管形成区域之外的场效应晶体管形成区域中的状态下而被执行的。在这种情况下，含氮气氛中的加热处理使得氮也被引入到存储器晶体管形成区域的沟道形成区域与第一势垒膜之间的界面中(在该处被偏析)，或者到场效应晶体管的沟道形成区域与栅极绝缘膜之间的界面中。即，氮也在场效应晶体管形成区域中形成的场效应场效应晶体管的沟道形成区域与栅极绝缘膜之间的界面处被偏析，导致场效应晶体管特性的恶化。详细地，当场效应晶体管是p沟道型场效应晶体管时，引起负偏压温度不稳定性(NBTI)。NBTI意味着以下现象，即当衬底温度增加同时衬底电位相对于p沟道型场效应晶体管的栅极电极为负时，p沟道型场效应晶体管的栅极电极的阈值电压的绝对值逐渐增加，导致p沟道型场效应晶体管的特性的变化(漏极电流和阈值电压)。如果这种NBTI发生，则最终引起p沟道型场效应晶体管的不良操作。具体地，NBTI倾向于容易在含有大量氮的栅极绝缘膜中实现。因此，当在含氮气氛中执行加热处理，并且因此氮在p沟道型场效应晶体管形成区域的沟道形成区域与栅极绝缘膜之间的界面处被偏析时，实现引起p沟道型场效应晶体管恶化的NBTI。
另一方面，当场效应晶体管是n沟道型场效应晶体管时，通过在含氮气氛中的加热处理，氮也可以在n沟道型场效应晶体管形成区域的沟道形成区域与栅极绝缘膜之间的界面处被偏析，引起n沟道型场效应晶体管的阈值电压变化。因此，在场效应晶体管是p沟道型场效应晶体管和n沟道型场效应晶体管中每一种场效应晶体管的情况下，会出现由于在含氮气氛中的加热处理而引起的晶体管的特性恶化。也就是说，在将氮引入到与在存储器晶体管形成区域中形成的第一势垒膜的界面这方面，含氮气氛中的加热处理对于提高存储器晶体管的保持特性是有用的。另一方面，在含氮气氛中的加热处理引起了在场效应晶体管形成区域形成的场效应晶体管的沟道形成区域与栅极绝缘膜之间的界面处的氮的偏析，导致场效应晶体管的特性恶化的次级效应。
例如，在技术(此后，称为“2-聚技术”)中，用于配置存储器晶体管的存储器栅极电极的多晶硅膜以及用于配置场效应晶体管的栅极电极的多晶硅膜被单独形成。在这种技术中，由于在含氮气氛中加热处理而引起的次级效应不会被实现，即，场效应晶体管的特性不会恶化。针对此的原因如下。在2-聚技术中，在多晶硅膜存在于场效应晶体管形成区域中的栅绝缘膜上时，执行在含氮气氛中的加热处理。即，在2-聚技术中，自从在多晶硅膜存在于场效应晶体管形成区域中的栅绝缘膜上时含氮气氛中的加热处理被执行以来，没有氮在栅极绝缘膜与场效应晶体管形成区域中沟道形成区域之间的界面处被偏析。
具体地，2-聚技术参考附图而被描述。图3示出了存储器单元形成区域1A，高耐压场效应晶体管形成区域2A，以及低耐压场效应晶体管形成区域3A。在图3中，存储器单元形成区域1A具有，例如配置在图1中所示的电路块C1中形成的非易失性存储器电路的存储器单元。存储器单元形成区域1A包括存储器晶体管被形成的存储器晶体管形成区域1Aa，以及选择晶体管被形成的选择晶体管形成区域1Ab。在图3中，高耐压场效应晶体管形成区域2A具有例如被形成在图1中所示的电路块C2中的高耐压场效应晶体管。在图3中，低耐压场效应晶体管形成区域3A具有例如被形成在图1中所示的电路块C3中的低耐压场效应晶体管。
在图3中，支持衬底SB的一部分被布置在存储器单元形成区域1A中，n型阱DNW1和p型阱PW1被形成在支持衬底SB的一部分中。氧化硅膜OXF1被形成在选择晶体管形成区域1Ab中的p型阱PW1上，选择晶体管形成区域1Ab被包括在存储器单元形成区域1A中，多晶硅膜PF被形成在氧化硅膜OXF1a上，以及氮化硅膜SNF被形成在多晶硅膜PF上。另一方面，氧化硅膜OXF2被形成在存储器晶体管形成区域1Aa中p型阱PW1的表面上，存储器晶体管形成区域1Aa被包括在存储器单元形成区域1A中。氧化硅膜OXF2也被形成在形成于选择晶体管形成区域1Ab中的氮化硅膜SNF上。
在图3中，支持衬底SB的一部分被布置在高耐压场效应晶体管形成区域2A中，以及n型阱NW被形成在支持衬底SB的该部分中。氧化硅膜OXF1a被形成在n型阱NW上，多晶硅膜PF被形成在氧化硅膜OXF1a上，氮化硅膜SNF被形成在多晶硅膜PF上，以及氧化硅膜OXF2被形成在氮化硅膜SNF上。
在图3中，支持衬底SB的一部分被布置在低耐压场效应晶体管形成部分3A中，以及n型阱DNW2和p型阱PW2被形成在支持衬底SB的该部分中。掩埋绝缘层BX被形成在p型阱PW2上，以及半导体层SM被形成在掩埋绝缘层BX上。元件绝缘部分STI被形成在低耐压场效应晶体管形成区域3A中，从而通过半导体层SM和掩埋绝缘层BX延伸到支持衬底SB。在图3中，氧化硅膜OXF1b被形成在低耐压场效应晶体管形成区域3A中的半导体层SM上，多晶硅膜PF被形成在氧化硅膜OXF1b上，氮化硅膜SNF被形成在多晶硅膜PF上，以及氧化硅膜OXF2被形成在氮化硅膜SNF上。
在2-聚技术中，在图3所示的状态下执行含氮气氛中的加热处理。在这种情况下，如图3中所示的，由于在存储器晶体管形成区域1Aa中的p型阱PW1上仅存在氧化硅膜OXF2，因此通过在含氮气氛中的加热处理，氮在p型阱PW1与氧化硅膜OXF2(点状部分)之间的界面处被偏析。另一方面，在选择晶体管形成区域1Ab中，由于除了在p型阱PW1上的氧化硅膜OXF1a之外还形成了多晶硅膜PF，因此即使在含氮气氛中执行加热处理，也没有氮在p型阱PW1与氧化硅膜OXF1a之间的界面处被偏析。类似地，在高耐压场效应晶体管形成区域2A中，由于除了在n型阱NW上的氧化硅膜OXF1a之外还形成了多晶硅膜PF，因此即使在含氮气氛中执行加热处理，也没有氮在n型阱NW与氧化硅膜OXF1a之间的界面处被偏析。另外，在低耐压效应晶体管形成区域3A中，由于除了在半导体层SM上的氧化硅膜OXF1b之外还形成了多晶硅膜PF，因此即使在含氮气氛中执行加热处理，也没有氮在半导体层SM与氧化硅膜OXF1b之间的界面处被偏析。在2-聚技术中，如图4中所示的，氮化硅膜SNF1随后被形成在形成于存储器单元形成区域1A上的氧化硅膜OXF2上，被形成在高耐压场效应晶体管形成区域2A上，以及被形成在低耐压场效应晶体管形成区域3A上，并且氧化硅膜OXF3被形成在氮化硅膜SNF1上。多晶硅膜PF2被形成在氧化膜OXF3上(氧化膜OXF3被形成存储器单元形成区域1A上)，被形成在高耐压场效应晶体管形成区域2A上，以及被形成在低耐压场效应晶体管形成区域3A上，并且氮化硅膜SNF2被形成在多晶硅膜PF2上。如上所述，如图3和图4中所示的，2-聚技术使用在不同步骤中形成的多晶硅膜PF和多晶硅膜PF2。
在2-聚技术中，当多晶硅膜PF被形成在选择晶体管形成区域1Ab上，被形成在高耐压场效应晶体管形成区域2A上，以及被形成在低耐压场效应晶体管形成区域3A上时，执行含氮气氛中的热处理。因此，没有氮在选择晶体管形成区域1Ab、高耐压场效应晶体管形成区域2A、以及低耐压场效应晶体管形成区域3A中的每个区域的表面中被偏析。即，在2-聚技术中，未出现由于含氮气氛中的加热处理而引起的场效应晶体管特性恶化的次级效应。
例如，在技术(以下称为1-聚技术)中，用于配置存储器晶体管的存储器栅极电极的多晶硅膜以及用于配置场效应晶体管的栅极电机的多晶硅膜被形成在一起。在这种情况下，出现了由于在含氮气氛中加热处理而引起的次级效应，即，场效应晶体管的特性被恶化。这一点参考附图而被描述。
首先，如图5中所示的，氧化硅膜OXF2被形成在存储器晶体管形成区域1Aa中的p型阱PW1上。另一方面，因为使用了热氧化过程，氧化硅膜OXF2未被形成在选择晶体管形成区域1Ab以及高耐压场效应晶体管形成区域2A中的氧化硅膜OXF1a上。因为使用了热氧化过程，氧化硅膜OXF2也未被形成在低压场效应晶体管形成区域3A中的氧化硅膜OXF1b上，。
在1-聚技术，在图5所示的条件下执行含氮气氛中的加热处理。作为结果，氮在氧化硅膜OXF2与存储器晶体管形成区域1Aa中的p型阱PW1(沟道形成区域)之间的界面处被偏析。此外，在1-聚技术中，由于与2-聚技术中不同，选择晶体管形成区域1Ab中不存在厚的多晶硅膜PF，因此氮也在氧化硅膜OXF1a与选择晶体管形成区域1Ab中的p型阱PW1(沟道形成区域)之间的界面处被偏析。类似地，在1-聚技术中，由于与2-聚技术中不同，高耐压场效应晶体管形成区域2A中不存在厚的多晶硅膜PF，氮在氧化硅膜OXF1a与高耐压场效应晶体管形成区域2A中的n型阱NW(沟道形成区域)之间的界面处被偏析。此外，由于与2-聚技术中不同，低耐压场效应晶体管形成区域3A中不存在多晶硅膜PF，氮也在氧化硅膜OXF1b与低耐压场效应晶体管形成区域3A中的半导体层SM(沟道形成区域)之间的界面处被偏析。
在1-聚技术中，如图6中所示，氮化硅膜SNF1随后被形成在存储器单元形成区域1A上，被形成在高耐压场效应晶体管形成区域2A上，以及被形成在低耐压场效应晶体管形成区域3A上，并且氧化硅膜OXF3被形成在氮化硅膜SNF1上。如图7中所示，光刻技术和蚀刻技术被用于在存储器晶体管形成区域1Aa中保留氧化硅膜OXF2、氮化硅膜SNF1、以及氧化硅膜OXF3的堆叠绝缘膜。另一方面，堆叠绝缘膜被从选择晶体管形成区域1Ab、从高耐压场效应晶体管形成区域2A、以及从低耐压场效应晶体管形成区域3A移除。
然后，如图8中所示的，多晶硅膜PF1被形成在存储器单元形成区域1A上，被形成在高耐压场效应晶体管形成区域2A上，以及被形成在低耐压场效应晶体管形成区域3A上，并且氮化硅膜SNF2被形成在多晶硅膜PF1上。在1-聚技术中，如图8中所示的，已经被形成在存储器单元形成区域1A上、已经被形成高耐压场效应晶体管形成区域2A上、以及已经被形成低耐压场效应晶体管形成区域3A上的多晶硅膜PF1在之后被处理。作为结果，在1-聚技术中，存储器晶体管的存储器栅极电机、选择晶体管的栅极电极、以及场效应晶体管的栅极电机被形成。
在以此方式被配置的1-聚技术中，不同于2-聚技术，含氮气氛中的加热处理在选择晶体管形成区域1Ab、高耐压场效应晶体管形成区域2A、低耐压场效应晶体管形成区域3A中的每个形成区域中都不具有多晶硅膜PF的情况下被执行。因此，氮不仅在存储器晶体管形成区域1Aa中的沟道形成区域的表面中被偏析，也在选择晶体管形成区域1Ab、高耐压场效应晶体管形成区域2A、以及低耐压场效应晶体管形成区域3A中的每个形成区域的沟道形成区域的表面中被偏析。作为结果，在1-聚技术中，出现由于含氮气氛中的加热处理而引起次级效应，即场效应晶体管的特性被恶化。因此，设计第一实施例，以抑制在氮引入步骤中的1-聚技术独有的次级效应。第一实施例的技术构思在下文中以这种方式被描述。
半导体器件的器件结构
图9是示意地示出了第一实施例的半导体器件的器件结构的截面视图。存储器单元被形成在图9中的存储器单元形成区域1A中，并且在此描述存储器单元的器件结构。存储器单元被配置有在存储器晶体管形成区域1Aa中形成的存储器晶体管MTr、以及在选择晶体管形成区域1Ab中形成的选择晶体管STr。
首先，描述在存储器晶体管形成区域1Aa中形成的存储器晶体管MTr的器件结构。在图9中，n型阱DNW1和p型阱PW1被形成在支持衬底SB中，并且存储器晶体管MTr被形成为从p型阱PW1的内侧到上侧。具体地，如图9中所示的，存储器晶体管MTr包括杂质区域(n型半导体区域)对以及被形成在左杂质区域LMD外侧上的扩散区域MD，杂质区域对被形成在p型阱PW1的表面中并且同时被彼此分离。存储器晶体管MTr进一步包括在右杂质区域LMD的外侧上形成的扩散区域D1。沟道形成区域在彼此分离的杂质区域LMD对之间的位置处被形成。在第一实施例中，氮在存储器晶体管MTr的沟道形成区域的表面中被偏析。存储器晶体管MTr进一步包括在沟道形成区域上形成的势垒膜BF1，在势垒膜BF1上形成的电荷存储膜ECF，以及在电荷存储膜ECF上形成的势垒膜BF2。例如，势垒膜BF1和BF2中的每个势垒膜包括氧化硅膜。另一方面，电荷存储膜ECF例如包括具有以氮化硅膜为代表的陷阱能级的绝缘膜。
存储器晶体管MTr进一步包括在势垒膜BF2上形成的存储器栅极电极MG。存储器栅极电极MG被配置有例如多晶硅膜PF1和硅化物膜SI。如图9中所示的，存储器晶体管MTr进一步包括在存储器栅极电机MG的两侧的侧壁上的形成的偏移间隔层OS，以及在偏移间隔层OS的相应外侧上形成的侧壁间隔层SW。偏移间隔层OS和侧壁间隔层SW均由例如氧化硅膜形成。以此方式，存储器晶体管MTr被配置。
现在描述在选择晶体管形成区域1Ab中形成的选择晶体管STr的器件结构。在图9中，选择晶体管STr被形成为从p型阱PW1的内侧到上侧。具体地，如图9中所示的，选择晶体管STr包括杂质区域(n型半导体区域)LDD1和杂质区域LMS，以及在杂质区域LDD1的外侧上形成的扩散区域D1，该杂质区域LDD1和LMS在p型阱PW1的表面中被形成并且同时被彼此分离。选择晶体管STr进一步包括在杂质区域LMS的外侧上形成的扩散区域MS。沟道形成区域在彼此分离的杂质区域LDD1与LMS之间的位置处被形成。在第一实施例中，没有(基本上没有)氮在选择晶体管STr的沟道形成区域的表面中被偏析。选择晶体管STr进一步包括在沟道形成区域上形成的栅极绝缘膜GOX1。栅极绝缘膜GOX1包括例如氧化硅膜。
选择晶体管STr进一步包括在栅极绝缘膜GOX1上形成的栅极电极GE1。栅极电极GE1例如被配置有多晶硅膜PF1和硅化物膜SI。如图9中所示的，选择晶体管STr进一步包括在栅极电极GE1两侧的侧壁上形成的偏移间隔层OS，以及在偏移间隔层OS的相应外侧上形成的侧壁间隔层SW。偏移间隔层OS和侧壁间隔层SW例如均由氧化硅膜形成。以此方式，选择晶体管STr被配置。
现在描述在高耐压场效应晶体管形成区域2A中形成的高耐压场效应晶体管1Q的器件结构。在图9中，n型阱NW被形成在支持衬底SB中，以及高耐压场效应晶体管1Q被形成为从n型阱NW的内侧到上侧。具体地，如图9中所示，高耐压场效应晶体管1Q包括杂质区域(p型半导体区域)对LDD2，以及在左杂质区域LDD2的外侧上形成的扩散区域D2，杂质区域对LDD2被在n型阱NW的表面中形成并且同时被彼此分离。高耐压场效应晶体管1Q进一步包括在右杂质区域LDD2的外侧上形成的扩散区域D2。沟道形成区域在彼此分离的杂质区域LDD2对之间的位置处被形成。在第一实施例中，没有(基本上没有)氮在高耐压场效应晶体管1Q的沟道形成区域的表面中被偏析。高耐压场效应晶体管1Q进一步包括在沟道形成区域上形成的栅极绝缘膜GOX2。栅极绝缘膜GOX2包括例如氧化硅模。
高耐压场效应晶体管1Q进一步包括在栅极绝缘膜GOX2上形成的栅极电极GE2。栅极电极GE2例如被配置有多晶硅膜PF1和硅化物膜SI。如图9中所示的，高耐压场效应晶体管1Q进一步包括在栅极电机GE2两侧上的侧壁上形成的偏移间隔层OS，以及在偏移间隔层OS的相应外侧上形成的侧壁间隔层SW。偏移间隔层OS和侧壁间隔层SW均由例如氧化硅膜形成。以此方式，高耐压场效应晶体管1Q被配置。
现在描述在低耐压场效应晶体管形成区域3A中形成的低耐压场效应晶体管2Q的器件结构。在图9中，n型阱DNW2和p型阱PW2被形成在支持衬底SB中。包括例如氧化硅膜的掩埋绝缘层BX被形成在p型阱PW2上以及例如由硅制成的的半导体层SM被形成在掩埋绝缘层BX上。元件隔离部分STI被形成，以便通过半导体层SM和掩埋绝缘层BX而延伸到支持衬底SB，并且低耐压场效应晶体管2Q被形成为从由元件隔离部分STI围绕的半导体层SM的内侧到上侧。具体地，如图9中所示的，低耐压场效应晶体管2Q包括延伸区域(n型半导体区域)对EX，以及在左延伸区域EX的外侧上形成并且在半导体层SM的上方伸出的扩散区域D3，该延伸区域对EX被形成在半导体层SM中、并且被彼此分离。低耐压场效应晶体管2Q进一步包括在右延伸区域EX的外侧上形成并且在半导体层SM的上方伸出的扩散区域D3。沟道形成区域在彼此分离的延伸区域对EX之间的位置处被形成。在第一实施例中，没有(基本上没有)氮在低耐压场效应晶体管2Q的沟道形成区域的表面中被偏析。低耐压场效应晶体管2Q进一步包括在沟道形成区域形成的栅极绝缘膜GOX3。栅极绝缘膜GOX3包括例如氧化硅膜。
低耐压场效应晶体管2Q进一步包括在栅极绝缘膜GOX3上形成的栅极电极GE3。栅极电极GE3例如被配置有多晶硅膜PF1和硅化物膜SI。如图9中所示的，低耐压场效应晶体管2Q进一步包括在栅极电极GE3两侧的侧壁上形成的偏移间隔层OS，以及在偏移间隔层OS的相应外侧上形成的侧壁间隔层SW。偏移间隔层OS和侧壁间隔层SW均由例如氧化硅膜形成。以此方式，低耐压场效应晶体管2Q被配置。
然后，如图9中所示的，在存储器单元形成区域1A中，包括例如氧化硅膜的层间绝缘膜IL1被形成，以便覆盖存储器晶体管MTr和选择晶体管STr，并且包括例如氧化硅膜的层间绝缘膜IL2在层间绝缘膜IL1上被形成。如图9中所示的，在层间绝缘膜IL1中，插塞PG被形成为通过层间绝缘层IL1延伸到扩散区域MD(硅化物膜SI)，并且另一插塞PG被形成为通过层间绝缘层IL1延伸到扩散区域MS(硅化物膜SI)。互连部M1在层间绝缘膜IL2中被形成，同时被与插塞PG电连接。
类似地，在图9中的高耐压场效应晶体管形成区域2A中，包括例如氧化硅膜的层间绝缘膜IL1被形成为覆盖高耐压场效应晶体管1Q，并且包括例如氧化硅的层间绝缘膜IL2在层间绝缘膜IL1上被形成。如图9所示的，插塞PG在层间绝缘膜IL1中被形成，以通过层间绝缘膜IL1延伸到扩散区域D2(硅化物膜)。互连部M1在层间绝缘膜IL2中被形成，同时被与插塞PG电连接。
在图9的低耐压场效应晶体管形成区域3A中，包括例如氧化硅膜的层间绝缘膜IL1被形成为覆盖低耐压场效应晶体管2Q，并且包括例如氧化硅膜的层间绝缘膜IL2在层间绝缘膜IL1上被形成。如图9中所示的，插塞在层间绝缘膜IL1中被形成，以通过层间绝缘膜IL1延伸到扩散区域D3(硅化物膜SI)。互连部M1在层间绝缘膜IL2中被形成，同时被与插塞PG电连接。
以此方式，第一实施例的半导体器件被配置。
第一实施例的特性(器件结构)
现在描述第一实施例的半导体器件的器件结构中的特征点。作为第一实施例的特征点，例如如图9中所示的，尽管氮在存储器晶体管MTr的沟道形成区域与势垒膜BF1之间的界面处被偏析，但是没有(基本上没有)氮在选择晶体管STr、高耐压场效应晶体管1Q、以及低耐压场效应晶体管2Q中的每个晶体管的沟道形成区域与栅极绝缘膜(GOX1、GOX2、GOX3)之间的界面处被沉淀(偏析)。因此，第一实施例的半导体器件可以提高存储器晶体管MTr的保持特性，以及抑制其他晶体管(选择晶体管STr、高耐压场效应晶体管1Q、以及低耐压场效应晶体管2Q)中每个晶体管的晶体管特性的恶化。具体地，针对存储器晶体管MTr，第一实施例的特征点允许氮在沟道形成区域与势垒膜BF1之间的界面处被偏析，这导致势垒膜BF1关于电子的电位更高。作为结果，被存储在电荷存储膜中的电子向衬底侧的泄漏被减少，并且因此可以提高存储器晶体管MTr的电荷保持特性。因此，第一实施例的特征点可以抑制在存储器晶体管MTr中存储的信息的丢失，并且因此提高半导体器件的可靠性。另一方面，第一实施例的特征点允许，基本上没有氮在其他晶体管(选择晶体管STr、高耐压场效应晶体管1Q、低耐压场效应晶体管2Q)中每个晶体管的沟道形成区域与栅极绝缘膜(GOX1、GOX2、GOX3)之间的界面处被偏析。因此，其尤其可以抑制由氮引起的p沟道型场效应晶体管中诸如“NBTI”的恶化，以及由氮引起的n沟道型场效应晶体管中阈值电压的变化。即，第一实施例的特征点使得可以通过引入氮、以及抑制由于氮的引入而引起的其他晶体管中每个晶体管特性恶化的次级效应，来提高存储器晶体管MTr的保持特性。因此，第一实施例的特征点使得可以在保持半导体器件的性能的同时，提高包括存储器单元和场效应晶体管的半导体器件的可靠性。
制造半导体器件的方法
现在参考附图来描述制造具有器件结构中特征点的半导体器件的方法。
图10示出了所谓的绝缘体上硅(SOI)衬底，SOI衬底包括支持衬底SB，在支持衬底SB上形成的掩埋绝缘层BX，以及在掩埋绝缘层BX上形成的半导体层SM。
支持衬底SB优选地由具有约1Ω·cm至10Ω·cm的特定电阻率的单晶硅制成，并且由例如p型单晶硅制成。掩埋绝缘层BX包括例如氧化硅膜，并且具有例如10nm至20nm的厚度。半导体层SM优选地由具有约1Ω·cm至10Ω·cm的特定电阻率的单晶硅制成，并且具有例如10nm至20nm的厚度。通过离子注入过程等而没有导电杂质被引入到半导体层SM中。
在下文中描述提供这种SOI衬底的示例性步骤。SOI衬底可以通过例如氧气注入隔离(SIMOX)过程而被制造。在SIMOX过程中，氧(O2)以高能离子注入到由硅(Si)制成的半导体衬底中，并且硅通过之后的热处理而与氧接合，并且因此，由氧化硅制成的掩埋绝缘层BX在比半导体衬底表面稍深的位置处被形成。在这种情况下，剩余在掩埋绝缘层BX上的薄硅膜形成半导体层SM，以及在掩埋绝缘层BX之下的衬底形成支持衬底SB。SOI衬底可以通过层压方法而被形成。在层压方法中，例如，由硅制成的第一半导体衬底的表面被氧化以形成掩埋绝缘层BX，并且然后，由硅制成的第二半导体衬底通过在高温下的压力接合而被层压到第一半导体衬底，并且然后第二半导体衬底被减薄。在这种情况下，剩余在掩埋层BX上的第二半导体衬底的薄膜形成半导体层SM，以及在掩埋绝缘层BX之下的第一半导体衬底形成支持衬底SB。SOI衬底可以通过另一方法例如智能切割过程而被制造。
之后，沟槽被形成为通过半导体层SM和掩埋绝缘层BX而延伸到支持衬底SB，并且沟槽被填充有绝缘膜以形成元件隔离部分STI。尽管存储器单元形成区域1A、高耐压场效应晶体管形成区域2A、以及低耐压场效应晶体管形成区域3A通过元件隔离部分STI而被彼此隔离，但是在图3中元件隔离部分STI在低耐压场效应晶体管形成区域3A中被特别示出。
之后，在高耐压场效应晶体管形成区域2A中使用光刻技术和离子注入过程，n型阱NW在支持衬底SB中被形成。另一方面，n型阱DNW1在支持衬底SB中被形成，并且然后，p型阱PW1在存储器单元形成区域1A中的n型阱DNW1中被形成。可以在存储器单元形成区域1A中的p型阱PW1的表面、以及高耐压场效应晶体管形成区域2A中的n型阱NW的表面上执行用于调整阈值电压的离子注入。
之后，在低耐压场效应晶体管形成区域3A中的支持衬底SB中使用光刻技术和离子注入过程，n型阱DNW2被形成，并且然后，p型阱PW2在n型阱DNW2中被形成。尽管低耐压场效应晶体管形成区域3A中的半导体层SM的一部分和掩埋绝缘层BX的一部分被移除使得p型阱PW2被暴露，并且被用作电源区域以便将电压施加到p型阱PW2，但是在本文中电源区域的描述被省略了。具有比p型阱PW2更高浓度的p型杂质区域可以在p型阱PW2的表面上被形成，以与掩埋绝缘层BX接触。
之后，如图11中所示的，光刻技术和蚀刻技术被用于移除在存储器单元形成区域1A和高耐压场效应晶体管形成区域2A中每个形成区域中形成的半导体层SM。之后，光刻技术和离子注入过程被用于将用于调节阈值电压的导电杂质引入到选择晶体管形成区域1Ab中的p型阱PW1的表面中。类似地，光刻技术和离子注入技术被用于将用于调整阈值电压的导电杂质引入到高耐压场效应晶体管形成区域2A中的n型阱NW的表面中。
之后，如图12中所示的，光刻技术和蚀刻技术被用于移除在存储器晶体管形成区域1Aa中形成的掩埋绝缘层BX。之后，如图13中所示的，例如热氧化过程被用于在存储器晶体管形成区域1Aa中的p型阱PW1上形成氧化硅膜OXF2。由于在热氧化过程中，没有氧化硅膜被形成在氧化硅膜上，因此没有氧化硅膜OXF2被形成在包括氧化硅膜的、选择晶体管形成区域1Ab中的掩埋绝缘层BX上。类似地，没有氧化硅膜OXF2被形成在包括氧化硅膜的、高耐压场效应晶体管形成区域2A中的掩埋绝缘层BX上。另一方面，氧化硅膜OXF2被形成在低耐压场效应晶体管形成区域3A中的半导体层SM上。氧化硅膜OXF2具有大约8nm的厚度。
之后，如图14中所示的，SOI衬底在例如以一氧化氮(NO)气氛或二氧化氮(N2O)气氛为代表的含氮气氛中经受加热处理。含氮气氛中的加热处理在大约900℃被执行约60秒。因此，氮被引入到在存储器晶体管形成区域1Aa中形成的氧化硅膜OXF2中。如图14中所示的，执行加热处理允许氮在存储器晶体管形成区域1Aa、选择晶体管形成区域1Ab、高耐压场效应晶体管形成区域2A中每个形成区域中的支持衬底SB的表面中被偏析，换句话说，氮在氧化硅膜OXF2与p型阱PW1之间的界面处、掩埋绝缘层BX与p型阱PW1之间的界面处、在掩埋绝缘层BX与n型阱NW之间的界面处被偏析。另外，氮在低压场效应晶体管形成区域3A中的半导体层SM与氧化硅膜OXF2之间的界面处被偏析。在图14中，偏析的氮由点来示意地表示。
之后，如图15中所示的，例如化学气相沉积(CVD)过程或者原子层沉积(ALD)过程被用于在存储器晶体管形成区域1Aa中的氧化硅膜OXF2上、在选择晶体管形成区域1Ab中的掩埋绝缘层BX上、在高耐压场效应晶体管形成区域2A中的掩埋绝缘层BX上、以及在低耐压场效应晶体管形成区域3A中的氧化硅膜OXF2上形成氮化硅膜SNF1。氮化硅膜SNF1仅是具有可以捕获电子的陷阱能级的绝缘膜的示例，并且另一绝缘膜可以被用作具有陷阱能级的这种绝缘膜。氮化硅膜SNF1具有例如大约5nm至10nm的厚度。
之后，例如原位蒸汽产生(ISSG)氧化过程或者CVD过程被用于在存储器单元形成区域1A上、在高耐压场效应晶体管形成区域2A上、以及在低耐压场效应晶体管形成区域3A上形成氧化硅膜OXF3。
之后，如图16中所示的，光刻技术和蚀刻技术被用于移除被形成在选择晶体管形成区域1Ab中的、被形成在高耐压场效应晶体管形成区域2A中的、以及被形成在低耐压场效应晶体管形成区域3A中的氧化硅膜OXF3。另一方面，氧化硅膜OXF3被保留在存储器晶体管形成区域1Aa中。
之后，如图17中所示的，在存储器晶体管形成区域1Aa中形成的氧化硅膜OXF3被用作硬掩模，以移除在选择晶体管形成区域1Ab中、在高耐压场效应晶体管形成区域2A中、以及在低耐压场效应晶体管形成区域3A中暴露的氮化硅膜SNF1。例如，氮化硅膜SNF1可以使用热磷酸而被移除。因此，在存储器晶体管形成区域1Aa中形成的氧化硅膜OXF3被用作硬掩模。这使因为当热磷酸被使用时，抗蚀膜不能被使用。
之后，如图18中所示的，例如氢氟酸(HF)被用于移除被形成在存储器晶体管形成区域1Aa中的氧化硅膜OXF3，被形成在选择晶体管形成区域1Ab和高耐压场效应晶体管形成区域2A中的掩埋绝缘层BX，以及被形成在低耐压场效应晶体管形成区域3A中的氧化硅膜OXF2。作为结果，选择晶体管形成区域1Ab中的p型阱PW1被暴露，高耐压场效应晶体管形成区域2A中的n型阱NW被暴露，以及低耐压场效应晶体管形成区域3A中半导体层SM的表面被暴露。
之后，如图19中所示的，包括例如氧化硅膜的牺牲膜DF1被形成在选择晶体管形成区域1Ab中支持衬底SB的表面(p型阱PW1的表面)上、被形成在高耐压场效应晶体管形成区域2A中支持衬底的表面(n型阱NW的表面)上、以及被形成在低耐压场效应晶体管形成区域3A中半导体层SM的表面上。例如，牺牲膜DF1可以通过使用例如作为热氧化过程之一的快速退火(RTO)过程而被使用。因此形成牺牲膜DF1，并且与在选择晶体管形成区域1Ab中p型阱PW1的表面中、在高耐压场效应晶体管形成区域2A中n型阱NW的表面中、以及在低耐压场效应晶体管形成区域3A中半导体层SM的表面中偏析的氮相结合。这是因为牺牲膜DF1通过热氧化过程而被形成，从而侵蚀基材。由于具有抗氧化性的氮化硅的表面不能被快速退火过程氧化，因此没有牺牲膜DF1被形成在形成于存储器晶体管形成区域1Aa中的氮化硅膜SNF1的表面上。.
之后，如图20中所示的，例如氢氟酸被用于移除被形成在选择晶体管形成区域1Ab中p型阱PW1的表面上、被形成在高耐压场效应晶体管形成区域2A中n型阱NW的表面上、以及被形成在低耐压场效应晶体管形成区域3A中半导体层SM的表面上的牺牲膜DF1。因此，在选择晶体管形成区域1Ab中p型阱PW1的表面中、在高耐压场效应晶体管形成区域2A中n型阱NW的表面中、以及在低耐压场效应晶体管形成区域3A中半导体层SM的表面中被偏析的氮，通过移除牺牲膜DF1而被移除。尽管第一实施例参考使用快速退火过程形成牺牲膜DF1的示例性情况来描述，但是形成牺牲膜DF1的方法不限于此，并且可以例如使用ISSG氧化过程形成牺牲膜DF1。
之后，如图21中所示的，快速退火过程和ISSG氧化过程被以组合方式来执行。因此，氧化硅膜OXF1a被形成在选择晶体管形成区域1Ab中p型阱PW1的表面上、被形成在高耐压场效应晶体管形成区域2A中n型阱NW的表面上、以及被形成在低耐压场效应晶体管形成区域3A中半导体层SM的表面上，并且氧化硅膜OXF1c被形成在存储器晶体管形成区域1Aa中的氮化硅膜SNF1上。氧化硅膜OXF1c的厚度比氧化硅膜OXF1a的厚度更小。
之后，如图22中所示的，光刻技术和蚀刻技术被用于移除被形成在低耐压场效应晶体管形成区域3A中的氧化硅膜OXF1a。
如上所述，SOI衬底在含氮气氛中经受热处理(见图14)，从而氮在低耐压场效应晶体管形成区域3A中半导体层SM的表面中被偏析。这些氮通过使用牺牲膜DF1(见图19)而从半导体层SM的表面被基本移除。另一方面，如果氮保留在半导体层SM的表面中，则氮可能影响低耐压场效应晶体管的特性(上述的“NBTI”或者阈值电压的变化)。这是因为在低耐压场效应晶体管形成区域3A中的形成沟道的半导体层SM(沟道形成区域)的杂质浓度为1×1018/cm3或者更小(优选为1×1017/cm3或更小)，这比选择晶体管形成区域1Ab和高耐压场效应晶体管形成区域2A中的每个形成区域中的形成沟道的区域(沟道形成区域)的杂质浓度更低。然而，如上所述(见图22)由于第一实施例具有形成和移除氧化硅膜OXF1的步骤，因此即使氮在先前步骤中(见图19至图20)未被完全移除，氮也可以通过使用氧化硅膜OXF1a而被更可靠的移除。
之后，如图23中所示的，热氧化过程被用于在低耐压场效应晶体管形成区域3A中半导体层SM的表面上形成氧化硅膜OXF1b。氧化硅膜OXF1b的厚度小于氧化硅膜OXF1a的厚度。
以含氮等离子体来对存储器晶体管形成区域1Aa中氧化硅膜OXF1c的表面，在选择晶体管形成区域1Ab上和在高耐压场效应晶体管形成区域2A上形成的氧化硅膜OXF1a的表面，以及低耐压场效应晶体管形成区域3A中氧化硅膜OXF1b的表面执行氮等离子体处理。氮等离子体处理氮化存储器晶体管形成区域1Aa中氧化硅膜OXF1c的表面，被形成在选择晶体管形成区域1Ab上和在高耐压场效应晶体管形成区域2A上的氧化硅膜OXF1a的表面，以及低耐压场效应晶体管形成区域3A中氧化硅膜OXF1b的表面。氮等离子体处理在使得氮在氧化硅膜与SOI衬底之间的界面处被偏析的这点上与在含氮气氛中的加热处理不同。即，氮等离子体处理不引起在氧化硅膜与SOI衬底之间的界面处的氮的偏析。针对以下目的执行这种氮等离子体处理。具体地，如下文所述，可以抑制被引入到栅极电极的导电杂质向SOI衬底侧的扩散。例如，针对p沟道型场效应晶体管，作为p型杂质的硼被引入到配置栅极电极的多晶硅膜中。在硅中硼具有很大的扩散系数，并且因此易于从栅极电极扩散到SOI衬底侧，并且可能对p沟道型场效应晶体管的电特性具有不利影响。鉴于此，在第一实施例中氮等离子体处理被执行，使得可以有效抑制所谓向SOI衬底侧的硼渗透。此外，氮等离子体处理使得可以在氧化硅膜的表面上形成氮化硅膜，以成为栅极绝缘膜，并且氮化硅膜的电介质常数高于氧化硅膜的电介质常数。这可以使得在栅极绝缘膜具有大的物理厚度的同时增加栅极电容。
之后，如图24中所示的，例如CVD过程被用于在存储器单元形成区域1A上、在高耐压场效应晶体管形成区域2A上、以及在低耐压场效应晶体管形成区域3A上形成多晶硅膜PF1。之后，尽管未示出，但是光刻技术和离子注入过程被用于将导电杂质引入到多晶硅膜PF1中。具体地，存储器晶体管形成区域1Aa、选择晶体管形成区域1Ab、以及低耐压场效应晶体管形成区域3A与形成n沟道型场效应晶体管的示例性情况被一起描述；因此以磷(P)或砷(As)为代表的n型杂质被引入到这些区域中每个区域中的多晶硅膜PF1中。另一方面，高耐压场效应晶体管形成区域2A与形成p沟道型场效应晶体管的示例性情况被一起描述；因此以硼(B)为代表的p型杂质被引入到这种区域中的多晶硅膜PF1中。
之后，例如CVD过程被用于形成氮化硅膜(SNF2)，以成为多晶硅膜PF1上的帽绝缘膜。
之后，如图25中所示的，光刻技术和蚀刻技术被用于图案化氮化硅膜SNF2和多晶硅膜PF1。作为结果，存储器栅极电极MG和存储器栅极电机MG上的帽绝缘膜CP被形成在存储器晶体管形成区域1Aa中。类似地，栅极电极GE1和栅极电极GE1上的帽绝缘膜CP被形成在选择晶体管形成区域1Ab中。栅极电极GE2和栅极电极GE2上的帽绝缘膜CP被形成在高耐压场效应晶体管形成区域2A中。栅极电极GE3和栅极电极GE3上的帽绝缘膜CP被形成在低耐压场效应晶体管形成区域3A中。
之后，如图25中所示的，在存储器晶体管形成区域1Aa中，从存储器栅极电极MG暴露的氧化硅膜OXF1c被移除，以形成在存储器栅极电极MG之下的势垒膜BF2。如图25中所示的，在选择晶体管形成区域1Ab中，从栅极电极GE1暴露的氧化硅膜OXF1a被移除，以形成在栅极电极GE1之下的栅极绝缘膜GOX1。如图25中所示的，在高耐压场效应晶体管形成区域2A中，从栅极电极GE2暴露的氧化硅膜OXF1a被移除，以形成在栅极电极GE2之下的栅极绝缘膜GOX2。如图25中所示的，在低耐压场效应晶体管形成区域3A中，从栅极电极GE3暴露的氧化硅膜OXF1b被移除，以形成在栅极电极GE3之下的栅极绝缘膜GOX3。
之后，图26示出了偏移间隔层OS的形成步骤。
首先，包括氧化硅膜的绝缘膜通过使用例如CVD过程而被形成在存储器单元形成区域1A上、被形成在高耐压场效应晶体管形成区域2A上、以及被形成在低耐压场效应晶体管形成区域3A上。之后，绝缘膜经受各向异性蚀刻，从而偏移间隔层OS被形成在存储器栅极电极MG和栅极电极GE1至GE3的侧壁中的每个侧壁上。在存储器晶体管形成区域1Aa中，各向异性蚀刻被继续执行，以移除从偏移间隔层OS暴露的氮化硅膜SNF1和氧化硅膜OXF2。作为结果，电荷存储膜ECF在势垒膜BF2之下被形成，以及势垒膜BF1在电荷存储膜ECF之下被形成。
之后，图27示出了在低耐压场效应晶体管形成区域3A中形成假侧壁间隔层DSW和外延层EP的步骤。
首先，包括氮化硅的绝缘膜使用例如CVD过程而被形成在存储器单元形成区域1A上、在高耐压场效应晶体管形成区域2A上、以及在低耐压场效应晶体管形成区域3A上。之后，利用未绘出的抗蚀剂图案，低耐压场效应晶体管形成区域3A中的绝缘膜IF1被各向异性蚀刻处理，未绘出的抗蚀剂图案作为掩膜而选择性地覆盖存储器单元形成区域1A和高耐压场效应晶体管形成区域2A中每个形成区域中的绝缘膜IF1。作为结果，在低耐压场效应晶体管形成区域3A中，假侧壁间隔层DSW可以被形成在栅极电极GE3的相应侧壁上，其具有处于假侧壁间隔层DSW和相应侧壁之间的偏移间隔层OS。之后，抗蚀剂图案通过灰化处理而被移除。
之后，外延生长技术被用于形成例如由单晶硅制成的外延层EP(半导体层EP)，单晶硅在低耐压场效应晶体管形成区域3A中的半导体层SM上被形成。半导体层EP具有大约20nm至40nm的厚度。低耐压场效应晶体管形成区域3A中的栅极电极GE3被覆盖有帽绝缘膜CP，并且因此没有外延层EP被形成在栅极电极GE3上。存储器单元形成区域1A和高耐压场效应晶体管形成区域2A被覆盖有绝缘膜IF1，并且因此没有外延层EP被形成在区域1A和区域2A中。
当没有导电杂质通过离子注入技术被引入到半导体层SM中时，期望执行外延生长技术，并且例如在形成随后描述的延伸区域EX之前被期望执行。
这是因为当外延层EP被形成在由离子注入过程损坏的半导体层SM上时，用于配置半导体层SM的硅的结晶度由于损坏而变化，这阻止了外延层EP的成功生长。作为结果，外延层EP不能被形成为具有期望的厚度和期望的形状。因此，在第一实施例中，外延层EP在形成延伸区域EX之前被形成。
尽管外延层EP与半导体层SM被集成在一起(因为外延层EP和半导体层SM由相同材料制成)，为了便于理解第一实施例中的本发明，外延层EP和半导体层SM的边界被以虚线表示。另外，外延层EP在附图中以箭头表示，因为当后续步骤中扩散区域被形成在外延层EP和半导体层SM中时，外延层EP极难以被确定。
之后，如图28中所示的，执行对偏移间隔层OS具有高选择性的蚀刻，以从低耐压场效应晶体管形成区域3A移除假侧壁间隔层DSW和帽绝缘膜CP，以及从存储器单元形成区域1A和高耐压场效应晶体管形成区域2A移除绝缘膜IF1和帽绝缘膜CP。由于假侧壁间隔层DSW、绝缘膜IF1、以及帽绝缘膜CP由相同材料制成，使得他们可以被一起移除。由于不需要添加掩膜，进而导致了简单的制造过程。
之后，光刻技术和离子注入过程被用于在存储器单元形成区域1A、高耐压场效应晶体管形成区域2A、以及低耐压场效应晶体管形成区域3A的每个形成区域中形成杂质区域。
作为n型半导体区域的杂质区域LMS、杂质区域LDD1、以及杂质区域LMD被形成在存储器单元形成区域1A中。配置存储器单元源区的一部分的杂质区域LMS被形成在栅极电极GE1的一侧上的p型阱PW1中。将选择晶体管与存储器晶体管电连接的杂质区域LDD1被形成在栅极电极GE1左侧与存储器栅极电极MG右侧之间的p型阱PW1中。配置存储器单元漏极的一部分的杂质区域LMD被形成在存储器栅极电极MG左侧上的p型阱PW1中。
作为p型半导体区域对的杂质区域LDD2被形成在高耐压场效应晶体管形成区域2A中。相应的杂质区域LDD2配置高耐压场效应晶体管的源区的一部分和漏区的一部分，并且被形成在栅极电极GE2的两侧上的n型阱NW中。氮可以使用例如离子注入过程而被引入到在高耐压场效应晶体管形成区域2A中形成的杂质区域LDD2中。这使得可以提高在高耐压场效应晶体管形成区域2A中形成的高耐压场效应晶体管的热载流子电阻。
作为n型半导体区域对的延伸区域(杂质区域)EX被形成在低耐压场效应晶体管形成区域3A中。相应的延伸区域EX配置低耐压场效应晶体管的源区的一部分和漏区的一部分，并且被形成在栅极电极GE的两侧上的半导体层SM和外延层EP中。
之后，图29示出了在存储器单元形成区域1A上、在高耐压场效应晶体管形成区域2A上、以及在低耐压场效应晶体管形成区域3A上形成侧壁间隔层SW和扩散区域的步骤。
首先，包括氮化硅膜的绝缘膜使用例如CVD过程而被形成在存储器单元形成区域1A上、被形成在高耐压场效应晶体管形成区域2A上、以及被形成在低耐压场效应晶体管形成区域3A上。之后，绝缘膜经受各向异性蚀刻，以形成侧壁间隔层SW，侧壁间隔层在其与存储器栅极电极MG和栅极电极GE1至GE3的侧壁中的每个侧壁之间具有偏移间隔层OS。
之后，光刻技术和离子注入过程被用于在存储器单元形成区域1A中形成扩散区域MS、D1、和MD，在高耐压场效应晶体管形成区域2A中形成MD，以及在低耐压场效应晶体管形成区域3A中形成扩散区域D3。
在存储器单元形成区域1A中，作为n型半导体区域的扩散区域MS、D1、以及MD中的每个扩散区域从侧壁间隔层SW被暴露出来，并且被形成在p型阱PW1(杂质区域LMS、LDD1和LMD被形成在p型阱PW1中)中，同时具有比杂质区域(LMS、LDD1、和LMD)中任何一个杂质区域更高的杂质浓度。扩散区域MS与杂质区域LMS连接，并且配置存储器单元的源区的一部分。扩散区域MD与扩散区域LMD连接，并且配置存储器单元的漏区的一部分。
在高耐压场效应晶体管形成区域2A中，作为p型半导体区域的扩散区域D2中的每个扩散区域D2从侧壁间隔层SW被暴露出来，并且被形成在n型阱NW(杂质区域LDD2在NW中被形成)中，同时具有比杂质区域LDD2更高的杂质浓度。相应的扩散区域D2与杂质区域LDD2连接，并且配置高耐压场效应晶体管的源区的一部分和漏区的一部分。
在低耐压场效应晶体管形成区域3A中，作为n型半导体区域的每个扩散区域D3被形成在外延层EP中，并且半导体层SM从侧壁间隔层SW被暴露出来，并且扩散区域D3具有比延伸区域EX更高的杂质浓度。扩散区域D3与延伸区域EX连接，并且配置高耐压场效应晶体管的源区的一部分和漏区的一部分。
现在描述在存储器单元形成区域1A中、在高耐压场效应晶体管形成区域2A中、以及在低耐压场效应晶体管形成区域3A中形成硅化物膜、插塞和互连的步骤。
首先，如图9中所示的，低电阻的硅化物膜SI通过自对准硅化物(salicide)技术而在扩散区域(MD、MS、D1至D3)、存储器栅极电极MG、以及栅极电极GE1至GE3的上表面中的每个上表面上被形成。
具体地，硅化物膜SI可以如下地被形成。首先，用于形成硅化物膜SI的金属膜被形成在存储器单元形成区域1A上、被形成在高耐压场效应晶体管形成区域2A上、以及被形成在低耐压场效应晶体管形成区域3A上。金属膜包括例如钴膜、镍膜、或者镍铂合金膜。之后，SOI衬底经受热处理，以使金属膜与扩散区域(MD、MS、D1至D3)、存储器栅极电极MG、以及栅极电极GE1至GE3发生反应。作为结果，硅化物膜SI被形成在扩散区域(MD、MS、D1至D3)、存储器栅极电极MG、以及栅极电极GE1至GE3的上表面中的每个上表面上。之后，未反应的金属膜被移除。硅化物膜SI的这种形成可以减少扩散区域(MD、MS、D1至D3)、存储器栅极电极MG、以及栅极电极GE1至GE3中的每一个的接触电阻以及扩散电阻。
以此方式，存储器晶体管MTr被形成在存储器晶体管形成区域1Aa中，以及选择晶体管STr被形成在选择晶体管形成区域1Ab中。类似地，高耐压场效应晶体管1Q被形成在高耐压场效应晶体管形成区域2A中，以及低耐压场效应晶体管2Q被形成在低耐压场效应晶体管形成区域3A中。
之后，层间绝缘膜IL1被形成在存储器单元形成区域1A上、被形成在高耐压场效应晶体管形成区域2A上、以及被形成在低耐压场效应晶体管形成区域3A上。单个氧化硅膜或者包括在氮化硅膜上形成的氮化硅膜和厚氧化硅膜的堆叠膜可以被用作层间绝缘膜IL1。必要时，形成的层间绝缘膜IL1的上表面可以通过化学机械抛光(CMP)过程而被抛光。
之后，光刻技术和干蚀刻技术被用于形成接触孔，以穿透层间绝缘膜IL1，并且然后，接触孔被用主要包括钨(W)的导电膜填充。这使得可以在层间绝缘膜IL1中形成插塞PG。在存储器单元形成区域1A中、在高耐压场效应晶体管形成区域2A中、以及在低耐压场效应晶体管形成区域3A中形成的相应插塞PG通过硅化物膜SI而与扩散区域(MD、MS、D2、D3)连接。之后，层间绝缘膜IL2被形成在具有插塞PG的层间绝缘膜IL1上。之后，互连沟槽被形成在层间绝缘膜IL2中，并且然后，互连沟槽被用主要包含例如铜的导电膜填充，从而要被与插塞PG连接的互连部M1被形成在层间绝缘膜IL2中。互连部M1的结构是所谓的镶嵌互连结构。之后，尽管第二和后续层中的互连使用双镶嵌过程而被形成，但是这种互连形成在本文中未被示出或描述。
互连部M1和上覆互联均不限于具有镶嵌互连结构，并且可以通过图案化导电膜而被形成。例如，互连可以每个都是钨互联或者铝互联。
以此方式，第一实施例的半导体器件可以被制造。
第一实施例的制造方法中的特性
现在描述第一实施例的制造方法中的特征点。在第一实施例的制造方法中的第一特征点中，如图19中所示，牺牲膜DF1通过热氧化过程或者ISSG氧化过程而被形成在选择晶体管形成区域1Ab上、在高耐压场效应晶体管形成区域2A上、以及在低耐压场效应晶体管形成区域3A上，并且然后，如图20中所示牺牲膜DF1被移除。这使得可以移除形成在除了存储器晶体管被形成的区域之外的场效应晶体管的区域中SOI衬底的表面中沉淀(偏析)的氮。具体地，由于牺牲膜DF1通过热氧化过程而被形成，从而腐蚀了SOI衬底的表面，因此在SOI衬底的表面中被偏析的氮被包含在牺牲膜DF1中。移除包含氮的牺牲膜DF1导致在形成除了存储器晶体管被形成区域之外的场效应晶体管的每个场效应晶体管的区域中SOI衬底的表面中被偏析的氮的移除。这使得可以抑制由于在存储晶体管之外的场效应晶体管中引入氮而引起的晶体管特性恶化，这主要是以在p沟道型场效应晶体管中实现的“NBTI”或者在n沟道型场效应晶体管中实现的“阈值电压变化”为代表。另一方面，在存储器晶体管形成区域1Aa中，氮被保留在SOI衬底的表面中，从而可以提高保持特性。如上所述，根据第一实施例的制造方法的第一特征点，可以抑制除存储器晶体管之外的每个场效应晶体管的性能下降，同时提高存储器晶体管的可靠性。
使用热氧化过程和ISSG氧化过程，牺牲膜可以包含在SOI衬底的表面中偏析的氮。具体地，如图19中所示的，鉴于不在形成于存储器晶体管形成区域1Aa中的氮化硅膜SNF1上形成氧化硅膜，期望使用热氧化过程(快速热氧化过程)而不是ISSG氧化过程。针对此的原因如下。当ISSG氧化过程被使用时，氧化硅膜也被形成在抗氧化氮化硅膜SNF1的表面上。另一方面，当快速热氧化过程被使用时，没有氧化硅膜被形成在氮化硅膜SNF1的表面上。例如，在存储器晶体管形成区域1Aa中形成的氮化硅膜SNF1将成为存储器晶体管的电荷存储膜，并且具有预定的厚度。鉴于此，例如如果ISSG氧化过程被用于形成牺牲膜DF1，则氮化硅膜SNF1的表面被腐蚀。作为结果，氮化硅膜SNF1的厚度偏离设计值。另一方面，如果快速氧化过程被用于形成牺牲膜DF1，则氮化硅膜SNF1的表面不会被氧化。作为结果，当快速氧化过程被用于形成牺牲膜DF1时，可以抑制氮化硅膜SNF1的厚度从设计值的偏离，即使氮化硅膜SNF1被形成。如上文所述，鉴于形成不改变存储器晶体管特性的牺牲膜DF1，快速热氧化过程被期望用于形成牺牲膜DF1，而非ISSG氧化过程。
在第一实施例的制造方法中的第二特征点中，例如如图17中所示的，形成在存储器晶体管形成区域1Aa中的氧化硅膜OXF3与形成在选择晶体管形成区域1Ab和高耐压场效应晶体管形成区域2A中的掩埋绝缘层BX，以及形成在低耐压场效应晶体管形成区域2A中的氧化硅膜OXF2被一起移除。即，在第一实施例中，氧化硅膜OXF3未被用作势垒膜(BF2)。这是因为当氧化硅膜OXF3被用作存储器晶体管的势垒膜(BF2)时，覆盖存储器晶体管形成区域1Aa并且暴露其他区域的掩模有必要被添加，以在从图17的步骤向图18的步骤的转换期间蚀刻氧化硅膜OX3。即，当氧化硅膜OXF3被用作存储器晶体管的势垒膜(BF2)时，掩模有必要被添加，这意味着增加了制造成本。鉴于此，例如如图18中所示的，当氧化硅膜OXF3被整个移除时，不需要附加的掩模。作为结果，制造成本的增加可以被抑制。
疑问是，氧化硅膜OXF3起初不需要被形成，因为它被整个移除。然而，即使氧化硅膜OXF3在图18的步骤中被整个移除，氧化硅膜OXF3也在技术上有意义地形成在氮化硅膜SNF1上。在下文中描述形成氧化硅膜OXF3的技术意义。
例如，如图17中所示的，氮化硅膜SNF1从选择晶体管形成区域1Ab、从高耐压场效应晶体管形成区域2A、以及从低耐压场效应晶体管形成区域3A被移除。使用热磷酸来移除氮化硅膜SNF1。例如，尽管认为抗蚀剂图案被形成为覆盖存储器晶体管形成区域1Aa并且暴露其他区域，以及氮化硅膜SNF1与作为掩膜的抗蚀剂图案被一起移除，但是抗蚀剂图案不能在使用热磷酸的情况下被使用。因此，例如如图17中所示的，代替使用抗蚀剂图案，存储器晶体管形成区域1Aa中的氧化硅膜OXF3被用作硬掩膜，并且通过热磷酸从除存储器晶体管形成区域1Aa之外的区域移除氮化硅膜SNF1。如上所述，作为用于通过热磷酸从除存储器晶体管形成区域1Aa之外的区域移除氮化硅膜SNF1的硬掩膜，氧化硅膜OXF3在技术上是有意义的。以此方式，氧化硅膜OXF3实质上被用作硬掩膜，以用于通过热磷酸从除存储器晶体管形成区域1Aa之外的区域移除氮化硅膜SNF1，而未被用作存储器晶体管的势垒膜(BF2)。在这一点前提下，第一实施例的制造方法中的第二特征点被使用，从而如图18中所示的，形成在存储器晶体管形成区域1Aa中的氧化硅膜OXF3与形成在选择晶体管形成区域1Ab和高耐压场效应晶体管形成区域2A中的掩埋绝缘层BX，以及与形成在低耐压场效应晶体管形成区域3A中的氧化硅膜OXF2被一起移除。这消除了对用于在存储器晶体管形成区域1Aa保留氧化硅膜OXF3所需的附加掩膜的需要。作为结果，制造成本的增加可以被限制为最低限度。
在第一实施例的制造方法的第三特征点中，例如如图21中所示的，氧化硅膜OXF1c被形成在存储器晶体管形成区域1Aa中，而氧化硅膜OXF1a被同时形成在存储器晶体管形成区域1Aa之外的区域中。换句话说，在第一实施例的制造方法的第三特征点中，例如如图21中所示的，在相同步骤中形成具有不同厚度的氧化硅膜OXF1c和氧化硅膜OXF1a。作为结果，与在不同步骤中形成具有不同厚度的氧化硅膜OXF1c和氧化硅膜OXF1a的情况相比，制造成本可以被降低。
具体地，第一实施例的制造方法中的第三特征点被体现，注意尽管氧化硅膜不能通过快速热氧化过程而被形成在氮化硅膜上，但是氧化硅膜可以通过ISSG氧化过程而被形成在氮化硅膜上。具体地，在图18中，第一实施例的制造方法中的第三特征点通过以组合方式使用快速热氧化过程和ISSG氧化过程而被体现。即，快速热氧化过程和ISSG氧化过程被组合，并且因此，氧化硅膜通过快速热氧化过程而被首先形成在选择晶体管形成区域1Ab中、在高耐压场效应晶体管形成区域2A中、以及在低耐压场效应晶体管形成区域3A中。没有氧化硅膜被形成在存储器晶体管形成区域1Aa中的氮化硅膜SNF1上。之后，快速热氧化过程被改变成ISSG氧化过程，并且因此，氧化硅膜也被形成在存储器晶体管形成区域1Aa中形成的氮化硅膜SNF1上。作为结果，尽管在存储器晶体管形成区域1Aa中仅通过ISSG氧化过程形成氧化硅膜，但是通过ISSG氧化过程之外的快速热氧化过程在除存储器晶体管形成区域1Aa之外的区域中进一步形成氧化硅膜。因此，快速热氧化过程和ISSG氧化过程的组合可以使形成在存储器晶体管形成区域1Aa中的氧化硅膜OXF1c的厚度不同于形成在存储器晶体管形成区域1Aa之外的区域中的氧化硅膜OXF1a的厚度。具体地，氧化硅膜OXF1a的厚度大于氧化硅膜OXF1c的厚度。如上所述，第一实施例的制造方法中的第三特征点被达成。作为结果，半导体器件的制造成本的增加可以被抑制。
第二实施例
制造半导体器件的方法
第二实施例的半导体器件的制造方法现在参考附图而被描述。图10至图17的步骤类似于第一实施例的制造半导体器件的方法的那些步骤。之后，如图30中所示的，低耐压场效应晶体管形成区域3A被覆盖有抗蚀膜PR1，并且然后，在存储器晶体管形成区域1Aa中形成的氧化硅膜OXF3以及在选择晶体管形成区域1Ab中和在高耐压场效应晶体管形成区域1Ab中形成的掩埋绝缘层BX例如利用氢氟酸通过湿蚀刻法而被移除。由于低耐压场效应晶体管形成区域3A被覆盖有抗蚀膜PR1，因此配置元件隔离部分STI的氧化硅膜被保护以免受利用氢氟酸的湿蚀刻。
之后，抗蚀膜PR1通过使用例如灰化技术而被移除，并且然后，如图31中所示的，牺牲膜DF1使用快速热氧化过程或ISSG氧化过程而被形成在选择晶体管形成区域1Ab中的支持衬底SB的表面(p型阱PW1的表面)上以及高耐压场效应晶体管形成区域2A中的支持衬底的表面(n型阱NW的表面)上。即，当牺牲膜DF1通过热氧化过程或者ISSG氧化过程而被形成时，尽管图30中所示的抗蚀膜PR1被保留，抗蚀膜PR1也被暴露给等于其耐热温度或高于其耐热温度的高温。作为结果，抗蚀膜PR1可能被烧毁并且碎屑可能粘附到下面的材料。因此，牺牲膜DF1在移除抗蚀膜PR1之后被形成。半导体层SM被覆盖有氧化硅膜OXF2，并且因此未在低耐压场效应晶体管形成区域3A中被暴露。因此，当牺牲膜通过快速热氧化过程或者ISSG氧化过程而被形成时，没有牺牲膜DF1被形成在低耐压场效应晶体管形成区域3A中的半导体层SM上。因此，在选择晶体管形成区域1Ab中的p型阱PW1的表面中被偏析的氮以及在高耐压场效应晶体管形成区域2A中的n型阱NW的表面中被偏析的氮被并入到牺牲膜DF1中。另一方面，在第二实施例中，在低耐压场效应晶体管形成区域3A中的半导体层SM的表面中被偏析的氮仍然保留。
之后，如图32中所示的，在选择晶体管形成区域1Ab中被形成的牺牲膜DF1和在高耐压场效应晶体管形成区域2A中被形成的牺牲膜DF1例如利用氢氟酸通过湿蚀刻而被移除。因此，可以从选择晶体管形成区域1Ab中的p型阱PW1的表面以及从高耐压场效应晶体管形成区域2A中的n型阱NW的表面移除氮。
之后，在半导体层SM上被形成的氧化硅膜OXF2利用氢氟酸通过湿蚀刻而被移除，以暴露半导体层SM的表面。
之后，如图33中所示的，快速热氧化过程和ISSG氧化过程以组合方式被执行。因此，氧化硅膜OXF1a被形成在选择晶体管形成区域1Aa中的p型阱的表面上、高耐压场效应晶体管形成区域2A中的n型阱NW的表面上、以及低耐压场效应晶体管形成区域3A中的半导体层SM的表面上，并且氧化硅膜OXF1c被形成在存储器晶体管形成区域1Aa中的氮化硅膜SNF1上。氧化硅膜OXF1c的厚度小于氧化硅膜OXF1a的厚度。另外，在半导体层SM的表面中被偏析的氮被并入在低耐压场效应晶体管形成区域3A中的半导体层SM上被形成的氧化硅膜OXF1a中。
之后，如图34中所示的，抗蚀膜PR2使用光刻技术而被图案化，以覆盖存储器形成区域1A和高耐压场效应晶体管形成区域2A，并且暴露低耐压场效应晶体管形成区域3A。之后，在图案化的抗蚀膜PR2作为掩膜的情况下，利用氢氟酸执行湿蚀刻。
因此，从图案化的抗蚀膜PR2暴露的氧化硅膜OXF1a在低耐压场效应晶体管形成区域3A中被移除。以此方式，在半导体层SM的表面中被偏析的氮从低耐压场效应晶体管形成区域3A被移除。后续步骤类似于第一实施例的制造半导体器件的方法的那些步骤；因此，这些步骤的描述被省略。
第二实施例的特性
第二实施例的特征点现在被描述。在第二实施例的特征点中，在低耐压场效应晶体管形成区域3A中的半导体层SM的表面中被偏析的氮利用氧化硅膜OXF1a而不是利用牺牲层DF1而被移除。因此，可以在从限定低耐压场效应晶体管形成区域3A的元件隔离部分STI到掩埋绝缘层BX的区域中抑制氧化硅膜的刮削量的增加。作为结果，可以抑制在栅极电极与被形成在低耐压场效应晶体管形成区域3A中的低耐压场效应晶体管中的支持衬底之间的泄漏电流的增加。
这在以下被详细描述。图35是示意示出例如低耐压场效应晶体管形成区域3A的平面布局配置的视图。在图35中，有源区域ACT由元件隔离部分STI围绕，以及多个栅极电极GE均在y方向上被布置，同时在x方向上延伸。图36是沿着图35中例如线A-A的示意截面视图。在图36中，元件隔离部分STI在支持衬底SB的两侧上被形成，以及半导体层SM在支持衬底SB上被形成，其中掩埋绝缘层BS在SM与SB之间。元件隔离部分STI与掩埋绝缘层BX连接。掩埋绝缘层BX具有例如大约10nm至20nm的厚度。栅极电极GE被从元件隔离部分STI上形成到半导体层SM上。如图36中所示的，当从元件隔离部分STI到掩埋绝缘层BX的区域中氧化硅膜的刮削量增加时，掩埋绝缘层BX的厚度减少，并且因此栅极电极GE与支持减半SB之间的距离被减小，导致栅极电极GE与支持衬底SB之间的泄漏电流增加。另一方面，例如如图37中所示的，当从元件隔离部分STI到掩埋绝缘层BX的区域中氧化硅膜的刮削量较小时，栅极电极GE与支持衬底SB之间的距离被增加，导致栅极电极GE与支持衬底SB之间的泄漏电流减少。因此，有必要作出努力使得从元件隔离部分STI到掩埋绝缘层BX的区域中最大限度地不会发生氧化硅膜的刮削。
鉴于此，尽管元件隔离部分STI和掩埋绝缘层BX由氧化硅膜形成，但是氧化硅膜是在被暴露给例如氢氟酸时被成形的。因此，考虑到抑制从元件隔离部分STI到掩埋绝缘层BX的区域中氧化硅膜的刮削，期望减少该区域中氧化硅膜被暴露给氢氟酸的机会。
例如，第一实施例的制造半导体器件的方法在从图17的步骤转换到图18的步骤期间使用氢氟酸，以用于移除在选择晶体管形成区域1Ab和高耐压场效应晶体管形成区域2A中每个形成区域中形成的掩埋绝缘层BX，以及移除在低耐压场效应晶体管形成区域3A中形成的氧化硅膜OXF2。作为结果，定义低耐压场效应晶体管形成区域3A的元件隔离部分STI被暴露给氢氟酸(第一次)。之后，在从图19的步骤转换到图20的步骤期间，氢氟酸被用于移除被形成在选择晶体管形成区域1Ab、高耐压场效应晶体管形成区域2A、以及低耐压场效应晶体管形成区域3A中每个形成区域中的牺牲膜DF1。作为结果，定义低耐压场效应晶体管形成区域3A的元件隔离部分STI被暴露给氢氟酸(第二次)。此外，在从图21的步骤转换到图22的步骤期间，氢氟酸被用于移除被形成在低耐压场效应晶体管形成区域3A中的氧化硅膜OXF1a。作为结果，定义低耐压场效应晶体管形成区域3A的元件隔离部分STI被暴露给氢氟酸(第三次)。如上所述，第一实施例的制造半导体器件的方法具有定义低耐压场效应晶体管形成区域3A的元件隔离部分STI被暴露给氢氟酸的三次机会。
另一方面，在第二实施例的制造半导体器件的方法中，如图30中所示的，由于低耐压场效应晶体管形成区域3A被覆盖有抗蚀剂膜PR1，因此定义低耐压场效应晶体管形成区域3A的元件隔离部分STI未被暴露给氢氟酸，氢氟酸用于移除被形成在选择晶体管形成区域1Ab和高耐压场效应晶体管形成区域2A中的每个形成区域中的掩埋绝缘层BX。即，第二实施例的制造半导体器件的方法仅具有定义低耐压场效应晶体管形成区域3A的元件隔离部分STI被暴露给氢氟酸的两次机会。
以此方式，第二实施例具有用氧化硅膜OXF1a而不是用牺牲膜DF1来移除在低耐压场效应晶体管形成区域3A中半导体层SM中引入的氮的特征点。作为结果，可以减少定义低耐压场效应晶体管形成区域4A的元件隔离部分STI被暴露给氢氟酸的机会。这意味着，与第一实施例相比第二实施例减少了从元件隔离部分STI到掩埋绝缘层BX的区域中的氧化硅膜的刮削量。作为结果，与第一实施例相比第二实施例可以减少在栅极电极GE与支持衬底SB之间的泄漏电流。
修改
已经利用存储器单元和低耐压场效应晶体管被形成在支持衬底SB上，同时低耐压场效应晶体管被形成在半导体层SM上，半导体层SM被形成在支持衬底SB上其中掩埋绝缘层BX在SM与SB之间的示例描述了第一实施例和第二实施例。然而，第一实施例和第二实施例中每个实施例的基本构思不限于这种配置，并且可以被广泛地应用到在存储器单元、高耐压场效应晶体管、以及低耐压场效应晶体管被形成在体衬底中的配置。
尽管已经根据其上文的一些实施例详细描述了由发明人实现的发明，但是本发明不应当限于此，并且应当理解在不脱离本发明的主旨的范围内，可以对其进行各种修改或改变。

Claims (14)

1.一种半导体器件的制造方法，所述半导体器件具有第一场效应晶体管形成区域和存储器晶体管形成区域，所述方法包括以下步骤：
(a)在所述存储器晶体管形成区域中的衬底的表面上形成第一绝缘膜；
(b)在所述步骤(a)之后，在含氮气氛中对所述衬底执行热处理，以将氮引入到所述存储器晶体管形成区域中的所述第一绝缘膜中；
(c)在所述步骤(b)之后，在所述存储器晶体管形成区域中的所述第一绝缘膜上、以及在所述第一场效应晶体管形成区域上形成具有陷阱能级的第二绝缘膜；
(d)在所述步骤(c)之后，暴露所述第一场效应晶体管形成区域中的所述衬底的所述表面；
(e)在所述步骤(d)之后，在所述第一场效应晶体管形成区域中的所述衬底的所述表面上形成牺牲膜；
(f)在所述步骤(e)之后，移除所述牺牲膜；
(g)在所述步骤(f)之后，在所述第一场效应晶体管形成区域中的所述衬底的所述表面上、以及在所述存储器晶体管形成区域中的所述第二绝缘膜上形成第三绝缘膜；
(h)在所述步骤(g)之后，形成第一导体膜，所述第一导体膜从形成在所述第一场效应晶体管形成区域中的所述第三绝缘膜上到形成在所述存储器晶体管形成区域中的所述第三绝缘膜上；以及
(i)在所述步骤(h)之后，图案化所述第一导体膜，以在所述第一场效应晶体管形成区域中形成第一栅极电极以及在所述存储器晶体管形成区域中形成存储器栅极电极。
2.根据权利要求1所述的方法，
其中所述牺牲膜是氧化硅膜，以及
其中在所述步骤(e)中，热氧化过程被使用。
3.根据权利要求2所述的方法，其中在所述步骤(e)中，快速热氧化过程被使用。
4.根据权利要求2所述的方法，其中在所述步骤(e)中，原位蒸汽产生(ISSG)氧化过程被使用。
5.根据权利要求1所述的方法，
其中所述第二绝缘膜是氮化硅膜，
其中所述第三绝缘膜是氧化硅膜，以及
其中在步骤(g)中，快速热氧化过程和ISSG氧化过程的组合被使用。
6.根据权利要求5所述的方法，其中被形成在所述第一场效应晶体管形成区域中的所述第三绝缘膜的厚度大于被形成在所述存储器晶体管形成区域中的所述第三绝缘膜的厚度。
7.根据权利要求1所述的方法，其中所述第一场效应晶体管形成区域是选择晶体管将被形成在其中的区域，所述选择晶体管用于选择将被形成在所述存储器晶体管形成区域中的存储器晶体管。
8.根据权利要求1所述的方法，其中所述第一场效应晶体管形成区域是高耐压场效应晶体管将被形成在其中的区域。
9.根据权利要求1所述的方法，其中所述第一场效应晶体管形成区域是用于配置输入-输出电路的场效应晶体管将被形成在其中的区域。
10.根据权利要求1所述的方法，其中所述第一场效应晶体管形成区域是p沟道型场效应晶体管将被形成在其中的区域。
11.根据权利要求1所述的方法，
其中所述第三绝缘膜是氧化硅膜，
在所述步骤(g)之后并且在所述步骤(h)之前，所述方法进一步包括以下步骤：
利用含氮的等离子体在所述第三绝缘膜的表面上执行等离子体处理。
12.根据权利要求1所述的方法，
其中所述半导体器件包括第二场效应晶体管形成区域，所述第二场效应晶体管形成区域具有被形成在所述衬底上的掩埋绝缘层以及被形成在所述掩埋绝缘层上的半导体层，以及
其中在所述第二场效应晶体管形成区域中的所述半导体层的杂质浓度低于在所述第一场效应晶体管形成区域中的沟道形成区域的杂质浓度。
13.根据权利要求12所述的方法，
其中在所述步骤(a)中，所述第一绝缘膜被形成在所述存储器晶体管形成区域中的所述衬底的所述表面上以及所述第二场效应晶体管形成区域中的所述半导体层上，
其中在所述步骤(c)中，所述第二绝缘膜被形成在所述第一场效应晶体管形成区域中的所述掩埋绝缘层上以及所述第二场效应晶体管形成区域中的所述第一绝缘膜上，以及所述存储器晶体管形成区域中的所述第一绝缘膜上，
其中在所述步骤(d)中，暴露所述第一场效应晶体管形成区域中的所述衬底的所述表面，以及暴露所述第二场效应晶体管形成区域中的所述半导体层，
其中在所述步骤(e)中，在所述第一场效应晶体管中的所述衬底的所述表面上以及在所述第二场效应晶体管形成区域中的所述半导体层上形成所述牺牲膜，
其中在所述步骤(f)中，移除被形成在所述第一场效应晶体管形成区域和所述第二场效应晶体管形成区域中的每个场效应晶体管形成区域中的所述牺牲膜，
其中在所述步骤(g)中，在所述第一场效应晶体管形成区域中的所述衬底的所述表面上、在所述第二场效应晶体管形成区域中的所述半导体层上以及在所述存储器晶体管形成区域中的所述第二绝缘膜上形成所述第三绝缘膜，
其中在所述步骤(g)之后并且在所述步骤(h)之前，所述方法进一步包括以下步骤：
(j)移除被形成在所述第二场效应晶体管形成区域中的所述第三绝缘膜；以及
(k)在所述步骤(j)之后，在所述第二场效应晶体管形成区域中的所述半导体层上形成第四绝缘膜，所述第四绝缘膜比所述第三绝缘膜更薄，
其中在所述步骤(k)之后被执行的所述步骤(h)中，所述第一导体膜在被形成在所述第一场效应晶体管形成区域中的所述第三绝缘膜上，在被形成在所述存储器晶体管形成区域中的所述第三绝缘膜上以及在被形成在所述第二场效应晶体管形成区域中的所述第四绝缘膜上被形成，以及
其中在所述步骤(i)中，所述第一导体膜被图案化，以在所述第一场效应晶体管形成区域中形成所述第一栅极电极，在所述存储器晶体管形成区域中形成所述存储器栅极电极，以及在所述第二场效应晶体管形成区域中形成第二栅极电极。
14.根据权利要求12所述的方法，
其中在所述步骤(a)中，所述第一绝缘膜被形成在所述存储器晶体管形成区域中的所述衬底的所述表面上以及所述第二场效应晶体管形成区域中的所述半导体层上，
其中在所述步骤(c)中，所述第二绝缘膜被形成在所述第一场效应晶体管形成区域中的所述掩埋绝缘层上，所述第二场效应晶体管形成区域中的所述第一绝缘膜上以及所述存储器晶体管形成区域中的所述第一绝缘膜上，
其中在所述步骤(e)中，所述牺牲膜被形成在所述第一场效应晶体管形成区域中的所述衬底的所述表面上，而所述第二场效应晶体管形成区域被覆盖有所述第一绝缘膜，
其中在所述步骤(f)中，所述牺牲膜被移除，并且被形成在所述第二场效应晶体管形成区域中的所述第一绝缘膜被移除，
其中在所述步骤(g)中，所述第三绝缘膜被形成在所述第一场效应晶体管形成区域中的所述衬底的所述表面上，所述第二场效应晶体管形成区域中的所述半导体层上以及所述存储器晶体管形成区域中的所述第二绝缘膜上，
其中在所述步骤(g)之后并且在所述步骤(h)之前，所述方法进一步包括以下步骤：
(j)移除被形成在所述第二场效应晶体管形成区域中的所述第三绝缘膜；以及
(k)在所述步骤(j)之后，在所述第二场效应晶体管形成区域中的所述半导体层上形成第四绝缘膜，所述第四绝缘膜比所述第三绝缘膜更薄，
其中在所述步骤(k)之后被执行的所述步骤(h)中，所述第一导体膜在被形成在所述第一场效应晶体管形成区域中的所述第三绝缘膜上，在被形成在所述存储器晶体管形成区域中的所述第三绝缘膜上以及在被形成在所述第二场效应晶体管形成区域中的所述第四绝缘膜上被形成，以及
其中在所述步骤(i)中，所述第一导体膜被图案化，以在所述第一场效应晶体管形成区域中形成所述第一栅极电极，在所述存储器晶体管形成区域中形成所述存储器栅极电极，以及在所述第二场效应晶体管形成区域中形成第二栅极电极。
CN201811449221.1A 2017-11-29 2018-11-28 制造半导体器件的方法 Active CN110021523B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-229011 2017-11-29
JP2017229011A JP2019102520A (ja) 2017-11-29 2017-11-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110021523A CN110021523A (zh) 2019-07-16
CN110021523B true CN110021523B (zh) 2023-04-07

Family

ID=64316401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811449221.1A Active CN110021523B (zh) 2017-11-29 2018-11-28 制造半导体器件的方法

Country Status (6)

Country Link
US (1) US10446401B2 (zh)
EP (1) EP3493268A1 (zh)
JP (1) JP2019102520A (zh)
KR (1) KR20190063415A (zh)
CN (1) CN110021523B (zh)
TW (1) TWI784086B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102520A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225167B1 (en) * 2000-03-13 2001-05-01 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation
CN1983563A (zh) * 2005-12-14 2007-06-20 东部电子股份有限公司 形成栅极介电层的方法
CN105185794A (zh) * 2014-06-04 2015-12-23 瑞萨电子株式会社 半导体器件的制造方法
CN105390448A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 制造半导体器件的方法

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2923995C2 (de) * 1979-06-13 1985-11-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
US4319395A (en) * 1979-06-28 1982-03-16 Motorola, Inc. Method of making self-aligned device
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US5120670A (en) * 1991-04-18 1992-06-09 National Semiconductor Corporation Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories
JP3358663B2 (ja) * 1991-10-25 2002-12-24 ローム株式会社 半導体記憶装置およびその記憶情報読出方法
KR0163932B1 (ko) * 1995-02-24 1999-01-15 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US6069382A (en) * 1998-02-11 2000-05-30 Cypress Semiconductor Corp. Non-volatile memory cell having a high coupling ratio
US6348711B1 (en) * 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6346442B1 (en) * 1999-02-04 2002-02-12 Tower Semiconductor Ltd. Methods for fabricating a semiconductor chip having CMOS devices and a fieldless array
JP3472727B2 (ja) * 1999-08-13 2003-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6399446B1 (en) * 1999-10-29 2002-06-04 Advanced Micro Devices, Inc. Process for fabricating high density memory cells using a metallic hard mask
JP2001196558A (ja) * 2000-01-13 2001-07-19 Seiko Epson Corp 半導体装置の製造方法およびその半導体装置
US6410388B1 (en) * 2000-02-15 2002-06-25 Advanced Micro Devices, Inc. Process for optimizing pocket implant profile by RTA implant annealing for a non-volatile semiconductor device
US6417081B1 (en) * 2000-05-16 2002-07-09 Advanced Micro Devices, Inc. Process for reduction of capacitance of a bitline for a non-volatile memory cell
US6562683B1 (en) * 2000-08-31 2003-05-13 Advanced Micro Devices, Inc. Bit-line oxidation by removing ONO oxide prior to bit-line implant
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
US6468865B1 (en) * 2000-11-28 2002-10-22 Advanced Micro Devices, Inc. Method of simultaneous formation of bitline isolation and periphery oxide
US6642584B2 (en) * 2001-01-30 2003-11-04 International Business Machines Corporation Dual work function semiconductor structure with borderless contact and method of fabricating the same
TW580729B (en) * 2001-02-23 2004-03-21 Macronix Int Co Ltd Method of avoiding electron secondary injection caused by pocket implantation process
TW480677B (en) * 2001-04-04 2002-03-21 Macronix Int Co Ltd Method of fabricating a nitride read only memory cell
US6576511B2 (en) * 2001-05-02 2003-06-10 Macronix International Co., Ltd. Method for forming nitride read only memory
US20020182829A1 (en) * 2001-05-31 2002-12-05 Chia-Hsing Chen Method for forming nitride read only memory with indium pocket region
US6436768B1 (en) * 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices
US7015253B2 (en) * 2001-07-10 2006-03-21 American Medical Systems, Inc. Regimen for treating prostate tissue and surgical kit for use in the regimen
KR100440698B1 (ko) * 2001-07-25 2004-07-21 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
US20030040152A1 (en) * 2001-08-22 2003-02-27 Chen-Chin Liu Method of fabricating a NROM cell to prevent charging
EP1300888B1 (en) * 2001-10-08 2013-03-13 STMicroelectronics Srl Process for manufacturing a dual charge storage location memory cell
US20030232507A1 (en) * 2002-06-12 2003-12-18 Macronix International Co., Ltd. Method for fabricating a semiconductor device having an ONO film
JP2004095889A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及びその製造方法
US6784483B2 (en) * 2002-09-04 2004-08-31 Macronix International Co., Ltd. Method for preventing hole and electron movement in NROM devices
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
JP2004193226A (ja) * 2002-12-09 2004-07-08 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法
US6867463B2 (en) * 2002-12-24 2005-03-15 Macronix International Co., Ltd. Silicon nitride read-only-memory
JP4009856B2 (ja) * 2003-06-30 2007-11-21 セイコーエプソン株式会社 半導体記憶装置およびその製造方法
JP3724648B2 (ja) * 2003-10-01 2005-12-07 セイコーエプソン株式会社 半導体装置の製造方法
US7015101B2 (en) * 2003-10-09 2006-03-21 Chartered Semiconductor Manufacturing Ltd. Multi-level gate SONOS flash memory device with high voltage oxide and method for the fabrication thereof
US7067362B2 (en) * 2003-10-17 2006-06-27 Chartered Semiconductor Manufacturing Ltd. Integrated circuit with protected implantation profiles and method for the formation thereof
US6869844B1 (en) * 2003-11-05 2005-03-22 Advanced Micro Device, Inc. Method and structure for protecting NROM devices from induced charge damage during device fabrication
US6808991B1 (en) * 2003-11-19 2004-10-26 Macronix International Co., Ltd. Method for forming twin bit cell flash memory
US6962849B1 (en) * 2003-12-05 2005-11-08 Advanced Micro Devices, Inc. Hard mask spacer for sublithographic bitline
US6958272B2 (en) * 2004-01-12 2005-10-25 Advanced Micro Devices, Inc. Pocket implant for complementary bit disturb improvement and charging improvement of SONOS memory cell
US6989320B2 (en) * 2004-05-11 2006-01-24 Advanced Micro Devices, Inc. Bitline implant utilizing dual poly
US7176113B1 (en) * 2004-06-07 2007-02-13 Spansion Llc LDC implant for mirrorbit to improve Vt roll-off and form sharper junction
KR100663344B1 (ko) * 2004-06-17 2007-01-02 삼성전자주식회사 적어도 두 개의 다른 채널농도를 갖는 비휘발성 플래시메모리 소자 및 그 제조방법
US20070026621A1 (en) * 2004-06-25 2007-02-01 Hag-Ju Cho Non-volatile semiconductor devices and methods of manufacturing the same
US20060084219A1 (en) * 2004-10-14 2006-04-20 Saifun Semiconductors, Ltd. Advanced NROM structure and method of fabrication
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7238974B2 (en) * 2004-10-29 2007-07-03 Infineon Technologies Ag Semiconductor device and method of producing a semiconductor device
US7227234B2 (en) * 2004-12-14 2007-06-05 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
US7405441B2 (en) * 2005-03-11 2008-07-29 Infineon Technology Ag Semiconductor memory
US7816728B2 (en) * 2005-04-12 2010-10-19 International Business Machines Corporation Structure and method of fabricating high-density trench-based non-volatile random access SONOS memory cells for SOC applications
US20060281255A1 (en) * 2005-06-14 2006-12-14 Chun-Jen Chiu Method for forming a sealed storage non-volative multiple-bit memory cell
US7763935B2 (en) * 2005-06-23 2010-07-27 Macronix International Co., Ltd. ONO formation of semiconductor memory device and method of fabricating the same
EP1746645A3 (en) * 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7678674B1 (en) * 2005-08-26 2010-03-16 Spansion Llc Memory cell dual pocket implant
US7642158B2 (en) * 2005-09-30 2010-01-05 Infineon Technologies Ag Semiconductor memory device and method of production
US7514323B2 (en) * 2005-11-28 2009-04-07 International Business Machines Corporation Vertical SOI trench SONOS cell
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
CN101375390B (zh) * 2006-01-25 2013-06-05 日本电气株式会社 半导体器件及其制造方法
US20080116447A1 (en) * 2006-11-20 2008-05-22 Atmel Corporation Non-volatile memory transistor with quantum well charge trap
CN100590853C (zh) * 2006-12-15 2010-02-17 中芯国际集成电路制造(上海)有限公司 半导体存储器及其形成方法
KR100786707B1 (ko) * 2006-12-21 2007-12-18 삼성전자주식회사 불휘발성 메모리 장치 및 이의 제조 방법
KR100827450B1 (ko) * 2007-05-18 2008-05-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8093128B2 (en) * 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8871595B2 (en) * 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US7838923B2 (en) * 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US8120095B2 (en) * 2007-12-13 2012-02-21 International Business Machines Corporation High-density, trench-based non-volatile random access SONOS memory SOC applications
US8722484B2 (en) * 2008-01-14 2014-05-13 Tower Semiconductor Ltd. High-K dielectric stack and method of fabricating same
US7799670B2 (en) * 2008-03-31 2010-09-21 Cypress Semiconductor Corporation Plasma oxidation of a memory layer to form a blocking layer in non-volatile charge trap memory devices
US8163660B2 (en) * 2008-05-15 2012-04-24 Cypress Semiconductor Corporation SONOS type stacks for nonvolatile change trap memory devices and methods to form the same
US7899072B2 (en) * 2008-09-30 2011-03-01 Verizon Patent And Licensing Inc. Method and system for network bandwidth allocation
US8409950B1 (en) * 2010-11-08 2013-04-02 Northrop Grumman Systems Corporation Method for integrating SONOS non-volatile memory into a sub-90 nm standard CMOS foundry process flow
US8441063B2 (en) * 2010-12-30 2013-05-14 Spansion Llc Memory with extended charge trapping layer
US8685813B2 (en) * 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
US8629025B2 (en) * 2012-02-23 2014-01-14 United Microelectronics Corp. Semiconductor device and method for fabricating semiconductor device
US9082867B2 (en) * 2013-01-31 2015-07-14 Tower Semiconductor Ltd. Embedded cost-efficient SONOS non-volatile memory
US8722496B1 (en) * 2013-01-31 2014-05-13 Tower Semiconductor Ltd. Method for making embedded cost-efficient SONOS non-volatile memory
US8796098B1 (en) * 2013-02-26 2014-08-05 Cypress Semiconductor Corporation Embedded SONOS based memory cells
US8883624B1 (en) * 2013-09-27 2014-11-11 Cypress Semiconductor Corporation Integration of a memory transistor into high-K, metal gate CMOS process flow
US8916432B1 (en) 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
US9202701B1 (en) * 2014-12-17 2015-12-01 United Microelectronics Corp. Method for manufacturing silicon—oxide—nitride—oxide—silicon (SONOS) non-volatile memory cell
JP2019102520A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225167B1 (en) * 2000-03-13 2001-05-01 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation
CN1983563A (zh) * 2005-12-14 2007-06-20 东部电子股份有限公司 形成栅极介电层的方法
CN105185794A (zh) * 2014-06-04 2015-12-23 瑞萨电子株式会社 半导体器件的制造方法
CN105390448A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 制造半导体器件的方法

Also Published As

Publication number Publication date
EP3493268A1 (en) 2019-06-05
US20190164764A1 (en) 2019-05-30
TWI784086B (zh) 2022-11-21
TW201933493A (zh) 2019-08-16
US10446401B2 (en) 2019-10-15
JP2019102520A (ja) 2019-06-24
CN110021523A (zh) 2019-07-16
KR20190063415A (ko) 2019-06-07

Similar Documents

Publication Publication Date Title
US8507340B2 (en) Method of fabricating a nonvolatile memory
JP5116294B2 (ja) 半導体構造およびその製造方法（垂直ｓｏｉトレンチｓｏｎｏｓセル）
US9905429B2 (en) Semiconductor device and a manufacturing method thereof
JP6172656B2 (ja) 半導体装置および半導体装置の製造方法
CN113748466A (zh) 形成三维水平反或型存储器阵列的制程
JP2007258497A (ja) 半導体装置の製造方法および半導体装置
CN110021523B (zh) 制造半导体器件的方法
US10483273B2 (en) Method of manufacturing semiconductor device
JP2008098567A (ja) 不揮発性半導体記憶装置およびその製造方法
CN109698120B (zh) 制造半导体器件的方法
US9343470B2 (en) Integration of semiconductor memory cells and logic cells
US11024639B2 (en) Method of manufacturing semiconductor device
JP2009194221A (ja) 半導体装置およびその製造方法
US11031408B2 (en) Semiconductor device and method of producing semiconductor device
JP2013191740A (ja) 半導体装置および半導体装置の製造方法
KR20050094295A (ko) 플래쉬 메모리 소자 및 그 제조 방법
JP2013026315A (ja) 半導体記憶装置及びその製造方法
KR20060083503A (ko) 부유게이트를 가지는 비휘발성 기억장치 제조방법
JP2008160074A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant