CN109756223A - 接口电路和接口装置 - Google Patents

接口电路和接口装置 Download PDF

Info

Publication number
CN109756223A
CN109756223A CN201811248417.4A CN201811248417A CN109756223A CN 109756223 A CN109756223 A CN 109756223A CN 201811248417 A CN201811248417 A CN 201811248417A CN 109756223 A CN109756223 A CN 109756223A
Authority
CN
China
Prior art keywords
switch device
interface circuit
capacitor
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811248417.4A
Other languages
English (en)
Other versions
CN109756223B (zh
Inventor
朴锺旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180041027A external-priority patent/KR102366974B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109756223A publication Critical patent/CN109756223A/zh
Application granted granted Critical
Publication of CN109756223B publication Critical patent/CN109756223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

提供了一种接口电路和一种接口装置，所述接口电路包括：第一开关器件，连接到供应第一电压的第一电源节点，并且由第一输入信号控制；第二开关器件，连接到供应比第一电压低的第二电压的第二电源节点，并且由与第一输入信号不同的第二输入信号控制；输出节点，第一开关器件和第二开关器件经其彼此串联连接，并且输出输出信号；第一电阻器，连接在第一电源节点和第一开关器件之间；第二电阻器，连接在第二电源节点和第二开关器件之间；第一电容器，连接到第一电阻器和第一开关器件之间的节点；第二电容器，连接到第二电阻器和第二开关器件之间的节点。

Description

接口电路和接口装置
本申请分别要求在韩国知识产权局于2017年11月3日提交的第10-2017-0146058号、于2017年12月21日提交的第10-2017-0177159号以及于2018年4月9日提交的第10-2018-0041027号韩国专利申请的优先权，所述韩国专利申请中的每个的公开内容通过引用全部包含于此。
技术领域
本发明构思涉及一种接口电路和一种接口装置。
背景技术
包括在电子装置中的多个集成电路芯片可以经由接口电路彼此交换数据。随着电子装置处理的数据的容量逐渐增大，已经提出了能够提供高速数据通信的接口电路。另外，随着包括在电子装置中的集成电路芯片的数量已经增加并且其类型已经变化，已经提出了各种方法来减少对经由其它集成电路芯片上的接口电路的数据发送和接收操作的影响。
发明内容
一方面是提供一种接口电路及其操作方法，在接口电路中，数据可以通过调节输出信号的压摆率以相对高的速度传输，并且根据操作环境影响其它外围集成电路芯片的电磁干扰(EMI)可以显著减少。
根据示例实施例的一方面，接口电路包括：第一开关器件，连接到供应第一电源电压的第一电源节点，并且由第一输入信号控制；第二开关器件，连接到供应比第一电源电压低的第二电源电压的第二电源节点，并且由与第一输入信号不同的第二输入信号控制；输出节点，由经其将第一开关器件和第二开关器件彼此串联连接的节点限定，并且输出输出信号；第一电阻器，连接在第一电源节点和第一开关器件之间；第二电阻器，连接在第二电源节点和第二开关器件之间；第一电容器，连接到第一电阻器和第一开关器件之间的节点；第二电容器，连接到第二电阻器和第二开关器件之间的节点。
根据示例实施例的另一方面，接口装置包括：多个接口电路，每个接口电路包括串联连接的第一开关器件和第二开关器件，第一电容器连接到第一开关器件的第一输入端子，第二电容器连接到第二开关器件的第二输入端子；控制器，控制所述多个接口电路中的每个接口电路的第一开关器件和第二开关器件的闭合/断开操作，以确定所述多个接口电路中的每个接口电路的输出信号，并且控制所述多个接口电路中的每个接口电路的第一电容器和第二电容器的充电和放电，以调节所述多个接口电路中的每个接口电路的输出信号的压摆率。
根据示例实施例的另一方面，接口电路包括：第一开关器件，接收第一电源电压，第一开关器件的闭合/断开操作由第一输入信号控制；第二开关器件，接收比第一电源电压低的第二电源电压，第二开关器件的闭合/断开操作由第二输入信号控制；第一电容器，连接到第一开关器件的第一输入节点，并且在第一开关器件闭合时被充电；第二电容器，连接到第二开关器件的第二输入节点，并且在第二开关器件断开时被充电。
附图说明
通过下面结合附图的详细描述，将更清楚地理解以上和其它方面、特征、和优点，在附图中：
图1是根据示例实施例的电子装置的示意性框图；
图2A和图2B是根据示例实施例的接口装置的示意性框图；
图3是根据示例实施例的接口电路的示意性电路图；
图4至图5B是根据示例实施例的接口电路的操作中的波形的图；
图6至图7B是根据对比示例的接口电路的操作的图；
图8至图10B是根据示例实施例的接口电路的操作的图；
图11至图16是根据示例实施例的存储器装置的操作的流程图；
图17是根据示例实施例的接口电路的示意性电路图；以及
图18提供根据示例实施例的图17的接口电路的操作中的波形的图。
具体实施方式
在下文中，将参照附图描述示例实施例。
参照图1，根据示例实施例的电子装置10可以包括处理器11、图像传感器12、显示器13、通信模块14和存储器15等。处理器11可以由诸如应用处理器或中央处理单元(CPU)等的集成电路实现。
处理器11、图像传感器12、显示器13、通信模块14和存储器15等可以包括可经其交换数据的接口电路。接口电路可以包括发送数据的发送电路和接收数据的接收电路中的至少一种。例如，当电子装置10为移动装置时，处理器11和图像传感器12可以包括根据移动行业处理器接口(MIPI)标准发送数据和接收数据的接口电路，相似地，处理器11和显示器13可以包括根据移动行业处理器接口(MIPI)标准发送数据和接收数据的接口电路。
根据MIPI标准，可以定义具有不同物理层的多个通信标准。因此，应用于包括在电子装置10中的组件11至15中的各个组件之间的数据通信的通信标准可以彼此不同，对能够支持两个或更多个通信标准的接口电路的需求正在增加。
例如，接口电路可以支持基于由MIPI标准管理的D-PHY接口和C-PHY接口中的至少一种的通信。在根据D-PHY接口的通信的情况下，发送侧的接口电路可以单独发送包括待发送的数据的信号以及时钟信号，接收侧的接口电路可以处理以差分信号传输方式接收的信号以恢复数据。另一方面，在根据C-PHY接口的通信的情况下，发送侧和接收侧的接口电路可以使用多级信号传输方法来交换信号。在示例实施例中，在根据C-PHY接口的通信的情况下，可以省略并不单独发送时钟信号。
由于包括在电子装置10中的组件11至15之间交换的数据的容量正在逐渐增大，因此已经积极地进行了对能够以相对高的速度交换数据的接口电路的研究。此外，也正在积极地进行以经由接口电路通过组件11至15中的至少部分而不干扰其它组件11至15的操作的数据发送和接收操作为目标的研究。
图2A和图2B是根据示例实施例的接口装置的示意性框图。
参照图2A，应用处理器20可以包括控制器21和接口电路22a。在示例实施例中，控制器21可以包括控制应用处理器20的全部操作的控制逻辑。接口电路22a可以是执行与显示驱动器30交换数据的功能的电路，并且可以由控制器21来确定接口电路22a的操作方法。
显示驱动器30可以包括控制器31和接口电路32。显示驱动器30的接口电路32可以根据协议与应用处理器20的接口电路22a交换数据。协议可以是预定的。例如，应用处理器20的接口电路22a和显示驱动器30的接口电路32可以根据由MIPI标准定义的协议来交换数据。接口电路22a和32中的每个可以包括发送电路和接收电路。
参照图2B，应用处理器20可以与图像传感器40交换数据，图像传感器40可以包括发送数据和接收数据的接口电路42以及控制器41。控制器41可以经由接口电路42和应用处理器20的接口电路22b向应用处理器20发送由图像传感器40生成的图像数据。在一些示例实施例中，接口电路22b可以是与接口电路22a相同的接口电路，并且/或者可以利用相同的协议。在其它示例实施例中，接口电路22b可以不同于接口电路22a，并且/或者可以利用互不相同的协议。
根据示例实施例的接口电路22a、22b、32和42中的至少一个可以具有调节输出信号的压摆率(slew rate，也被称为转换速率)的功能。输出信号的压摆率可以通过由控制器21、31和41输入到接口电路22a、22b、32和42的控制信号来确定。在示例实施例中，控制器21、31和41可以通过利用输入到接口电路22a、22b、32和42的控制信号来对包括在接口电路22a、22b、32和42中的电容器进行充电或放电，以调节输出信号的压摆率。
图3是根据示例实施例的接口电路的示意性电路图。
参照图3，根据示例实施例的接口电路50可以包括第一开关器件M1、第二开关器件M2、第一电容器C1和第二电容器C2等。第一开关器件M1和第二开关器件M2可以串联连接在第一电源节点51和第二电源节点52之间，输出节点(也可以被称为输出端子)53可以限定在第一开关器件M1和第二开关器件M2之间。可以通过控制第一开关器件M1的第一输入信号IN1与控制第二开关器件M2的第二输入信号IN2来确定输出到输出节点53的输出信号OUT。
第一开关器件M1可以经由第一电阻器RUP连接到第一电源节点51，第二开关器件M2可以经由第二电阻器RDN连接到第二电源节点52。可以通过第一电源节点51供应第一电源电压VDD，可以通过第二电源节点52供应第二电源电压VSS。在示例实施例中，第一电源电压VDD可以大于第二电源电压VSS。
第一电容器C1可以连接在第一公共节点CMP与输入有第一控制信号CNT1的第一控制节点54之间。第一公共节点CMP可以被限定为第一电阻器RUP和第一开关器件M1之间的节点。第二电容器C2可以连接在第二公共节点CMN与输入有第二控制信号CNT2的第二控制节点55之间。第二公共节点CMN可以被限定为第二电阻器RDN和第二开关器件M2之间的节点。
在示例实施例中，第一电容器C1和第二电容器C2中的每个可以是有源电容器，并且可以实现为MOS电容器。当第一电容器C1和第二电容器C2中的每个是MOS电容器时，第一控制信号CNT1和第二控制信号CNT2可以分别输入到第一电容器C1的栅极端子和第二电容器C2的栅极端子。此外，第一电容器C1的源极端子和漏极端子可以连接到第一公共节点CMP，第二电容器C2的源极端子和漏极端子可以连接到第二公共节点CMN。可以不同地确定第一电容器C1的大小和第二电容器C2的大小，在一些示例实施例中，第二电容器C2的大小可以大于第一电容器C1的大小。
例如，当接口电路50根据以差分信号传输方法传输数据的D-PHY接口进行操作时，第一输入信号IN1和第二输入信号IN2可以具有相反的相位。输出信号OUT可以在第一开关器件M1响应于第一输入信号IN1而闭合时具有高输出值，并且可以在第二开关器件M2响应于第二输入信号IN2而闭合时具有低输出值。因此，控制器可以基于第一输入信号IN1和第二输入信号IN2来确定输出信号OUT的值。
例如，当输出信号OUT的值从高输出值改变为低输出值或者从低输出值改变为高输出值时，输出信号OUT的压摆率会受第一输入信号IN1与第二输入信号IN2的大小和/或存在于各个器件和节点中的寄生分量等的影响。随着通过接口电路50交换的数据的容量逐渐增大，已经提出了可以改善输出信号OUT的压摆率的各种方法。
另一方面，当接口电路50根据以多级信号传输方法传输数据的C-PHY接口进行操作时，第一输入信号IN1和第二输入信号IN2可以不总是具有彼此相反的相位。第一输入信号IN1和第二输入信号IN2可以在至少一段时间内具有相同的值，输出信号OUT可以具有高输出值、低输出值与介于高输出值和低输出值之间的中间输出值中的一者。
在示例实施例中，可以通过对第一电容器C1和第二电容器C2进行充电或放电来调节输出信号OUT的压摆率。例如，当输出信号OUT增大时，可以对第一电容器C1和第二电容器C2中的至少一个进行充电，当输出信号OUT减小时，可以对第一电容器C1和第二电容器C2中的至少一个进行放电，从而增大输出信号OUT的压摆率。
此外，当接口电路50被限定为单元电路时，输出端子53可以连接到多个单元电路。例如，输出端子53可以连接到一个或更多个第一单元电路以及一个或更多个第二单元电路。在一些示例实施例中，第一单元电路中的电容器C1和C2以及电阻器RUP和RDN可以不同于第二单元电路中的电容器C1和C2以及电阻器RUP和RDN。
在示例实施例中，单个输出端子53可以连接到第一单元电路中的五个第一单元电路和第二单元电路中的两个第二单元电路。例如，第一单元电路中的第一电阻器RUP和第一开关器件M1的闭合电阻器的值的总和可以是第二单元电路中的第一电阻器RUP和第一开关器件M1的闭合电阻器的值的总和的一半。类似地，第一单元电路中的第二电阻器RDN和第二开关器件M2的闭合电阻器的值的总和可以是第二单元电路中的第二电阻器RDN和第二开关器件M2的闭合电阻器的值的总和的一半。在实际操作中，可以通过控制包括在第一单元电路和第二单元电路中的每个中的第一开关器件M1和第二开关器件M2来确定单元电路的闭合电阻器的期望值。
在示例实施例中，可以基于闭合电阻器的值确定第一开关器件M1和第二开关器件M2中的每个的尺寸。例如，当在第一单元电路和第二单元电路中的每个中的第一开关器件M1和第二开关器件M2中的每个的栅极长度相同时，每个第一单元电路中的第一开关器件M1的栅极宽度可以是每个第二单元电路中的第一开关器件M1的栅极宽度的两倍。在以上示例中，可以在与栅极长度交叉的方向上确定栅极宽度。类似地，第一单元电路中的第二开关器件M2的栅极宽度可以是第二单元电路中的第二开关器件M2的栅极宽度的两倍。
当第一单元电路的数量是五个并且第二单元电路的数量是两个时，第一单元电路中的第一电容器C1的大小可以是第二单元中的第一电容器C1的大小的两倍。此外，第一单元电路中的第二电容器C2的大小可以是第二单元电路中第二电容器C2的大小的两倍。
对于以多电平信号操作的C_PHY接口，可以使用至少三个输出节点来传输数据。此外，每个输出节点不具有相同的值，并且可以具有高输出值、低输出值和中间输出值中的一者。在示例实施例中，可以操作与输出高输出值或低输出值的输出节点连接的所有第一单元电路和第二单元电路。相反，在与输出中间输出值的输出节点连接的第一单元电路之中，只能操作第一单元电路的一部分，并且可能无法操作与输出中间值的输出节点连接的第二单元电路。
图4至图5B是根据示例实施例的接口电路的操作中的波形的图。
参照图4，第一控制信号CNT1和第二控制信号CNT2可以具有与第一输入信号IN1的相位相同的相位，而第二输入信号IN2可以具有与第一输入信号IN1的相位相反的相位。如图4的示例实施例中示出的，由于确定了第一输入信号IN1和第二输入信号IN2的相位以及第一控制信号CNT1和第二控制信号CNT2的相位，所以输出信号OUT的相位可以增大。
图5A和图5B是接口电路50的输出信号OUT的波形图以及在接口电路50的公共节点CMP和CMN处检测的公共电压VCMP和VCMN的波形图。图5A是例如在不设置第一电容器C1和第二电容器C2的情况下，输出信号OUT与公共电压VCMP和VCMN的波形图。参照图5A，在第一输入信号IN1的使第一开关器件M1闭合的上升沿处，第一公共节点CMP的第一公共电压VCMP可以从第一电源电压VDD大幅减小。输出信号OUT可以与第一电源电压VDD和第一公共电压VCMP之间的差成比例，因此，可以在第一输入信号IN1的上升沿处缓慢地增大。例如，输出信号OUT从低输出值VOUTL增大到高输出值VOUTH的速率可以减小。
类似地，在第二输入信号IN2的使第二开关器件M2闭合的上升沿处，第二公共节点CMN的第二公共电压VCMN可以从第二电源电压VSS大幅且快速地增大。因此，输出信号OUT可以在第二输入信号IN2的上升沿处缓慢地减小。例如，输出信号OUT从高输出值VOUTH减小到低输出值VOUTL的速率可以减小。
另一方面，参照设置有第一电容器C1和第二电容器C2的图5B的示例实施例，在第一输入信号IN1的使第一开关器件M1闭合的上升沿处可以由第一控制信号CNT1对第一电容器C1进行充电。因此，第一公共电压VCMP可以由于第一电容器C1而缓慢地减小，输出信号OUT可以从低输出值VOUTL更快速地增大到高输出值VOUTH。
另一方面，在第二输入信号IN2的使第二开关器件M2闭合的上升沿处，可以由第二控制信号CNT2对第二电容器C2进行放电。因此，第二公共电压VCMN可以由于第二电容器C2而缓慢地增大，输出信号OUT可以从高输出值VOUTH更快速地减小到低输出值VOUTL。例如，在示例实施例中，由于第一控制信号CNT1和第二控制信号CNT2被确定为具有与第一输入信号IN1的相位相同的相位的信号，输出信号OUT的压摆率可以增大。
根据示例实施例，可以通过将第一控制信号CNT1和第二控制信号CNT2确定为具有与上面参照图4至图5B描述的示例实施例中的相位相反的相位来有意地减小输出信号OUT的压摆率。第一控制信号CNT1和第二控制信号CNT2可以被生成为具有与第二输入信号IN2的相位相同的相位，以减小输出信号OUT的压摆率。通过有意地减小接口电路50的压摆率，在不使用高速数据通信的情况下，接口电路50的干扰电子装置的其它组件(例如，影响RF模块或GPS模块等的性能)的操作可以显著地减少，从而改善电磁干扰特性。
图6至图7B是根据对比示例的接口电路的操作的图。例如，图6至图7B是用于示出根据示例实施例的接口电路的操作的对比示例。
参照图6，接口电路60可以包括输出第一输出信号OUT1的第一电路70以及输出第二输出信号OUT2的第二电路80。根据图6中示出的示例实施例的接口电路60可以支持根据基于MIPI标准的D-PHY接口的通信。第一输出信号OUT1和第二输出信号OUT2可以具有彼此相反的相位。
第一输出信号OUT1可以沿第一发送路径91输入到第一接收节点93，第二输出信号OUT2可以沿第二发送路径92输入到第二接收节点94。终端电路可以连接到第一接收节点93和第二接收节点94中的每个，并且可以包括终端电容器CT和用于第一接收节点93和第二接收节点94中的每个的终端电阻器RT。接收器95可以利用第一输出信号OUT1和第二输出信号OUT2来生成接收数据D0。
第一电路70和第二电路80可以具有相同的结构。以第一电路70为例进行描述，第一电路70可以包括第一开关器件M1、第二开关器件M2、第一电阻器RUP1和第二电阻器RDN1等。第一开关器件Ml和第二开关器件M2的操作可以分别受第一输入信号IN1和第二输入信号IN2的控制。第一输出信号OUT1可以通过输出节点73输出，并且可以在第一开关器件M1闭合时增大，并且可以在第二开关器件M2闭合时减小。
图7A和图7B是图6中示出的接口电路60的操作中的波形的图。参照图7A，由于根据D-PHY接口，第一输出信号OUT1和第二输出信号OUT2在通信中具有相反的相位，第一输入信号IN1和第四输入信号IN4可以具有相同的相位，而第二输入信号IN2和第三输入信号IN3可以具有相同的相位，但该相位与第一输入信号IN1和第四输入信号IN4的相位相反。在图6中示出的接口电路60中，第一电路70和第二电路80可以省略能够调节第一输出信号OUT1和第二输出信号OUT2的压摆率的元件。因此，如图7B中所示，第一输出信号OUT1和第二输出信号OUT2的压摆率可以相对低，图7B中的输出信号的曲线图中示出的眼缘(eye margin，也被称为眼图容限)可以减小。
图8至图10B是根据示例实施例的接口电路的操作的图。
参照图8，根据示例实施例的接口电路100可以包括输出第一输出信号OUT1的第一电路110以及输出第二输出信号OUT2的第二电路120。根据图8中示出的示例实施例的接口电路100可以支持根据基于MIPI标准的D-PHY接口的通信，第一输出信号OUT1和第二输出信号OUT2可以具有相反的相位。发送路径131和132、终端电路和接收器135等的构造和操作可以相似于以上参照图6描述的发送路径、终端电路和接收器等的构造和操作。
第一电路110和第二电路120可以具有相同的结构。以第一电路110为例进行描述，第一电路110可以包括第一开关器件M1、第二开关器件M2、第一电阻器RUP1和第二电阻器RDN1等。第一开关器件Ml和第二开关器件M2的操作可以分别受第一输入信号IN1和第二输入信号IN2的控制。第一输出信号OUT1可以通过输出节点113输出，并且可以在第一开关器件M1闭合时增大，并且可以在第二开关器件M2闭合时减小。
第一电路110可以包括第一电容器C1和第二电容器C2。第一电容器C1可以连接到第一电阻器RUP1和第一开关器件M1，并且可以通过第一控制信号CNT1进行充电或放电。第二电容器C2可以连接到第二电阻器RDN1和第二开关器件M2，并且可以通过第二控制信号CNT2进行充电或放电。控制接口电路100的控制器可以利用第一控制信号CNT1和第二控制信号CNT2来调节第一输出信号OUT1的压摆率。类似地，第二输出信号OUT2的压摆率可以由分别对第三电容器C3和第四电容器C4进行充电或放电的第三控制信号CNT3和第四控制信号CNT4来确定。
图9A和图9B是在第一输出信号OUT1和第二输出信号OUT2的压摆率可以根据图8中示出的电路而增大的示例实施例中的波形图。参照图9A，第一输入信号IN1和第二输入信号IN2可以具有相反的相位，第三输入信号IN3和第四输入信号IN4可以具有相反的相位。第一输入信号IN1和第四输入信号IN4可以具有相同的相位。因此，第一输出信号OUT1和第二输出信号OUT2可以具有相反的相位。
输入到第一电路110的第一控制信号CNT1和第二控制信号CNT2可以具有与第一输入信号IN1的相位相同的相位。因此，可以在第一输入信号IN1的使第一开关器件M1闭合的上升沿对第一电容器C1进行充电，第一输出信号OUT1可以快速增大。可以在第二输入信号IN2的使第二开关器件M2闭合的上升沿对第二电容器C2进行放电，第一输出信号OUT1可以快速减小。
输入到第二电路120的第三控制信号CNT3和第四控制信号CNT4可以具有与第三输入信号IN3的相位相同的相位。因此，与参照第一电路110描述的情况相似，例如，当第三开关器件M3闭合时，第二输出信号OUT2可以快速地增大，当第四开关器件M4闭合时，第二输出信号OUT2可以快速地减小。如图9B中所示，通过如上所述增大压摆率可以增大眼缘。另外，由于接收器135生成的接收数据D0具有高逻辑值或低逻辑值的时间段增加，因此接收侧可以更精确地检测接收数据D0。
图10A和图10B是在第一输出信号OUT1和第二输出信号OUT2的压摆率可减小的示例实施例中的波形图。参照图10A，第一输入信号IN1和第二输入信号IN2可以具有相反的相位，第三输入信号IN3和第四输入信号IN4可以具有相反的相位。第一输入信号IN1和第四输入信号IN4可以具有相同的相位。因此，第一输出信号OUT1和第二输出信号OUT2可以具有相反的相位。
输入到第一电路110的第一控制信号CNT1和第二控制信号CNT2可以具有与第二输入信号IN2的相位相同的相位。可以在第一输入信号IN1的使第一开关器件M1闭合的上升沿对第一电容器C1进行放电，第一电阻器RUP1和第一开关器件M1之间的公共节点的电压可以快速地减小。因此，第一输出信号OUT1可以缓慢地增大。另外，可以在第二输入信号IN2的使第二开关器件M2闭合的上升沿对第二电容器C2进行充电，第一输出信号OUT1可以缓慢地减小。
输入到第二电路120的第三控制信号CNT3和第四控制信号CNT4可以具有与第四输入信号IN4的相位相同的相位。因此，例如，当第三开关器件M3闭合时，第二输出信号OUT2可以缓慢地增大，当第四开关器件M4闭合时，第二输出信号OUT2可以缓慢地减小。因此，如图10B中所示，眼缘可以减小。
结果，根据示例实施例的接口电路100也可以有意地减小输出信号OUT1和OUT2的压摆率。通过如上参照图9至图10B所述有意地减小压摆率，在通信不是高速数据通信的情况下，在利用接口电路100的通信中可以显著地减少对电子装置的其它组件(例如，RF模块或GPS模块等)的性能的干扰。
图11至图16是根据示例实施例的存储器装置的操作的流程图。
参照图11，根据示例实施例的接口电路200可以包括输出第一输出信号OUT1的第一电路210、输出第二输出信号OUT2的第二电路220以及输出第三输出信号OUT3的第三电路230。根据图11中示出的示例实施例的接口电路200可以支持根据基于MIPI标准的C-PHY接口的通信。第一输出信号OUT1至第三输出信号OUT3可以具有高输出值、中间输出值和低输出值中的任意一者，因此，第一输出信号OUT1至第三输出信号OUT3可以不具有相同的值。
第一输出信号OUT1可以沿第一发送路径241输入到第一接收节点244，第二输出信号OUT2可以沿第二发送路径242输入到第二接收节点245，第三输出信号OUT3可以沿第三发送路径243输入到第三接收节点246。终端电路可以连接到第一接收节点244、第二接收节点245和第三接收节点246中的每个，终端电路可以包括终端电容器CT和用于第一接收节点244、第二接收节点245和第三接收节点246中的每个的终端电阻器RT。
第一接收器247至第三接收器249可以利用第一输出信号OUT1至第三输出信号OUT3来生成第一接收数据A0至第三接收数据C0。第一接收器247可以利用第一输出信号OUT1和第二输出信号OUT2之间的差来生成第一接收数据A0，第二接收器248可以利用第二输出信号OUT2和第三输出信号OUT3之间的差来生成第二接收数据B0。第三接收器249可以利用第三输出信号OUT3和第一输出信号OUT1之间的差来生成第三接收数据C0。在示例实施例中，第一接收数据A0到第三接收数据C0可以被接收侧转换成具有三比特的状态信息，并且可以利用接收侧中的状态信息的改变来生成符号信息。
第一电路210、第二电路220和第三电路230可以具有相同的结构。以第一电路210为例进行描述，第一电路210可以包括第一开关器件M1、第二开关器件M2、第一电阻器RUP1和第二电阻器RDN1等。在示例实施例中，第一电阻器RUP1和第二电阻器RDN1可以具有相同的值。第一开关器件Ml和第二开关器件M2的操作可以分别受第一输入信号IN1和第二输入信号IN2的控制。第一输出信号OUT1的大小可以根据第一开关器件M1和第二开关器件M2的闭合/断开状态来确定。
在图11中示出的示例实施例中，第一电路210可以包括第一电容器C1和第二电容器C2。第一电容器C1可以连接到第一电阻器RUP1和第一开关器件M1，并且可以通过第一控制信号CNT1进行充电或放电。第二电容器C2可以连接到第二电阻器RDN1和第二开关器件M2，并且可以通过第二控制信号CNT2进行充电或放电。控制接口电路200的控制器可以利用第一控制信号CNT1和第二控制信号CNT2来调节第一输出信号OUT1的压摆率。类似地，第二输出信号OUT2的压摆率可以由分别对第三电容器C3和第四电容器C4进行充电或放电的第三控制信号CNT3和第四控制信号CNT4来确定。另外，第三输出信号OUT3的压摆率可以由分别对第五电容器C5和第六电容器C6进行充电或放电的第五控制信号CNT5和第六控制信号CNT6来确定。
参照图12，与接口电路200一起示出了根据示例实施例的第一输出信号OUT1、第二输出信号OUT2和第三输出信号OUT3的波形图。参照图12，第一输出信号OUT1、第二输出信号OUT2和第三输出信号OUT3可以分别具有高输出值、中间输出值和低输出值中的一个，并且可以不具有相同的输出值。
例如，在时刻t0，当第一输出信号OUT1具有高输出值，第二输出信号OUT2具有中间输出值以及第三输出信号OUT3具有低输出值时，第一电路210的第一开关器件Ml可以闭合，第一电路210的第二开关器件M2可以断开。另外，第二电路220的第三开关器件M3和第四开关器件M4可以均闭合。在第三电路230的情况下，第五开关器件M5可以断开，第六开关器件M6可以闭合。例如，当第一输出信号OUT1具有高输出值，第二输出信号OUT2具有中间输出值以及第三输出信号OUT3具有低输出值时，第一电路210的第一电阻器RUP1和第二电阻器RDN1以及第三电路230的第一电阻器RUP3和第二电阻器RDN3可以具有相同的值。另一方面，第二电路220的第一电阻器RUP2和第二电阻器RDN2可以具有相同的值，并且可以具有与第一电路210和第三电路230中包括的电阻器RUP1、RUP3、RDN1和RDN3的值不同的值。
流经第一开关器件M1的电流可以经第一发送路径241和第三发送路径243流到第六开关器件M6。在示例实施例中，第一接收节点244的电压可以是3×VDD/4，第三接收节点246的电压可以是VDD/4。在另一方面，在第二电路220中，由于第三开关器件M3和第四开关器件M4均闭合，所以电流可以在第二电路220中流动。因此，第二接收节点245的电压可以是VDD/2。因此，第一接收器247和第二接收器248中的每个可以将第一接收数据A0和第二接收数据B0确定为具有高逻辑值(例如，“1”)，而第三接收器249可以将第三接收数据C0确定为具有低逻辑值(例如，“0”)。
在图12中示出的示例实施例中，控制第一电容器C1和第二电容器C2以增大第一输出信号OUT1的压摆率的方法可以是基于第一输出信号OUT1的改变的。例如，当第一输出信号OUT1从高输出值减小为中间输出值时，可以对第二电容器C2进行放电以增大压摆率。另外，当第一输出信号OUT1从低输出值增大到高输出值时，可以对第一电容器C1和第二电容器C2充电以增大压摆率。在下文中，将参照图13至图15来描述调节图12中示出的第一输出信号OUT1至第三输出信号OUT3的各自的压摆率的方法。
图13A和13B是调节第一输出信号OUT1的压摆率的方法的波形图。首先，图13A可以对应于增大第一输出信号OUT1的压摆率的情况。参照图13A，例如，当第一输入信号IN1和第二输入信号IN2均具有高输入值时，第一输出信号OUT1可以具有中间输出值。另外，当仅第一输入信号IN1具有高输入值时，第一输出信号OUT1可以具有高输出值，并且当仅第二输入信号IN2具有高输入值时，第一输出信号OUT1可以具有较低的输出值。
参照图13A，例如，当第一输出信号OUT1从高输出值减小到中间输出值时，可以对第二电容器C2进行放电以使第一输出信号OUT1快速地减小。当第一输出信号OUT1从高输出值减小到低输出值时，可以对第一电容器C1和第二电容器C2放电，当第一输出信号OUT1从低输出值增大到高输出值时，可以对第一电容器C1和第二电容器C2充电以增大第一输出信号OUT1的压摆率。在示例实施例中，例如，当第一输出信号OUT1从中间输出值增大到高输出值时，可以不对第一电容器C1充电或放电，并且可以对第二电容器C2进行充电。
参照图13B，也可以通过以与图13的示例实施例不同的方式对第一电容器C1和第二电容器C2进行充电或放电来减小第一输出信号OUT1的压摆率。参照图13B，例如，当第一输出信号OUT1从高输出值减小到中间输出值时，可以对第二电容器C2进行充电以缓慢地减小第一输出信号OUT1。当第一输出信号OUT1从高输出值减小到低输出值时，可以对第一电容器C1和第二电容器C2进行充电。当第一输出信号OUT1从低输出值增大到高输出值时，可以对第一电容器C1和第二电容器C2进行放电以减小第一输出信号OUT1的压摆率。
图14A和图14B是用于示出调节第二输出信号OUT2的压摆率的方法而提供的波形图。图14A示出了第二输出信号OUT2的压摆率增大的示例实施例。参照图14A，例如，当第二输出信号OUT2从低输出值增大到中间输出值时，可以对第三电容器C3进行充电以使第二输出信号OUT2快速增大。另外，当第二输出信号OUT2从高输出值减小到低输出值时，可以对第三电容器C3和第四电容器C4进行放电以增大第二输出信号OUT2的压摆率。在示例实施例中，当第二输出信号OUT2从中间输出值减小到低输出值时，可以不对第四电容器C4充电或放电，并且可以对第三电容器C3进行放电。
另一方面，与图14A的示例实施例相反，图14B示出可以通过对第三电容器C3和第四电容器C4进行充电或放电来减小第二输出信号OUT2的压摆率的示例实施例。参照图14B，当第二输出信号OUT2从低输出值增大到中间输出值时，可以对第三电容器C3进行放电以使第二输出信号OUT缓慢增大。另外，当第二输出信号OUT2从高输出值减小到低输出值时，可以对第三电容器C3和第四电容器C4进行充电以减小第二输出信号OUT2的压摆率。
图15A和图15B是用于示出调节第三输出信号OUT3的压摆率的方法而提供的波形图。图15A示出了第三输出信号OUT3的压摆率增大的示例实施例，并且可以类似于上面参照图13A和图14A描述的示例实施例。例如，当第三输出信号OUT3从低输出值增大到高输出值时，可以对第五电容器C5和第六电容器C6进行充电以快速增大第三输出信号OUT3。另外，当第三输出信号OUT3从高输出值减小到低输出值时，可以对第五电容器C5和第六电容器C6进行放电以增大第三输出信号OUT3的压摆率。
参照示出第三输出信号OUT3的压摆率减小的示例实施例的图15B，例如，当第三输出信号OUT3从高输出值减小到低输出值时，可以对第五电容器C5和第六电容器C6进行充电以逐渐减少第三输出信号OUT3。另外，当第三输出信号OUT3从低输出值增大到中间输出值时，可以对第五电容器C5进行放电以减小第三输出信号OUT3的压摆率。
详细地，在示例实施例中，包括在接口电路200的第一电路210至第三电路230中的电容器C1至C6可以被适当地充电或放电，从而增大或减少输出信号OUT1至OUT3的压摆率。例如，连接到第一电源电压VDD的电容器C1、C3和C5以及开关器件M1、M3和M5可以分别被定义为上拉电容器和上拉开关器件。连接到第二电源电压VSS的电容器C2、C4和C6以及开关器件M2、M4和M6可以分别被定义为下拉电容器和下拉开关器件。在这种情况下，当输出信号增大或减少时控制电容器以增大压摆率的方法可以如下表1中所示。
表1
输出信号 上拉开关器件 下拉开关器件 上拉电容器 下拉电容器
低输出值->中间输出值 断开->闭合 闭合->闭合 充电 未控制
中间输出值->高输出值 闭合->闭合 闭合->断开 未控制 充电
低输出值->高输出值 断开->闭合 闭合->断开 充电 充电
中间输出值->低输出值 闭合->断开 闭合->闭合 放电 未控制
高输出值->中间输出值 闭合->闭合 断开->闭合 未控制 放电
高输出值->低输出值 闭合->断开 断开->闭合 放电 放电
图16示出根据图12中示出的示例实施例的由第一输出信号OUT1至第三输出信号OUT3产生的第一接收数据A0至第三接收数据接收数据C0的波形图。例如，当接口电路200根据C-PHY接口操作时，可以组合第一接收数据A0至第三接收数据C0以生成状态信息，并且可以生成基于状态信息的改变的符号信息以恢复数据。通过应用根据示例实施例的方法来增大第一输出信号OUT1至第三输出信号OUT3的压摆率，可以改善第一接收数据A0至第三接收数据C0的眼缘，并且可以实现更准确的高速数据通信。
图17是根据示例实施例的接口电路的示意性电路图。
参照图17，根据示例实施例的接口电路300可以包括第一开关器件M1、第二开关器件M2、第一电容器C1和第二电容器C2等。接口电路300的操作可以类似于前述示例实施例中的操作。例如，第一开关器件M1和第二开关器件M2可以分别由第一输入信号IN1和第二输入信号IN2控制，第一输入信号IN1和第二输入信号IN2可以有相反的相位。输出信号OUT可以具有与第一输入信号IN1的相位相同的相位。在示例实施例中，可以通过控制第一电容器C1和第二电容器C2的充电和放电来增大输出信号OUT的压摆率。
在图17的示例实施例中，与在第一开关器件M1和第一电阻器RUP之间的第一公共节点CMP连接的第一电容器C1可以由第一开关器件M1的寄生电容提供。因此，第一电容器C1可以由第一输入信号IN1进行充电或放电。第二电容器C2可以设置为单个的电容器，并且可以由控制信号CNT充电或放电。在示例实施例中，第一电阻器RUP1和第二电阻器RDN1可以具有相同的值。在下文中，将参照图18描述根据图17中示出的示例实施例的接口电路300的操作。
图18是用于示出根据示例实施例的图17的接口电路的操作而提供的波形图。
参照图18，第一输入信号IN1和第二输入信号IN2可以具有相反的相位，输出信号OUT可以具有与第一输入信号IN1相同的相位。例如，当和第一开关器件M1在第一输入信号IN1的上升沿闭合并且第二开关器件M2在第二输入信号IN2的下降沿断开时，输出信号OUT可以从低输出值增大到高输出值。另一方面，当第一开关器件M1在第一输入信号IN1的下降沿断开并且第二开关器件M2在第二输入信号IN2的上升沿闭合时，输出信号OUT可以从高输出值减小到低输出值。
由于第一电容器C1由第一开关器件M1的寄生电容器提供，因此第一电容器C1可以由第一输入信号IN1进行充电或放电。第一电容器C1可以在第一输入信号IN1的上升沿由第一输入信号IN1充电，第二电容器C2可以由控制信号CNT充电。因此，可以减小公共节点CMP和CMN的电压的波动范围，具体地，可以减小第一公共节点CMP的电压的减小范围，并且输出信号OUT可以快速增大到高输出值。
另一方面，第一电容器C1可以在第二输入信号IN2的上升沿由第一输入信号IN1放电，第二电容器C2可以由控制信号CNT放电。因此，可以减小公共节点CMP和CMN的电压的变化范围以及第二公共节点CMN的电压的增大范围，并且输出信号OUT可以快速地减小到低输出值。此外，当将要进一步增大压摆率时，还可以与第一电容器C1并联连接单独的电容器。
如上所述，根据示例实施例，电容器可以分别连接到接口电路的第一开关器件和第二开关器件，电容器可以根据第一开关器件和第二开关器件的闭合/断开操作来充电或放电。因此，可以用相对小的区域实现可以调节输出信号的压摆率的接口电路。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说将明显的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以做出修改和变化。

Claims (20)

1.一种接口电路，所述接口电路包括：
第一开关器件，连接到供应第一电源电压的第一电源节点，并且由第一输入信号控制；
第二开关器件，连接到供应比所述第一电源电压低的第二电源电压的第二电源节点，并且由与所述第一输入信号不同的第二输入信号控制；
输出节点，由经其将所述第一开关器件和所述第二开关器件彼此串联连接的节点限定，并且输出输出信号；
第一电阻器，连接在所述第一电源节点和所述第一开关器件之间；
第二电阻器，连接在所述第二电源节点和所述第二开关器件之间；
第一电容器，连接到所述第一电阻器和所述第一开关器件之间的节点；
第二电容器，连接到所述第二电阻器和所述第二开关器件之间的节点。
2.根据权利要求1所述的接口电路，其中，
所述第一电容器由第一控制信号进行充电和放电，
所述第二电容器由第二控制信号进行充电和放电，
所述第一控制信号的第一相位、所述第二控制信号的第二相位、所述第一输入信号的第三相位和所述第二输入信号的第四相位被调节以改变所述输出信号的压摆率。
3.根据权利要求2所述的接口电路，其中，所述输出信号的所述压摆率响应于所述第一相位与所述第三相位相同且所述第二相位与所述第四相位相反而增大。
4.根据权利要求2所述的接口电路，其中，所述输出信号的所述压摆率响应于所述第一相位与所述第三相位相反且所述第二相位与所述第四相位相同而减小。
5.根据权利要求2所述的接口电路，其中，所述第一电容器连接在第一公共节点和接受所述第一控制信号的第一控制节点之间，所述第一公共节点连接到所述第一电阻器和所述第一开关器件。
6.根据权利要求1所述的接口电路，其中，所述第一电容器由存在于所述第一开关器件中的寄生电容器提供。
7.根据权利要求6所述的接口电路，其中，由所述第一输入信号对所述第一电容器进行充电和放电。
8.根据权利要求7所述的接口电路，其中，所述第一电阻器和所述第二电阻器具有相同的值。
9.根据权利要求1所述的接口电路，其中，所述第一输入信号和所述第二输入信号在至少一段时间内具有相同的值。
10.根据权利要求9所述的接口电路，其中，所述输出信号具有三个输出值之中的一个值，所述三个输出值中的每个值具有与所述三个输出值中的其余的值不同的大小。
11.根据权利要求1所述的接口电路，其中，所述第一输入信号具有第一输入信号相位，所述第二输入信号具有第二输入信号相位，所述第一输入信号相位与所述第二输入信号相位相反。
12.根据权利要求11所述的接口电路，其中，所述输出信号具有与所述第一输入信号相位相同的输出信号相位。
13.一种接口装置，所述接口装置包括：
多个接口电路，每个接口电路包括串联连接的第一开关器件和第二开关器件，第一电容器连接到所述第一开关器件的第一端子，第二电容器连接到所述第二开关器件的第二端子；
控制器，控制所述多个接口电路中的每个接口电路的所述第一开关器件和所述第二开关器件的闭合/断开操作，以确定所述多个接口电路中的每个接口电路的输出信号，并且控制所述多个接口电路中的每个接口电路的所述第一电容器和所述第二电容器的充电和放电，以调节所述多个接口电路中的每个接口电路的所述输出信号的压摆率。
14.根据权利要求13所述的接口装置，其中，所述控制器在所述第一开关器件闭合时向所述第一电容器输入充电信号，并且在所述第二开关器件闭合时向所述第二电容器输入放电信号，以增大所述输出信号的所述压摆率。
15.根据权利要求13所述的接口装置，其中，所述控制器在所述第一开关器件闭合时向所述第一电容器输入放电信号，并且在所述第二开关器件闭合时向所述第二电容器输入充电信号，以减小所述输出信号的所述压摆率。
16.根据权利要求13所述的接口装置，其中，所述多个接口电路中的每个接口电路的所述输出信号具有第一输出值、比所述第一输出值大的第二输出值与比所述第二输出值大的第三输出值中的一个。
17.根据权利要求16所述的接口装置，其中，当所述输出信号从所述第一输出值增大到所述第二输出值或所述第三输出值时，所述控制器向所述第一电容器输入充电信号。
18.根据权利要求16所述的接口装置，其中，当所述输出信号从所述第三输出值减小到所述第一输出值或所述第二输出值时，所述控制器向所述第二电容器输入放电信号。
19.根据权利要求16所述的接口装置，其中，所述多个接口电路中的每个接口电路包括与所述第一开关器件的所述第一端子连接的第一电阻器以及与所述第二开关器件的所述第二端子连接的第二电阻器。
20.一种接口电路，所述接口电路包括：
第一开关器件，接收第一电源电压，所述第一开关器件的闭合/断开操作由第一输入信号控制；
第二开关器件，接收比所述第一电源电压低的第二电源电压，所述第二开关器件的闭合/断开操作由第二输入信号控制；
第一电容器，连接到所述第一开关器件的第一节点，并且在所述第一开关器件闭合时被充电；
第二电容器，连接到所述第二开关器件的第二节点，并且在所述第二开关器件断开时被充电。
CN201811248417.4A 2017-11-03 2018-10-25 接口电路和接口装置 Active CN109756223B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20170146058 2017-11-03
KR10-2017-0146058 2017-11-03
KR20170177159 2017-12-21
KR10-2017-0177159 2017-12-21
KR1020180041027A KR102366974B1 (ko) 2017-11-03 2018-04-09 인터페이스 회로 및 인터페이스 장치
KR10-2018-0041027 2018-04-09

Publications (2)

Publication Number Publication Date
CN109756223A true CN109756223A (zh) 2019-05-14
CN109756223B CN109756223B (zh) 2023-06-27

Family

ID=66328984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811248417.4A Active CN109756223B (zh) 2017-11-03 2018-10-25 接口电路和接口装置

Country Status (2)

Country Link
US (1) US10516389B2 (zh)
CN (1) CN109756223B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111740400A (zh) * 2020-06-22 2020-10-02 广东九联科技股份有限公司 一种降低esd器件对高速信号影响的电路及方法
CN111883086A (zh) * 2020-08-20 2020-11-03 上海中航光电子有限公司 转换电路、转换电路的控制方法以及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019102132B4 (de) * 2019-01-29 2020-08-06 Infineon Technologies Ag Schaltung mit Kondensatoren und entsprechendes Verfahren
KR102404059B1 (ko) 2020-01-03 2022-05-31 삼성전자주식회사 인터페이스 회로 및 인터페이스 장치
KR20220006851A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 인터페이스 회로 및 인터페이스 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162191A1 (en) * 2003-04-15 2005-07-28 Broadcom Corporation Slew rate controlled output buffer
JP2007288667A (ja) * 2006-04-19 2007-11-01 Renesas Technology Corp 半導体集積回路
JP2011018958A (ja) * 2009-07-07 2011-01-27 Panasonic Corp スイッチング素子制御装置およびモータ駆動装置
CN102064817A (zh) * 2009-11-18 2011-05-18 上海宏力半导体制造有限公司 I/o驱动电路
CN103066988A (zh) * 2012-12-18 2013-04-24 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622482A (en) * 1985-08-30 1986-11-11 Motorola, Inc. Slew rate limited driver circuit which minimizes crossover distortion
US5023472A (en) 1988-09-09 1991-06-11 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US6087885A (en) * 1997-09-11 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device allowing fast and stable transmission of signals
DE19919140B4 (de) * 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US6222751B1 (en) * 2000-05-15 2001-04-24 Stmicroelectronics S.R.L. Driver circuit for a polyphase DC motor with minimized voltage spikes
US6411126B1 (en) 2000-12-21 2002-06-25 Texas Instruments Incorporated Output slew rate control for a differential transmission line driver
US6812734B1 (en) * 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
JP4401268B2 (ja) 2004-10-05 2010-01-20 Ｎｅｃエレクトロニクス株式会社 出力バッファ回路及び半導体装置
KR100672999B1 (ko) 2005-03-22 2007-01-24 삼성전자주식회사 데이터 송신회로 및 그것의 출력 전압 조정 방법
EP1997288A1 (en) 2006-03-09 2008-12-03 Nxp B.V. Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces
KR101243814B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 출력 버퍼 및 그 구동 방법과 그를 이용한 표시장치
US20080218292A1 (en) 2007-03-08 2008-09-11 Dong-Uk Park Low voltage data transmitting circuit and associated methods
US7471111B2 (en) * 2007-04-04 2008-12-30 Texas Instruments Incorporated Slew-rate controlled pad driver in digital CMOS process using parasitic device cap
KR100951659B1 (ko) * 2007-12-11 2010-04-07 주식회사 하이닉스반도체 데이터 출력 드라이빙 회로
US7924066B2 (en) 2009-03-25 2011-04-12 Fairchild Semiconductor Corporation Low speed, load independent, slew rate controlled output buffer with no DC power consumption
US8643419B2 (en) * 2011-11-04 2014-02-04 Silicon Laboratories Inc. Flexible low power slew-rate controlled output buffer
US8779805B1 (en) 2012-12-26 2014-07-15 Allegro Microsystems, Llc Output driver having improved switching delay and associated methods
US10164629B2 (en) * 2013-12-18 2018-12-25 Omron Automotive Electronics, Inc. Method and apparatus for controlling current slew rate of a switching current through an external resistive load
US9473127B1 (en) * 2015-07-06 2016-10-18 Qualcomm Incorporated Input/output (I/O) driver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162191A1 (en) * 2003-04-15 2005-07-28 Broadcom Corporation Slew rate controlled output buffer
JP2007288667A (ja) * 2006-04-19 2007-11-01 Renesas Technology Corp 半導体集積回路
JP2011018958A (ja) * 2009-07-07 2011-01-27 Panasonic Corp スイッチング素子制御装置およびモータ駆動装置
CN102064817A (zh) * 2009-11-18 2011-05-18 上海宏力半导体制造有限公司 I/o驱动电路
CN103066988A (zh) * 2012-12-18 2013-04-24 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111740400A (zh) * 2020-06-22 2020-10-02 广东九联科技股份有限公司 一种降低esd器件对高速信号影响的电路及方法
CN111883086A (zh) * 2020-08-20 2020-11-03 上海中航光电子有限公司 转换电路、转换电路的控制方法以及显示装置
CN111883086B (zh) * 2020-08-20 2021-07-16 上海中航光电子有限公司 转换电路、转换电路的控制方法以及显示装置

Also Published As

Publication number Publication date
US10516389B2 (en) 2019-12-24
CN109756223B (zh) 2023-06-27
US20190140627A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
CN109756223A (zh) 接口电路和接口装置
EP1145429B1 (en) On-chip termination
CN104242907B (zh) 可编程高速电压模式差分驱动器
US9338036B2 (en) Data-driven charge-pump transmitter for differential signaling
US7750666B2 (en) Reduced power differential type termination circuit
CN103227648A (zh) 参考接地的单端信令
CN102457455B (zh) 低压差分信号发送器
JP2013229812A (ja) 送信回路及びそれを備えた半導体集積回路
CN103797715A (zh) 包括电荷注入的传递差分串行信号的设备及方法
US6249164B1 (en) Delay circuit arrangement for use in a DAC/driver waveform generator with phase lock rise time control
US7352755B2 (en) Network interface card (NIC) with phase lock rise time control generating circuit
TWI782090B (zh) 介面電路及介面裝置
CN106487375A (zh) 缓冲器电路、接收器和使用接收器的系统
US8581639B2 (en) Differential output circuit
JP3640703B2 (ja) バス駆動回路、レシーバ回路およびバスシステム
Zamarreno-Ramos et al. A ${0.35}~\mu {\rm m} $ Sub-ns Wake-up Time ON-OFF Switchable LVDS Driver-Receiver Chip I/O Pad Pair for Rate-Dependent Power Saving in AER Bit-Serial Links
US7558980B2 (en) Systems and methods for the distribution of differential clock signals to a plurality of low impedance receivers
TWI586105B (zh) 可設定之單端驅動器
CN104079289B (zh) 一种抗地弹效应的输出电路
US20090247088A1 (en) Apparatus and method for signal transmission over a channel
US6812869B1 (en) Noise reduction techniques for programmable input/output circuits
JP2004241930A (ja) 出力回路
US9698787B1 (en) Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
CN116569526B (zh) 决策反馈均衡分接头系统以及相关装置和方法
CN101458958A (zh) 高读取速度低切换噪声的存储器电路及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant