CN111740400A - 一种降低esd器件对高速信号影响的电路及方法 - Google Patents
一种降低esd器件对高速信号影响的电路及方法 Download PDFInfo
- Publication number
- CN111740400A CN111740400A CN202010571280.7A CN202010571280A CN111740400A CN 111740400 A CN111740400 A CN 111740400A CN 202010571280 A CN202010571280 A CN 202010571280A CN 111740400 A CN111740400 A CN 111740400A
- Authority
- CN
- China
- Prior art keywords
- speed signal
- circuit
- speed
- low
- esd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/08—Limitation or suppression of earth fault currents, e.g. Petersen coil
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明一种降低ESD器件对高速信号影响的电路，包括一个或多个高速信号SIGNALg，一个或多个低速信号SIGNALd，使一个或多个高速信号SIGNALg、以及一个或多个低速信号SIGNALd通过的信号接口电路。信号接口电路，包括：一个或多个高速信号接口端，一个或多个低速信号接口端，电源端VCC，接地端GND，一个或多个ESD器件De，寄生电容Cj，为ESD器件De所产生的寄生电容，一个或多个改良电路Cg，一个改良电路Cg对应一个高速信号SIGNALg而设置。改良电路Cg为以PCB走线或者以分立元件或者以集成在器件内部达到方式中的任一种。本发明能够在为高速信号提供静电防护特性的同时，降低静电防护器件寄生电容对高速信号的影响，提升高速信号的质量，提高线路支持的信号速率，提高产品可靠性。
Description
技术领域
本发明涉及防静电电路技术领域，尤其涉及一种降低ESD器件对高速信号影响的电路及方法。
背景技术
静电放电(也叫静电释放，英文缩写为ESD)保护器件被广泛应用在当前的电子电路设计中，用来避免静电放电对电子产品造成损伤。以瞬态电压抑制二极管为主要或次要原理的ESD器件是常见的静电放电保护器件，凭借反向击穿后的大电流通过能力和钳位特性，保证在静电放电发生后迅速提供一个低阻抗回路，提供静电泄放通道，迅速释放静电，防止损伤电子产品。这种以瞬态电压抑制二极管为主要或次要原理的ESD器件被大量运用在高速或低速信号的应用场景，包括但不限于USB、PCIE(是一种高速串行计算机扩展总线接口)、(U)SIM、HDMI(是一种全数字化视频和声音发送接口)、Display Port(是一个由PC及芯片制造商联盟开发，视频电子标准协会(VESA)标准化的数字式视频接口)、VGA(是一种电脑显示接口)、SD Card等高速信号以及开机、复位等低速信号。
以瞬态电压抑制二极管钳位电压能力为主要或次要原理的器件，因为自身设计原因，器件会存在寄生电容，不同产品的寄生电容大小因工艺、设计等原因可能不同，但无法完全消除，追求更小的寄生电容往往意味着更复杂的工艺和更高的成本。而不可忽视的是，寄生电容会影响信号电平的上升和下降速度，在高速信号应用场景，寄生电容的存在会降低信号质量，降低设备性能，影响设备稳定性，严重甚至导致设备无法正常工作。
如图1所示，我们将以瞬变电压抑制二极管作为主要或次要分析的器件，分解成一个瞬变电压抑制二极管De和与之并联的一个寄生电容Cj，高速信号SIGNALn与二极管De和寄生电容Cj的一端连接，二极管De和寄生电容Cj的另一端接地。此时De无电容特性，Cj有电容特性。高速信号SIGNALn经过De时无信号畸变，经过Cj时，由于电容电压无法突变，SIGNALn的电平变化会被滞后，信号图形会被钝化，电平变化会被削弱。在较低速率的应用场景，这种Cj引起的SIGNALn变化不会引起数字设备的识别错误，但是在SIGNALn的速率提高，SIGNALn的钝化和削弱区间的时间，接近SIGNALn两次电平变化的时间，或者速率更高的应用场景，Cj的存在会直接导致设备不稳定，导致SIGNALn的畸变影响到数字设备的识别，从而导致设备不稳定，甚至出错，影响用户体验和产品品质。
因此，现有的ESD器件，存在以下缺陷：
(1)存在寄生电容，不同产品的寄生电容大小因工艺、设计等原因而不同，但无法完全消除；
(2)追求更小的寄生电容，其工艺更复杂、成本更高；
(3)寄生电容影响信号电平的上升和下降速度，在高速信号应用场景，寄生电容会降低信号质量、降低设备性能，影响设备稳定性，甚至导致设备无法正常工作。
针对这些问题，我们发明了一种降低ESD器件对高速信号影响的电路及方法。
发明内容
本发明的发明目的在于解决现有的ESD器件，存在寄生电容，不同产品的寄生电容大小因工艺、设计等原因而不同，追求更小的寄生电容，其工艺更复杂、成本更高，寄生电容影响高速信号电平的上升和下降速度，降低信号质量、使设备不稳定甚至导致无法正常工作的问题。其具体解决方案如下：
一种降低ESD器件对高速信号影响的电路，包括一个或多个高速信号SIGNALg，一个或多个低速信号SIGNALd，使一个或多个高速信号SIGNALg、以及一个或多个低速信号SIGNALd通过的信号接口电路；所述信号接口电路，包括：
一个或多个高速信号接口端，用于提供一个或多个高速信号SIGNALg的接口；
一个或多个低速信号接口端，用于提供一个或多个低速信号SIGNALd的接口；
电源端VCC，用于提供电路的工作电源；
接地端GND，用于提供电路的公共接地；
一个或多个ESD器件De，用于电路防静电保护，一个ESD器件De对应一个高速信号SIGNALg及对应一个低速信号SIGNALd而设置，一个ESD器件De对应一个电源端VCC和接地端GND；
寄生电容Cj，为ESD器件De所产生的寄生电容；
一个或多个改良电路Cg，用于降低ESD器件对高速信号SIGNALg的影响，一个改良电路Cg对应一个高速信号SIGNALg而设置。
进一步地，所述信号接口电路中，寄生电容Cj与ESD器件De并联后，一端连接高速信号SIGNALg，另一端连接接地端GND；改良电路Cg，一端连接高速信号SIGNALg，另一端连接电源端VCC；低速信号SIGNALd与ESD器件De的一端连接，该ESD器件De的另一端连接接地端GND；寄生电容Cj及改良电路Cg的数量与高速信号SIGNALg的数量相对应；ESD器件De的数量与高速信号SIGNALg和低速信号SIGNALd的数量相对应；电源端VCC与接地端GND之间设有一个ESD器件De。
进一步地，所述信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、第一低速信号SIGNALd1，第一寄生电容Cj1、第二寄生电容Cj2，第一改良电路Cg1、第二改良电路Cg2，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、第一低速信号SIGNALd1连接的ESD器件De1、De2、De3，与电源端VCC和接地端GND连接的ESD器件De4。
进一步地，所述信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第六高速信号SIGNALg6，第一低速信号SIGNALd1、第二低速信号SIGNALd2，第一寄生电容Cj1、第二寄生电容Cj2，…第六寄生电容Cj6，第一改良电路Cg1、第二改良电路Cg2，…第六改良电路Cg6，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第六高速信号SIGNALg6、第一低速信号SIGNALd1、第二低速信号SIGNALd2连接的ESD器件De1、De2、…De6、De7、De8，与电源端VCC和接地端GND连接的ESD器件De9。
进一步地，所述信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第八高速信号SIGNALg8，第一低速信号SIGNALd1、第二低速信号SIGNALd2、…第四低速信号SIGNALd4，第一寄生电容Cj1、第二寄生电容Cj2，…第八寄生电容Cj8，第一改良电路Cg1、第二改良电路Cg2，…第八改良电路Cg8，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第八高速信号SIGNALg8、第一低速信号SIGNALd1、第二低速信号SIGNALd2、…第四低速信号SIGNALd4连接的ESD器件De1、De2、…De8、De9、De10、…De2，与电源端VCC和接地端GND连接的ESD器件De13。
根据上述一种降低ESD器件对高速信号影响的电路的一种降低ESD器件对高速信号影响的方法，按照以下步骤进行：
步骤1，分别在信号接口电路中的每个高速信号SIGNALg与接地端GND之间、每个低速信号SIGNALd与接地端GND之间、电源端VCC与接地端GND之间，分别设置一个ESD器件De；
步骤2，每个高速信号SIGNALg上的每个ESD器件De，分别产生一个寄生电容Cj；
步骤3，在每个高速信号SIGNALg与电源端VCC设置一个改良电路Cg，Cg为与Cj容值相等的电容；
步骤4，在每个高速信号SIGNALg未变化时，寄生电容Cj和改良电路Cg的两极完成电荷积累，形成稳态；
步骤5，在每个高速信号SIGNALg电平降低时，寄生电容Cj的电荷释放减少，改良电路Cg的电荷累积增加，此时，因为容值一致，寄生电容Cj释放的电荷数量，正好与改良电路Cg增加的电荷数量一致，电荷转移迅速完成，使电平变化快速完成；
步骤6，在每个高速信号SIGNALg电平升高时，寄生电容Cj的电荷累积增加，改良电路Cg的电荷释放减少，此时，因为容值一致，改良电路Cg释放的电荷数量，正好与寄生电容Cj增加的电荷数量一致，电荷转移迅速完成，使电平变化快速完成。
进一步地，所述高速信号SIGNALg、低速信号SIGNALd，为USB或PCIE或(U)SIM或HDMI或Display Port或VGA或SD Card信号中的任一种。
进一步地，所述改良电路Cg的设置方法为以PCB走线设计达到或者以分立元件达到或者以集成在器件内部达到方式中的任一种。
进一步地，所述寄生电容Cj和改良电路Cg的电荷累积和释放过程，在电容两极同时存在，寄生电容Cj和改良电路Cg互相连接的两个电极，电极之间的电荷汇互相转移，因容值一致，累积和释放的电荷一致，电荷转移快速完成，寄生电容Cj与接地端GND连接的电极，以及改良电路Cg与电源端VCC连接的电极，分别依托于大地和电源，有充足的电荷释放或补充渠道，保证电荷转移快速完成。
进一步地，每个所述ESD器件De，在电路出现静电放电冲击时迅速导通，将能量通过器件释放到大地，同时钳位电路里的电压，防止对设备产生损伤。
综上所述，采用本发明的技术方案具有以下有益效果：
本发明解决了现有的ESD器件，存在寄生电容，不同产品的寄生电容大小因工艺、设计等原因而不同，追求更小的寄生电容，其工艺更复杂、成本更高，寄生电容影响高速信号电平的上升和下降速度，降低信号质量、使设备不稳定甚至导致无法正常工作的问题。本发明具有以下优点：
(1)能够在为高速信号提供静电防护特性的同时，降低静电防护器件寄生电容对高速信号的影响，提升高速信号的质量，提高线路支持的信号速率，提高产品可靠性。
(2)通用于包括但不限于USB、PCIE、(U)SIM、HDMI、Display Port、VGA、SD Card等信号接口电路；
(3)能够在电路出现ESD冲击时迅速导通，将能量通过器件释放到大地，同时钳位电路中电压，防止对设备产生损伤。
(4)改良电路成本低，效果好、作用大。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还能够根据这些附图获得其他的附图。
图1为现有ESD器件的应用电路图；
图2为本发明一种降低ESD器件对高速信号影响的电路方框图；
图3为本发明实施例1的电路图；
图4为本发明实施例2的电路图；
图5为本发明实施例3的电路图；
图6为本发明实施例4的电路图；
图7为本发明实施例5的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，一种降低ESD器件对高速信号影响的电路，包括一个或多个高速信号SIGNALg，一个或多个低速信号SIGNALd，使一个或多个高速信号SIGNALg、以及一个或多个低速信号SIGNALd通过的信号接口电路；所述信号接口电路，包括：
一个或多个高速信号接口端，用于提供一个或多个高速信号SIGNALg的接口；
一个或多个低速信号接口端，用于提供一个或多个低速信号SIGNALd的接口；
电源端VCC，用于提供电路的工作电源；
接地端GND，用于提供电路的公共接地；
一个或多个ESD器件De，用于电路防静电保护，一个ESD器件De对应一个高速信号SIGNALg及对应一个低速信号SIGNALd而设置，一个ESD器件De对应一个电源端VCC和接地端GND；
寄生电容Cj，为ESD器件De所产生的寄生电容；
一个或多个改良电路Cg，用于降低ESD器件对高速信号SIGNALg的影响，一个改良电路Cg对应一个高速信号SIGNALg而设置。
进一步地，信号接口电路中，寄生电容Cj与ESD器件De并联后，一端连接高速信号SIGNALg，另一端连接接地端GND；改良电路Cg，一端连接高速信号SIGNALg，另一端连接电源端VCC；低速信号SIGNALd与ESD器件De的一端连接，该ESD器件De的另一端连接接地端GND；寄生电容Cj及改良电路Cg的数量与高速信号SIGNALg的数量相对应；ESD器件De的数量与高速信号SIGNALg和低速信号SIGNALd的数量相对应；电源端VCC与接地端GND之间设有一个ESD器件De。
实施方式一：
信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、第一低速信号SIGNALd1，第一寄生电容Cj1、第二寄生电容Cj2，第一改良电路Cg1、第二改良电路Cg2，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、第一低速信号SIGNALd1连接的ESD器件De1、De2、De3，与电源端VCC和接地端GND连接的ESD器件De4。包括下面两个实施例：
实施例1：
如图3所示，为一种USB接口电路，第一高速信号SIGNALg1对应USB_DP，第二高速信号SIGNALg2对应USB_DM，第一低速信号SIGNALd1对应USB_ID，第一寄生电容Cj1对应C56，第二寄生电容Cj2对应C2，第一改良电路Cg1对应C1、第二改良电路Cg2对应C3，ESD器件De1、De2、De3、De4分别对应D6、D1、D8、D7，电源端VCC对应VCC_USB。电路中各信号的含义属于现有技术，在此不作赘述。电路连接关系见图示，不另作介绍。
实施例2：
如图4所示，为一种SIM卡接口电路，第一高速信号SIGNALg1对应SIM_CLK，第二高速信号SIGNALg2对应SIM_DATA，第一低速信号SIGNALd1对应SIM_RST，第一寄生电容Cj1对应C4，第二寄生电容Cj2对应C6，第一改良电路Cg1对应C5、第二改良电路Cg2对应C7，ESD器件De1、De2、De3、De4分别对应D2、D3、D5、D4，电源端VCC对应SIM_VCC，接地端GND对应SIM_GND。电路中各信号的含义属于现有技术，在此不作赘述。电路连接关系见图示，不另作介绍。
实施方式二：
信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第六高速信号SIGNALg6，第一低速信号SIGNALd1、第二低速信号SIGNALd2，第一寄生电容Cj1、第二寄生电容Cj2，…第六寄生电容Cj6，第一改良电路Cg1、第二改良电路Cg2，…第六改良电路Cg6，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第六高速信号SIGNALg6、第一低速信号SIGNALd1、第二低速信号SIGNALd2连接的ESD器件De1、De2、…De6、De7、De8，与电源端VCC和接地端GND连接的ESD器件De9。包括下面两个实施例：
实施例3：
如图5所示，为一种PCIE接口电路，六个高速信号分别为：
PCIE_CLK_P、PCIE_CLK_M、PCIE_TX_P、PCIE_TX_M、PCIE_RX_P、PCIE_RX_M。两个低速信号为：PCIE_RST、PCIE_WAKE。六个寄生电容分别为：C8、C10、C12、C14、C16、C18，六个改良电路分别为：C9、C11、C13、C15、C17、C19。九个ESD器件分别为：D9、D13、D14、D15、D16、D17、D11、D12、D10。电源端VCC对应为VDD_IO。电路中各信号的含义属于现有技术，在此不作赘述。电路连接关系见图示，不另作介绍。
实施例4：
如图6所示，为一种SD卡接口电路，六个高速信号分别为：SD_CMD、SD_CLK、SD_DATA0、SD_DATA1、SD_DATA2、SD_DATA3。一个低速信号为：SD_DET，六个寄生电容分别为：C20、C22、C24、C26、C28、C30。六个改良电路分别为：C21、C23、C25、C27、C29、C31。八个ESD器件分别为：D18、D21、D22、D23、D24、D25、D19、D20。电源端VCC对应为：SD_VCC。电路中各信号的含义属于现有技术，在此不作赘述。电路连接关系见图示，不另作介绍。
实施方式三：
信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第八高速信号SIGNALg8，第一低速信号SIGNALd1、第二低速信号SIGNALd2、…第四低速信号SIGNALd4，第一寄生电容Cj1、第二寄生电容Cj2，…第八寄生电容Cj8，第一改良电路Cg1、第二改良电路Cg2，…第八改良电路Cg8，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第八高速信号SIGNALg8、第一低速信号SIGNALd1、第二低速信号SIGNALd2、…第四低速信号SIGNALd4连接的ESD器件De1、De2、…De8、De9、De10、…De2，与电源端VCC和接地端GND连接的ESD器件De13。具体应用如下：
实施例5：
如图7所示，为一种HDMI接口电路，八个高速信号分别为：HDMI_TX2P、HDMI_TX2N、HDMI_TX1P、HDMI_TX1N、HDMI_TX0P、HDMI_TX0N、HDMI_TXCLK_P、HDMI_TXCLK_N。四个低速信号分别为：HDMI_SEC、HDMI_SEL、HDMI_SDA、HDMI_HOTPLUG。八个寄生电容分别为：C32、C34、C36、C38、C40、C42、C44、C46。八个改良电路分别为：C33、C35、C37、C39、C41、C43、C45、C47。十三个ESD器件分别为：D29、D30、D31、D32、D33、D34、D35、D36、D27、D28、D37、D38、D26。电源端VCC对应为：HDMI_VCC。电路中各信号的含义属于现有技术，在此不作赘述。电路连接关系见图示，不另作介绍。
根据上述一种降低ESD器件对高速信号影响的电路的一种降低ESD器件对高速信号影响的方法，按照以下步骤进行：
步骤1，分别在信号接口电路中的每个高速信号SIGNALg与接地端GND之间、每个低速信号SIGNALd与接地端GND之间、电源端VCC与接地端GND之间，分别设置一个ESD器件De；
步骤2，每个高速信号SIGNALg上的每个ESD器件De，分别产生一个寄生电容Cj；
步骤3，在每个高速信号SIGNALg与电源端VCC设置一个改良电路Cg，Cg为与Cj容值相等的电容；
步骤4，在每个高速信号SIGNALg未变化时，寄生电容Cj和改良电路Cg的两极完成电荷积累，形成稳态；
步骤5，在每个高速信号SIGNALg电平降低时，寄生电容Cj的电荷释放减少，改良电路Cg的电荷累积增加，此时，因为容值一致，寄生电容Cj释放的电荷数量，正好与改良电路Cg增加的电荷数量一致，电荷转移迅速完成，使电平变化快速完成；
步骤6，在每个高速信号SIGNALg电平升高时，寄生电容Cj的电荷累积增加，改良电路Cg的电荷释放减少，此时，因为容值一致，改良电路Cg释放的电荷数量，正好与寄生电容Cj增加的电荷数量一致，电荷转移迅速完成，使电平变化快速完成。
进一步地，高速信号SIGNALg、低速信号SIGNALd，为USB或PCIE或(U)SIM或HDMI或Display Port或VGA或SD Card信号中的任一种。但不限定为所列举出的高速信号，本发明还可用于其他各种电子电路中，抵消寄生电容对高速电路的性能所产生的影响，增强电路的稳定性。
进一步地，改良电路Cg的设置方法为以PCB走线设计达到或者以分立元件达到或者以集成在器件内部达到方式中的任一种。
进一步地，寄生电容Cj和改良电路Cg的电荷累积和释放过程，在电容两极同时存在，寄生电容Cj和改良电路Cg互相连接的两个电极，电极之间的电荷汇互相转移，因容值一致，累积和释放的电荷一致，电荷转移快速完成，寄生电容Cj与接地端GND连接的电极，以及改良电路Cg与电源端VCC连接的电极，分别依托于大地和电源，有充足的电荷释放或补充渠道，保证电荷转移快速完成。
进一步地，每个ESD器件De，在电路出现静电放电冲击时迅速导通，将能量通过器件释放到大地，同时钳位电路里的电压，防止对设备产生损伤。
需要特别说明的是，因受电子电路的分布电容和寄生电容等影响，实际使用方案中，允许寄生电容Cj与改良电路Cg的值有一定差异。低速信号上的ESD器件De，其寄生电容对低速信号不会产生影响，所以不需增加改良电路。
综上所述，采用本发明的技术方案具有以下有益效果：
本发明解决了现有的ESD器件，存在寄生电容，不同产品的寄生电容大小因工艺、设计等原因而不同，追求更小的寄生电容，其工艺更复杂、成本更高，寄生电容影响高速信号电平的上升和下降速度，降低信号质量、使设备不稳定甚至导致无法正常工作的问题。本发明具有以下优点：
(1)能够在为高速信号提供静电防护特性的同时，降低静电防护器件寄生电容对高速信号的影响，提升高速信号的质量，提高线路支持的信号速率，提高产品可靠性。
(2)通用于包括但不限于USB、PCIE、(U)SIM、HDMI、Display Port、VGA、SD Card等信号接口电路；
(3)能够在电路出现ESD冲击时迅速导通，将能量通过器件释放到大地，同时钳位电路中电压，防止对设备产生损伤；
(4)改良电路成本低，效果好、作用大。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
Claims (10)
1.一种降低ESD器件对高速信号影响的电路，其特征在于，包括一个或多个高速信号SIGNALg，一个或多个低速信号SIGNALd，使一个或多个高速信号SIGNALg、以及一个或多个低速信号SIGNALd通过的信号接口电路；所述信号接口电路，包括：
一个或多个高速信号接口端，用于提供一个或多个高速信号SIGNALg的接口；
一个或多个低速信号接口端，用于提供一个或多个低速信号SIGNALd的接口；
电源端VCC，用于提供电路的工作电源；
接地端GND，用于提供电路的公共接地；
一个或多个ESD器件De，用于电路防静电保护，一个ESD器件De对应一个高速信号SIGNALg及对应一个低速信号SIGNALd而设置，一个ESD器件De对应一个电源端VCC和接地端GND；
寄生电容Cj，为ESD器件De所产生的寄生电容；
一个或多个改良电路Cg，用于降低ESD器件对高速信号SIGNALg的影响，一个改良电路Cg对应一个高速信号SIGNALg而设置。
2.根据权利要求1所述一种降低ESD器件对高速信号影响的电路，其特征在于：所述信号接口电路中，寄生电容Cj与ESD器件De并联后，一端连接高速信号SIGNALg，另一端连接接地端GND；改良电路Cg，一端连接高速信号SIGNALg，另一端连接电源端VCC；低速信号SIGNALd与ESD器件De的一端连接，该ESD器件De的另一端连接接地端GND；寄生电容Cj及改良电路Cg的数量与高速信号SIGNALg的数量相对应；ESD器件De的数量与高速信号SIGNALg和低速信号SIGNALd的数量相对应；电源端VCC与接地端GND之间设有一个ESD器件De。
3.根据权利要求2所述一种降低ESD器件对高速信号影响的电路，其特征在于：所述信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、第一低速信号SIGNALd1，第一寄生电容Cj1、第二寄生电容Cj2，第一改良电路Cg1、第二改良电路Cg2，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、第一低速信号SIGNALd1连接的ESD器件De1、De2、De3，与电源端VCC和接地端GND连接的ESD器件De4。
4.根据权利要求2所述一种降低ESD器件对高速信号影响的电路，其特征在于：所述信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第六高速信号SIGNALg6，第一低速信号SIGNALd1、第二低速信号SIGNALd2，第一寄生电容Cj1、第二寄生电容Cj2，…第六寄生电容Cj6，第一改良电路Cg1、第二改良电路Cg2，…第六改良电路Cg6，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第六高速信号SIGNALg6、第一低速信号SIGNALd1、第二低速信号SIGNALd2连接的ESD器件De1、De2、…De6、De7、De8，与电源端VCC和接地端GND连接的ESD器件De9。
5.根据权利要求2所述一种降低ESD器件对高速信号影响的电路，其特征在于：所述信号接口电路中，包括第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第八高速信号SIGNALg8，第一低速信号SIGNALd1、第二低速信号SIGNALd2、…第四低速信号SIGNALd4，第一寄生电容Cj1、第二寄生电容Cj2，…第八寄生电容Cj8，第一改良电路Cg1、第二改良电路Cg2，…第八改良电路Cg8，分别与第一高速信号SIGNALg1、第二高速信号SIGNALg2、…第八高速信号SIGNALg8、第一低速信号SIGNALd1、第二低速信号SIGNALd2、…第四低速信号SIGNALd4连接的ESD器件De1、De2、…De8、De9、De10、…De2，与电源端VCC和接地端GND连接的ESD器件De13。
6.根据权利要求1至5中任一项所述一种降低ESD器件对高速信号影响的电路的一种降低ESD器件对高速信号影响的方法，其特征在于，按照以下步骤进行：
步骤1，分别在信号接口电路中的每个高速信号SIGNALg与接地端GND之间、每个低速信号SIGNALd与接地端GND之间、电源端VCC与接地端GND之间，分别设置一个ESD器件De；
步骤2，每个高速信号SIGNALg上的每个ESD器件De，分别产生一个寄生电容Cj；
步骤3，在每个高速信号SIGNALg与电源端VCC设置一个改良电路Cg，Cg为与Cj容值相等的电容；
步骤4，在每个高速信号SIGNALg未变化时，寄生电容Cj和改良电路Cg的两极完成电荷积累，形成稳态；
步骤5，在每个高速信号SIGNALg电平降低时，寄生电容Cj的电荷释放减少，改良电路Cg的电荷累积增加，此时，因为容值一致，寄生电容Cj释放的电荷数量，正好与改良电路Cg增加的电荷数量一致，电荷转移迅速完成，使电平变化快速完成；
步骤6，在每个高速信号SIGNALg电平升高时，寄生电容Cj的电荷累积增加，改良电路Cg的电荷释放减少，此时，因为容值一致，改良电路Cg释放的电荷数量，正好与寄生电容Cj增加的电荷数量一致，电荷转移迅速完成，使电平变化快速完成。
7.根据权利要求6所述一种降低ESD器件对高速信号影响的方法，其特征在于：所述高速信号SIGNALg、低速信号SIGNALd，为USB或PCIE或(U)SIM或HDMI或Display Port或VGA或SD Card信号中的任一种。
8.根据权利要求6所述一种降低ESD器件对高速信号影响的方法，其特征在于：所述改良电路Cg的设置方法为以PCB走线设计达到或者以分立元件达到或者以集成在器件内部达到方式中的任一种。
9.根据权利要求6所述一种降低ESD器件对高速信号影响的方法，其特征在于：所述寄生电容Cj和改良电路Cg的电荷累积和释放过程，在电容两极同时存在，寄生电容Cj和改良电路Cg互相连接的两个电极，电极之间的电荷汇互相转移，因容值一致，累积和释放的电荷一致，电荷转移快速完成，寄生电容Cj与接地端GND连接的电极，以及改良电路Cg与电源端VCC连接的电极，分别依托于大地和电源，有充足的电荷释放或补充渠道，保证电荷转移快速完成。
10.根据权利要求6所述一种降低ESD器件对高速信号影响的方法，其特征在于：每个所述ESD器件De，在电路出现静电放电冲击时迅速导通，将能量通过器件释放到大地，同时钳位电路里的电压，防止对设备产生损伤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010571280.7A CN111740400B (zh) | 2020-06-22 | 2020-06-22 | 一种降低esd器件对高速信号影响的电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010571280.7A CN111740400B (zh) | 2020-06-22 | 2020-06-22 | 一种降低esd器件对高速信号影响的电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111740400A true CN111740400A (zh) | 2020-10-02 |
| CN111740400B CN111740400B (zh) | 2023-02-14 |
Family
ID=72651919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010571280.7A Active CN111740400B (zh) | 2020-06-22 | 2020-06-22 | 一种降低esd器件对高速信号影响的电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111740400B (zh) |
Citations (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0148577A1 (en) * | 1983-11-14 | 1985-07-17 | General Semiconductor Industries Inc. | Overvoltage protection device |
| US5973897A (en) * | 1997-07-09 | 1999-10-26 | National Semiconductor Corporation | Electrostatic discharge (ESD) protection circuit with reduced node capacitance |
| US20020033504A1 (en) * | 2000-09-21 | 2002-03-21 | Mitsubishi Denki Kabushiki Kaisha | Si-MOS high-frequency semiconductor device and the manufacturing method of the same |
| US20020130390A1 (en) * | 2001-03-13 | 2002-09-19 | Ming-Dou Ker | ESD protection circuit with very low input capacitance for high-frequency I/O ports |
| US20030183403A1 (en) * | 2002-03-28 | 2003-10-02 | Wolfram Kluge | ESD protection circuit for radio frequency input/output terminals in an integrated circuit |
| US20040252426A1 (en) * | 2003-06-10 | 2004-12-16 | Michael Hargrove | Technique to reduce ESD loading capacitance |
| US20050151223A1 (en) * | 2004-01-07 | 2005-07-14 | International Business Machines Corporation | Tunable semiconductor diodes |
| CN1674389A (zh) * | 2004-03-23 | 2005-09-28 | 华为技术有限公司 | 一种信号接口保护电路 |
| TWI260919B (en) * | 2005-03-29 | 2006-08-21 | Nat Univ Chung Cheng | Circuit device capable of increasing dynamic range of CMOS image sensor and method thereof |
| CN201479084U (zh) * | 2009-09-10 | 2010-05-19 | 东南大学 | 预充放电lvds驱动器 |
| CN102214051A (zh) * | 2010-04-06 | 2011-10-12 | 三星电子株式会社 | 触摸面板中补偿寄生电容的方法和设备 |
| CN202309674U (zh) * | 2011-11-11 | 2012-07-04 | 福建新大陆通信科技股份有限公司 | 一种hdmi上的esd保护和电平转换电路 |
| JP2012146717A (ja) * | 2011-01-07 | 2012-08-02 | Toshiba Corp | Ｅｓｄ保護回路 |
| CN102290419B (zh) * | 2011-08-24 | 2013-02-13 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN103208530A (zh) * | 2013-03-11 | 2013-07-17 | 江苏应能微电子有限公司 | 低电容超深沟槽瞬变电压抑制二极管结构 |
| CN203086131U (zh) * | 2013-01-17 | 2013-07-24 | 深圳市赛盛技术有限公司 | 一种静电防护hdmi接口 |
| CN103367354A (zh) * | 2012-04-05 | 2013-10-23 | 上海硅知识产权交易中心有限公司 | 改善高速模数转换器总谐波误差的静电释放保护电路结构 |
| US20130293438A1 (en) * | 2012-05-07 | 2013-11-07 | Murata Manufacturing Co., Ltd. | High-frequency module |
| CN103515940A (zh) * | 2012-06-18 | 2014-01-15 | 立锜科技股份有限公司 | 瞬时电压抑制器电路与用于其中的二极管元件及其制造方法 |
| CN103762972A (zh) * | 2014-01-16 | 2014-04-30 | 四川和芯微电子股份有限公司 | 全差分电平转换电路 |
| CN104135148A (zh) * | 2014-07-17 | 2014-11-05 | 青岛歌尔声学科技有限公司 | 一种usb接口电路 |
| US20150049404A1 (en) * | 2013-08-15 | 2015-02-19 | Fitipower Integrated Technology, Inc. | Electrostatic discharge protection device and integrated circuit using same |
| CN105261616A (zh) * | 2015-09-22 | 2016-01-20 | 矽力杰半导体技术(杭州)有限公司 | 瞬态电压抑制器及其制造方法 |
| TWI594393B (zh) * | 2016-03-31 | 2017-08-01 | 旺宏電子股份有限公司 | 靜電放電保護元件 |
| CN107346967A (zh) * | 2017-06-27 | 2017-11-14 | 联想(北京)有限公司 | 瞬态二极管、信号传输电路及电子设备 |
| CN109240860A (zh) * | 2018-07-26 | 2019-01-18 | 烽火通信科技股份有限公司 | 一种上升沿加速电路及安装有该加速电路的总线电路 |
| CN109756223A (zh) * | 2017-11-03 | 2019-05-14 | 三星电子株式会社 | 接口电路和接口装置 |
| CN111029399A (zh) * | 2020-01-03 | 2020-04-17 | 上海维安半导体有限公司 | 一种基于p-型soi衬底的tvs保护器件及其制造方法 |
-
2020
- 2020-06-22 CN CN202010571280.7A patent/CN111740400B/zh active Active
Patent Citations (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0148577A1 (en) * | 1983-11-14 | 1985-07-17 | General Semiconductor Industries Inc. | Overvoltage protection device |
| US5973897A (en) * | 1997-07-09 | 1999-10-26 | National Semiconductor Corporation | Electrostatic discharge (ESD) protection circuit with reduced node capacitance |
| US20020033504A1 (en) * | 2000-09-21 | 2002-03-21 | Mitsubishi Denki Kabushiki Kaisha | Si-MOS high-frequency semiconductor device and the manufacturing method of the same |
| US20020130390A1 (en) * | 2001-03-13 | 2002-09-19 | Ming-Dou Ker | ESD protection circuit with very low input capacitance for high-frequency I/O ports |
| US20030183403A1 (en) * | 2002-03-28 | 2003-10-02 | Wolfram Kluge | ESD protection circuit for radio frequency input/output terminals in an integrated circuit |
| US20040252426A1 (en) * | 2003-06-10 | 2004-12-16 | Michael Hargrove | Technique to reduce ESD loading capacitance |
| US20050151223A1 (en) * | 2004-01-07 | 2005-07-14 | International Business Machines Corporation | Tunable semiconductor diodes |
| CN1674389A (zh) * | 2004-03-23 | 2005-09-28 | 华为技术有限公司 | 一种信号接口保护电路 |
| TWI260919B (en) * | 2005-03-29 | 2006-08-21 | Nat Univ Chung Cheng | Circuit device capable of increasing dynamic range of CMOS image sensor and method thereof |
| CN201479084U (zh) * | 2009-09-10 | 2010-05-19 | 东南大学 | 预充放电lvds驱动器 |
| CN102214051A (zh) * | 2010-04-06 | 2011-10-12 | 三星电子株式会社 | 触摸面板中补偿寄生电容的方法和设备 |
| JP2012146717A (ja) * | 2011-01-07 | 2012-08-02 | Toshiba Corp | Ｅｓｄ保護回路 |
| CN102290419B (zh) * | 2011-08-24 | 2013-02-13 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN202309674U (zh) * | 2011-11-11 | 2012-07-04 | 福建新大陆通信科技股份有限公司 | 一种hdmi上的esd保护和电平转换电路 |
| CN103367354A (zh) * | 2012-04-05 | 2013-10-23 | 上海硅知识产权交易中心有限公司 | 改善高速模数转换器总谐波误差的静电释放保护电路结构 |
| US20130293438A1 (en) * | 2012-05-07 | 2013-11-07 | Murata Manufacturing Co., Ltd. | High-frequency module |
| CN103515940A (zh) * | 2012-06-18 | 2014-01-15 | 立锜科技股份有限公司 | 瞬时电压抑制器电路与用于其中的二极管元件及其制造方法 |
| CN203086131U (zh) * | 2013-01-17 | 2013-07-24 | 深圳市赛盛技术有限公司 | 一种静电防护hdmi接口 |
| CN103208530A (zh) * | 2013-03-11 | 2013-07-17 | 江苏应能微电子有限公司 | 低电容超深沟槽瞬变电压抑制二极管结构 |
| US20150049404A1 (en) * | 2013-08-15 | 2015-02-19 | Fitipower Integrated Technology, Inc. | Electrostatic discharge protection device and integrated circuit using same |
| CN103762972A (zh) * | 2014-01-16 | 2014-04-30 | 四川和芯微电子股份有限公司 | 全差分电平转换电路 |
| CN104135148A (zh) * | 2014-07-17 | 2014-11-05 | 青岛歌尔声学科技有限公司 | 一种usb接口电路 |
| CN105261616A (zh) * | 2015-09-22 | 2016-01-20 | 矽力杰半导体技术(杭州)有限公司 | 瞬态电压抑制器及其制造方法 |
| TWI594393B (zh) * | 2016-03-31 | 2017-08-01 | 旺宏電子股份有限公司 | 靜電放電保護元件 |
| CN107346967A (zh) * | 2017-06-27 | 2017-11-14 | 联想(北京)有限公司 | 瞬态二极管、信号传输电路及电子设备 |
| CN109756223A (zh) * | 2017-11-03 | 2019-05-14 | 三星电子株式会社 | 接口电路和接口装置 |
| CN109240860A (zh) * | 2018-07-26 | 2019-01-18 | 烽火通信科技股份有限公司 | 一种上升沿加速电路及安装有该加速电路的总线电路 |
| CN111029399A (zh) * | 2020-01-03 | 2020-04-17 | 上海维安半导体有限公司 | 一种基于p-型soi衬底的tvs保护器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111740400B (zh) | 2023-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3651411B2 (ja) | 信号受信回路、データ転送制御装置及び電子機器 | |
| CN111740400B (zh) | 一种降低esd器件对高速信号影响的电路及方法 | |
| US20210391713A1 (en) | System-in-package and electronic module including the same | |
| US9407470B2 (en) | Elements to counter transmitter circuit performance limitations | |
| CN111175641A (zh) | 一种面向处理器芯片的静电放电抗扰度测试方法 | |
| CN2899228Y (zh) | 电子产品接口处的抗静电放电保护电路 | |
| CN112467709B (zh) | 一种连接器斜插保护电路 | |
| US7424634B2 (en) | System and method for reducing jitter of signals coupled through adjacent signal lines | |
| CN112486756B (zh) | 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备 | |
| CN210270805U (zh) | 一种电源保护模块及计算机 | |
| US6323674B1 (en) | Technique and apparatus for terminating a transmission line | |
| CN112269443A (zh) | 基于龙芯2k处理器的集成独立显示、高速接口的计算主板 | |
| CN206441150U (zh) | 一种6u cpex主板通用测试工装 | |
| CN219891562U (zh) | 一种多功能工控板的控制电路 | |
| CN212160511U (zh) | 一种连接器及计算机系统 | |
| Shim et al. | System level modeling of supply noise induced jitter for high speed clock forwarding interfaces | |
| CN217334576U (zh) | 一种网络接口线路及计算机主板 | |
| Manoharan et al. | Power Integrity Analysis for High Current Digital Core & DDR Power and PDN Noise Impact on the LpDDR4 Timing Analysis for ADAS Automotive Application | |
| CN221227527U (zh) | 一种低成本高可靠的卡接入电路 | |
| CN210137305U (zh) | 一种改进vga拓扑设计系统 | |
| CN220022889U (zh) | 一种hdmi接口电路 | |
| CN220651249U (zh) | Usb扩展模块 | |
| CN220139569U (zh) | 一种can通讯保护的电路 | |
| CN212649484U (zh) | 一种250w高功耗万兆网卡 | |
| CN217037309U (zh) | 一种分离元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |