CN210137305U - 一种改进vga拓扑设计系统 - Google Patents

Abstract

本实用新型公开了一种改进VGA拓扑设计系统，包括BMC模块、缓冲模块、VGA连接器模块和串扰消除电容模块，所述BMC模块通过传输线与缓冲模块连接，构成第一通路；所述缓冲模块通过传输线与VGA连接器模块连接，构成第二通路，所述串扰消除电容模块一端与第二通路的传输线连接，另一端接地。新型有效减少VGA信号间的串扰，提升信号质量，改善显示效果。从串扰源减少串扰影响，比传统的在信号路径上增加屏蔽，增加信号间距等减少串扰方法效果更好，更节省PCB布线空间。

Description

一种改进VGA拓扑设计系统

技术领域

本实用新型涉及服务器设计技术领域，尤其是一种改进VGA拓扑设计系统。

背景技术

在目前的通用服务器产品中，VGA视频显示是一个通用的功能，随着服务器集成的功能增多，主板布线空间越来越密集，又因芯片工艺提升，信号的上升下降时间越来越快，从而对板级信号质量的要求越来越高。VGA信号属于易受干扰的敏感模拟信号，在VGA的信号中Hsync和Vsync信号会作为干扰源相互影响，也会在其附近的其他VGA信号上产生串扰，当VGA信号上产生串扰时，在显示屏上会出现水波纹，影响显示效果。

实用新型内容

本实用新型的目的是提供一种改进VGA拓扑设计系统，解决VGA信号间的串扰过大，从而影响显示效果的问题。

为实现上述目的，本实用新型采用下述技术方案：

一种改进VGA拓扑设计系统，包括BMC模块、缓冲模块、VGA连接器模块和串扰消除电容模块，所述BMC模块通过传输线与缓冲模块连接，构成第一通路；所述缓冲模块通过传输线与VGA连接器模块连接，构成第二通路，所述串扰消除电容模块一端与第二通路的传输线连接，另一端接地。

进一步地，所述第二通路还包括第一远端串联匹配电阻和第二远端串联匹配电阻；缓冲模块的输出端一路通过第一远端串联匹配电阻与VGA连接器的输入端连接，传输Hsync信号；另一路通过第二远端串联匹配电阻与VGA连接器的输入端连接，传输Vsync信号。

进一步地，所述串扰消除电容模块的一端分别与第一远端串联匹配电阻、第二远端串联匹配电阻连接，另一端接地。

进一步地，所述串扰消除电容模块包括第一对地电容和第二对地电容，所述第一对地电容的一端与第一远端串联匹配电阻连接，另一端接地；所述第二对地电容的一端与第二远端串联匹配电阻连接，另一端接地。

进一步地，所述第一对地电容的容值大小为100pF。

进一步地，所述第二对地电容的容值大小为100pF。

实用新型内容中提供的效果仅仅是实施例的效果，而不是实用新型所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：

本实用新型在增加对地电容后，Hsync和Vsync信号上就各形成了一个RC电路，可有效增大信号的上升下降时间，从而减小对其他信号的串扰。有效减少VGA信号间的串扰，提升信号质量，改善显示效果。从串扰源减少串扰影响，比传统的在信号路径上增加屏蔽，增加信号间距等减少串扰方法效果更好，更节省PCB布线空间。

附图说明

图1是现有技术拓扑示意图；

图2是本实用新型实施例一结构示意图；

图3是本实用新型实施例二结构示意图；

图4是改进前Hsync信号波形图；

图5是改进前Hsync信号在其相邻信号上产生的串扰示意图；

图6是改进后的测试结果图。

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。

如图1所示，在现有的服务器设计中，VGA信号关于Hsync和Vsync两个同步信号普遍使用以下拓扑：其中BMC为同步信号的发送端，R1和R2为源端串联匹配电阻，后经过传输线输入到Buffer端，Buffer一般在静电防护器件中，R3和R4为Buffer的远端串联匹配电阻，信号最终到达服务器主板VGA连接器，显示器通过VGA线缆接入到主板的VGA连接器实现显示功能。改进前的VGA拓扑，同步信号在经过Buffer后，信号的上升下降时间很小，上升沿越陡则该信号产生的串扰越大。

串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压，串扰一般发生在信号跳变过程，因为当信号发生跳变时，其边沿包含多个频率分量，当信号边沿越抖，即信号上升、下降时间越小，则其包含的频率分量越多，从而通过耦合在其附近的信号受到的串扰影响就越大。因此为减少串扰，可从减缓信号边沿，增大信号上升下降时间方面入手。

实施例一

如图2所示，改进VGA拓扑设计系统，包括BMC模块、缓冲模块、VGA连接器模块和串扰消除电容模块，BMC模块通过传输线与缓冲模块连接，构成第一通路；缓冲模块通过传输线与VGA连接器模块连接，构成第二通路，串扰消除电容模块一端与第二通路的传输线连接，另一端接地。

实施例二

如图3所示，第二通路还包括第一远端串联匹配电阻R3和第二远端串联匹配电阻R4；缓冲模块的输出端一路通过第一远端串联匹配电阻R3与VGA连接器的输入端连接，传输Hsync信号；另一路通过第二远端串联匹配电阻R4与VGA连接器的输入端连接，传输Vsync信号。串扰消除电容模块的一端分别与第一远端串联匹配电阻R3、第二远端串联匹配电阻R4连接，另一端接地。

串扰消除电容模块包括第一对地电容C2和第二对地电容C1，所述第一对地电容C2的一端与第一远端串联匹配电阻R3连接，另一端接地；所述第二对地电容C1的一端与第二远端串联匹配电阻R4连接，另一端接地。

拓扑在原拓扑的R3和R4后各加一个100pF的对地电容C1和C2(容值可以根据实际情况测试调整)，增加对地电容后，Hsync和Vsync信号上就各形成了一个RC电路，可有效增大信号的上升下降时间，从而减小对其他信号的串扰。具体电容值大小选择，理论上电容值越大，信号上升沿越缓慢，对其他信号的干扰越小，但由于VGA的规范对信号上升时间最大值有要求，因此在满足信号上升时间不超标的情况下，容值越大效果越好，具体容值可实际测试决定。

将该方案用于服务器产品并进行对比验证，证明该方案确实有效的减少了VGA信号的串扰，提升了VGA的信号质量，以Hsync为例，对比如下：

如图4所示，改进前Hsync信号，上升时间为1.6纳秒，如图5所示，改进前Hsync信号在其相邻信号上产生的串扰，约为170mV。

如图6所示，其中黄色信号为Hsync信号，其上升时间已增加到约为15纳秒，红色信号为其相邻信号，该信号上的串扰已减小到40mV以下

上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。

Claims (6)

1.一种改进VGA拓扑设计系统，其特征是，包括BMC模块、缓冲模块、VGA连接器模块和串扰消除电容模块，所述BMC模块通过传输线与缓冲模块连接，构成第一通路；所述缓冲模块通过传输线与VGA连接器模块连接，构成第二通路，所述串扰消除电容模块一端与第二通路的传输线连接，另一端接地。

2.如权利要求1所述的改进VGA拓扑设计系统，其特征是，所述第二通路还包括第一远端串联匹配电阻和第二远端串联匹配电阻；缓冲模块的输出端一路通过第一远端串联匹配电阻与VGA连接器的输入端连接，传输Hsync信号；另一路通过第二远端串联匹配电阻与VGA连接器的输入端连接，传输Vsync信号。

3.如权利要求2所述的改进VGA拓扑设计系统，其特征是，所述串扰消除电容模块的一端分别与第一远端串联匹配电阻、第二远端串联匹配电阻连接，另一端接地。

4.如权利要求3所述的改进VGA拓扑设计系统，其特征是，所述串扰消除电容模块包括第一对地电容和第二对地电容，所述第一对地电容的一端与第一远端串联匹配电阻连接，另一端接地；所述第二对地电容的一端与第二远端串联匹配电阻连接，另一端接地。

5.如权利要求4所述的改进VGA拓扑设计系统，其特征是，所述第一对地电容的容值大小为100pF。

6.如权利要求4所述的改进VGA拓扑设计系统，其特征是，所述第二对地电容的容值大小为100pF。

Images