CN112486756B - 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备 - Google Patents

一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备 Download PDF

Info

Publication number
CN112486756B
CN112486756B CN202011354812.8A CN202011354812A CN112486756B CN 112486756 B CN112486756 B CN 112486756B CN 202011354812 A CN202011354812 A CN 202011354812A CN 112486756 B CN112486756 B CN 112486756B
Authority
CN
China
Prior art keywords
chip
scl
mode
interface
debugging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011354812.8A
Other languages
English (en)
Other versions
CN112486756A (zh
Inventor
黄兆庭
朱建银
郑家骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Original Assignee
Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Keda Hengxin Semiconductor Technology Co ltd filed Critical Jiangsu Keda Hengxin Semiconductor Technology Co ltd
Priority to CN202011354812.8A priority Critical patent/CN112486756B/zh
Publication of CN112486756A publication Critical patent/CN112486756A/zh
Application granted granted Critical
Publication of CN112486756B publication Critical patent/CN112486756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种利用扩展I2C协议调试芯片的方法、存储介质、电子设备，该方法包括：扩展I2C协议至通信时隙外，定义一个调试状态：开始和停止调试的条件是保持SDA高电平，且SCL分别为高‑低电平切换和低‑高电平切换，在调试状态下对芯片进行调试；在I2C接口空闲时利用SCL处于高电平的特性作为输入，结合逻辑电路隔离I2C接口。本发明利用扩展I2C协议调试芯片的方法通过扩展I2C协议至通信时隙外，定义一个调试状态，在该调试状态下可以进行芯片调试而不影响I2C已经写入寄存器的值，同时，利用I2C接口本身的上拉电阻，不需要额外管脚，完成芯片使用时隔离I2C接口的要求，降低了设计复杂度和系统成本。

Description

一种利用扩展I2C协议调试芯片的方法、存储介质、电子设备
技术领域
本发明涉及芯片调试技术领域，特别涉及一种利用扩展I2C协议调试芯片的方法、存储介质、电子设备。
背景技术
在芯片开发阶段需要利用I2C接口对芯片进行调试设置，但在使用的时候I2C需要被隔离。如果隔离不好，在热拔插的应用中，芯片有可能进入非预想的状态，需要多次插拔来使得芯片正常工作。
为了避免插拔误触发I2C接口，通常会使用一个额外管脚作为选项输入来隔离I2C接口。例如，用一个上拉电阻来设置这个管脚为“1”，作为实际应用时隔离I2C的条件。如果需要调试就把这个管脚设置为“0”。这种方法的缺点就是多一个管脚，尤其在芯片面积有限的情况下，这个缺点尤其突出。
发明内容
本发明要解决的技术问题是提供一种可以实现隔离I2C的需求而不需要额外增加管脚的调试芯片方法。其采用如下技术方案：
为了解决上述问题，本发明提供了一种利用扩展I2C协议调试芯片的方法，其包括：
扩展I2C协议至通信时隙外，定义一个调试状态：开始和停止调试的条件是保持SDA高电平，且SCL分别为高-低电平切换和低-高电平切换，在调试状态下对芯片进行调试；
在I2C接口空闲时利用SCL处于高电平的特性作为输入，结合逻辑电路隔离I2C接口。
作为本发明的进一步改进，芯片内部信号线通过逻辑电路与SCL连接，使得当SCL处于高电平时，信号线的输出端均为低电平，实现I2C接口和被调试芯片的隔离。
作为本发明的进一步改进，所述信号线包括overwrite_mode_o和test_mode_o，两个信号线overwrite_mode_o和test_mode_o通过逻辑电路与SCL连接；当SCL处于高电平时，overwrite_mode_o和test_mode_o均为低电平，实现I2C接口和被调试芯片的隔离；当I2C接口通信时，overwrite_mode_o和test_mode_o随着I2C的通信改变，但不会影响最终写入或读出的寄存器数据；当处于调试状态时，SCL处于低电平，overwrite_mode_o和test_mode_o不受SCL控制，而是直接或间接受寄存器数据控制。
本发明还公开了一种计算机可读存储介质，所述存储介质包括存储的程序，其中，所述程序执行上述任意一项所述的调试方法。
本发明还公开了一种电子设备，其包括：一个或多个处理器，存储器以及一个或多个程序，其中，所述一个或多个程序被存储在所述存储器中，并且被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行上述任意一项所述的调试方法。
本发明的有益效果：
本发明利用扩展I2C协议调试芯片的方法通过扩展I2C协议至通信时隙外，定义一个调试状态，在该调试状态下可以进行芯片调试而不影响I2C已经写入寄存器的值，同时，利用I2C接口本身的上拉电阻，不需要额外管脚，完成芯片使用时隔离I2C接口的要求，降低了设计复杂度和系统成本。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是I2C协议在开始和停止时的波形图；
图2是本发明优选实施例中利用扩展I2C协议调试芯片的方法的流程图；
图3是本发明优选实施例中扩展后的I2C协议在开始和停止时的波形图；
图4是I2C协议在实际应用情况下的波形图；
图5是本发明优选实施例中芯片内部信号线通过逻辑电路与SCL连接结构图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
如图1所示，I2C协议规定了开始和停止I2C条件是保持SCL高电平，且SDA分别为高-低和低-高切换。
如图2所示，本发明优选实施例中的利用扩展I2C协议调试芯片的方法，包括以下步骤：
S10、扩展I2C协议至通信时隙外，定义一个调试状态：开始和停止调试的条件是保持SDA高电平，且SCL分别为高-低电平切换和低-高电平切换，在调试状态下对芯片进行调试；参照图3。
在实际应用的情况下，由于I2C接口有上拉电阻，所以SCL始终处于高电平，是一个硬件产生的条件，如图4所示，可以利用SCL这个特性来作为输入隔离I2C接口。
S20、在I2C接口空闲时利用SCL处于高电平的特性作为输入，结合逻辑电路隔离I2C接口。
其中，芯片内部信号线通过逻辑电路与SCL连接，使得当SCL处于高电平时，信号线的输出端均为低电平，实现I2C接口和被调试芯片的隔离。
如图5所示，在其中一实施例中，信号线包括overwrite_mode_o和test_mode_o，两个信号线overwrite_mode_o和test_mode_o通过逻辑电路与SCL连接；当SCL处于高电平时，overwrite_mode_o和test_mode_o均为低电平，实现I2C接口和被调试芯片的隔离；当I2C接口通信时，overwrite_mode_o和test_mode_o随着I2C的通信改变，但不会影响最终写入或读出的寄存器数据；当处于调试状态时，SCL处于低电平，overwrite_mode_o和test_mode_o不受SCL控制，而是直接或间接受寄存器数据控制，实现调试目的。
本发明优选实施例还公开了一种计算机可读存储介质，所述存储介质包括存储的程序，其中，所述程序执行上述任意一项所述的调试方法。
本发明优选实施例还公开了一种电子设备，其包括：一个或多个处理器，存储器以及一个或多个程序，其中，所述一个或多个程序被存储在所述存储器中，并且被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行上述任意一项所述的调试方法。
本发明利用扩展I2C协议调试芯片的方法通过扩展I2C协议至通信时隙外，定义一个调试状态，在该调试状态下可以进行芯片调试而不影响I2C已经写入寄存器的值，同时，利用I2C接口本身的上拉电阻，不需要额外管脚，完成芯片使用时隔离I2C接口的要求，防止误触发，降低了设计复杂度和系统成本。利用SCL本身的上拉电阻特点作为硬件产生的条件也可以供给其它需要硬件条件的电路，例如上电复位(POR)电路来确保芯片成功启动。
以上实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (3)

1.一种利用扩展I2C协议调试芯片的方法，其特征在于，包括：
扩展I2C协议至通信时隙外，定义一个调试状态：开始和停止调试的条件是保持SDA高电平，且SCL分别为高-低电平切换和低-高电平切换，在调试状态下对芯片进行调试；
在I2C接口空闲时利用SCL处于高电平的特性作为输入，结合逻辑电路隔离I2C接口；
芯片内部信号线通过逻辑电路与SCL连接，使得当SCL处于高电平时，信号线的输出端均为低电平，实现I2C接口和被调试芯片的隔离；
所述信号线包括overwrite_mode_o和test_mode_o，两个信号线overwrite_mode_o和test_mode_o通过逻辑电路与SCL连接；当SCL处于高电平时，overwrite_mode_o和test_mode_o均为低电平，实现I2C接口和被调试芯片的隔离；当I2C接口通信时，overwrite_mode_o和test_mode_o随着I2C的通信改变，但不会影响最终写入或读出的寄存器数据；当处于调试状态时，SCL处于低电平，overwrite_mode_o和test_mode_o不受SCL控制，而是直接或间接受寄存器数据控制。
2.一种计算机可读存储介质，其特征在于，所述存储介质包括存储的程序，其中，所述程序执行权利要求1所述的调试方法。
3.一种电子设备，其特征在于，包括：一个或多个处理器，存储器以及一个或多个程序，其中，所述一个或多个程序被存储在所述存储器中，并且被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行权利要求1所述的调试方法。
CN202011354812.8A 2020-11-26 2020-11-26 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备 Active CN112486756B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011354812.8A CN112486756B (zh) 2020-11-26 2020-11-26 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011354812.8A CN112486756B (zh) 2020-11-26 2020-11-26 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备

Publications (2)

Publication Number Publication Date
CN112486756A CN112486756A (zh) 2021-03-12
CN112486756B true CN112486756B (zh) 2024-05-24

Family

ID=74935806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011354812.8A Active CN112486756B (zh) 2020-11-26 2020-11-26 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备

Country Status (1)

Country Link
CN (1) CN112486756B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117518952B (zh) * 2023-12-18 2024-10-29 无锡沐创集成电路设计有限公司 一种单片机调试方法、装置、设备及存储介质
CN117648084B (zh) * 2024-01-29 2024-04-30 井芯微电子技术(天津)有限公司 一种实现i2c底层驱动的方法、装置及可读介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6530048B1 (en) * 1999-08-24 2003-03-04 Delta Electronics Inc. I2C test single chip
CN101894056A (zh) * 2009-05-19 2010-11-24 大唐移动通信设备有限公司 总线工作节点隔离装置及其故障恢复系统和方法
CN102033807A (zh) * 2010-12-17 2011-04-27 青岛海信信芯科技有限公司 Soc芯片调试设备、方法及装置
CN201919055U (zh) * 2010-12-28 2011-08-03 惠州Tcl移动通信有限公司 一种基于i2c总线的移动终端测试盒
CN102194436A (zh) * 2011-04-18 2011-09-21 北京彩讯科技股份有限公司 Ddc接口隔离保护电路
CN102298562A (zh) * 2008-08-15 2011-12-28 华为技术有限公司 一种线与仲裁总线互联的方法、装置和系统
CN203276265U (zh) * 2013-01-07 2013-11-06 黄维翼 基于usb接口的i2c总线测试装置
TW201447566A (zh) * 2013-02-27 2014-12-16 Hon Hai Prec Ind Co Ltd I 2 c匯流排測試系統及方法
DE102014206752A1 (de) * 2014-04-08 2015-10-08 Robert Bosch Gmbh Bestimmung des Zustands eines I2C-Busses
CN107622032A (zh) * 2017-08-18 2018-01-23 郑州云海信息技术有限公司 一种i2c总线的三线扩展方法及电路
CN109739709A (zh) * 2019-01-03 2019-05-10 郑州云海信息技术有限公司 一种i2c线路检测方法、系统及装置
CN111208892A (zh) * 2020-01-10 2020-05-29 江苏钜芯集成电路技术股份有限公司 一种用串行i2c信号对芯片系统实现复位的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9720874B2 (en) * 2010-11-01 2017-08-01 Invensense, Inc. Auto-detection and mode switching for digital interface
US8909844B2 (en) * 2012-07-04 2014-12-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Inter-integrated circuit (I2C) multiplexer switching as a function of clock frequency
US9170975B2 (en) * 2013-01-03 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. High speed overlay of idle I2C bus bandwidth
JP2017076854A (ja) * 2015-10-14 2017-04-20 富士通株式会社 電子装置、及びデータ検証方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6530048B1 (en) * 1999-08-24 2003-03-04 Delta Electronics Inc. I2C test single chip
CN102298562A (zh) * 2008-08-15 2011-12-28 华为技术有限公司 一种线与仲裁总线互联的方法、装置和系统
CN101894056A (zh) * 2009-05-19 2010-11-24 大唐移动通信设备有限公司 总线工作节点隔离装置及其故障恢复系统和方法
CN102033807A (zh) * 2010-12-17 2011-04-27 青岛海信信芯科技有限公司 Soc芯片调试设备、方法及装置
CN201919055U (zh) * 2010-12-28 2011-08-03 惠州Tcl移动通信有限公司 一种基于i2c总线的移动终端测试盒
CN102194436A (zh) * 2011-04-18 2011-09-21 北京彩讯科技股份有限公司 Ddc接口隔离保护电路
CN203276265U (zh) * 2013-01-07 2013-11-06 黄维翼 基于usb接口的i2c总线测试装置
TW201447566A (zh) * 2013-02-27 2014-12-16 Hon Hai Prec Ind Co Ltd I 2 c匯流排測試系統及方法
DE102014206752A1 (de) * 2014-04-08 2015-10-08 Robert Bosch Gmbh Bestimmung des Zustands eines I2C-Busses
CN107622032A (zh) * 2017-08-18 2018-01-23 郑州云海信息技术有限公司 一种i2c总线的三线扩展方法及电路
CN109739709A (zh) * 2019-01-03 2019-05-10 郑州云海信息技术有限公司 一种i2c线路检测方法、系统及装置
CN111208892A (zh) * 2020-01-10 2020-05-29 江苏钜芯集成电路技术股份有限公司 一种用串行i2c信号对芯片系统实现复位的方法

Also Published As

Publication number Publication date
CN112486756A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
US11114012B2 (en) Display panel driving circuit and display device
US7478286B2 (en) Circuit and method of detecting and resolving stuck I2C buses
EP1205848A1 (en) Embedded microcontroller bound-out chip as preprocessor for a logic analyser
CN107907814B (zh) 一种提高芯片量产测试效率的方法
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
CN112486756B (zh) 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备
CN110489206B (zh) 一种具有禁止程序调试功能的仿真器
CN220121165U (zh) 控制电路、装置及芯片
CN118041451A (zh) 一种可拔插光模块及其调试方法
CN216719084U (zh) I2c总线系统
US20080159157A1 (en) Method for Configuring a USB PHY to Loopback Mode
CN212229628U (zh) 从机设备
TW201947399A (zh) Ｕｓｂ連接埠測試系統及動態測試ｕｓｂ連接埠之方法
TWI815734B (zh) 具兼容二通訊模組之m.2連接器的電子裝置及其兼容方法與電腦實施方法
US6085331A (en) Setup of the time/date within the CMOS real-time-clock
CN220730799U (zh) 一种重启测试装置
CN111427719A (zh) 一种提升soc系统可靠性和异常重启性能的方法和装置
CN218647100U (zh) 接口测试电路和接口测试系统
TWI430281B (zh) Multi - in - one access device and its access method
CN220173217U (zh) 一种防误触发锁存电路控制结构
EP4372574A1 (en) Electronic device having m.2 connector compatible with two communication modules, method for making two communication modules be compatible in single m.2 connector, and computer-implemented method thereof
CN114661127B (zh) 一种复位电路、复位方法和芯片
CN119270025A (zh) 芯片测试控制电路、测试控制方法及相关设备
TWI447589B (zh) 電子支付終端與維護工具間經由ｕｓｂ連結之資料交換
KR100907549B1 (ko) Ｓｍｂｕｓ마스터의 오 동작 검출 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant