CN109494221B - 具有弯曲部分的半导体装置 - Google Patents

具有弯曲部分的半导体装置 Download PDF

Info

Publication number
CN109494221B
CN109494221B CN201811052594.5A CN201811052594A CN109494221B CN 109494221 B CN109494221 B CN 109494221B CN 201811052594 A CN201811052594 A CN 201811052594A CN 109494221 B CN109494221 B CN 109494221B
Authority
CN
China
Prior art keywords
gate structure
active fin
active
linear extension
curved portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811052594.5A
Other languages
English (en)
Other versions
CN109494221A (zh
Inventor
刘贤琯
金成玟
申东石
李承勳
金洞院
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109494221A publication Critical patent/CN109494221A/zh
Application granted granted Critical
Publication of CN109494221B publication Critical patent/CN109494221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种半导体装置，其可包括第一有源鳍、第二有源鳍及栅极结构。所述第一有源鳍可在衬底上在第一方向上延伸，且可包括第一直线延伸部分、第二直线延伸部分及位于所述第一直线延伸部分与所述第二直线延伸部分之间的弯曲部分。所述第二有源鳍可在所述衬底上在所述第一方向上延伸。所述栅极结构可在所述衬底上在与所述第一方向垂直的第二方向上延伸。所述栅极结构可与所述第一有源鳍的所述第一直线延伸部分及所述第二直线延伸部分中的一者交叉，且可与所述第二有源鳍交叉。本公开的半导体装置具有良好的性能。

Description

具有弯曲部分的半导体装置
[相关申请的交叉参考]
本申请主张2017年9月12日在韩国知识产权局(Korean Intellectual PropertyOffice，KIPO)提出申请的韩国专利申请第10-2017-0116803号的优先权，所述韩国专利申请的全部内容并入本文中供参考。
技术领域
本发明概念的实施例涉及半导体装置，且更具体来说涉及包括鳍式场效晶体管(fin-field effect transistor，finFET)的半导体装置。
背景技术
人们已开发出包括高性能鳍式场效晶体管的半导体装置。由于半导体装置已高度集成，因此半导体装置中的存储器单元可被形成在窄的水平区域内。
发明内容
本发明概念的一些实施例可提供具有鳍式场效晶体管的半导体装置。根据本发明概念的一些实施例，提供半导体装置。一种半导体装置可包括第一有源鳍、第二有源鳍及栅极结构。所述第一有源鳍可在衬底上在第一方向上延伸，且可包括第一直线延伸部分、第二直线延伸部分及位于所述第一直线延伸部分与所述第二直线延伸部分之间的弯曲部分。所述第二有源鳍可在所述衬底上在所述第一方向上延伸。所述栅极结构可在所述衬底上在与所述第一方向垂直的第二方向上延伸。所述栅极结构可与所述第一有源鳍的所述第一直线延伸部分及所述第二直线延伸部分中的一者交叉，且可与所述第二有源鳍交叉。
根据本发明概念的一些实施例，提供半导体装置。一种半导体装置可包括第一有源鳍、多个第二有源鳍、多个第三有源鳍、第四有源鳍、第一栅极结构、第二栅极结构、第三栅极结构及第四栅极结构。所述第一有源鳍可在衬底上在第一方向上延伸。所述第一有源鳍可包括第一直线延伸部分及第二直线延伸部分以及位于所述第一直线延伸部分与所述第二直线延伸部分之间的第一弯曲部分。所述多个第二有源鳍可在所述衬底上在所述第一方向上延伸，且可在所述第一方向上彼此间隔开。所述多个第三有源鳍可在所述衬底上在所述第一方向上延伸，且可在所述第一方向上彼此间隔开。所述多个第三有源鳍可在与所述第一方向垂直的第二方向上不与所述多个第二有源鳍对准。所述第四有源鳍可在所述衬底上在所述第一方向上延伸。所述第四有源鳍可包括第三直线延伸部分及第四直线延伸部分以及位于所述第三直线延伸部分与所述第四直线延伸部分之间的第二弯曲部分。所述第一栅极结构可与所述第一直线延伸部分交叉。所述第二栅极结构可与所述第二直线延伸部分交叉并与所述多个第二有源鳍中的一者交叉。所述第三栅极结构可与所述多个第三有源鳍中的一者及所述第三直线延伸部分交叉。所述第四栅极结构可与所述第四直线延伸部分交叉。
根据本发明概念的一些实施例，提供半导体装置。一种半导体装置可包括第一有源鳍、第二有源鳍、第一栅极结构及第二栅极结构。所述第一有源鳍可在衬底上在第一方向上延伸。所述第一有源鳍可包括第一直线延伸部分、第二直线延伸部分及连接所述第一直线延伸部分与所述第二直线延伸部分的倾斜部分。所述第二有源鳍可在所述衬底上在所述第一方向上延伸。所述第二有源鳍可平行于所述第一有源鳍的所述第一直线延伸部分及所述第二直线延伸部分。所述第一栅极结构及所述第二栅极结构可各自在所述衬底上在与所述第一方向垂直的第二方向上延伸。所述第一栅极结构及所述第二栅极结构可各自与所述第一有源鳍及所述第二有源鳍交叉。所述倾斜部分可在相对于所述第一方向及所述第二方向倾斜的第三方向上延伸，使得所述第一有源鳍的位于所述第一栅极结构与所述第二栅极结构之间的第一部分与所述第二有源鳍之间在所述第二方向上的第一距离大于所述第一有源鳍的不位于所述第一栅极结构与所述第二栅极结构之间的第二部分与所述第二有源鳍之间在所述第二方向上的第二距离。
附图说明
鉴于详细说明及附图，将会更清楚地理解本发明概念的实施例。
图1是示出根据本发明概念一些实施例的半导体装置的布局的平面图。
图2是示出根据本发明概念一些实施例的半导体装置的布局的平面图。
图3及图4分别是示出根据本发明概念一些实施例的图1及图2所示半导体装置的部分A的立体图。
图5是示出根据本发明概念一些实施例的静态随机存取存储器(Static RandomAccess Memory，SRAM)的单位单元(unit cell)的电路图。
图6是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
图7是根据本发明概念一些实施例的沿图6所示线I-I’所截取的剖视图。
图8是示出根据本发明概念一些实施例的半导体装置的布局的平面图。
图9是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
图10是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
图11是根据本发明概念一些实施例的沿图10所示线II-II’所截取的剖视图。
图12是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
图13是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
图14是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
图15是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
图16是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
图17是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
具体实施方式
将参照附图详细地阐述本发明概念的一些实施例。附图中的相同参考编号表示相同元件，且因此，为简洁起见，可省略对相同元件的说明。可参照本发明概念的理想视图来阐述各实施例。因此，可根据制造技术及/或容许误差来修改视图的形状。因此，本发明概念的实施例并非仅限于在视图中所示的特定形状，而是可包括可根据制造工艺而形成的其他形状。
图1是示出根据本发明概念一些实施例的半导体装置的布局的平面图。图2是示出根据本发明概念一些实施例的半导体装置的布局的平面图。图3及图4分别是示出根据本发明概念一些实施例的图1及图2所示半导体装置的部分A的立体图。
在图3中，未示出栅极结构。
除第一有源鳍的排列外，图1及图2所示半导体装置的布局可彼此实质上相同或相似。因此，将图1及图2所示半导体装置一起进行说明。应理解，虽然本文中可使用用语“第一”、“第二”等来阐述各种元件，然而这些元件不应受这些用语限制。这些用语仅用于将一个元件与另一元件区分开。因此，在不背离本发明概念的教示内容的条件下，第一元件可被称为第二元件。
参照图1至图4，一个或多个第一有源鳍12及一个或多个第二有源鳍14可从衬底10的上表面向上突出。一个或多个栅极结构30可形成在第一有源鳍12及第二有源鳍14上，且可跨越第一有源鳍12及第二有源鳍14延伸。
应理解，当将元件称作“连接到”另一元件、“耦合到”另一元件、“位于”另一元件“上”或“形成在”另一元件“上”时，所述元件可直接连接到所述另一元件、直接耦合到所述另一元件、直接位于所述另一元件上或直接形成在所述另一元件上，或者可存在中间元件。相比之下，用语“直接”意指不存在中间元件。应理解，例如“在…下方(beneath)”、“在…下面(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语旨在除图中所示的定向以外还囊括装置在使用或操作中的不同定向。例如，如果将图中的装置翻转，则被阐述为在其他元件或特征“下面”或“下方”的元件将被定向成在其他元件或特征“上方”。装置可具有其他定向(旋转90度或其他定向)，且本文中所使用的空间相对性描述语可相应地进行解释。
衬底10可包含半导体材料，例如硅、锗、硅-锗等或III-V族半导体化合物(例如，GaP、GaAs、GaSb等)。在一些实施例中，衬底10可为绝缘体上硅(silicon-on-insulator，SOI)衬底或绝缘体上锗(germanium-on-insulator，GOI)衬底。
第一有源鳍12及第二有源鳍14可在与衬底10的上表面实质上平行的第一方向上延伸。
在第一有源鳍12与第二有源鳍14之间可形成有隔离层16。隔离层16可填充第一有源鳍12与第二有源鳍14之间的沟槽的下部分。隔离层16可包含氧化物，例如氧化硅。有源区可被界定为第一有源鳍12及第二有源鳍14的未被隔离层16覆盖的部分。
在一些实施例中，第一有源鳍12可包括直线延伸部分12a及位于直线延伸部分12a之间的弯曲部分12b。弯曲部分12b可接触邻近的直线延伸部分12a在第一方向上的相对端中的每一者。
直线延伸部分12a可在第一方向上延伸。直线延伸部分12a中在第一方向上的相邻者可不处于在第一方向上延伸的同一直线中。
在一些实施例中，弯曲部分12b可在相对于第一方向倾斜的方向上延伸。与直线延伸部分12a的相对端中的相应一端接触的弯曲部分12b可彼此对称。
直线延伸部分12a及弯曲部分12b可在第一方向上交替地及反复地排列，以界定波浪形状的第一有源鳍12。
在一些实施例中，第二有源鳍14可在第一方向上延伸，具有直线形状而不具有弯曲部分。
在一些实施例中，如图2中所示，可在第一有源鳍12中在第二方向上相邻的第一有源鳍12之间形成多个第二有源鳍14，第二方向垂直于第一方向。
在一些实施例中，第二有源鳍14中在第一方向上延伸的第二有源鳍14可为在第一方向上彼此间隔开的多个共线的第二有源鳍14，且第二有源鳍14中包括相应的多个共线的第二有源鳍14的第二有源鳍14可在第二方向上排列。在一些实施例中，第二有源鳍14中在第二方向上的邻近者可并非沿在第二方向上延伸的直线排列，而是可在第二方向上以曲折(zig-zag)方式排列。
在第一有源鳍12及第二有源鳍14以及隔离层16上可形成有第一绝缘夹层18。第一绝缘夹层18的上表面可为实质上平整的。第一绝缘夹层18的上表面可高于第一有源鳍12及第二有源鳍14的上表面。因此，第一绝缘夹层18可覆盖第一有源鳍12及第二有源鳍14。
第一绝缘夹层18可包括开口20或多个开口20。开口20可跨越第一有源鳍12及第二有源鳍14在第二方向上延伸。第一有源鳍12及第二有源鳍14的上表面及侧壁可由开口20暴露出。
栅极结构30可形成在开口20中。栅极结构30可在第二方向上延伸。在一些实施例中，可在多个开口20中形成多个栅极结构30。
栅极结构30可包括栅极绝缘层30a、栅极电极30b及顶盖图案30c。栅极绝缘层30a可形成在开口20的侧壁及底部上。因此，栅极绝缘层30a可共形地形成在第一有源鳍12及第二有源鳍14的表面上。栅极电极30b可形成在栅极绝缘层30a上，且可填充开口20的下部分。也就是说，栅极绝缘层30a可环绕栅极电极30b的侧壁及底部。顶盖图案30c可形成在栅极电极30b上，且可填充开口20的上部分。
在一些实施例中，栅极结构30中的一者可跨越第一有源鳍12中的至少一者及第二有源鳍14中的至少一者延伸。
在一些实施例中，栅极结构30可与第一有源鳍12的直线延伸部分12a及第二有源鳍14交叉。也就是说，栅极结构30可不与第一有源鳍12的弯曲部分12b交叉。
栅极结构30可在第二方向上包括第一端及第二端。栅极结构30的与第一端及第二端中的一者邻近的一部分可跨越第一有源鳍12的直线延伸部分12a延伸。
第一有源鳍12可具有波浪形状，使得当与第一端及第二端中的所述一者与具有直线形状的第一有源鳍之间在第二方向上的距离相比时，栅极结构30的第一端及第二端中的一者与第一有源鳍12之间在第二方向上的第一距离d1可增加。与和栅极结构30交叉的直线延伸部分12a接触的弯曲部分12b可被弯曲成使栅极结构30的第一端部及第二端部中的一者与第一有源鳍12之间在第二方向上的第一距离d1增加。因此，第一有源鳍12的直线延伸部分12a中与栅极结构30交叉的一者可在第二方向上距栅极结构30的中心部分更近(当与第一有源鳍12的直线延伸部分12a中在第一方向上与所述一者邻近的其他者相比时)。
由于栅极结构30的一端与第一有源鳍12之间在第二方向上的第一距离d1增加，因此在第一有源鳍12的边缘部分上形成的晶体管的故障可减少。
具体来说，如图3及图4中所示，栅极结构30可形成在第一绝缘夹层18中的开口20中。可通过在第一有源鳍12及第二有源鳍14上形成例如包含多晶硅的虚设栅极并移除虚设栅极来形成开口20。
开口20的与栅极结构30在第二方向上的端部对应的下部分可通过第一绝缘夹层18与第一有源鳍12隔离。当开口20在第二方向上的一端与开口20中第一有源鳍12的侧壁之间的第一距离d1减小时，开口20的内部空间可减小。因此，当虚设栅极被移除以形成开口20时，虚设栅极的一部分可留存在开口20中。即使开口20被正常形成而不留存虚设栅极的所述部分，在具有窄空间的开口20中形成包含金属的栅极结构30也可能并非是容易的。
然而，在一些实施例中，如上所述，第一有源鳍12可包括直线延伸部分12a及弯曲部分12b，使得开口20在第二方向上的与栅极结构30的端部对应的长度可增加。可较容易地执行移除用于形成开口20的虚设栅极及在开口20中形成栅极结构。因此，包括栅极结构30端部的晶体管的故障可减少。
在一些实施例中，如图1中所示，栅极结构30的与第一端邻近的第一部分40可与第一有源鳍12的直线延伸部分12a交叉。因此，栅极结构30的第一端与第一有源鳍12之间的第一距离d1可增加。栅极结构30的与第二端邻近的第二部分42可与第二有源鳍14交叉。栅极结构30的第二端与第二有源鳍14之间的第二距离d2可大于第一距离d1。当第二距离d2足够长时，栅极结构30的第二部分42可与不具有弯曲部分的第二有源鳍14交叉，而不会使晶体管的故障增加。
在一些实施例中，如图2中所示，栅极结构30的与第一端邻近的第一部分40及栅极结构30的与第二端邻近的第二部分42中的每一者可与相应的第一有源鳍12的相应的直线延伸部分12a交叉。第二有源鳍14可在第二方向上形成在第一有源鳍12之间。因此，栅极结构30的第一端与第一有源鳍12之间的第一距离d1及栅极结构30的第二端与第一有源鳍12之间的第二距离d2中的每一者可增加。
半导体装置中的元件布局可应用于静态随机存取存储器(Static Random AccessMemory，SRAM)装置中的单元布局。
图5是示出根据本发明概念一些实施例的静态随机存取存储器的单位单元的电路图。图6是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。图7是根据本发明概念一些实施例的沿图6所示线I-I’所截取的剖视图。
在图6及图7中，为便于解释，未示出接触插塞及布线。在下文中，可主要阐述布局中的一个单位单元。单位单元可被反复排列。在一些实施例中，单位单元可彼此对称。
参照图5至图7，静态随机存取存储器中的单位单元可包括第一有源鳍112、第二有源鳍114、第三有源鳍116、第四有源鳍118、第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136。
第一有源鳍112可处于第一行中，且可在第一方向上延伸。第二有源鳍114可处于第二行中，且可在第一方向上延伸。第二行可在第二方向上与第一行间隔开。多个第二有源鳍114可在第二方向上彼此对准，且可在第一方向上彼此间隔开。第三有源鳍116可处于第三行中，且可在第一方向上延伸。第三行可在第二方向上与第一行及第二行间隔开，其中第二行位于第一行与第三行之间。多个第三有源鳍116可在第二方向上彼此对准，且在第一方向上彼此间隔开。第二有源鳍114及第三有源鳍116中的邻近者可被排列成在第一方向上移位而不彼此对准。第四有源鳍118可处于第四行中，且可在第一方向上延伸。第四行可在第二方向上与第一行至第三行间隔开，其中第三行位于第二行与第四行之间。换句话说，第二有源鳍114及第三有源鳍116可在第二方向上位于第一有源鳍112与第四有源鳍118之间。
第一有源鳍112可包括第一直线延伸部分112a及第一弯曲部分112b，其中相应的第一弯曲部分112b位于第一直线延伸部分112a中的邻近者之间。第四有源鳍118可包括第四直线延伸部分118a及第四弯曲部分118b，其中相应的第四弯曲部分118b位于第四直线延伸部分118a中的邻近者之间。第一有源鳍112及第四有源鳍118可具有与图1所示第一有源鳍12的形状实质上相同或相似的形状。换句话说，第一有源鳍112及第四有源鳍118可具有波浪形状。
在一些实施例中，第一有源鳍112与第四有源鳍118的形状可彼此实质上相同。在一些实施例中，第一有源鳍112与第四有源鳍118的形状可彼此不同，或可彼此对称。
在一些实施例中，第二有源鳍114及第三有源鳍116可具有直线形状，而不具有弯曲部分。
在一些实施例中，可在第一有源鳍112及第四有源鳍118上形成N型晶体管，且可在第二有源鳍114及第三有源鳍116上形成P型晶体管。
第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136可在第二方向上延伸。
第一栅极结构130可与第一有源鳍112交叉。第一有源鳍112上的第一栅极结构130可用作第一通道晶体管P1的栅极。第一栅极结构130的一部分可与第一有源鳍112的第一直线延伸部分112a中的一者交叉。当与第一直线延伸部分112a中在第一方向上的邻近者相比时，与第一栅极结构130交叉的第一直线延伸部分112a可在第二方向上距第一栅极结构130的中心部分更近。因此，第一栅极结构130的一端与第一有源鳍112之间的第一距离d1可增加。因此，第一通道晶体管P1的故障可减少。
第二栅极结构132可与第一有源鳍112及第二有源鳍114交叉。第二栅极结构132可用作第一下拉晶体管PD1与第一上拉晶体管PU1的共同栅极。
第一有源鳍112上的第二栅极结构132可用作第一下拉晶体管PD1的栅极。第二栅极结构132的第一部分可与第一有源鳍112的直线延伸部分112a中的一者交叉。当与第一直线延伸部分112a中在第一方向上的邻近者相比时，与第二栅极结构132交叉的第一直线延伸部分112a可在第二方向上距第二栅极结构132的中心部分更近。因此，第二栅极结构132的第一端与第一有源鳍112之间的第二距离d2可增加。因此，第一下拉晶体管PD1的故障可减少。
第二有源鳍114上的第二栅极结构132可用作第一上拉晶体管PU1的栅极。第二栅极结构132的第二部分可延伸到第三有源鳍116。在一些实施例中，第二栅极结构132的第二端与第二有源鳍114之间的第三距离d3可大于第二距离d2。
第三栅极结构134可与第三有源鳍116及第四有源鳍118交叉。第三栅极结构134可用作第二下拉晶体管PD2与第二上拉晶体管PU2的共同栅极。
第三有源鳍116上的第三栅极结构134可用作第二上拉晶体管PU2的栅极。第三栅极结构134的第一部分可延伸到第二有源鳍114。第三栅极结构134的第一端与第三有源鳍116之间的距离可为第四距离d4。
第四有源鳍118上的第三栅极结构134可用作第二下拉晶体管PD2的栅极。第三栅极结构134的第二部分可与第四有源鳍118的第四直线延伸部分118a中的一者交叉。当与第四直线延伸部分118a中在第一方向上的邻近者相比时，与第三栅极结构134交叉的第四直线延伸部分118a可在第二方向上距第三栅极结构134的中心部分更近。因此，第三栅极结构134的与第二部分邻近的第二端与第四有源鳍118之间的第五距离d5可增加。因此，第二下拉晶体管PD2的故障可减少。第四距离d4可大于第五距离d5。
第四栅极结构136可与第四有源鳍118交叉。第四有源鳍118上的第四栅极结构136可用作第二通道晶体管P2的栅极。第四栅极结构136的一部分可与第四有源鳍118的第四直线延伸部分118a中的一者交叉。当与第四直线延伸部分118a中在第一方向上的邻近者相比时，与第四栅极结构136交叉的第四直线延伸部分118a可在第二方向上距第四栅极结构136的中心部分更近。因此，第四栅极结构136的一端与第四有源鳍118之间的第六距离d6可增加。因此，第二通道晶体管P2的故障可减少。
第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136可分别形成在第一绝缘夹层中的开口中。第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136可包含金属。第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136可具有与参照图1至图4所示的栅极结构30的堆叠结构实质上相同或相似的堆叠结构。
第一有源鳍112、第二有源鳍114、第三有源鳍116及第四有源鳍118的位于第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136之间的部分可用作晶体管的杂质区。
参照图7，可在第一栅极结构130与第二栅极结构132之间的第一有源鳍112上形成第一凹槽。可在第二栅极结构132与第三栅极结构134之间的第二有源鳍114上形成第二凹槽。可在第二栅极结构132与第三栅极结构134之间的第三有源鳍116上形成第三凹槽。可在第三栅极结构134与第四栅极结构136之间的第四有源鳍118上形成第四凹槽。
第一外延图案140可填充第一凹槽。第一外延图案140可从第一有源鳍112在第二方向上突出。第一外延图案140可用作N型晶体管的杂质区。第一外延图案140可包含硅。第一外延图案140可包含n型杂质。
第二外延图案142可填充第二凹槽。第二外延图案142可从第二有源鳍114在第二方向上突出。第二外延图案142可用作P型晶体管的杂质区。第二外延图案142可包含硅锗。第二外延图案142可包含p型杂质。
第三外延图案144可填充第三凹槽。第三外延图案144可从第三有源鳍116在第二方向上突出。第三外延图案144可用作P型晶体管的杂质区。第三外延图案144可包含硅锗。第三外延图案144可包含p型杂质。
第四外延图案146可填充第四凹槽。第四外延图案146可从第四有源鳍118在第二方向上突出。第四外延图案146可用作N型晶体管的杂质区。第四外延图案146可包含硅。第四外延图案146可包含n型杂质。
第一通道晶体管P1的第一栅极结构130及第一下拉晶体管PD1的第二栅极结构132可与具有波浪形状的第一有源鳍112交叉，使得第一距离d1及第二距离d2可增加。第二下拉晶体管PD2的第三栅极结构134及第二通道晶体管P2的第四栅极结构136可与具有波浪形状的第四有源鳍118交叉，使得第五距离d5及第六距离d6可增加。因此，在第一有源鳍112及第四有源鳍118上形成的第一通道晶体管、第一下拉晶体管、第二下拉晶体管及第二通道晶体管的故障可减少。
图8是示出根据本发明概念一些实施例的半导体装置的布局的平面图。
除第二有源鳍的形状外，图8所示半导体装置可与图1所示半导体装置实质上相同或相似。
参照图8，多个第一有源鳍12及多个第二有源鳍15可从衬底10的上表面向上突出。栅极结构30可形成在第一有源鳍12及第二有源鳍15上，可跨越第一有源鳍12及第二有源鳍15延伸。
第一有源鳍12可与参照图1所示的第一有源鳍12实质上相同或相似。也就是说，第一有源鳍12可包括第一直线延伸部分12a及第一弯曲部分12b，且可具有波浪形状。
第二有源鳍15可包括第二直线延伸部分15a及位于第二直线延伸部分15a之间的第二弯曲部分15b。在一些实施例中，多个第二有源鳍15可在第一方向上彼此间隔开。
在一些实施例中，第二有源鳍15可在第一方向上延伸，而在其中间不被切开。
在一些实施例中，栅极结构30中的每一者可在第二方向上延伸。
在一些实施例中，栅极结构30中的每一者可与第一有源鳍12中的至少一者及第二有源鳍15中的至少一者交叉。在一些实施例中，在第二有源鳍15中的一者上可形成有两个平行的栅极结构30。因此，在第二有源鳍15中的一者上可形成有两个晶体管。
在一些实施例中，栅极结构30的与至少一端邻近的一部分(即第一部分40)可与第一有源鳍12的第一直线延伸部分12a交叉。当与直线延伸部分12a中在第一方向上与所述一者邻近的另一者相比时，第一直线延伸部分12a中与栅极结构30交叉的一者可在第二方向上距栅极结构30的中心部分更近。因此，栅极结构30的故障可减少。
栅极结构30可与第二有源鳍15的第二弯曲部分15b交叉。也就是说，第二弯曲部分15b可与栅极结构30的下表面交叠。第二弯曲部分15b的弯曲方向可与第一弯曲部分12b中在第二方向上与所述第二弯曲部分15b对应的一者的弯曲方向相同或相似。
在第一栅极结构30之间的第一有源鳍12处可形成有第一杂质区60。在一些实施例中，第一杂质区60可形成在第一弯曲部分12b之间的第一直线延伸部分12a处。在栅极结构30之间的第二有源鳍15处可形成有第二杂质区62。也就是说，第二杂质区62可形成在第二弯曲部分15b之间的第二直线延伸部分15a处。
当第二有源鳍15包括第二弯曲部分15b时，第一杂质区60与第二杂质区62之间在第二方向上的距离d可增加。因此，因第一杂质区60与第二杂质区62之间的小距离所致的故障可减少。
半导体装置中的元件布局可应用于静态随机存取存储器装置中的单元布局。
图9是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
参照图9，静态随机存取存储器中的单位单元可包括第一有源鳍112、第二有源鳍115、第三有源鳍117、第四有源鳍118、第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136。
第一行中的第一有源鳍112可与参照图6所示的第一有源鳍112实质上相同或相似。第四行中的第四有源鳍118可与参照图6所示的第四有源鳍118实质上相同或相似。第一有源鳍112及第四有源鳍118中的每一者可具有波浪形状。
第二行中的第二有源鳍115可包括第二直线延伸部分115a及位于第二直线延伸部分115a之间的第二弯曲部分115b。多个第二有源鳍115可在第一方向上排列成彼此间隔开。
第三行中的第三有源鳍117可包括第三直线延伸部分117a及位于第三直线延伸部分117a之间的第三弯曲部分117b。多个第三有源鳍117可在第一方向上排列成彼此间隔开。
第二有源鳍115及第三有源鳍117可在第二方向上移位而不彼此对准。
第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136可在第二方向上延伸。在晶体管中，第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136的功能可分别与参照图6所示的第一栅极结构、第二栅极结构、第三栅极结构及第四栅极结构的功能实质上相同或相似。
第一栅极结构130及第四栅极结构136可具有分别与参照图6所示的第一栅极结构及第四栅极结构的布局实质上相同或相似的布局。
第二栅极结构132的第一部分可与第一有源鳍112的第一直线延伸部分112a交叉。第一直线延伸部分112a中与第二栅极结构132交叉的一者可在第二方向上距第二栅极结构132的中心部分更近(当与第一直线延伸部分112a中在第一方向上的另一者相比时)。第二栅极结构132可与第二有源鳍115的第二弯曲部分115b交叉。第二栅极结构132的第二部分可延伸到第三有源鳍117。第二弯曲部分115b的弯曲方向可与在第二方向上与所述第二弯曲部分115b对应的第一弯曲部分112b的弯曲方向相同或相似。
第三栅极结构134可与第三有源鳍117的第三弯曲部分117b交叉。第三栅极结构134的第一部分可延伸到第二有源鳍115。第三栅极结构134的第二部分可与第四有源鳍118的第四直线延伸部分118a交叉。第四直线延伸部分118a中与第三栅极结构134交叉的一者可在第二方向上距第三栅极结构134的中心部分更近(当与第四直线延伸部分118a中在第一方向上的另一者相比时)。第三弯曲部分117b的弯曲方向可与在第二方向上与所述第三弯曲部分117b对应的第四弯曲部分118b的弯曲方向相同或相似。
在第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136之间的第一有源鳍112、第二有源鳍115、第三有源鳍117及第四有源鳍118中的每一者可用作晶体管中的一者的杂质区。在一些实施例中，如参照图6及图7所示，第一有源鳍112、第二有源鳍115、第三有源鳍117及第四有源鳍118可分别包括凹槽。掺杂有杂质的第一外延图案、第二外延图案、第三外延图案及第四外延图案可分别形成在所述凹槽中。
由于第一有源鳍112及第四有源鳍118可具有波浪形状，因此在第一有源鳍112及第四有源鳍118上形成的栅极结构130及136的故障可减少。由于第二有源鳍115及第三有源鳍117可具有波浪形状，因此杂质区之间在第二方向上的距离d可增加。
图10是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。图11是根据本发明概念一些实施例的沿图10所示线II-II’所截取的剖视图。
在图10中示出接触插塞，而在图11中未示出接触插塞。
除第一有源鳍、第二有源鳍、第三有源鳍及第四有源鳍的形状外，静态随机存取存储器中的单位单元可与参照图9所示的静态随机存取存储器中的单位单元实质上相同或相似。
参照图10及图11，静态随机存取存储器中的单位单元可包括第一有源鳍122、第二有源鳍124、第三有源鳍126、第四有源鳍128、第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136。
第一行中的第一有源鳍122可在第一方向上延伸而不具有弯曲部分。
第二行中的第二有源鳍124可包括第二直线延伸部分124a及位于第二直线延伸部分124a之间的第二弯曲部分124b。第三行中的第三有源鳍126可包括第三直线延伸部分126a及位于第三直线延伸部分126a之间的第三弯曲部分126b。第二有源鳍124及第三有源鳍126可分别与参照图9所示的第二有源鳍115及第三有源鳍117实质上相同或相似。
第四行中的第四有源鳍128可在第一方向上延伸而不具有弯曲部分。
第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136可在第二方向上延伸。第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136的功能及排列可与参照图6所示的第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136的功能及排列实质上相同或相似。
在第二有源鳍124中的一者上可形成有两个第二栅极结构132。第二栅极结构132的第一部分可与第二有源鳍124的第二弯曲部分124b交叉。第二弯曲部分124b可被弯曲成使得在第二方向上从所述两个第二栅极结构132之间的第二有源鳍124到第一有源鳍122的第七距离d7可增加。
同样地，第三栅极结构134可与第三有源鳍126的第三弯曲部分126b交叉。在第三有源鳍126中的一者上可形成有两个第三栅极结构134。第三弯曲部分126b可被弯曲成使得在第二方向上从两个第三栅极结构134之间的第三有源鳍126到第四有源鳍128的第八距离d8可增加。
在第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136之间第一有源鳍122、第二有源鳍124、第三有源鳍126及第四有源鳍128中的每一者可用作晶体管中的一者的杂质区。在一些实施例中，如参照图6及图7所示，第一有源鳍122、第二有源鳍124、第三有源鳍126及第四有源鳍128可分别包括凹槽。第一外延图案140、第二外延图案142、第三外延图案144及第四外延图案146(参照图7)可分别填充所述凹槽。
第一外延图案140及第四外延图案146可包含硅，且可掺杂有N型杂质。第二外延图案142及第三外延图案144可包含硅锗，且可掺杂有P型杂质。第一外延图案140、第二外延图案142、第三外延图案144及第四外延图案146可分别从第一有源鳍122、第二有源鳍124、第三有源鳍126及第四有源鳍128在第二方向上突出。
在一些实施例中，第二外延图案142可形成在两个第二栅极结构132之间的第二有源鳍124上。第一外延图案140可形成在两个第二栅极结构132之间的第一有源鳍122上。在第一外延图案140及第二外延图案142上可分别形成有第一接触插塞150及第二接触插塞152。第一接触插塞150与第二接触插塞152可不发生电短路。
可通过第一选择性外延生长工艺来形成第一外延图案140，使得第一外延图案140可从第一有源鳍122在第二方向上突出，如图11中所示。可通过第二选择性外延生长工艺来形成第二外延图案142，使得第二外延图案142可从第二有源鳍124在第二方向上突出，如图11中所示。因此，当第一外延图案140与第二外延图案142之间的距离减小时，在第一外延图案140与第二外延图案142之间可发生电短路。
然而，在一些实施例中，第二有源鳍124可具有波浪形状，因此可形成在第二栅极结构132之间的第一有源鳍122与第二有源鳍124之间的第七距离d7可增加。因此，第一外延图案140与第二外延图案142之间的电短路可减少。
相似地，两个第三栅极结构134可与第三有源鳍126中的一者交叉。第三外延图案144(参照图7)可形成在两个所述第三栅极结构134之间的第三有源鳍126上。第四外延图案146(参照图7)可形成在两个所述第三栅极结构134之间的第四有源鳍128上。在第三外延图案144及第四外延图案146上可分别形成有第三接触插塞154及第四接触插塞156。
第三有源鳍126可具有波浪形状，因此第三有源鳍126与第四有源鳍128之间在第二方向上的第八距离d8可增加。因此，第三外延图案144与第四外延图案146之间的电短路可减少。
在一些实施例中，第二外延图案142可形成在第二有源鳍124中的一者在第一方向上的端部处。第二外延图案142可经由第五接触插塞158电连接到第一外延图案140中在第二方向上与所述第二外延图案142对应的一者。第二外延图案142可经由第六接触插塞160电连接到第三栅极结构134中的相邻一者。
相似地，第三外延图案144可形成在第三有源鳍126中的一者在第一方向上的端部处。第三外延图案144可经由第七接触插塞162电连接到第四外延图案146中在第二方向上与所述第三外延图案144对应的一者。第三外延图案144可经由第八接触插塞164电连接到第二栅极结构132中的相邻一者。
在第一栅极结构130之间的第一外延图案140上可形成有第九接触结构166。在第四栅极结构136之间的第四外延图案146上可形成有第十接触结构168。
如上所述，第二有源鳍124及第三有源鳍126可具有波浪形状，使得外延图案之间的电短路可减少。
图12是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
除第一有源鳍、第二有源鳍、第三有源鳍及第四有源鳍的形状外，静态随机存取存储器中的单位单元可与参照图6所示的静态随机存取存储器中的单位单元实质上相同或相似。
参照图12，静态随机存取存储器中的单位单元可包括第一有源鳍123、第二有源鳍125、第三有源鳍127、第四有源鳍129、第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136。
第一行中的第一有源鳍123可包括第一直线延伸部分123a及位于第一直线延伸部分123a之间的第一弯曲部分123b。
第二有源鳍125及第三有源鳍127可分别处于第二行及第三行中。第二有源鳍125及第三有源鳍127可分别与参照图6所示的第二有源鳍114及第三有源鳍116实质上相同或相似。
第四行中的第四有源鳍129可包括第四直线延伸部分129a及位于第四直线延伸部分129a之间的第四弯曲部分129b。
第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136可在第二方向上延伸。第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136的功能可与参照图6所示的第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136的功能实质上相同或相似。
第一栅极结构130可跨越第一有源鳍123的第一直线延伸部分123a延伸。在第一栅极结构130之间的第一有源鳍123的第一直线延伸部分123a处可形成有杂质区。
第二栅极结构132可跨越第一有源鳍123及第二有源鳍125延伸。第二栅极结构132可与第一有源鳍123的第一弯曲部分123b交叉。也就是说，第二栅极结构132可与第一弯曲部分123b交叠。第一弯曲部分123b可在使相邻的第一有源鳍123与第二有源鳍125之间的距离增加的方向上弯曲。在第二栅极结构132之间的第一有源鳍123的第一直线延伸部分123a处可形成有杂质区。
第三栅极结构134可跨越第三有源鳍127及第四有源鳍129延伸。第三栅极结构134可与第四有源鳍129的第四弯曲部分129b交叉。第四弯曲部分129b可在使相邻的第三有源鳍127与第四有源鳍129之间的距离增加的方向上弯曲。在第三栅极结构134之间的第四有源鳍129的第四直线延伸部分129a处可形成有杂质区。
第四栅极结构136可跨越第四有源鳍129的第四直线延伸部分129a延伸。在第四栅极结构136之间的第四有源鳍129的第四直线延伸部分129a处可形成有杂质区。
如参照图7所述，第一外延图案140、第二外延图案142、第三外延图案144及第四外延图案146可分别形成在栅极结构130、132、134及136之间的第一有源鳍123、第二有源鳍125、第三有源鳍127及第四有源鳍129处。如参照图10所述，可形成第一接触插塞150、第二接触插塞152、第三接触插塞154、第四接触插塞156、第五接触插塞158、第六接触插塞160、第七接触插塞162、第八接触插塞164、第九接触插塞166和第十接触插塞168。
如上所述，第一有源鳍123可具有波浪形状，使得形成在第二栅极结构132之间的第一有源鳍123与第二有源鳍125之间在第二方向上的第七距离d7可增加。因此，第一外延图案140与第二外延图案142之间的电短路可减少。第四有源鳍129可具有波浪形状，使得形成在第三栅极结构134之间的第三有源鳍127与第四有源鳍129之间在第二方向上的第八距离d8可增加。因此，第三外延图案144与第四外延图案146之间的电短路可减少。
图13是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
参照图13，静态随机存取存储器中的单位单元可包括第一有源鳍123、第二有源鳍124、第三有源鳍126、第四有源鳍129、第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136。
第一行中的第一有源鳍123可包括第一直线延伸部分123a及位于第一直线延伸部分123a之间的第一弯曲部分123b。第一有源鳍123可与参照图12所示的第一有源鳍123实质上相同或相似。
第二行中的第二有源鳍124可包括第二直线延伸部分124a及位于第二直线延伸部分124a之间的第二弯曲部分124b。第三行中的第三有源鳍126可包括第三直线延伸部分126a及位于第三直线延伸部分126a之间的第三弯曲部分126b。第二有源鳍124及第三有源鳍126可与参照图10所示的第二有源鳍124及第三有源鳍126实质上相同或相似。
第四行中的第四有源鳍129可包括第四直线延伸部分129a及位于第四直线延伸部分129a之间的第四弯曲部分129b。第四有源鳍129可与参照图12所示的第四有源鳍129实质上相同或相似。
在晶体管中，第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136的功能可分别与参照图6所示的第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136的功能实质上相同或相似。
第一栅极结构130可跨越第一有源鳍123的第一直线延伸部分123a延伸。第一栅极结构130可与参照图12所示的第一栅极结构130实质上相同或相似。
第二栅极结构132可跨越第一有源鳍123的第一弯曲部分123b及第二有源鳍124的第二弯曲部分124b延伸。也就是说，第二栅极结构132可与第一弯曲部分123b及第二弯曲部分124b交叠。第一弯曲部分123b及第二弯曲部分124b中的每一者可在使相邻的第一有源鳍123与第二有源鳍124之间的距离增加的方向上弯曲。如图13中所示，第一弯曲部分123b及第二弯曲部分124b可相对于第一方向对称。
第三栅极结构134可跨越第三有源鳍126的第三弯曲部分126b及第四有源鳍129的第四弯曲部分129b延伸。也就是说，第三栅极结构134可与第三弯曲部分126b及第四弯曲部分129b交叠。第三弯曲部分126b及第四弯曲部分129b中的每一者可在使相邻的第三有源鳍126与第四有源鳍129之间的距离增加的方向上弯曲。如图13中所示，第三弯曲部分126b及第四弯曲部分129b可相对于第一方向对称。
第四栅极结构136可跨越第四有源鳍129的第四直线延伸部分129a延伸。第四栅极结构136可与参照图12所示的第四栅极结构136实质上相同或相似。
如参照图7所述，第一外延图案、第二外延图案、第三外延图案及第四外延图案可分别形成在栅极结构130、132、134及136之间的第一有源鳍123、第二有源鳍124、第三有源鳍126及第四有源鳍129处。如参照图10所述，可形成第一接触插塞150、第二接触插塞152、第三接触插塞154、第四接触插塞156、第五接触插塞158、第六接触插塞160、第七接触插塞162、第八接触插塞164、第九接触插塞166和第十接触插塞168。
如上所述，第一有源鳍123及第二有源鳍124中的每一者可具有波浪形状，使得形成在第二栅极结构132之间的第一有源鳍123与第二有源鳍124之间在第二方向上的第七距离d7可增加。第三有源鳍126及第四有源鳍129中的每一者可具有波浪形状，使得形成在第三栅极结构134之间的第三有源鳍126与第四有源鳍129之间在第二方向上的第八距离d8可增加。
图14是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
除第二有源鳍及第三有源鳍的形状外，静态随机存取存储器中的单位单元可与参照图10所示的静态随机存取存储器中的单位单元实质上相同或相似。
参照图14，静态随机存取存储器中的单位单元可包括第一有源鳍122、第二有源鳍172、第三有源鳍174、第四有源鳍128、第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136。
第二行中的第二有源鳍172可包括第二直线延伸部分172a及位于第二直线延伸部分172a之间的第二弯曲部分172b。第二直线延伸部分172a可在第一方向上延伸。两个连接的第二弯曲部分172b可形成在第二直线延伸部分172a之间。第二弯曲部分172b中的每一者可在相对于第一方向倾斜的方向上延伸。
在一些实施例中，第二有源鳍172中的一者可包括两个第二直线延伸部分172a及位于所述两个第二直线延伸部分172a之间的两个邻近的第二弯曲部分172b。所述两个邻近的第二弯曲部分172b可在使得其彼此对称的方向上弯曲，且第二弯曲部分172b中的每一者可接触相应的第二直线延伸部分172a的一端。因此，所述两个邻近的第二弯曲部分172b之间的接触部分可具有尖头(cusp)的形状。换句话说，所述两个邻近的第二弯曲部分172b之间的接触部分可为尖状部分。
第二弯曲部分172b的接触部分可位于第二栅极结构132之间。第二弯曲部分172b中的每一者可被弯曲成使相邻的第一有源鳍122与第二有源鳍172之间的距离增加。第二栅极结构132可与第二弯曲部分172b交叉。
第三行中的第三有源鳍174可包括第三直线延伸部分174a及位于第三直线延伸部分174a之间的第三弯曲部分174b。第三弯曲部分174b的具有尖头形状的接触部分可位于第三栅极结构134之间。第三有源鳍174可具有与第二有源鳍172的形状实质上相同或相似的形状。第三弯曲部分174b中的每一者可被弯曲成使相邻的第三有源鳍174与第四有源鳍128之间的距离增加。第三栅极结构134可与第三弯曲部分174b交叉。
如上所述，第二有源鳍172及第三有源鳍174可分别具有第二弯曲部分172b及第三弯曲部分174b。因此，外延图案之间的电短路可减少。
图15是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
除第一有源鳍及第四有源鳍的形状外，静态随机存取存储器中的单位单元可与参照图12所示的静态随机存取存储器中的单位单元实质上相同或相似。
参照图15，静态随机存取存储器中的单位单元可包括第一有源鳍170、第二有源鳍125、第三有源鳍127、第四有源鳍176、第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136。
第一行中的第一有源鳍170可在第一方向上延伸，且可包括第一直线延伸部分170a及第一弯曲部分170b。在一些实施例中，两个第一弯曲部分170b的端可彼此接触。因此，所述两个第一弯曲部分170b之间的接触部分可具有尖头的形状。第一弯曲部分170b的接触部分可位于第二栅极结构132之间。第一弯曲部分170b可在使相邻的第一有源鳍170与第二有源鳍125之间的距离增加的方向上弯曲。第二栅极结构132可与第一弯曲部分170b交叉。
第四行中的第四有源鳍176可在第一方向上延伸，且可包括第四直线延伸部分176a及第四弯曲部分176b。第四有源鳍176可具有与第一有源鳍170的形状实质上相同或相似的形状。第四弯曲部分176b可在使相邻的第三有源鳍127与第四有源鳍176之间的距离增加的方向上弯曲。第三栅极结构134可与第四弯曲部分176b交叉。
如上所述，第一有源鳍170及第四有源鳍176可分别具有第一弯曲部分170b及第四弯曲部分176b。因此，外延图案之间的电短路可减少。
图16是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
参照图16，静态随机存取存储器中的单位单元可包括第一有源鳍170、第二有源鳍172、第三有源鳍174、第四有源鳍176、第一栅极结构130、第二栅极结构132、第三栅极结构134及第四栅极结构136。
第一行中的第一有源鳍170及第四行中的第四有源鳍176可与参照图15所示的第一行中的第一有源鳍170及第四行中的第四有源鳍176实质上相同或相似。
第二行中的第二有源鳍172及第三行中的第三有源鳍174可与参照图14所示的第二行中的第二有源鳍172及第三行中的第三有源鳍174实质上相同或相似。
第一有源鳍170、第二有源鳍172、第三有源鳍174及第四有源鳍176可分别具有第一弯曲部分170b、第二弯曲部分172b、第三弯曲部分174b及第四弯曲部分176b。因此，外延图案之间的电短路可减少。
图17是示出根据本发明概念一些实施例的静态随机存取存储器的单元布局的平面图。
参照图17，静态随机存取存储器中的单位单元可包括第一有源鳍180、第二有源鳍125、第三有源鳍127、第四有源鳍182、第一栅极结构190、第二栅极结构192、第三栅极结构194及第四栅极结构196。
第一行中的第一有源鳍180及第四行中的第四有源鳍182可在第一方向上延伸。
第二行中的第二有源鳍125及第三行中的第三有源鳍127可分别与参照图6所示的第二行中的第二有源鳍125及第三行中的第三有源鳍127实质上相同或相似。也就是说，第一有源鳍180、第二有源鳍125、第三有源鳍127及第四有源鳍182中的每一者可具有直线形状而不具有弯曲部分。
第一栅极结构190可与第一有源鳍180交叉。第一栅极结构190可包括在第二方向上延伸的第一延伸部分190a及位于第一延伸部分190a之间的第一弯曲部分190b。第一弯曲部分190b可在相对于第二方向倾斜的方向上弯曲。第一延伸部分190a可垂直于第一有源鳍180，且第一弯曲部分190b可与第一有源鳍180之间的隔离区交叠。
第二栅极结构192可与第一有源鳍180及第二有源鳍125交叉。第二栅极结构192可延伸到第三有源鳍127。第二栅极结构192可包括在第二方向上延伸的第二延伸部分192a及位于第二延伸部分192a之间的第二弯曲部分192b。
第二延伸部分192a可垂直于第一有源鳍180及第二有源鳍125中的每一者。第二弯曲部分192b可与第一有源鳍180及第二有源鳍125之间的隔离区交叠。
第三栅极结构194可与第三有源鳍127及第四有源鳍182交叉。第三栅极结构194可延伸到第二有源鳍125。第三栅极结构194可包括在第二方向上延伸的第三延伸部分194a及位于第三延伸部分194a之间的第三弯曲部分194b。第三弯曲部分194b可在相对于第二方向倾斜的方向上弯曲。
第三延伸部分194a可垂直于第三有源鳍127及第四有源鳍182。第三弯曲部分194b可与第三有源鳍127及第四有源鳍182之间的隔离区交叠。
第四栅极结构196可与第四有源鳍182交叉。第四栅极结构196可包括在第二方向上延伸的第四延伸部分196a及位于第四延伸部分196a之间的第四弯曲部分196b。第四弯曲部分196b可在相对于第二方向倾斜的方向上弯曲。第四延伸部分196a可与第四有源鳍182垂直交叠，且第四弯曲部分196b可与第四有源鳍182之间的隔离区交叠。
在第一栅极结构至第四栅极结构190、192、194及196之间的第一有源鳍180、第二有源鳍125、第三有源鳍127及第四有源鳍182上可形成有凹槽。第一外延图案、第二外延图案、第三外延图案及第四外延图案可分别填充所述凹槽。
在第二栅极结构192之间的第一有源鳍180的第一部分与第二有源鳍125的第二部分可在第一方向上相对于彼此移位。第一部分与第二部分之间在倾斜方向上的长度d9可增加。因此，在第一部分及第二部分中第一外延图案与第二外延图案之间的电短路可减少。
在第三栅极结构194之间的第三有源鳍127的第三部分与第四有源鳍182的第四部分可在第一方向上相对于彼此移位。第三部分与第四部分之间在倾斜方向上的长度d10可增加。因此，在第三部分及第四部分中第三外延图案与第四外延图案之间的电短路可减少。
除非另有定义，否则本文中所使用的所有用语(包括技术用语及科学用语)具有与本发明概念所属的领域中的普通技术人员通常所理解的含义相同的含义。应进一步理解，例如常用字典中所定义的用语等用语应被解释为具有与其在相关领域的背景中的含义相一致的含义，且不应被解释为具有理想化或过度形式化的意义，除非本文中明确如此定义。
尽管已参照本发明概念的一些实施例具体示出及阐述了本发明概念，然而所属领域中的技术人员将易于了解，在不本质上背离本发明概念的新颖教示内容及优点的条件下，可作出众多修改。因此，所有此类修改均旨在包含在本发明概念的范围内。因此，应理解，上述内容是对一些实施例的说明，而不应被解释为仅限于所公开的具体实施例，且对所公开实施例的修改以及其他实施例均旨在包含在以上权利要求书的范围内。

Claims (22)

1.一种半导体装置，包括：
第一有源鳍，在衬底上在第一方向上延伸，所述第一有源鳍包括第一直线延伸部分、第二直线延伸部分及位于所述第一直线延伸部分与所述第二直线延伸部分之间的弯曲部分；
第二有源鳍，在所述衬底上在所述第一方向上延伸；以及
多个栅极结构，在所述衬底上在与所述第一方向垂直的第二方向上延伸，多个所述栅极结构包括与所述第一有源鳍的所述第一直线延伸部分交叉的第一栅极结构及与所述第一有源鳍的所述第二直线延伸部分交叉的第二栅极结构，
其中在所述栅极结构的第一端和所述第一有源鳍之间没有其他有源鳍，
其中，在平面图中，所述弯曲部分从所述第一栅极结构的第一侧倾斜地延伸至面对所述第一侧的邻近所述第一栅极结构的所述第二栅极结构的第二侧。
2.根据权利要求1所述的半导体装置，
其中所述第一直线延伸部分及所述第二直线延伸部分中的每一者在所述第一方向上延伸，且
其中所述第一直线延伸部分通过所述弯曲部分在所述第二方向上偏移所述第二直线延伸部分。
3.根据权利要求1所述的半导体装置，其中所述第一直线延伸部分因所述弯曲部分而比所述第二直线延伸部分在所述第二方向上距所述栅极结构的中心部分更近。
4.根据权利要求1所述的半导体装置，其中所述弯曲部分在所述第一直线延伸部分及所述第二直线延伸部分在所述第一方向上的邻近端之间在相对于所述第一方向倾斜的方向上延伸。
5.根据权利要求4所述的半导体装置，
其中所述弯曲部分包括第一弯曲部分及第二弯曲部分，所述第一弯曲部分及所述第二弯曲部分接触所述第一直线延伸部分在所述第一方向上的相对端中的相应一端，且
其中所述第一弯曲部分及所述第二弯曲部分相对于彼此是对称的。
6.根据权利要求1所述的半导体装置，
其中所述第二有源鳍包括在所述第一方向上彼此间隔开的多个第二有源鳍，且
其中所述多个第二有源鳍中的每一者具有直线形状。
7.根据权利要求1所述的半导体装置，其中所述第二有源鳍具有直线形状。
8.根据权利要求1所述的半导体装置，
其中所述第二有源鳍包括在所述第一方向上彼此间隔开的多个第二有源鳍，且
其中所述多个第二有源鳍中的每一者包括第三直线延伸部分、第四直线延伸部分及位于所述第三直线延伸部分与所述第四直线延伸部分之间的第二弯曲部分。
9.根据权利要求8所述的半导体装置，
其中所述栅极结构与所述第二弯曲部分交叉，且
其中所述第二弯曲部分在与所述第一有源鳍的所述弯曲部分相对于所述第二方向的弯曲方向实质上相同的弯曲方向上延伸。
10.根据权利要求1所述的半导体装置，还包括：
绝缘夹层，位于所述衬底上，覆盖所述第一有源鳍及所述第二有源鳍，所述绝缘夹层包括与所述第一有源鳍及所述第二有源鳍交叉的开口，
其中所述栅极结构位于所述开口中。
11.根据权利要求10所述的半导体装置，其中所述第一有源鳍及所述第二有源鳍的部分的侧壁及上表面由所述开口暴露出。
12.根据权利要求1所述的半导体装置，
其中所述栅极结构包括栅极绝缘层、栅极电极及顶盖图案，所述栅极电极包含金属，且
其中所述栅极绝缘层环绕所述栅极电极的侧壁及底部。
13.一种半导体装置，包括：
第一有源鳍，在衬底上在第一方向上延伸，所述第一有源鳍包括第一直线延伸部分、第二直线延伸部分及位于所述第一直线延伸部分与所述第二直线延伸部分之间的第一弯曲部分；
多个第二有源鳍，在所述衬底上在所述第一方向上延伸，所述多个第二有源鳍在所述第一方向上彼此间隔开；
多个第三有源鳍，在所述衬底上在所述第一方向上延伸，所述多个第三有源鳍在所述第一方向上彼此间隔开，其中所述多个第三有源鳍在与所述第一方向垂直的第二方向上不与所述多个第二有源鳍对准；
第四有源鳍，在所述衬底上在所述第一方向上延伸，所述第四有源鳍包括第三直线延伸部分、第四直线延伸部分及位于所述第三直线延伸部分与所述第四直线延伸部分之间的第二弯曲部分，
其中所述第二弯曲部分在所述第二方向上与所述第一弯曲部分对准；
第一栅极结构，与所述第一直线延伸部分交叉；
第二栅极结构，与所述第二直线延伸部分交叉并与所述多个第二有源鳍中的一者交叉；
第三栅极结构，与所述第三有源鳍中的一者及所述第三直线延伸部分交叉；以及
第四栅极结构，与所述第四直线延伸部分交叉，
其中，在平面图中，所述第一弯曲部分从所述第一栅极结构的第一侧倾斜地延伸至面对所述第一侧的邻近所述第一栅极结构的所述第二栅极结构的第二侧，且所述第二弯曲部分从所述第三栅极结构的第三侧倾斜地延伸至面对所述第三侧的邻近所述第三栅极结构的所述第四栅极结构的第四侧。
14.根据权利要求13所述的半导体装置，
其中所述第一直线延伸部分比所述第二直线延伸部分在所述第二方向上距所述第一栅极结构的中心部分更近，且
其中所述第二直线延伸部分比所述第一直线延伸部分在所述第二方向上距所述第二栅极结构的中心部分更近。
15.根据权利要求13所述的半导体装置，
其中所述第三直线延伸部分比所述第四直线延伸部分在所述第二方向上距所述第三栅极结构的中心部分更近，且
其中所述第四直线延伸部分比所述第三直线延伸部分在所述第二方向上距所述第四栅极结构的中心部分更近。
16.根据权利要求13所述的半导体装置，其中所述多个第二有源鳍中的每一者及所述多个第三有源鳍中的每一者具有直线形状，且
其中所述第一有源鳍和所述第四有源鳍各自包括四个弯曲部分。
17.根据权利要求13所述的半导体装置，
其中所述多个第二有源鳍中的每一者包括第五直线延伸部分、第六直线延伸部分及位于所述第五直线延伸部分与所述第六直线延伸部分之间的第三弯曲部分，
其中所述多个第三有源鳍中的每一者包括第七直线延伸部分、第八直线延伸部分及位于所述第七直线延伸部分与所述第八直线延伸部分之间的第四弯曲部分，
其中所述第二栅极结构与所述多个第二有源鳍中的一者的所述第三弯曲部分交叉，且
其中所述第三栅极结构与所述多个第三有源鳍中的一者的所述第四弯曲部分交叉。
18.根据权利要求17所述的半导体装置，
其中所述第一弯曲部分及所述第三弯曲部分彼此实质上平行，且
其中所述第二弯曲部分及所述第四弯曲部分彼此实质上平行。
19.一种半导体装置，包括：
第一有源鳍，在衬底上在第一方向上延伸，所述第一有源鳍包括第一直线延伸部分、第二直线延伸部分及连接所述第一直线延伸部分与所述第二直线延伸部分的倾斜部分；
第二有源鳍，在所述衬底上在所述第一方向上延伸，平行于所述第一有源鳍的所述第一直线延伸部分及所述第二直线延伸部分；以及
第一栅极结构及第二栅极结构，各自在所述衬底上在与所述第一方向垂直的第二方向上延伸，所述第一栅极结构及所述第二栅极结构各自与所述第一有源鳍及所述第二有源鳍交叉，
其中所述倾斜部分在相对于所述第一方向及所述第二方向倾斜的第三方向上延伸，使得所述第一有源鳍的位于所述第一栅极结构与所述第二栅极结构之间的第一部分与所述第二有源鳍之间在所述第二方向上的第一距离大于所述第一有源鳍的不位于所述第一栅极结构与所述第二栅极结构之间的第二部分与所述第二有源鳍之间在所述第二方向上的第二距离，
其中所述第一直线延伸部分及所述第二直线延伸部分中的每一者在所述第一方向上延伸，
其中所述第一直线延伸部分与所述第二直线延伸部分共线，且
其中所述倾斜部分包括第一倾斜部分及第二倾斜部分，所述第一倾斜部分在所述第三方向上延伸且连接到所述第一直线延伸部分，所述第二倾斜部分在相对于所述第一方向及所述第二方向倾斜的第四方向上延伸，所述第二倾斜部分连接所述第一倾斜部分与所述第二直线延伸部分。
20.根据权利要求19所述的半导体装置，
其中所述第一倾斜部分与所述第二倾斜部分是彼此对称的，且
其中所述第一倾斜部分与所述第二倾斜部分之间的交叉点具有尖头形状。
21.根据权利要求19所述的半导体装置，还包括：
第一凹槽及第二凹槽，分别位于所述第一有源鳍及所述第二有源鳍上，且在所述第一栅极结构与所述第二栅极结构之间；以及
第一外延图案及第二外延图案，分别位于所述第一凹槽及所述第二凹槽中。
22.根据权利要求21所述的半导体装置，
其中所述第一外延图案在所述第二方向上从所述第一有源鳍朝所述第二有源鳍突出，
其中所述第二外延图案在所述第二方向上从所述第二有源鳍朝所述第一有源鳍突出，且
其中绝缘体将所述第一外延图案与所述第二外延图案分隔开。
CN201811052594.5A 2017-09-12 2018-09-10 具有弯曲部分的半导体装置 Active CN109494221B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0116803 2017-09-12
KR1020170116803A KR102494918B1 (ko) 2017-09-12 2017-09-12 반도체 소자

Publications (2)

Publication Number Publication Date
CN109494221A CN109494221A (zh) 2019-03-19
CN109494221B true CN109494221B (zh) 2024-02-20

Family

ID=65632216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811052594.5A Active CN109494221B (zh) 2017-09-12 2018-09-10 具有弯曲部分的半导体装置

Country Status (5)

Country Link
US (2) US20190081168A1 (zh)
KR (1) KR102494918B1 (zh)
CN (1) CN109494221B (zh)
SG (1) SG10201807506VA (zh)
TW (1) TWI771465B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211493B2 (en) * 2019-06-18 2021-12-28 Samsung Electronics Co., Ltd. Apparatus and method of modulating threshold voltage for fin field effect transistor (FinFET) and nanosheet FET
US11791336B2 (en) * 2020-02-19 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bent fin devices
CN113451208B (zh) * 2020-03-24 2024-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086994A (zh) * 2006-06-09 2007-12-12 三星电子株式会社 具有相对于鳍以一角度延伸的控制栅极的非易失存储器
TW201123430A (en) * 2009-12-07 2011-07-01 Taiwan Semiconductor Mfg An integrated circuit structure
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
US8916460B1 (en) * 2013-08-07 2014-12-23 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN105655336A (zh) * 2009-09-02 2016-06-08 高通股份有限公司 鳍型装置系统和方法
TW201711195A (zh) * 2015-09-04 2017-03-16 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
CN107039435A (zh) * 2016-01-15 2017-08-11 台湾积体电路制造股份有限公司 鳍式场效应晶体管结构及其制造方法
CN107039507A (zh) * 2015-11-20 2017-08-11 三星电子株式会社 半导体器件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US687460A (en) * 1900-06-28 1901-11-26 Summer Kotler And Scheiner Strip point-setting for jewelry.
US5241204A (en) 1990-07-25 1993-08-31 Sony Corporation Semiconductor memory
JP3684232B2 (ja) * 2003-04-25 2005-08-17 株式会社東芝 半導体装置
US6867460B1 (en) 2003-11-05 2005-03-15 International Business Machines Corporation FinFET SRAM cell with chevron FinFET logic
JP2006245083A (ja) 2005-03-01 2006-09-14 Seiko Epson Corp 半導体集積回路
KR20070023458A (ko) 2005-08-24 2007-02-28 삼성전자주식회사 풀 씨모스형 에스램 셀
US7414877B2 (en) * 2006-01-23 2008-08-19 Freescale Semiconductor, Inc. Electronic device including a static-random-access memory cell and a process of forming the electronic device
JP2007266377A (ja) 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置
JP4445521B2 (ja) * 2007-06-15 2010-04-07 株式会社東芝 半導体装置
JP2009130238A (ja) 2007-11-27 2009-06-11 Fujitsu Microelectronics Ltd 半導体装置
US7985990B2 (en) 2008-08-12 2011-07-26 Texas Instruments Incorporated Transistor layout for manufacturing process control
US7915112B2 (en) * 2008-09-23 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stress film for mobility enhancement in FinFET device
US10163911B2 (en) * 2009-06-05 2018-12-25 Texas Instruments Incorporated SRAM cell with T-shaped contact
CN101989456B (zh) 2009-08-07 2012-11-28 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器
US9362290B2 (en) * 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
FR2958077B1 (fr) 2010-03-26 2013-11-15 Commissariat Energie Atomique Cellule memoire sram a quatre transistors munis d'une contre-electrode
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US9012287B2 (en) 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
JP2014225566A (ja) * 2013-05-16 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP6244699B2 (ja) 2013-07-08 2017-12-13 富士通セミコンダクター株式会社 半導体装置
KR20150058597A (ko) 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9331072B2 (en) 2014-01-28 2016-05-03 Samsung Electronics Co., Ltd. Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same
KR102171023B1 (ko) 2014-07-21 2020-10-29 삼성전자주식회사 반도체 소자 제조방법
KR20160030794A (ko) * 2014-09-11 2016-03-21 삼성전자주식회사 반도체 소자의 제조 방법
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102262834B1 (ko) * 2014-12-24 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102287398B1 (ko) * 2015-01-14 2021-08-06 삼성전자주식회사 반도체 장치
US9496399B2 (en) 2015-04-02 2016-11-15 International Business Machines Corporation FinFET devices with multiple channel lengths
US10497701B2 (en) * 2015-12-16 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101086994A (zh) * 2006-06-09 2007-12-12 三星电子株式会社 具有相对于鳍以一角度延伸的控制栅极的非易失存储器
CN105655336A (zh) * 2009-09-02 2016-06-08 高通股份有限公司 鳍型装置系统和方法
TW201123430A (en) * 2009-12-07 2011-07-01 Taiwan Semiconductor Mfg An integrated circuit structure
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
US8916460B1 (en) * 2013-08-07 2014-12-23 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
TW201711195A (zh) * 2015-09-04 2017-03-16 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
CN107039507A (zh) * 2015-11-20 2017-08-11 三星电子株式会社 半导体器件
CN107039435A (zh) * 2016-01-15 2017-08-11 台湾积体电路制造股份有限公司 鳍式场效应晶体管结构及其制造方法

Also Published As

Publication number Publication date
KR102494918B1 (ko) 2023-02-02
TW201914020A (zh) 2019-04-01
CN109494221A (zh) 2019-03-19
KR20190029360A (ko) 2019-03-20
SG10201807506VA (en) 2019-04-29
US20210119036A1 (en) 2021-04-22
US20190081168A1 (en) 2019-03-14
TWI771465B (zh) 2022-07-21
US11784255B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
US10224331B2 (en) Semiconductor device
US11784255B2 (en) Semiconductor devices with bent portions
KR102320047B1 (ko) 집적회로 소자 및 그 제조 방법
CN108511524B (zh) 半导体器件及用于制造其的方法
CN103367317A (zh) 半导体器件、其制造方法以及包括其的系统
CN108063157B (zh) 半导体装置
KR20150015187A (ko) 반도체 장치 및 그 제조 방법
CN101339947A (zh) 半导体器件
KR102582771B1 (ko) 멀티 게이트 vfet에 기초한 셀 아키텍쳐
CN112117276A (zh) 半导体装置
US20220262944A1 (en) Semiconductor device
US10186505B2 (en) Electrostatic discharge protection device
CN113437071B (zh) 半导体存储装置及其制作工艺
US11563108B2 (en) Semiconductor devices
US11508718B2 (en) Semiconductor device
CN215342597U (zh) 半导体存储装置
CN215342596U (zh) 半导体存储装置
US11398481B2 (en) Inverter cell structure and forming method thereof
US20230328964A1 (en) Semiconductor device
CN216435904U (zh) 半导体装置
US20230422486A1 (en) Semiconductor device and method of fabricating the same
CN214411197U (zh) 半导体存储装置
US20150171094A1 (en) Antifuse
CN113471194A (zh) 半导体存储装置
TW202345355A (zh) 三維半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant