CN101989456B - 静态随机存取存储器 - Google Patents
静态随机存取存储器 Download PDFInfo
- Publication number
- CN101989456B CN101989456B CN2009100561344A CN200910056134A CN101989456B CN 101989456 B CN101989456 B CN 101989456B CN 2009100561344 A CN2009100561344 A CN 2009100561344A CN 200910056134 A CN200910056134 A CN 200910056134A CN 101989456 B CN101989456 B CN 101989456B
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- grid
- sram
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003068 static effect Effects 0.000 title abstract description 4
- 230000005669 field effect Effects 0.000 claims abstract description 159
- 239000004065 semiconductor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 208000004350 Strabismus Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种静态随机存取存储器(SRAM)，在制作SRAM时，重新制造掩模版上的AA图形，使该掩膜版的AA图形中，接近场效应晶体管PG_1的栅极区域的拐角区域为非直角，接近场效应晶体管PG_r的栅极区域的拐角区域为非直角，非直角的拐角区域可以为曲面或楼梯形。因此，本发明防止了最终形成的SRAM性能失配。
Description
技术领域
本发明涉及半导体器件制作技术，特别涉及一种静态随机存取存储器(SRAM)。
背景技术
随着半导体制造技术的发展，可以制造越来越多的半导体器件，其中一种就是SRAM。图1为现有的SRAM电路结构图，如图所示，该SRAM中，在电压Vcc和地(Vss)之间，包括六个场效应晶体管，分别为场效应晶体管PG_1、场效应晶体管PG_r、场效应晶体管PU_1、场效应晶体管PU_r、场效应晶体管PD_1和场效应晶体管PD_r。其中，场效应晶体管PG_1的栅极空置，漏极接入一个位线(BL，Byte Line)，源极分别接入场效应晶体管PU_1的漏极和场效应晶体管PU_r的栅极；PG_r的栅极空置，漏极接入另一个位线(BLB)，源极分别接入场效应晶体管PU_r的漏极和场效应晶体管PU_1的栅极；场效应晶体管PU_1的源极接Vcc，漏极和栅极分别与场效应晶体管PD_1的漏极和栅极相连；场效应晶体管PD_r的源极接入Vss，漏极和栅极分别与场效应晶体管PD_1的漏极和栅极相连；场效应晶体管PU_r的源极接入Vcc，漏极和栅极分别与场效应晶体管PD_r的漏极和栅极相连；场效应晶体管PD_r的源极接入Vss，漏极和栅极分别与场效应晶体管PD_1的漏极和栅极相连。该电路可以实现数据的存储，在Vcc掉电时所存储的数据同时丢失。
在该SRAM中，场效应晶体管PG_1、场效应晶体管PG_r、场效应晶体管PU_1、场效应晶体管PU_r、场效应晶体管PD_1和场效应晶体管PD_r可以为NPN晶体管，也可以为PNP晶体管。
在采用半导体制程技术制作图1所述的SRAM时，首先需要构造布局图，如图2所示，图2为现有技术SRAM的布局图，字线(WL，Word Line)表示为用于制作场效应管的多晶硅层和栅氧层，Vss为接地的方向，Vcc为施加的电压，BL和BLB为两条位线。在该SRAM中，包括用点表示的半导体器件衬底；在半导体器件衬底上采用光刻和离子注入方式得到的有源区(AA)，该有源区用左斜线表示，其中包括六个场效应晶体管，即场效应晶体管PG_1、场效应晶体管PG_r、场效应晶体管PU_1、场效应晶体管PU_r、场效应晶体管PD_1和场效应晶体管PD_r的源漏极；在半导体器件衬底上通过沉积、光刻及离子注入方式得到的六个场效应晶体管的栅极，采用右斜线表示。可以看出，六个场效应晶体管的栅极和半导体器件衬底的AA有重叠。其中，对于场效应晶体管PG_1和场效应晶体管PG_r来说，其栅极与AA之间的距离决定了形成的场效应晶体管PG_1和场效应晶体管PG_r的导电沟道的宽窄。另外，在制造AA时，先在掩膜版上制造AA图形，该AA图形的各个拐角区域都为直角，然后采用曝光方式将AA图形曝光在半导体器件衬底的光刻胶层后，按照该AA图形进行离子注入得到AA。
由场效应晶体管的原理可以得知，导电沟道的宽窄对最终得到的场效应晶体管性能起着决定性的作用，导电沟道越宽，最终得到的场效应晶体管的饱和电流越大以及饱和电压也越大。从图2可以看出，场效应晶体管PG_1和场效应晶体管PG_r是对称分布的，在制版时，场效应晶体管PG_1的栅极与AA距离和场效应晶体管PG_r的相同，以保证最终得到SRAM的匹配特性。但是，在实际制作时，特别是采用光刻制作场效应晶体管PG_1的栅极时和场效应晶体管PG_r的栅极时，是采用掩膜版将栅极图形一次曝光到该半导体器件衬底的光刻胶层后，按照该栅极图形依次刻蚀该半导体器器件衬底上的多晶硅层和栅氧层得到的。在进行曝光过程中，有很大可能因为未将掩膜版对准半导体器件衬底或因为光学临近修正(OPC)，而导致曝光得到的栅极图形上下偏移，最终导致所形成的场效应晶体管PG_1的栅极和场效应晶体管PG_r的栅极相对于AA同时上偏或下偏，如图3所示，图3所示为所形成的场效应晶体管PG_1的栅极和场效应晶体管PG_r的栅极相对于AA，整体上偏的示意图。在图3中场效应晶体管PG_1的栅极和AA的距离明显比场效应晶体管PG_r的栅极和AA的距离大，在严重时，还可能导致场效应晶体管PG_1或场效应晶体管PG_r的栅极和其AA重合。导致制成的SRAM中的场效应晶体管PG_1和场效应晶体管PG_r的特性不一致，最终导致制成的SRAM的工作性能，称为性能失配。
发明内容
有鉴于此，本发明提供一种SRAM，该SRAM解决的问题是防止最终形成的SRAM性能失配。
为达到上述目的，本发明实施例的技术方案具体是这样实现的：
一种静态随机存储器，包括场效应晶体管PG_1的栅极空置，漏极接入一个位线BL，源极分别接入场效应晶体管PU_1的漏极和场效应晶体管PU_r的栅极；PG_r的栅极空置，漏极接入另一个位线BLB，源极分别接入场效应晶体管PU_r的漏极和场效应晶体管PU_1的栅极；场效应晶体管PU_1的源极接Vcc，漏极和栅极分别与场效应晶体管PD_1的漏极和栅极相连；场效应晶体管PD_r的源极接入Vss，漏极和栅极分别与场效应晶体管PD_1的漏极和栅极相连；场效应晶体管PU_r的源极接入电压Vcc，漏极和栅极分别与场效应晶体管PD_r的漏极和栅极相连；场效应晶体管PD_1的源极接入地Vss，漏极和栅极分别与场效应晶体管PD_r的漏极和栅极相连；
在布图时，场效应晶体管PG_1、场效应晶体管PG_r、场效应晶体管PU_1、场效应晶体管PU_r、场效应晶体管PD_1和场效应晶体管PD_r的源漏极作为有源区域，与场效应晶体管PG_1、场效应晶体管PG_r、场效应晶体管PU_1、场效应晶体管PU_r、场效应晶体管PD_1和场效应晶体管PD_r的栅极区域在图上有部分重叠，
接近场效应晶体管PG_1的栅极区域的有源区域图形的拐角区域为非直角结构，接近场效应晶体管PG_r的栅极区域的有源区域图形的拐角区域为非直角结构。
所述非直角结构为楼梯结构。
所述楼梯结构为接近场效应晶体管PG_1的栅极区域的有源区域图形的拐角区域去掉一个角，接近场效应晶体管PG_r的栅极区域的有源区域图形的拐角区域去掉一个角。
所述去掉一个角在垂直方向上距离有源区域拐角区域为2～5纳米。
所述非直角结构为圆弧形结构。
所述圆弧形状为1/4圆。
由上述技术方案可见，本发明在制程SRAM时，重新制造掩模版上的AA图形，使该掩膜版的AA图形中，接近场效应晶体管PG_1的栅极区域的拐角区域为非直角，接近场效应晶体管PG_r的栅极区域的拐角区域为非直角，非直角的拐角区域可以为曲面或楼梯形。这样，当SRAM中的场效应晶体管PG_1的栅极和场效应晶体管PG_r的栅极在整体上移或下移过程中，由于距离场效应晶体管PG_r的栅极区域和SRAM中的场效应晶体管PG_1的栅极区域的AA图形的拐角区域是非直角，场效应晶体管PG_r的栅极区域或SRAM中的场效应晶体管PG_1的栅极区域与AA的距离不会像现有技术那样会同时上偏或下偏，造成所形成的导电沟道不相同，甚至会重合的问题。因此，本发明防止了最终形成的SRAM性能失配。
附图说明
图1为现有的SRAM电路结构图；
图2为现有技术SRAM的布局图；
图3为现有技术所形成的场效应晶体管PG_1的栅极时和场效应晶体管PG_r的栅极相对于AA，整体上偏的示意图；
图4为本发明提供的SRAM的布局一示意图；
图5为本发明提供的SRAM的布局二示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明在制程SRAM时，重新制造掩模版上的AA图形，使该掩膜版的AA图形中，接近场效应晶体管PG_1的栅极区域的拐角区域为非直角，接近场效应晶体管PG_r的栅极区域的拐角区域为非直角，非直角的拐角区域可以为曲面或楼梯形。
图4为本发明提供的SRAM的布局一示意图，在该图中，将掩膜板上的AA图形重新构造为：接近场效应晶体管PG_1的栅极区域的拐角区域为楼梯结构，接近场效应晶体管PG_r的栅极区域的拐角区域为楼梯结构。也就是说，相比于现有技术提供的图2，在AA图形中，接近场效应晶体管PG_1的栅极区域的拐角区域再去掉一个拐角，接近场效应晶体管PG_r的栅极区域的拐角区域再去掉一个拐角。这样，在所形成的场效应晶体管PG_1的栅极和场效应晶体管PG_r的栅极相对于AA，整体上偏或下偏时，场效应晶体管PG_1和场效应晶体管PG_r仍然都存在导电沟道，不会出现场效应晶体管PG_1和场效应晶体管PG_r的性能失配。
在图4的实施例中，去掉一个拐角在垂直方向上距离AA图形的拐角区域为2～5纳米。
图5为本发明提供的SRAM的布局图二示意图，在该图中，将掩膜板上的AA图形重新构造为：接近场效应晶体管PG_1的栅极区域的拐角区域为圆弧形结构，接近场效应晶体管PG_r的栅极区域的拐角区域为圆弧形结构。也就是说，相比于现有技术提供的图2，在AA图形中，接近场效应晶体管PG_1的栅极区域的拐角区域设置为圆弧形，接近场效应晶体管PG_r的栅极区域的拐角区域设置为圆弧形。这样，在所形成的场效应晶体管PG_1的栅极和场效应晶体管PG_r的栅极相对于AA，整体上偏或下偏时，圆弧形的下方会挡住上偏场效应晶体管PG_r的栅极或下偏的场效应晶体管PG_1的栅极，这样，场效应晶体管PG_1和场效应晶体管PG_r仍然都存在导电沟道，不会出现场效应晶体管PG_1和场效应晶体管PG_r的性能失配。
在图5所示的实施例中，圆弧形为1/4圆。
可以看出，本发明提供的方法当SRAM中的场效应晶体管PG_1的栅极和场效应晶体管PG_r的栅极在整体上移或下移过程中，由于距离场效应晶体管PG_r的栅极区域和SRAM中的场效应晶体管PG_1的栅极区域的AA图形的拐角区域是非直角，场效应晶体管PG_r的栅极区域或SRAM中的场效应晶体管PG_1的栅极区域与AA的距离不会像现有技术那样会同时上偏或下偏，造成所形成的导电沟道不相同，甚至会重合的问题。因此，本发明防止了最终形成的SRAM性能失配。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种静态随机存储器，包括场效应晶体管PG_1的栅极空置，漏极接入一个位线BL，源极分别接入场效应晶体管PU_1的漏极和场效应晶体管PU_r的栅极；PG_r的栅极空置，漏极接入另一个位线BLB，源极分别接入场效应晶体管PU_r的漏极和场效应晶体管PU_1的栅极；场效应晶体管PU_1的源极接Vcc，漏极和栅极分别与场效应晶体管PD_1的漏极和栅极相连；场效应晶体管PD_r的源极接入Vss，场效应晶体管PD_r的漏极与场效应晶体管PD_1的栅极相连，和场效应晶体管PD_r的栅极与场效应晶体管PD_1的漏极相连；场效应晶体管PU_r的源极接入电压Vcc，漏极和栅极分别与场效应晶体管PD_r的漏极和栅极相连；
在布图时，场效应晶体管PG_1、场效应晶体管PG_r、场效应晶体管PU_1、场效应晶体管PU_r、场效应晶体管PD_1和场效应晶体管PD_r的源漏极作为有源区域，与场效应晶体管PG_1、场效应晶体管PG_r、场效应晶体管PU_1、场效应晶体管PU_r、场效应晶体管PD_1和场效应晶体管PD_r的栅极区域在图上有部分重叠，其特征在于，
接近场效应晶体管PG_1的栅极区域的有源区域图形的拐角区域为非直角结构，接近场效应晶体管PG_r的栅极区域的有源区域图形的拐角区域为非直角结构；
所述非直角结构为楼梯结构，所述楼梯结构为接近场效应晶体管PG_1的栅极区域的有源区域图形的拐角区域去掉一个角，接近场效应晶体管PG_r的栅极区域的有源区域图形的拐角区域去掉一个角；
或者所述非直角结构为圆弧形结构，所述圆弧形状为1/4圆。
2.如权利要求1所述的静态随机存储器，其特征在于，所述去掉一个角在垂直方向上距离有源区域拐角区域为2～5纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100561344A CN101989456B (zh) | 2009-08-07 | 2009-08-07 | 静态随机存取存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100561344A CN101989456B (zh) | 2009-08-07 | 2009-08-07 | 静态随机存取存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101989456A CN101989456A (zh) | 2011-03-23 |
| CN101989456B true CN101989456B (zh) | 2012-11-28 |
Family
ID=43745952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100561344A Active CN101989456B (zh) | 2009-08-07 | 2009-08-07 | 静态随机存取存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101989456B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183268A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 静态随机存储器结构 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104517637B (zh) * | 2013-09-30 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | Sram单元 |
| KR102494918B1 (ko) | 2017-09-12 | 2023-02-02 | 삼성전자주식회사 | 반도체 소자 |
| CN109494223B (zh) * | 2018-12-12 | 2021-04-13 | 上海华力集成电路制造有限公司 | Sram的6t存储单元结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1407620A (zh) * | 2001-09-11 | 2003-04-02 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
-
2009
- 2009-08-07 CN CN2009100561344A patent/CN101989456B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1407620A (zh) * | 2001-09-11 | 2003-04-02 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183268A (zh) * | 2013-05-21 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 静态随机存储器结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101989456A (zh) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11342337B2 (en) | Structure and method for FinFET SRAM | |
| US10559503B2 (en) | Methods, apparatus and system for a passthrough-based architecture | |
| US7327591B2 (en) | Staggered memory cell array | |
| JP5235936B2 (ja) | 半導体装置及びそのレイアウト作成方法 | |
| US20060289940A1 (en) | Fin FET CMOS device, method of manufacturing the same, and memory including fin FET CMOS device | |
| CN106328188B (zh) | 八晶体管静态随机存取存储器的布局图案与形成方法 | |
| US7486543B2 (en) | Asymmetrical SRAM device and method of manufacturing the same | |
| CN101989456B (zh) | 静态随机存取存储器 | |
| US8921179B2 (en) | Edge and strap cell design for SRAM array | |
| JP2010245173A (ja) | 半導体装置の製造方法 | |
| US20080296700A1 (en) | Method of forming gate patterns for peripheral circuitry and semiconductor device manufactured through the same method | |
| CN102254808B (zh) | 减小ler的方法及实施该方法的装置 | |
| US9978755B2 (en) | Methods and devices for intra-connection structures | |
| CN108281425B (zh) | 存储器结构及其形成方法 | |
| KR20070036214A (ko) | 반도체소자의 센스앰프 | |
| CN110943038B (zh) | 闪存的制造方法及闪存 | |
| JP2004104099A (ja) | 製造工程が簡単なｅｅｐｒｏｍ素子及びその製造方法 | |
| US8138074B1 (en) | ICs with end gates having adjacent electrically connected field poly | |
| JP2007129094A (ja) | 半導体装置 | |
| KR20070093185A (ko) | 반도체 디바이스 제조를 위한 이온주입 방법 | |
| KR20070003140A (ko) | 반도체 소자 제조 방법 | |
| JP2003203992A (ja) | 半導体装置 | |
| KR20100001662A (ko) | 반도체 소자의 제조 방법 | |
| KR20090044560A (ko) | 수직형 셀 트랜지스터를 포함하는 반도체 소자 | |
| KR20080066141A (ko) | 동일한 선폭을 갖는 패턴을 구비한 반도체 디바이스, 이를이용한 커런트 미러 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |