TWI771465B - 具有彎曲部的半導體裝置 - Google Patents

具有彎曲部的半導體裝置 Download PDF

Info

Publication number
TWI771465B
TWI771465B TW107126943A TW107126943A TWI771465B TW I771465 B TWI771465 B TW I771465B TW 107126943 A TW107126943 A TW 107126943A TW 107126943 A TW107126943 A TW 107126943A TW I771465 B TWI771465 B TW I771465B
Authority
TW
Taiwan
Prior art keywords
fin
gate
gate structure
disposed
active
Prior art date
Application number
TW107126943A
Other languages
English (en)
Other versions
TW201914020A (zh
Inventor
劉賢琯
金成玟
申東石
李承勳
金洞院
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201914020A publication Critical patent/TW201914020A/zh
Application granted granted Critical
Publication of TWI771465B publication Critical patent/TWI771465B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種半導體裝置，其可包括第一主動鰭、第 二主動鰭及閘極結構。所述第一主動鰭可在基底上在第一方向上延伸，且可包括第一直線延伸部分、第二直線延伸部分及位於所述第一直線延伸部分與所述第二直線延伸部分之間的彎曲部分。所述第二主動鰭可在所述基底上在所述第一方向上延伸。所述閘極結構可在所述基底上在與所述第一方向垂直的第二方向上延伸。所述閘極結構可與所述第一主動鰭的所述第一直線延伸部分及所述第二直線延伸部分中的一者交叉，且可與所述第二主動鰭交叉。本揭露的半導體裝置具有良好的性能。

Description

具有彎曲部的半導體裝置
本發明概念的實施例是有關於半導體裝置，且更具體來說是有關於包括鰭式場效電晶體(fin-field effect transistor，finFET)的半導體裝置。
[相關申請的交叉參考]
本申請主張2017年9月12日在韓國知識產權局(Korean Intellectual Property Office，KIPO)提出申請的韓國專利申請第10-2017-0116803號的優先權，所述韓國專利申請的全部內容並入本文中供參考。
人們已開發出包括高性能鰭式場效電晶體的半導體裝置。由於半導體裝置已高度集成，因此半導體裝置中的記憶體單元可被形成在窄的水平區域內。
本發明概念的一些實施例可提供具有鰭式場效電晶體的 半導體裝置。根據本發明概念的一些實施例，提供半導體裝置。一種半導體裝置可包括第一主動鰭、第二主動鰭及閘極結構。所述第一主動鰭可在基底上在第一方向上延伸，且可包括第一直線延伸部分、第二直線延伸部分及位於所述第一直線延伸部分與所述第二直線延伸部分之間的彎曲部分。所述第二主動鰭可在所述基底上在所述第一方向上延伸。所述閘極結構可在所述基底上在與所述第一方向垂直的第二方向上延伸。所述閘極結構可與所述第一主動鰭的所述第一直線延伸部分及所述第二直線延伸部分中的一者交叉，且可與所述第二主動鰭交叉。
根據本發明概念的一些實施例，提供半導體裝置。一種半導體裝置可包括第一主動鰭、多個第二主動鰭、多個第三主動鰭、第四主動鰭、第一閘極結構、第二閘極結構、第三閘極結構及第四閘極結構。所述第一主動鰭可在基底上在第一方向上延伸。所述第一主動鰭可包括第一直線延伸部分及第二直線延伸部分以及位於所述第一直線延伸部分與所述第二直線延伸部分之間的第一彎曲部分。所述多個第二主動鰭可在所述基底上在所述第一方向上延伸，且可在所述第一方向上彼此間隔開。所述多個第三主動鰭可在所述基底上在所述第一方向上延伸，且可在所述第一方向上彼此間隔開。所述多個第三主動鰭可在與所述第一方向垂直的第二方向上不與所述多個第二主動鰭對準。所述第四主動鰭可在所述基底上在所述第一方向上延伸。所述第四主動鰭可包括第三直線延伸部分及第四直線延伸部分以及位於所述第三直線 延伸部分與所述第四直線延伸部分之間的第二彎曲部分。所述第一閘極結構可與所述第一直線延伸部分交叉。所述第二閘極結構可與所述第二直線延伸部分交叉並與所述多個第二主動鰭中的一者交叉。所述第三閘極結構可與所述多個第三主動鰭中的一者及所述第三直線延伸部分交叉。所述第四閘極結構可與所述第四直線延伸部分交叉。
根據本發明概念的一些實施例，提供半導體裝置。一種半導體裝置可包括第一主動鰭、第二主動鰭、第一閘極結構及第二閘極結構。所述第一主動鰭可在基底上在第一方向上延伸。所述第一主動鰭可包括第一直線延伸部分、第二直線延伸部分及連接所述第一直線延伸部分與所述第二直線延伸部分的傾斜部分。所述第二主動鰭可在所述基底上在所述第一方向上延伸。所述第二主動鰭可平行於所述第一主動鰭的所述第一直線延伸部分及所述第二直線延伸部分。所述第一閘極結構及所述第二閘極結構可各自在所述基底上在與所述第一方向垂直的第二方向上延伸。所述第一閘極結構及所述第二閘極結構可各自與所述第一主動鰭及所述第二主動鰭交叉。所述傾斜部分可在相對於所述第一方向及所述第二方向傾斜的第三方向上延伸，使得所述第一主動鰭的位於所述第一閘極結構與所述第二閘極結構之間的第一部分與所述第二主動鰭之間在所述第二方向上的第一距離大於所述第一主動鰭的不位於所述第一閘極結構與所述第二閘極結構之間的第二部分與所述第二主動鰭之間在所述第二方向上的第二距離。
10:基底
12、112、122、123、170、180:第一主動鰭
12a:直線延伸部分
12b:彎曲部分
14、15、114、115、124、125、172:第二主動鰭
15a、115a、124a、172a:第二直線延伸部分
15b、115b、124b、172b、192b:第二彎曲部分
16:隔離層
18:第一絕緣夾層
20:開口
30:閘極結構
30a:閘極絕緣層
30b:閘極電極
30c:頂蓋圖案
40:第一部分
42:第二部分
60:第一雜質區
62:第二雜質區
112a、123a、170a:第一直線延伸部分
112b、123b、170b、190b:第一彎曲部分
116、117、126、127、174:第三主動鰭
117a、126a、174a:第三直線延伸部分
117b、126b、174b、194b:第三彎曲部分
118、128、129、176、182:第四主動鰭
118a、129a、176a:第四直線延伸部分
118b、129b、176b、196b:第四彎曲部分
130:第一閘極結構/閘極結構
132:第二閘極結構/閘極結構
134:第三閘極結構/閘極結構
136:第四閘極結構/閘極結構
140:第一外延圖案
142:第二外延圖案
144:第三外延圖案
146:第四外延圖案
150:第一接觸插塞
152:第二接觸插塞
154:第三接觸插塞
156:第四接觸插塞
158:第五接觸插塞
160:第六接觸插塞
162:第七接觸插塞
164:第八接觸插塞
166:第九接觸插塞
168:第十接觸插塞
190:第一閘極結構
190a:第一延伸部分
192:第二閘極結構
192a:第二延伸部分
194:第三閘極結構
194a:第三延伸部分
196:第四閘極結構
196a:第四延伸部分
A:半導體裝置的部分
d:距離
d1:第一距離
d2:第二距離
d3:第三距離
d4:第四距離
d5:第五距離
d6:第六距離
d7:第七距離
d8:第八距離
d9、d10:長度
P1:第一通道電晶體
P2:第二通道電晶體
PD1:第一下拉電晶體
PD2:第二下拉電晶體
PU1:第一上拉電晶體
PU2:第二上拉電晶體
I-I’、II-II’:線
鑒於詳細說明及所附圖式，將會更清楚地理解本發明概念的實施例。
圖1是示出根據本發明概念一些實施例的半導體裝置的布局的平面圖。
圖2是示出根據本發明概念一些實施例的半導體裝置的布局的平面圖。
圖3及圖4分別是示出根據本發明概念一些實施例的圖1及圖2所示半導體裝置的部分A的立體圖。
圖5是示出根據本發明概念一些實施例的靜態隨機存取記憶體(Static Random Access Memory，SRAM)的單位單元(unit cell)的電路圖。
圖6是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
圖7是根據本發明概念一些實施例的沿圖6所示線I-I’所截取的剖視圖。
圖8是示出根據本發明概念一些實施例的半導體裝置的布局的平面圖。
圖9是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
圖10是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
圖11是根據本發明概念一些實施例的沿圖10所示線II-II’所截取的剖視圖。
圖12是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
圖13是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
圖14是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
圖15是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
圖16是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
圖17是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
將參照附圖詳細地闡述本發明概念的一些實施例。圖式中的相同參考編號表示相同元件，且因此，為簡潔起見，可省略對相同元件的說明。可參照本發明概念的理想視圖來闡述各實施例。因此，可根據製造技術及/或容許誤差來修改視圖的形狀。因 此，本發明概念的實施例並非僅限於在視圖中所示的特定形狀，而是可包括可根據製造過程而形成的其他形狀。
圖1是示出根據本發明概念一些實施例的半導體裝置的布局的平面圖。圖2是示出根據本發明概念一些實施例的半導體裝置的布局的平面圖。圖3及圖4分別是示出根據本發明概念一些實施例的圖1及圖2所示半導體裝置的部分A的立體圖。
在圖3中，未示出閘極結構。
除第一主動鰭的排列外，圖1及圖2所示半導體裝置的布局可彼此實質上相同或相似。因此，將圖1及圖2所示半導體裝置一起進行說明。應理解，雖然本文中可使用用語“第一”、“第二”等來闡述各種元件，然而這些元件不應受這些用語限制。這些用語僅用於將一個元件與另一元件區分開。因此，在不背離本發明概念的教示內容的條件下，第一元件可被稱為第二元件。
參照圖1至圖4，一個或多個第一主動鰭12及一個或多個第二主動鰭14可從基底10的上表面向上突出。一個或多個閘極結構30可形成在第一主動鰭12及第二主動鰭14上，且可跨越第一主動鰭12及第二主動鰭14延伸。
應理解，當將元件稱作“連接到”另一元件、“耦合到”另一元件、“位於”另一元件“上”或“形成在”另一元件“上”時，所述元件可直接連接到所述另一元件、直接耦合到所述另一元件、直接位於所述另一元件上或直接形成在所述另一元 件上，或者可存在中間元件。相比之下，用語“直接”意指不存在中間元件。應理解，例如“在…下方(beneath)”、“在…下面(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空間相對性用語旨在除圖中所示的定向以外還囊括裝置在使用或操作中的不同定向。例如，如果將圖中的裝置翻轉，則被闡述為在其他元件或特徵“下面”或“下方”的元件將被定向成在其他元件或特徵“上方”。裝置可具有其他定向(旋轉90度或其他定向)，且本文中所使用的空間相對性描述語可相應地進行解釋。
基底10可包含半導體材料，例如矽、鍺、矽-鍺等或III-V族半導體化合物(例如，GaP、GaAs、GaSb等)。在一些實施例中，基底10可為絕緣體上矽(silicon-on-insulator，SOI)基底或絕緣體上鍺(germanium-on-insulator，GOI)基底。
第一主動鰭12及第二主動鰭14可在與基底10的上表面實質上平行的第一方向上延伸。
在第一主動鰭12與第二主動鰭14之間可形成有隔離層16。隔離層16可填充第一主動鰭12與第二主動鰭14之間的溝槽的下部分。隔離層16可包含氧化物，例如氧化矽。主動區可被界定為第一主動鰭12及第二主動鰭14的未被隔離層16覆蓋的部分。
在一些實施例中，第一主動鰭12可包括直線延伸部分12a及位於直線延伸部分12a之間的彎曲部分12b。彎曲部分12b可接觸鄰近的直線延伸部分12a在第一方向上的相對端中的每一者。
直線延伸部分12a可在第一方向上延伸。直線延伸部分12a中在第一方向上的相鄰者可不處於在第一方向上延伸的同一直線中。
在一些實施例中，彎曲部分12b可在相對於第一方向傾斜的方向上延伸。與直線延伸部分12a的相對端中的相應一端接觸的彎曲部分12b可彼此對稱。
直線延伸部分12a及彎曲部分12b可在第一方向上交替地及反復地排列，以界定波浪形狀的第一主動鰭12。
在一些實施例中，第二主動鰭14可在第一方向上延伸，具有直線形狀而不具有彎曲部分。
在一些實施例中，如圖2中所示，可在第一主動鰭12中在第二方向上相鄰的第一主動鰭12之間形成多個第二主動鰭14，第二方向垂直於第一方向。
在一些實施例中，第二主動鰭14中在第一方向上延伸的第二主動鰭14可為在第一方向上彼此間隔開的多個共線的第二主動鰭14，且第二主動鰭14中包括相應的多個共線的第二主動鰭14的第二主動鰭14可在第二方向上排列。在一些實施例中，第二主動鰭14中在第二方向上的鄰近者可並非沿在第二方向上延伸的直線排列，而是可在第二方向上以曲折(zig-zag)方式排列。
在第一主動鰭12及第二主動鰭14以及隔離層16上可形成有第一絕緣夾層18。第一絕緣夾層18的上表面可為實質上平整的。第一絕緣夾層18的上表面可高於第一主動鰭12及第二主動 鰭14的上表面。因此，第一絕緣夾層18可覆蓋第一主動鰭12及第二主動鰭14。
第一絕緣夾層18可包括開口20或多個開口20。開口20可跨越第一主動鰭12及第二主動鰭14在第二方向上延伸。第一主動鰭12及第二主動鰭14的上表面及側壁可由開口20暴露出。
閘極結構30可形成在開口20中。閘極結構30可在第二方向上延伸。在一些實施例中，可在多個開口20中形成多個閘極結構30。
閘極結構30可包括閘極絕緣層30a、閘極電極30b及頂蓋圖案30c。閘極絕緣層30a可形成在開口20的側壁及底部上。因此，閘極絕緣層30a可共形地形成在第一主動鰭12及第二主動鰭14的表面上。閘極電極30b可形成在閘極絕緣層30a上，且可填充開口20的下部分。也就是說，閘極絕緣層30a可環繞閘極電極30b的側壁及底部。頂蓋圖案30c可形成在閘極電極30b上，且可填充開口20的上部分。
在一些實施例中，閘極結構30中的一者可跨越第一主動鰭12中的至少一者及第二主動鰭14中的至少一者延伸。
在一些實施例中，閘極結構30可與第一主動鰭12的直線延伸部分12a及第二主動鰭14交叉。也就是說，閘極結構30可不與第一主動鰭12的彎曲部分12b交叉。
閘極結構30可在第二方向上包括第一端及第二端。閘極結構30的與第一端及第二端中的一者鄰近的一部分可跨越第一主 動鰭12的直線延伸部分12a延伸。
第一主動鰭12可具有波浪形狀，使得當與第一端及第二端中的所述一者與具有直線形狀的第一主動鰭之間在第二方向上的距離相比時，閘極結構30的第一端及第二端中的一者與第一主動鰭12之間在第二方向上的第一距離d1可增加。與和閘極結構30交叉的直線延伸部分12a接觸的彎曲部分12b可被彎曲成使閘極結構30的第一端部及第二端部中的一者與第一主動鰭12之間在第二方向上的第一距離d1增加。因此，第一主動鰭12的直線延伸部分12a中與閘極結構30交叉的一者可在第二方向上距閘極結構30的中心部分更近(當與第一主動鰭12的直線延伸部分12a中在第一方向上與所述一者鄰近的其他者相比時)。
由於閘極結構30的一端與第一主動鰭12之間在第二方向上的第一距離d1增加，因此在第一主動鰭12的邊緣部分上形成的電晶體的故障可減少。
具體來說，如圖3及圖4中所示，閘極結構30可形成在第一絕緣夾層18中的開口20中。可通過在第一主動鰭12及第二主動鰭14上形成例如包含多晶矽的虛設閘極並移除虛設閘極來形成開口20。
開口20的與閘極結構30在第二方向上的端部對應的下部分可通過第一絕緣夾層18與第一主動鰭12隔離。當開口20在第二方向上的一端與開口20中第一主動鰭12的側壁之間的第一距離d1減小時，開口20的內部空間可減小。因此，當虛設閘極 被移除以形成開口20時，虛設閘極的一部分可留存在開口20中。即使開口20被正常形成而不留存虛設閘極的所述部分，在具有窄空間的開口20中形成包含金屬的閘極結構30也可能並非是容易的。
然而，在一些實施例中，如上所述，第一主動鰭12可包括直線延伸部分12a及彎曲部分12b，使得開口20在第二方向上的與閘極結構30的端部對應的長度可增加。可較容易地執行移除用於形成開口20的虛設閘極及在開口20中形成閘極結構。因此，包括閘極結構30端部的電晶體的故障可減少。
在一些實施例中，如圖1中所示，閘極結構30的與第一端鄰近的第一部分40可與第一主動鰭12的直線延伸部分12a交叉。因此，閘極結構30的第一端與第一主動鰭12之間的第一距離d1可增加。閘極結構30的與第二端鄰近的第二部分42可與第二主動鰭14交叉。閘極結構30的第二端與第二主動鰭14之間的第二距離d2可大於第一距離d1。當第二距離d2足夠長時，閘極結構30的第二部分42可與不具有彎曲部分的第二主動鰭14交叉，而不會使電晶體的故障增加。
在一些實施例中，如圖2中所示，閘極結構30的與第一端鄰近的第一部分40及閘極結構30的與第二端鄰近的第二部分42中的每一者可與相應的第一主動鰭12的相應的直線延伸部分12a交叉。第二主動鰭14可在第二方向上形成在第一主動鰭12之間。因此，閘極結構30的第一端與第一主動鰭12之間的第一距 離d1及閘極結構30的第二端與第一主動鰭12之間的第二距離d2中的每一者可增加。
半導體裝置中的元件布局可應用於靜態隨機存取記憶體(Static Random Access Memory，SRAM)裝置中的單元布局。
圖5是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單位單元的電路圖。圖6是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。圖7是根據本發明概念一些實施例的沿圖6所示線I-I’所截取的剖視圖。
在圖6及圖7中，為便於解釋，未示出接觸插塞及布線。在下文中，可主要闡述布局中的一個單位單元。單位單元可被反復排列。在一些實施例中，單位單元可彼此對稱。
參照圖5至圖7，靜態隨機存取記憶體中的單位單元可包括第一主動鰭112、第二主動鰭114、第三主動鰭116、第四主動鰭118、第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136。
第一主動鰭112可處於第一行中，且可在第一方向上延伸。第二主動鰭114可處於第二行中，且可在第一方向上延伸。第二行可在第二方向上與第一行間隔開。多個第二主動鰭114可在第二方向上彼此對準，且可在第一方向上彼此間隔開。第三主動鰭116可處於第三行中，且可在第一方向上延伸。第三行可在第二方向上與第一行及第二行間隔開，其中第二行位於第一行與第三行之間。多個第三主動鰭116可在第二方向上彼此對準，且 在第一方向上彼此間隔開。第二主動鰭114及第三主動鰭116中的鄰近者可被排列成在第一方向上移位而不彼此對準。第四主動鰭118可處於第四行中，且可在第一方向上延伸。第四行可在第二方向上與第一行至第三行間隔開，其中第三行位於第二行與第四行之間。換句話說，第二主動鰭114及第三主動鰭116可在第二方向上位於第一主動鰭112與第四主動鰭118之間。
第一主動鰭112可包括第一直線延伸部分112a及第一彎曲部分112b，其中相應的第一彎曲部分112b位於第一直線延伸部分112a中的鄰近者之間。第四主動鰭118可包括第四直線延伸部分118a及第四彎曲部分118b，其中相應的第四彎曲部分118b位於第四直線延伸部分118a中的鄰近者之間。第一主動鰭112及第四主動鰭118可具有與圖1所示第一主動鰭12的形狀實質上相同或相似的形狀。換句話說，第一主動鰭112及第四主動鰭118可具有波浪形狀。
在一些實施例中，第一主動鰭112與第四主動鰭118的形狀可彼此實質上相同。在一些實施例中，第一主動鰭112與第四主動鰭118的形狀可彼此不同，或可彼此對稱。
在一些實施例中，第二主動鰭114及第三主動鰭116可具有直線形狀，而不具有彎曲部分。
在一些實施例中，可在第一主動鰭112及第四主動鰭118上形成N型電晶體，且可在第二主動鰭114及第三主動鰭116上形成P型電晶體。
第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136可在第二方向上延伸。
第一閘極結構130可與第一主動鰭112交叉。第一主動鰭112上的第一閘極結構130可用作第一通道電晶體P1的閘極。第一閘極結構130的一部分可與第一主動鰭112的第一直線延伸部分112a中的一者交叉。當與第一直線延伸部分112a中在第一方向上的鄰近者相比時，與第一閘極結構130交叉的第一直線延伸部分112a可在第二方向上距第一閘極結構130的中心部分更近。因此，第一閘極結構130的一端與第一主動鰭112之間的第一距離d1可增加。因此，第一通道電晶體P1的故障可減少。
第二閘極結構132可與第一主動鰭112及第二主動鰭114交叉。第二閘極結構132可用作第一下拉電晶體PD1與第一上拉電晶體PU1的共同閘極。
第一主動鰭112上的第二閘極結構132可用作第一下拉電晶體PD1的閘極。第二閘極結構132的第一部分可與第一主動鰭112的直線延伸部分112a中的一者交叉。當與第一直線延伸部分112a中在第一方向上的鄰近者相比時，與第二閘極結構132交叉的第一直線延伸部分112a可在第二方向上距第二閘極結構132的中心部分更近。因此，第二閘極結構132的第一端與第一主動鰭112之間的第二距離d2可增加。因此，第一下拉電晶體PD1的故障可減少。
第二主動鰭114上的第二閘極結構132可用作第一上拉 電晶體PU1的閘極。第二閘極結構132的第二部分可延伸到第三主動鰭116。在一些實施例中，第二閘極結構132的第二端與第二主動鰭114之間的第三距離d3可大於第二距離d2。
第三閘極結構134可與第三主動鰭116及第四主動鰭118交叉。第三閘極結構134可用作第二下拉電晶體PD2與第二上拉電晶體PU2的共同閘極。
第三主動鰭116上的第三閘極結構134可用作第二上拉電晶體PU2的閘極。第三閘極結構134的第一部分可延伸到第二主動鰭114。第三閘極結構134的第一端與第三主動鰭116之間的距離可為第四距離d4。
第四主動鰭118上的第三閘極結構134可用作第二下拉電晶體PD2的閘極。第三閘極結構134的第二部分可與第四主動鰭118的第四直線延伸部分118a中的一者交叉。當與第四直線延伸部分118a中在第一方向上的鄰近者相比時，與第三閘極結構134交叉的第四直線延伸部分118a可在第二方向上距第三閘極結構134的中心部分更近。因此，第三閘極結構134的與第二部分鄰近的第二端與第四主動鰭118之間的第五距離d5可增加。因此，第二下拉電晶體PD2的故障可減少。第四距離d4可大於第五距離d5。
第四閘極結構136可與第四主動鰭118交叉。第四主動鰭118上的第四閘極結構136可用作第二通道電晶體P2的閘極。第四閘極結構136的一部分可與第四主動鰭118的第四直線延伸 部分118a中的一者交叉。當與第四直線延伸部分118a中在第一方向上的鄰近者相比時，與第四閘極結構136交叉的第四直線延伸部分118a可在第二方向上距第四閘極結構136的中心部分更近。因此，第四閘極結構136的一端與第四主動鰭118之間的第六距離d6可增加。因此，第二通道電晶體P2的故障可減少。
第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136可分別形成在第一絕緣夾層中的開口中。第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136可包含金屬。第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136可具有與參照圖1至圖4所示的閘極結構30的堆疊結構實質上相同或相似的堆疊結構。
第一主動鰭112、第二主動鰭114、第三主動鰭116及第四主動鰭118的位於第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136之間的部分可用作電晶體的雜質區。
參照圖7，可在第一閘極結構130與第二閘極結構132之間的第一主動鰭112上形成第一凹槽。可在第二閘極結構132與第三閘極結構134之間的第二主動鰭114上形成第二凹槽。可在第二閘極結構132與第三閘極結構134之間的第三主動鰭116上形成第三凹槽。可在第三閘極結構134與第四閘極結構136之間的第四主動鰭118上形成第四凹槽。
第一外延圖案140可填充第一凹槽。第一外延圖案140 可從第一主動鰭112在第二方向上突出。第一外延圖案140可用作N型電晶體的雜質區。第一外延圖案140可包含矽。第一外延圖案140可包含n型雜質。
第二外延圖案142可填充第二凹槽。第二外延圖案142可從第二主動鰭114在第二方向上突出。第二外延圖案142可用作P型電晶體的雜質區。第二外延圖案142可包含矽鍺。第二外延圖案142可包含p型雜質。
第三外延圖案144可填充第三凹槽。第三外延圖案144可從第三主動鰭116在第二方向上突出。第三外延圖案144可用作P型電晶體的雜質區。第三外延圖案144可包含矽鍺。第三外延圖案144可包含p型雜質。
第四外延圖案146可填充第四凹槽。第四外延圖案146可從第四主動鰭118在第二方向上突出。第四外延圖案146可用作N型電晶體的雜質區。第四外延圖案146可包含矽。第四外延圖案146可包含n型雜質。
第一通道電晶體P1的第一閘極結構130及第一下拉電晶體PD1的第二閘極結構132可與具有波浪形狀的第一主動鰭112交叉，使得第一距離d1及第二距離d2可增加。第二下拉電晶體PD2的第三閘極結構134及第二通道電晶體P2的第四閘極結構136可與具有波浪形狀的第四主動鰭118交叉，使得第五距離d5及第六距離d6可增加。因此，在第一主動鰭112及第四主動鰭118上形成的第一通道電晶體、第一下拉電晶體、第二下拉電晶體及 第二通道電晶體的故障可減少。
圖8是示出根據本發明概念一些實施例的半導體裝置的布局的平面圖。
除第二主動鰭的形狀外，圖8所示半導體裝置可與圖1所示半導體裝置實質上相同或相似。
參照圖8，多個第一主動鰭12及多個第二主動鰭15可從基底10的上表面向上突出。閘極結構30可形成在第一主動鰭12及第二主動鰭15上，可跨越第一主動鰭12及第二主動鰭15延伸。
第一主動鰭12可與參照圖1所示的第一主動鰭12實質上相同或相似。也就是說，第一主動鰭12可包括第一直線延伸部分12a及第一彎曲部分12b，且可具有波浪形狀。
第二主動鰭15可包括第二直線延伸部分15a及位於第二直線延伸部分15a之間的第二彎曲部分15b。在一些實施例中，多個第二主動鰭15可在第一方向上彼此間隔開。
在一些實施例中，第二主動鰭15可在第一方向上延伸，而在其中間不被切開。
在一些實施例中，閘極結構30中的每一者可在第二方向上延伸。
在一些實施例中，閘極結構30中的每一者可與第一主動鰭12中的至少一者及第二主動鰭15中的至少一者交叉。在一些實施例中，在第二主動鰭15中的一者上可形成有兩個平行的閘極結構30。因此，在第二主動鰭15中的一者上可形成有兩個電晶體。
在一些實施例中，閘極結構30的與至少一端鄰近的一部分(即第一部分40)可與第一主動鰭12的第一直線延伸部分12a交叉。當與直線延伸部分12a中在第一方向上與所述一者鄰近的另一者相比時，第一直線延伸部分12a中與閘極結構30交叉的一者可在第二方向上距閘極結構30的中心部分更近。因此，閘極結構30的故障可減少。
閘極結構30可與第二主動鰭15的第二彎曲部分15b交叉。也就是說，第二彎曲部分15b可與閘極結構30的下表面交疊。第二彎曲部分15b的彎曲方向可與第一彎曲部分12b中在第二方向上與所述第二彎曲部分15b對應的一者的彎曲方向相同或相似。
在第一閘極結構30之間的第一主動鰭12處可形成有第一雜質區60。在一些實施例中，第一雜質區60可形成在第一彎曲部分12b之間的第一直線延伸部分12a處。在閘極結構30之間的第二主動鰭15處可形成有第二雜質區62。也就是說，第二雜質區62可形成在第二彎曲部分15b之間的第二直線延伸部分15a處。
當第二主動鰭15包括第二彎曲部分15b時，第一雜質區60與第二雜質區62之間在第二方向上的距離d可增加。因此，因第一雜質區60與第二雜質區62之間的小距離所致的故障可減少。
半導體裝置中的元件布局可應用於靜態隨機存取記憶體裝置中的單元布局。
圖9是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
參照圖9，靜態隨機存取記憶體中的單位單元可包括第一主動鰭112、第二主動鰭115、第三主動鰭117、第四主動鰭118、第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136。
第一行中的第一主動鰭112可與參照圖6所示的第一主動鰭112實質上相同或相似。第四行中的第四主動鰭118可與參照圖6所示的第四主動鰭118實質上相同或相似。第一主動鰭112及第四主動鰭118中的每一者可具有波浪形狀。
第二行中的第二主動鰭115可包括第二直線延伸部分115a及位於第二直線延伸部分115a之間的第二彎曲部分115b。多個第二主動鰭115可在第一方向上排列成彼此間隔開。
第三行中的第三主動鰭117可包括第三直線延伸部分117a及位於第三直線延伸部分117a之間的第三彎曲部分117b。多個第三主動鰭117可在第一方向上排列成彼此間隔開。
第二主動鰭115及第三主動鰭117可在第二方向上移位而不彼此對準。
第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136可在第二方向上延伸。在電晶體中，第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136的功能可分別與參照圖6所示的第一閘極結構、第二閘極結構、第三閘極結構及第四閘極結構的功能實質上相同或相似。
第一閘極結構130及第四閘極結構136可具有分別與參 照圖6所示的第一閘極結構及第四閘極結構的布局實質上相同或相似的布局。
第二閘極結構132的第一部分可與第一主動鰭112的第一直線延伸部分112a交叉。第一直線延伸部分112a中與第二閘極結構132交叉的一者可在第二方向上距第二閘極結構132的中心部分更近(當與第一直線延伸部分112a中在第一方向上的另一者相比時)。第二閘極結構132可與第二主動鰭115的第二彎曲部分115b交叉。第二閘極結構132的第二部分可延伸到第三主動鰭117。第二彎曲部分115b的彎曲方向可與在第二方向上與所述第二彎曲部分115b對應的第一彎曲部分112b的彎曲方向相同或相似。
第三閘極結構134可與第三主動鰭117的第三彎曲部分117b交叉。第三閘極結構134的第一部分可延伸到第二主動鰭115。第三閘極結構134的第二部分可與第四主動鰭118的第四直線延伸部分118a交叉。第四直線延伸部分118a中與第三閘極結構134交叉的一者可在第二方向上距第三閘極結構134的中心部分更近(當與第四直線延伸部分118a中在第一方向上的另一者相比時)。第三彎曲部分117b的彎曲方向可與在第二方向上與所述第三彎曲部分117b對應的第四彎曲部分118b的彎曲方向相同或相似。
在第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136之間的第一主動鰭112、第二主動鰭115、 第三主動鰭117及第四主動鰭118中的每一者可用作電晶體中的一者的雜質區。在一些實施例中，如參照圖6及圖7所示，第一主動鰭112、第二主動鰭115、第三主動鰭117及第四主動鰭118可分別包括凹槽。摻雜有雜質的第一外延圖案、第二外延圖案、第三外延圖案及第四外延圖案可分別形成在所述凹槽中。
由於第一主動鰭112及第四主動鰭118可具有波浪形狀，因此在第一主動鰭112及第四主動鰭118上形成的閘極結構130及136的故障可減少。由於第二主動鰭115及第三主動鰭117可具有波浪形狀，因此雜質區之間在第二方向上的距離d可增加。
圖10是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。圖11是根據本發明概念一些實施例的沿圖10所示線II-II’所截取的剖視圖。
在圖10中示出接觸插塞，而在圖11中未示出接觸插塞。
除第一主動鰭、第二主動鰭、第三主動鰭及第四主動鰭的形狀外，靜態隨機存取記憶體中的單位單元可與參照圖9所示的靜態隨機存取記憶體中的單位單元實質上相同或相似。
參照圖10及圖11，靜態隨機存取記憶體中的單位單元可包括第一主動鰭122、第二主動鰭124、第三主動鰭126、第四主動鰭128、第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136。
第一行中的第一主動鰭122可在第一方向上延伸而不具有彎曲部分。
第二行中的第二主動鰭124可包括第二直線延伸部分124a及位於第二直線延伸部分124a之間的第二彎曲部分124b。第三行中的第三主動鰭126可包括第三直線延伸部分126a及位於第三直線延伸部分126a之間的第三彎曲部分126b。第二主動鰭124及第三主動鰭126可分別與參照圖9所示的第二主動鰭115及第三主動鰭117實質上相同或相似。
第四行中的第四主動鰭128可在第一方向上延伸而不具有彎曲部分。
第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136可在第二方向上延伸。第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136的功能及排列可與參照圖6所示的第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136的功能及排列實質上相同或相似。
在第二主動鰭124中的一者上可形成有兩個第二閘極結構132。第二閘極結構132的第一部分可與第二主動鰭124的第二彎曲部分124b交叉。第二彎曲部分124b可被彎曲成使得在第二方向上從所述兩個第二閘極結構132之間的第二主動鰭124到第一主動鰭122的第七距離d7可增加。
同樣地，第三閘極結構134可與第三主動鰭126的第三彎曲部分126b交叉。在第三主動鰭126中的一者上可形成有兩個第三閘極結構134。第三彎曲部分126b可被彎曲成使得在第二方 向上從兩個第三閘極結構134之間的第三主動鰭126到第四主動鰭128的第八距離d8可增加。
在第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136之間第一主動鰭122、第二主動鰭124、第三主動鰭126及第四主動鰭128中的每一者可用作電晶體中的一者的雜質區。在一些實施例中，如參照圖6及圖7所示，第一主動鰭122、第二主動鰭124、第三主動鰭126及第四主動鰭128可分別包括凹槽。第一外延圖案140、第二外延圖案142、第三外延圖案144及第四外延圖案146(參照圖7)可分別填充所述凹槽。
第一外延圖案140及第四外延圖案146可包含矽，且可摻雜有N型雜質。第二外延圖案142及第三外延圖案144可包含矽鍺，且可摻雜有P型雜質。第一外延圖案140、第二外延圖案142、第三外延圖案144及第四外延圖案146可分別從第一主動鰭122、第二主動鰭124、第三主動鰭126及第四主動鰭128在第二方向上突出。
在一些實施例中，第二外延圖案142可形成在兩個第二閘極結構132之間的第二主動鰭124上。第一外延圖案140可形成在兩個第二閘極結構132之間的第一主動鰭122上。在第一外延圖案140及第二外延圖案142上可分別形成有第一接觸插塞150及第二接觸插塞152。第一接觸插塞150與第二接觸插塞152可不發生電短路。
可通過第一選擇性外延生長製程來形成第一外延圖案 140，使得第一外延圖案140可從第一主動鰭122在第二方向上突出，如圖11中所示。可通過第二選擇性外延生長製程來形成第二外延圖案142，使得第二外延圖案142可從第二主動鰭124在第二方向上突出，如圖11中所示。因此，當第一外延圖案140與第二外延圖案142之間的距離減小時，在第一外延圖案140與第二外延圖案142之間可發生電短路。
然而，在一些實施例中，第二主動鰭124可具有波浪形狀，因此可形成在第二閘極結構132之間的第一主動鰭122與第二主動鰭124之間的第七距離d7可增加。因此，第一外延圖案140與第二外延圖案142之間的電短路可減少。
相似地，兩個第三閘極結構134可與第三主動鰭126中的一者交叉。第三外延圖案144(參照圖7)可形成在兩個所述第三閘極結構134之間的第三主動鰭126上。第四外延圖案146(參照圖7)可形成在兩個所述第三閘極結構134之間的第四主動鰭128上。在第三外延圖案144及第四外延圖案146上可分別形成有第三接觸插塞154及第四接觸插塞156。
第三主動鰭126可具有波浪形狀，因此第三主動鰭126與第四主動鰭128之間在第二方向上的第八距離d8可增加。因此，第三外延圖案144與第四外延圖案146之間的電短路可減少。
在一些實施例中，第二外延圖案142可形成在第二主動鰭124中的一者在第一方向上的端部處。第二外延圖案142可經由第五接觸插塞158電連接到第一外延圖案140中在第二方向上 與所述第二外延圖案142對應的一者。第二外延圖案142可經由第六接觸插塞160電連接到第三閘極結構134中的相鄰一者。
相似地，第三外延圖案144可形成在第三主動鰭126中的一者在第一方向上的端部處。第三外延圖案144可經由第七接觸插塞162電連接到第四外延圖案146中在第二方向上與所述第三外延圖案144對應的一者。第三外延圖案144可經由第八接觸插塞164電連接到第二閘極結構132中的相鄰一者。
在第一閘極結構130之間的第一外延圖案140上可形成有第九接觸結構166。在第四閘極結構136之間的第四外延圖案146上可形成有第十接觸結構168。
如上所述，第二主動鰭124及第三主動鰭126可具有波浪形狀，使得外延圖案之間的電短路可減少。
圖12是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
除第一主動鰭、第二主動鰭、第三主動鰭及第四主動鰭的形狀外，靜態隨機存取記憶體中的單位單元可與參照圖6所示的靜態隨機存取記憶體中的單位單元實質上相同或相似。
參照圖12，靜態隨機存取記憶體中的單位單元可包括第一主動鰭123、第二主動鰭125、第三主動鰭127、第四主動鰭129、第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136。
第一行中的第一主動鰭123可包括第一直線延伸部分 123a及位於第一直線延伸部分123a之間的第一彎曲部分123b。
第二主動鰭125及第三主動鰭127可分別處於第二行及第三行中。第二主動鰭125及第三主動鰭127可分別與參照圖6所示的第二主動鰭114及第三主動鰭116實質上相同或相似。
第四行中的第四主動鰭129可包括第四直線延伸部分129a及位於第四直線延伸部分129a之間的第四彎曲部分129b。
第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136可在第二方向上延伸。第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136的功能可與參照圖6所示的第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136的功能實質上相同或相似。
第一閘極結構130可跨越第一主動鰭123的第一直線延伸部分123a延伸。在第一閘極結構130之間的第一主動鰭123的第一直線延伸部分123a處可形成有雜質區。
第二閘極結構132可跨越第一主動鰭123及第二主動鰭125延伸。第二閘極結構132可與第一主動鰭123的第一彎曲部分123b交叉。也就是說，第二閘極結構132可與第一彎曲部分123b交疊。第一彎曲部分123b可在使相鄰的第一主動鰭123與第二主動鰭125之間的距離增加的方向上彎曲。在第二閘極結構132之間的第一主動鰭123的第一直線延伸部分123a處可形成有雜質區。
第三閘極結構134可跨越第三主動鰭127及第四主動鰭 129延伸。第三閘極結構134可與第四主動鰭129的第四彎曲部分129b交叉。第四彎曲部分129b可在使相鄰的第三主動鰭127與第四主動鰭129之間的距離增加的方向上彎曲。在第三閘極結構134之間的第四主動鰭129的第四直線延伸部分129a處可形成有雜質區。
第四閘極結構136可跨越第四主動鰭129的第四直線延伸部分129a延伸。在第四閘極結構136之間的第四主動鰭129的第四直線延伸部分129a處可形成有雜質區。
如參照圖7所述，第一外延圖案140、第二外延圖案142、第三外延圖案144及第四外延圖案146可分別形成在閘極結構130、132、134及136之間的第一主動鰭123、第二主動鰭125、第三主動鰭127及第四主動鰭129處。如參照圖10所述，可形成第一接觸插塞150、第二接觸插塞152、第三接觸插塞154、第四接觸插塞156、第五接觸插塞158、第六接觸插塞160、第七接觸插塞162、第八接觸插塞164、第九接觸插塞166和第十接觸插塞168。
如上所述，第一主動鰭123可具有波浪形狀，使得形成在第二閘極結構132之間的第一主動鰭123與第二主動鰭125之間在第二方向上的第七距離d7可增加。因此，第一外延圖案140與第二外延圖案142之間的電短路可減少。第四主動鰭129可具有波浪形狀，使得形成在第三閘極結構134之間的第三主動鰭127與第四主動鰭129之間在第二方向上的第八距離d8可增加。因 此，第三外延圖案144與第四外延圖案146之間的電短路可減少。
圖13是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
參照圖13，靜態隨機存取記憶體中的單位單元可包括第一主動鰭123、第二主動鰭124、第三主動鰭126、第四主動鰭129、第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136。
第一行中的第一主動鰭123可包括第一直線延伸部分123a及位於第一直線延伸部分123a之間的第一彎曲部分123b。 第一主動鰭123可與參照圖12所示的第一主動鰭123實質上相同或相似。
第二行中的第二主動鰭124可包括第二直線延伸部分124a及位於第二直線延伸部分124a之間的第二彎曲部分124b。第三行中的第三主動鰭126可包括第三直線延伸部分126a及位於第三直線延伸部分126a之間的第三彎曲部分126b。第二主動鰭124及第三主動鰭126可與參照圖10所示的第二主動鰭124及第三主動鰭126實質上相同或相似。
第四行中的第四主動鰭129可包括第四直線延伸部分129a及位於第四直線延伸部分129a之間的第四彎曲部分129b。第四主動鰭129可與參照圖12所示的第四主動鰭129實質上相同或相似。
在電晶體中，第一閘極結構130、第二閘極結構132、第 三閘極結構134及第四閘極結構136的功能可分別與參照圖6所示的第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136的功能實質上相同或相似。
第一閘極結構130可跨越第一主動鰭123的第一直線延伸部分123a延伸。第一閘極結構130可與參照圖12所示的第一閘極結構130實質上相同或相似。
第二閘極結構132可跨越第一主動鰭123的第一彎曲部分123b及第二主動鰭124的第二彎曲部分124b延伸。也就是說，第二閘極結構132可與第一彎曲部分123b及第二彎曲部分124b交疊。第一彎曲部分123b及第二彎曲部分124b中的每一者可在使相鄰的第一主動鰭123與第二主動鰭124之間的距離增加的方向上彎曲。如圖13中所示，第一彎曲部分123b及第二彎曲部分124b可相對於第一方向對稱。
第三閘極結構134可跨越第三主動鰭126的第三彎曲部分126b及第四主動鰭129的第四彎曲部分129b延伸。也就是說，第三閘極結構134可與第三彎曲部分126b及第四彎曲部分129b交疊。第三彎曲部分126b及第四彎曲部分129b中的每一者可在使相鄰的第三主動鰭126與第四主動鰭129之間的距離增加的方向上彎曲。如圖13中所示，第三彎曲部分126b及第四彎曲部分129b可相對於第一方向對稱。
第四閘極結構136可跨越第四主動鰭129的第四直線延伸部分129a延伸。第四閘極結構136可與參照圖12所示的第四 閘極結構136實質上相同或相似。
如參照圖7所述，第一外延圖案、第二外延圖案、第三外延圖案及第四外延圖案可分別形成在閘極結構130、132、134及136之間的第一主動鰭123、第二主動鰭124、第三主動鰭126及第四主動鰭129處。如參照圖10所述，可形成第一接觸插塞150、第二接觸插塞152、第三接觸插塞154、第四接觸插塞156、第五接觸插塞158、第六接觸插塞160、第七接觸插塞162、第八接觸插塞164、第九接觸插塞166和第十接觸插塞168。
如上所述，第一主動鰭123及第二主動鰭124中的每一者可具有波浪形狀，使得形成在第二閘極結構132之間的第一主動鰭123與第二主動鰭124之間在第二方向上的第七距離d7可增加。第三主動鰭126及第四主動鰭129中的每一者可具有波浪形狀，使得形成在第三閘極結構134之間的第三主動鰭126與第四主動鰭129之間在第二方向上的第八距離d8可增加。
圖14是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
除第二主動鰭及第三主動鰭的形狀外，靜態隨機存取記憶體中的單位單元可與參照圖10所示的靜態隨機存取記憶體中的單位單元實質上相同或相似。
參照圖14，靜態隨機存取記憶體中的單位單元可包括第一主動鰭122、第二主動鰭172、第三主動鰭174、第四主動鰭128、第一閘極結構130、第二閘極結構132、第三閘極結構134及第四 閘極結構136。
第二行中的第二主動鰭172可包括第二直線延伸部分172a及位於第二直線延伸部分172a之間的第二彎曲部分172b。第二直線延伸部分172a可在第一方向上延伸。兩個連接的第二彎曲部分172b可形成在第二直線延伸部分172a之間。第二彎曲部分172b中的每一者可在相對於第一方向傾斜的方向上延伸。
在一些實施例中，第二主動鰭172中的一者可包括兩個第二直線延伸部分172a及位於所述兩個第二直線延伸部分172a之間的兩個鄰近的第二彎曲部分172b。所述兩個鄰近的第二彎曲部分172b可在使得其彼此對稱的方向上彎曲，且第二彎曲部分172b中的每一者可接觸相應的第二直線延伸部分172a的一端。因此，所述兩個鄰近的第二彎曲部分172b之間的接觸部分可具有尖頭(cusp)的形狀。換句話說，所述兩個鄰近的第二彎曲部分172b之間的接觸部分可為尖狀部分。
第二彎曲部分172b的接觸部分可位於第二閘極結構132之間。第二彎曲部分172b中的每一者可被彎曲成使相鄰的第一主動鰭122與第二主動鰭172之間的距離增加。第二閘極結構132可與第二彎曲部分172b交叉。
第三行中的第三主動鰭174可包括第三直線延伸部分174a及位於第三直線延伸部分174a之間的第三彎曲部分174b。第三彎曲部分174b的具有尖頭形狀的接觸部分可位於第三閘極結構134之間。第三主動鰭174可具有與第二主動鰭172的形狀實 質上相同或相似的形狀。第三彎曲部分174b中的每一者可被彎曲成使相鄰的第三主動鰭174與第四主動鰭128之間的距離增加。第三閘極結構134可與第三彎曲部分174b交叉。
如上所述，第二主動鰭172及第三主動鰭174可分別具有第二彎曲部分172b及第三彎曲部分174b。因此，外延圖案之間的電短路可減少。
圖15是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
除第一主動鰭及第四主動鰭的形狀外，靜態隨機存取記憶體中的單位單元可與參照圖12所示的靜態隨機存取記憶體中的單位單元實質上相同或相似。
參照圖15，靜態隨機存取記憶體中的單位單元可包括第一主動鰭170、第二主動鰭125、第三主動鰭127、第四主動鰭176、第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136。
第一行中的第一主動鰭170可在第一方向上延伸，且可包括第一直線延伸部分170a及第一彎曲部分170b。在一些實施例中，兩個第一彎曲部分170b的端可彼此接觸。因此，所述兩個第一彎曲部分170b之間的接觸部分可具有尖頭的形狀。第一彎曲部分170b的接觸部分可位於第二閘極結構132之間。第一彎曲部分170b可在使相鄰的第一主動鰭170與第二主動鰭125之間的距離增加的方向上彎曲。第二閘極結構132可與第一彎曲部分170b交 叉。
第四行中的第四主動鰭176可在第一方向上延伸，且可包括第四直線延伸部分176a及第四彎曲部分176b。第四主動鰭176可具有與第一主動鰭170的形狀實質上相同或相似的形狀。第四彎曲部分176b可在使相鄰的第三主動鰭127與第四主動鰭176之間的距離增加的方向上彎曲。第三閘極結構134可與第四彎曲部分176b交叉。
如上所述，第一主動鰭170及第四主動鰭176可分別具有第一彎曲部分170b及第四彎曲部分176b。因此，外延圖案之間的電短路可減少。
圖16是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
參照圖16，靜態隨機存取記憶體中的單位單元可包括第一主動鰭170、第二主動鰭172、第三主動鰭174、第四主動鰭176、第一閘極結構130、第二閘極結構132、第三閘極結構134及第四閘極結構136。
第一行中的第一主動鰭170及第四行中的第四主動鰭176可與參照圖15所示的第一行中的第一主動鰭170及第四行中的第四主動鰭176實質上相同或相似。
第二行中的第二主動鰭172及第三行中的第三主動鰭174可與參照圖14所示的第二行中的第二主動鰭172及第三行中的第三主動鰭174實質上相同或相似。
第一主動鰭170、第二主動鰭172、第三主動鰭174及第四主動鰭176可分別具有第一彎曲部分170b、第二彎曲部分172b、第三彎曲部分174b及第四彎曲部分176b。因此，外延圖案之間的電短路可減少。
圖17是示出根據本發明概念一些實施例的靜態隨機存取記憶體的單元布局的平面圖。
參照圖17，靜態隨機存取記憶體中的單位單元可包括第一主動鰭180、第二主動鰭125、第三主動鰭127、第四主動鰭182、第一閘極結構190、第二閘極結構192、第三閘極結構194及第四閘極結構196。
第一行中的第一主動鰭180及第四行中的第四主動鰭182可在第一方向上延伸。
第二行中的第二主動鰭125及第三行中的第三主動鰭127可分別與參照圖6所示的第二行中的第二主動鰭125及第三行中的第三主動鰭127實質上相同或相似。也就是說，第一主動鰭180、第二主動鰭125、第三主動鰭127及第四主動鰭182中的每一者可具有直線形狀而不具有彎曲部分。
第一閘極結構190可與第一主動鰭180交叉。第一閘極結構190可包括在第二方向上延伸的第一延伸部分190a及位於第一延伸部分190a之間的第一彎曲部分190b。第一彎曲部分190b可在相對於第二方向傾斜的方向上彎曲。第一延伸部分190a可垂直於第一主動鰭180，且第一彎曲部分190b可與第一主動鰭180 之間的隔離區交疊。
第二閘極結構192可與第一主動鰭180及第二主動鰭125交叉。第二閘極結構192可延伸到第三主動鰭127。第二閘極結構192可包括在第二方向上延伸的第二延伸部分192a及位於第二延伸部分192a之間的第二彎曲部分192b。
第二延伸部分192a可垂直於第一主動鰭180及第二主動鰭125中的每一者。第二彎曲部分192b可與第一主動鰭180及第二主動鰭125之間的隔離區交疊。
第三閘極結構194可與第三主動鰭127及第四主動鰭182交叉。第三閘極結構194可延伸到第二主動鰭125。第三閘極結構194可包括在第二方向上延伸的第三延伸部分194a及位於第三延伸部分194a之間的第三彎曲部分194b。第三彎曲部分194b可在相對於第二方向傾斜的方向上彎曲。
第三延伸部分194a可垂直於第三主動鰭127及第四主動鰭182。第三彎曲部分194b可與第三主動鰭127及第四主動鰭182之間的隔離區交疊。
第四閘極結構196可與第四主動鰭182交叉。第四閘極結構196可包括在第二方向上延伸的第四延伸部分196a及位於第四延伸部分196a之間的第四彎曲部分196b。第四彎曲部分196b可在相對於第二方向傾斜的方向上彎曲。第四延伸部分196a可與第四主動鰭182垂直交疊，且第四彎曲部分196b可與第四主動鰭182之間的隔離區交疊。
在第一閘極結構至第四閘極結構190、192、194及196之間的第一主動鰭180、第二主動鰭125、第三主動鰭127及第四主動鰭182上可形成有凹槽。第一外延圖案、第二外延圖案、第三外延圖案及第四外延圖案可分別填充所述凹槽。
在第二閘極結構192之間的第一主動鰭180的第一部分與第二主動鰭125的第二部分可在第一方向上相對於彼此移位。第一部分與第二部分之間在傾斜方向上的長度d9可增加。因此，在第一部分及第二部分中第一外延圖案與第二外延圖案之間的電短路可減少。
在第三閘極結構194之間的第三主動鰭127的第三部分與第四主動鰭182的第四部分可在第一方向上相對於彼此移位。第三部分與第四部分之間在傾斜方向上的長度d10可增加。因此，在第三部分及第四部分中第三外延圖案與第四外延圖案之間的電短路可減少。
除非另有定義，否則本文中所使用的所有用語(包括技術用語及科學用語)具有與本發明概念所屬的領域中的普通技術人員通常所理解的含義相同的含義。應進一步理解，例如常用字典中所定義的用語等用語應被解釋為具有與其在相關領域的背景中的含義相一致的含義，且不應被解釋為具有理想化或過度形式化的意義，除非本文中明確如此定義。
儘管已參照本發明概念的一些實施例具體示出及闡述了本發明概念，然而所屬領域中的技術人員將易於瞭解，在不本質 上背離本發明概念的新穎教示內容及優點的條件下，可作出眾多修改。因此，所有此類修改均旨在包含在本發明概念的範圍內。因此，應理解，上述內容是對一些實施例的說明，而不應被解釋為僅限於所公開的具體實施例，且對所公開實施例的修改以及其他實施例均旨在包含在以上申請專利範圍的範圍內。
12:第一主動鰭
12a:直線延伸部分
12b:彎曲部分
14:第二主動鰭
16:隔離層
30:閘極結構
40:第一部分
42:第二部分
d1:第一距離
d2:第二距離
A:半導體裝置的部分

Claims (20)

  1. 一種半導體裝置，包括：基底；第一鰭，設置在所述基底上，且包括第一部分、第二部分及第三部分，所述第一鰭的所述第二部分被設置在所述第一鰭的所述第一部分與所述第一鰭的所述第三部分之間；第二鰭，設置在所述基底上；第一隔離，設置在所述基底上，且設置在所述第一鰭和所述第二鰭之間；第一閘極，設置在所述第一鰭的所述第一部分及所述第一隔離上；第二閘極，設置在所述第一鰭的所述第三部分、所述第二鰭及所述第一隔離上；第一外延圖案，設置在所述第一鰭上；以及第二外延圖案，設置在所述第二鰭上，其中所述第二鰭實質上為直的，且實質上與所述第一鰭的所述第一部分及所述第一鰭的所述第三部分平行，所述第一鰭的所述第一部分實質上與所述第一鰭的所述第三部分平行，所述第一鰭的所述第一部分實質上垂直於所述第一閘極，所述第一鰭的所述第三部分實質上垂直於所述第二閘極，且所述第一鰭的所述第二部分相對於所述第一鰭的所述第一部 分及相對於所述第一鰭的所述第三部分傾斜地傾斜。
  2. 如申請專利範圍第1項所述的半導體裝置，更包括：第三鰭，設置在所述基底上；第二隔離，設置在所述基底上，且設置在所述第二鰭與所述第三鰭之間；第三閘極，設置在所述第三鰭和所述第二隔離上；以及第三外延圖案，設置在所述第三鰭上。
  3. 如申請專利範圍第2項所述的半導體裝置，更包括：第四鰭，設置在所述基底上，且包括第一部分、第二部分及第三部分，所述第四鰭的所述第二部分被設置在所述第四鰭的所述第一部分與所述第四鰭的所述第三部分之間；第三隔離，設置在所述基底上，且設置在所述第三鰭和所述第四鰭之間；第四閘極，設置在所述第四鰭的所述第三部分及所述第三隔離上；以及第四外延圖案，設置在所述第四鰭上，其中所述第三閘極設置在所述第三隔離及所述第四鰭的所述第一部分上。
  4. 如申請專利範圍第3項所述的半導體裝置，其中所述第三鰭實質上為直的，且所述第四鰭的所述第二部分相對於所述第四鰭的所述第一部分及相對於所述第四鰭的所述第三部分傾斜地傾斜。
  5. 如申請專利範圍第3項所述的半導體裝置，其中N型電晶體形成在所述第一鰭和所述第四鰭上，且P型電晶體形成在所述第二鰭和所述第三鰭上。
  6. 如申請專利範圍第1項所述的半導體裝置，其中所述第一鰭的所述第一部分及所述第一鰭的所述第二部分形成鈍角，且所述第一鰭的所述第二部分及所述第一鰭的所述第三部分形成鈍角。
  7. 如申請專利範圍第1項所述的半導體裝置，其中所述第一鰭的所述第二部分的一端接觸所述第一閘極，且所述第一鰭的所述第二部分的其他端接觸所述第二閘極。
  8. 一種半導體裝置，包括：基底；第一鰭，設置在所述基底上，且包括第一部分、第二部分及第三部分，所述第一鰭的所述第二部分被設置在所述第一鰭的所述第一部分與所述第一鰭的所述第三部分之間；第二鰭，設置在所述基底上；第三鰭，設置在所述基底上；第四鰭，設置在所述基底上，且包括第一部分、第二部分及第三部分，所述第四鰭的所述第二部分被設置在所述第四鰭的所述第一部分與所述第四鰭的所述第三部分之間；第一隔離，設置在所述基底上，且設置在所述第一鰭和所述第二鰭之間； 第二隔離，設置在所述基底上，且設置在所述第二鰭與所述第三鰭之間；第三隔離，設置在所述基底上，且設置在所述第三鰭和所述第四鰭之間；第一閘極，設置在所述第一鰭的所述第一部分及所述第一隔離上；第二閘極，設置在所述第一鰭的所述第三部分、所述第二鰭及所述第一隔離上；第三閘極，設置在所述第三鰭、所述第四鰭的所述第一部分和所述第三隔離上；第四閘極，設置在所述第四鰭的所述第三部分及所述第三隔離上；第一外延圖案，設置在所述第一鰭上；第二外延圖案，設置在所述第二鰭上；第三外延圖案，設置在所述第三鰭上；以及第四外延圖案，設置在所述第四鰭上，其中所述第二鰭實質上為直的，所述第三鰭實質上為直的，所述第一鰭的所述第一部分實質上與所述第一鰭的所述第三部分平行，且實質上與所述第二鰭和所述第三鰭平行，所述第四鰭的所述第一部分實質上與所述第四鰭的所述第三部分平行，且實質上與所述第二鰭和所述第三鰭平行， 所述第一鰭的所述第一部分實質上垂直於所述第一閘極，所述第一鰭的所述第三部分實質上垂直於所述第二閘極，所述第四鰭的所述第一部分實質上垂直於所述第三閘極，所述第四鰭的所述第三部分實質上垂直於所述第四閘極，所述第一鰭的所述第二部分相對於所述第一鰭的所述第一部分及相對於所述第一鰭的所述第三部分傾斜地傾斜，所述第四鰭的所述第二部分相對於所述第四鰭的所述第一部分及相對於所述第四鰭的所述第三部分傾斜地傾斜，在所述第一鰭上的所述第一閘極為第一通道電晶體的閘極，在所述第一鰭上的所述第二閘極為第一下拉電晶體的閘極，在所述第二鰭上的所述第二閘極為第一上拉電晶體的閘極，在所述第三鰭上的所述第三閘極為第二上拉電晶體的閘極，在所述第四鰭上的所述第三閘極為第二下拉電晶體的閘極，且在所述第四鰭上的所述第四閘極為第二通道電晶體的閘極。
  9. 如申請專利範圍第8項所述的半導體裝置，其中所述第一鰭的所述第二部分的一端接觸所述第一閘極，且所述第一鰭的所述第二部分的其他端接觸所述第二閘極，且所述第四鰭的所述第二部分的一端接觸所述第三閘極，且所述第四鰭的所述第二部分的其他端接觸所述第四閘極。
  10. 如申請專利範圍第8項所述的半導體裝置，其中所述第一鰭的所述第二部分上沒有設置閘極，且 所述第四鰭的所述第二部分上沒有設置閘極。
  11. 如申請專利範圍第8項所述的半導體裝置，更包括：第一絕緣夾層，設置在所述第一隔離上；第二絕緣夾層，設置在所述第二隔離上；以及第三絕緣夾層，設置在所述第三隔離上，其中所述第一絕緣夾層的一部分設置在所述第二閘極和所述第四閘極之間。
  12. 如申請專利範圍第8項所述的半導體裝置，其中所述第一鰭的所述第一部分及所述第一鰭的所述第二部分形成鈍角，所述第一鰭的所述第二部分及所述第一鰭的所述第三部分形成鈍角，所述第四鰭的所述第一部分及所述第四鰭的所述第二部分形成鈍角，且所述第四鰭的所述第二部分及所述第四鰭的所述第三部分形成鈍角。
  13. 如申請專利範圍第8項所述的半導體裝置，其中所述第一外延圖案和所述第四外延圖案中的每一者摻雜有N型雜質，且所述第二外延圖案和所述第三外延圖案中的每一者摻雜有P型雜質。
  14. 如申請專利範圍第8項所述的半導體裝置，其中所述第一閘極和所述第三閘極中只有一者與所述第二鰭接觸，且所述第二閘極和所述第四閘極中只有一者與所述第三鰭接 觸。
  15. 如申請專利範圍第8項所述的半導體裝置，其中所述第一鰭的所述第二部分實質上與所述第四鰭的所述第二部分平行，所述第一閘極和所述第三閘極在第一直線上，且所述第二閘極和所述第四閘極在第二直線上。
  16. 一種半導體裝置，包括：基底；第一鰭，設置在所述基底上，且包括第一部分、第二部分及第三部分，所述第一鰭的所述第二部分被設置在所述第一鰭的所述第一部分與所述第一鰭的所述第三部分之間；第二鰭，設置在所述基底上；第三鰭，設置在所述基底上；第四鰭，設置在所述基底上，且包括第一部分、第二部分及第三部分，所述第四鰭的所述第二部分被設置在所述第四鰭的所述第一部分與所述第四鰭的所述第三部分之間；第一隔離，設置在所述基底上，且設置在所述第一鰭和所述第二鰭之間；第二隔離，設置在所述基底上，且設置在所述第二鰭與所述第三鰭之間；第三隔離，設置在所述基底上，且設置在所述第三鰭和所述第四鰭之間；第一閘極，設置在所述第一鰭的所述第一部分及所述第一隔 離上；第二閘極，設置在所述第一鰭的所述第三部分、所述第二鰭及所述第一隔離上；第三閘極，設置在所述第三鰭、所述第四鰭的所述第一部分和所述第三隔離上；第四閘極，設置在所述第四鰭的所述第三部分及所述第三隔離上；第一外延圖案，設置在所述第一鰭上；第二外延圖案，設置在所述第二鰭上；第三外延圖案，設置在所述第三鰭上；以及第四外延圖案，設置在所述第四鰭上，其中所述第二鰭實質上為直的，所述第三鰭實質上為直的，所述第一鰭的所述第一部分實質上與所述第一鰭的所述第三部分平行，且實質上與所述第二鰭和所述第三鰭平行，所述第四鰭的所述第一部分實質上與所述第四鰭的所述第三部分平行，且實質上與所述第二鰭和所述第三鰭平行，所述第一鰭的所述第一部分實質上垂直於所述第一閘極，所述第一鰭的所述第三部分實質上垂直於所述第二閘極，所述第四鰭的所述第一部分實質上垂直於所述第三閘極，所述第四鰭的所述第三部分實質上垂直於所述第四閘極，所述第一鰭的所述第二部分相對於所述第一鰭的所述第一部 分及相對於所述第一鰭的所述第三部分傾斜地傾斜，所述第四鰭的所述第二部分相對於所述第四鰭的所述第一部分及相對於所述第四鰭的所述第三部分傾斜地傾斜，所述第一鰭的所述第二部分實質上與所述第四鰭的所述第二部分平行，所述第一閘極和所述第三閘極在第一直線上，且所述第二閘極和所述第四閘極在第二直線上。
  17. 如申請專利範圍第16項所述的半導體裝置，其中所述第一閘極沒有接觸所述第二鰭，且所述第四閘極沒有接觸所述第三鰭。
  18. 如申請專利範圍第16項所述的半導體裝置，其中所述第一閘極接觸在所述第一鰭的所述第一部分和所述第一鰭的所述第二部分之間的彎曲點。
  19. 如申請專利範圍第16項所述的半導體裝置，其中所述半導體裝置為靜態隨機存取記憶體裝置。
  20. 如申請專利範圍第16項所述的半導體裝置，其中所述第一鰭的所述第一部分及所述第一鰭的所述第二部分形成鈍角，所述第一鰭的所述第二部分及所述第一鰭的所述第三部分形成鈍角，所述第四鰭的所述第一部分及所述第四鰭的所述第二部分形成鈍角，且所述第四鰭的所述第二部分及所述第四鰭的所述第三部分形 成鈍角。
TW107126943A 2017-09-12 2018-08-02 具有彎曲部的半導體裝置 TWI771465B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0116803 2017-09-12
??10-2017-0116803 2017-09-12
KR1020170116803A KR102494918B1 (ko) 2017-09-12 2017-09-12 반도체 소자

Publications (2)

Publication Number Publication Date
TW201914020A TW201914020A (zh) 2019-04-01
TWI771465B true TWI771465B (zh) 2022-07-21

Family

ID=65632216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126943A TWI771465B (zh) 2017-09-12 2018-08-02 具有彎曲部的半導體裝置

Country Status (5)

Country Link
US (2) US20190081168A1 (zh)
KR (1) KR102494918B1 (zh)
CN (1) CN109494221B (zh)
SG (1) SG10201807506VA (zh)
TW (1) TWI771465B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211493B2 (en) * 2019-06-18 2021-12-28 Samsung Electronics Co., Ltd. Apparatus and method of modulating threshold voltage for fin field effect transistor (FinFET) and nanosheet FET
US11791336B2 (en) * 2020-02-19 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bent fin devices
CN113451208B (zh) * 2020-03-24 2024-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US687460A (en) * 1900-06-28 1901-11-26 Summer Kotler And Scheiner Strip point-setting for jewelry.
US20070171700A1 (en) * 2006-01-23 2007-07-26 Freescale Semiconductor, Inc. Electronic device including a static-random-access memory cell and a process of forming the electronic device
US20080308880A1 (en) * 2007-06-15 2008-12-18 Kabushiki Kaisha Toshiba Semiconductor device
US20100308419A1 (en) * 2009-06-05 2010-12-09 Texas Instruments Incorporated SRAM Cell with T-Shaped Contact
TW201330181A (zh) * 2012-01-12 2013-07-16 Taiwan Semiconductor Mfg 靜態隨機存取記憶體單元以及靜態隨機存取記憶體單元陣列

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241204A (en) 1990-07-25 1993-08-31 Sony Corporation Semiconductor memory
JP3684232B2 (ja) * 2003-04-25 2005-08-17 株式会社東芝 半導体装置
US6867460B1 (en) 2003-11-05 2005-03-15 International Business Machines Corporation FinFET SRAM cell with chevron FinFET logic
JP2006245083A (ja) 2005-03-01 2006-09-14 Seiko Epson Corp 半導体集積回路
KR20070023458A (ko) 2005-08-24 2007-02-28 삼성전자주식회사 풀 씨모스형 에스램 셀
JP2007266377A (ja) 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置
KR100785018B1 (ko) * 2006-06-09 2007-12-12 삼성전자주식회사 핀들에 비스듬한 각도로 신장하는 제어 게이트 전극을 갖는비휘발성 메모리 소자
JP2009130238A (ja) 2007-11-27 2009-06-11 Fujitsu Microelectronics Ltd 半導体装置
US7985990B2 (en) 2008-08-12 2011-07-26 Texas Instruments Incorporated Transistor layout for manufacturing process control
US7915112B2 (en) * 2008-09-23 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stress film for mobility enhancement in FinFET device
CN101989456B (zh) 2009-08-07 2012-11-28 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器
US8796777B2 (en) * 2009-09-02 2014-08-05 Qualcomm Incorporated Fin-type device system and method
US8258572B2 (en) * 2009-12-07 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with FinFETs having multiple fins
US9362290B2 (en) * 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
FR2958077B1 (fr) 2010-03-26 2013-11-15 Commissariat Energie Atomique Cellule memoire sram a quatre transistors munis d'une contre-electrode
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US9012287B2 (en) 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
JP2014225566A (ja) * 2013-05-16 2014-12-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP6244699B2 (ja) 2013-07-08 2017-12-13 富士通セミコンダクター株式会社 半導体装置
KR102072410B1 (ko) * 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR20150058597A (ko) 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9331072B2 (en) 2014-01-28 2016-05-03 Samsung Electronics Co., Ltd. Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same
KR102171023B1 (ko) 2014-07-21 2020-10-29 삼성전자주식회사 반도체 소자 제조방법
KR20160030794A (ko) * 2014-09-11 2016-03-21 삼성전자주식회사 반도체 소자의 제조 방법
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102262834B1 (ko) * 2014-12-24 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102287398B1 (ko) * 2015-01-14 2021-08-06 삼성전자주식회사 반도체 장치
US9496399B2 (en) 2015-04-02 2016-11-15 International Business Machines Corporation FinFET devices with multiple channel lengths
US9722050B2 (en) * 2015-09-04 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102480447B1 (ko) * 2015-11-20 2022-12-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10497701B2 (en) * 2015-12-16 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9899526B2 (en) * 2016-01-15 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US687460A (en) * 1900-06-28 1901-11-26 Summer Kotler And Scheiner Strip point-setting for jewelry.
US20070171700A1 (en) * 2006-01-23 2007-07-26 Freescale Semiconductor, Inc. Electronic device including a static-random-access memory cell and a process of forming the electronic device
US20080308880A1 (en) * 2007-06-15 2008-12-18 Kabushiki Kaisha Toshiba Semiconductor device
US20100308419A1 (en) * 2009-06-05 2010-12-09 Texas Instruments Incorporated SRAM Cell with T-Shaped Contact
TW201330181A (zh) * 2012-01-12 2013-07-16 Taiwan Semiconductor Mfg 靜態隨機存取記憶體單元以及靜態隨機存取記憶體單元陣列

Also Published As

Publication number Publication date
KR102494918B1 (ko) 2023-02-02
TW201914020A (zh) 2019-04-01
CN109494221A (zh) 2019-03-19
KR20190029360A (ko) 2019-03-20
SG10201807506VA (en) 2019-04-29
US20210119036A1 (en) 2021-04-22
US20190081168A1 (en) 2019-03-14
US11784255B2 (en) 2023-10-10
CN109494221B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US10224331B2 (en) Semiconductor device
US11784255B2 (en) Semiconductor devices with bent portions
US8130529B2 (en) Semiconductor device
CN108511524B (zh) 半导体器件及用于制造其的方法
US9449970B2 (en) Semiconductor devices and methods of forming the same
KR20150015187A (ko) 반도체 장치 및 그 제조 방법
JP2007116049A (ja) 半導体装置
TWI689080B (zh) 記憶體裝置
KR102582771B1 (ko) 멀티 게이트 vfet에 기초한 셀 아키텍쳐
US20190035782A1 (en) Decoupling capacitor
US10497804B2 (en) Vertical semiconductor device
CN113437071B (zh) 半导体存储装置及其制作工艺
US11508718B2 (en) Semiconductor device
TW202205675A (zh) 半導體元件
CN215342597U (zh) 半导体存储装置
KR100709431B1 (ko) ６ｆ２ 셀 구조를 포함하는 반도체 소자
US11398481B2 (en) Inverter cell structure and forming method thereof
CN215342596U (zh) 半导体存储装置
US11670631B2 (en) Semiconductor device
US11696440B2 (en) Nonvolatile memory device
US20230328964A1 (en) Semiconductor device
US20230422486A1 (en) Semiconductor device and method of fabricating the same
US20200343364A1 (en) Semiconductor device including gate pattern and manufacturing method thereof
KR20230065598A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN113471194A (zh) 半导体存储装置