CN109427397A - 基于子块位置操作存储器装置的方法和相关存储器系统 - Google Patents

基于子块位置操作存储器装置的方法和相关存储器系统 Download PDF

Info

Publication number
CN109427397A
CN109427397A CN201810796330.4A CN201810796330A CN109427397A CN 109427397 A CN109427397 A CN 109427397A CN 201810796330 A CN201810796330 A CN 201810796330A CN 109427397 A CN109427397 A CN 109427397A
Authority
CN
China
Prior art keywords
block
sub
wordline
memory
precharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810796330.4A
Other languages
English (en)
Other versions
CN109427397B (zh
Inventor
朴世桓
金完东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109427397A publication Critical patent/CN109427397A/zh
Application granted granted Critical
Publication of CN109427397B publication Critical patent/CN109427397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

本公开提供了一种存储器装置、一种存储器系统以及一种操作存储器装置的方法。所述存储器装置可包括操作性地连接至共源极线和多条位线的存储器块，其中存储器块包括相对于共源极线和所述多条位线在存储器块中各自具有对应的位置的第一子块和第二子块。可通过从存储器装置外部接收命令和地址来操作存储器装置，并且基于包括被构造为响应于地址而被激活的字线的第一子块或第二子块的对应的位置，利用经过存储器块的第一预充电路径或者经过存储器块的第二预充电路径，响应于命令对存储器块执行预充电操作。

Description

基于子块位置操作存储器装置的方法和相关存储器系统
相关申请的交叉引用
本申请要求于2017年9月15日在韩国知识产权局提交的韩国专利申请No.10-2017-0113343的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本发明构思涉及一种操作存储器装置的方法，并更具体地说，涉及一种操作包括三维非易失性存储器单元阵列的存储器装置的方法，所述方法包括再充电操作、编程操作和读操作。
背景技术
研究了具有三维阵列结构的半导体存储器装置，以更有效地管理比常规二维阵列结构更大的存储器块。例如，可以在子块单元上执行存储器操作。具体地说，最近，提出了一种半导体存储器装置，它能够支持在子块单元中执行擦除操作的部分擦除操作。
发明内容
根据本发明构思的实施例可提供一种基于子块位置操作存储器装置的方法以及相关存储器系统和装置。根据这些实施例，存储器装置可包括操作性地连接至共源极线和多条位线的存储器块，其中所述存储器块包括相对于共源极线和所述多条位线在存储器块中各自具有对应的位置的第一子块和第二子块。可通过从存储器装置外部接收命令和地址来操作存储器装置，并且基于包括被构造为响应于地址而被激活的字线的第一子块或第二子块的对应的位置，利用经过存储器块的第一预充电路径或者经过存储器块的第二预充电路径，响应于命令对存储器块执行预充电操作。
在一些实施例中，存储器块可具有至少两个子块，其中所述存储器块可连接至被构造为控制与共源极线的连接的多条地选择线，并且可连接至被构造为控制与多条位线的连接的多条串选择线。可通过从存储器装置外部接收编程命令对存储器装置编程。可以确定被构造为响应于编程命令激活存储器单元的多条选择的字线是被包括在第一子块中还是被包括在第二子块中，以提供选择的编程子块。响应于确定所述多条选择的字线被包括在第一子块中，可利用在从所述多条地选择线朝着所述多条串选择线的第一方向上延伸的多条第一选择的字线的第一次序执行编程操作，并且响应于确定所述多条选择的字线被包括在第二子块中，可利用在从所述多条串选择线朝着所述多条地选择线的第二方向上延伸的多条第二选择的字线的第二次序执行编程操作。
在一些实施例中，一种存储器系统可包括存储器装置，其包括具有至少两个子块的存储器块，所述至少两个子块中的每一个可包括多个存储器单元，并且所述至少两个子块可连接至被构造为控制与共源极线的连接的多条地选择线，并且所述至少两个子块可连接至被构造为控制与多条位线的连接的多条串选择线。存储器控制器可被构造为根据连接至进行在存储器块上执行的编程操作或读操作的至少一条选择字线的子块的位置，经所述多条位线控制第一预充电操作和经共源极线控制第二预充电操作。
附图说明
通过以下结合附图的详细描述将更清楚地理解本发明构思的实施例，其中：
图1A和图1B显示了示意性地示出根据本发明构思的一个实施例的存储器系统的框图；
图2显示了示出包括在图1A的存储器系统中的存储器装置的示例的框图；
图3显示了包括在图2的存储器装置中的存储器单元阵列的示例；
图4显示了示出包括在图2的存储器单元阵列中的存储器块的示例的电路图；
图5A和图5B分别显示了示出包括在图2的存储器单元阵列中的存储器块的另一示例的电路图；
图6A和图6B显示了图5A和图5B的存储器块的透视图；
图7A至图7C显示了示出包括在存储器块中的子块的各个实施例的示图，图7D显示了用于解释将在图7C的存储器块中编程的数据位的示图；
图8A和图8B显示了用于解释当存储器装置支持部分擦除操作时作为编程操作的干扰的一部分的示图；
图9显示了示出根据本发明构思的实施例的存储器操作的流程图；
图10显示了用于示意性地解释图9中的操作S110的流程图；
图11A和图11B是用于解释通过第一预充电路径执行预充电操作的情况的示图；
图12A和图12B是用于解释通过第二预充电路径执行预充电操作的情况的示图；
图13A和图13B示出了用于描述针对根据本发明构思的存储器装置的预充电操作定义子块的位置的参考的实施例的示图；
图14A至图14C示出了用于描述针对根据本发明构思的存储器装置的预充电操作定义子块的位置的参考的实施例的示图；
图15示出了用于解释根据子块的位置的编程方法的流程图；
图16显示了用于示意性地示出图15的操作S210的流程图；
图17显示了示出用于解释根据本发明构思的实施例的编程操作的单元串的示图；
图18A至图18C示出了用于解释应用了图17的实施例的各个关于编程操作的实施例的示图；
图19A至图19C示出了用于描述针对根据本发明构思的实施例的存储器装置的编程操作定义子块的位置的参考的实施例的示图；
图20A至图20E示出了用于描述针对根据本发明构思的另一实施例的存储器装置的编程操作定义子块的位置的参考的实施例的示图；
图21示出了用于解释根据本发明构思的实施例的预充电操作和编程操作的流程图；
图22示出了根据本发明构思的实施例的存储器控制器的框图；以及
图23显示了示出包括根据本发明构思的实施例的存储器系统的计算系统的框图。
具体实施方式
下文中，将参照附图详细描述本发明构思的实施例。应该理解，如本文所用，术语“邻近”包括其中一个子块(或者一组子块)紧挨着诸如源选择线或地选择线的特定结构使得在所述子块(或者一组子块)与所述特定结构之间不存在另一子块(或者一组子块)的布置方式。例如，在一些实施例中，可将一组子块定义为邻近于驱动该组子块的源选择线，即使该组中的子块中的一些可更靠近地选择线。
图1A和图1B显示了示意性地示出根据本发明构思的一个实施例的存储器系统1A和1B的框图。
参照图1A，存储器系统1A可包括存储器控制器10A和存储器装置20A。存储器控制器10A可控制存储器装置20A的存储器操作。在一个实施例中，存储器控制器10A提供地址ADDR、命令CMD和控制信号CTRL，以在存储器装置20A上执行编程(或写)操作、读操作和擦除操作。存储器装置20A可包括存储器单元阵列22A，存储器单元阵列22A可包括多条字线与多条位线交叉的多个存储器单元。此外，存储器单元阵列22A可包括字线、至少一条串选择线和至少一条地选择线，并且可包括多个存储器块。
存储器单元阵列22A的存储器单元可为三维竖直存储器单元，并且存储器单元阵列22A的存储器块中的每一个可包括至少两个子块。在一个实施例中，子块的单元可对应于其上可执行部分擦除操作的块单元。
在一个实施例中，存储器单元可为闪速存储器单元，并且存储器单元阵列22可为NAND闪速存储器单元阵列。下文中，将详细描述其中存储器单元是闪速存储器单元的本发明构思的实施例。
根据本发明构思的一个实施例的存储器控制器10A可包括基于子块位置的控制模块12A(下文中称作控制模块)。控制模块12A可基于连接至将进行存储器操作的字线的子块的位置来控制存储器装置20A的存储器操作。控制模块12A可为包括模拟电路和/或数字电路的硬件块，或者可为包括多个通过存储器控制器10A执行的命令的软件块。
在一个实施例中，在控制通过存储器装置20A执行以将数据编程至存储器单元阵列22A的存储器单元或者从存储器单元中读数据的预充电操作的过程中，控制模块12A可根据连接至将对其进行存储器操作的字线的子块的位置控制预充电操作。在一个实施例中，为了控制预充电操作，控制模块12A可确定连接至将进行存储器操作的字线的子块是邻近于连接至存储器块的串选择线或者还是邻近于连接至存储器块的地选择线，并且可根据结果选择不同的预充电路径。存储器控制器10A按照以上方式控制预充电操作，并且随后可控制通过存储器装置20A执行的编程操作或读操作。
另外，在一个实施例中，当控制通过存储器装置20A执行的编程操作时，控制模块12A可基于根据连接至将对其进行存储器操作的字线的子块的位置改变的编程次序控制编程操作。在一个实施例中，为了控制编程操作，控制模块12A可确定连接至将进行存储器操作的字线的子块是邻近于连接至存储器块的串选择线或者是邻近于连接至存储器块的地选择线，并且根据结果选择不同的编程次序。
当支持部分擦除操作时，根据本发明构思的存储器系统1A在根据连接至将进行存储器操作的字线的子块的位置确定的不同的存储器操作方法中有效地执行存储器操作，因此可提高数据可靠性。
参照图1B，与图1A不同，控制模块24B可包括在存储器装置20B中。此外，控制模块24B可按照各种逻辑形式实施。例如，可在存储器装置20B的控制逻辑的功能中包括控制模块24B。控制模块24B可进行控制，以根据连接至将进行存储器操作的字线的子块的位置选择操作模式，并且基于选择的操作模式，存储器装置20B执行存储器操作(例如，预充电操作或编程操作)。
图2显示了示出包括在图1A的存储器系统中的存储器装置100的示例的框图。
参照图2，存储器装置100可包括控制逻辑110、页缓冲器电路120、数据输入-输出电路130、电压产生器140、行解码器150和存储器单元阵列160。存储器单元阵列160可经字线WL、地选择线GSL、串选择线SSL连接至行解码器150，并且可经位线BL连接至数据输入-输出电路130。存储器单元阵列160可包括多个存储器块。
存储器单元阵列160可包括多个单元串。单元串中的每一个可在竖直方向或水平方向上形成沟道。在存储器单元阵列160中，多条字线可在竖直方向上堆叠。字线中的每一条可构成包括在单元串中的每一个中的存储器单元的控制栅极。在这种情况下，存储器单元的沟道可在竖直方向上形成。根据存储器单元阵列160的排列方式，可分离地选择共享特定位线BL的各个单元串。分离地选择的单元串可连接至电分离的多条地选择线GSL。
行解码器150可对从图1A所示的存储器控制器10A接收到的地址解码，以选择存储器单元阵列160的任一条字线WL。行解码器150可为存储器单元阵列160的选择的字线提供由电压产生器140提供的字线电压。例如，在编程操作中，行解码器150可将编程电压施加至选择的字线，并且将通过电压施加至未选择的字线。在一个实施例中，在各个存储器操作期间，行解码器150可将选择电压提供至串选择线SSL和地选择线GSL。
页缓冲器电路120可根据由控制逻辑110执行的操作作为写驱动器或者读出放大器操作。在编程操作期间，页缓冲器电路120可将对应于将待编程的数据的电压提供至存储器单元阵列160的位线BL。在读操作期间，页缓冲器电路120可通过位线BL读出存储在针对读操作选择的存储器单元中的数据，并且将所述数据提供至数据输入-输出电路130。
数据输入-输出电路130可通过数据线DL连接至页缓冲器电路120，并且可将输入数据DATA供应至页缓冲器电路120，或者将通过页缓冲器电路120提供的数据DATA输出至外部。数据输入-输出电路130可将输入地址或命令提供至控制逻辑110或行解码器150。
控制逻辑110可响应于由数据输入-输出电路130发送的命令(例如，从图1A的存储器控制器10A接收到的命令CMD)控制编程操作、读操作和擦除操作。在一个实施例中，当存储器装置100执行预充电操作时，控制逻辑110可根据连接至由数据输入-输出电路130发送的地址(例如，从图1A的存储器控制器10A接收到的地址ADDR)对应的至少一条选择的字线的子块的位置，按照各个预充电路径控制预充电操作。另外，当存储器装置100执行编程操作时，控制逻辑110可根据连接至将进行编程操作的多条选择的字线的子块的位置，按照各个编程次序控制编程操作(例如，相对于多条选择的字线的编程次序)。
图3显示了包括在图2的存储器装置100中的存储器单元阵列160的示例。
参照图3，图2的存储器单元阵列160可为闪速存储器单元阵列。关于这一点，存储器单元阵列160可包括数量为a(a是2或更大的整数)的块BLK1至BLKa，并且块BLK1至BLKa中的每一个包括页PAG1至PAGb，并且页PAG1至PAGb中的每一个可包括数量为c(c是2或更大的整数)的扇区SEC1至SECc。仅出于示出的目的，图3仅示出了块BLK1包括页PAG1至PAGb和扇区SEC1至SECc。然而，其它块BLK2至BLKa可与块BLK1具有相同结构。
图4显示了示出包括在图2的存储器单元阵列160中的存储器块BLK1的示例的电路图。
参照图4，图2的存储器单元阵列160可为NAND闪速存储器的存储器单元阵列。关于这一点，图3所示的块BLK1至BLKa中的每一个可如图4所示地实施。参照图4，块BLK1至BLKa中的每一个可包括数量为d(d是2或更大的整数)的单元串CSTR，其中，单元串CSTR中的每一个包括在位线BL1至BLd延伸的方向上串联的八个存储器单元MC。单元串CSTR中的每一个可包括连接至串联连接的存储器单元MC的串选择晶体管SST和地选择晶体管GST。在一个实施例中，串选择晶体管SST可连接至串选择线SSL，并且地选择晶体管GST可连接至地选择线GSL。
图4示出了针对八条字线WL1至WL8提供八页PAG的实施例。然而，根据一个或多个实施例，存储器单元阵列160的块BLK1至BLKa包括数量与图4所示的存储器单元MC和页PAG的数量不同的存储器单元和页。
图5A和图5B分别显示了示出包括在图2的存储器单元阵列160中的存储器块(也就是说，存储器块BLKn和BLKn')的示例的电路图。
参照图5A，存储器块BLKn可为竖直NAND闪速存储器，并且图3所示的存储器块BLK1至BLKa中的每一个可如图5所示地实施。存储器块BLKn可包括多个NAND串NS11至NS33、多条字线WL1至WL6、多条位线BL1至BL3、地选择线GSL、多条串选择线SSL1至SSL3以及共源极线CSL。这里，NAND串的数量、字线的数量、位线的数量、地选择线的数量、串选择线的数量和对应的线的连接关系可根据实施例而改变。
NAND串NS11至NS33可连接至位线BL1至BL3和它们之间的共源极线CSL。NAND串中的每一个(例如，NS11)可包括串联连接的串选择晶体管SST、多个存储器单元MC1至MC6以及地选择晶体管GST，并且第四存储器单元至第六存储器单元可构成第一子块SB1，第一存储器单元至第三存储器单元可构成第二子块SB2。子块可为能够部分地擦除存储器装置的块单元。也就是说，存储器装置可对第一子块SB1和第二子块SB2中的每一个执行分离的部分擦除操作。在图5A中，在单个存储器块中包括两个子块，但是当前实施例仅作为示例，并且例如，单个存储器块可包括更多个子块。
串选择晶体管SST可连接至串选择线SSL1至SSL3。存储器单元MC1至MC6可分别连接至字线WL1至WL6。地选择晶体管GST可连接至地选择线GSL。串选择晶体管SST可连接至与其对应的位线BL，并且地选择晶体管GST可连接至共源极线CSL。
位于相同水平高度的字线(例如，WL1)可共同连接，并且串选择线SSL1至SSL3可为分离的线。当连接至第一字线WL1并且属于NAND串NS11、NS12和NS13的存储器单元被编程时，可选择第一字线WL1和第一串选择线SSL1。
根据本发明构思的实施例的存储器装置可对子块SB1和SB2中的每一个执行部分擦除操作。此外，当执行存储器操作时，存储器装置可根据子块SB1和SB2的位置使用不同方法。
与图5A不同的是，图5B还示出了第四串选择线SSL4，以解释如何定义子块的另一示例。参照图5B，存储器块BLKn'可包括1-1子块SB1-1、1-2子块B1-2、2-1子块SB2-1和2-2子块SB2-2。如上所述，可根据串选择线单元定义1-1子块SB1-1、1-2子块B1-2、2-1子块SB2-1和2-2子块SB2-2。在一个实施例中，1-1子块SB1-1和2-1子块SB2-1可连接至第一串选择线SSL1和第二串选择线SSL2，并且1-2子块SB1-2和2-2子块SB2-2可连接至第三串选择线SSL3和第四串选择线SSL4。
根据本发明构思的一个实施例的存储器装置可对1-1子块SB1-1、2-1子块SB2-1、1-2子块SB1-2和2-2子块SB2-2中的每一个执行部分擦除操作，另外，当执行存储器操作时，存储器装置可根据1-1子块SB1-1、2-1子块SB2-1、1-2子块SB1-2和2-2子块SB2-2的位置使用不同方法。
图6A和图6B显示了图5A和图5B的存储器块BLKn和BLKn'的透视图。
参照图6A，存储器块BLKn可形成在垂直于衬底SUB的方向上。共源极线CSL位于衬底SUB上，并且栅电极GE和绝缘层IL可交替地堆叠在衬底SUB上。另外，可在栅电极GE与绝缘层IL之间形成电荷存储层(CS)。
当交替地堆叠的栅电极GE和绝缘层IL被竖直图案化时，可形成V形柱P。柱P可穿过栅电极GE和绝缘层IL连接至衬底SUB。柱P可包括外部O和内部I，外部O可包括半导体材料并且用作沟道，并且内部I可包括诸如氧化硅的绝缘材料。
存储器块BLKn的栅电极GE可分别连接至地选择线GSL、字线WL1至WL6和串选择线SSL。存储器块BLKn的柱P可连接至位线BL1至BL3。在一个实施例中，第四字线WL4至第六字线WL6可构成第一子块SB1，第一字线WL1至第三字线WL3可构成第二子块SB2。
图6B示出了用于解释通过利用与用于形成图6A的存储器块BLKn的方法不同的方法形成的存储器块BLKn'的示图。参照图6B，存储器块BLKn'可包括沟道CH，沟道CH包括上沟道CHa和下沟道CHb。下沟道CHb可位于上沟道CHa与衬底SUB之间。例如，可在形成沟道CHa之前通过利用蚀刻处理和多晶硅沉积处理形成下沟道CHb。在形成下沟道CHb之后，可利用蚀刻处理和多晶硅沉积处理在下沟道CHb上形成上沟道CHa。下沟道CHb和上沟道CHa中的每一个的沟道宽度可具有相同轮廓。例如，对应于第六字线WL6的上沟道CHa的直径d1可基本上等于或近似于对应于第二字线WL2的下沟道CHb的直径d3。在一个实施例中，对应于第五字线WL5的上沟道CHa的直径d2可基本上等于或近似于对应于第一字线WL1的下沟道CHb的直径d4。参照图6B，对应于第一子块SB1的沟道是上沟道CHa，对应于第二子块SB2的沟道是下沟道CHb。然而，当前实施例仅为示例，并且存储器块BLKn'可按照多种方式划分，以形成上沟道CHa和下沟道CHb。此外，实施例不限于上沟道CHa和下沟道CHb，并且可在多个阶段形成更多个沟道。
图7A至图7C显示了示出包括在存储器块BLKn_a至BLKn_c中的子块的各个实施例的示图，并且图7D显示了用于解释将在图7C的存储器块BLKn_c中编程的数据位的示图。
参照图7A，存储器块BLKn_a可包括第一子块SB1和第二子块SB2。第一子块SB1和第二子块SB2可连接至相同数量的字线，并且包括在第一子块SB1中的存储器单元的数量和包括在第二子块SB2中的存储器单元的数量可相同。第一子块SB1可连接至三条字线，并且第二子块SB2可连接至三条字线。第一子块SB1可布置为邻近于串选择线SSL，并且可将第一子块SB1的位置定义为邻近于串选择线SSL。第二子块SB2可布置为邻近于地选择线GSL，并且可将第二子块SB2的位置定义为邻近于地选择线GSL。下文中，为了一致，基于串选择线SSL或地选择线GSL描述各个子块的位置。然而，可按照不同方式描述各个子块的位置。例如。可使用位线或串选择晶体管来代替串选择线SSL，并且可使用共源极线或地选择晶体管来代替地选择线GSL。
参照图7B，存储器块BLKn_b可包括第一子块SB1至第k子块SBk。也就是说，存储器块BLKn_b可包括三个或更多个子块。子块SB1至SBk中的每一个可连接至相同数量的字线，并且包括在子块SB1至SBk中的每一个中的存储器单元的数量可相同。然而，本文解释的字线的数量和存储器单元的数量仅为示例。也就是说，连接至子块SB1至SBk中的每一个的字线的数量可根据子块而变化，并且包括在子块SB1至SBk中的每一个中的存储器单元的数量可根据子块而变化。可相对于串选择线SSL或地选择线GSL来定义子块SB1至SBk中的每一个的位置。例如，可将第一子块SB1至第j子块SBj(j是小于k-1的整数)定义为邻近于串选择线SSL，并且可将第j+1子块SBj+1至第k子块SBk定义为邻近于地选择线GSL。例如，将结合图13A描述当前实施例的细节。
参照图7C，存储器块BLKn_c可包括第一子块SB1和第二子块SB2，其中连接至第一子块SB1的字线的数量与连接至第二子块SB2的字线的数量不同。例如，第一子块SB1可连接至五条字线(例如，第四字线WL4至第八字线WL8)，并且第二子块SB2可连接至三条字线(例如，第一字线WL1至第三字线WL3)。此外，包括在第一子块SB1中的存储器单元的数量可大于包括在第二子块SB2中的存储器单元的数量。第一子块SB1可布置为邻近于串选择线SSL，并且可将第一子块SB1的位置定义为邻近于串选择线SSL。第二子块SB2可布置为邻近于地选择线GSL，并且可将第二子块SB2的位置定义为邻近于地选择线GSL。
图7D示出了图7C的第二子块SB2的第一字线WL1至第三字线WL3的存储器单元的阈电压分布和图7C的第一子块SB1的第四字线WL4至第八字线WL8的存储器单元的阈电压分布。
参照图7D，第一字线WL1至第三字线WL3的存储器单元可在多个电平编程，并且第四字线WL4至第八字线WL8的存储器单元可在单个电平编程。因此，第一子块SB1的阈电压分布的数量可与第二子块SB2的阈电压分布的数量不同。第一字线WL1至第三字线WL3的存储器单元可用作多电平单元，并且第四字线WL4至第八字线WL8可用作单电平单元。也就是说，在第一子块SB1中编程的数据位的数量可小于在第二子块SB2中编程的数据位的数量。因此，参照图7C，第一子块SB1的大小(或者包括在第一子块SB1中的存储器单元的数量)可大于第二子块SB2的大小(或者包括在第二子块SB2中的存储器单元的数量)。
虽然图7D示出了第一字线WL1至第三字线WL3的存储器单元和第四字线WL4至第八字线WL8的存储器单元分别在2位的多电平和单电平编程的情况，但本发明构思的实施例不限于此。在一个实施例中，第一字线WL1至第三字线WL3的存储器单元和第四字线WL4至第八字线WL8的存储器单元可分别在3位的三电平和2位的多电平编程。在一个实施例中，不限于结合图7D示出的实施例，第一字线WL1至第三字线WL3和第四字线WL4至第八字线WL8的存储器单元可在相同电平编程。
图8A和图8B显示了用于解释当存储器装置支持部分擦除操作时作为编程操作的干扰的一部分的示图。
参照图8A，由于存储器装置可以子块为单位执行部分擦除操作，包括在存储器块BLKn_a中的第一子块SB1可处于编程状态PR，并且包括在预定存储器块BLKn_a中的第二子块SB2可处于擦除状态ES。下文中，将描述当执行预充电操作以对存储器块BLKn_a的存储器单元执行编程操作和读操作时发生的干扰。
参照图8B，存储器块BLKn_a可包括单元串CSTR。单元串CSTR可包括用于控制位线BL与单元串CSTR之间的连接的串选择晶体管SST、用于控制共源极线CSL与单元串CSTR之间的连接的地选择晶体管GST和多个存储器单元MC。为了将数据编程至预定存储器单元或者从预定存储器单元中读编程的数据，对应于单元串CSTR的沟道可利用预定电压电平进行预充电。如图8B所示，第一子块SB1的存储器单元可处于编程状态P，并且第二子块SB2的存储器单元可处于擦除状态E。第一子块SB1的处于编程状态P的存储器单元的阈电压Vth可对应于V2，并且第二子块SB的处于擦除状态E的存储器单元的阈电压Vth可对应于V1。关于这一点，当单元串CSTR预充电时，由于施加至字线WL1至WL6的电压VWL的电压电平在V1与V2之间，因此在第一子块SB1的存储器单元的每一个中难以形成沟道，并且通过位线BL施加的用于为单元串CSTR的沟道预充电的电压(VCC或VPRE)可能不能平稳地供应至第二子块SB2的存储器单元的每一个的沟道。也就是说，当预定电压(VCC或VPRE)通过位线BL施加至单元串CSTR时，在单元串CSTR的沟道当中，对应于单元串CSTR的第二子块SB2的沟道不能被正确地预充电，因此，对应于单元串CSTR的第二子块SB2的沟道在编程操作期间会作为干扰。因此，为了减小这种干扰，根据本发明构思的实施例的存储器装置可根据连接至将进行存储器操作的选择字线的子块的位置按照不同方式控制存储器操作。下文中，将描述上述实施例的细节。
图9显示了示出根据本发明构思的实施例的存储器操作的流程图。
参照图9，存储器装置可接收用于指示存储器操作的执行的预定命令和指示将进行存储器操作的选择的存储器单元的地址(S100)。存储器装置可根据连接至对应于地址的字线的子块的位置，通过利用第一预充电路径(经过位线的路径)和第二预充电路径(经过共源极线的路径)中的至少一个执行预充电操作(S110)。然后，存储器装置可基于命令对选择的存储器单元执行编程操作或读操作(S120)。
图10显示了用于示意性地解释图9中的操作S110的流程图。
参照图10，存储器装置可确定连接至被选择为执行存储器操作的字线的子块是否邻近于串选择线(S112)。当发现连接至选择的字线的子块邻近于串选择线(S112：是)时，存储器装置可经第一预充电路径接收预充电电压，并且可对包括在存储器块中的单元串的沟道进行预充电(S114)。当发现连接至选择的字线的子块不邻近于串选择线(S112：否)时，存储器装置可经第二预充电路径接收预充电电压，并且可对包括在存储器块中的单元串的沟道进行预充电(S116)。然而，当前实施例仅为示例。在一个或多个实施例中，在S112中，可确定连接至选择的字线的子块是否邻近于地选择线。另外，在一些实施例中提供参考，基于该参考将包括在存储器块中的多个子块的位置定义为，特定子块是邻近于串选择线还是邻近于地选择线。在一个实施例中，可将关于参考的信息和关于子块中的每一个的位置的信息中的至少一个存储在图1A所示的存储器控制器10A的存储装置或存储器装置20A中。存储器装置可通过利用存储在存储装置中的信息使用子块，并且可执行存储器操作。
图11A和图11B是用于解释通过第一预充电路径执行预充电操作的情况的示图。
图11A显示了示出分别连接至编程位线(例如，BL1)和抑制位线(例如，BL2)的单元串210至230和310至330的电路图。下文中，假设编程位线是第一位线BL1，选择的字线是第四字线WL4，并且选择的串选择线是第三串选择线SSL3对实施例进行描述。为了易于描述，图11A中未示出图5A或图5B所示的第三位线BL3(抑制位线)。
参照图11A，在编程操作期间，可将0V施加至编程位线BL1，并且可将具有任意电平的电压VBL施加至抑制位线BL2。假设将编程电压VPGM施加至选择的字线，例如，连接至第一子块SB1的第四字线WL4，并且将通过电压VPASS施加至未选择的字线，例如，第一字线WL1至第三字线WL3、第五字线WL5和第六字线WL6。可将单元串划分为连接至编程位线BL1的单元串组和连接至抑制位线BL2的单元串组，其中由200表示连接至编程位线BL1的单元串组，并且由300表示连接至抑制位线BL2的单元串组。当连接至第一子块SB1的第四字线WL4是选择的字线时，由于第一子块SB1的所有存储器单元未被编程，因此不发生结合图8B描述的干扰。换句话说，在一些实施例中，因为包括在第一子块SB1中的单元邻近于串选择线，所以图8B中描述的干涉的可能性可小于使用利用地选择线起源的预充电路径的情况。因此，存储器装置可通过利用经过位线的第一预充电路径执行预充电操作。
图11B是示出通过连接至图11A的位线BL1至BL3的单元串的示例性偏置法的时序图。参照图11B，区段A中示出了编程操作开始之前的偏置状态。假设在区段A中，串选择线SSL1至SSL3、字线WL1至WL6、地选择线GSL1至GSL3、位线BL1至BL3以及共源极线CSL初始化为0V。
在区段B中，将具有任意电平的电压(VPRE或者预充电电压)施加至编程位线BL1，并且将具有任意电平的电压VBL施加至抑制位线BL2和BL3，可将0V施加至地选择线GSL1至GSL3，并且可将具有特定电平的电压VCSL施加至共源极线CSL。由于将具有任意电平的电压VSSL施加至串选择线SSL1至SSL3，因此串选择晶体管被独立地导通，从而位线BL1至BL3可连接至单元串210至230和310至330，并因此，单元串210至230和310至330中的每一个的沟道可经从位线BL1至BL3中选择的对应的位线通过使用电压VPRE被预充电。因此，单元串210至230和310至330的沟道可被预充电至预定电压VA电平。在区段B中，针对字线WL1至WL6的电压供应还未开始。
在区段C中，将0V施加至编程位线BL1(PGM_BL)和未选择的串选择线SSL1和SSL2，并且可将电压VBL和VSSL施加至抑制位线BL2和BL3(INH_BL)和选择的串选择线SSL3。可将通过电压VPASS施加至字线WL1至WL6。关于这一点，从位线BL1至BL3和共源极线CSL断开并因此处于浮动状态的单元串210、220和310至330的沟道可通过耦合效应升压。
在区段D和E中，可将编程电压VPGM仅施加至选择的字线，也就是说，第四字线WL4。因此，单元串210、220和310至330中的每一个的沟道电势可升压至升压电压VBOOST。在区段C、D和E中，在区段B中施加的电压VCSL可直接施加至共源极线CSL。
图11B所示的在区段B中施加至位线BL1至BL3的电压VPRE可具有足以为单元串的沟道预充电至预定电压VA电平的电平。在一个实施例中，预充电电压VPRE的电平可与预定电源电压的电平相同或不同。另外，图11B所示的区段中的偏置电压的电平仅为示例，并且这种偏置电压可在各区段中按照各种电平施加，以实施本发明构思的教导。
图12A和图12B是用于解释通过第二预充电路径执行预充电操作的情况的示图。
与图11A不同的是，将结合图12A描述实施例，假设选为编程目标的字线是第一字线WL1。参照图12A，在编程操作期间，可将0V施加至编程位线BL1，并且可将具有任意电平的电压VBL施加至抑制位线BL2。假设将编程电压VPGM施加至选择的字线，例如，连接至第二子块SB2的第一字线WL1，并且将通过电压VPASS施加至未选择的字线，例如，第二字线WL2至第六字线WL6。当连接至第二子块SB2的第一字线WL1是选择的字线时，第一子块SB1的所有存储器单元可处于编程状态，如图8A所示。因此，在未指明地址的情况下可发生结合图8B描述的干扰。因此，存储器装置可经第二预充电路径(经过共源极线而不是经过位线的路径)执行预充电操作。
图12B是示出通过连接至图12A的位线BL1至BL3的单元串的示例性偏置法的时序图。参照图12B，在区段A中示出了在编程操作开始之前的偏置状态。假设串选择线SSL1至SSL3、字线WL1至WL6、地选择线GSL1至GSL3、位线BL1至BL3和共源极线CSL在区段A中初始化为0V。
在区段B中，可将0V施加至编程位线BL1(PGM_BL)和串选择线SSL1至SSL3，可将具有任意电平的电压VBL施加至抑制位线BL2和BL3(INH_BL)，可将具有任意电平的电压VGSL施加至地选择线GSL1至GSL3，并且可将具有任意电平的电压VPRE'(或者预充电电压)施加至共源极线CSL。由于将电压VGSL施加至地选择线GSL1至GSL3，因此地选择晶体管被独立地导通，从而共源极线CSL可连接至单元串210至230和310至330，因此，可经共源极线CSL利用电压VPRE'为单元串210至230和310至330中的每一个的沟道预充电。因此，单元串210至230和310至330的沟道可被预充电至预定电压VA电平。在区段B中，针对字线WL1至WL6的电压供应还未开始。
在区段C中，可将0V施加至编程位线BL1(PGM_BL)和未选择的串选择线SSL1和SSL2，可将具有任意电平的电压VBL施加至抑制位线BL2和BL3(INH_BL)，并且可将具有任意电平的电压VSSL施加至选择的串选择线SSL3。可将通过电压VPASS施加至字线WL1至WL6。关于这一点，从位线BL1至BL3和共源极线CSL断开并因此处于浮动状态的单元串210、220和310至330的沟道可通过耦合效应升压。在区段C、D和E中，可将具有与在区段B中施加至共源极线CSL的电压VPRE'的电平不同(或比该电平更低)的电平的电压VCSL施加至共源极线CSL。
在区段D和E中，可将编程电压VPGM仅施加至选择的字线，也就是说，第一字线WL1。因此，单元串210、220和310至330中的每一个的沟道电势可升压至升压电压VBOOST。
在图12B所示的区段B中施加至共源极线CSL的电压VPRE'可具有足够将单元串的沟道预充电至预定电压VA电平的电平。在一个实施例中，预充电电压VPRE'的电平可与电源电压VCC的电平相同或不同。此外，在区段B中，施加至选择的串选择线SSL3的电压从0V改变为电源电压VCC。另外，图12B所示的区段中的偏置电压的电平仅为示例，并且可在各个区段以各种电平施加这种偏置电压，以实施本发明构思的教导。
图13A和图13B示出了用于描述针对根据本发明构思的存储器装置的预充电操作定义子块的位置的参考的实施例的示图。
参照图13A，存储器块BLKm_a可包括第一子块SB1至第四子块SB4，并且第一子块SB1至第四子块SB4可划分为邻近于串选择线SSL的第一块组BG1和邻近于地选择线GSL的第二块组BG2。邻近于串选择线SSL的子块被归类为第一块组BG1，邻近于地选择线GSL的子块被归类为第二块组BG2。在一个实施例中，包括在第一块组BG1中的子块的数量可等于包括在第二块组BG2中的子块的数量，另外，包括在第一块组BG1中的存储器单元的数量可等于包括在第二块组BG2中的存储器单元的数量。第一块组BG1可包括第一子块SB1和第二子块SB2，并且第二块组BG2可包括第三子块SB3和第四子块SB4。因此，当存储器装置执行预充电操作时，存储器装置确定连接至将进行存储器操作的选择的字线的子块属于哪个块组，并且存储器装置基于结果选择预充电路径，并且存储器装置可通过利用该选择的预充电路径执行预充电操作。例如，当连接至将进行存储器操作的选择的字线的子块包括在第一块组BG1中时，存储器装置可利用第一预充电路径(也就是说，经过位线的路径)执行预充电操作；并且当连接至将进行存储器操作的选择的字线的子块包括在第二块组BG2中时，存储器装置可利用第二预充电路径(也就是说，经过共源极线的路径)执行预充电操作。
在一个实施例中，存储器控制器可将关于子块SB1至SB4中的每一个属于块组BG1还是BG2的信息存储在存储装置中，并且存储器控制器可基于该信息控制由存储器装置执行的预充电操作。
参照图13B，存储器块BLKm_b可包括第一子块SB1至第三子块SB3，并且第一子块SB1至第三子块SB3可划分为邻近于串选择线SSL的第一块组BG1和邻近于地选择线GSL的第二块组BG2。在一个实施例中，包括在第一块组BG1中的子块的数量可与包括在第二块组BG2中的子块的数量不同，此外，包括在第一块组BG1中的存储器单元的数量可与包括在第二块组BG2中的存储器单元的数量不同。第一块组BG1可包括第一子块SB1和第二子块SB2，第二块组BG2可包括第三子块SB3。已参照图13A详细描述了存储器装置的预充电操作。因此，在此将略过相关的描述。
图14A至图14C示出了用于描述针对根据本发明构思的存储器装置的预充电操作定义子块的位置的参考的实施例的示图。
参照图14A，存储器块BLKm_b可包括第一子块SB1至第三子块SB3。第一子块SB1可连接至第七字线WL7至第九字线WL9，第二子块SB2可连接至第四字线WL4至第六字线WL6，并且第三子块SB3可连接至第一字线WL1至第三字线WL3。当执行预充电操作时，第五字线WL5可为用于确定子块SB1至SB3中的每一个是邻近于串选择线SSL还是邻近于地选择线GSL的参考字线REF_WL。下文中，假设第五字线WL5是参考字线REF_WL。在一个实施例中，可将参考字线REF_WL下方的子块(例如，第三子块SB3)归类为邻近于地选择线GSL的子块，并且可将参考字线REF_WL上方的子块(例如，第一子块SB1)归类为邻近于串选择线SSL的子块。在一个实施例中，可预设连接至参考字线REF_WL的第二子块SB2以将其归类为邻近于地选择线GSL的子块或者邻近于串选择线SSL的子块。参照图14A，将连接至参考字线REF_WL的第二子块SB2预设为邻近于串选择线SSL。因此，当与将进行存储器操作的选择的存储器单元对应的选择的字线连接至第一子块SB1或者第二子块SB2时，存储器装置可通过第一预充电路径执行预充电操作。在一个实施例中，当选择的字线连接至第三子块SB3时，存储器装置可通过第二预充电路径执行预充电操作。
与图14A不同的是，图14B示出了当第二子块连接至参考字线REF_WL时，存储器装置可利用不同的预充电路径执行预充电操作的实施例。详细地说，参照图14B，当与将进行存储器操作的选择的存储器单元对应的选择的字线是(连接至第二子块SB2的)第六字线WL6时，存储器装置可通过第一预充电路径执行预充电操作。当选择的字线是(连接至第二子块SB2的)第四字线WL4时，存储器装置可通过第二预充电路径执行预充电操作。在一个实施例中，当选择的字线是作为参考字线REF_WL的第五字线WL5时，可预设存储器装置，以利用第一预充电路径或第二预充电路径执行预充电操作。因此，当选择的字线是第六字线WL6至第九字线WL9的任一条时，存储器装置可通过第一预充电路径执行预充电操作，并且当选择的字线是第一字线WL1至第四字线WL4的任一条时，存储器装置可通过第二预充电路径执行预充电操作。当选择的字线是第五字线WL5时，存储器装置可基于预设信息通过第一预充电路径或第二预充电路径执行预充电操作。在一些实施例中，预充电操作可使用在第一预充电路径与第二预充电路径之间切换的路径。
参照图14C，储器块BLKm_c可包括第一子块SB1至第三子块SB3，并且还可包括伪存储器单元。伪存储器单元可连接至伪字线DWL，并且伪字线DWL可为在存储器装置的预充电操作期间用于定义子块的位置的参考字线REF_WL。在一个实施例中，伪字线DWL下方的子块(例如，第三子块SB3)可被归类为邻近于地选择线GSL的子块，并且伪字线DWL上方的子块(例如，第一子块SB1和第二子块SB2)可被归类为邻近于串选择线SSL的子块。在伪存储器单元中编程的数据可为伪数据，并且在包括在子块SB1至SB3中的存储器单元中编程的数据位可与在伪存储器单元中编程的数据位相同或不同。
图15示出了用于解释根据子块的位置的编程方法的流程图。
参照图15，存储器装置可接收由存储器控制器发送的编程命令(S200)。根据连接至对应于将进行编程操作的存储器单元的选择的字线的子块的位置，存储器装置可根据选择的字线在从地选择线至串选择线的方向(下文中称作第一方向)或者从串选择线至地选择线的方向(下文中称作第二方向)中的任一方向上的次序执行编程操作(S210)。
图16显示了用于示意性地示出图15的操作S210的流程图。
参照图16，可确定连接至对应于将进行存储器操作的存储器单元的多条选择的字线的子块是否邻近于串选择线(或者是否邻近于地选择线)(S212)。当连接至选择的字线的子块邻近于串选择线(S212：是)时，存储器装置可根据选择的字线在第一方向上的次序执行编程操作(S214)。当连接至选择的字线的子块不邻近于串选择线(S212：否；或者邻近于地选择线)时，存储器装置可根据选择的字线在第二方向上的次序执行编程操作(S216)。
图17显示了示出用于解释根据本发明构思的实施例的编程操作的单元串的示图。
参照图17，存储器块可包括单元串CSTR'。单元串CSTR'可包括控制位线BL与单元串CSTR'之间的连接的串选择晶体管SST、控制共源极线CSL与单元串CSTR'之间的连接的地选择晶体管GST和多个存储器单元MC。第一子块SB1可包括连接至第四字线WL4至第六字线WL6的存储器单元，并且它们可被归类为邻近于串选择线SSL的子块。第二子块SB2可包括连接至第一字线WL1至第三字线WL3的存储器单元，并且它们可被归类为邻近于地选择线GSL的子块。
当连接至对应于将被编程的存储器单元的多条选择的第四字线WL4至第六字线WL6的子块是第一子块SB1时，存储器装置可根据选择的第四字线WL4至第六字线WL6在从地选择线GSL朝着串选择线SSL延伸的第一方向上的次序执行编程操作。例如，存储器装置可按照第四字线WL4、第五字线WL5和第六字线WL6的所列出的编程次序执行编程操作。在一个实施例中，当连接至对应于将进行编程操作的存储器单元的多条选择的第一字线WL1至第三字线WL3的子块是第二子块SB2时，存储器装置可根据选择的第一字线WL1至第三字线WL3在从串选择线SSL朝着地选择线GSL延伸的第二方向上的次序执行编程操作。例如，存储器装置可按照第三字线WL3、第二字线WL2和第一字线WL1的所列出的编程次序执行编程操作。
在一个实施例中，存储器装置可根据选择的第四字线WL4至第六字线WL6在第一方向上的次序粗略地执行编程操作，然后存储器装置可根据选择的第四字线WL4至第六字线WL6在第一方向上的次序精细地执行编程操作。当存储器单元是多电平单元时，可以根据选择的第四字线WL4至第六字线WL6在第一方向上的次序编程低位，可以根据选择的第四字线WL4至第六字线WL6在第一方向上的次序编程高位。这是示例性实施例，并且不限定于此，上述两种编程方法可以结合。上述编程方法还可应用于可在第二方向上编程的第二子块SB2。
在一个实施例中，存储器装置可根据已执行的预充电操作在第一方向或者第二方向上执行编程操作。例如，当通过第一预充电路径执行预充电操作时，存储器装置可根据选择的第四字线WL4至第六字线WL6在第一方向上的次序执行编程操作。当通过第二预充电路径执行预充电操作时，存储器装置可根据选择的第一字线WL1至第三字线WL3在第二方向上的次序执行编程操作。
在一个或多个实施例中，存储器装置可通过利用各种方法(例如，高速编程法，阴影编程法、再编程法、Sun-Who编程法、Sun-E-Who编程法等)执行编程操作。存储器装置可利用选择的编程方法根据连接至将进行编程操作的选择的字线的子块的位置通过改变编程次序来执行编程操作。
图18A至图18C示出了用于解释应用了图17的实施例的各个关于编程操作的实施例的示图。
参照图18A，存储器块BLK_a可包括连接至第一串选择线SSL1至第三串选择线SSL3和第一字线WL1至第六字线WL6的多个存储器单元MC。第一子块SB1可包括连接至第四字线WL4至第六字线WL6的存储器单元，第二子块SB2可包括连接至第一字线WL1至第三字线WL3的存储器单元。
当存储器装置对连接至第四字线WL4至第六字线WL6的存储器单元执行编程操作时，可根据字线在第一方向上的次序按次序执行编程操作。在一个实施例中，存储器装置可根据地址扰码(addressscramble)(1→2→3……→9)对第一子块SB1执行编程序列。存储器装置可对连接至第四字线WL4的存储器单元、连接至第五字线WL5的存储器单元和连接至第六字线WL6的存储器单元按照该列出的次序执行编程操作。对于连接至相同的字线的存储器单元，存储器装置可按照预定次序对存储器单元依序执行编程操作。在一个实施例中，对于连接至相同的字线的存储器单元，编程操作可对连接至第一串选择线SSL1的存储器单元、连接至第二串选择线SSL2的存储器单元和连接至第三串选择线SSL3的存储器单元按照该列出的次序执行编程操作。
当存储器装置对连接至第一字线WL1至第三字线WL3的存储器单元执行编程操作时，可根据字线在第二方向上的次序按次序执行编程操作。存储器装置可根据地址扰码(1→2→3……→9)对第二子块SB2执行编程序列。存储器装置可对连接至第三字线WL3的存储器单元、连接至第二字线WL2的存储器单元和连接至第一字线WL1的存储器单元按照该列出的次序执行编程操作。对于连接至相同的字线的存储器单元，存储器装置可按照预定次序对存储器单元依序执行编程操作。在一个实施例中，对于连接至相同的字线的存储器单元，编程操作可对连接至第一串选择线SSL1的存储器单元、连接至第二串选择线SSL2的存储器单元和连接至第三串选择线SSL3的存储器单元按照该列出的次序执行编程操作。
参照图18B，存储器块BLK_b可包括连接至第一串选择线SSL1至第四串选择线SSL4和第一字线WL1至第六字线WL6的多个存储器单元MC。图18B所示的存储器块BLK_b可对应于图5B所示的存储器块BLKn'的构造。
1-1子块SB1-1可连接至第四字线WL4至第六字线WL6，并且可包括连接至第一串选择线SSL1和第二串选择线SSL2的存储器单元，1-2子块SB1-2可连接至第四字线WL4至第六字线WL6，并且可包括连接至第三串选择线SSL3和第四串选择线SSL4的存储器单元。2-1子块SB2-1可连接至第一字线WL1至第三字线WL3，并且可包括连接至第一串选择线SSL1和第二串选择线SSL2的存储器单元，2-2子块SB2-2可连接至第一字线WL1至第三字线WL3，并且可包括连接至第三串选择线SSL3和第四串选择线SSL4的存储器单元。
在一个实施例中，存储器装置可根据地址扰码(1→2→3……→6)对1-1子块SB1-1、1-2子块SB1-2、2-1子块SB2-1和2-2子块SB2-2中的每一个执行编程序列。当对包括在各自邻近于串选择线的1-1子块SB1-1和1-2子块SB1-2中的存储器单元执行编程操作时，存储器装置可根据字线在第一方向上的次序执行编程操作。在一个实施例中，当对包括在各自邻近于地选择线的2-1子块SB2-1和2-2子块SB2-2中的存储器单元执行编程操作时，存储器装置可根据字线在第二方向上的次序执行编程操作。
对于包括在1-1子块SB1-1、1-2子块SB1-2、2-1子块SB2-1和2-2子块SB2-2中的各个存储器单元当中连接至相同的字线的存储器单元，存储器装置可按照预定次序依序执行编程操作。在一个实施例中，对于连接至第四字线WL4的存储器单元，存储器装置可对连接至第一串选择线SSL1的存储器单元和连接至第二串选择线SSL2的存储器单元按照该列出的次序依序执行编程操作。
参照图18C，存储器块BLK_c可包括对应于图18A所示的存储器块BLK_a的构造。在一个实施例中，针对连接至第四字线WL4至第六字线WL6的存储器单元，存储器装置可利用阴影编程方案根据地址扰码(1→2→3……→6)对第一子块SB1执行编程序列。关于这一点，存储器装置可根据字线在第一方向上的次序对第一子块SB1执行编程操作。
在一个实施例中，针对连接至第一字线WL1至第三字线WL3的存储器单元，存储器装置可利用阴影编程方案根据地址扰码(1→2→3……→6)对第二子块SB2执行编程序列。关于这一点，存储器装置可根据字线在第二方向上的次序对第二子块SB2执行编程操作。
然而，结合图18A至图18C描述的实施例仅为示例，并且本发明构思不限于此。例如，还有考虑了存储器块的构造的按照根据子块的位置变化的编程次序来执行编程操作的各种其它实施例。
图19A至图19C示出了用于描述针对根据本发明构思的实施例的存储器装置的编程操作定义子块的位置的参考的实施例的示图。
参照图19A，存储器块BLKm_a可包括第一子块SB1至第四子块SB4，并且第一子块SB1至第四子块SB4可组成为邻近于串选择线SSL的第一块组BG1和邻近于地选择线GSL的第二块组BG2。邻近于串选择线SSL的子块被归类为第一块组BG1，并且邻近于地选择线GSL的子块被归类为第二块组BG2。在一个实施例中，包括在第一块组BG1中的子块的数量可等于包括在第二块组BG2中的子块的数量，此外，包括在第一块组BG1中的存储器单元的数量可等于包括在第二块组BG2中的存储器单元的数量。第一块组BG1可包括第一子块SB1和第二子块SB2，第二块组BG2可包括第三子块SB3和第四子块SB4。因此，当存储器装置执行编程操作时，存储器装置确定连接至将进行存储器操作的选择的字线的子块属于哪个块组，并且存储器装置基于结果选择编程次序，并且存储器装置可通过利用选择的编程次序执行编程操作。例如，当连接至将进行存储器操作的选择的字线的子块包括在第一块组BG1中时，存储器装置可通过利用第一方向作为编程次序来执行编程操作；而当连接至将进行存储器操作的选择的字线的子块包括在第二块组BG2中时，存储器装置可通过利用第二方向作为编程次序来执行编程操作。
在一个实施例中，存储器控制器可将关于子块SB1至SB4中的每一个属于块组BG1还是BG2的信息存储在存储装置中，并且存储器控制器可基于所述信息控制存储器装置的编程操作。
参照图19B，存储器块BLKm_b可包括第一子块SB1至第三子块SB3，并且第一子块SB1至第三子块SB3可划分为邻近于串选择线SSL的第一块组BG1和邻近于地选择线GSL的第二块组BG2。在一个实施例中，包括在第一块组BG1中的子块的数量可与包括在第二块组BG2中的子块的数量不同，此外，包括在第一块组BG1中的存储器单元的数量可与包括在第二块组BG2中的存储器单元的数量不同。第一块组BG1可包括第一子块SB1和第二子块SB2，并且第二块组BG2可包括第三子块SB3。已参照图19A详细描述了存储器装置的编程操作。因此，这里将略过相关的描述。
图19A和图19B示出了将子块归类以按照不同预充电路径执行预充电操作的块组与将子块归类以按照不同编程次序执行编程操作的块组相同的实施例。然而，图19C示出了将子块SB1至SB4归类以按照不同预充电路径执行预充电操作的块组BG_A1和BG_A2与将子块SB1至SB4归类以按照不同编程次序执行编程操作的块组BG_B1和BG_B2不同的实施例。参照图19C，存储器块BLKm_c可包括第一子块SB1至第四子块SB4。在一个实施例中，为了按照不同预充电路径执行预充电操作，可将邻近于串选择线SSL的子块定义为第一块组BG_A1，并且可将邻近于地选择线GSL的子块定义为第二块组BG_A2，其中第一块组BG_A1可包括第一子块SB1至第三子块SB3，并且第二块组BG_A2可包括第四子块SB4。
在一个实施例中，为了按照不同编程次序执行编程操作，可将邻近于串选择线SSL的子块定义为第一块组BG_B1，并且可将邻近于地选择线GSL的子块定义为第二块组BG_B2，其中第一块组BG_B1可包括第一子块SB1和第二子块SB2，并且第二块组BG_B2可包括第三子块SB3和第四子块SB4。
如上所述，可根据存储器操作的类型不同地设置定义子块的位置的参考(例如，块组)。
图20A至图20E示出了用于描述针对根据本发明构思的另一实施例的存储器装置的编程操作定义子块的位置的参考的实施例的示图。
参照图20A，存储器块BLKm_b可包括第一子块SB1至第三子块SB3。第一子块SB1可连接至第七字线WL7至第九字线WL9，第二子块SB2可连接至第四字线WL4至第六字线WL6，并且第三子块SB3可连接至第一字线WL1至第三字线WL3。当执行编程操作时，第五字线WL5可为用于确定子块SB1至SB3中的每一个是邻近于串选择线SSL还是邻近于地选择线GSL的参考字线REF_WL。下文中，假设第五字线WL5是参考字线REF_WL。在一个实施例中，可将参考字线REF_WL下方的子块(例如，第三子块SB3)归类为邻近于地选择线GSL的子块，并且可将参考字线REF_WL上方的子块(例如，第一子块SB1)归类为邻近于串选择线SSL的子块。在一个实施例中，可将连接至参考字线REF_WL的第二子块SB2预设为被归类为邻近于地选择线GSL的子块或者邻近于串选择线SSL的子块。参照图20A，将连接至参考字线REF_WL的第二子块SB2预设为邻近于串选择线SSL。因此，当对应于将进行编程操作的选择的存储器单元的多条选择的字线连接至第一子块SB1或者第二子块SB2时，存储器装置可根据选择的字线在第一方向上的次序执行编程操作。在一个实施例中，当选择的字线连接至第三子块SB3时，存储器装置可根据选择的字线在第二方向上的次序执行编程操作。
与图20A不同，图20B示出了即使在连接至参考字线REF_WL的第二子块SB2中，存储器装置也可利用不同的编程次序执行编程操作的实施例。详细地说，参照图20B，当对应于将进行存储器操作的选择的存储器单元的选择的字线是(连接至第二子块SB2的)第六字线WL6至第九字线WL9时，存储器装置可根据选择的字线在第一方向上的次序执行编程操作。当选择的字线是第一字线WL1至(连接至第二子块SB2的)第四字线WL4时，存储器装置可根据选择的字线在第二方向上的次序执行编程操作。
参照图20C，存储器块BLKm_c可包括第一子块SB1至第三子块SB3，并且还可包括伪存储器单元。伪存储器单元可连接至伪字线DWL，并且伪字线DWL可为用于在存储器装置的编程操作中定义子块的位置的参考字线REF_WL。在一个实施例中，伪字线DWL下方的子块(例如，第三子块SB3)可被归类为邻近于地选择线GSL的子块，并且伪字线DWL上方的子块(例如，第一子块SB1和第二子块SB2)可被归类为邻近于串选择线SSL的子块。
图20D示出了为了按照不同预充电路径执行预充电操作用作定义子块SB1至SB3的位置的参考的第一参考字线REF_WLA与为了按照不同编程次序执行编程操作定义子块SB1至SB3的位置的第二参考字线REF_WLB不同的实施例。参照图20D，存储器块BLKm_b可包括第一子块SB1至第三子块SB3。例如，第一参考字线REF_WLA可为连接至第一子块SB1的第七字线WL7，第二参考字线REF_WLB可为连接至第二子块SB2的第五字线WL5。
因此，当对连接至第一子块SB1的选择的字线的存储器单元执行预充电操作时，存储器装置可使用第一预充电路径，而当对连接至第二子块SB2或第三子块SB3的选择的字线的存储器单元执行预充电操作时，存储器装置可使用第二预充电路径。在一个实施例中，当对连接至第一子块SB1或第二子块SB2的多条选择的字线的存储器单元执行编程操作时，存储器装置可根据选择的字线在第一方向上的次序执行编程操作，而当对连接至第三子块SB3的多条选择的字线的存储器单元执行编程操作时，存储器装置可根据选择的字线在第二方向上的次序执行编程操作。
图20E示出了为了按照不同预充电路径执行预充电操作用作定义子块SB1至SB3的位置的参考的第一伪字线DWLA(REF_WLA)与为了按照不同编程次序执行编程操作用作定义子块SB1至SB3的位置的参考的第二伪字线DWLB(REF_WLB)不同的实施例。参照图20E，存储器块BLKm_d可包括第一子块SB1至第三子块SB3，并且可包括伪存储器单元。一些伪存储器单元可连接至第一伪字线DWLA(REF_WLA)，并且其余伪存储器单元可连接至第二伪字线DWLB(REF_WLB)。
在一个实施例中，在预充电操作期间，第一伪字线DWLA(REF_WLA)下方的子块(例如，第二子块SB2和第三子块SB3)可被归类为邻近于地选择线GSL的子块，并且第一伪字线DWLA(REF_WLA)上方的子块(例如，第一子块SB1)可被归类为邻近于串选择线SSL的子块。在编程操作期间，第二伪字线DWLB(REF_WLB)下方的子块(例如，第三子块SB3)可被归类为邻近于地选择线GSL的子块，并且第二伪字线DWLB(REF_WLB)上方的子块(例如，第一子块SB1和第二子块SB2)可被归类为邻近于串选择线SSL的子块。
图21示出了用于解释根据本发明构思的实施例的预充电操作和编程操作的流程图。
参照图21，存储器装置可接收由存储器控制器发送的编程命令(S300)。存储器装置可通过参照第一参考来确定连接至将进行编程操作的选择的字线的子块的位置，并且存储器装置可基于结果选择预充电路径(S310)。存储器装置可通过选择的预充电路径对包括在存储器块中的单元串执行预充电操作(S320)。存储器装置可通过参照第二参考来确定连接至选择的字线的子块的位置，并且存储器装置可基于结果选择编程次序的参考方向(S330)。存储器装置可根据选择的字线在针对编程次序选择的参考方向上的次序执行编程操作(S340)。
图22示出了根据本发明构思的实施例的存储器控制器400的示意性框图。
参照图22，存储器控制器400可包括控制模块410和存储装置420。存储装置420可为包括在存储器控制器400中的预定存储器区域，或者可为与存储器控制器400分离的存储装置。存储装置420可存储当控制模块410控制由存储器装置执行的存储器操作时使用的各种信息。在一个实施例中，存储装置420可包括控制模块410在预充电操作或编程操作期间用来鉴定包括在存储器块中的各个子块的位置的子块(SB)位置信息PI。
子块位置信息PI可包括关于包括邻近于串选择线的子块的第一块组和包括邻近于地选择线的子块的第二块组的块组信息BG INFOBI。例如，块组信息BG INFO BI可为关于包括在各个块组中的子块的信息，或者当控制模块410如图19C所述地控制预充电操作和编程操作时由控制模块410选择性地使用的关于块组的信息。
子块位置信息PI可包括关于用作用于确定各个子块是邻近于串选择线还是邻近于地选择线的参考的参考字线的信息REF_WL INFORI。例如，关于参考字线的信息REF_WLINFO RI可包括关于参考字线的地址信息，并且还可包括用于伪字线的地址信息。在一个或多个实施例中，如在图20D和图20E中所述，关于参考字线的信息可包括当控制模块410控制预充电操作和编程操作时由控制模块410选择性地使用的信息。
子块位置信息PI可包括其它预设信息OI。如图14A、图14B、图20A和图20B所述，其它预设信息OI可包括关于连接至参考字线的子块是邻近于串选择线还是地选择线的第一预设信息以及当在存储器操作期间参考字线是选择的字线时关于如何执行预充电操作或者编程操作的第二预设信息中的至少一条信息。
可通过接收从存储器系统外部(例如，主机)发送的外部信号来预设子块位置信息PI。子块位置信息PI可包括关于根据存储器装置执行存储器操作时的环境(例如，低温或高温操作环境、包括在存储器装置中的存储器块的P/E循环或者根据处理的改变等)设为不同地归类的子块的位置的信息。控制模块410可通过使用子块位置信息PI中的与执行存储器操作的环境匹配的信息来控制存储器装置的存储器操作。
图23显示了示意性地示出包括根据本发明构思的实施例的存储器系统1100的计算系统1000的框图。
参照图23，计算系统1000可包括存储器系统1100、处理器1200、RAM 1300、输入-输出装置1400和电源1500。虽然图23中未示出，但是计算系统1000还可包括用于与视频卡、声卡、存储卡、USB装置或其它电子装置通信的端口。计算系统1000可实施为个人计算机或诸如笔记本计算机、移动电话、个人数字助理(PDA)、相机等的便携式电子装置。处理器1200可执行特定计算或任务。
根据一个实施例，处理器1200可为微处理器或中央处理单元(CPU)。处理器1200可经诸如地址总线、控制总线和数据总线的总线1600与RAM 1300、输入-输出装置1400和存储器系统1100通信。关于这一点，可利用结合图22描述的实施例来实施存储器系统1100。也就是说，存储器系统1100可执行存储器操作，其方式是，存储器操作模式根据连接至将进行由存储器控制器1120执行的存储器操作的至少一条选择的字线的子块的位置而改变。根据一个实施例，处理器1200还可连接至诸如外围组件互连(PCI)总线的扩展总线。RAM1300可存储用于计算系统1000的操作的数据。例如，RAM 1300可实施为DRAM、移动DRAM、SRAM、PRAM、FRAM、RRAM和/或MRAM。输入-输出装置1400可包括：输入单元，诸如键盘、键区、鼠标等；和输出单元，诸如打印机、显示器等。电源1500可供应操作计算系统1000所需的操作电压。
虽然已经参照本发明构思的实施例具体示出和描述了本发明构思，但是应该理解，在不脱离权利要求的精神和范围的情况下，可在其中作出各种形式和细节上的改变。

Claims (20)

1.一种操作存储器装置的方法，所述存储器装置包括操作性地连接至共源极线和多条位线的存储器块，其中，所述存储器块包括第一子块和第二子块，所述第一子块和第二子块相对于所述共源极线和所述多条位线在所述存储器块中各自具有对应的位置，所述方法包括：
从所述存储器装置外部接收命令和地址，以及
基于包括被构造为响应于地址而被激活的字线的第一子块或第二子块的对应的位置，利用经所述存储器块的第一预充电路径或者经所述存储器块的第二预充电路径响应于命令对所述存储器块执行预充电操作。
2.根据权利要求1所述的方法，其中，所述第一子块和第二子块各自被构造为执行对应的部分擦除操作。
3.根据权利要求1所述的方法，其中，所述第一预充电路径经过所述多条位线，所述第二预充电路径经过所述共源极线，其中，所述存储器块还包括：
多个串选择晶体管，其被构造为响应于多条串选择线控制所述多条位线与所述存储器块中的多串存储器单元的连接；以及
多个地选择晶体管，其被构造为响应于多条地选择线控制所述共源极线与所述多串存储器单元的连接，其中所述第一子块邻近于所述多条串选择线，所述第二子块邻近于所述多条地选择线；
当被构造为响应于地址而被激活的字线在所述第一子块中时，经所述第一预充电路径执行预充电操作。
4.根据权利要求3所述的方法，其中，执行预充电操作的步骤包括：
禁用所述多个地选择晶体管；
启用所述多个串选择晶体管；以及
将预充电电压施加至所述多条位线。
5.根据权利要求3所述的方法，其中，执行预充电操作的步骤包括：
当被构造为响应于地址而被激活的字线在所述第二子块中时，经所述第二预充电路径执行预充电操作。
6.根据权利要求5所述的方法，其中，执行预充电操作的步骤还包括：
禁用所述多个串选择晶体管；
启用所述多个地选择晶体管；以及
将预充电电压施加至所述共源极线。
7.根据权利要求1所述的方法，其中，执行预充电操作的步骤还包括：
鉴定包括被构造为响应于地址而被激活的字线的第一子块或者第二子块是被包括在第一块组中还是被包括在第二块组中，所述第一块组邻近于被构造为控制所述多条位线与所述存储器块的连接的多个串选择晶体管，所述第二块组邻近于被构造为控制所述共源极线与所述存储器块的连接的多个地选择晶体管，以提供鉴定结果；以及
基于鉴定结果经所述第一预充电路径或经所述第二预充电路径执行预充电操作。
8.根据权利要求7所述的方法，其中，执行预充电操作的步骤还包括：
当鉴定结果指示被构造为响应于地址而被激活的字线在所述第一块组中时，经所述第一预充电路径执行预充电操作；以及
当鉴定结果指示被构造为响应于地址而被激活的字线在所述第二块组中时，经所述第二预充电路径执行预充电操作。
9.根据权利要求1所述的方法，其中，执行预充电操作的步骤还包括：
定义包括在存储器块中的参考字线以提供参考子块，以指示包括在存储器块中的哪些子块邻近于多个串选择晶体管；
确定被构造为响应于地址而被激活的字线是被包括在邻近于被构造为将所述多条位线连接至所述存储器块的所述多个串选择晶体管的子块中，还是被包括在邻近于被构造为将多条地选择线连接至所述存储器块的多个地选择晶体管的子块中，以提供鉴定结果；以及
基于鉴定结果经所述第一预充电路径或经所述第二预充电路径执行预充电操作。
10.根据权利要求9所述的方法，其中，存储器块还包括：
连接至参考字线的多个伪存储器单元。
11.一种操作存储器装置的方法，所述存储器装置包括具有至少两个子块的存储器块，所述存储器块连接至被构造为控制与共源极线的连接的多条地选择线并且连接至被构造为控制与多条位线的连接的多条串选择线，所述方法包括：
从所述存储器装置外部接收编程命令；
确定被构造为响应于编程命令激活所述存储器单元的多条选择的字线是被包括在第一子块中还是被包括在第二子块中，以提供选择的编程子块；
响应于确定所述多条选择的字线被包括在所述第一子块中，利用在从所述多条地选择线朝着所述多条串选择线的第一方向上延伸的多条第一选择的字线的第一次序执行编程操作；以及
响应于确定所述多条选择的字线被包括在所述第二子块中，利用在从所述多条串选择线朝着所述多条地选择线的第二方向上延伸的多条第二选择的字线的第二次序执行编程操作。
12.根据权利要求11所述的方法，其中，选择的编程子块邻近于所述多条串选择线，其中执行编程操作的步骤包括：
利用所述多条第一选择的字线在所述第一方向上的第一次序执行编程操作。
13.根据权利要求11所述的方法，其中，选择的编程子块邻近于所述多条地选择线，其中执行编程操作的步骤包括：
利用所述多条第二选择的字线在所述第二方向上的第二次序执行编程操作。
14.根据权利要求11所述的方法，还包括：
利用第一预充电路径或第二预充电路径执行与编程操作关联的预充电操作，基于连接至所述多条选择的字线的选择的预充电子块的位置确定所述第一预充电路径或第二预充电路径，其中，所述第一预充电路径经过所述多条位线并且所述第二预充电路径经过所述共源极线。
15.根据权利要求14所述的方法，还包括：
当连接至所述多条选择的字线的选择的预充电子块邻近于所述多条串选择线时，经所述第一预充电路径执行预充电操作；以及
当连接至所述多条选择的字线的选择的预充电子块邻近于所述多条地选择线时，经所述第二预充电路径执行预充电操作。
16.根据权利要求11所述的方法，其中，在包括在所述第一子块中的存储器单元中被编程的数据位的数量与包括在第二子块中的存储器单元中的数据位的数量相同或不同。
17.一种存储器系统，包括：
存储器装置，其包括具有至少两个子块的存储器块，所述至少两个子块中的每一个包括多个存储器单元，并且所述至少两个子块连接至被构造为控制与共源极线的连接的多条地选择线，并且所述至少两个子块连接至被构造为控制与多条位线的连接的多条串选择线；以及
存储器控制器，其被构造为根据连接至进行在存储器块上执行的编程操作或读操作的至少一条选择字线的子块的位置，经所述多条位线控制第一预充电操作并且经所述共源极线控制第二预充电操作。
18.根据权利要求17所述的存储器系统，其中，所述存储器控制器被构造为在子块等级上控制存储器块上的部分擦除操作。
19.根据权利要求17所述的存储器系统，其中
所述存储器控制器被构造为按照多条选择的字线在从所述多条地选择线朝着所述多条串选择线延伸的第一方向上和在从所述多条串选择线朝着所述多条地选择线延伸的第二方向上的次序控制所述多条选择的字线上的编程操作。
20.根据权利要求19所述的存储器系统，其中，当执行第一预充电操作时，所述存储器控制器被构造为按照在所述第一方向上的次序对所述多条选择的字线执行编程操作，并且
当执行第二预充电操作时，所述存储器控制器被构造为按照在所述第二方向上的次序对所述多条选择的字线执行编程操作。
CN201810796330.4A 2017-09-05 2018-07-19 基于子块位置操作存储器装置的方法和相关存储器系统 Active CN109427397B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170113343A KR102336659B1 (ko) 2017-09-05 2017-09-05 데이터 신뢰성을 향상시키기 위한 메모리 동작을 수행하는 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
KR10-2017-0113343 2017-09-05

Publications (2)

Publication Number Publication Date
CN109427397A true CN109427397A (zh) 2019-03-05
CN109427397B CN109427397B (zh) 2023-10-20

Family

ID=65514442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810796330.4A Active CN109427397B (zh) 2017-09-05 2018-07-19 基于子块位置操作存储器装置的方法和相关存储器系统

Country Status (4)

Country Link
US (3) US10614891B2 (zh)
KR (1) KR102336659B1 (zh)
CN (1) CN109427397B (zh)
SG (1) SG10201804116TA (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345489A (zh) * 2021-06-28 2021-09-03 长江存储科技有限责任公司 存储器及其操作方法
US11551763B2 (en) * 2020-08-10 2023-01-10 SK Hynix Inc. Semiconductor memory device and method of operating the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012570A (ko) * 2017-07-27 2019-02-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102336659B1 (ko) * 2017-09-05 2021-12-07 삼성전자 주식회사 데이터 신뢰성을 향상시키기 위한 메모리 동작을 수행하는 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
US11232841B2 (en) * 2017-09-05 2022-01-25 Samsung Electronics Co., Ltd. Methods of operating memory devices based on sub-block positions and related memory system
CN109979509B (zh) * 2019-03-29 2020-05-08 长江存储科技有限责任公司 一种三维存储器及其编程操作方法
KR20200128968A (ko) * 2019-05-07 2020-11-17 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
WO2021092782A1 (en) * 2019-11-13 2021-05-20 Yangtze Memory Technologies Co., Ltd. Method of performing programming operation and related memory device
US10943662B1 (en) * 2019-12-10 2021-03-09 Western Digital Technologies, Inc. Different word line programming orders in non-volatile memory for error recovery
US11107540B1 (en) * 2020-02-14 2021-08-31 Sandisk Technologies Llc Program disturb improvements in multi-tier memory devices including improved non-data conductive gate implementation
KR20220090210A (ko) 2020-12-22 2022-06-29 삼성전자주식회사 데이터 신뢰성을 보전하기 위한 소거 동작을 수행하는 메모리 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358228A (ja) * 2001-04-26 2001-12-26 Hitachi Ltd 半導体装置
US20030067825A1 (en) * 2001-10-05 2003-04-10 Hiroki Shimano Semiconductor memory device
US20050007859A1 (en) * 2003-07-12 2005-01-13 Hwi-Taek Chung Memory devices including global row decoders and operating methods thereof
US20060280022A1 (en) * 2005-04-28 2006-12-14 Renesas Technology Corp. Nonvolatile semiconductor memory device having assist gate
CN102592668A (zh) * 2011-01-04 2012-07-18 三星电子株式会社 非易失性存储设备和系统及编程非易失性存储设备的方法
US20140098606A1 (en) * 2012-10-08 2014-04-10 Micron Technology, Inc. Reducing programming disturbance in memory devices
US20160064083A1 (en) * 2014-09-02 2016-03-03 Sang-Wan Nam Nonvolatile memory device and method of programming the same
US20160141045A1 (en) * 2014-11-13 2016-05-19 Wonbo Shim Nonvolatile memory device, erase method thereof and memory system including the same
US20160267965A1 (en) * 2015-03-13 2016-09-15 Dong-Ku Kang Non-volatile memory device and method of programming the same
US20170243653A1 (en) * 2016-02-22 2017-08-24 SK Hynix Inc. Nand flash memory comprising current sensing page buffer

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6098145A (en) * 1998-02-18 2000-08-01 Winbond Electronics Corporation Pulsed Y-decoders for improving bitline precharging in memories
US6614695B2 (en) 2001-08-24 2003-09-02 Micron Technology, Inc. Non-volatile memory with block erase
CA2672245A1 (en) * 2007-02-07 2008-08-14 Mosaid Technologies Incorporated Source side asymmetrical precharge programming scheme
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
JP4907563B2 (ja) * 2008-01-16 2012-03-28 パナソニック株式会社 半導体記憶装置
US7949821B2 (en) 2008-06-12 2011-05-24 Micron Technology, Inc. Method of storing data on a flash memory device
JP5584895B2 (ja) * 2009-10-08 2014-09-10 ルネサスエレクトロニクス株式会社 半導体信号処理装置
TW201142869A (en) * 2010-02-09 2011-12-01 Samsung Electronics Co Ltd Memory device from which dummy edge memory block is removed
KR101691092B1 (ko) * 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
CN103155044A (zh) * 2010-07-21 2013-06-12 莫塞德技术公司 用于闪速存储器的多页编程方案
KR101748884B1 (ko) 2011-05-25 2017-06-19 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 동작 방법
KR101891164B1 (ko) 2012-04-17 2018-08-23 삼성전자주식회사 프로그램 스케줄러를 포함하는 플래시 메모리 장치
KR101967895B1 (ko) 2012-05-02 2019-04-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
US8988937B2 (en) 2012-10-24 2015-03-24 Sandisk Technologies Inc. Pre-charge during programming for 3D memory using gate-induced drain leakage
KR20140088384A (ko) * 2013-01-02 2014-07-10 에스케이하이닉스 주식회사 반도체 메모리 장치
US9043537B1 (en) 2013-11-21 2015-05-26 Sandisk Technologies Inc. Update block programming order
JP2015176626A (ja) * 2014-03-17 2015-10-05 株式会社東芝 不揮発性半導体記憶装置
US9659636B2 (en) * 2014-07-22 2017-05-23 Peter Wung Lee NAND memory array with BL-hierarchical structure for concurrent all-BL, all-threshold-state program, and alternative-WL program, odd/even read and verify operations
US9620217B2 (en) 2014-08-12 2017-04-11 Macronix International Co., Ltd. Sub-block erase
KR102151181B1 (ko) * 2014-09-05 2020-09-02 삼성전자주식회사 메모리 장치와 이를 포함하는 메모리 시스템
US9412451B2 (en) 2014-10-08 2016-08-09 Micron Technology, Inc. Apparatuses and methods using dummy cells programmed to different states
US9576667B2 (en) 2014-11-11 2017-02-21 Micron Technology, Inc. Apparatuses and methods for non-volatile memory programming schemes
US9236128B1 (en) * 2015-02-02 2016-01-12 Sandisk Technologies Inc. Voltage kick to non-selected word line during programming
WO2016172673A1 (en) * 2015-04-24 2016-10-27 Aplus Flash Technology, Inc. Partial/full array/block erase for 2d/3d hierarchical nand
KR102251815B1 (ko) * 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
CN105070735B (zh) 2015-07-10 2017-08-11 清华大学 三维阻变存储器件及其操作方法
KR102312404B1 (ko) 2015-09-07 2021-10-13 에스케이하이닉스 주식회사 저장 장치 및 이의 동작 방법
KR102571497B1 (ko) * 2016-05-10 2023-08-29 삼성전자주식회사 멀티 스택 칩 패키지를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102432795B1 (ko) * 2016-06-15 2022-08-17 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR102621752B1 (ko) 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
US10068657B1 (en) * 2017-02-10 2018-09-04 Sandisk Technologies Llc Detecting misalignment in memory array and adjusting read and verify timing parameters on sub-block and block levels
US10354737B2 (en) * 2017-06-22 2019-07-16 Western Digital Technologies, Inc. Non-volatile memory sub-block erasure disturb management scheme
KR102326558B1 (ko) * 2017-07-28 2021-11-15 삼성전자주식회사 낸드 스트링을 포함하는 메모리 장치 및 그 동작 방법
WO2019041082A1 (en) * 2017-08-28 2019-03-07 Micron Technology, Inc. ARCHITECTURE AND MEMORY OPERATION
KR102336659B1 (ko) * 2017-09-05 2021-12-07 삼성전자 주식회사 데이터 신뢰성을 향상시키기 위한 메모리 동작을 수행하는 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
US10614886B2 (en) * 2017-09-22 2020-04-07 Samsung Electronics Co., Ltd. Nonvolatile memory device and a method of programming the nonvolatile memory device
KR20190057701A (ko) * 2017-11-20 2019-05-29 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 소거 방법
KR102369391B1 (ko) * 2017-12-27 2022-03-02 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
US11101001B2 (en) * 2018-05-08 2021-08-24 Sandisk Technologies Llc Non-volatile memory with multi-plane mixed sub-block programming
US10438671B1 (en) * 2018-06-22 2019-10-08 Sandisk Technologies Llc Reducing program disturb by modifying word line voltages at interface in two-tier stack during programming
US10726891B1 (en) * 2019-02-13 2020-07-28 Western Digital Technologies, Inc. Reducing post-read disturb in a nonvolatile memory device
US10636498B1 (en) * 2019-02-22 2020-04-28 Sandisk Technologies Llc Managing bit-line settling time in non-volatile memory
US10770157B1 (en) * 2019-05-21 2020-09-08 Sandisk Technologies Llc Method of reducing injection type of program disturb during program pre-charge in memory device
US11081162B1 (en) * 2020-02-24 2021-08-03 Sandisk Technologies Llc Source side precharge and boosting improvement for reverse order program

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358228A (ja) * 2001-04-26 2001-12-26 Hitachi Ltd 半導体装置
US20030067825A1 (en) * 2001-10-05 2003-04-10 Hiroki Shimano Semiconductor memory device
US20050007859A1 (en) * 2003-07-12 2005-01-13 Hwi-Taek Chung Memory devices including global row decoders and operating methods thereof
US20060280022A1 (en) * 2005-04-28 2006-12-14 Renesas Technology Corp. Nonvolatile semiconductor memory device having assist gate
CN102592668A (zh) * 2011-01-04 2012-07-18 三星电子株式会社 非易失性存储设备和系统及编程非易失性存储设备的方法
US20140098606A1 (en) * 2012-10-08 2014-04-10 Micron Technology, Inc. Reducing programming disturbance in memory devices
TW201428752A (zh) * 2012-10-08 2014-07-16 Micron Technology Inc 降低記憶體裝置中之編程干擾
US20160064083A1 (en) * 2014-09-02 2016-03-03 Sang-Wan Nam Nonvolatile memory device and method of programming the same
US20160141045A1 (en) * 2014-11-13 2016-05-19 Wonbo Shim Nonvolatile memory device, erase method thereof and memory system including the same
US20160267965A1 (en) * 2015-03-13 2016-09-15 Dong-Ku Kang Non-volatile memory device and method of programming the same
US20170243653A1 (en) * 2016-02-22 2017-08-24 SK Hynix Inc. Nand flash memory comprising current sensing page buffer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11551763B2 (en) * 2020-08-10 2023-01-10 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN113345489A (zh) * 2021-06-28 2021-09-03 长江存储科技有限责任公司 存储器及其操作方法
CN113345489B (zh) * 2021-06-28 2023-08-08 长江存储科技有限责任公司 存储器及其操作方法

Also Published As

Publication number Publication date
US10614891B2 (en) 2020-04-07
KR20190026431A (ko) 2019-03-13
US20190074065A1 (en) 2019-03-07
US10971235B2 (en) 2021-04-06
KR102336659B1 (ko) 2021-12-07
US11276471B2 (en) 2022-03-15
US20210210147A1 (en) 2021-07-08
US20200234771A1 (en) 2020-07-23
CN109427397B (zh) 2023-10-20
SG10201804116TA (en) 2019-04-29

Similar Documents

Publication Publication Date Title
CN109427397A (zh) 基于子块位置操作存储器装置的方法和相关存储器系统
CN108364667B (zh) 非易失性存储器器件及其编程方法
CN103383861B (zh) 包括三维非易失性存储设备的系统及其编程方法
JP4663522B2 (ja) バイト、ページ、ブロック書き込みおよび同時読み書き作業能力を備え、整合技術を使用した組合せ式不揮発メモリ
CN110390971A (zh) 非易失性存储器装置及其中的编程方法
CN109979511A (zh) 操作非易失性存储器装置的方法以及擦除数据的方法
CN102568595B (zh) 半导体存储器件及其操作方法
CN108074603A (zh) 非易失性存储器装置及其操作方法以及控制逻辑
CN108305660A (zh) 用于以优化读取电压读取数据的非易失性存储器设备
CN106486166A (zh) 存储器设备、存储器系统及其操作方法
KR102314136B1 (ko) 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
CN103632720A (zh) 非易失性存储装置和数据处理方法
CN102682848B (zh) 存储器装置、存储器卡、固态驱动器、系统及其操作方法
CN105280221A (zh) 电阻型存储器装置及其操作方法
US11804268B2 (en) Methods of operating memory devices based on sub-block positions and related memory system
CN109545260A (zh) 非易失性存储器装置和对非易失性存储器装置编程的方法
CN109559776A (zh) 非易失性存储器装置及其读出方法
CN109243507A (zh) 页缓冲器、感测存储单元的方法以及非易失性存储器件
CN103578538B (zh) 半导体存储器件及其操作方法
CN107068191A (zh) 非易失性存储器装置和非易失性存储器装置的编程方法
CN108122566A (zh) 用于执行部分读操作的非易失性存储器件及其读取方法
CN110097901A (zh) 存储器装置及其操作方法
CN106504791A (zh) 存储装置、存储系统、操作存储装置以及存储系统的方法
CN109841254A (zh) 非易失性存储设备及其编程方法
CN103578541A (zh) 非易失性半导体存储器装置及其读出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant