CN1093982C - 电子器件的制造方法 - Google Patents

电子器件的制造方法 Download PDF

Info

Publication number
CN1093982C
CN1093982C CN97121182A CN97121182A CN1093982C CN 1093982 C CN1093982 C CN 1093982C CN 97121182 A CN97121182 A CN 97121182A CN 97121182 A CN97121182 A CN 97121182A CN 1093982 C CN1093982 C CN 1093982C
Authority
CN
China
Prior art keywords
film
silicon
silicon nitride
electronic device
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97121182A
Other languages
English (en)
Other versions
CN1181617A (zh
Inventor
进藤寿
冲田彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1181617A publication Critical patent/CN1181617A/zh
Application granted granted Critical
Publication of CN1093982C publication Critical patent/CN1093982C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1646—Manufacturing processes thin film formation thin film formation by sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14088—Structure of heating means
    • B41J2/14112—Resistive element
    • B41J2/14129—Layer structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B41J2/1604—Production of bubble jet print heads of the edge shooter type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1642—Manufacturing processes thin film formation thin film formation by CVD [chemical vapor deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/13—Heads having an integrated circuit

Abstract

提供一种用于制造在衬底上具有氮化硅膜的电子器件的工艺，包括下述步骤：分别在用于形成元件的衬底表面和衬底的相反表面上形成氮化硅膜，分别在所述氮化硅膜上叠层氧化硅膜；在用于形成元件的衬底表面一侧的所述氧化硅膜上存在抗蚀剂的状态下，用湿法刻蚀除去所述相反表面一侧的所有氧化硅膜；用湿法刻蚀除去所述相反表面上的所有氮化硅膜；以及用湿法刻蚀除去用于形成元件的衬底表面一侧的所有氧化硅膜，使所述氮化硅膜保留在用于形成元件的衬底表面一侧上。

Description

电子器件的制造方法
技术领域
本发明涉及一种制造电子器件的工艺，特别是涉及一种用于制造液晶显示器件或记录头的衬底的工艺，该方法包括除去一部分衬底。
背景技术
按照常规的情况，在只在衬底的元件面上形成氮化硅膜的过程中，如图10中所示，由于CVD装置的结构的原因，通过CVD(化学汽相淀积)不可避免地在衬底11的两个面上一次形成氮化硅膜12、13，其后从反面除去氮化硅膜13。
在一个用于上述的在一个表面侧形成膜的方法中，将光致抗蚀剂16等涂敷在氮化硅膜12上，通过刻蚀除去在反面上的氮化硅膜13。热磷酸溶液是一种用于氮化硅的通常的刻蚀剂。但是，光致抗蚀剂16不能充分地阻挡热磷酸的刻蚀，故该湿法刻蚀不适用于氮化硅膜的除去。
因而，在反面上的氮化硅膜的除去通常通过干法刻蚀来进行，以便只在元件一侧的表面上形成氮化硅膜。
干法刻蚀方法包括CDE(化学干法刻蚀)、RIE(反应离子刻蚀)等。在CDE方法中，一个面应通过诸如光致抗蚀剂的保护膜来保护，以防止正面和反面被扩散气体所刻蚀。在RIE方法中，在反面上的氮化硅膜被刻蚀前，应将衬底反转，这是由于在通常的RIE系统中只有暴露于等离子体的面才被刻蚀。由于上述的衬底反转，使衬底的正面(元件侧)与装置的臂、带等或电极接触。这样就可能引起元件面的划痕，或形成导致元件缺陷的尘埃。为了防止这种缺陷，在RIE方法中也应通过由树脂等组成的保护膜来保护表面。
为了除去在衬底反面上的氮化硅膜，如以上所描述的那样，在任何干法刻蚀法中其正面(元件侧)应通过形成象抗蚀剂那样的有机膜进行保护，以便进行运送和刻蚀。
但是，不利的是，有机树脂膜通过与诸如运送系统的臂和带等机械部分接触将形成微粒，或者有机树脂将由于用电极来夹住衬底而粘在装置的电极上，从而削弱了衬底与电极的接触，引起刻蚀过程中的衬底温度的升高和削弱刻蚀选择性。
发明内容
本发明的一个目的是提供一种包括除去一部分诸如衬底反面上的氮化物膜的衬底组分的制造电子器件的工艺，该工艺包括在不利用干法刻蚀和不由于运送系统或由于衬底夹具而引起衬底的划痕或不因为干法刻蚀系统中的外部问题而引起元件缺陷的情况下，只通过湿法刻蚀来除去一部分诸如衬底反面上的氮化物膜的衬底组分。
用于制造本发明的、具有在衬底上的氮化硅膜的电子器件的工艺包括分别在衬底的第1面上和与第1面相反的第2面上形成氮化硅膜和氧化硅膜的步骤、通过湿法刻蚀除去在第1面上的氧化硅膜的步骤以及湿法刻蚀除去在第1面上的氮化硅膜和通过湿法刻蚀除去在第2面上的氧化硅膜的步骤。
按照本发明的工艺，在衬底一个区域上的氮化硅膜可通过湿法刻蚀来剥去，而在剩下的区域上的氮化物膜未被除去。由此，可在消除衬底上因运送系统或衬底夹具引起划痕的缺点的情况下，或在消除因干法刻蚀系统中外部问题而引起元件缺陷形成的缺点情况下来制造电子器件。
在制造本发明的电子器件的工艺中，氮化硅膜在衬底的两个面上生长，在各个氮化硅膜上形成二氧化硅膜，例如通过包含氟化氢的水溶液来除去反面的氧化硅，例如通过包含磷酸的水溶液来除去反面的氮化硅膜，由此在不利用干法刻蚀系统的情况下，通过湿法刻蚀来剥去在反面上的氮化硅膜。由此，可在消除在衬底上因运送系统或衬底夹具形成划痕的缺点的情况下，或在消除因干法刻蚀系统中的外部问题而引起元件缺陷形成的缺点情况下，制造液晶显示装置或记录头的基座部件。
附图说明
图1A、1B、1C、1D、1E和1F是用于说明本发明的实施例1的工艺流程的概要剖面图。
图2是实施例1的显示装置的概要剖面图。
图3是示出实施例1的液晶面板的概图。
图4是实施例1的液晶面板的等效电路图。
图5是示出实施例1的液晶面板的象素部分的结构的概要平面图。
图6是实施例1的液晶面板的象素部分的概要剖面图。
图7A、7B、7C、7D、7E、7F和7G是说明实施例1中的制造步骤的概要剖面图。
图8是实施例3中制造的记录头基座部件的概要剖面图。
图9是示出在实施例3中制造的、一部分被剖开的记录头的外观的概要透视图。
图10A、10B和10C是示出现有技术中的制造步骤的概要剖面图。
具体实施方式
实施方案1
图1A至1F是用于说明本发明的制造步骤的概要剖面图。
首先，利用诸如低压化学生长法的CVD法在衬底1上生长氮化硅膜2、3(图1A)。
利用诸如低压化学生长法的CVD法生长薄的硅膜4、4’(图1B)。
对薄的硅膜4、4’进行氧化，使之变为薄的二氧化硅膜5、5’(图1C)。
然后，在正面上形成光致抗蚀剂6。通过包含氟化氢的水溶液来除去反面上的氧化硅膜5’，该包含氟化氢的水溶液作为不与氮化硅发生反应的第1湿法刻蚀溶液(图1D)。
除去光致抗蚀剂6，通过作为第2湿法刻蚀溶液的包含磷酸的水溶液来除去在反面上的氮化硅膜3(图1E)。
最后，通过第1湿法刻蚀溶液除去正面上的氧化硅膜5(图1F)。
以这种方式，可在不利用干法刻蚀系统的情况下，通过湿法刻蚀来剥去在反面上的氮化物膜。
第1刻蚀溶液含有的氟化氢，包括氟化氢水溶液、含有氟化氢和氟化氨的水溶液及含有氟化氢和过氧化氢的水溶液。
第2刻蚀溶液含有的磷酸，包括加热的磷酸水溶液和含有磷酸和过氧化氢的水溶液。
在本发明中的氮化硅膜不仅包括Si3N4膜，而且包括在硅原子和氮原子之间具有键的膜(例如SiN膜)。在本发明中的氧化硅膜不仅包括SiO2膜，而且包括在硅原子和氧原子之间具有键的膜(例如SiO膜)。
上述的工艺适用于制造例如液晶显示装置和喷墨记录头。在制造液晶显示装置中，该工艺适用于在基座部件的一部分上形成氮化硅膜。在制造喷墨记录头中，该工艺也适用于在基座部件的一部分上形成氮化硅膜。
实施例1
在该实施例中，按照本发明制造液晶显示装置，该装置包括：具有对应于信号线和扫描线的交叉点而排列的象素电极的半导体衬底；用于在象素电极部分的周边驱动该象素电极的驱动电路；半导体衬底，该衬底的在图象显示区下的部分为了透光而被切除；和保持于半导体衬底和与其相对的对置衬底之间的液晶。
首先，说明在本实施例中制造的液晶显示装置的面板结构。图3是示出该实施例的液晶面板的概图。
在图3中，将垂直移位寄存器303和水平移位寄存器304连接到具有排列成矩阵的多晶硅TFT的开关元件的面板显示电路305。从视频信号电路301传来的TV图象信号通过垂直移位寄存器303和水平移位寄存器304被写入显示电路305中的象素，同步电路302对两个移位寄存器304，305进行同步。
图4是该液晶面板的等效电路图。在图4中，象素电极406对应于信号线401a-401d和扫描线402a-402c的交叉点而排列。TFT(薄膜晶体管)403的漏极连接到象素电极。将信号线401a-401d分别连接到TFT 403的源极，将扫描线402a-402c分别连接到TFT 403的栅极。来自信号线401a-401d的视频信号被写入象素电极406。也将TFT 403的漏极连接到维持电容404，以在一个足够长的时间内保持所写入的电荷。将维持电容404的电极的另一端405连接到公用于所有象素的电位，或连接到分别公用于每一行的方向上的象素的电位。
虽然以上描述了有源矩阵型液晶显示装置，但本发明不限于此。本发明也适用于其他器件，诸如具有对应于信号线和扫描线的交叉点而设置的MIM元件或PN结元件的器件。
图5是示出实施例1的液晶显示面板的象素部分结构的概要平面图。一个象素被两个邻近的信号线501a、501b和两个邻近的扫描线502a、502b所围绕。由多晶硅膜形成的TFT 503的源极通过接触孔504被连接到信号线501a。信号电荷经过两个栅极被写入漏极。将该TFT经过接触孔505连接到金属电极506。将金属电极506经由通孔507连接到透光象素电极508。数字509表示遮光膜的孔径，该遮光膜遮住指向该TFT的不需要的光。
图6是沿图5的线6-6取的象素部分的剖面图。在图6中，在硅衬底上形成厚度为400-1200nm的氧化膜102，再形成氮化硅膜202。在该氮化硅膜上形成厚度为10至100nm的氧化硅膜，以便将TFT与氮化硅膜分开。该TFT具有用于电场弛豫的低浓度的n型层107，和高浓度源/漏103。这些电极与两个多晶硅电极106并列，中间介入栅氧化膜105。源电极、漏电极由以Al膜108a和Ti膜108b构成的层叠膜组成，以有利于对象素电极603的欧姆接触。例如由TiN膜构成遮光膜602，该遮光膜602被PSG等的膜601与源/漏电极隔离开，被BPSG等的膜106与TFT隔离开。数字109表示诸如氮化硅膜的绝缘膜，该膜将象素电极603与遮光膜602分开。数字610表示液晶对准膜，由聚酰亚胺形成。
如图6所示，有源矩阵衬底由从衬底101至对准膜610的部件形成。通过中间介入TN液晶611，在对置电极621一侧设置对准膜626、保护膜625和透光电极624。含有例如颜料的彩色滤光器623对应于遮光膜602的孔径而设置，由Cr等制成的黑色矩阵622对应于遮光部分而设置。
图2示出包含象素显示区和周边驱动部分的显示面板的概要剖面图。在图2中，数字701表示硅衬底；702表示用于隔离元件的厚的氧化膜(场氧化膜)；703a表示NMOS晶体管的低浓度源/漏；703b表示NMOS晶体管的高浓度源/漏；704表示N型晶体管的p型阱；706表示多晶硅栅电极；720表示硅衬底的支撑部分；以及721表示通过除去衬底硅而形成的透光区，它用作面板显示部分(象素显示区)。
数字722表示TFT，723表示绝缘膜，725表示连接TFT 722和象素电极603的布线部分。
在图2中，TFT衬底(半导体衬底)平行于对面的衬底621而放置，将液晶材料611密封于其间。设置衬垫724以便维持液晶611的厚度，该厚度是考虑到液晶的光学特性而设计的。相对于象素电极603设置公用于所有的或多个象素的透光电极625，以便对液晶施加电压。在示出全色显示面板的图2中，在对置电极621上设置含有染料或颜料的彩色滤光器623，象素部分以外的区域和周边驱动电路的区域被Cr等的黑色矩阵622遮光。
作为液晶材料611，TN型液晶(扭曲向列液晶)通常是有效的。在另一方面，STN型液晶(超扭曲向列液晶)和FLC(铁电液晶)、PDLC(聚合物弥散液晶)是有效的。对于TN、STN或FLC的使用来说，在显示装置的正面和背面应设置正交尼科耳(nicol)偏振片。在图2中可从顶部一侧或从底部一侧投射对显示来说是必要的后照光。
参照图7说明在图2中的制造TFT衬底的工艺。
首先，在1000℃下在H2/O2的气氛中对单晶硅衬底801进行热氧化以在单晶硅衬底801上形成厚度为700nm的氧化硅膜802。
通过常规的光刻技术和刻蚀技术除去形成了NMOS晶体管的氧化硅膜802的部分。
然后通过离子注入和热处理形成p阱区803，通过缓冲氟化氢水溶液除去氧化硅膜(图7A)。
在单晶硅元件隔离区和用于多晶硅TFT形成的图象显示区上通过LOCOS工艺形成场氧化膜804(图7B)。
在其上使用低压CVD系统，通过SiH4(硅烷)与NH3(氨)的反应淀积厚度为400nm的氮化硅膜805。然后，在其上使用低压CVD，通过在600-700℃下对用氮稀释的硅烷气体进行热分解，淀积厚度为700埃的多晶硅806(图7C)。
在1000℃下在氧-氢气氛中通过热氧化将多晶硅完全转换为二氧化硅807。
将厚度为1.0微米的光致抗蚀剂涂敷在上表面上，并通过加热进行固化。然后通过浸入到作为第1刻蚀剂的缓冲氢氟酸溶液中来除去在反面上的氧化硅膜，这一点是本发明的特征(图7D)。
除去在正面上的光致抗蚀剂。通过将衬底浸入到作为第2湿法刻蚀溶液的经加热的磷酸溶液中来除去在反面上的氮化硅膜805。然后，通过缓冲氢氟酸溶液来除去在正面氮化硅膜上的二氧化硅膜807(图7E)。
使用低压CVD在800℃下通过SiH4(硅烷)与N2O(氧化亚氮)的反应在其上淀积厚度为50nm的氧化硅膜806。使用低压CVD在600-700℃下通过用氮稀释的硅烷气体的热分解，在其上淀积厚度为50-200nm的多晶硅膜809。由于多晶硅的厚度越薄，在源和漏之间的漏泄电流越小，故多晶硅的厚度最好较薄。在本实施例中，考虑到工艺的变动，将栅氧化膜810的厚度设计成80nm，将多晶硅淀积膜的厚度设计成80nm。栅氧化膜可通过利用由氧化和接连的氮化氧化形成的ONO膜(氧化-氮化-氧化膜)，或通过用CVD淀积氧化硅膜来形成。在栅氧化膜形成后，淀积厚度为100-500nm的用于栅电极的多晶硅110。以高浓度对该多晶硅进行掺杂，对其进行图形刻蚀以形成栅电极811(图7F)。在本实施例中，在气相中用磷进行掺杂。另外，也可利用砷或磷的注入或离子掺杂。可适当地利用常规技术。
然后，使用常压CVD通过将SiH4(硅烷)、O2(氧)和PH3(磷化氢)作为源气体来淀积厚度为600nm的PSG(磷硅玻璃)作为中间层绝缘膜812。而中间层绝缘膜可由NSG(非掺杂硅酸盐玻璃)、BPSG(硼磷硅玻璃)或类似膜来形成。
开接触孔，通过磁控溅射淀积厚度为600nm的、用0.5-2.0％硅掺杂的铝813。该电极材料可以是在通常的半导体工艺或TFT工艺中使用的材料，诸如铝合金、W、Ta、Ti、Cu、Cr和Mo，及其硅化物。通过对电极材料进行图形刻蚀来形成铝布线814。
通过等离子CVD形成厚度为1000nm的氧化硅膜814作为第2中间层绝缘膜。
将由LP-CVD形成的多晶硅膜或氮化硅膜或由热氧化形成的氧化硅膜从反面部分除去，在该反面部分上以后为了透光将单晶硅衬底除去。
在第2中间层绝缘膜中形成通孔，使用磁控溅射和图形刻蚀通过淀积TiN来形成遮光层817。
然后，通过等离子CVD形成厚度为270nm的氮化硅膜作为元件保护膜816。使用磁控溅射通过淀积ITO(氧化铟锡)形成透光电极815(图7G)。
将由上述工艺制备的TFT衬底和分开制备的对置电极接合在一起。将液晶注入于其间，将注入开口密封。然后将上述液晶单元的TFT衬底一侧的表面浸入于TMAH溶液(四甲基氢氧化铵溶液)，通过利用TFT衬底反面上的经图形刻蚀的氧化硅膜和氮化硅膜作为掩模来刻蚀单晶硅衬底。由此使该被刻蚀的部分成为透光的部分。这样就制备了透光的液晶显示装置。
按照上述工艺，制造了具有320,000个象素的液晶显示装置。由此得到的液晶显示装置没有诸如从反面剥去氮化硅时形成划痕的缺陷、因外部问题引起的布线损坏、因短路引起的象素或线的缺陷和由TFT衬底的象素的缺陷引起的液晶的有缺陷的对准。
实施例2
以同样的方式提供具有与实施例1相同结构的液晶显示装置，所不同的是将剥去氮化硅膜时的薄的硅膜从多晶硅变为非晶硅，以改善氧化膜的表面平整度，该氧化膜不被除去，TFT在其上形成。
以在实施例1中同样的方式在硅衬底上形成p阱区和元件隔离区。在其上使用低压CVD通过SiH4(硅烷)与NH3(氨)的反应淀积厚度为300nm的氮化硅膜。
在其上使用低压CVD，通过在450℃下对用氮稀释的硅烷气体进行热分解，淀积厚度为1000埃的非晶硅。在1000℃下通过在氧-氢气氛中的热氧化将上述多晶硅完全转换为二氧化硅。
将厚度为1.0微米的光致抗蚀剂涂敷在其表面上，并通过加热进行固化。然后通过浸入到作为第1湿法刻蚀溶液的缓冲氢氟酸溶液中来除去在反面上的氧化硅膜，这一点是本发明的特征。
除去在正面上的光致抗蚀剂。然后通过将衬底浸入到作为第2湿法刻蚀溶液的经加热的磷酸溶液中来除去在反面上的氮化硅膜。
在上述由非晶硅的氧化形成的二氧化硅上淀积多晶硅以形成TFT。其后，以与实施例1中同样的方式制备TFT衬底。
将由上述工艺制备的TFT衬底和分开制备的对置电极接合在一起。将液晶注入于其间，将注入开口密封。然后将上述液晶单元的TFT衬底一侧的表面浸入于TMAH溶液(四甲基氢氧化铵溶液)，通过利用在TFT衬底反面上的经图形刻蚀的氧化硅膜和氮化硅膜作为掩模来刻蚀单晶硅衬底。由此使该被刻蚀的部分成为透光的部分。这样就制备了透光的液晶显示装置。
按照上述工艺，制造了具有320,000个象素的液晶显示装置。该液晶显示装置没有诸如从反面剥去氮化硅时形成划痕的缺陷、因外部问题引起的布线损坏、因短路引起的象素或线的缺陷和由TFT衬底的象素缺陷引起的液晶的有缺陷的对准。
上述TFT衬底的TFT的电性能(例如，阈值电压、场效应迁移率、S系数等)与实施例1的TFT的性能相同，实施例1的TFT通过在用高温CVD淀积的二氧化硅上的淀积来制造。
实施例3
按照本发明通过除去一部分基座部件来制备用于记录头的基座部件。
图8是按照本发明制备的记录头的概要剖面图。
用于记录头的基座部件900是通过在P型硅衬底11上形成作为电-热转换元件的热产生部分910和作为驱动功能元件的双极型NPN晶体管920来制备的。
在图8中，数字11是P型硅衬底；12是用于形成功能元件的N型收集区；13是P型隔离埋入区；14是N型外延区；15是是用于形成功能元件的P型基区；16是用于元件隔离的隔离-埋入区；17是用于构成功能元件的N型收集极-埋入区；18是用于构成元件隔离的高浓度P型基区；19是用于元件隔离的高浓度P型隔离区；20是用于构成元件的N型发射区；21是用于构成元件的N型收集区；22是收集极-基极公用电极；23是发射极；以及24是隔离电极。
这样，就形成了NPN晶体管920，以及形成了收集区12、14、17、21使其完全包围发射区20和基区15、18。每个单元被作为元件隔离区的P型隔离埋入区、P型隔离区16和高浓度P型隔离区所包围和电隔离。
NPN晶体管920由下述部分构成：两个在P型硅衬底11上形成的、中间介入N型收集极-埋入区12和N型收集极-埋入区12的高浓度N型收集区21；两个在高浓度N型收集区21内形成的、中间介入N型收集极-埋入区12和P型基区15的高浓度P型基区18；以及在高浓度基区18之间形成的、中间介入N型收集极-埋入区12和P型基区15的高浓度N型发射区20。高浓度N型收集区21和高浓度P型基区18被收集极-基极公用电极22连接，以用作二极管。
在邻近于NPN晶体管920处连续地形成P型隔离-埋入区13、P型隔离区16和高浓度P型隔离区19。
在P型硅衬底11上形成热产生电阻层903，中间介入N型外延层14、热积累层901和与热积累层901一体地形成的中间层膜902。对在热产生电阻层903上形成的布线电极904进行切割，以形成两个作为连接端面的边缘部分904a。由此形成了热产生部分910。
用由氮化硅膜组成的热积累层901全部地覆盖上述的用于记录头的基座部件900，由铝或类似材料形成功能元件和电极22、23、24。
本实施例的基座部件900具有P型硅衬底11，该硅衬底具有收集极-基极公用电极22、发射极23和隔离电极24，并用热积累层901来覆盖。再者，在其上通过常压CVD、等离子CVD、溅射或类似方法形成由氧化硅组成的中间层膜902。
使电极22、23、24的端面变斜，以便显著地改善中间层膜902的台阶覆盖性，从而可将中间层膜902做得比常规的膜薄，但能保持热积累效应。
穿过中间层902形成孔，以便与收集极/基极公用电极22、发射极23和隔离电极24进行电连接。由铝或类似材料形成布线电极904，以在中间层膜902上形成电布线。换言之，通过在局部位置对中间层膜902钻孔来设置电-热转换元件，通过HfB2等的溅射来形成热产生电阻层903，通过气相淀积或溅射铝等来形成布线电极904。
用于构成热产生电阻层903的材料包括Ta、ZrB2、Ti-W、Ni-Cr、Ta-Al、Ta-Si、Ta-Mo、Ta-W、Ta-Cu、Ta-Ni、Ta-Ni-Al、Ta-Mo-Al、Ta-Mo-Ni、Ta-W-Ni、Ta-Si-Al、Ta-W-Al-Ni等。
由铝等形成的布线电极904具有作为连接端面的边缘面904a、904b，使该连接端面相对于法线倾斜等于或大于30度的角度。
如图8中所示，在电-热转换元件910上通过溅射或CVD与中间层膜902一体地形成由SiO、SiO2、SiN、SiON等组成的保护膜905和由Ta等组成的保护膜906。在图8和9中，数字950表示喷出开口；951表示液体路径壁部件和952表示覆盖板。
通过将由光敏树脂等组成的、用于形成传递到多个喷出开口950的液体路径955的液体路径壁部件951和具有油墨供给开口953的覆盖板954安装到具有上述结构的基座部件900上来制备用于喷墨记录系统的记录头960。将由油墨供给开口953供给的油墨一次存储于在记录头内的共同的液体室954内，然后供给各个液体路径955。通过驱动基座部件900的热产生部分910，使油墨穿过喷出开口950而喷出。
以下更详细地描述本发明的用于制造记录头960的工艺。
(1)在P型硅衬底的表面(杂质浓度：约1×1012至1×1016cm-3)上形成厚度约为8000埃的氧化硅膜。通过光刻除去在预定的区域用于埋入各个单元的N型收集极的已形成的氧化硅膜。
在形成氧化硅膜后，通过N型杂质(诸如P和As)的离子注入和热扩散形成厚度为2-6微米的、杂质浓度为1×1018cm-3或更高的N型收集极-埋入区，以得到80Ω/□或更小的低薄层电阻。
其后除去用于埋入P型隔离区部分的氧化硅膜，在该处形成厚度约为1000埃的氧化硅膜。通过P型杂质(诸如B)的离子注入和热扩散形成杂质浓度为1×1015cm-3至1×1017cm-3或更高的P型隔离埋入区。
(2)除去在整个面上的氧化硅膜，以外延方式生长厚度约为5-20微米的N型外延区(杂质浓度：约1×1013cm-3至1×1015cm-3)。
(3)在N型外延区的表面上形成厚度约为1000埃的氧化硅膜。在其上涂敷抗蚀剂，并进行图形刻蚀。由此，只对用于形成低浓度P型基区的部分进行P型杂质的离子注入。在除去该抗蚀剂后，形成厚度约为5-10微米的低浓度P型基区(杂质浓度：约1×1014cm-3至1×1017cm-3)。
在另一种方式下，该P型基区可在(1)的工艺后通过除去氧化膜来形成，并生长厚度约为3-10微米的、杂质浓度约5×1014cm-3至5×1017cm-3的低浓度外延层。
其后再次全部除去氧化硅膜，然后形成厚度约为8000埃的另一个氧化硅膜。除去用于形成P型隔离区的区域处的氧化硅膜。通过CVD在整个面上淀积BSG膜，通过热扩散形成厚度约为10微米的P型隔离区(杂质浓度：约1×1018cm-3至1×1020cm-3)，使得所形成的层到达P型隔离埋入区。P型隔离区16可通过使用BBr3作为扩散源来形成。
如上所述，通过使用P型外延层，可形成这样一种结构，该结构不需要上述的P型隔离埋入区或P型隔离区。在这样一种结构中，可省略用于形成P型隔离埋入区、P型隔离区和低浓度基区的光刻工艺和杂质扩散工艺。
(4)除去BSG膜，然后形成厚度约为8000埃的氧化硅膜。除去用于形成N型收集区的部分处的氧化硅膜。然后通过N型固体扩散和热扩散的磷离子注入形成厚度约为10微米的N型收集区17(杂质浓度：约1×1018cm-3至1×1020cm-3)，以到达收集极埋入区17和得到不高于10Ω/□的薄层电阻。
其后，形成厚度为3000埃的热氧化膜，使用低压CVD再在其上通过SiH4(硅烷)与NH3(氨)的反应淀积厚度为400nm的氮化硅膜105。
然后，通过使用低压CVD通过在600-700℃下对用氮稀释的硅烷气体进行热分解，淀积厚度为700埃的多晶硅。在1000℃下通过在氧-氢气氛中的热氧化将多晶硅完全转换为二氧化硅。
将厚度为1.0微米的光致抗蚀剂涂敷在表面上，并通过加热进行固化。然后通过浸入到作为第1湿法刻蚀溶液的缓冲氢氟酸溶液中来除去反面上的氧化硅膜，这一点是本发明的特征。
除去在正面上的光致抗蚀剂。然后通过将衬底浸入到作为第2湿法刻蚀溶液的经加热的磷酸溶液中来除去在反面上的氮化硅膜。
其后，通过缓冲氢氟酸溶液来除去正面氮化硅膜上的二氧化硅膜。
然后，有选择地除去在单元区中的氮化硅膜和氧化硅膜。
进行抗蚀剂的图形刻蚀，只将P型杂质注入到形成高浓度基区18和高浓度隔离区19的部分内。
除去抗蚀剂，然后从待形成N型发射区和高浓度N型收集区的部分除去氧化硅膜。在整个面上形成热氧化膜。通过注入N型杂质和热扩散同时形成N型发射区和高浓度N型收集区。该N型发射区和高浓度N型收集区分别具有不大于1.0微米的厚度，并含有约1×1018cm-3至1×1020cm-3的浓度的杂质。
(5)再者，除去在电连接处的氧化硅膜。然后，在整个面上淀积铝等材料，将铝从除了电极部分以外的部分除去。不是通过常规的湿法刻蚀，而是通过用连续地向后移动的光致抗蚀剂的刻蚀来进行该铝的除去，从而得到具有斜的边缘面的布线。通过使用一般用作抗蚀剂图形刻蚀的显影剂的TMAH(四甲基氢氧化铵)的水溶液作为刻蚀剂，可满意地得到相对于法线倾斜约60度的边缘面。
(6)通过PCVD法在整个面上形成厚度约为0.6至2.0微米的SiO2膜，该膜将变成中间层膜，也用作热积累层。该中间层膜102可通过常压CVD来形成，可以是SiON膜、SiO膜或SiN膜，以代替SiO2膜。
为了进行电连接，通过光刻在对应于发射区和基极-收集区上的位置处的中间层膜上形成通孔TH。
在诸如中间层膜和保护膜的绝缘膜的刻蚀中，通过使用诸如NH4F+CH3COOH+HF的混合酸刻蚀溶液，使刻蚀液渗透到抗蚀剂(用于掩模的光致抗蚀剂)和绝缘膜之间的界面，可使被刻蚀的膜的端面变斜(最好相对于法线倾斜30至75度的角度)。这将改善在中间层膜上形成的膜的台阶覆盖性，使制造工艺变得稳定，以提高制造成品率。
(7)在中间层膜上淀积厚度约为1000埃的HfB2作为热产生电阻层903，用于在对应于发射区、基区和收集区上以及穿过通孔TH的电极上电极部分的电极进行电连接。
(8)在热产生电阻层上淀积厚度约为5000埃的铝材料层，以形成电-热转换元件的布线电极对、二极管阴极布线电极、二极管阳极布线电极。然后对铝和HfB2(热产生电阻层)进行图形刻蚀，以便同时形成电-热转换元件和其他布线。以与上述相同的方式进行铝的图形刻蚀。
(9)通过PCVD或类似方法淀积厚度约为10000埃的SiO2膜，该膜用作电-热转换元件的保护层和用作铝布线的绝缘层。在该膜的淀积中，在较低的温度(150-250℃)下生长该膜，以防止以与上述类似的方式生长小丘(hirock)。该保护层可由SiON、SiO或SiN形成，以代替SiO2。
在热产生部分上，淀积厚度约为2000埃的Ta，作为防空隙的保护层906。
(10)局部地除去如以上描述而形成的电-热转换元件、Ta膜和SiO2膜以形成用于键合的焊区。
(11)将液体路径壁部件和覆盖板安装到具有半导体元件的基座部件上，以制备在内部具有油墨流动路径的记录头。
以下描述用于形成凹部980的工艺。
在硅衬底上形成电-热转换元件和驱动功能元件后，通过光刻对在正面上形成上述元件期间在反面上生长(淀积)的氧化硅膜进行图形刻蚀，以界定凹部980。
通过抗蚀剂和夹具对具有该元件的硅基座部件的正面表面进行保护，通过使用加热到90℃的2％的TMAH(四甲基氢氧化铵)溶液，利用刻蚀在反面上形成凹部980。在反面上形成的掩模可以是用低压气相合成来淀积的一种SiNx膜。
凹部980使得能从加热器的上侧或下侧供给油墨。因而，在图9中，油墨可从凹部980的一侧来供给，而不是从加热器的上侧来供给。
通过上述的凹部形成工艺，利用凹部980的形成，油墨可从相反的一侧来供给，并在凹部侧上设置覆盖板和喷墨开口。在这种情况下，元件侧可通过粘接增强板来进行增强。该增强板最好由诸如玻璃和石英的具有低热导率的材料来制成。

Claims (8)

1.一种制造电子器件的工艺，其中，在用于形成元件的衬底表面上形成有氮化硅膜，在该氮化硅膜上将形成所述元件，所述工艺包括以下步骤：
分别在用于形成元件的衬底表面和衬底的相反表面上形成氮化硅膜；
分别在所述氮化硅膜上叠层氧化硅膜；
在用于形成元件的衬底表面一侧的所述氧化硅膜上存在抗蚀剂的状态下，用湿法刻蚀除去所述相反表面一侧的所有氧化硅膜；
用湿法刻蚀除去所述相反表面上的所有氮化硅膜；以及
用湿法刻蚀除去用于形成元件的衬底表面一侧的所有氧化硅膜，使所述氮化硅膜保留在用于形成元件的衬底表面一侧上。
2.根据权利要求1的制造电子器件的工艺，其中所述氧化硅膜通过对硅膜进行氧化来得到。
3.根据权利要求1的制造电子器件的工艺，其中除去所述氧化硅膜的所述步骤通过使用含有氟化氢的刻蚀溶液来进行。
4.根据权利要求1的制造电子器件的工艺，其中除去所述氮化硅膜的所述步骤通过使用含有磷酸的刻蚀溶液来进行。
5.根据权利要求2的制造电子器件的工艺，其中所述硅膜由多晶硅构成。
6.根据权利要求2的制造电子器件的工艺，其中所述硅膜由非晶硅构成。
7.根据权利要求1的制造电子器件的工艺，其中所述电子器件是液晶显示器。
8.根据权利要求1的制造电子器件的工艺，其中所述电子器件是喷墨记录头。
CN97121182A 1996-10-24 1997-10-24 电子器件的制造方法 Expired - Fee Related CN1093982C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP282341/96 1996-10-24
JP28234196 1996-10-24

Publications (2)

Publication Number Publication Date
CN1181617A CN1181617A (zh) 1998-05-13
CN1093982C true CN1093982C (zh) 2002-11-06

Family

ID=17651162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97121182A Expired - Fee Related CN1093982C (zh) 1996-10-24 1997-10-24 电子器件的制造方法

Country Status (5)

Country Link
US (1) US6022751A (zh)
EP (1) EP0838846A3 (zh)
KR (1) KR100255910B1 (zh)
CN (1) CN1093982C (zh)
TW (1) TW377453B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223092B2 (ja) * 1998-05-19 2009-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3883706B2 (ja) 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6528364B1 (en) * 1998-08-24 2003-03-04 Micron Technology, Inc. Methods to form electronic devices and methods to form a material over a semiconductive substrate
US6204142B1 (en) 1998-08-24 2001-03-20 Micron Technology, Inc. Methods to form electronic devices
US6799838B2 (en) * 1998-08-31 2004-10-05 Canon Kabushiki Kaisha Liquid discharge head liquid discharge method and liquid discharge apparatus
KR100443525B1 (ko) * 1998-12-26 2004-10-26 주식회사 하이닉스반도체 레지스트패턴형성방법
TW487958B (en) * 2001-06-07 2002-05-21 Ind Tech Res Inst Manufacturing method of thin film transistor panel
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
GB0120110D0 (en) * 2001-08-17 2001-10-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display
US6828226B1 (en) * 2002-01-09 2004-12-07 Taiwan Semiconductor Manufacturing Company, Limited Removal of SiON residue after CMP
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP4107096B2 (ja) 2003-02-10 2008-06-25 ヤマハ株式会社 ウェットエッチング方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
CN100539035C (zh) * 2004-09-10 2009-09-09 中芯国际集成电路制造(上海)有限公司 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
ATE490557T1 (de) 2005-02-21 2010-12-15 Gigaset Communications Gmbh Aktiv-matrix-struktur für eine anzeigevorrichtung und verfahren zu deren herstellung
JP4854336B2 (ja) * 2006-03-07 2012-01-18 キヤノン株式会社 インクジェットヘッド用基板の製造方法
CN102044421B (zh) * 2009-10-13 2012-05-23 中芯国际集成电路制造(上海)有限公司 金属栅制作方法
CN102110654B (zh) * 2009-12-23 2013-07-24 中芯国际集成电路制造(上海)有限公司 晶圆背面薄膜结构的形成方法
CN102817082B (zh) * 2011-06-08 2016-06-01 无锡华润华晶微电子有限公司 一种硅膜的制备方法
CN102420131B (zh) * 2011-07-01 2015-06-17 上海华力微电子有限公司 集成在前道工艺中的硅片背面氮化硅成长方法
KR101489306B1 (ko) * 2013-10-21 2015-02-11 주식회사 유진테크 어모퍼스 실리콘막의 증착 방법 및 증착 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899363A (en) * 1974-06-28 1975-08-12 Ibm Method and device for reducing sidewall conduction in recessed oxide pet arrays
US4219379A (en) * 1978-09-25 1980-08-26 Mostek Corporation Method for making a semiconductor device
JPH02109337A (ja) * 1988-10-18 1990-04-23 Fujitsu Ltd 半導体装置の製造方法
US5181132A (en) * 1990-05-31 1993-01-19 Canon Kabushiki Kaisha Liquid crystal device and method for producing the same with metal spacer in hole of thin film device's insulator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
DE2007693B2 (de) * 1970-02-19 1976-12-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum lokalen abaetzen einer auf einem halbleiterkoerper aufgebrachten siliciumnitridschicht
US3675314A (en) * 1970-03-12 1972-07-11 Alpha Ind Inc Method of producing semiconductor devices
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
JPS6422051A (en) * 1987-07-17 1989-01-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US5131978A (en) * 1990-06-07 1992-07-21 Xerox Corporation Low temperature, single side, multiple step etching process for fabrication of small and large structures
JPH0590490A (ja) * 1991-03-07 1993-04-09 Miyazaki Oki Electric Co Ltd 半導体素子の製造方法
JPH07178911A (ja) * 1993-12-22 1995-07-18 Canon Inc 記録ヘッド用基体及び記録ヘッド
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
DE4432210A1 (de) * 1994-09-09 1996-03-14 Siemens Ag Verfahren zur Rückseitenätzung einer mit Siliziumdioxid beschichteten Halbleiterscheibe mit Fluorwasserstoffgas
US5658471A (en) * 1995-09-22 1997-08-19 Lexmark International, Inc. Fabrication of thermal ink-jet feed slots in a silicon substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899363A (en) * 1974-06-28 1975-08-12 Ibm Method and device for reducing sidewall conduction in recessed oxide pet arrays
US4219379A (en) * 1978-09-25 1980-08-26 Mostek Corporation Method for making a semiconductor device
JPH02109337A (ja) * 1988-10-18 1990-04-23 Fujitsu Ltd 半導体装置の製造方法
US5181132A (en) * 1990-05-31 1993-01-19 Canon Kabushiki Kaisha Liquid crystal device and method for producing the same with metal spacer in hole of thin film device's insulator

Also Published As

Publication number Publication date
US6022751A (en) 2000-02-08
EP0838846A2 (en) 1998-04-29
CN1181617A (zh) 1998-05-13
EP0838846A3 (en) 1999-04-28
KR19980033163A (ko) 1998-07-25
KR100255910B1 (ko) 2000-05-01
TW377453B (en) 1999-12-21

Similar Documents

Publication Publication Date Title
CN1093982C (zh) 电子器件的制造方法
CN1099612C (zh) 有源矩阵型液晶显示装置的制造方法
CN2687713Y (zh) 电光装置和电子设备
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1220107C (zh) 电光装置及半导体装置的制造方法
CN1652353A (zh) 薄膜晶体管及其制造方法
CN1295343A (zh) 电光学装置的制造方法,电光学装置及电子机器
JPH11340462A (ja) 液晶表示装置およびその製造方法
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
JP4923069B2 (ja) 薄膜トランジスタ基板、及び半導体装置
CN1879055A (zh) 液晶显示器件及其制造方法
CN1300822C (zh) 电光基板的制造方法、电光装置的制造方法
JPH11121760A (ja) 半導体装置およびその作製方法
JPH1187726A (ja) 液晶表示パネルの製造方法
CN1991937A (zh) 电光装置及其制造方法以及电子设备
JP5042662B2 (ja) 液晶表示装置及びその製造方法
JP3696214B2 (ja) 薄膜トランジスタディスプレイパネル及びその製造方法
CN1447153A (zh) 电光装置及其制造方法以及电子机器
JPH1195262A (ja) イメージセンサ機能を有する一体型液晶表示パネル
CN1209883A (zh) 显示装置和显示装置的制造方法
JP3192620B2 (ja) 電子装置の製造方法
JP3805754B2 (ja) アクティブマトリクス基板及びその製造方法
JPH0980412A (ja) 液晶表示装置の製造方法
JP3620235B2 (ja) 液晶表示パネル及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee