CN102110654B - 晶圆背面薄膜结构的形成方法 - Google Patents

晶圆背面薄膜结构的形成方法 Download PDF

Info

Publication number
CN102110654B
CN102110654B CN 200910200996 CN200910200996A CN102110654B CN 102110654 B CN102110654 B CN 102110654B CN 200910200996 CN200910200996 CN 200910200996 CN 200910200996 A CN200910200996 A CN 200910200996A CN 102110654 B CN102110654 B CN 102110654B
Authority
CN
China
Prior art keywords
wafer
polysilicon
dielectric layer
frontside
deck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910200996
Other languages
English (en)
Other versions
CN102110654A (zh
Inventor
徐长春
郝娟玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910200996 priority Critical patent/CN102110654B/zh
Publication of CN102110654A publication Critical patent/CN102110654A/zh
Application granted granted Critical
Publication of CN102110654B publication Critical patent/CN102110654B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Abstract

本发明提供了一种晶圆背面薄膜结构的形成方法，应用于制作动态随机存储器的晶圆，该晶圆正面制作有三极管和电容，在晶圆正面制作的三极管及电容表面制作有一层介质层，所述三极管和所述电容间的互连线由制作于晶圆正面的介质层表面的多晶硅形成，晶圆背面具有一层介质层及一层制作于晶圆背面介质层表面的多晶硅，该方法包括：利用化学气相沉积在晶圆正面由多晶硅形成的互连线表面、晶圆正面的介质层表面及晶圆背面的多晶硅表面形成保护层；利用湿法清洗去除晶圆背面的多晶硅表面的保护层。采用本发明的方法，避免了晶圆背面的保护层脱落至与该晶圆相邻的下层晶圆正面制作的器件上，降低了制作的晶圆的缺陷密度，提高了产品的质量。

Description

晶圆背面薄膜结构的形成方法
技术领域
本发明涉及半导体制造技术，特别涉及一种晶圆背面薄膜结构的形成方法。
背景技术
对着半导体制作工艺的飞速发展，在半导体的制造过程中，晶圆背面薄膜结构的制作方法对制作而成的晶圆缺陷密度的降低以及产品质量的提高具有重要作用。在制作动态随机存储器(Dynamic Random Access Memory，DRAM)时，需要通过多晶硅(Poly)制作而成的互连线，将已制作于晶圆上的三极管的栅极与已制作于晶圆上的电容连接起来，再在连接栅极和电容的位线(Bit Line)表面覆盖一层保护层，以保护其下的半导体器件不受损害。上述保护层包含氮化硅(Si3N4)和正硅酸乙酯(TEOS)。
图1为现有的晶圆结构示意图。图2为现有的晶圆背面薄膜结构形成方法的流程图。现结合图1及图2，对现有的晶圆背面薄膜结构的形成方法进行说明：
为了表述清楚，先对制作上述互连线及保护层的反应腔进行说明，通常将已制作有栅极和电容的晶圆置于化学气相沉积反应腔中制作互连线及保护层，该反应腔可放置多片晶圆，且每片晶圆层叠放置于反应腔的晶舟上，相邻两层的晶圆间具有一定的距离。在利用化学气相沉积的方法在晶圆正面形成薄膜结构时，晶圆的背面也会形成相同的薄膜结构。
步骤201：利用化学气相沉积在晶圆正面及背面淀积一层介质层；
利用化学气相沉积在晶圆101正面制作的器件表面淀积一层介质层103，同时，晶圆101未制作有器件的表面也淀积形成一层介质层103。该介质层为二氧化硅(SiO2)；上述的器件为制作于晶圆101正面的三极管及电容(图1中未示出)。
步骤202：利用化学机械研磨平坦化晶圆正面的介质层；
利用化学机械研磨使晶圆101正面淀积形成的介质层103平坦化。
步骤203：刻蚀晶圆正面的介质层形成通孔；
刻蚀晶圆101正面的介质层103形成连通三极管的栅极102的通孔及连通电容(图1中未示出)的通孔。
步骤204：利用化学气相沉积在晶圆正面及背面淀积多晶硅；
利用化学气相沉积在晶圆101正面和背面淀积多晶硅104；在晶圆101正面淀积的多晶硅104填充于连通三极管的栅极102的通孔、连通电容的通孔及晶圆101正面的介质层103的表面；在晶圆101背面淀积的多晶硅104在晶圆101背面的介质层103的表面形成一层多晶硅层。
步骤205：刻蚀晶圆正面的多晶硅形成互连线；
根据预设的图案对晶圆101正面淀积的多晶硅104进行刻蚀，形成连通三极管的栅极102和电容(图1中未示出)的互连线。
步骤206：利用化学气相沉积在晶圆正面和背面形成保护层；
利用化学气相沉积在晶圆101正面的多晶硅104互连线表面、晶圆101正面的介质层103表面和晶圆101背面的多晶硅104表面形成一层氮化硅(Si3N4)105，利用化学机械研磨使晶圆101正面制作的氮化硅105平坦化；利用化学气相沉积在平坦化后的晶圆101正面的氮化硅105表面及晶圆101背面的氮化硅105表面制作一层正硅酸乙酯(TEOS)106。晶圆101正面的互连线表面制作的氮化硅105和正硅酸乙酯106构成了保护其下的半导体器件不受损害的保护层。
步骤207：结束。
采用上述方法在晶圆101的正面形成介质层103、多晶硅104互连线和保护层的同时，晶圆101的背面也会沉积一层介质层103、一层多晶硅104、一层氮化硅105和一层正硅酸乙酯106；由于氮化硅105和正硅酸乙酯106的重力作用以及氮化硅105和多晶硅104之间的应力不匹配的问题，可能会造成位于晶圆101背面的部分氮化硅105和正硅酸乙酯106脱落，污染位于该晶圆下层的另一晶圆表面制作的器件，使得采用上述方法制作而成的晶圆的缺陷密度增高，也就是制作而成的晶圆上具有缺陷的器件的密度增高，降低了产品质量。
发明内容
有鉴于此，本发明提供了一种晶圆背面薄膜结构的形成方法，该方法能够降低晶圆的缺陷密度，提高产品质量。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种晶圆背面薄膜结构的形成方法，应用于制作动态随机存储器的晶圆，该晶圆正面制作有三极管和电容，在晶圆正面制作的三极管及电容表面制作有一层介质层，所述三极管和所述电容间的互连线由制作于晶圆正面的介质层表面的多晶硅形成，晶圆背面具有一层介质层及一层制作于晶圆背面介质层表面的多晶硅，该方法包括：
利用化学气相沉积在晶圆正面由多晶硅形成的互连线表面、晶圆正面的介质层表面及晶圆背面的多晶硅表面形成保护层；
利用湿法清洗去除晶圆背面的多晶硅表面的保护层。
上述方法中，所述形成保护层的方法为：
利用化学气相沉积在晶圆正面由多晶硅形成的互连线表面、晶圆正面的介质层表面及晶圆背面的多晶硅表面形成一层氮化硅；
利用化学机械研磨平坦化晶圆正面形成的的氮化硅层；
利用化学气相沉积在平坦化后的晶圆正面的氮化硅层表面及晶圆背面的氮化硅表面形成一层正硅酸乙酯。
上述方法中，所述利用湿法清洗去除晶圆背面的多晶硅表面的保护层包括：
利用氢氟酸、硝酸及水的混合溶液持续喷洒晶圆的背面，且每去除100埃厚的保护层需要持续喷洒10秒至120秒。
上述方法中，所述混合溶液中氢氟酸的体积百分比为20％至70％；所述混合溶液中硝酸的体积百分比为15％至65％；所述混合溶液中水的体积百分比为15％至65％。
上述方法中，所述化学气相沉积为低压化学气相沉积。
由上述的技术方案可见，本发明提供了一种晶圆背面薄膜结构的形成方法，应用于制作动态随机存储器的晶圆，该晶圆正面制作有三极管和电容，在晶圆正面制作的三极管及电容表面制作有一层介质层，所述三极管和所述电容间的互连线由制作于晶圆正面的介质层表面的多晶硅形成，晶圆背面具有一层介质层及一层制作于晶圆背面介质层表面的多晶硅，该方法包括：利用化学气相沉积在晶圆正面由多晶硅形成的互连线表面、晶圆正面的介质层表面及晶圆背面的多晶硅表面形成保护层；利用湿法清洗去除晶圆背面的多晶硅表面的保护层。采用本发明的方法，避免了晶圆背面的保护层脱落至与该晶圆相邻的下层晶圆正面制作的器件上，降低了制作的晶圆的缺陷密度，提高了产品的质量。
附图说明
图1为现有的晶圆结构示意图。
图2为现有的晶圆背面薄膜结构形成方法的流程图。
图3为采用本发明的方法制作的晶圆背面薄膜结构的示意图。
图4为本发明晶圆背面薄膜结构形成方法的流程图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提供了一种晶圆背面薄膜结构的形成方法，该方法对晶圆背面薄膜结构进行了改进，在多晶硅互连线上制作了保护层之后，增加了利用湿法清洗去除晶圆背面多晶硅表面的保护层的步骤，可防止晶圆背面多晶硅表面的保护层脱落至下层晶圆造成的晶圆缺陷密度较高的问题，提高了产品的质量。
图3为采用本发明的方法制作的晶圆背面薄膜结构的示意图。图4为本发明晶圆背面薄膜结构形成方法的流程图。现结合图3及图4，对本发明的晶圆背面薄膜结构的形成方法进行说明：
本发明采用的化学气相沉积的反应腔与现有技术的相同，具体地，该反应腔可放置多片晶圆，且每片晶圆层叠放置，相邻两层的晶圆间具有一定的距离。在利用化学气相沉积的方法在晶圆正面形成薄膜结构时，晶圆的背面也会形成相同的薄膜结构。
步骤401：利用化学气相沉积在晶圆正面及背面淀积一层介质层；
利用化学气相沉积在晶圆301正面制作的器件表面淀积一层介质层303，同时，晶圆301未制作有器件的表面也淀积形成一层介质层303。该介质层为二氧化硅(SiO2)；上述的器件为制作于晶圆301正面的三极管及电容(图3中未示出)。
步骤402：利用化学机械研磨平坦化晶圆正面的介质层；
利用化学机械研磨使晶圆301正面淀积形成的介质层303平坦化。
步骤403：刻蚀晶圆正面的介质层形成通孔；
刻蚀晶圆301正面的介质层303形成连通三极管的栅极302的通孔及连通电容(图3中未示出)的通孔。
步骤404：利用化学气相沉积在晶圆正面及背面淀积多晶硅；
利用化学气相沉积在晶圆301正面的介质层303表面淀积多晶硅304，同时，晶圆301背面的介质层303表面也会淀积一层多晶硅304；在晶圆301正面介质层303表面淀积的多晶硅304填充于制作于晶圆301正面的介质层303上的连通三极管的栅极302的通孔、连通电容的通孔及晶圆301正面的介质层303的表面；在晶圆301背面淀积的多晶硅304在晶圆301背面的介质层303的表面形成一层多晶硅层。
步骤405：刻蚀晶圆正面的多晶硅形成互连线；
根据预设的图案对晶圆301正面淀积的多晶硅304进行刻蚀，形成连通三极管的栅极302和电容(图3中未示出)的互连线。
步骤406：利用化学气相沉积在晶圆正面和背面形成保护层；
利用低压化学气相沉积(LPCVD)，在置于炉管中的晶圆301正面的由多晶硅304形成的互连线表面、晶圆301正面的介质层303表面及晶圆301背面的多晶硅304表面形成保护层。
利用化学气相沉积在晶圆301正面的由多晶硅304形成的互连线表面及晶圆301正面的介质层303表面形成一层氮化硅(Si3N4)305，同时，晶圆301背面的多晶硅304表面也会淀积形成一层氮化硅(Si3N4)305；利用化学机械研磨使晶圆301正面制作的氮化硅305平坦化；利用化学气相沉积在平坦化后的晶圆301正面的氮化硅305表面及晶圆301背面的氮化硅305表面制作一层正硅酸乙酯(TEOS)306。晶圆301正面的互连线表面及晶圆301正面的介质层303表面制作的氮化硅305和正硅酸乙酯306构成了保护其下的半导体器件不受损害的保护层。上述的化学气相沉积为低压化学气相沉积。
由于氮化硅305和多晶硅304间的应力不匹配，加之晶圆301背面制作于多晶硅304表面的氮化硅305和正硅酸乙酯306的重力作用，晶圆301背面的多晶硅304表面的氮化硅305和正硅酸乙酯306极易脱落。
步骤407：利用湿法清洗去除晶圆背面的多晶硅表面的保护层；
利用喷头对单个晶圆301的背面进行湿法清洗，也就是利用酸性试剂逐一喷洒晶圆301的背面，去除晶圆301背面多晶硅304表面的氮化硅305及正硅酸乙酯306，使得晶圆301背面的多晶硅304的厚度在120埃至250埃。
酸性试剂可为氢氟酸、硝酸和水的混合溶液，混合溶液中氢氟酸的体积百分比为20％至70％，混合溶液中硝酸的体积百分比为15％至65％，混合溶液中水的体积百分比为15％至65％；利用酸性试剂喷洒的时间由保护层的厚度确定，每去除100埃厚的保护层，利用酸性试剂喷洒的时间为10秒至120秒。
步骤408：结束。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种晶圆背面薄膜结构的形成方法，应用于制作动态随机存储器的晶圆，该晶圆正面制作有三极管和电容，在晶圆正面制作的三极管及电容表面制作有一层介质层，所述三极管和所述电容间的互连线由制作于晶圆正面的介质层表面的多晶硅形成，晶圆背面具有一层介质层及一层制作于晶圆背面介质层表面的多晶硅，该方法包括：
利用化学气相沉积在晶圆正面由多晶硅形成的互连线表面、晶圆正面的介质层表面及晶圆背面的多晶硅表面形成保护层；
利用湿法清洗去除晶圆背面的多晶硅表面的保护层；
所述形成保护层的方法为：
利用化学气相沉积在晶圆正面由多晶硅形成的互连线表面、晶圆正面的介质层表面及晶圆背面的多晶硅表面形成一层氮化硅；
利用化学机械研磨平坦化晶圆正面形成的氮化硅层；
利用化学气相沉积在平坦化后的晶圆正面的氮化硅层表面及晶圆背面的氮化硅表面形成一层正硅酸乙酯。
2.根据权利要求1所述的方法，其特征在于，所述利用湿法清洗去除晶圆背面的多晶硅表面的保护层包括：
利用氢氟酸、硝酸及水的混合溶液持续喷洒晶圆的背面，且每去除100埃厚的保护层需要持续喷洒10秒至120秒。
3.根据权利要求2所述的方法，其特征在于，所述混合溶液中氢氟酸的体积百分比为20%至70%；所述混合溶液中硝酸的体积百分比为15%至65%；所述混合溶液中水的体积百分比为15%至65%。
4.根据权利要求1所述的方法，其特征在于，所述化学气相沉积为低压化学气相沉积。
CN 200910200996 2009-12-23 2009-12-23 晶圆背面薄膜结构的形成方法 Expired - Fee Related CN102110654B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910200996 CN102110654B (zh) 2009-12-23 2009-12-23 晶圆背面薄膜结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910200996 CN102110654B (zh) 2009-12-23 2009-12-23 晶圆背面薄膜结构的形成方法

Publications (2)

Publication Number Publication Date
CN102110654A CN102110654A (zh) 2011-06-29
CN102110654B true CN102110654B (zh) 2013-07-24

Family

ID=44174768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910200996 Expired - Fee Related CN102110654B (zh) 2009-12-23 2009-12-23 晶圆背面薄膜结构的形成方法

Country Status (1)

Country Link
CN (1) CN102110654B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811328B (zh) * 2014-03-05 2016-06-22 上海先进半导体制造股份有限公司 防止多层外延生长时背面形成多晶颗粒的方法及背封结构
CN112908838A (zh) * 2019-11-19 2021-06-04 长鑫存储技术有限公司 改善热处理腔室污染的方法
CN111681949B (zh) * 2020-06-22 2021-05-18 长江存储科技有限责任公司 晶圆背面的处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1181617A (zh) * 1996-10-24 1998-05-13 佳能株式会社 电子器件的制造方法
CN1747136A (zh) * 2004-09-10 2006-03-15 中芯国际集成电路制造(上海)有限公司 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005489A (ko) * 2007-07-09 2009-01-14 삼성전자주식회사 반도체 습식 에천트 및 그를 이용한 배선 구조체의형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1181617A (zh) * 1996-10-24 1998-05-13 佳能株式会社 电子器件的制造方法
CN1747136A (zh) * 2004-09-10 2006-03-15 中芯国际集成电路制造(上海)有限公司 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法

Also Published As

Publication number Publication date
CN102110654A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
US7557013B2 (en) Methods of forming a plurality of capacitors
US7402488B2 (en) Method of manufacturing a semiconductor memory device
KR100948078B1 (ko) 반도체 장치의 제조방법
CN101459116B (zh) 浅沟槽隔离结构的制造方法
US20100311219A1 (en) Methods of Forming a Plurality of Capacitors
CN111106095A (zh) 沟槽及其形成方法、电容器的制备方法及电容器
JPH0669192A (ja) 半導体装置の製造方法
US20140248771A1 (en) Methods for forming a conductive material and methods for forming a conductive structure
CN102110654B (zh) 晶圆背面薄膜结构的形成方法
US20090160060A1 (en) Method of manufacturing semiconductor device
CN102097356B (zh) 浅沟槽隔离结构的制作方法
KR100533978B1 (ko) 반도체 소자 제조 방법
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN101154623A (zh) 双镶嵌结构的形成方法
US6780709B2 (en) Method for forming charge storage node
US20070120230A1 (en) Layer structure, method of forming the layer structure, method of manufacturing a capacitor using the same and method of manufacturing a semiconductor device using the same
JP2000200786A (ja) 絶縁膜の形成方法
US7951682B2 (en) Method for fabricating capacitor in semiconductor device
KR100533969B1 (ko) 이너 캐패시터의 전하저장 전극 형성방법
KR100305075B1 (ko) 반도체 소자의 커패시터 제조 방법
US7205209B2 (en) Fabrication of stacked dielectric layer for suppressing electrostatic charge buildup
KR101129027B1 (ko) 반도체 소자의 스토리지노드 전극 형성방법
CN101369553B (zh) 减少气相成核缺陷的高密度等离子体沟填方法
KR100955932B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130724

Termination date: 20191223