KR101129027B1 - 반도체 소자의 스토리지노드 전극 형성방법 - Google Patents

반도체 소자의 스토리지노드 전극 형성방법 Download PDF

Info

Publication number
KR101129027B1
KR101129027B1 KR1020100007923A KR20100007923A KR101129027B1 KR 101129027 B1 KR101129027 B1 KR 101129027B1 KR 1020100007923 A KR1020100007923 A KR 1020100007923A KR 20100007923 A KR20100007923 A KR 20100007923A KR 101129027 B1 KR101129027 B1 KR 101129027B1
Authority
KR
South Korea
Prior art keywords
storage node
layer
film
forming
insulating layer
Prior art date
Application number
KR1020100007923A
Other languages
English (en)
Other versions
KR20110088154A (ko
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100007923A priority Critical patent/KR101129027B1/ko
Publication of KR20110088154A publication Critical patent/KR20110088154A/ko
Application granted granted Critical
Publication of KR101129027B1 publication Critical patent/KR101129027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 소자의 스토리지노드 전극 형성방법은, 컨택플러그가 형성된 층간절연막 상에 식각정지막을 형성하는 단계; 식각정지막 상에 스토리지노드 절연막 및 지지막을 형성하는 단계; 지지막을 패터닝하여 스토리지노드 절연막을 부분적으로 노출하는 지지막 패턴을 형성하는 단계; 지지막 패턴 및 지지막 패턴 사이에 노출된 스토리지노드 절연막을 매립하는 매립절연막을 형성하는 단계; 지지막 패턴 사이의 매립절연막 및 스토리지노드 절연막을 식각하여 컨택플러그를 노출시키는 스토리지노드용 컨택홀을 형성하는 단계; 스토리지노드용 컨택홀의 노출면에 스토리지노드 전극을 형성하는 단계; 및 스토리지노드 절연막을 제거하여 스토리지노드 전극의 외측 표면을 노출시키는 단계를 포함한다.

Description

반도체 소자의 스토리지노드 전극 형성방법{Method for fabricating storage node electrode in semiconductor device}
본 발명은 반도체 소자 제조에 관한 것으로서, 보다 상세하게는 반도체 소자의 스토리지노드 전극 형성방법에 관한 것이다.
반도체 소자의 집적도가 높아지면서 소자의 크기가 축소됨에 따라 커패시터의 정전용량(capacitance)을 확보하는 것이 중요한 이슈가 되고 있다. 특히, 트랜지스터와 커패시터로 구성되는 디램(DRAM; Dynamic Random Access Memory) 소자에서는 한정된 공간 내에 커패시터를 배치하면서 정전용량을 증가시키기 위한 연구가 진행되고 있다. 이와 같이 커패시터의 정전용량을 증가시키기 위해 커패시터를 구성하는 물질 및 커패시터 제조 공정이 다양한 형태로 개발되고 있다. 예를 들어, 커패시터의 높이를 증가시켜 커패시터의 면적을 증가시킴으로써 정전용량을 증가시키는 방법이 있다. 그러나 커패시터의 높이를 증가시키는 방법은 포토 공정 및 식각 공정의 공정 마진 부족으로 높이를 증가시키는데 한계가 있다.
이에 커패시터의 정전용량을 증가시키기 위한 또 다른 방안으로 커패시터의 면적 자체를 증가시켜 정전용량을 증가시키는 방법이 연구되고 있다. 커패시터의 면적을 증가시키는 방법은 커패시터의 형상을 구성하는 스토리지노드 절연막을 제거하는 딥-아웃(dip-out) 공정을 진행하여 실린더 타입(cylinder type)의 커패시터를 형성하는 방법으로 커패시터의 내측면과 바깥측면을 모두 이용할 수 있어 커패시터의 한쪽 면을 이용하는 경우보다 정전용량이 증가하는 효과가 있다.
그러나 소자의 크기가 감소함에 따라 공정 마진의 부족으로 스토리지노드 절연막을 제거하는 딥-아웃 공정에서 스토리지노드 전극들이 기울어지거나(leaning) 쓰러지는 불량이 발생하는 문제가 있다. 커패시터들이 기울어질 뿐 아니라 후속 공정에서 커패시터 자체가 뽑혀나가는 문제 또한 발생하고 있다. 이에 따라 커패시터의 정전용량을 증가시키면서 안정적으로 커패시터 형상을 구현할 수 있는 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 커패시터를 형성하기 위해 스토리지노드 절연막을 제거하는 딥-아웃 공정에서 인접하는 스토리지노드 전극들을 고정하는 지지막을 이용하여 커패시터 전극이 쓰러지는 현상을 방지할 수 있는 반도체 소자의 스토리지노드 전극 형성방법을 제공하는데 있다.
본 발명의 실시예에 따른 반도체 소자의 스토리지노드 전극 형성방법은, 컨택플러그가 형성된 층간절연막 상에 식각정지막을 형성하는 단계; 상기 식각정지막 상에 스토리지노드 절연막 및 지지막을 형성하는 단계; 상기 지지막을 패터닝하여 상기 스토리지노드 절연막을 부분적으로 노출하는 지지막 패턴을 형성하는 단계; 상기 지지막 패턴 및 상기 지지막 패턴 사이에 노출된 스토리지노드 절연막을 매립하는 매립절연막을 형성하는 단계; 상기 지지막 패턴 사이의 매립절연막 및 스토리지노드 절연막을 식각하여 상기 컨택플러그를 노출시키는 스토리지노드용 컨택홀을 형성하는 단계; 상기 스토리지노드용 컨택홀의 노출면에 스토리지노드 전극을 형성하는 단계; 및 상기 스토리지노드 절연막을 제거하여 스토리지노드 전극의 외측 표면을 노출시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 스토리지노드 절연막은 PSG(Phosphorus Silicate Glass)막 또는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막의 단일막 또는 이중막으로 형성할 수 있다. 상기 지지막은 질화막으로 형성하는 것이 바람직하다.
상기 매립절연막을 형성하는 단계는, 상기 지지막 패턴을 형성하는 단계 이후에, 상기 지지막 패턴 상에 플라즈마 산화막을 형성하는 프리히팅 공정을 수행하는 단계; 상기 플라즈마 산화막 위에 고밀도 플라즈마(HDP) 증착 소스를 공급하여 상기 지지막 패턴 사이의 공간을 절연막으로 일부 매립하는 증착 공정을 수행하는 단계; 상기 절연막을 형성하는 과정에서 상기 지지막 패턴 상부에 형성된 오버행을 제거하는 식각 공정을 수행하는 단계; 및 상기 증착 공정 및 식각 공정을 추가로 진행하여 상기 지지막 패턴 사이의 공간을 매립절연막으로 매립하는 단계를 포함하는 것이 바람직하다.
상기 프리히팅 공정은 상기 지지막 패턴 상에 산소 가스를 포함하는 프리히팅 가스를 공급하면서 플라즈마 발생을 위한 파워를 인가하여 상기 지지막의 표면 일부를 산화시켜 플라즈마 산화막으로 형성하는 단계를 포함하는 것이 바람직하다.
상기 고밀도 플라즈마(HDP) 증착 소스는 산소(O2) 가스, 실란(SiH4) 가스 및 헬륨(He) 가스를 포함하는 것이 바람직하다.
상기 식각 공정은 삼불화질소(NF3) 가스 및 헬륨(He) 가스를 포함하는 식각 가스를 공급하여 진행하는 것이 바람직하다.
상기 프리히팅 공정을 수행하는 단계 내지 식각 공정을 수행하는 단계는 하나의 공정 챔버에서 이루어지는 인-시츄(in-situ)방식으로 진행하는 것이 바람직하다.
상기 프리히팅 공정을 수행하는 단계 내지 식각 공정을 수행하는 단계는 플라즈마에 의한 손상을 방지하게 320도를 넘지 않는 공정 온도에서 진행하는 것이 바람직하다.
상기 매립절연막을 형성하는 단계 이후에, 상기 매립절연막의 표면을 평탄화하는 단계를 더 포함할 수 있다.
상기 스토리지노드 전극은 티타늄나이트라이드(TiN)막을 포함하여 형성할 수 있다.
본 발명에 따르면, 스토리지노드 전극을 형성하기 이전에 스토리지노드 전극을 고정하기 위한 지지막 패턴을 형성하는 공정을 먼저 수행함으로써 탄소 잔류물이 발생하는 공정을 생략하여 불량 발생을 방지할 수 있다. 또한 고밀도 플라즈마 공정(HDP)을 이용한 산화막을 적용하고 딥-아웃 공정을 진행함으로써 탄소 잔여물에 의한 브릿지 결함을 방지할 수 있다.
도 1 내지 도 13은 본 발명의 실시예에 따른 반도체 소자의 스토리지노드 전극 형성방법을 설명하기 위해 나타내보인 도면들이다.
도 14는 일반적인 스토리지노드 전극 형성시 결함 발생을 설명하기 위해 나타내보인 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 내지 도 13은 본 발명의 실시예에 따른 반도체 소자의 스토리지노드 전극 형성방법을 설명하기 위해 나타내보인 도면들이다. 그리고 도 14는 일반적인 스토리지노드 전극 형성시 결함 발생을 설명하기 위해 나타내보인 도면이다.
도 1을 참조하면, 반도체 기판(100) 상에 컨택플러그(110)가 구비된 층간절연막(105)을 형성한다. 반도체 기판(100) 상에는 비록 도면에 도시하지는 않았지만, 워드라인 및 비트라인을 포함하는 하부 구조물(미도시함)이 형성되어 있다. 컨택플러그(110)는 층간절연막(105) 내에 하부 구조물을 선택적으로 노출하는 컨택홀을 형성한 다음, 컨택홀 내부를 도전성 물질로 매립하여 형성할 수 있다. 컨택플러그(110)는 하부 구조물과 이후 형성될 커패시터와 연결시키는 역할을 한다. 다음에 컨택플러그(110) 위에 식각 정지막(115)을 형성한다. 식각 정지막(115)은 이후 스토리지노드용 컨택홀을 형성하는 과정에서 식각이 과도하게 진행하는 것을 방지하며, 산화막에 대해 식각 선택비를 가지는 물질, 예컨대 실리콘 질화막(Si3N4)으로 형성할 수 있다.
계속해서 식각 정지막(115) 위에 스토리지노드 절연막(130)을 형성한다. 스토리지노드 절연막(130)은 형성하려는 커패시터의 높이만큼 형성한다. 여기서 스토리지노드 절연막(130)은 PSG(Phosphorus Silicate Glass)막 또는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막으로 형성할 수 있고, PSG막(120) 및 PETEOS막(125)의 이중막으로 형성할 수도 있다. PSG막(120) 및 PETEOS막(125)의 이중막으로 형성하는 경우, PSG막(120)은 7000Å 내지 13000Å의 두께로 형성하고, 그 위에 PETEOS막(125)을 10000Å 내지 14000Å의 두께로 형성하는 것이 바람직하다.
다음에 후속 진행할 포토리소그래피 공정의 마진을 향상시키기 위해 스토리지노드 절연막(130)의 표면을 평탄화한다. 평탄화 공정은 증착된 스토리지노드 절연막(130)의 표면으로부터 800Å 내지 1200Å의 두께만큼 연마하며, 화학적기계적연마(CMP; Chemical Mechanical Polishing) 방식으로 진행할 수 있다. 스토리지노드 절연막(130)의 표면을 평탄화하는 공정은 PSG막(120)을 증착한 후에 진행할 수도 있다.
도 2를 참조하면, 스토리지노드 절연막(130) 위에 스토리지노드 전극의 고정을 위한 지지막(135)을 형성한다. 지지막(135)은 이후 형성될 실린더 타입의 스토리지노드 전극을 고정하여 스토리지노드 전극이 기울어지거나 쓰러지는 것을 방지하는 역할을 한다. 정전용량을 증가시키기 위한 전극의 유효 면적을 증가시키기 위해 스토리지노드 전극의 높이는 높아지는 반면, 직경은 작아지면서 종횡비가 급격히 높아지고 있다. 이와 함께 스토리지노드 전극의 안쪽 면과 바깥쪽 면을 모두 저장 공간으로 사용하기 위해 스토리지노드 절연막을 제거하는 딥-아웃(dip-out) 공정을 진행하고 있다. 그런데 딥-아웃 공정을 진행시 높은 종횡비를 가진 스토리지노드 전극이 기울어지거나 쓰러져 인접하는 스토리지노드 전극들끼리 연결되는 문제가 발생하고 있다. 이에 따라 인접하는 스토리지노드 전극을 쓰러지지 않게 고정하기 위해 지지막(135)을 배치한다.
이를 위해 스토리지노드 절연막(130)이 형성된 반도체 기판(100)을 퍼니스(furnace)에 배치한다. 다음에 퍼니스 내에 암모니아(NH3) 가스를 1000cc 내지 1400cc의 유량으로 공급하고, 디클로로실란(DCS; Dichlorosilane, SiH2Cl2) 가스를 100cc 내지 140cc의 유량으로 공급하여 스토리지노드 절연막(130) 위에 질화막으로 이루어진 지지막(135)을 900Å 내지 1100Å 의 두께로 증착한다. 여기서 질화막으로 이루어진 지지막(135)은 700℃ 내지 730℃의 증착 온도와 0.25Torr의 압력에서 증착한다.
다음에 지지막(135) 위에 하드마스크막(140)을 증착한다. 하드마스크막(140)은 지지막(135)을 패터닝하기 위한 식각마스크 역할을 한다. 하드마스크막(140)은 비정질 탄소막으로 형성하며, 270도 내지 330도의 저온의 증착 온도에서 2000Å 내지 3000Å의 두께로 형성한다. 다음에 하드마스크막(140) 위에 레지스트막을 도포하고, 레지스트막상에 노광 및 현상공정을 포함하는 포토리소그래피 공정을 진행하여 레지스트막 패턴(150)을 형성한다. 레지스트막 패턴(150)은 지지막 패턴이 형성될 영역을 정의한다. 레지스트막 패턴(150)은 지지막 패턴이 형성될 영역을 제외한 나머지 영역의 하드마스크막(140)을 부분적으로 노출시킨다.
도 3을 참조하면, 레지스트막 패턴(150)을 식각마스크로 노출된 하드마스크막(140, 도 2 참조)을 식각하여 지지막(135)을 선택적으로 노출하는 하드마스크막 패턴(155)을 형성한다. 다음에 레지스트막 패턴(150)은 스트립(strip) 공정으로 제거한다.
도 4를 참조하면, 하드마스크막 패턴(155)을 식각마스크로 지지막(135)의 노출 부분을 식각하여 지지막 패턴(160)을 형성한다. 그리고 하드마스크막 패턴(155)은 제거한다. 지지막 패턴(160)은 일정 간격만큼 이격하여 배치되어 스토리지노드 절연막(130)의 상부 표면을 선택적으로 노출시키는 공간(s)을 포함하여 형성된다.
종래의 경우, 스토리지노드 전극을 형성하는데 있어서, PSG막 및 제1 PETEOS막으로 이루어진 스토리지노드 절연막 위에 지지막 및 제2 PETEOS막을 차례로 적층한 다음, 제2 PETEOS막, 지지막 및 스토리지노드 절연막을 동시에 식각하여 스토리지노드용 컨택홀 및 지지막 패턴을 형성하였다. 그 다음에, 스토리지노드용 컨택홀 측벽에 스토리지노드 전극을 형성한 후, 딥-아웃 공정으로 스토리지노드 절연막을 제거하여 실린더 타입의 스토리지노드 전극을 형성하였다. 이 경우, 지지막 패턴의 위아래에 배치된 PSG막, 제1 PETEOS막 및 제2 PETEOS막은 모두 TEOS 소스를 이용하여 형성함에 따라 막 내에 상당량의 탄소(carbon)가 함유되어 있다. 이에 따라 식각 공정을 진행하는 과정에서 발생된 탄소 잔류물에 의해 딥-아웃 공정 이후에도 인접하는 스토리지노드 전극이 연결되는 문제를 나타낼 수 있다. 또한, 제1 PETEOS막, 제2 PETEOS막, 지지막 및 스토리지노드 절연막을 동시에 식각하여 지지막 패턴을 형성하고, 후속 공정에 의해 스토리지노드 전극을 형성하는 경우에도, 도 14에 도시한 바와 같이, 스토리지노드 전극(10) 측면으로 돌출된 미세 브릿지 결함(15)이 발생하는 문제가 있다. 이는 지지막 패턴(20) 위에 배치된 제2 PETEOS막(미도시함)과, 지지막 패턴(20) 및 스토리지노드 전극(10)을 동시에 식각하면서 발생하는 금속 폴리머성 브릿지로서 제2 PETEOS막, 지지막, 제1 PETEOS막 및 PSG막이 차례로 적층된 구조에서는 지속적으로 발생하고 있다.
이에 따라 본 발명의 실시예에서는 스토리지노드 절연막(130) 위에 질화막으로 이루어진 지지막 패턴(160)을 먼저 형성함으로써 질화막에 대해서만 식각 공정이 진행되므로 탄소 잔류물이 발생하지 않고, 금속 폴리머성 브릿지 결함을 방지할 수 있다.
도 5를 참조하면, 지지막 패턴(160)이 형성된 반도체 기판(100) 상에 프리히팅(preheating) 공정을 수행한다. 프리히팅 공정은 지지막 패턴(160)의 표면 일부를 산화시켜 플라즈마 산화막(165)을 형성하기 위한 것이다. 이렇게 형성된 플라즈마 산화막(165)은 이후 지지막 패턴(160) 사이의 공간(s)을 매립하기 위해 형성할 매립절연막과 지지막 패턴(160)의 접착력을 높여 매립절연막이 지지막 패턴(160)으로부터 떨어지는 리프팅 현상을 방지한다. 이를 위해 먼저, 지지막 패턴(160)이 형성된 반도체 기판(100)을 공정 챔버 내에 배치한다. 다음에 공정 챔버 내에 산소(O2) 가스를 80sccm 내지 120sccm의 유량으로 공급하고, 이와 함께 아르곤(Ar) 가스 및 헬륨(He) 가스를 공급한다. 여기서 아르곤 가스는 40sccm 내지 50sccm의 유량으로 공급하고, 헬륨 가스는 공정 챔버의 측면에 위치한 제1 가스공급부 및 상부에 위치한 제2 가스공급부에서 각각 200sccm 내지 300sccm의 유량으로 공급한다. 이때, 공정 챔버 내에 플라즈마를 발생시키기 위해 공정 챔버의 상부에서 탑 파워(top power)를 4500W 내지 5500W로 인가하고, 측면부에서 사이드 파워(side power)는 3500W 내지 4500W로 인가한다. 이때, 공정 챔부의 하부에서 인가되는 바텀 파워(bottom power)는 인가하지 않는다. 프리히팅 공정은 60초 이내로 진행하는 것이 바람직하다. 프리히팅 공정을 진행하는 동안 공정 챔버 내에 헬륨 가스를 공급하여 반도체 기판(100)의 후면을 냉각(back side cooling)시킨다. 이러한 프리히팅 공정으로 지지막 패턴(160)의 상부면과 측면 및 층간절연막(130)의 노출된 표면 위로 연장하여 플라즈마 산화막(165)이 형성된다.
도 6을 참조하면, 플라즈마 산화막(165) 위에 고밀도 플라즈마(HDP; High Density Plasma)방식을 이용한 증착 공정을 진행하여 HDP 산화막으로 이루어진 1차 절연막(170)으로 지지막 패턴(160) 사이의 공간(s, 도 5 참조)을 일부 매립한다. 구체적으로, 공정 챔버 내에 산소(O2) 가스, 실란(SiH4) 가스, 및 헬륨(He) 가스를 포함하는 HDP 증착 소스를 공급한다. 여기서 산소 가스는 45sccm 내지 60sccm의 유량으로 공급하고, 실란 가스는 공정 챔버의 측면에 위치한 제1 가스공급부에서 10sccm 내지 20sccm의 유량으로 공급하고, 상부에 위치한 제2 가스공급부에서 20sccm 내지 30sccm의 유량으로 공급한다. 헬륨 가스는 공정 챔버의 측면에 위치한 제1 가스공급부에서 150sccm 내지 250sccm의 유량으로 공급하고, 상부에 위치한 제2 가스공급부에서 50sccm 내지 150sccm의 유량으로 공급한다.
이 경우, 공정 챔버 내에 플라즈마를 발생시키기 위해 공정 챔버의 상부에서 탑 파워를 6500W 내지 7500W로 인가하고, 측면부에서 사이드 파워를 6500W 내지 7500W로 인가한다. 이때, 공정 챔버의 하부에서 인가하는 바텀 파워는 1000W 내지 2000W로 인가한다. 여기서 1차 절연막(170)은 320도를 넘지 않는 공정 온도에서 진행하여 형성하며, 350Å 내지 450Å의 두께로 형성한다.
도 7을 참조하면, 1차 절연막(170)을 형성하는 과정에서 지지막 패턴(160) 상부 측면에 형성된 오버행(overhang)을 제거하는 식각 공정을 진행한다. 고밀도 플라즈마 방식을 이용한 증착 공정을 진행하는 과정에서 지지막 패턴(160) 사이의 바닥면보다 상부에 먼저 절연막이 증착되면서 오버행(A, 도 6 참조)이 형성된다. 오버행이 남아 있는 상태에서 계속 증착 공정을 진행하면 지지막 패턴(160) 사이의 공간이 모두 매립되지 않고 보이드(void)가 남게 된다. 이에 따라 오버행(A)을 제거하여 증착 공간을 확보하는 것이 요구된다.
오버행을 제거하는 식각 공정은 공정 챔버 내에 식각 가스를 공급하여 진행한다. 식각 가스는 삼불화질소(NF3) 가스 및 헬륨(He) 가스를 포함한다. 여기서 삼불화질소(NF3) 가스는 100sccm 내지 150sccm의 유량으로 공급하고, 헬륨(He) 가스는 공정 챔버의 측면부에서 180sccm 내지 240sccm의 유량으로 공급한다. 이러한 식각 공정에 의해 1차 절연막(170))이 70Å 내지 75Å의 두께가 식각되면서 지지막 패턴(160) 사이의 공간(s, 도 5 참조)을 완전히 매립하는데 방해가 되는 오버행을 식각하여 제거한다.
다음에 도 6 및 도 7에서 도시한 증착 공정 및 식각 공정을 지지막 패턴(160) 사이의 공간(s)이 완전히 매립될 때까지 반복하여 도 8에 도시한 바와 같이, 고밀도 플라즈마(HDP) 방식으로 매립절연막(170')을 형성한다. 매립절연막(170a')은 증착 공정 및 식각 공정을 1싸이클(cycle)로 하는 경우, 7싸이클 동안 진행하여 형성할 수 있으며, 2500Å 내지 3500Å의 높이로 형성한다. 한편, 프리히팅 공정, 고밀도 플라즈마 방식을 이용한 증착 공정 및 식각 공정은 하나의 공정 챔버에서 이루어지는 인-시츄(in-situ)방식으로 이루어진다. 또한 하부 구조물에 게이트 산화막이 이미 형성되어 있기 때문에 320도를 넘는 고온에서 고밀도 플라즈마 공정을 진행하게 되면, 플라즈마 손상에 의한 GOI(Gate Oxide Integrity) 결함이 발생한다. 따라서 증착 공정 및 식각 공정은 320도를 넘지 않는 공정 온도에서 진행하는 것이 바람직하다.
상술한 바와 같이, 종래의 경우에는 지지막 위에 막 내에 탄소를 함유한 제2 PETEOS막을 형성하였다. 여기서 지지막 위에 탄소가 함유된 PETEOS막이 배치되는 경우에도 탄소 잔류물에 의해 결함이 발생된다. 구체적으로, PSG막 및 제1 PETEOS막으로 이루어진 스토리지노드 절연막 위에 지지막 및 제2 PETEOS막을 차례로 적층한 다음, 제2 PETEOS막 위에 하부 막들을 식각하기 위한 식각 마스크로 비정질 탄소막을 증착한다. 탄소 잔류물이 있는 상태에서 비정질 탄소막을 증착하면 탄소 잔류물 또한 막 형성을 위한 핵생성층(seed)로 작용하여 성장함으로써 토폴로지(topology)가 불규칙해짐에 따라 비정질 탄소막의 표면이 균일하지 않게 형성된다. 그리고 비정질 탄소막을 형성한 후, 결함 검사를 수행하면 불규칙한 표면은 결함으로 검출되며, 웨이퍼 전체에 걸쳐 방사형 형상으로 결함이 검출된다. 이와 같은 방사형 형상의 결함은 마스크 작업시 디포커스(defocus)를 야기하여 딥-아웃 공정을 위한 홀(hole) 형성시 불량으로 나타날 수 있다.
이에 대해 본 발명의 실시예에서는 지지막 패턴(160)을 탄소가 배제된 증착 소스를 이용하는 고밀도 플라즈마(HDP) 방식으로 매립절연막(170')을 형성함으로써 탄소 잔류물 발생을 방지할 수 있다. 이에 따라 이후 식각마스크로 비정질 탄소막을 형성한다고 하더라도 결함이 발생하는 것을 방지할 수 있다.
도 9를 참조하면, 하부에 배치된 지지막 패턴(160)과 스토리지노드 절연막(130) 사이의 단차에 의해 굴곡을 가지게 형성된 매립절연막(170')의 표면을 연마하여 평탄화한다. 평탄화 공정은 화학적기계적연마(CMP) 방식으로 진행할 수 있다. 다음에 매립절연막(170') 위에 스토리지노드용 컨택홀이 형성될 영역의 매립절연막(170')을 노출시키는 하드마스크막 패턴(175)을 형성한다. 하드마스크막 패턴(175)은 비정질 탄소막으로 형성할 수 있다.
도 10을 참조하면, 하드마스크막 패턴(175)을 식각마스크로 매립절연막(170')의 노출 부분을 식각하여 스토리지노드 절연막(130)의 표면을 부분적으로 노출시킨다. 매립절연막(170')은 산화막과 질화막 사이의 식각율에 의해 스토리지노드 절연막(130) 위에 형성된 지지막 패턴(160)의 간격을 따라 식각된다. 계속해서 노출된 스토리지노드 절연막(130)을 식각하여 스토리지노드용 컨택홀(180)을 형성한다. 스토리지노드용 컨택홀(180)은 컨택플러그(110)의 표면을 노출시킨다. 다음에 마스크막 패턴(175)은 제거한다.
도 11을 참조하면, 스토리지노드용 컨택홀(180) 상에 스토리지노드용 금속막(185)을 형성한다. 구체적으로, 스토리지노드용 컨택홀(180)에 의해 노출된 스토리지노드 절연막(130)의 내측면, 바닥면과 지지막 패턴의 측면 및 매립절연막(170') 위에 스토리지노드용 금속막(180)을 형성한다. 스토리지노드용 금속막(180)은 커패시터의 전하 축전량(Cs) 증가와 속도를 향상시키는데 우수한 특성을 가지는 티타늄나이트라이드(TiN)막을 포함하여 형성할 수 있다.
도 12를 참조하면, 다음에 스토리지노드용 금속막(180)의 분리 공정을 진행하여 스토리지노드 전극(190)을 형성한다. 이를 위해 매립절연막(170') 상부에 증착된 스토리지노드용 금속막을 제거한다. 여기서 매립절연막(170') 상부에 증착된 스토리지노드용 금속막은 화학적기계적연마(CMP) 공정으로 제거할 수 있다. 계속해서 매립절연막(170')을 제거하여 지지막 패턴(160)을 노출시킨다. 스토리지노드 전극(190)은 셀 단위로 분리된다. 여기서 지지막 패턴(160)에 의해 고정된 스토리지노드 전극(190)들의 일 측면은 스토리지노드 절연막(130)의 표면이 노출된 홀(hole, a) 영역이 배치된다. 홀(a) 영역은 후속 진행할 딥-아웃(dip-out) 공정에서 식각 용액이 주입되는 공간으로 스토리지노드 전극(190)들의 일 측면이 홀(a) 영역을 둘러싸는 형상으로 형성된다.
도 13을 참조하면, 산화막 식각 용액을 사용하여 스토리지노드 전극(190)을 둘러싸고 있는 스토리지노드 절연막(130)을 모두 제거하는 딥-아웃(dip-out) 공정을 진행한다. 이를 위해 산화막 식각 용액을 스토리지노드 절연막(130)의 표면이 노출된 홀(a) 영역 상에 주입한다. 딥-아웃 공정으로 스토리지노드 절연막(130)이 모두 제거되는 동안, 스토리지노드 전극(190)들은 지지막 패턴(160)에 의해 연결되어 고정되어있으므로 기울어지거나 쓰러지지 않는다. 이러한 딥-아웃 공정으로 스토리지노드 절연막(130)이 모두 제거되어 스토리지노드 전극(190)의 외측 표면이 노출되면서 실린더형 스토리지노드 전극(190)이 형성된다.
본 발명에 의하면, 스토리지노드 전극을 형성하기 이전에 스토리지노드 절연막 위에 질화막으로 이루어진 지지막 패턴을 먼저 형성함으로써 질화막에 대해서만 식각 공정이 진행되므로 탄소 잔류물이 발생하지 않고, 금속 폴리머성 브릿지 결함을 방지할 수 있다. 또한 지지막 패턴 위에 막 내에 탄소를 함유한 PETEOS막 대신에 탄소가 배제된 증착 소스를 이용하는 고밀도 플라즈마(HDP) 방식으로 매립절연막을 형성함으로써 탄소 잔류물 발생을 방지할 수 있다. 이에 따라 탄소 잔류물에 의해 유발되는 브릿지 결함을 방지할 수 있다.
100: 반도체 기판 130: 스토리지노드 절연막
135: 지지막 160: 지지막 패턴
170': 매립절연막 180: 스토리지노드용 컨택홀
190: 스토리지노드 전극

Claims (11)

  1. 컨택플러그가 형성된 층간절연막 상에 식각정지막을 형성하는 단계;
    상기 식각정지막 상에 스토리지노드 절연막 및 지지막을 형성하는 단계;
    상기 지지막을 패터닝하여 상기 스토리지노드 절연막을 부분적으로 노출하는 지지막 패턴을 형성하는 단계;
    상기 지지막 패턴 및 층간절연막의 노출면 상에 플라즈마 산화막을 형성하게 상기 지지막 패턴의 표면 일부를 산화시키는 프리히팅 공정을 수행하는 단계;
    상기 플라즈마 산화막 상에 탄소가 배제된 증착 소스를 공급하여 상기 지지막 패턴 및 상기 지지막 패턴 사이에 노출된 스토리지노드 절연막을 매립하는 매립절연막을 형성하는 단계;
    상기 지지막 패턴 사이의 매립절연막 및 스토리지노드 절연막을 식각하여 상기 컨택플러그를 노출시키는 스토리지노드용 컨택홀을 형성하는 단계;
    상기 스토리지노드용 컨택홀의 노출면에 스토리지노드 전극을 형성하는 단계; 및
    상기 스토리지노드 절연막을 제거하여 스토리지노드 전극의 외측 표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지노드 전극 형성방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 스토리지노드 절연막은 PSG(Phosphorus Silicate Glass)막 또는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막의 단일막 또는 이중막으로 형성하는 반도체 소자의 스토리지노드 전극 형성방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 지지막은 질화막으로 형성하는 반도체 소자의 스토리지노드 전극 형성방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 매립절연막을 형성하는 단계는,
    상기 프리히팅 공정을 수행하는 단계 이후에, 상기 플라즈마 산화막 위에 탄소가 배제된 증착 소스를 포함하는 고밀도 플라즈마(HDP) 증착 소스를 공급하여 상기 지지막 패턴 사이의 공간을 절연막으로 일부 매립하는 증착 공정을 수행하는 단계;
    상기 절연막을 형성하는 과정에서 상기 지지막 패턴 상부에 형성된 오버행을 제거하는 식각 공정을 수행하는 단계; 및
    상기 증착 공정 및 식각 공정을 추가로 진행하여 상기 지지막 패턴 사이의 공간을 매립절연막으로 매립하는 단계를 포함하는 반도체 소자의 스토리지노드 전극 형성방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 프리히팅 공정은 상기 지지막 패턴 상에 산소 가스를 포함하는 프리히팅 가스를 공급하면서 플라즈마 발생을 위한 파워를 인가하여 상기 지지막의 표면 일부를 산화시켜 플라즈마 산화막으로 형성하는 단계를 포함하는 반도체 소자의 스토리지노드 전극 형성방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서,
    상기 고밀도 플라즈마(HDP) 증착 소스는 산소(O2) 가스, 실란(SiH4) 가스 및 헬륨(He) 가스를 포함하는 반도체 소자의 스토리지노드 전극 형성방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서,
    상기 식각 공정은 삼불화질소(NF3) 가스 및 헬륨(He) 가스를 포함하는 식각 가스를 공급하여 진행하는 반도체 소자의 스토리지노드 전극 형성방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서,
    상기 증착 공정을 수행하는 단계 및 식각 공정을 수행하는 단계는 하나의 공정 챔버에서 이루어지는 인-시츄(in-situ)방식으로 진행하는 반도체 소자의 스토리지노드 전극 형성방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서,
    상기 증착 공정을 수행하는 단계 및 식각 공정을 수행하는 단계는 플라즈마에 의한 손상을 방지하게 320℃를 넘지 않는 공정 온도에서 진행하는 반도체 소자의 스토리지노드 전극 형성방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 매립절연막을 형성하는 단계 이후에, 상기 매립절연막의 표면을 평탄화하는 단계를 더 포함하는 반도체 소자의 스토리지노드 전극 형성방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 스토리지노드 전극은 티타늄나이트라이드(TiN)막을 포함하여 형성하는 반도체 소자의 스토리지노드 전극 형성방법.
KR1020100007923A 2010-01-28 2010-01-28 반도체 소자의 스토리지노드 전극 형성방법 KR101129027B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100007923A KR101129027B1 (ko) 2010-01-28 2010-01-28 반도체 소자의 스토리지노드 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100007923A KR101129027B1 (ko) 2010-01-28 2010-01-28 반도체 소자의 스토리지노드 전극 형성방법

Publications (2)

Publication Number Publication Date
KR20110088154A KR20110088154A (ko) 2011-08-03
KR101129027B1 true KR101129027B1 (ko) 2012-03-23

Family

ID=44926812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100007923A KR101129027B1 (ko) 2010-01-28 2010-01-28 반도체 소자의 스토리지노드 전극 형성방법

Country Status (1)

Country Link
KR (1) KR101129027B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195147B1 (ko) 2014-07-18 2020-12-24 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033431A (ko) * 1998-11-23 2000-06-15 윤종용 구리 배선 형성방법
KR20080088276A (ko) * 2007-03-29 2008-10-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033431A (ko) * 1998-11-23 2000-06-15 윤종용 구리 배선 형성방법
KR20080088276A (ko) * 2007-03-29 2008-10-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
KR20110088154A (ko) 2011-08-03

Similar Documents

Publication Publication Date Title
JP4538272B2 (ja) 湿式洗浄によるアタックを防止できる半導体装置の製造方法
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
KR100524973B1 (ko) 커패시터를 포함하는 반도체 소자의 제조방법
JP4552835B2 (ja) キャパシタの製造方法
JP4711658B2 (ja) 微細なパターンを有する半導体装置の製造方法
JP2013008732A (ja) 半導体装置の製造方法
JP4906278B2 (ja) 半導体装置の製造方法
KR101179265B1 (ko) 반도체 소자의 스토리지노드 전극 형성방법
JP2006135261A (ja) キャパシタの製造方法
KR101129027B1 (ko) 반도체 소자의 스토리지노드 전극 형성방법
US7736972B2 (en) Method for forming storage electrode of semiconductor memory device
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
US20070161200A1 (en) Method for fabricating capacitor in semiconductor device
US8153486B2 (en) Method for fabricating capacitor
JP2004111414A (ja) 半導体装置の製造方法
KR101090470B1 (ko) 실린더형 커패시터 형성 방법
KR20040049659A (ko) 반도체소자의 캐패시터 형성방법
JP2001223343A (ja) キャパシタの下部電極及びその製造方法
KR20070031503A (ko) 실린더형 커패시터 및 이의 제조 방법
JP2008198713A (ja) 半導体装置の製造方法
KR20130059791A (ko) 반도체 소자의 스토리지노드 전극 형성방법
TW202416794A (zh) 形成半導體結構之方法
KR100950475B1 (ko) 반도체 소자의 스토리지노드 전극 형성방법
KR101204678B1 (ko) 반도체 소자의 형성방법
KR100470389B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee