KR20130059791A - 반도체 소자의 스토리지노드 전극 형성방법 - Google Patents

반도체 소자의 스토리지노드 전극 형성방법 Download PDF

Info

Publication number
KR20130059791A
KR20130059791A KR1020110125962A KR20110125962A KR20130059791A KR 20130059791 A KR20130059791 A KR 20130059791A KR 1020110125962 A KR1020110125962 A KR 1020110125962A KR 20110125962 A KR20110125962 A KR 20110125962A KR 20130059791 A KR20130059791 A KR 20130059791A
Authority
KR
South Korea
Prior art keywords
storage node
layer
amorphous carbon
forming
insulating layer
Prior art date
Application number
KR1020110125962A
Other languages
English (en)
Inventor
은병수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110125962A priority Critical patent/KR20130059791A/ko
Publication of KR20130059791A publication Critical patent/KR20130059791A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 반도체 소자의 스토리지노드 전극 형성방법은, 반도체 기판 상에 지지막을 포함하는 스토리지노드 절연막을 형성하는 단계; 표면에 굴곡이 발생한 스토리지노드 절연막 상에 표면 굴곡을 완화시켜 평평한 표면을 가지는 비정질탄소-시드층을 형성하는 단계; 비정질탄소-시드층 상에 하드마스크막을 형성하는 단계; 하드마스크막 및 비정질탄소-시드층을 패터닝하여 스토리지노드 컨택홀이 형성될 영역을 노출시키는 하드마스크막 패턴을 형성하는 단계; 하드마스크막 패턴을 마스크로한 식각 공정으로 스토리지노드 절연막 내에 스토리지노드 컨택홀을 형성하는 단계; 스토리지노드 컨택홀의 노출면에 스토리지노드 전극을 형성하는 단계; 스토리지노드 절연막을 절연막으로 매립하는 단계; 인접하는 스토리지노드 전극들을 서로 고정하는 지지막 패턴을 형성하게 절연막 및 지지막의 일부를 제거하여 스토리지노드 절연막을 노출시키는 단계; 및 스토리지노드 절연막을 제거하여 스토리지노드 전극의 외측 표면을 노출시키는 단계를 포함한다.

Description

반도체 소자의 스토리지노드 전극 형성방법{Method for fabricating storage node electrode in semiconductor device}
본 발명은 반도체 소자 제조에 관한 것으로서, 보다 상세하게는 반도체 소자의 스토리지노드 전극 형성방법에 관한 것이다.
반도체 소자의 집적도가 높아지면서 소자의 크기가 축소됨에 따라 커패시터의 정전용량(Cs; capacitance)을 확보하는데 어려움이 있다. 특히, 트랜지스터와 커패시터로 구성되는 디램(DRAM; Dynamic Random Access Memory) 소자에서, 커패시터의 면적을 축소하면서 정전용량은 증가시키는 것이 중요한 이슈가 되고 있다. 커패시터의 정전용량을 증가시키기 위한 방법 가운데, 딥-아웃 프로세스(dip-out process)를 이용한 실린더 타입(cylinder typed)의 스토리지노드 전극이 제안되어 있다. 딥-아웃 프로세스는 스토리지노드 절연막 상에 스토리지노드 전극을 형성한 다음 스토리지노드 절연막을 모두 제거하여 스토리지노드 전극만 노출시키는 방법이다. 딥-아웃 프로세스에 의해 형성된 실린더 타입의 스토리지노드 전극은 외측 및 내측을 모두 전극으로 이용할 수 있어 커패시터의 정전용량을 증가시킬 수 있다.
그런데 딥-아웃 프로세스를 이용하여 실린더 타입의 스토리지노드 전극을 형성하는 과정에서 스토리지노드 전극이 쓰러져 스토리지노드 전극 간에 연결되는 리닝 브릿지(leaning bridge) 결함이 발생하거나 스토리노드 전극 자체가 뽑혀나가는 공정상의 문제가 발생하고 있다. 실린더 타입의 스토리지노드 전극을 형성하는 과정에서 유발된 브릿지 결함은 누설 전류의 원인으로 작용할 수 있으므로, 브릿지 결함을 방지할 수 있는 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 커패시터의 정전용량을 증가시키면서 브릿지 결함을 방지할 수 있어 커패시터의 안정성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 스토리지노드 전극 형성방법을 제공하는데 있다.
본 발명의 일 실시예에 따른 반도체 소자의 스토리지노드 전극 형성방법은, 반도체 기판 상에 지지막을 포함하는 스토리지노드 절연막을 형성하는 단계; 표면에 굴곡이 발생한 상기 스토리지노드 절연막 상에 상기 표면 굴곡을 완화시켜 평평한 표면을 가지는 비정질탄소-시드층을 형성하는 단계; 상기 비정질탄소-시드층 상에 하드마스크막을 형성하는 단계; 상기 하드마스크막 및 비정질탄소-시드층을 패터닝하여 스토리지노드 컨택홀이 형성될 영역을 노출시키는 하드마스크막 패턴을 형성하는 단계; 상기 하드마스크막 패턴을 마스크로한 식각 공정으로 상기 스토리지노드 절연막 내에 스토리지노드 컨택홀을 형성하는 단계; 상기 스토리지노드 컨택홀의 노출면에 스토리지노드 전극을 형성하는 단계; 상기 스토리지노드 절연막을 절연막으로 매립하는 단계; 인접하는 스토리지노드 전극들을 서로 고정하는 지지막 패턴을 형성하게 상기 절연막 및 지지막의 일부를 제거하여 스토리지노드 절연막을 노출시키는 단계; 및 상기 스토리지노드 절연막을 제거하여 상기 스토리지노드 전극의 외측 표면을 노출시키는 단계를 포함하는 것을 특징으로 한다.
상기 스토리지노드 절연막은 PSG(Phosphorus Silicate Glass)막 또는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막의 이중막 또는 삼중막으로 형성하고, 상기 지지막은 질화막으로 형성할 수 있다.
상기 비정질탄소-시드층을 형성하는 단계는, 상기 표면에 굴곡이 발생한 스토리지노드 절연막이 형성된 반도체 기판을 증착 챔버 내로 로딩시키는 단계; 상기 증착 챔버 내에 증착 소스를 공급하면서 수소 가스를 함께 공급하는 단계; 및 상기 비정질탄소 증착 소스 및 수소 가스를 공급하면서 파워를 인가하여 상기 스토리지노드 절연막의 굴곡된 표면을 따라 돌출하게 증착되는 비정질탄소층의 돌출된 부분이 수소 이온에 의해 식각되어 표면이 평평한 비정질탄소-시드층을 형성하는 단계를 포함하는 것이 바람직하다.
상기 비정질탄소 증착 소스는 사이클로프로페인(cyclopropane, C3H6), 아르곤(Ar) 및 헬륨(He)을 포함한다.
상기 비정질탄소-시드층 및 하드마스크막은 하나의 증착 챔버에서 인-시츄(in-situ)로 진행한다.
상기 스토리지노드 절연막은 딥-아웃(dip-out) 공정으로 진행한다.
본 발명에 따르면, 스토리지노드 절연막 상에 표면이 평평한 비정질탄소-시드층을 도입한 다음, 그 위에 하드마스크막을 형성함으로써 표면 균일도를 향상시켜 디포커스에 따른 패턴 불량을 방지할 수 있다.
도 1 내지 도 15는 본 발명의 실시예에 따른 반도체 소자의 스토리지노드 전극 형성방법을 설명하기 위해 나타내보인 도면들이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 내지 도 15는 본 발명의 실시예에 따른 반도체 소자의 스토리지노드 전극 형성방법을 나타내보인 도면들이다. 그리고 도 6a 및 도 6b는 웨이퍼 상에 남아 있는 탄소 잔여물 및 탄소 잔여물에 의해 유발된 결함 분포를 나타내보인 도면들이다.
도 1 및 도 2를 참조하면, 반도체 기판(100) 상에 컨택플러그(110)가 구비된 층간절연막(105)을 형성한다. 여기서 도 2는 도 1의 A-A'축 방향 및 B-B축 방향의 단면을 일부 나타내보인 도면이다. 이하 이에 대한 설명은 생략하기로 한다. 반도체 기판(100) 상에는 비록 도면에 도시하지는 않았지만, 워드라인 및 비트라인을 포함하는 하부 구조물(미도시함)이 형성되어 있다. 컨택플러그(110)는 층간절연막(105) 내에 하부 구조물을 선택적으로 노출하는 컨택홀을 형성한 다음, 컨택홀 내부를 도전성 물질로 매립하여 형성할 수 있다. 컨택플러그(110)는 하부 구조물과 이후 형성될 커패시터와 연결시키는 역할을 한다. 다음에 컨택플러그(110) 위에 식각 정지막(120)을 형성한다. 식각 정지막(120)은 이후 스토리지노드용 컨택홀을 형성하는 과정에서 식각이 과도하게 진행하는 것을 방지하며, 산화막에 대해 식각 선택비를 가지는 물질, 예컨대 실리콘 질화막(Si3N4)으로 형성할 수 있다.
도 3을 참조하면, 식각 정지막(120) 상에 제1 희생절연막(130)을 형성한다. 제1 희생절연막(130)은 PSG(Phosphorus Silicate Glass) 산화막으로 형성할 수 있고, 7000Å 내지 13000Å의 두께로 형성할 수 있다. 계속해서 제1 희생절연막(130) 위에 제2 희생절연막(135)을 형성한다. 제2 희생절연막(135)은 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 산화막으로 형성할 수 있고, 10000Å 내지 14000Å의 두께로 형성할 수 있다.
다음에 후속 진행할 포토리소그래피 공정의 마진을 향상시키기 위해 제2 희생절연막(135)의 표면을 평탄화한다. 평탄화 공정은 증착된 제2 희생절연막(135)의 표면으로부터 800Å 내지 1200Å의 두께, 바람직하게는 1000Å의 두께만큼 연마하며, 화학적기계적연마(CMP; Chemical Mechanical Polishing) 방식으로 진행할 수 있다. 여기서 평탄화 공정은 제1 희생절연막(130)을 증착한 후에 진행할 수도 있다.
도 4를 참조하면, 제2 희생절연막(135) 위에 스토리지노드 전극의 고정을 위한 지지막(140)을 형성한다. 지지막(140)은 이후 형성될 실린더 타입의 스토리지노드 전극을 고정하여 스토리지노드 전극이 기울어지거나 쓰러지는 것을 방지하는 역할을 한다. 정전용량을 증가시키기 위한 전극의 유효 면적을 증가시키기 위해 스토리지노드 전극의 높이는 높아지는 반면, 직경은 작아지면서 종횡비가 급격히 높아지고 있다. 이와 함께 스토리지노드 전극의 안쪽 면과 바깥쪽 면을 모두 저장 공간으로 사용하기 위해 스토리지노드 절연막을 제거하는 딥-아웃(dip-out) 공정을 진행하고 있다. 그런데 딥-아웃 공정을 진행시 높은 종횡비를 가진 스토리지노드 전극이 기울어지거나 쓰러져 인접하는 스토리지노드 전극들끼리 연결되는 문제가 발생하고 있다. 이에 따라 인접하는 스토리지노드 전극들 사이에 배치되어 스토리지노드 전극이 기울어지거나 뽑혀지지 않게 고정하기 위한 지지막(140)을 형성한다.
이를 위해 제2 희생절연막(135)이 형성된 반도체 기판(100)을 퍼니스furnace)에 배치한다. 다음에 퍼니스 내에 암모니아(NH3) 가스를 1000cc 내지 1400cc의 유량으로 공급하고, 디클로로실란(DCS; Dichlorosilane, SiH2Cl2) 가스를 100cc 내지 140cc의 유량으로 공급하여 제2 희생절연막(135) 위에 질화막으로 이루어진 지지막(140)을 900Å 내지 1100Å 의 두께로 증착한다. 여기서 질화막으로 이루어진 지지막(140)은 700℃ 내지 730℃의 증착 온도와 0.25Torr의 압력에서 증착 공정을 진행한다.
도 5를 참조하면, 지지막(140) 위에 제3 희생절연막(145)을 형성한다. 제3 희생절연막(145)은 제2 희생절연막(135)과 동일한 재질의 물질로 형성할 수 있으며, 예를 들어 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 산화막으로 형성할 수 있다. 이에 따라 제3 희생절연막(145), 제2 희생절연막(135) 및 제1 희생절연막(130)으로 이루어지면서 제3 희생절연막(145)과 제2 희생절연막(135) 사이에 지지막(140)이 삽입된 스토리지노드 절연막(150)이 형성된다.
도 6a를 참조하면 희생절연막을 PETEOS 산화막으로 형성하는 경우 증착 소스가 모두 탄소를 다량 함유하는 TEOS 소스를 적용함에 따라 희생절연막(200)의 내부에 탄소 잔여물(C)이 남게 된다. 탄소 잔여물(C)이 희생절연막(200) 내부에 남아 있는 상태에서 그 위에 스토리지노드 콘택홀을 형성하기 위한 하드마스크막(HM)을 형성하면 그 표면 형태가 증폭되어 표면이 평평한 표면보다 돌출된 형태(H)로 형성된다. 이러한 하드마스크막(HM)이 돌출된 형태의 결함은 도 6b에 도시한 바와 같이, 웨이퍼 전체에서 방사형으로 결함 맵으로 검출된다. 이러한 결함은 이후 진행하는 마스크 작업에서 디포커스(defocus)를 야기하여 스토리지노드 컨택홀이 불균일하게 형성되는 불량의 원인이 되어 패턴 불량으로 나타나게 된다.
이에 따라 본 발명의 실시예에서는 하드마스크막의 표면을 평평한 프로파일로 형성하여 패턴 불량을 방지하고자 한다. 구체적으로, 도 7을 참조하면, 제3 희생절연막(145) 위에 비정질탄소-시드층(seed layer, 155)을 형성한다. 이를 위해 반도체 기판(100)을 증착 챔버(미도시함) 내에 배치한다. 다음에 증착 챔버 내에 비정질카본-시드층(155)을 형성하기 위한 증착 소스를 공급한다. 증착 소스는 사이클로프로페인(cyclopropane, C3H6), 아르곤(Ar) 및 헬륨(He)을 포함한다. 여기서 증착 소스를 공급하면서 수소(H2) 가스를 함께 공급한다.
이 경우, 사이클로프로페인(C3H6)은 200sccm 내지 300sccm, 바람직하게는 250sccm의 유량으로 공급하고, 아르곤은 2000sccm 내지 4000sccm, 바람직하게는 3000sccm의 유량으로 공급하고 헬륨은 300sccm 내지 500 sccm, 바람직하게는 400sccm의 유량으로 공급한다. 그리고 수소는 7000sccm 내지 9000sccm, 바람직하게는 8000sccm의 유량으로 공급한다. 비정질탄소-시드층(155)을 형성하기 위한 증착 공정은 증착 압력은 3Torr 내지 4Torr로 유지하고, 증착 온도는 250℃ 내지 350℃로 유지하여 진행하는 것이 바람직하다. 또한 증착 소스를 공급하면서 파워는 증착 챔버의 상부에 배치된 탑 파워(HF)에서 인가하며, 1150W 내지 1350W로 인가한다. 이러한 증착 조건하에서 비정질탄소-시드층(155)은 100Å 내지 800Å의 두께로 형성한다.
본 발명의 실시예에서 형성하는 비정질탄소-시드층(155)의 하부에 배치된 제3 희생절연막(145) 및 제2 희생절연막(135)은 모두 탄소를 다량 함유하는 TEOS 물질로 형성됨에 따라 도 8의 (a)에 도시한 바와 같이, 제2 희생절연막(145)의 내부에 탄소 잔여물(C)이 남게 되어 이 탄소 잔여물(C)위로 증착되면서 굴곡된 표면으로 형성된다. 이러한 탄소 잔여물(C)이 남아있는 상태에서 하드마스크막인 비정질탄소층을 증착하기 위한 증착 공정을 진행하면 그 굴곡된 표면 형태가 증폭되어 상술한 바와 같이 표면이 볼록하게 솟아오른 형태로 형성된다.
이에 따라 증착 소스와 함께 수소를 함께 공급하여 비정질탄소-시드층(155)을 형성한다. 비정질탄소-시드층(155)은, 탄소 잔여물에 의해 유발된 표면 굴곡이 그 상부에 형성되는 하드마스크의 표면으로 확대되는 것을 방지하는 역할을 한다. 이를 위해 비정질탄소-시드층(155)은 증착과 동시에 식각을 수행하여 형성된다. 즉, 도 8의(a)와 같이 탄소 잔여물(C)이 제2 희생절연막(145)에 남아 있는 상태에서 비정질탄소막의 증착 소스를 공급하면 증착 공정만 이루어지므로 상부로 돌출된 부분이 증폭되어 형성된다. 그러나 본 발명의 실시예에 따른 도 8의 (b)와 같이, 증착 소스와 수소 가스를 함께 공급하면 수소(H2) 이온에 의해 돌출된 부분에 대한 식각이 함께 이루어져 탄소 잔여물(C)에 의한 표면 굴곡이 상부로 확대되어 전사(transfer)되는 것을 방지할 수 있다. 따라서 비정질탄소-시드층(155)을 일정 두께 이상으로 형성하면 탄소 잔여물(C)에 의한 볼록한 형태가 전사되지 않고 표면이 평평한 형태로 형성할 수 있다. 한편, 비정질탄소-시드층(155)은 증착과 동시에 식각이 이루어지면서 형성되므로 증착 공정으로만 이루어지는 경우에 비하여 상대적으로 증착속도가 느리다. 따라서 비정질탄소-시드층(155)은 탄소 잔여물(C)의 크기와 증착속도를 고려하여 적당한 두께로 형성하며, 바람직한 공정 실시예로서 100Å-800Å의 두께로 형성한다.
도 9를 참조하면, 비정질탄소-시드층(155) 상에 비정질탄소막(157)을 형성한다. 비정질탄소막(157)은 이후 스토리지노드 컨택홀을 형성하기 위해 진행하는 식각 공정에서 식각마스크 역할을 한다. 비정질탄소막(157)은 비정질 탄소막으로 형성할 수 있다. 구체적으로, 증착 챔버 내에 비정질탄소막(157)을 형성하기 위한 증착 소스를 공급한다. 증착 소스는 사이클로프로페인(cyclopropane, C3H6), 아르곤(Ar) 및 헬륨(He)을 포함한다. 여기서 사이클로프로페인(C3H6)은 500sccm 내지 700sccm, 바람직하게는 600sccm의 유량으로 공급하고, 아르곤은 7000sccm 내지 9000sccm, 바람직하게는 8000sccm의 유량으로 공급하며, 헬륨은 300sccm 내지 500 sccm, 바람직하게는 400sccm의 유량으로 공급한다. 비정질탄소막(157)을 형성하기 위한 증착 공정은 증착 압력은 5Torr로 유지하고, 증착 온도는 250℃ 내지 350℃로 유지하여 진행하는 것이 바람직하다. 또한 증착 소스를 공급하면서 파워는 증착 챔버의 상부에 배치된 탑 파워(HF)에서 인가하며, 1150W 내지 1350W로 인가한다. 이러한 증착 조건에서 비정질탄소막(157)은 5000Å 내지 9000Å의 두께로 형성한다. 여기서 비정질탄소막(157) 및 비정질탄소-시드층(155)을 형성하는 공정은 하나의 증착 챔버에서 인-시츄(in-situ)로 이루어진다.
다음에 비정질탄소막(157) 위에 스토리지노드 컨택홀이 형성될 영역을 정의하는 개구부가 형성된 마스크 패턴(159)을 형성한다. 마스크 패턴(159)은 포토레지스트 물질을 도포하고 노광 및 현상 공정을 진행하여 형성할 수 있다.
도 10을 참조하면, 마스크 패턴(159, 도 9 참조)을 식각마스크로 비정질탄소막(157, 도 9 참조) 및 비정질탄소-시드층(155, 도 9 참조)을 식각하여 하드마스크 패턴(160)을 형성한다. 그리고 마스크 패턴은 스트립 공정으로 제거한다. 다음에 하드마스크 패턴(160)을 식각마스크로 지지막(140)을 포함하는 스토리지노드 절연막(150)을 식각하여 스토리지노드 컨택홀(163)을 형성한다. 스토리지노드 컨택홀(163)은 컨택플러그(110)의 표면을 노출시킨다.
도 11을 참조하면, 스토리지노드 컨택홀(163) 내에 스토리지노드 전극(165)을 형성한다. 이를 위해 먼저 하드마스크막 패턴(160)을 제거한다. 다음에 스토리지노드 컨택홀(163)의 노출면 및 스토리지노드 절연막(150)의 제3 희생절연막(145)의 상부면을 따라 연장하여 스토리지노드 금속막을 형성한다. 다음에 제3 희생절연막(145) 상부면에 증착된 스토리지노드 금속막을 제거하여 스토리지노드 전극(165)을 형성한다. 여기서 스토리지노드 전극(165)은 셀 단위로 분리된다.
도 12를 참조하면, 스토리지노드 전극(165) 및 스토리지노드 절연막(150) 상에 절연막(170)을 형성하여 스토리지노드 컨택홀(163)을 모두 매립한다. 절연막(170)은 산화막으로 형성할 수 있다. 다음에 절연막(170) 상에 포토레지스트를 도포하고 패터닝하여 포토레지스트 패턴(175)을 형성한다. 포토레지스트 패턴(175)은 스토리지노드 전극(165)이 쓰러지는 것을 방지하기 위한 지지막 패턴이 형성될 영역을 한정한다.
도 13을 참조하면, 포토레지스트 패턴(도 12의 175)을 식각 마스크로 노출된 절연막(170) 및 제3 희생절연막(145)을 제거하고, 포토레지스트 패턴을 제거한다.
도 14 및 도 15를 참조하면, 산화막 식각 용액을 사용하여 제2 희생절연막(135), 제1 희생절연막(130)을 모두 제거하는 딥-아웃(dip-out) 공정을 진행한다. 여기서 도 15은 도 14를 상부에서 나타내보인 도면이다. 딥-아웃 공정으로 희생절연막들이 모두 제거되는 동안, 여러 개의 스토리지노드 전극(165)을 지지하여 고정하는 지지막 패턴(170)에 의해 스토리지노드 전극(165)이 쓰러지는 현상을 방지할 수 있다. 이러한 딥-아웃 공정으로 제2 희생절연막(135) 및 제1 희생절연막(130)이 모두 제거되어 스토리지노드 전극(165)의 외측 표면이 노출되면서 내측 표면 및 외측 표면이 모두 노출되는 실린더형 스토리지노드 전극(165)이 형성된다.
스토리지노드 절연막을 PSG막 및 PETEOS막으로 이용하는 경우, 딥-아웃 공정에서 막 내에 남아 있는 탄소 잔여물(carbon residue)에 의한 스토리지노드 절연막의 표면이 굴곡이 발생하는 불량이이 발생하는 문제가 있었다. 이는 PSG막 및 PETEOS막 모두 TEOS 소스를 이용하여 형성하고 있어 막 내에 탄소 잔여물을 함유하고 있어 후속 공정에서 비정질 탄소막을 증착시 탄소 잔여물 위로 증착되기 때문이다. 이에 대해 본 발명의 실시예에서는 비정질 탄소막의 표면의 평편도를 향상시키기 위해 증착과 동시에 식각을 실시하여 형성되는 비정질탄소-시드층을 도입하여 표면 평탄도를 개선함으로써 탄소 잔여물에 의한 결함을 방지할 수 있다. 이에 따라 딥-아웃 공정의 신뢰성을 향상시킬 수 있다. 또한 인접하는 스토리지노드 전극들의 상부를 질화막으로 연결하여 지지하는 NFC 공정을 적용하여 실린더형 스토리지노드 전극이 쓰러지거나 기울어지는 불량을 방지할 수 있다.
110: 컨택플러그 130: 제1 희생절연막
135: 제2 희생절연막 140: 지지막
145: 제3 희생절연막 155: 비정질탄소-시드층
157: 비정질탄소막 165: 스토리지노드 전극
170: 지지막 패턴

Claims (7)

  1. 반도체 기판 상에 지지막을 포함하는 스토리지노드 절연막을 형성하는 단계;
    표면에 굴곡이 발생한 상기 스토리지노드 절연막 상에 상기 표면 굴곡을 완화시켜 평평한 표면을 가지는 비정질탄소-시드층을 형성하는 단계;
    상기 비정질탄소-시드층 상에 하드마스크막을 형성하는 단계;
    상기 하드마스크막 및 비정질탄소-시드층을 패터닝하여 스토리지노드 컨택홀이 형성될 영역을 노출시키는 하드마스크막 패턴을 형성하는 단계;
    상기 하드마스크막 패턴을 마스크로한 식각 공정으로 상기 스토리지노드 절연막 내에 스토리지노드 컨택홀을 형성하는 단계;
    상기 스토리지노드 컨택홀의 노출면에 스토리지노드 전극을 형성하는 단계;
    상기 스토리지노드 절연막을 절연막으로 매립하는 단계;
    인접하는 스토리지노드 전극들을 서로 고정하는 지지막 패턴을 형성하게 상기 절연막 및 지지막의 일부를 제거하여 스토리지노드 절연막을 노출시키는 단계; 및
    상기 스토리지노드 절연막을 제거하여 상기 스토리지노드 전극의 외측 표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지노드 전극 형성방법.
  2. 제1항에 있어서,
    상기 스토리지노드 절연막은 PSG(Phosphorus Silicate Glass)막 또는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막의 이중막 또는 삼중막으로 형성하는 반도체 소자의 스토리지노드 전극 형성방법.
  3. 제1항에 있어서,
    상기 지지막은 질화막으로 형성하는 반도체 소자의 스토리지노드 전극 형성방법.
  4. 제1항에 있어서, 상기 비정질탄소-시드층을 형성하는 단계는,
    상기 표면에 굴곡이 발생한 스토리지노드 절연막이 형성된 반도체 기판을 증착 챔버 내로 로딩시키는 단계;
    상기 증착 챔버 내에 증착 소스를 공급하면서 수소 가스를 함께 공급하는 단계; 및
    상기 비정질탄소 증착 소스 및 수소 가스를 공급하면서 파워를 인가하여 상기 스토리지노드 절연막의 굴곡된 표면을 따라 돌출하게 증착되는 비정질탄소층의 돌출된 부분이 수소 이온에 의해 식각되어 표면이 평평한 비정질탄소-시드층을 형성하는 단계를 포함하는 반도체 소자의 스토리지노드 전극 형성방법.
  5. 제4항에 있어서,
    상기 비정질탄소 증착 소스는 사이클로프로페인(cyclopropane, C3H6), 아르곤(Ar) 및 헬륨(He)을 포함하는 반도체 소자의 스토리지노드 전극 형성방법.
  6. 제1항에 있어서,
    상기 비정질탄소-시드층 및 하드마스크막은 하나의 증착 챔버에서 인-시츄(in-situ)로 진행하는 반도체 소자의 스토리지노드 전극 형성방법.
  7. 제1항에 있어서,
    상기 스토리지노드 절연막은 딥-아웃(dip-out) 공정으로 진행하는 반도체 소자의 스토리지노드 전극 형성방법.
KR1020110125962A 2011-11-29 2011-11-29 반도체 소자의 스토리지노드 전극 형성방법 KR20130059791A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110125962A KR20130059791A (ko) 2011-11-29 2011-11-29 반도체 소자의 스토리지노드 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110125962A KR20130059791A (ko) 2011-11-29 2011-11-29 반도체 소자의 스토리지노드 전극 형성방법

Publications (1)

Publication Number Publication Date
KR20130059791A true KR20130059791A (ko) 2013-06-07

Family

ID=48858550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110125962A KR20130059791A (ko) 2011-11-29 2011-11-29 반도체 소자의 스토리지노드 전극 형성방법

Country Status (1)

Country Link
KR (1) KR20130059791A (ko)

Similar Documents

Publication Publication Date Title
US7402488B2 (en) Method of manufacturing a semiconductor memory device
JP4879476B2 (ja) 階段形状のシリンダー型構造のキャパシタを有する半導体装置、及びその製造方法
US8624354B2 (en) Semiconductor devices including 3-D structures with support pad structures and related methods and systems
US20100270647A1 (en) Method of fabricating semiconductor device having capacitor
KR102403619B1 (ko) 반도체 장치 및 그 제조 방법
KR20010045597A (ko) 웨이퍼 가장자리의 결함 요인 처리 방법
US20060073699A1 (en) Method for fabricating semiconductor device
JP2013008732A (ja) 半導体装置の製造方法
US7994561B2 (en) Semiconductor device for preventing the leaning of storage nodes
KR100650632B1 (ko) 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
KR101179265B1 (ko) 반도체 소자의 스토리지노드 전극 형성방법
JP2006135261A (ja) キャパシタの製造方法
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
US7736972B2 (en) Method for forming storage electrode of semiconductor memory device
US8153486B2 (en) Method for fabricating capacitor
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR20080088987A (ko) 반도체 소자의 절연막 평탄화 방법
KR20130059791A (ko) 반도체 소자의 스토리지노드 전극 형성방법
KR101129027B1 (ko) 반도체 소자의 스토리지노드 전극 형성방법
KR101003490B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070031503A (ko) 실린더형 커패시터 및 이의 제조 방법
JP2008198713A (ja) 半導体装置の製造方法
KR100950475B1 (ko) 반도체 소자의 스토리지노드 전극 형성방법
KR100884345B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid