CN109155293A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109155293A
CN109155293A CN201780028697.5A CN201780028697A CN109155293A CN 109155293 A CN109155293 A CN 109155293A CN 201780028697 A CN201780028697 A CN 201780028697A CN 109155293 A CN109155293 A CN 109155293A
Authority
CN
China
Prior art keywords
resin film
main surface
film
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780028697.5A
Other languages
English (en)
Other versions
CN109155293B (zh
Inventor
根岸哲
久我正
久我正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109155293A publication Critical patent/CN109155293A/zh
Application granted granted Critical
Publication of CN109155293B publication Critical patent/CN109155293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半导体装置(100)具备电力用半导体元件(10)、树脂膜(11)以及密封绝缘材料(13)。电力用半导体元件(10)包括：覆盖半导体基板(1)的一个主表面的第一区域(1c)的第一电极(3)；形成于半导体基板(1)的另一个主表面的第二电极(5)；形成于作为第一区域(1c)的外侧的第二区域(1d)的保护环(8)；以及在第二区域(1d)覆盖保护环(8)的非导电无机膜(9)。树脂膜(11)在俯视时与保护环(8)重叠，非导电无机膜(9)上的树脂膜(11)的厚度为35μm以上。树脂膜(11)是单层膜，树脂膜(11)的最外边缘(11b)具有在下侧变大的倒角形状。树脂膜(11)的最外边缘(11b)配置于比半导体基板(1)的最外边缘靠内侧的位置。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别是涉及一种具有用于电力控制的半导体元件的半导体装置及其制造方法。
背景技术
在具备IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等电力用半导体元件的电力用半导体装置中，为了使电流值或电压值等主耐压特性稳定，以包围IGBT的方式形成保护环(guard ring)等的外周接合区域。另外，为了使该保护环中的电位分布稳定，在保护环上形成半绝缘性的非导电无机膜。
另外，一般来说，电力用半导体装置具有如下结构：利用硅凝胶等密封绝缘材料将搭载有IGBT或二极管等电力用半导体元件的半导体芯片进行密封。在该状态下，当作为该电力用半导体装置所包含的电极的集电极与发射极之间被施加电压时，密封绝缘材料中包含的杂质离子中的正离子聚集到接地侧，负离子聚集到高电位侧，由此在密封绝缘材料中产生极化。通过该极化，保护环中的电场强度分布发生变化，有时集电极与发射极之间的电流和电压的主耐压特性变得不稳定。
因此，例如在日本特开2013-191716号公报(专利文献1)中，将保护环分为杂质浓度互不相同的多个区域来形成，且在作为非导电无机膜的氧化硅无机层上形成厚度为50μm以上的树脂膜，由此使保护环中的电场集中缓和，来抑制密封树脂材料的极化。
专利文献1：日本特开2013-191716号公报
发明内容
发明要解决的问题
但是，即使应用上述的结构，在日本特开2013-191716号公报中也未考虑作为非导电无机膜的氧化硅无机层的最外边缘处的树脂膜的形状。例如由于该最外边缘具有向上凸的形状而有可能无法抑制密封树脂材料的极化。另外，由于树脂膜过厚而施加于树脂膜的应力变大，从而有可能引起其从半导体元件的表面剥离而其可靠性下降、或者与膜的变厚相应地树脂膜的制造成本增大等问题。
本发明是鉴于上述问题而完成的，其目的在于提供一种能够使主耐压特性更稳定的高可靠性的半导体装置及其制造方法。
用于解决问题的方案
本发明的半导体装置具备电力用半导体元件、树脂膜以及密封绝缘材料。电力用半导体元件包括：覆盖半导体基板的一个主表面的第一区域的第一电极；形成于半导体基板的另一个主表面的第二电极；形成于作为第一区域的外侧的第二区域的保护环；以及在第二区域覆盖保护环的非导电无机膜。树脂膜在俯视时与保护环重叠，非导电无机膜上的树脂膜的厚度为35μm以上。树脂膜是单层膜，树脂膜的最外边缘具有在下侧变大的倒角形状。树脂膜的最外边缘配置于比半导体基板的最外边缘靠内侧的位置。
发明的效果
根据本发明，通过对有助于抑制密封树脂材料的极化的树脂膜的厚度、层数、最外边缘的形状以及最外边缘的位置进行控制，能够提供能够使主耐压特性更稳定的高可靠性的半导体装置及其制造方法。
附图说明
图1是表示本实施方式中的半导体装置的结构的一例的概略截面图。
图2是表示在图1中用虚线包围的区域II中的结构以及尺寸的定义的概略截面图。
图3是表示本实施方式的半导体装置中的树脂膜的厚度与泄漏电流的关系的图表。
图4是表示本实施方式中的半导体装置的结构的与图1不同的其它例的概略截面图。
图5是用于说明本实施方式的半导体装置的制造方法的第一例的表示第一工序的概略截面图(A)、表示该制造方法的第二工序的概略截面图(B)以及表示该制造方法的第三工序的概略截面图(C)。
图6是表示对通过图5形成的构件进行切割之前的状态以及尺寸的定义的概略截面图(A)和表示该切割后的状态以及尺寸的定义的概略截面图(B)。
图7是用于说明本实施方式的半导体装置的制造方法的第二例的表示第一工序的概略截面图(A)、表示该制造方法的第二工序的概略截面图(B)以及表示该制造方法的第三工序的概略截面图(C)。
图8是表示比较例中的半导体装置的结构的概略截面图。
图9是将本实施方式中的半导体芯片、树脂膜与密封绝缘材料的三重点及与其邻接的区域的形态放大示出的概略放大截面图。
图10是表示在图9中用虚线包围的区域X中的结构的与本实施方式不同的其它方式的第一例及该区域中的应力的施加的概略放大截面图(A)、表示该方式的第二例及该区域中的应力的施加的概略放大截面图(B)以及表示该方式的第三例及该区域中的应力的施加的概略放大截面图(C)。
(附图标记说明)
1：半导体芯片；1a：一个主表面；1b：另一个主表面；1c：第一区域；1d：第二区域；1e：芯片最外区域；1f、3b、11b、11e：最外边缘；1g：芯片内最外区域；3：第一电极；5：第二电极；8：保护环；9：非导电无机膜；10：电力用半导体元件；11：树脂膜；11a：非导电无机膜外区域；11t：最上表面；13：密封绝缘材料；14：三重点；15：切线；21：电极；23：接合层；25、27：电线；50：切割区；100、200：半导体装置；110：分配器；111：涂敷材料；160：曝光用掩模；161：遮光区域；162：非遮光区域。
具体实施方式
下面，基于附图来说明一个实施方式。
首先，使用图1～图4来说明本实施方式的半导体装置的结构。参照图1，本实施方式的半导体装置100主要具备电力用半导体元件10、树脂膜11以及密封绝缘材料13。
半导体装置100是具有用于电力控制的半导体元件的功率模块，因此电力用半导体元件10搭载有IGBT等元件。电力用半导体元件10包括作为半导体基板的半导体芯片1、第一电极3、第二电极5、保护环8以及非导电无机膜9。
半导体芯片1例如是在俯视时具有矩形形状或正方形形状的薄板构件。即，半导体芯片1具有一个主表面1a以及与其相反侧的另一个主表面1b。在此，设在图1的上侧配置一个主表面1a，在图1的下侧即未图示的配置装置整体的基座的一侧配置另一个主表面1b。
半导体芯片1由从例如包括硅、碳化硅以及氮化镓的群选择的1种以上的材料形成。即，也可以由将上述的材料组合2种以上而成的材料形成半导体芯片1。从使半导体装置作为功率模块高性能地发挥功能的观点出发，优选由上述的材质形成半导体芯片1。半导体芯片1是第一导电类型，即例如形成为n型的半导体基板。
半导体芯片1特别是在一个主表面1a具有第一区域1c和第二区域1d。第一区域1c是一个主表面1a的在俯视时比较靠内侧的区域，以覆盖该区域的方式形成有第一电极3。另外，在半导体芯片1的另一个主表面1b，以包括与第一区域1c在平面上重叠的区域的方式形成有第二电极5。在图1中，第二电极5形成为以包括与第一区域1c在平面上重叠的区域即与第一电极3在平面上重叠的区域的方式还扩展到其外侧的区域。在图1中，第二电极5以覆盖另一个主表面1b的整面的方式形成。
由第一电极3、第二电极5以及被夹在它们之间的半导体芯片1的区域形成IGBT等开关元件。
第二区域1d是半导体芯片1的一个主表面1a的在俯视时的第一区域1c的外侧的区域。在第二区域1d形成有保护环8。保护环8形成为作为第二导电类型的例如p型的杂质区域。保护环8以在俯视时包围第一区域1c和第一电极3的方式、即包围IGBT等的方式形成。优选的是，保护环8其整体配置于第一电极3的在俯视时的外侧。
通过形成保护环8，在作为该半导体装置100所包含的电极的集电极与发射极之间被施加电压时，耗尽层还延伸到保护环8侧，因此与发射极邻接的区域中的pn结的电场强度得以缓和。由此，能够使集电极与发射极之间的电流和电压稳定。
非导电无机膜9在第二区域1d以覆盖保护环8的方式形成。在图1中，以覆盖保护环8的整体的方式形成有非导电无机膜9。非导电无机膜9也可以具有在第一电极3侧即内侧的区域被搭在第一电极3上的结构。非导电无机膜9由从例如包括氧化硅和氮化硅的群选择的1种以上的材料形成。即，非导电无机膜9既可以仅由氧化硅或氮化硅中的任一种形成，也可以由将氧化硅与氮化硅这双方组合而成的材料形成。
此外，如图1那样，非导电无机膜9的第一区域1c侧的最外边缘及与其邻接的区域也可以以被第一电极3覆盖的方式形成。但是，也可以是如下结构：非导电无机膜9的第一区域1c侧的最外边缘不被第一电极3覆盖，而该最外边缘直接被树脂膜11覆盖。
通过将如上述那样由氧化氮等材料构成的非导电无机膜9形成于保护环8之上，在IGBT的作为集电极的例如第一电极3与作为发射极的例如第二电极5之间被施加电压时，微小电流流过该非导电无机膜9。通过该微小电流，保护环8与非导电无机膜9之间的区域的电位被固定，保护环8的电位分布稳定。
以覆盖包括以上所述的各构件的电力用半导体元件10的至少一部分、特别是半导体芯片1的一个主表面1a的至少一部分的方式形成有树脂膜11。树脂膜11以覆盖作为一个主表面1a的至少一部分的图1的非导电无机膜外区域11a的方式形成，以覆盖第二区域1d的方式形成。如图1，树脂膜11既可以仅形成于第二区域1d，也可以以覆盖第二区域1d的整体的方式形成。但是，树脂膜11也可以不仅形成于第二区域1d，还形成于第一区域1c的一部分区域。由此，树脂膜11特别是形成于在俯视时与保护环8重叠的区域上。另外，树脂膜11例如也可以具有在其最内侧的区域搭在第一区域3上的方式。
另外，由于非导电无机膜9以覆盖保护环8(的整体)的方式形成，因此树脂膜11以直接覆盖非导电无机膜9的方式形成。但是，树脂膜11不需要覆盖非导电无机膜9的俯视时的整体，也可以是仅覆盖其一部分的结构。
树脂膜11由从包括兼具耐热性和绝缘性等的聚酰亚胺、聚酰胺以及聚酰胺酰亚胺的群选择的任意材料形成。但是，树脂膜11能够由能够确保绝缘性的任意的树脂材料构成。
在图1中，非导电无机膜9和树脂膜11均未形成于半导体芯片1的最外边缘的正上方，形成为在比其靠俯视时的内侧的区域具有最外边缘。即，成为半导体芯片1的最外边缘和作为与一个主表面1a的最外边缘邻接的区域的芯片最外区域1e没有被非导电无机膜9和树脂膜11中的任一个覆盖而直接被后述的密封绝缘材料13覆盖的结构。但是，也可以成为与一个主表面1a的最外边缘邻接的芯片最外区域1e被非导电无机膜9和树脂膜11的至少一方或双方覆盖的结构。
参照图1和图2，树脂膜11形成为单层膜即1层的膜。树脂膜11成为以在包括俯视时与保护环8重叠的区域和第二区域1d的其大致整体中最上表面11t沿着一个主表面1a的方式(大致平行地)扩展的平面。但是，树脂膜11在其俯视时的最外边缘11b处不成为以沿着一个主表面1a的方式扩展的平面，以向半导体芯片1侧呈凸形状的方式(即，以向图1和图2的下侧呈凸形状的方式)弯曲。另外，该最外边缘11b以在半导体芯片1侧即图1和图2的下侧树脂膜11的沿着一个主表面1a的方向即图1和图2的左右方向上的宽度变大的方式弯曲。
树脂膜11在其大部分区域具有沿着一个主表面1a的最上表面11t，但是在一部分非导电无机膜外区域11a直接覆盖一个主表面1a，在其它一部分区域直接覆盖非导电无机膜9，在另外其它一部分区域直接覆盖第一电极3。因此，树脂膜11的与图2的上下方向有关的厚度T在区域之间不同。但是，在此，将树脂膜11的处于非导电无机膜9的正上方的至少一部分区域、即直接覆盖非导电无机膜9的区域中的厚度定义为T。此时，厚度T为35μm以上。换言之，作为沿着一个主表面1a扩展的树脂膜11的最上表面11t与非导电无机膜9的与图2的上下方向有关的距离的树脂膜11为厚度T，该厚度T为35μm以上。
参照图3，该图表的横轴表示基于上述定义的树脂膜11的厚度T，纵轴表示包括电力用半导体元件10的功率模块的泄漏电流。关于上述的树脂膜11的厚度T，作为使包括电力用半导体元件10的功率模块的泄漏电流低于10mA的膜厚，可以说优选的是35μm以上。但是，优选的是该厚度T小于50μm，更优选的是45μm以下。进而，进一步优选的是，该厚度T为40μm以下。但是，在树脂膜11的厚度T为35μm以下的情况下，功率模块的泄漏电流超过10mA，因此无法满足对树脂膜11要求的耐压值。
在图2中，树脂膜11的最外边缘11b弯曲的区域的沿着半导体芯片1的一个主表面1a的方向上的尺寸B小于树脂膜11的最外边缘11b弯曲的区域的与一个主表面1a交叉的方向上的尺寸A。该尺寸A在此被定义为比上述的非导电无机膜9的厚度T厚。
除此以外，本实施方式的树脂膜11在形状和尺寸上具有以下特征。在图2中，优选的是，从半导体芯片1的最外边缘1f至树脂膜11的最外边缘11b的沿着一个主表面1a的方向上的尺寸D为10μm以上且200μm以下。另外，优选的是，从第一电极3的最外边缘3b至树脂膜11的最外边缘3b的最外侧的区域即图2的最下部(与半导体芯片1相接的后述的三重点14)的树脂膜11的最外边缘3b的位置的沿着一个主表面1a的方向上的尺寸E为10μm以上且1000μm以下。另外，优选的是，树脂膜11的弯曲的最外边缘11b的最下部即与半导体芯片1相接的点处的最外边缘11b的切线15与半导体芯片1的一个主表面1a所形成的角度α为90°以下。
再次参照图1，电力用半导体元件10通过接合层23来与其下方的电极21接合。具体地说，电力用半导体元件10所包含的第二电极5通过接合层23来与形成于未图示的作为半导体装置100的基座的电路基板的电极21接合。电极21是兼作热扩散板的材料。在上述中示出了作为未图示的电路基板的一部分的电极21，但是也可以代替该电极21，而由绝缘材料构成的绝缘基板通过接合层23被接合。另外，接合层23优选使用焊料，但是也可以使用银等。
在如图1那样第二电极5与电极21接合的情况下，电极21与第二电极5电连接。而且，第一电极3通过电线25来与半导体装置100的外部电连接，电极21通过电线27来与半导体装置100的外部电连接。电线25、27既可以是如键合线那样的线状构件，也可以是板状的引线框架通过焊料等接合材料被连接于第一电极3等的构件。此外，在图1中，电线25从第一电极3延伸至半导体装置100的外部，电线27从电极21延伸至半导体装置100的外部，由此电力用半导体元件10与半导体装置100的外部电连接。但是，参照图4，也可以在半导体装置100设置有从密封绝缘材料13的内部延伸至外部的外部连接端子31、33，电线25连接于外部连接端子31，电线27连接于外部连接端子33，由此电力用半导体元件10与半导体装置100的外部电连接。
再次参照图1和图2，以覆盖以上的电力用半导体元件10和树脂膜11的至少一部分的方式形成有密封绝缘材料13。具体地说，密封绝缘材料13直接覆盖构成电力用半导体元件10的半导体芯片1的侧面、芯片最外区域1e、第一区域3的上表面、树脂膜11的最上表面11t和最外边缘11b、电极21的上表面的一部分和侧面、电线25、27、外部连接端子31、33的一部分等，以将它们包裹的方式进行密封。密封绝缘材料13优选由硅凝胶或环氧树脂构成，或者也可以由将这些材料组合而成的材料构成。
接着，使用图5～图7来说明具有以上结构的半导体装置100中的特别是半导体芯片1及其上方的区域的制造方法。
参照图5的(A)，准备用于形成具有上述的一个主表面1a和另一个主表面1b的半导体芯片1的作为半导体基板的芯片形成用构件101。此外，芯片形成用构件101是指通过切割来形成各个半导体芯片1之前的状态的半导体基板，芯片形成用构件101和半导体芯片1是同一构件。但是，在此，将切割前的半导体基板称为芯片形成用构件101，将切割后的半导体基板称为半导体芯片1，以进行区分。
虽然省略图示和详细的说明，但是在芯片形成用构件101的另一个主表面1b上形成第二电极5。然后，通过一般公知的成膜工序和照相制版技术在一个主表面1a上形成非导电无机膜9和第一电极3的图案。
之后，在一个主表面1a上形成树脂膜11。以覆盖非导电无机膜9和第一电极3的图案的方式，使用分配器(dispenser)110来在一个主表面1a上涂敷作为构成树脂膜11的材料的涂敷材料111。涂敷材料111由构成树脂膜11的从例如包括聚酰亚胺、聚酰胺以及聚酰胺酰亚胺的群选择的任意材料构成。在此，作为一例，设涂敷材料111是感光性的聚酰亚胺。
涂敷材料111被涂敷在芯片形成用构件101的一个主表面1a上的整面。具体地说，在此，例如在一个主表面1a上将涂敷材料111以按5mm的间隔描绘线宽为6mm的线的方式进行涂敷，由此能够向一个主表面1a上的整面供给涂敷材料111。
接着，参照图5的(B)，对被供给到一个主表面1a上的作为涂敷材料111的感光性聚酰亚胺进行预烘烤(pre-bake)即轻的热处理。之后，对该材料进行基于照相制版技术的图案化。具体地说，作为照相制版技术，进行一般公知的曝光工序和显影工序。
在曝光工序中，使用具有遮光区域161和非遮光区域162的平板形状的曝光用掩模160，光源从其上方如图中箭头那样进行照射。之后，通过显影处理来使感光性聚酰亚胺图案化。
参照图5的(C)，图5的(B)中的例如非遮光区域162的正下方即受到曝光的部分的涂敷材料111残留，遮光区域161的正下方即被遮光的部分的涂敷材料111被去除。但是，也可以与其相反地，例如使用使非遮光区域162的正下方的涂敷材料111去除而在遮光区域161的正下方残留的感光剂。
在基于照相制版技术的涂敷材料111的图案化之后(即在将涂敷材料111进行涂敷的工序之后)，为了使涂敷材料111固化而对包括涂敷材料111的芯片形成用构件101进行热处理。在此，进行作为热处理的被称为高温固化(high-temperature cure)的处理。由此，形成图2所示的最外边缘11b的沿着一个主表面1a的方向上的尺寸B为35μm以下、且作为非导电无机膜9与其正上方的平坦的最上表面11t之间的距离的厚度T为35μm以上的树脂膜11。
在图5的(C)中，在图的左侧一半区域与右侧一半区域之间能够形成两个电力用半导体元件10。即，图的左侧一半区域与右侧一半区域之间的区域相当于芯片最外区域1e。之后，虽然未图示，但是在芯片最外区域1e处芯片形成用构件101沿图的上下方向被切割即切断。由此，被分割为图5的(C)的左侧一半区域和右侧一半区域这两个电力用半导体元件10(半导体芯片1)。
参照图6的(A)、(B)，图5的左侧一半区域与右侧一半区域之间的相当于芯片最外区域1e的区域是虽然也可以形成非导电无机膜9和树脂膜11、但是优选不形成的区域。这是因为，该区域是对芯片形成用构件101进行切割来分割为各个半导体芯片1的切割区50，如果在该区域形成有非导电无机膜9和树脂膜11，则在切割刀片的表面有可能产生因非导电无机膜9和树脂膜11的构成材料引起的堵塞。即，如果在切割区50不形成非导电无机膜9和树脂膜11，则能够减轻切割刀片的表面的堵塞。由于这样进行加工，因此树脂膜11的最外边缘11b配置于在俯视时比半导体芯片1的最外边缘1f靠内侧的位置，相当于该区域的芯片最外区域1e直接被密封绝缘材料13密封。
如图6的(A)所示，图5的左侧一半区域与右侧一半区域的非导电无机膜9的间隔D1大于该区域的树脂膜11的间隔D2，局部地形成树脂膜11直接形成于半导体芯片1的一个主表面1a上的非导电无机膜外区域11a。另外，如图6的(B)所示，间隔D1和间隔D2均大于表示通过切割刀片被切断的区域的宽度的切割刀片宽度50D的尺寸D3。通过这样，非导电无机膜9和树脂膜11均不会被切割刀片切削。
之后，电力用半导体元件10通过焊料等接合层23来与电极21接合，并且电线25连接于第一电极3，电线27连接于电极21。之后，整体被密封绝缘材料13密封。由此，形成图1所示的作为功率模块的半导体装置100。
在图5中，利用分配器110进行的涂敷材料111的涂敷是针对一个主表面1a上的整面进行的。但是，参照图7的(A)，也可以使用如下方法：通过使在供给涂敷材料111时在一个主表面1a上描绘的线的间隔大于该线的宽度，仅在一个主表面1a上的一部分区域以描绘多个线的方式供给涂敷材料111。在该情况下，优选的是，将涂敷材料111特别供给到以(未图示的)大致配置于非导电无机膜9的正下方的保护环8为宽度方向的中心的位置。
通过如图7的(A)那样使用分配器110以线状供给涂敷材料111，能够将涂敷材料111的膜形成为立体状而不是形成为平面状，能够增加该膜的表面积。因此，最终能够避免残留挥发成分残留在树脂膜11内。另外，该工序中形成的涂敷材料111的线状图案相比于最终想要得到的树脂膜11的厚度T即35μm以上且50μm以下左右而言非常大。因此，树脂膜11能够形成为单层的膜。通过这样形成与最终想要得到的树脂膜11相比足够厚的涂敷材料111的图案，能够不需要追加用于追加膜厚的工序，能够抑制随着工序追加而引起的成本增加。
参照图7的(B)，接着与图5的(B)同样地，对涂敷材料111进行基于照相制版技术的图案化。在此，优选的是，调整曝光用掩模160的位置，使得主要在保护环8和非导电无机膜9的正上方的区域残留涂敷材料111。由此，作为涂敷材料111的感光性聚酰亚胺的润湿扩展部分被去除，能够形成无浪费地与芯片形成用构件101上的元件图案一致的任意形状的涂敷材料111的图案。
参照图7的(C)，与图5的(C)的工序同样地对芯片形成用构件101进行热处理，之后与进行图5的工序的情况同样地推进处理。由此，形成图1所示的作为功率模块的半导体装置100。
接着，一边解说本实施方式的半导体装置100的动作原理和半导体装置100的比较例，一边说明本实施方式的作用效果。
参照图8，作为相对于本实施方式的比较例的半导体装置200基本上具有与图1的半导体装置100同样的结构。因此，在图8的半导体装置200中对与图1的半导体装置100相同的结构要素附加相同的符号，不重复其说明。但是，图8的半导体装置200中未形成有树脂膜11，在图1中的配置树脂膜11的区域也配置有密封绝缘材料13。因此，密封绝缘材料13以还覆盖第一电极3的侧面和非导电无机膜9的上表面的方式形成。
在半导体装置的耐压评价中，在作为集电极的例如图8的第一电极3与作为发射极的例如图8的第二电极5之间被施加电压。该耐压是半导体装置的断开时的耐压，需要保证与该半导体装置的额定电压对应的耐压。例如在额定电压分别为6.5kV、4.5kV、3.3kV的半导体装置中，在作为集电极的第一电极3与作为发射极的第二电极5之间分别施加6.5kV、4.5kV、3.3kV的电压。
此时，以使半导体芯片1中的比第一电极3和保护环8靠外侧的芯片内最外区域1g为高电位、且使第二电极5为接地电位的方式进行电连接。此外，在此，芯片内最外区域1g大致是指作为一个主表面1a上的与最外边缘1f邻接的区域的芯片最外区域1e的正下方的区域、即与芯片最外区域1e的正下方邻接的半导体芯片1内部的n型区域。另外，以成为接地电位的方式连接的第二电极5被配置成在俯视时包括比保护环8靠内侧的区域。
形成于保护环8上的非导电无机膜9的上表面直接被密封绝缘材料13覆盖。在该非导电无机膜9的上表面上的密封绝缘材料13的区域中，正离子聚集在俯视时的内侧的区域，负离子聚集在俯视时的外侧的区域。在此，密封绝缘材料13的正离子和负离子是指构成密封绝缘材料13的例如凝胶中包含的杂质离子。俯视时的特别是外侧的区域即芯片内最外区域1g的正上方的区域的密封绝缘材料13极化为负，由此，其正下方的半导体芯片1内的区域即芯片内最外区域1g虽然本来是n型的漂移层的部分，但是作为反型层形成p型层。
在该状态下集电极与发射极之间(例如第一电极3与第二电极5之间)被施加电压。于是，在半导体芯片1内，从作为反型层的p型层与其正下方的n型漂移层的界面主要向n型漂移层侧延伸出耗尽层。即，由于在芯片内最外区域1g形成反转型p型层，由此，耗尽层容易比本来的位置更向外侧延伸。因此，在半导体芯片1的芯片内最外区域1g中的与n型层邻接的耗尽层中，在其延伸上产生变形。其结果，半导体芯片1的芯片内最外区域1g中的电场强度过强，在半导体芯片1内有可能产生因泄漏电流的产生所引起的耐压特性下降。通过在第二区域1d中以覆盖保护环8的方式形成的非导电无机膜9，能够使因密封绝缘材料13内的离子的极化引起的半导体芯片1内的电场强度缓和，但是作为对策而言仅靠这些是不充分的。
为了解决这样的比较例的问题，再次参照图1，本实施方式的半导体装置100具有以覆盖半导体芯片1的一个主表面1a的至少一部分的方式形成有树脂膜11的结构。树脂膜11的以沿着一个主表面1a的方式扩展的最上表面11t与其正下方的非导电无机膜9之间的厚度T(参照图2)为35μm以上，因此如上述那样能够将半导体装置100的泄漏电流设为10mA以下。这基于以下理由。
通过在半导体芯片1的特别是与保护环8重叠的第二区域1d上形成树脂膜11，成为在包括第二区域1d的半导体芯片1的比较靠外侧的区域与密封绝缘材料13之间介有树脂膜11的形态。由此，包括第二区域1d的半导体芯片1的比较靠外侧的区域、例如芯片内最外区域1g不易受到密封绝缘材料13内的离子的极化的影响。即，例如不易在芯片内最外区域1g形成反转型p型层。
由此，能够降低因半导体芯片1的芯片内最外区域1g中的电场强度过强而在半导体芯片1内产生泄漏电流的可能性。这是因为，在芯片内最外区域1g形成变形的耗尽层的可能性降低，能够在按照设计的位置得到按照设计的电场强度和耗尽层。即，能够谋求半导体装置100的驱动时的电场强度的缓和。另外，树脂膜11形成得越厚，则保护半导体芯片1内免受因密封绝缘材料13的离子极化引起的影响的效果越高。因此，如图3所示，树脂膜11的厚度T越大，则能够使泄漏电流越小。在该意义上，优选的是，树脂膜11的厚度T为35μm以上。
但是，如果使树脂膜11过厚，则施加到树脂膜11的应力变大，有可能引起其从半导体芯片1的表面剥离而其可靠性下降等问题。因此，树脂膜11的厚度T优选小于50μm，更优选为45μm以下。进而，该厚度T进一步优选为40μm以下。
树脂膜11由从包括聚酰亚胺、聚酰胺以及聚酰胺酰亚胺的群选择的任意材料形成。由此，树脂膜11使密封绝缘材料13的极化对半导体芯片1侧产生的影响缓和的效果提高。另外，上述材质的树脂膜11还能够起到缓和向半导体芯片1侧的应力的效果以及提高对于半导体芯片1的耐热性和绝缘性的效果。
此外，树脂膜11的最外边缘11b配置于在俯视时比半导体芯片1的最外边缘1f靠内侧的位置。这是因为，如上述那样，为了抑制半导体芯片1的切割工序中的切割刀片的表面的堵塞而在芯片形成用构件101设置有切割区50。关于非导电无机膜9也同样，其最外边缘配置于在俯视时比半导体芯片1的最外边缘1f靠内侧的位置。
接着，参照图9，树脂膜11的最外边缘11b以向半导体芯片1侧呈凸形状的方式弯曲，且树脂膜11具有在下侧宽度变大的倒角状。由此，最外边缘11b的最下点能够抑制半导体芯片1、树脂膜11和密封绝缘材料13的三重点14处的应力集中和树脂膜11的剥离产生。对此，使用图10来进行说明。
参照图10的(A)，例如考虑树脂膜11的最外边缘11e以与半导体芯片1的一个主表面1a大致正交的方式沿图的上下方向延伸的情况。由于构成半导体装置100的各结构构件间的线膨胀系数差而在各结构构件引起热收缩。因此，应力F从最外边缘11e的外侧如图的箭头那样施加。于是，想要通过树脂膜11的伸缩来吸收该应力F，因此三重点14被施加使树脂膜11从半导体芯片1的一个主表面1a剥离的力。
参照图10的(B)，考虑如下例子：树脂膜11以与半导体芯片1的一个主表面1a大致正交的方式沿图的上下方向延伸，但是在与一个主表面1a邻接的区域，与图9的最外边缘11b反方向地、即在半导体芯片1侧(图的下侧)以沿着该一个主表面1a的左右方向上的宽度变小的方式弯曲。在该情况下，也与图10的(A)的情况同样地，起因于如图的箭头那样施加的应力F而三重点14被施加使树脂膜11从半导体芯片1的一个主表面1a剥离的力。
因此，参照图10的(C)，如果在与三重点14邻接的区域中设置随着朝向半导体芯片1侧(下侧)而树脂膜11的左右方向的宽度变大的形状的最外边缘11e，则在施加应力F时在如图中的细箭头所示的沿着最外边缘11e的方向上树脂膜11发生热收缩。因此，在图10的(C)中，能够抑制三重点14处的树脂膜11从半导体芯片1的剥离。因而，本实施方式的树脂膜11的最外边缘11b由于具有与图10的(C)同样地具有在树脂膜11的下侧变大的形状的下凸的曲面形状，因此能够如上述那样抑制因应力F引起的三重点14处的剥离。
但是，如果使最外边缘11b的宽度方向上的尺寸B(参照图2)过长，则由于在通过切割区50而形成为芯片最外区域1e的、从树脂膜11暴露有一个主表面1a的区域进行不需要的成膜而有可能产生切割时的堵塞。另外，如果与作为倒角的最外边缘11b的左右方向的宽度匹配地使芯片最外区域1e变大，则半导体芯片1的俯视时的大小变大而制造成本增加。
因此，优选的是，考虑现状的切割刀片宽度50D的尺寸D3(参照图5的(B))为35μm以下来以使图2的尺寸B小于尺寸A的方式形成树脂膜11的最外边缘11b。通过这样，能够使最外边缘11b的倒角宽度B(参照图2)变小来使通过切割区来得到的芯片最外区域1e变小。因此，能够使半导体芯片1的俯视时的大小变小来降低其制造成本。另外，还能够抑制切割时的堵塞的产生。
接着，关于上述的半导体装置100的制造方法的特别是形成树脂膜11的工序，具有以下的作用效果。通常，在半导体装置的制造工序中，在将光致抗蚀剂或聚酰亚胺等涂敷材料111供给到半导体基板的主表面上时使用旋涂。但是，在该情况下，极难使半导体基板的热处理后的该树脂膜11的膜厚在半导体基板的主表面上成为相同的膜厚。这是因为，旋涂是利用离心力来使膜扩展的方式，因此为了使在热处理后最终形成的树脂膜11的膜厚为35μm以上，需要最初将涂敷材料111涂敷成50μm以上的厚度。例如在作为半导体基板的圆形的半导体晶片的俯视时的中央部形成具有50μm的厚度的树脂膜11的情况下，通过旋涂处理后的涂敷材料111的厚度在该半导体晶片的外边缘部成为相比于中心部而言的1.5倍至2倍左右的厚度。
在涂敷后为了使涂敷材料111中包含的溶剂挥发成分干燥而利用加热板进行的预烘烤中，在从半导体晶片的下方加热时，在因涂敷材料111的膜的厚度的差引起的膜内的潜热上产生差异。因此，在加热板内产生被称为瑞本(Rayleigh-Benard)对流的自然对流。因此，一边进行控制以防止因半导体晶片的表面的干燥和固化引起的涂敷材料111的膜内的溶剂残留，一边进行涂敷材料111中包含的溶剂的挥发。但是，如果涂敷材料111的膜过厚，则该膜内的溶剂挥发成分量变得与膜的表面积的大小相对比时过多。于是，导致在该膜内的挥发成分的干燥结束之前该膜的表面固化，有可能产生由于未完全挥发而残留于该膜内的残留挥发成分在之后在膜内挥发而产生空洞的问题。
为了避免这样的问题，可使用如下方法：即使在形成厚的树脂膜11的情况下，也暂且形成薄的膜来进行预烘烤，之后再次在该薄的膜上进行涂敷材料111的供给和旋涂工序，由此使膜厚变厚。但是，如果使用这样的工序，则由于工序数的增加而成本增加。另外，如果这样通过多次涂敷材料111的供给来形成树脂膜11，则在通过第一次成膜形成的层与通过第二次成膜形成的层之间形成作为间隙的边界部。如果这样，则有可能通过第一次成膜形成的层与通过第二次成膜形成的层以这些间隙为起点而彼此被剥落。如果产生这样的剥落，则在该部分中上述的电场缓和效果减弱，该半导体装置的可靠性有可能下降。
因此，在本实施方式中，使用分配器110在一个主表面1a上涂敷构成树脂膜11的涂敷材料111。由此，能够形成：能够减小半导体晶片即图5、图7的芯片形成用构件101的一个主表面1a上的区域间的涂敷材料111的膜厚的偏差、且内部不形成空洞的热处理后的膜厚T为35μm以上的聚酰亚胺的树脂膜11。另外，该树脂膜11是以单层进行的厚膜形成，不需要与膜厚增加伴随的工艺增加，因此能够抑制因工艺增加引起的成本增加。并且，通过将树脂膜11形成为单层膜，能够抑制在树脂膜11具有多个层的情况下的该多个层间的剥离和电场缓和效果的下降。
另外，在旋涂工序中，供给至半导体晶片上的涂敷材料111的一部分通过之后的旋转时的离心力而从半导体晶片上被去除。因此，只有最初供给的涂敷材料111的6成左右作为树脂膜11有用。因而，在使用旋涂工序的情况下涂敷材料111的利用效率下降。但是，在如本实施方式那样使用分配器供给涂敷材料111的情况下，能够使最初供给的涂敷材料111的100％作为树脂膜11有用，能够提高涂敷材料111的利用效率。也基于该观点，根据本实施方式，能够大幅降低制造成本。
另外，通过对供给的涂敷材料111进行基于照相制版技术的图案化，能够去除在未意图的区域润湿扩展的部分的作为涂敷材料111的例如聚酰亚胺。由此，能够形成无浪费地与半导体芯片1的一个主表面1a上的半导体元件的图案一致的任意形状的树脂膜11的图案。
也可以将以上所述的各特征在技术上不矛盾的范围内适当进行组合来应用。
应认为本次公开的实施方式在所有方面均是例示性的而不是限制性的。本发明的范围不是由上述的说明而是由权利要求书来表示，意图包括与权利要求书均等的含义和范围内的所有变更。

Claims (7)

1.一种半导体装置，具备：
电力用半导体元件，包括具有一个主表面以及与所述一个主表面相反侧的另一个主表面的第一导电类型的半导体基板；
树脂膜，以覆盖所述半导体基板的所述一个主表面的至少一部分的方式形成；以及
密封绝缘材料，以覆盖所述电力用半导体元件和所述树脂膜的至少一部分的方式形成，
所述电力用半导体元件还包括：
第一电极，以覆盖所述半导体基板的所述一个主表面的第一区域的方式形成；
第二电极，形成为包括所述另一个主表面的与所述第一区域在平面上重叠的区域；
第二导电类型的保护环，形成于作为所述半导体基板的所述一个主表面中的所述第一区域的俯视时的外侧的第二区域；以及
非导电无机膜，在所述第二区域以覆盖所述保护环的方式形成，
其中，所述树脂膜形成于在俯视时与所述保护环重叠的区域上，
所述非导电无机膜的正上方的至少一部分中的所述树脂膜的厚度为35μm以上，
所述树脂膜是单层膜，
所述树脂膜的最外边缘以向所述半导体基板侧呈凸形状、且在所述半导体基板侧使树脂膜的沿着所述一个主表面的方向上的宽度变宽的方式弯曲，
所述树脂膜的最外边缘在俯视时配置于比所述半导体基板的最外边缘靠内侧的位置。
2.根据权利要求1所述的半导体装置，其中，
所述树脂膜由从包括聚酰亚胺、聚酰胺以及聚酰胺酰亚胺的群选择的任意材料形成。
3.根据权利要求1或2所述的半导体装置，其中，
所述树脂膜的最外边缘弯曲的区域的沿着所述一个主表面的方向上的尺寸小于所述树脂膜的最外边缘弯曲的区域的与所述一个主表面交叉的方向上的尺寸。
4.根据权利要求1～3中的任一项所述的半导体装置，其中，
所述半导体基板由从包括硅、碳化硅以及氮化镓的群选择的1种以上的材料形成。
5.根据权利要求1～4中的任一项所述的半导体装置，其中，
所述非导电无机膜由从包括氧化硅和氮化硅的群选择的1种以上的材料形成。
6.一种半导体装置的制造方法，是权利要求1～5中的任一项所述的半导体装置的制造方法，具备：
准备所述半导体基板的工序；以及
形成所述树脂膜的工序，
形成所述树脂膜的工序包括：
使用分配器在所述一个主表面上涂敷构成所述树脂膜的材料的工序；以及
在涂敷所述材料的工序之后，对所述半导体基板进行热处理的工序。
7.根据权利要求6所述的半导体装置的制造方法，其中，
形成所述树脂膜的工序还包括在涂敷所述材料的工序之后对所述材料进行基于照相制版技术的图案化的工序。
CN201780028697.5A 2016-05-17 2017-04-24 半导体装置及其制造方法 Active CN109155293B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016098721 2016-05-17
JP2016-098721 2016-05-17
PCT/JP2017/016213 WO2017199698A1 (ja) 2016-05-17 2017-04-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN109155293A true CN109155293A (zh) 2019-01-04
CN109155293B CN109155293B (zh) 2021-10-26

Family

ID=60326486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780028697.5A Active CN109155293B (zh) 2016-05-17 2017-04-24 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US11145712B2 (zh)
JP (1) JP6639658B2 (zh)
CN (1) CN109155293B (zh)
DE (1) DE112017002564B4 (zh)
WO (1) WO2017199698A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447610A (zh) * 2019-09-04 2021-03-05 三菱电机株式会社 半导体装置及半导体元件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387156B2 (en) * 2018-07-11 2022-07-12 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device including a resin covering a silicon carbide semiconductor chip
WO2020225897A1 (ja) * 2019-05-09 2020-11-12 三菱電機株式会社 半導体装置、半導体装置の劣化診断装置及び半導体装置の劣化診断方法
JP7157783B2 (ja) * 2020-09-07 2022-10-20 富士電機株式会社 半導体モジュールの製造方法及び半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587912A (zh) * 2008-05-23 2009-11-25 三菱电机株式会社 半导体装置
JP2013191716A (ja) * 2012-03-14 2013-09-26 Hitachi Ltd ＳｉＣ素子搭載パワー半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0213A (ja) 1987-10-13 1990-01-05 Hitachi Chem Co Ltd 液晶表示素子の透明電極保護被膜形成用組成物
JPH06101650B2 (ja) 1988-07-28 1994-12-12 日本電気株式会社 半導体集積回路装置
JP2005203548A (ja) * 2004-01-15 2005-07-28 Honda Motor Co Ltd 半導体装置のモジュール構造
CN101946322B (zh) * 2008-02-12 2012-12-19 三菱电机株式会社 碳化硅半导体装置
EP2291858B1 (en) * 2008-06-26 2012-03-28 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
JP2013239607A (ja) 2012-05-16 2013-11-28 Mitsubishi Electric Corp 半導体装置
WO2015166737A1 (ja) 2014-04-28 2015-11-05 三菱電機株式会社 半導体装置
WO2016166808A1 (ja) * 2015-04-14 2016-10-20 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587912A (zh) * 2008-05-23 2009-11-25 三菱电机株式会社 半导体装置
JP2013191716A (ja) * 2012-03-14 2013-09-26 Hitachi Ltd ＳｉＣ素子搭載パワー半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447610A (zh) * 2019-09-04 2021-03-05 三菱电机株式会社 半导体装置及半导体元件

Also Published As

Publication number Publication date
WO2017199698A1 (ja) 2017-11-23
DE112017002564T5 (de) 2019-02-28
JPWO2017199698A1 (ja) 2019-03-14
US11145712B2 (en) 2021-10-12
US20200058733A1 (en) 2020-02-20
DE112017002564B4 (de) 2021-12-16
CN109155293B (zh) 2021-10-26
JP6639658B2 (ja) 2020-02-05

Similar Documents

Publication Publication Date Title
US8450828B2 (en) Semiconductor device
CN109155293A (zh) 半导体装置及其制造方法
TW201546997A (zh) 暫態電壓抑制元件及其製造方法
CN107785420B (zh) 半导体器件及其制造方法
JP2008130983A (ja) 半導体装置およびその製造方法
TW201318141A (zh) 半導體裝置
KR101807334B1 (ko) 멀티 소오스 jfet 디바이스
JP5684157B2 (ja) 半導体装置
JP2017126724A (ja) 半導体装置および半導体装置の製造方法
CN108110099B (zh) 一种led芯片及其制作方法
WO2019052233A1 (zh) 二极管、功率器件、电力电子设备及二极管制作方法
JP2006332182A (ja) 絶縁ゲート型バイポーラトランジスタ
US20130175670A1 (en) Zener diode structure and manufacturing method thereof
JP6234715B2 (ja) 半導体装置
KR101006768B1 (ko) 티브이에스 다이오드 어레이와 그 제조방법
US9006780B2 (en) Semiconductor device
CN109997215A (zh) 半导体装置的制造方法
TWI597838B (zh) 半導體元件及其製造方法
JP2006186354A (ja) ジェナーダイオード、その製造方法及びパッケージング方法
CN104009094A (zh) 半导体器件
JP2015012259A (ja) 半導体装置
KR102200785B1 (ko) 비대칭 과도 전압 억제기 디바이스 및 형성 방법
JP2012175021A (ja) 電力用半導体装置
JP2012119424A (ja) 半導体装置およびその製造方法
CN106531735A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant