CN108292664A - 图像感测元件 - Google Patents

图像感测元件 Download PDF

Info

Publication number
CN108292664A
CN108292664A CN201680061882.XA CN201680061882A CN108292664A CN 108292664 A CN108292664 A CN 108292664A CN 201680061882 A CN201680061882 A CN 201680061882A CN 108292664 A CN108292664 A CN 108292664A
Authority
CN
China
Prior art keywords
pixel
sensing element
image sensing
image
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680061882.XA
Other languages
English (en)
Other versions
CN108292664B (zh
Inventor
旗生和晃
庆児幸秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN108292664A publication Critical patent/CN108292664A/zh
Application granted granted Critical
Publication of CN108292664B publication Critical patent/CN108292664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种成像元件，其包括设置在基板中的第一像素。第一像素可以包括设置在所述基板中的第一材料和设置在所述基板中的第二材料。第一材料的第一区域、第一材料的第二区域和第二材料的第三区域形成至少一个结。所述基板的第一横向截面与所述至少一个结相交，和所述基板的第二横向截面与第一材料的至少一个第四区域相交。

Description

图像感测元件
技术领域
本技术涉及成像装置中的图像感测元件和/或像素。更具体地，本技术涉及提高饱和信号电荷量的成像装置中的图像感测元件和/或像素。
相关申请的交叉引用
本申请要求于2015年11月5日提交的日本在先专利申请JP 2015-217858的权益，其全部内容通过引用结合于此。
背景技术
CCD(电荷耦合器件)图像传感器是一种如下的图像传感器：其二维地配置与像素对应的光电转换元件(例如，光电二极管)并且使用垂直传输CCD和/或水平传输CCD读出作为由光电转换元件提供的电荷的各像素的信号。
另一方面，CMOS(互补金属氧化物半导体)图像传感器类似于CCD图像传感器，其二维地配置与像素对应的光电转换元件，但是未使用垂直和水平传输CCD来读出信号，而是使用诸如存储装置等由铝、铜线等构成的选择线从所选的像素读出每个像素存储的信号。
如上所述，CCD图像传感器和CMOS图像传感器在诸如读出方式等许多方面不同，但共同的是都具有光电二极管。
累积在光电转换元件上的信号电荷量的最大值称作饱和信号电荷量(Qs)。具有高饱和信号电荷量的图像传感器具有增大的动态范围和信噪(SN)比。因此，饱和信号电荷量的增加是图像传感器所希望的特性改进。作为增加饱和信号电荷量的方法，可以想到的是光电二极管的面积增加或者光电二极管的PN结容量增加。
专利文献1提出了一种图像感测元件，其可以通过增加饱和信号电荷量而不增加光电转换元件的面积和杂质浓度来提供高感度。
[引用文献列表]
[专利文献]
专利文献1：日本专利申请特开No.2005-332925
发明内容
[技术问题]
如上所述，作为增加饱和信号电荷量的方法，可以想到的是光电二极管的面积增加或者光电二极管的PN结容量增加。
然而，如果光电二极管的面积增加，则由于在相同视角下随着光电二极管的面积增加，所以图像传感器中的总像素数可能不期望地减少。此外，为了增加光电二极管的PN结容量，P型区域和N型区域的浓度增加，结果，暗电流也增加。因此，增加PN结容量存在限制。
此外，专利文献1示出了以下技术：PN结容量扩大部从基板的表面侧连续地延伸到基板的深度方向以增加饱和信号电荷。然而，读出电极的配置可能会受到限制，或者可能难以为了优先读出信号而选择适宜的PN结扩大图案。
鉴于上述情况，期望增加饱和信号电荷量。
[解决问题的方案]
根据本技术的实施方案，提供了一种图像感测元件(例如，成像元件中的像素)，其包括：第一P型杂质区域；第一N型杂质区域；和包括第二P型杂质区域、第二N型杂质区域和PN结面的容量扩大部，第二P型杂质区域和第二N型杂质区域形成所述PN结面，第一P型杂质区域、第一N型杂质区域和所述容量扩大部从半导体基板的上表面沿着深度方向配置。
所述图像感测元件还包括读出电极，所述读出电极在与比第一P型杂质区域的一个表面更靠近第二N型杂质区域的另一个表面相对的该一个表面上并读出累积的电荷，其中所述容量扩大部和所述读出电极之间的距离大于所述容量扩大部和第一N型杂质区域之间的距离。
所述容量扩大部可以包括第二P型杂质区域和第二N型杂质区域，第二P型杂质区域和第二N型杂质区域交替配置。
所述半导体基板可以由硅制成，和第二P型杂质区域可以由通过功函数差来用空穴填充与硅的界面的材料形成。
第一P型杂质区域和第二P型杂质区域可以是设置在不同方向上的层。
第一N型杂质区域和第二N型杂质区域可以是设置在不同方向上的层。
第一N型杂质区域可以由高浓度的N+区域和低浓度的N-区域构成。
第一N型杂质区域可以是低浓度的N-区域。
可以从所述容量扩大部到所述读出电极提供电位梯度以读出电荷。
在从预定(或可选择地，期望的)方向观看的截面中，所述容量扩大部内的第二N型杂质区域可以形成为四方形状。
在从预定(或可选择地，期望的)方向观察的截面中，所述容量扩大部内的第二P型杂质区域可以形成为具有预定(或可选择地，期望的)宽度的曲线形状。
在从预定(或可选择地，期望的)方向观看的截面中，所述容量扩大部内的第二P型杂质区域可以形成为具有预定(或可选择地，期望的)宽度的圆形形状。
在所述容量扩大部内的第二P型杂质区域和第二N型杂质区域的重复距离可以为1μm以下。
多个图像感测元件可以共享浮动扩散，和所述读出电极可以设置在所述浮动扩散附近。
根据本技术实施方案的图像感测元件包括第一P型杂质区域；第一N型杂质区域；和包括第二P型杂质区域、第二N型杂质区域和PN结面的容量扩大部，第二P型杂质区域和第二N型杂质区域形成所述PN结面，第一P型杂质区域、第一N型杂质区域和所述容量扩大部从半导体基板的上表面沿着深度方向配置。
[有益效果]
根据本技术的实施方案，可以增加饱和信号电荷量。应该注意的是，这里记载的效果不必须是限制性的，并且可以是本技术中记载的任何效果。
附图说明
图1是示出图像感测元件的构成例的图。
图2是示出深度与电位之间的关系的图。
图3是示出图像感测元件的构成例的图。
图4是示出深度与电位之间的关系的图。
图5是示出图像感测元件的构成例的图。
图6是示出深度与电位之间的关系的图。
图7是示出图像感测元件的构成例的图。
图8是示出深度与电位之间的关系的图。
图9是示出本技术适用的图像感测元件的实施方案的构成的图。
图10是用于说明电荷流动的图。
图11是图像感测元件的断面图。
图12是用于说明读出电极的配置的图。
图13是示出PN结容量扩大部内的N+区域的形状的例子的图。
图14是示出PN结容量扩大部内的N+区域的形状的例子的图。
图15是示出PN结容量扩大部内的N+区域的形状的例子的图。
图16是示出PN结容量扩大部内的N+区域的形状的例子的图。
图17是示出PN结容量扩大部内的N+区域的形状的例子的图。
图18是示出PN结容量扩大部内的N+区域的形状的例子的图。
图19是示出PN结容量扩大部内的N+区域的形状的例子的图。
图20是示出PN结容量扩大部内的N+区域的形状的例子的图。
图21是示出PN结容量扩大部内的N+区域的形状的例子的图。
图22是示出PN结容量扩大部内的N+区域的形状的例子的图。
图23是示出PN结容量扩大部内的N+区域的形状的例子的图。
图24是示出PN结容量扩大部内的N+区域的形状的例子的图。
图25是示出PN结容量扩大部内的N+区域的形状的例子的图。
图26是示出PN结容量扩大部内的N+区域的形状的例子的图。
图27是图1所示的图像感测元件的断面图。
图28是用于说明1个像素的尺寸的图。
图29是用于说明像素的尺寸与饱和信号电荷量之间的关系的图。
图30是用于说明具有PN结容量扩大部的像素的尺寸的图。
图31是用于说明像素的尺寸与饱和信号电荷量之间的关系的图。
图32是示出其他图像感测元件的构成例的图。
图33是示出深度与电位之间的关系的图。
图34是示出其他图像感测元件的构成例的图。
图35是用于说明由像素共享的结构的图。
图36是用于说明由像素共享的结构的图。
图37是用于说明由像素共享的结构的图。
图38是示出图像感测元件的使用例的图。
图39是示出图像感测装置的构成的图。
具体实施方式
在下文中，参照附图对本技术的实施方案进行说明。
按照以下顺序对本技术的实施方案进行说明。
1.图像感测元件的结构(现有技术)
2.图像感测元件的结构
3.PN结容量扩大部的N+区域的形状
4.饱和信号电荷量的改善
5.图像感测元件的其他结构
6.共享像素
7.图像感测元件的使用例
以下说明的本技术适用于图像感测元件，例如，CCD图像传感器或CMOS图像传感器。这里，以这种图像感测元件为例进行说明。通过应用以下说明的本技术，可以增加作为在图像感测元件(光电转换元件(光电二极管))上累积的信号电荷量的最大值的饱和信号电荷量(Qs)。
为了说明本技术适用的图像感测元件提供了该效果，将简要说明现有技术中的图像感测元件以进行比较。
<图像感测元件的结构(现有技术)>
图1是示出图像感测元件的构成例的图。图像感测元件或像素10具有这样的结构，其中在硅基板的上表面沿深度方向顺次地形成有各个杂质区域，即，P+区域21、N+区域22、N-区域23和P+区域24，并且在侧面形成有P+区域25。
在图1和以下说明中，“+”和“-”标记表示杂质浓度高于或低于其他区域中的杂质浓度。
一旦光入射到具有这种结构的图像感测元件10上，就会产生电子-空穴对，并且信号电荷(电子)累积在P型(或p型)区域和N型(或n型)区域的接合部分上。用于读出所累积的电荷的读出电极31设置在图1所示的图像感测元件10中的P+区域21的上表面处。
图2示出了具有图1所示的结构的图像感测元件10中的深度与电位之间的关系。在图2中，横轴表示从图像感测元件10的上表面(P+区域21的上表面)起的深度，纵轴表示负电位。在图2中，纵轴上的值越大(负电位越低)，电子的电位越高，并且空穴的电位越低。
在以下说明中，具有图1所示的结构和图2所示的电位状态的图像感测元件10用作基准。对与作为基准的图像感测元件10的差异和电位的变化进行说明。
图3、图5和图7各自是示出相对于图1所示的图像感测元件10的具有用于增加饱和信号电荷量(Qs)的结构的现有技术中的图像感测元件的例子。在以下说明中，具有与图1所示的图像感测元件10类似构成的部分由相同的附图标记表示，因此在下文中省略其详细说明。
图3所示的图像感测元件或像素50具有图1所示的图像感测元件10的N+区域22被扩大(更深)的结构。图像感测元件50的N+区域61设置成比图像感测元件10(图1)的N+区域22更深。
图4是示出具有图3所示的结构的图像感测元件50的深度与电位之间的关系的图。在图4中，虚线表示图2所示的由实线表示的图像感测元件10的电位状态，实线表示图像感测元件50的电位状态。
如在图像感测元件50中那样，当N+区域61较深时，本体深部中的电位被加深，以添加容量。如图4所示，当添加容量时，可以在深度方向上维持负电位低的状态(峰值状态)，由此增加饱和信号电荷量(Qs)。
然而，在这种情况下，由于图像传感器内的电场可能不足或可能产生势垒，所以当读出栅极接通(ON)时不能读出所有信号。
图5是示出图像感测元件的其他构成的图。图5所示的图像感测元件或像素100具有其中图1所示的图像感测元件10的N+区域22具有高杂质浓度的结构。图像感测元件100的N++区域101具有比图像感测元件10(图1)的N+区域22更高的杂质浓度。
图6是示出具有图5所示的结构的图像感测元件100的深度与电位之间的关系的图。在图5中，虚线表示图2所示的由实线表示的图像感测元件10的电位状态，实线表示图像感测元件100的电位状态。
如在图像感测元件100中那样，当与P+区域21接合的N++区域101具有高杂质浓度时，图像传感器的表面可能更深，并且可能会向表面添加容量。如图6所示，当添加容量时，峰值时的负电位的状态可能更高，由此增加饱和信号电荷量(Qs)。
然而，读出电压应该更高，由此产生读出不良或使白点劣化。
图7是示出其他图像感测元件的构成例的图。图7所示的图像感测元件或像素150具有其中图1所示的作为基准的图像感测元件10的P+区域21较薄(浅)且N+区域22较厚(深)的结构。图像感测元件150的P+区域151比图像感测元件10(图1)的P+区域21更薄(更浅)，并且图像感测元件150的N+区域152比图像感测元件10(图1)的N+区域22更厚(更深)。
图8是示出具有图7所示的结构的图像感测元件150的深度与电位之间的关系的图。在图8中，虚线表示图2所示的由实线表示的图像感测元件10的电位状态，实线表示图像感测元件150的电位状态。
如在图像感测元件150中那样，当在硅基板的表面侧扩大N+区域152时，如图8所示，电位峰值开始时的深度可能更浅，由此增加饱和信号电荷量(Qs)。
然而，类似于图5所示的图像感测元件100，表面电场增大，由此使白点劣化。
根据至少一个示例性实施方案的图像感测元件具有可以增加饱和信号电荷量(Qs)、但不使白点劣化且不会产生读出不良的结构。
<图像感测元件的构成>
图9是示出本技术适用的图像感测元件的实施方案的构成的图。
在图9所示的图像感测元件或像素300中，具有与图1所示的图像感测元件10类似构成的部分由相同的附图标记表示，因此在下文中省略其详细说明。图9所示的图像感测元件300与图1所示的图像感测元件10的不同之处在于，N-区域23由N-区域301、N+区域302-1,302-2和302-3(统称为302)以及P+区域303-1和303-2(统称为303)构成，但是在其他方面是类似的。
在图像感测元件300中，设置为高浓度的N+区域22的下层的低浓度的N-区域301较浅，在N-区域301和高浓度的P+区域24之间形成有包括N+区域302和P+区域303的层。这里，包括N+区域302和P+区域303的层被描述为PN结容量扩大部310。PN结容量扩大部310配置为扩大图像感测元件300的信号电荷累积部，因此这里描述为容量扩大部。
在图9所示的例子中，PN结容量扩大部310包括N+区域302-1、N+区域302-2、N+区域302-3、P+区域303-1和P+区域303-2，P+区域303-1形成在N+区域302-1和N+区域302-2之间，P+区域303-2形成在N+区域302-2和N+区域302-3之间。
以这种方式，PN结容量扩大部310具有其中N+区域302(N型杂质区域)和P+区域303(P型杂质区域)交替配置的结构。
PN结容量扩大部310的节距(即，N+区域302和P+区域303的重复距离)例如可以优选为1.0μm以下。例如，N+区域302-1和P+区域303-1的组合宽度为1.0μm以下。当节距减小到很微小时，注入到其中的N型杂质的浓度增加，由此进一步增加饱和信号电荷量(Qs)。
如后所述，如在图9所示的图像感测元件300中那样，PN结容量扩大部310的节距可以是均一的，但是在其他实施方案中可以是不均一的。这里，在一个实施方案中，例如，N+区域302和P+区域303的重复距离为1.0μm以下。然而，这不是限制本技术的应用范围的说明。本技术可以适用于其他距离。例如，甚至当距离为1.0μm以上时，本技术也是适用的。
当N+区域22和N-区域301被认为是沿横方向配置的层时，PN结容量扩大部310的N+区域302和P+区域303沿纵方向配置。PN结容量扩大部310具有其中N+区域302和P+区域303在纵方向上交替地层叠(或配置)并且在与其他层不同的方向上层叠的构成。应该理解的是，图9所示的杂质区域(例如，区域22,301,302,303等)不限于所示的相对杂质浓度和构成，而是为了说明图像感测元件300的示例性材料。因此，在整个本说明书中，N+和/或N-区域22,301和/或302可以称为第一材料或N型区域，而P+和/或P-区域21,25和/或303可以称为第二材料或P型区域。此外，应该理解的是，示例性实施方案不限于第一材料是N型并且第二材料是P型。例如，第一材料可以是导电材料，而第二材料可以是导电率小于第一材料的绝缘材料。
此外，如图10所示，PN结容量扩大部310具有电位梯度。图10是示出类似于图9的图像感测元件或像素300的图，并且通过箭头来指示图像感测元件300中的电荷流动。
如箭头所示，电位梯度设置成使得在N+区域302-1产生的电荷、在N+区域302-2产生的电荷以及在N+区域302-3产生的电荷移动到读出电极31附近。换句话说，在PN结容量扩大部310和读出电极31之间设有电位梯度以读出电荷。
图11A-11C是图9所示的图像感测元件(或成像元件中的像素)300的俯视图。图11A是类似于图9所示的图像感测元件300的图像感测元件300的断面图。在图11A所示的图像传感器件300中，PN结容量扩大部310与图9所示的图像传感器件300的PN结容量扩大部310类似，N型杂质区域320包括N+区域22和N-区域301，并且P型杂质区域330是P+区域21。
如图11A所示，在图像感测元件300中，从设有读出电极31的侧层叠P型杂质区域330、N型杂质区域320和PN结容量扩大部310。
P型杂质区域330和N型杂质区域320是沿横方向层叠的层。PN结容量扩大部310的方向与P型杂质区域330的层和N型杂质区域320的层的方向不同，N+区域302和P+区域303是沿图11A中的纵方向层叠的层。
以这种方式，PN结容量扩大部310可以是在与其他层不同的方向上层叠的层。不同方向可以是与其他层垂直相交的方向，或者可以是以预定(或可选择地，期望的)角度相交的方向(倾斜方向)。
图11B是图11A所示的图像感测元件300沿着A-A'切割的断面图。图11C是图11A所示的图像感测元件300沿着B-B'切割的断面图。也就是说，图11B是N型杂质区域320的断面图，图11C是PN结容量扩大部310的断面图。
如图11B所示，在N型杂质区域320的断面图中，N型杂质均匀地扩散。在图11B中，还示出读出电极31以供参考。读出电极31配置成覆盖N型杂质区域320的一部分。应该理解的是，图11B和图11C是图11A的横向截面。例如，图11C是图11A的第一横向截面，图11B是图11A的第二横向截面。然而，术语第一和第二是为了方便而使用的，未限制示例性实施方案。还应该理解的是，图像感测元件300可以对应于配置在成像元件的基板(未标记)中的像素阵列中的像素。如图9和图11A所示，像素包括配置在基板中的第一材料(例如，N型杂质区域22,301,302和320)和配置在基板中的第二材料(例如，P型杂质区域302和330)。此外，如图11A所示，第一材料的第一区域(例如，PN结容量扩大部310中的N型杂质区域的最左侧分支)、第一材料的第二区域(例如，与最左侧分支紧邻的PN结容量扩大部310中的N型杂质区域的分支)和第二材料的第三区域例如形成至少一个结(例如，PN结)。此外，如图11C所示，基板的第一横向截面与至少一个结相交(即，与区域302和303相交)。基板的第二横向截面(例如，图11B)与第一材料的至少一个第四区域(例如，N型杂质区域320)相交。如图11B和图11C所示，第一材料的至少一个第四区域(例如，图11B中的N型杂质区域320)在图11B的第二横向截面中与第一材料的第一区域和第一材料的第二区域在图11C的第一横向截面中相比占据不同量的表面积(例如，更大量)。也就是说，图11B中的N型杂质区域320与图11C中的N型杂质区域(图示为N+区域302)相比占据不同量的表面积(例如，更大量)。还应该理解的是，第一横向截面(例如，图11C)取为比第二横向截面(例如，图11B)更靠近图像感测元件300(或第一像素)的光入射侧。如图11A-11C所示，第一材料是N型材料，第二材料是P型材料。然而，示例性实施方案不限于此。根据至少一个其他实施方案，第一材料是导电材料(例如，N型材料)，第二材料是绝缘材料(例如，参照图34)。从图11A-11C中应该理解的是，从读出电极31(参照图11B)的角度看，第一材料(例如，N型材料)看起来像单一区域，并且从图像感测元件300(参照图11C)的光入射侧的角度看，第一材料看起来像多个区域或多个结。这增加了饱和信号电荷量，同时允许读出电极31配置在各种位置处(参照图12)。
在本技术适用的图像感测元件300中，读出电极31的位置不受限制，并且可以配置在图12所示的各种位置处。参照图12，可以类似于图11B在N型杂质区域320的图12的右侧设置读出电极31-1。可选择地，如图12所示，可以在N型杂质区域320的图12的下侧设置读出电极31-2。
读出电极(即，所示出的读出电极31-1或读出电极31-2)不仅在位置上而且在尺寸上都具有高度的自由度。本技术可以适用于具有任何尺寸的读出电极。另外，如图12所示，可以在N型杂质区域320的角落处设置读出电极31-3。此外，如图12所示，可以在N型杂质区域320的中央设置读出电极31-4。
在读出电极31-1～31-4的任何位置处配置读出电极31。应该注意的是，可以在图12所示的位置以外的位置处配置读出电极31。
根据本技术，用于增加饱和信号电荷量(Qs)的结构未如参照图3～8说明的图像感测元件中那样配置在基板的表面附近，而是在基板的背面侧。如上所述，配置在基板表面处的读出电极31可以处于期望的位置而不受限制。也就是说，由于PN结容量扩大部310不受影响，所以读出电极31不受限制。
图11C是PN结容量扩大部310的断面图。在PN结容量扩大部310的断面中，N+区域302和P+区域303交替配置。在图11C所示的实施方案中，PN结容量扩大部310的N+区域302配置成格子形状并且分散成16个四方形状。
如上所述，一个四方形状可以具有任何尺寸，并且期望地，例如，1.0μm以下(四方形状中的N型区域和相邻的P型区域的组合尺寸是1.0μm以下)。尽管这里的形状是四方形状，但也可以是正方形、矩形、菱形、梯形或诸如圆形和椭圆形等四方形状以外的任何形状。
<PN结容量扩大部的N+区域的形状>
这里，参照图13～26，对PN结容量扩大部310的N+区域302的形状进行进一步说明。图13～26分别示出类似于图11C的PN结容量扩大部310的断面图。此外，图13～26分别示出用于说明的读出电极31。
以PN结容量扩大部310的N+区域302的形状为例进行说明。如果以PN结容量扩大部310的P+区域303的形状为例进行说明，则基本类似。这里，以N+区域302为例进行说明。
图13所示的PN结容量扩大部310的N+区域302以与图11C所示的N+区域302相同的格子形状配置，但是分散为其中一个四方形状较小的28个四方形状。另外，各个N+区域302形成为使得角部与角部接触。以这种方式，PN结容量扩大部310的N+区域302的形状可以为格子形状，并且一个格子可以形成为较小。如图13所示，第一材料(例如，N+区域302)和第二材料(例如，区域303)呈方格图案。例如，其中第一材料(例如，区域302)在第二材料中形成n列和m行的栅格。
图14所示的PN结容量扩大部310的N+区域302以与图11C所示的N+区域302相同的格子形状配置，但是分散为其中一个四方形状较大的4个四方形状。以这种方式，PN结容量扩大部310的N+区域302的形状可以为格子形状，并且一个格子可以形成为较大。
如上所述，当在PN结容量扩大部310的节距优选为1.0μm以下的条件下应用图14所示的PN结容量扩大部310的N+区域302时，只要一个像素较小，就可以在满足条件的状态下设置N+区域302。也就是说，PN结容量扩大部310的N+区域302的尺寸可以根据一个像素的尺寸来设定。
图15所示的PN结容量扩大部310的N+区域302以与图11C所示的N+区域302相同的格子形状配置，但是配置在读出电极31处的N+区域302比其他区域的N+区域302更大。以这种方式，PN结容量扩大部310内的各个N+区域302的形状和尺寸可以不相同。
图16所示的PN结容量扩大部310的P+区域303以格子形状离散地形成，并且N+区域302填充P+区域303之间的空间。除了P+区域303之外，N+区域302连接在一起。也就是说，第二材料(例如，区域303)在第一材料(例如，区域302)中形成n列和m行的栅格。如图16所示，N+区域302不像图15所示的那样(即，N+区域302分开形成且没有连接)形成。
图17所示的PN结容量扩大部310的N+区域302与图16所示的N+区域302类似，但是配置在读出电极31处的N+区域302比其他区域处的N+区域302更大，并且在读出电极31处未设置P+区域303。
图18所示的PN结容量扩大部310的N+区域302形成为矩形，使得矩形的长边与读出电极31平行。
图19所示的PN结容量扩大部310的N+区域302形成为与图18所示的N+区域302类似的矩形，但是方向有所不同。图19所示的N+区域302形成为矩形，使得矩形的长边与读出电极31正交。
图20所示的PN结容量扩大部310的N+区域302形成为与图19所示的N+区域302类似的矩形，但是尺寸有所不同。图20所示的N+区域302形成为矩形，使得矩形的长边与读出电极31正交。在N+区域302之间设有P+区域303。
如图18～20所示，N+区域302的形状可以是矩形，并且矩形的长边可以与读出电极31平行或正交。也就是说，第一材料(例如，N+区域302)和第二材料(例如，P+区域303)在第一横向截面中具有直线形状。
图21所示的PN结容量扩大部310的N+区域302在PN结容量扩大部310内填充P+区域303以外的具有预定(或可选择地，期望的)宽度的各自在倾斜方向上以直线状设置的区域。
图22所示的PN结容量扩大部310的N+区域302在PN结容量扩大部310内填充P+区域303以外的具有预定(或可选择地，期望的)宽度的各自以曲线状(部分直线)设置的区域。
图23所示的PN结容量扩大部310的N+区域302从图22所示的N+区域302在P+区域303以外还设有具有预定(或可选择地，期望的)宽度的各自在倾斜和横方向上以直线状设置的区域。
图24所示的PN结容量扩大部310的N+区域302在PN结容量扩大部310内填充P+区域303以外的具有预定(或可选择地，期望的)宽度的各自以波形状(曲线形状)设置的区域。
图25所示的PN结容量扩大部310的N+区域302在PN结容量扩大部310内填充P+区域303以外的具有预定(或可选择地，期望的)宽度的各自以圆形设置的区域。
图26所示的PN结容量扩大部310的N+区域302在PN结容量扩大部310内填充P+区域303以外的具有预定(或可选择地，期望的)宽度的各自以螺旋形设置的区域。
如上所述，PN结容量扩大部310的N+区域302的形状(PN结容量扩大部310的P+区域303的形状)可以是包括格子状、棒状和曲线的各种形状。此外，它可以是线对称、点对称或非对称的。
应该注意的是，图11C、图13～26所示的形状是说明性的，而不是限制性的，并且可以是本技术适用的其他形状。
然而，该形状可以优选地满足如下所述的条件。如上所述，PN结容量扩大部310的节距为1.0μm以下。另外，在PN结容量扩大部310内，N+区域302和P+区域303的比率等于(1:1)，或者N+区域302的数量可以略大于P+区域303的数量。
在以下说明中，以图11C所示的PN结容量扩大部310的结构为例进行说明。
<饱和信号电荷量的改善>
如上所述，在图像感测元件300中，使P型杂质区域330、N型杂质区域320和PN结容量扩大部310层叠，由此改善了饱和信号电荷量。这里，对饱和信号电荷量的改善进行进一步说明。
图27A-27C再次示出图1所示的作为基准的图像感测元件或像素10(所示的图像感测元件用于与本技术适用的图像感测元件或像素300进行比较)的构成。为了与图11A-11C所示的图像感测元件300进行比较，图27A示出图像感测元件10的侧面的断面图，图27B示出图27A所示的图像感测元件10沿着A-A'切割的断面图，图27C示出图27A所示的图像感测元件10沿着B-B'切割的断面图。作为参考，在图27B中还示出读出电极31。
图27A是类似于图1所示的图像感测元件10的断面图。在图27A所示的图像感测元件10中，图1所示的图像感测元件10的P+区域21被描述为P型杂质区域410，并且将N+区域22和N-区域23统称为N型杂质区域420。
由于图像感测元件10不具有与PN结容量扩大部310相对应的区域，所以如图27A所示，使P型杂质区域410和N型杂质区域420层叠。
图27B是图27A所示的图像感测元件10沿着A-A'切割的断面图，图27C是沿着B-B'切割的断面图。关于图像感测元件10，图27B和图27C是在N型杂质区域420中的不同位置切割的断面图。
也就是说，如图27B和图27C所示，N型杂质在N型杂质区域420的截面中均匀地扩散。因此，N型杂质区域420在图27B和图27C所示的两个截面中占据相同的表面积。
参照图28A-28C和图29对图像感测元件10的尺寸与饱和信号电荷量之间的关系进行说明。
图28A-28C是图像感测元件10沿着图27B或图27C中的A-A'或B-B'切割的俯视图。图28A-28C包括4μm×4μm内的1个像素、4个像素和16个像素，并且每个像素具有图1所示的图像感测元件10的构成(图27A-27C)。
由于图28A所示的图像感测元件10包括4μm×4μm内的1个像素，所以1个像素具有4μm×4μm的尺寸。在下文中，尺寸为4μm×4μm的图像感测元件10处于状态“A”。
由于图28B所示的图像感测元件10包括4μm×4μm内的4个像素，所以1个像素具有2μm×2μm的尺寸。在下文中，尺寸为2μm×2μm的图像感测元件10处于状态“B”。由于图28C所示的图像感测元件10包括4μm×4μm内的16个像素，所以1个像素具有1μm×1μm的尺寸。在下文中，尺寸为1μm×1μm的图像感测元件10处于状态“C”。
图29是示出当在处于状态“A”、状态“B”和状态“C”的图像感测元件10中实现相同电位时的饱和变化的图表。在图29所示的图表中，横轴表示最小单位单元尺寸(1个像素的尺寸)，纵轴表示每单位面积的饱和信号电荷量。在图29所示的图表中，状态“A”、状态“B”和状态“C”中的每单位面积的饱和信号电荷量由点示出(在图中标示为圆圈圈出的A、B和C)。
当将状态“A”的图像感测元件10的每单位面积的饱和信号电荷量与状态“B”的图像感测元件10的每单位面积的饱和信号电荷量进行比较时，状态“A”的每单位面积的饱和信号电荷量大于状态“B”的每单位面积的饱和信号电荷量。当将状态“A”的图像感测元件10的每单位面积的饱和信号电荷量与状态“C”的图像感测元件10的每单位面积的饱和信号电荷量进行比较时，状态“C”的每单位面积的饱和信号电荷量大于状态“A”中的每单位面积的饱和信号电荷量。当将状态“B”的图像感测元件10的每单位面积的饱和信号电荷量与状态“C”的图像感测元件10的每单位面积的饱和信号电荷量进行比较时，状态“C”的每单位面积的饱和信号电荷量大于状态“B”的每单位面积的饱和信号电荷量。
从状态“A”到状态“B”的变化是像素尺寸变小，并且PN结容量增加。伴随着这种变化，P型杂质区域的面积增加，并且N型杂质区域的面积相对减小。其效果是可以减小每单位面积的饱和信号电荷量。从状态“B”到状态“C”的变化是像素尺寸变小。伴随着这种变化，N型杂质区域的面积减小，并且PN结容量增加。其效果是可以增加每单位面积的饱和信号电荷量。
根据以上关系，应该理解的是，随着像素尺寸变小，每单位面积的饱和信号电荷量可能倾向于增加。如果像素尺寸不是微小的适当尺寸，则每单位面积的饱和信号电荷量可能不会增加。
具体而言，当像素尺寸为1.0μm以下时，可以增加每单位面积的饱和信号电荷量。如上所述，作为例子，本技术适用的图像感测元件300的PN结容量扩大部310的节距为1.0μm以下。
当本技术适用的图像感测元件300的尺寸为4μm×4μm时，在图30A和图30B中示出该构成。图30A类似于图11B，并且是图11A所示的图像感测元件300沿着A-A'切割的断面图。图30B示出图11A所示的图像感测元件300沿着B-B'切割的断面图。作为参考，在图30A中还示出读出电极31。
图30A所示的图像感测元件300是N型杂质区域320的截面(例如，横向截面)，并且包括在4μm×4μm内的1个像素的N型杂质区域320。尺寸为4μm×4μm的N型杂质区域320处于状态“D”。
图30B所示的图像感测元件300是PN结容量扩大部310的截面(例如，横向截面)，并且包括在4μm×4μm内的1μm×1μm(准确地说，1μm×1μm以下)的16个N+区域302。在4μm×4μm内形成有1μm×1μm的16个N+区域302的状态处于状态“E”。
图像感测元件300在读出电极31侧具有处于状态“D”的N型杂质区域320，并且在远离读出电极31处(在基板深部)具有处于状态“E”的PN结容量扩大部310。具体而言，图像感测元件300具有在1个像素中具有不同状态“D”和“E”的构成。
状态“D”(图30A)与图28A中的状态“A”相同，并且状态“E”(图30B)与图28C中的状态“C”相同。图像感测元件300具有等同于读出电极31近侧的1个像素的构成(例如，在图30A中)，以及等同于其远侧的多个微小像素的构成(例如，在图30B中)。
图31是示出当在处于状态“A”、状态“B”和状态“C”的图像感测元件10中实现相同电位时的饱和变化的图表，其中添加有图像感测元件300的每单位面积的饱和信号电荷量。
图像感测元件300包括图30A中的处于状态“D”的像素，并且用作尺寸为4μm×4μm的1个像素。图31示出处于状态“D”的每单位面积的饱和信号电荷量。
参照图31，图像感测元件300具有与处于状态“A”的图像感测元件10的尺寸类似的尺寸，但是由状态“D”所示的每单位面积的饱和信号电荷量类似于处于状态“C”的图像感测元件10的饱和信号电荷量。因此，根据图像感测元件300，与具有图28A和图28B中的相同尺寸的本技术不适用的图像感测元件相比，饱和信号电荷量可以显著增加(例如，从状态“A”到状态“D”)。
<图像感测元件的其他结构>
对图像感测元件的其他结构进行说明。
图32是示出本技术适用的另一个图像感测元件的构成的图。图32所示的图像感测元件或像素500的基本构成与图9所示的图像感测元件300的基本构成类似，不同之处在于，未设置N+区域22，并且N型杂质区域仅由N-区域501构成。在图像感测元件500中，读出电极31侧的N型杂质浓度较低。此外，在图像感测元件500中，PN结容量扩大部310配置成比N-区域501更深。
以这种方式，当读出电极31侧的N型杂质浓度较低时，电位可以很浅。图33是示出具有图32所示的结构的图像感测元件500的深度与电位之间的关系的图。在图33中，虚线表示图2所示的由实线表示的图像感测元件10的电位状态，实线表示图像感测元件500的电位状态。
当在图像感测元件500中读出电极31侧的N型杂质浓度较低时，如图33所示，电位峰值开始时的深度可以很浅。
另外，由于图像感测元件500具有PN结容量扩大部310，所以饱和信号电荷量可以与图像感测元件300类似地增加。
在远离读出电极31的基板侧配置有PN结容量扩大部310，由此改善了饱和信号电荷量。例如，当足以获得与现有技术中相同的饱和信号电荷量(即，图1所示的图像感测元件10提供的饱和信号电荷量)时，如图32所示的图像感测元件500中那样，使基板的表面侧的电位较浅，由此缓和表面电场并改善白点。
通过使电位变浅，可以改善读出电极31的读出能力，并且可以准确地读出所产生的电荷。此外，通过使电位变浅，可以降低读出电压，由此降低功耗。
图34是示出本技术适用的其他图像感测元件的构成的图。图34所示的图像感测元件600的构成与图9所示的图像感测元件300的构成相同，但是在PN结容量扩大部310(图9)的材料方面是不同的。
图34所示的图像感测元件600的PN结容量扩大部610包括N+区域302和P+等效区域601。P+等效区域601是等同于图9所示的图像感测元件300的PN结容量扩大部310的P+区域303的区域。P+等效区域601填充有杂质以外的用作绝缘膜(例如，氧化膜)的材料。
填充P+等效区域601的材料可以是当图像感测元件或像素600由硅基板构成时可以通过功函数来用空穴填充与硅的界面的任何材料。
P+等效区域601通过在制造图像感测元件600时使用诸如蚀刻等技术形成沟槽并利用用作绝缘膜(例如，氧化膜)的材料填充沟槽来形成。
当使用诸如蚀刻等技术形成P+等效区域601时，形成P+区域24，将P+区域24开槽到N-区域301以形成沟槽，并且沟槽填充有用于形成P+等效区域601的材料。当如此形成P+等效区域601时，如图34所示，在P+区域24中也形成有P+等效区域601。
<共享像素>
在上述实施方案中，示出和描述了一个图像感测元件。例如，图像感测元件或像素300以m×n二维阵列状配置在像素阵列部上。当配置有多个图像感测元件300时，多个像素(例如，2个像素或4个像素)可以共享浮动扩散(FD)(或电荷累积区域)。在本技术适用的图像感测元件中，多像素共享技术是适用的。
图35A和图35B示出各自在横方向上包括配置在像素阵列部上的4个像素的图像感测元件。图35A示出图9(图11A)所示的图像感测元件300各自在横方向上包括4个像素。在图像感测元件300-1～300-4的每一个上，在基板的表面侧配置有读出电极31-1～31-4，并且在基板的深侧配置有PN结容量扩大部310-1～310-4。
图35B示出图34所示的图像感测元件600各自在横方向上包括4个像素。在图像感测元件600-1～600-4的每一个上，在基板的表面侧配置有读出电极31-1～31-4，并且在基板的深侧配置有PN结容量扩大部610-1～610-4。
在图35A和图35B所示的图像感测元件300和图像感测元件600中(在下文中，通过示出图像感测元件300来继续进行说明)，相邻图像感测元件300的读出电极31被配置为相邻。
例如，图像感测元件300-1的读出电极31-1和相邻的图像感测元件300-2的读出电极31-2被配置为相邻。类似地，图像感测元件300-3的读出电极31-3和相邻的图像感测元件300-4的读出电极31-4被配置为相邻。
相邻配置的图像感测元件300-1和图像感测元件300-2共享一个浮动扩散(FD)701-1。类似地，相邻配置的图像感测元件300-3和图像感测元件300-4共享一个浮动扩散(FD)701-2。
浮动扩散701-1配置在读出电极31-1和读出电极31-2之间。浮动扩散701-1跨越P型杂质区域330-1和P型杂质区域330-2配置。在图35A中，在P型杂质区域330-1和P型杂质区域330-2之间存在线以明确边界。为了说明而添加该线，但在P型杂质区域330-1和P型杂质区域330-2之间不存在这样的线。
类似地，浮动扩散701-2配置在读出电极31-3和读出电极31-4之间。浮动扩散701-2跨越P型杂质区域330-3和P型杂质区域330-4配置。鉴于图35A和图35B，可以认为第一像素(例如，图像感测元件300-1)和第二像素(例如，图像感测元件300-2)彼此相邻，并且浮动扩散(或电荷累积区域)701-1在第一电极(例如，读出电极31-1)和第二电极(例如，读出电极31-2)之间。
图36是图35A所示的图像感测元件300的俯视图以及PN结容量扩大部310的一部分的断面图。为了说明，还示出读出电极31。图36示出包括2×2＝4个像素的图像感测元件300。
图像感测元件300-1(PN结容量扩大部310-1)和图像感测元件300-2(PN结容量扩大部310-2)在横方向上相邻，并且2个像素共享一个浮动扩散(FD)(或电荷累积区域)701-1。浮动扩散701-1配置在图像感测元件300-1的读出电极31-1和图像感测元件300-2的读出电极31-2之间。
类似地，图像感测元件300-11(PN结容量扩大部310-11)和图像感测元件300-12(PN结容量扩大部310-12)在横方向上相邻，并且2个像素共享一个浮动扩散701-11。浮动扩散701-11配置在图像感测元件300-11的读出电极31-11和图像感测元件300-12的读出电极31-12之间。
以这种方式，相邻的2个像素可以共享一个浮动扩散701。
4个像素可以共享一个浮动扩散701。图37示出其中4个像素共享一个浮动扩散701的图像感测元件300。
图37示出包括与图36相同的2×2的4个像素的图像感测元件300。4个像素共享一个浮动扩散701。如图37所示，浮动扩散701配置在4个像素的中央。
图像感测元件300-1(PN结容量扩大部310-1)的读出电极31-1、图像感测元件300-2(PN结容量扩大部310-2)的读出电极31-2、图像感测元件300-11(PN结容量扩大部310-11)的读出电极31-11和图像感测元件300-12(PN结容量扩大部310-12)的读出电极31-12配置成包围浮动扩散701。
以这种方式，相邻的4个像素可以共享一个浮动扩散701。换句话说，第一像素(例如，图像感测元件310-1)、第二像素(例如，图像感测元件310-2)、第三像素(例如，图像感测元件310-11)和第四像素(例如，图像感测元件310-12)处于2×2矩阵中，并且电荷累积区域701位于2×2矩阵的中央部分。此外，电荷累积区域701由第一电极(例如，读出电极31-1)、第二电极(例如，读出电极31-2)、第三电极(例如，读出电极31-11)和第四电极(例如，读出电极31-12)包围。
根据本技术，如上所述，读出电极31在位置方面具有高度的自由度。如上所述，当2个像素或4个像素共享一个浮动扩散701时，读出电极31可以配置在适宜的位置。
根据本技术，如上所述，可以改善图像感测元件中的饱和信号电荷量。此外，即使当其被构造为使得饱和信号电荷量得到改善时，与现有技术的装置相比，图像感测元件的尺寸也不会增加。
<图像感测元件的使用例>
图38是示出上述图像感测元件的使用例的图。
例如，上述图像感测元件或装置可以用于如下所示的对诸如可见光、红外线、紫外线和X射线等光进行感测的各种情况：
根据至少一个实施方案的成像装置可以用于摄影，并且可以包括数码相机和/或具有相机的便携式装置。根据至少一个实施方案的成像装置可以用于交通，并且可以包括用于出于自动停车的安全驱动或识别驾驶员的状况的目的而对车辆的前方、后方、周围和内部进行成像的车载传感器。根据至少一个实施方案的成像装置可以用作用于监视行驶车辆和道路的监视相机以及用于测量车辆间距离的距离探测传感器。根据至少一个实施方案的成像装置可以用在包括TV、冰箱和空调的家用电器中，用于通过所成像的使用者的姿态进行电器操作的目的。根据至少一个实施方案的成像装置可以用在包括内窥镜和通过接收红外线进行血管造影的保健或医疗装置中。根据至少一个实施方案的成像装置可以用在包括安全监视相机和个人认证相机的安全装置中。根据至少一个实施方案的成像装置可以用在包括皮肤诊断装置和头皮显微镜的美容装置中。根据至少一个实施方案的成像装置可以用在包括用于运动的动作相机和可穿戴式相机的运动装置中。根据至少一个实施方案的成像装置可以用在包括用于监视田地和农作物状况的相机的农业装置中。
图39是示出作为本技术适用的电子设备的例子的图像感测装置(相机设备)1000的构成例的框图。
如图39所示，图像感测装置或成像装置1000包括具有透镜组1001的光学系统、成像元件中的图像感测元件1002、相机信号处理部DSP1003、帧存储器1004、显示单元1005、记录单元1006、操作单元1007和电源1008。DSP 1003、帧存储器1004、显示单元1005、记录单元1006、操作单元1007和电源1008经由总线1009相互连接。
透镜组1001接收来自被摄体的入射光(成像光)，并且在图像感测元件1002的成像面上成像。图像感测元件1002将通过透镜组1001在成像面上成像的入射光的量转换为每个像素的电气信号，以输出像素信号。
显示单元1005由诸如液晶显示器和有机电致发光(EL)显示器等面板型显示器构成，并且显示由图像感测元件1002成像的视频或静止图像。记录单元1006将由图像感测元件1002成像的视频或静止图像记录到诸如存储卡、录像带和数字多功能盘(DVD)等记录介质中。
操作单元1007在使用者的操作下发出针对图像感测装置1000的各种功能的操作指令。电源1008适宜地将用于DSP 1003、帧存储器1004、显示单元1005、记录单元1006和操作单元1007的操作的各种电力供给到待供给对象。
图像感测装置1000适用于摄像机、数码相机以及诸如智能电话和便携式电话等移动装置的相机模块。在图像感测装置1000中，根据上述实施方案的图像感测元件可以用作图像感测元件1002。以这种方式，可以改善图像感测装置1000的图像质量。
在本说明书中，系统表示由多个装置构成的整个装置。
应该注意的是，这里记载的效果仅是说明性的，而不是限制性的，并且可以提供其他效果。
本技术的实施方案不限于上述实施方案，并且可以在不脱离本技术的范围的情况下作出变化和修改。
本技术可以具有以下构成。
(1)一种图像感测元件，包括：
第一P型杂质区域；
第一N型杂质区域；和
包括第二P型杂质区域、第二N型杂质区域和PN结面的容量扩大部，第二P型杂质区域和第二N型杂质区域形成所述PN结面，
第一P型杂质区域、第一N型杂质区域和所述容量扩大部从半导体基板的上表面沿着深度方向配置。
(2)根据上述(1)所述的图像感测元件，还包括：
读出电极，所述读出电极在与比第一P型杂质区域的一个表面更靠近第二N型杂质区域的另一个表面相对的该一个表面上并读出累积的电荷，其中
所述容量扩大部和所述读出电极之间的距离大于所述容量扩大部和第一N型杂质区域之间的距离。
(3)根据上述(1)或(2)所述的图像感测元件，其中，
所述容量扩大部包括第二P型杂质区域和第二N型杂质区域，第二P型杂质区域和第二N型杂质区域交替配置。
(4)根据上述(1)～(3)中任一项所述的图像感测元件，其中，
所述半导体基板由硅制成，和
第二P型杂质区域由通过功函数差来用空穴填充与硅的界面的材料形成。
(5)根据上述(1)～(4)中任一项所述的图像感测元件，其中，
第一P型杂质区域和第二P型杂质区域是设置在不同方向上的层。
(6)根据上述(1)～(5)中任一项所述的图像感测元件，其中，
第一N型杂质区域和第二N型杂质区域是设置在不同方向上的层。
(7)根据上述(1)～(6)中任一项所述的图像感测元件，其中，
第一N型杂质区域由高浓度的N+区域和低浓度的N-区域构成。
(8)根据上述(1)～(7)中任一项所述的图像感测元件，其中，
第一N型杂质区域是低浓度的N-区域。
(9)根据上述(2)所述的图像感测元件，其中，
从所述容量扩大部到所述读出电极提供电位梯度以读出电荷。
(10)根据上述(1)～(9)中任一项所述的图像感测元件，其中，
在从预定方向观看的截面中，所述容量扩大部内的第二N型杂质区域形成为四方形状。
(11)根据上述(1)～(9)中任一项所述的图像感测元件，其中，
在从预定方向观察的截面中，所述容量扩大部内的第二P型杂质区域形成为具有预定宽度的曲线形状。
(12)根据上述(1)～(9)中任一项所述的图像感测元件，其中，
在从预定方向观看的截面中，所述容量扩大部内的第二P型杂质区域形成为具有预定宽度的圆形形状。
(13)根据上述(1)～(12)中任一项所述的图像感测元件，其中，
所述容量扩大部包括第二P型杂质区域和第二N型杂质区域，第二P型杂质区域和第二N型杂质区域交替配置，第二P型杂质区域和第二N型杂质区域的重复距离为1μm以下。
(14)根据上述(1)～(13)中任一项所述的图像感测元件，其中，
多个图像感测元件共享浮动扩散，并且
所述读出电极设置在所述浮动扩散附近。
(15)一种成像元件，包括：
设置在基板中的第一像素，第一像素包括：
设置在所述基板中的第一材料，和
设置在所述基板中的第二材料，
其中第一材料的第一区域、第一材料的第二区域和第二材料的第三区域形成至少一个结，
其中所述基板的第一横向截面与所述至少一个结相交，和
其中所述基板的第二横向截面与第一材料的至少一个第四区域相交。
(16)根据(15)所述的成像元件，其中第一材料的至少一个第四区域在第二横向截面中与第一材料的第一区域和第一材料的第二区域在第一横向截面中相比占据更大的表面积。
(17)根据(15)所述的成像元件，还包括：
在所述基板上的用于读出电荷的电极。
(18)根据(15)所述的成像元件，其中第一材料是n型材料，并且第二材料是p型材料。
(19)根据(15)所述的成像元件，其中第一材料是n型材料，并且第二材料是绝缘材料。
(20)根据(15)所述的成像元件，其中第一横向截面比第二横向截面更靠近第一像素的光入射侧。
(21)根据(15)所述的成像元件，其中第一材料和第二材料在第一横向截面中形成格子结构。
(22)根据(21)所述的成像元件，其中第一材料和第二材料呈方格图案。
(23)根据(21)所述的成像元件，其中第一材料在第二材料中形成n列和m行的栅格。
(24)根据(21)所述的成像元件，其中第二材料在第一材料中形成n列和m行的栅格。
(25)根据(15)所述的成像元件，其中第一材料和第二材料在第一横向截面中具有直线形状。
(26)根据(15)所述的成像元件，还包括：
设置在所述基板中的电荷累积区域。
(27)根据(26)所述的成像元件，其中第一材料的至少一个第四区域在第二横向截面中与第一材料的第一区域和第一材料的第二区域在第一横向截面中相比占据更大的表面积。
(28)根据(26)所述的成像元件，还包括：
第二像素，
其中第一像素和第二像素共享所述电荷累积区域。
(29)根据(28)所述的成像元件，还包括：
在第一像素的基板上的第一电极；和
在第二像素的基板上的第二电极，其中第一电极和第二电极从所述电荷累积区域读出电荷。
(30)根据(29)所述的成像元件，其中第一像素和第二像素彼此相邻，并且所述电荷累积区域在第一电极和第二电极之间。
(31)根据(26)所述的成像元件，还包括：
第二像素、第三像素和第四像素，
其中第一像素、第二像素、第三像素和第四像素共享所述电荷累积区域。
(32)根据(31)所述的成像元件，还包括：
在第一像素的基板上的第一电极；
在第二像素的基板上的第二电极；
在第三像素的基板上的第三电极；和
在第四像素的基板上的第四电极，其中第一电极、第二电极、第三电极和第四电极从所述电荷累积区域读出电荷。
(33)根据(32)所述的成像元件，其中第一像素、第二像素、第三像素和第四像素处于2×2矩阵中，并且所述电荷累积区域位于所述2×2矩阵的中央部分处。
(34)根据(33)所述的成像元件，其中所述电荷累积区域被第一电极、第二电极、第三电极和第四电极包围。
[附图标记列表]
10 图像感测元件
21 P+区域
22 N+区域
23 N-区域
24 P+区域
25 P+区域，基板
300 图像感测元件或成像元件
301 N-区域
302 N+区域
303 P+区域
310 PN结容量扩大部
320,420 N型杂质区域
330,410 P型杂质区域
500 图像感测元件或成像元件
501 N-区域
600 图像感测元件或成像元件
601 P+等效区域
610 PN结容量扩大部
701 浮动扩散或电荷累积区域
1000 图像感测装置或成像装置
1001 透镜组
1002 图像感测元件或成像元件
1003 DSP
1004 帧存储器
1005 显示单元
1006 记录单元
1007 操作单元
1008 电源
1009 总线

Claims (20)

1.一种成像元件，包括：
设置在基板中的第一像素，第一像素包括：
设置在所述基板中的第一材料，和
设置在所述基板中的第二材料，
其中第一材料的第一区域、第一材料的第二区域和第二材料的第三区域形成至少一个结，
其中所述基板的第一横向截面与所述至少一个结相交，和
其中所述基板的第二横向截面与第一材料的至少一个第四区域相交。
2.根据权利要求1所述的成像元件，其中第一材料的至少一个第四区域在第二横向截面中与第一材料的第一区域和第一材料的第二区域在第一横向截面中相比占据更大的表面积。
3.根据权利要求1所述的成像元件，还包括：
在所述基板上的用于读出电荷的电极。
4.根据权利要求1所述的成像元件，其中第一材料是n型材料，并且第二材料是p型材料。
5.根据权利要求1所述的成像元件，其中第一材料是n型材料，并且第二材料是绝缘材料。
6.根据权利要求1所述的成像元件，其中第一横向截面比第二横向截面更靠近第一像素的光入射侧。
7.根据权利要求1所述的成像元件，其中第一材料和第二材料在第一横向截面中形成格子结构。
8.根据权利要求7所述的成像元件，其中第一材料和第二材料呈方格图案。
9.根据权利要求7所述的成像元件，其中第一材料在第二材料中形成n列和m行的栅格。
10.根据权利要求7所述的成像元件，其中第二材料在第一材料中形成n列和m行的栅格。
11.根据权利要求1所述的成像元件，其中第一材料和第二材料在第一横向截面中具有直线形状。
12.根据权利要求1所述的成像元件，还包括：
设置在所述基板中的电荷累积区域。
13.根据权利要求12所述的成像元件，其中第一材料的至少一个第四区域在第二横向截面中与第一材料的第一区域和第一材料的第二区域在第一横向截面中相比占据更大的表面积。
14.根据权利要求12所述的成像元件，还包括：
第二像素，
其中第一像素和第二像素共享所述电荷累积区域。
15.根据权利要求14所述的成像元件，还包括：
在第一像素的基板上的第一电极；和
在第二像素的基板上的第二电极，其中第一电极和第二电极从所述电荷累积区域读出电荷。
16.根据权利要求15所述的成像元件，其中第一像素和第二像素彼此相邻，并且所述电荷累积区域在第一电极和第二电极之间。
17.根据权利要求12所述的成像元件，还包括：
第二像素、第三像素和第四像素，
其中第一像素、第二像素、第三像素和第四像素共享所述电荷累积区域。
18.根据权利要求17所述的成像元件，还包括：
在第一像素的基板上的第一电极；
在第二像素的基板上的第二电极；
在第三像素的基板上的第三电极；和
在第四像素的基板上的第四电极，其中第一电极、第二电极、第三电极和第四电极从所述电荷累积区域读出电荷。
19.根据权利要求18所述的成像元件，其中第一像素、第二像素、第三像素和第四像素处于2×2矩阵中，并且所述电荷累积区域位于所述2×2矩阵的中央部分处。
20.根据权利要求19所述的成像元件，其中所述电荷累积区域被第一电极、第二电极、第三电极和第四电极包围。
CN201680061882.XA 2015-11-05 2016-10-21 图像感测元件 Active CN108292664B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-217858 2015-11-05
JP2015217858A JP6706481B2 (ja) 2015-11-05 2015-11-05 撮像素子
PCT/JP2016/081239 WO2017077880A1 (en) 2015-11-05 2016-10-21 Image sensing device

Publications (2)

Publication Number Publication Date
CN108292664A true CN108292664A (zh) 2018-07-17
CN108292664B CN108292664B (zh) 2023-01-17

Family

ID=57227036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680061882.XA Active CN108292664B (zh) 2015-11-05 2016-10-21 图像感测元件

Country Status (6)

Country Link
US (1) US10680030B2 (zh)
JP (1) JP6706481B2 (zh)
KR (1) KR102606387B1 (zh)
CN (1) CN108292664B (zh)
TW (1) TWI721031B (zh)
WO (1) WO2017077880A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6946379B2 (ja) * 2016-12-28 2021-10-06 キヤノン株式会社 固体撮像装置及び撮像システム
JP7121468B2 (ja) * 2017-02-24 2022-08-18 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP6949563B2 (ja) * 2017-06-02 2021-10-13 キヤノン株式会社 固体撮像装置、撮像システム及び移動体
CN109256402B (zh) * 2017-07-13 2021-06-22 恒景科技股份有限公司 互补金属氧化物半导体图像感测器及光二极管与形成方法
JP2020021775A (ja) * 2018-07-30 2020-02-06 キヤノン株式会社 固体撮像装置及び撮像システム
JP7299680B2 (ja) * 2018-08-23 2023-06-28 キヤノン株式会社 撮像装置及び撮像システム
JP2020053450A (ja) * 2018-09-25 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
US20210399029A1 (en) * 2018-11-06 2021-12-23 Sony Semiconductor Solutions Corporation Imaging element and electronic equipment
US11670650B2 (en) * 2019-09-27 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332925A (ja) * 2004-05-19 2005-12-02 Sony Corp 固体撮像素子
JP2008047896A (ja) * 2006-08-18 2008-02-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
CN102610622A (zh) * 2008-11-07 2012-07-25 索尼株式会社 固态成像装置、固态成像装置的制造方法和电子设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544567B2 (ja) * 1994-08-23 2004-07-21 シャープ株式会社 回路内蔵受光素子
JP2000031451A (ja) * 1998-07-13 2000-01-28 Toshiba Corp 固体撮像装置およびその製造方法
JP4419238B2 (ja) * 1999-12-27 2010-02-24 ソニー株式会社 固体撮像素子及びその製造方法
JP2001291858A (ja) * 2000-04-04 2001-10-19 Sony Corp 固体撮像素子及びその製造方法
JP2005093866A (ja) * 2003-09-19 2005-04-07 Fuji Film Microdevices Co Ltd 固体撮像素子の製造方法
FI20055057A (fi) * 2004-05-11 2005-11-12 Artto Aurola Puolijohdelaite
KR100822310B1 (ko) * 2006-09-15 2008-04-16 (사)한국전자산업진흥회 씨모스 이미지 센서
JP2008205091A (ja) * 2007-02-19 2008-09-04 Fujifilm Corp 電子デバイス及びその製造方法並びに電子デバイス用シリコン基板
JP2009038309A (ja) * 2007-08-03 2009-02-19 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP5374941B2 (ja) * 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
JP4798205B2 (ja) * 2008-10-23 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び撮像装置
JP2010118538A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 固体撮像装置
WO2011004708A1 (ja) * 2009-07-10 2011-01-13 株式会社島津製作所 固体撮像素子
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP2011253963A (ja) * 2010-06-02 2011-12-15 Sony Corp 固体撮像素子の製造方法、固体撮像素子、撮像装置
KR101867488B1 (ko) * 2012-01-10 2018-06-14 삼성전자주식회사 이미지 센서
JP5967192B2 (ja) * 2012-04-02 2016-08-10 ソニー株式会社 固体撮像装置及び電子機器
JP5962155B2 (ja) * 2012-04-04 2016-08-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP2014165286A (ja) * 2013-02-23 2014-09-08 Nikon Corp フォトダイオード、固体撮像素子及び撮像装置
US11322533B2 (en) * 2013-03-14 2022-05-03 Sony Semiconductor Solutions Corporation Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency
JP5932720B2 (ja) * 2013-06-13 2016-06-08 キヤノン株式会社 光電変換装置、および、光電変換装置の製造方法。
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
US9245974B2 (en) * 2014-02-24 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Performance boost by silicon epitaxy
JP2016005068A (ja) * 2014-06-16 2016-01-12 ソニー株式会社 固体撮像装置および電子機器
JP6396775B2 (ja) * 2014-12-03 2018-09-26 ルネサスエレクトロニクス株式会社 撮像装置
US9595555B2 (en) * 2015-05-04 2017-03-14 Semiconductor Components Industries, Llc Pixel isolation regions formed with conductive layers
JP7361452B2 (ja) * 2018-02-19 2023-10-16 キヤノン株式会社 撮像装置およびカメラ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332925A (ja) * 2004-05-19 2005-12-02 Sony Corp 固体撮像素子
JP2008047896A (ja) * 2006-08-18 2008-02-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
CN102610622A (zh) * 2008-11-07 2012-07-25 索尼株式会社 固态成像装置、固态成像装置的制造方法和电子设备

Also Published As

Publication number Publication date
US20190057999A1 (en) 2019-02-21
CN108292664B (zh) 2023-01-17
JP2017092149A (ja) 2017-05-25
KR20180080194A (ko) 2018-07-11
TW201729407A (zh) 2017-08-16
US10680030B2 (en) 2020-06-09
JP6706481B2 (ja) 2020-06-10
TWI721031B (zh) 2021-03-11
WO2017077880A1 (en) 2017-05-11
KR102606387B1 (ko) 2023-11-27

Similar Documents

Publication Publication Date Title
CN108292664A (zh) 图像感测元件
CN104425535B (zh) 固态成像装置、固态成像装置的制造方法和电子设备
US10741605B2 (en) Solid-state image sensor, imaging device, and electronic equipment
JP6879919B2 (ja) 固体撮像素子、電子機器、及び、固体撮像素子の製造方法
WO2016199594A1 (ja) 固体撮像装置及び電子機器
JP6984687B2 (ja) 固体撮像素子、および電子装置
JPWO2017014025A1 (ja) 撮像素子、製造方法、半導体装置、および電子機器
CN108475691A (zh) 固态成像装置和电子设备
US10665629B2 (en) Imaging device for reducing luminace unevenness
JP2016162917A (ja) 固体撮像素子および電子機器
US20220336504A1 (en) Semiconductor device and method for manufacturing the same, and electronic apparatus
US20200185433A1 (en) Semiconductor device, solid-state image pickup element, imaging device, and electronic apparatus
WO2022019116A1 (ja) 受光素子および電子機器
US20210273011A1 (en) Imaging device
WO2017090455A1 (ja) 半導体装置、製造方法
CN109360836A (zh) 改善自对准像素单元满阱容量的cmos图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant