CN107801294A - 布线电路基板及其制造方法 - Google Patents

布线电路基板及其制造方法 Download PDF

Info

Publication number
CN107801294A
CN107801294A CN201710795624.0A CN201710795624A CN107801294A CN 107801294 A CN107801294 A CN 107801294A CN 201710795624 A CN201710795624 A CN 201710795624A CN 107801294 A CN107801294 A CN 107801294A
Authority
CN
China
Prior art keywords
wiring pattern
insulating barrier
ground plane
supporting substrates
opening portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710795624.0A
Other languages
English (en)
Other versions
CN107801294B (zh
Inventor
山内大辅
田边浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN107801294A publication Critical patent/CN107801294A/zh
Application granted granted Critical
Publication of CN107801294B publication Critical patent/CN107801294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供布线电路基板及其制造方法。在悬挂基板中，在支承基板上形成第1绝缘层。在第1绝缘层上形成接地层和电源用布线图案。接地层具有比支承基板的电导率高的电导率。以覆盖接地层和电源用布线图案的方式在第1绝缘层上形成第2绝缘层。以与接地层重叠的方式在第2绝缘层上形成写入用布线图案。在支承基板、第1绝缘层以及第2绝缘层的层叠方向上，接地层与写入用布线图案之间的间隔大于电源用布线图案与写入用布线图案之间的间隔。

Description

布线电路基板及其制造方法
技术领域
本发明涉及布线电路基板及其制造方法。
背景技术
以往以来，布线电路基板应用于各种电设备或电子设备。在日本特开2010-3893号公报中，作为布线电路基板，记载有一种应用于硬盘驱动装置的致动器的悬挂基板。
在日本特开2010-3893号公报的布线电路基板中，在悬挂主体部上形成第1绝缘层。在第1绝缘层上空开间隔地平行地形成第1布线图案和第2布线图案。在第1绝缘层上的第1布线图案和第2布线图案的两侧的区域形成第2绝缘层。在第2绝缘层上的第2布线图案侧的区域形成第3布线图案，在第2绝缘层上的第1布线图案侧的区域形成第4布线图案。
通过将第1布线图案和第3布线图案在规定部位相互连接，从而构成第1写入用布线图案。通过将第2布线图案和第4布线图案在规定部位相互连接，从而构成第2写入用布线图案。第1写入用布线图案和第2写入用布线图案构成一对信号线路对。
在日本特开2010-3893号公报的布线电路基板中，第1布线图案和第2布线图案形成于比第3布线图案和第4布线图案低的位置。因而，与第1布线图案～第4布线图案形成于同一平面上的情况相比，第1布线图案～第4布线图案之间的距离变长。因此，第1布线图案～第4布线图案之间的邻近效应下降。由此，能够降低在第1布线图案～第4布线图案中传输的电信号的损失。
发明内容
发明要解决的问题
然而，近年，应用于电设备或电子设备的电信号逐渐高频化。因此，对于布线电路基板而言，要求在较高频带中能够进一步降低电信号的传输损失。
本发明提供能够在较高的频带中降低电信号的损失的布线电路基板及其制造方法。
用于解决问题的方案
(1)本发明的一方面的布线电路基板包括：支承基板，其由导电性材料形成；第1绝缘层，其形成于支承基板上；接地层，其以与支承基板电连接的方式形成于第1绝缘层上，具有比支承基板的电导率高的电导率；下部布线图案，其形成于第1绝缘层上；第2绝缘层，其以覆盖接地层和下部布线图案的方式形成于第1绝缘层上；以及上部布线图案，其以与接地层重叠的方式形成于第2绝缘层上，在支承基板、第1绝缘层以及第2绝缘层的层叠方向上，接地层与上部布线图案之间的间隔大于下部布线图案与上部布线图案之间的间隔。
在该布线电路基板中，在支承基板上形成第1绝缘层。在第1绝缘层上形成接地层和下部布线图案。另外，以覆盖接地层和下部布线图案的方式在第1绝缘层上形成第2绝缘层。而且，以与接地层重叠的方式在第2绝缘层上形成上部布线图案。该情况下，能够使电信号分别向下部布线图案和上部布线图案传输。
在具有高频带的电信号在上部布线图案中传输的情况下，自上部布线图案产生电磁波。在该电磁波入射到支承基板或接地层时，在支承基板或接地层产生涡流，上部布线图案与支承基板或接地层电磁耦合。在上部布线图案中传输的电信号产生与在支承基板或接地层产生的涡流的大小相对应的损失。对于电信号的损失而言，涡流越大则电信号的损失越大，涡流越小则电信号的损失越小。
对于通过对一导体施加电磁波从而在该导体产生的涡流而言，该导体的电导率越低则涡流越大，该导体的电导率越高则涡流越小。接地层与支承基板相比具有较高的电导率。因而，由电磁波在接地层产生的涡流小于由电磁波在支承基板产生的涡流。
根据上述的结构，由于接地层位于上部布线图案的至少一部分与支承基板之间，因此，自上部布线图案朝向支承基板放射的电磁波的至少一部分入射到接地层，而未到达支承基板。另外，对于在接地层产生的涡流而言，接地层与上部布线图案之间的间隔越大则涡流越小。
另外，层叠方向上的接地层与上部布线图案之间的间隔大于层叠方向上的下部布线图案与上部布线图案之间的间隔。因而，同层叠方向上的接地层与上部布线图案之间的间隔在层叠方向上的下部布线图案与上部布线图案之间的间隔以下的情况相比，能够减小在接地层产生的涡流。其结果，能够在较高的频带中降低在上部布线图案中传输的电信号的损失。
(2)可以是，第1绝缘层包含具有第1厚度的第1部分和具有比第1厚度大的第2厚度的第2部分，接地层形成于第1绝缘层的第1部分上，下部布线图案形成于第1绝缘层的第2部分上。该情况下，能够容易地使层叠方向上的接地层与上部布线图案之间的间隔大于层叠方向上的下部布线图案与上部布线图案之间的间隔。
(3)可以是，在支承基板形成第1开口部，在接地层形成与支承基板的第1开口部重叠的第2开口部，上部布线图案的至少一部分与接地层的第2开口部重叠。
上部布线图案的特性阻抗的值根据上部布线图案与支承基板以及接地层重叠的部分的面积来确定。根据上述的结构，在支承基板形成第1开口部，在接地层形成第2开口部。因而，通过调整第1开口部和第2开口部的大小和数量，能够容易地调整上部布线图案的特性阻抗的值。
(4)可以是，以接地层的一部分位于上部布线图案与支承基板之间的方式设定接地层的第2开口部的尺寸。在该情况下，能够在支承基板设置第1开口部，在接地层设置第2开口部，并且，能够抑制自上部布线图案朝向支承基板放射的电磁波到达支承基板。由此，能够将上部布线图案的特性阻抗的值调整为期望的值，并且，能够在较高的频带中降低在上部布线图案中传输的电信号的损失。
(5)本发明的另一方面的布线电路基板包括：支承基板，其由导电性材料形成；第1绝缘层，其形成于支承基板上；接地层，其以与支承基板电连接的方式形成于第1绝缘层上，并具有比支承基板的电导率高的电导率；第2绝缘层，其以覆盖接地层的方式形成于第1绝缘层上；以及上部布线图案，其以与接地层重叠的方式形成于第2绝缘层上，在支承基板形成第1开口部，在接地层形成与支承基板的第1开口部重叠的第2开口部，上部布线图案的至少一部分与接地层的第2开口部重叠，以接地层的一部分位于上部布线图案与支承基板之间的方式设定接地层的第2开口部的尺寸。
在该布线电路基板中，在支承基板上形成第1绝缘层。在第1绝缘层上形成接地层。另外，以覆盖接地层的方式在第1绝缘层上形成第2绝缘层。而且，以与接地层重叠的方式在第2绝缘层上形成上部布线图案。该情况下，能够使电信号向上部布线图案传输。
在具有高频带的电信号在上部布线图案中传输的情况下，自上部布线图案产生电磁波。在该电磁波入射到支承基板或接地层时，在支承基板或接地层产生涡流，上部布线图案与支承基板或接地层电磁耦合。在上部布线图案中传输的电信号产生与在支承基板或接地层产生的涡流的大小相对应的损失。对于电信号的损失而言，涡流越大则损失越大，涡流越小则损失越小。
对于通过对一导体施加电磁波而在该导体产生的涡流而言，该导体的电导率越低则涡流越大，该导体的电导率越高则涡流越小。接地层与支承基板相比具有较高的电导率。因而，由电磁波在接地层产生的涡流小于由电磁波在支承基板产生的涡流。
根据上述的结构，由于接地层位于上部布线图案的至少一部分与支承基板之间，因此，自上部布线图案朝向支承基板放射的电磁波的至少一部分入射到接地层，而未到达支承基板。由此，能够在较高的频带中降低在上部布线图案中传输的电信号的损失。
另外，上部布线图案的特性阻抗的值根据上部布线图案与支承基板以及接地层重叠的部分的面积来确定。根据上述的结构，在支承基板形成第1开口部，在接地层形成第2开口部。因而，通过调整第1开口部和第2开口部的大小和数量，能够容易地调整上部布线图案的特性阻抗的值。
而且，以接地层的一部分位于上部布线图案与支承基板之间的方式设定接地层的第2开口部的尺寸。因此，能够在支承基板设置第1开口部，在接地层设置第2开口部，并且，能够抑制自上部布线图案朝向支承基板放射的电磁波到达支承基板。由此，能够将上部布线图案的特性阻抗的值调整到期望的值，并且，能够在较高的频带中降低在上部布线图案中传输的电信号的损失。
(6)可以是，上部布线图案沿第1方向延伸，以沿第1方向排列的方式在接地层间歇地形成多个第2开口部。该情况下，多个第1开口部与多个第2开口部一起沿第1方向间歇地排列。由此，能够提高上部布线图案的特性阻抗的均匀性。
(7)可以是，布线电路基板还包括贯通第1绝缘层以及第2绝缘层的第1导通孔以及第2导通孔，支承基板包含与接地层电连接的支承部和与支承部电绝缘的布线部，上部布线图案包含构成信号线路对的第1信号线路和第2信号线路，第1信号线路包含第1分支线路和第2分支线路，第2信号线路包含相互电连接的第3分支线路和第4分支线路，第1信号线路的第1分支线路和第2分支线路与第2信号线路的第3分支线路和第4分支线路以交替排列的方式配置，第1导通孔将第1信号线路的第1分支线路和支承基板的布线部电连接，第2导通孔将第1信号线路的第2分支线路和支承基板的布线部电连接。
该情况下，第1信号线路的第1分支线路的一部分和第1分支线路的剩余的部分通过第1导通孔、布线部以及第2导通孔电连接。由此，能够以第1分支线路的一部分和第1分支线路的剩余的部分相互分开的方式在第2绝缘层上形成第1分支线路，并且，能够以在第1分支线路的一部分与第1分支线路的剩余的部分之间通过的方式在第2绝缘层上形成第3分支线路和第4分支线路。因而，能够在第2绝缘层上以交替排列的方式配置第1分支线路和第2分支线路以及第3分支线路和第4分支线路。
由于第1分支线路和第2分支线路与第3分支线路和第4分支线路交替排列，因此，第1分支线路的一侧面和另一侧面以及第2分支线路的一侧面和另一侧面中的三个侧面与第3分支线路的一侧面和另一侧面以及第4分支线路的一侧面和另一侧面中的三个侧面彼此相对。由此，第1信号线路与第2信号线路之间的面对面积变大，上部布线图案的电容变大。其结果，能够降低第1信号线路和第2信号线路的特性阻抗。
(8)可以是，布线电路基板还包括：中继图案，其形成于第1绝缘层上；以及第1导通孔和第2导通孔，其贯通第2绝缘层，上部布线图案包含构成信号线路对的第1信号线路和第2信号线路，第1信号线路包含第1分支线路和第2分支线路，第2信号线路包含相互电连接的第3分支线路和第4分支线路，第1信号线路的第1分支线路和第2分支线路与第2信号线路的第3分支线路和第4分支线路以交替排列的方式配置，第1导通孔将第1信号线路的第1分支线路和中继图案电连接，第2导通孔将第1信号线路的第2分支线路和中继图案电连接。
根据上述的结构，第1信号线路的第1分支线路的一部分与第1分支线路的剩余的部分通过第1导通孔、中继图案以及第2导通孔电连接。由此，能够以第1分支线路的一部分和第1分支线路的剩余的部分相互分开的方式在第2绝缘层上形成第1分支线路，并且，能够以在第1分支线路的一部分与第1分支线路的剩余的部分之间通过的方式在第2绝缘层上形成第3分支线路或第4分支线路。因而，能够在第2绝缘层上以交替排列的方式配置第1分支线路和第2分支线路以及第3分支线路和第4分支线路。
由于第1分支线路和第2分支线路与第3分支线路和第4分支线路交替排列，因此，第1分支线路的一侧面和另一侧面以及第2分支线路的一侧面和另一侧面中的三个侧面与第3分支线路的一侧面和另一侧面以及第4分支线路的一侧面和另一侧面中的三个侧面彼此相对。由此，第1信号线路与第2信号线路之间的面对面积变大，上部布线图案的电容变大。其结果，能够降低第1信号线路和第2信号线路的特性阻抗。
(9)可以是，布线电路基板还包括第3导通孔，该第3导通孔贯通第1绝缘层并将接地层和支承基板电连接。该情况下，能够经由第3导通孔容易地将接地层与支承基板电连接。
(10)可以是，支承基板含有不锈钢，接地层含有铜。在该情况下，能够利用不锈钢确保支承基板的支承上部布线图案所必需的充分的刚性。另外，在不锈钢的表面形成钝化覆膜。由此，能够抑制因腐蚀而导致的支承基板的劣化。铜与不锈钢相比具有较高的电导率。由此，能够减小由电磁波在接地层产生的涡流。
(11)可以是，布线电路基板还包括第3绝缘层，该第3绝缘层以覆盖上部布线图案的方式形成于第2绝缘层上。在该情况下，上部布线图案被第3绝缘层保护。
(12)本发明的又一方面的布线电路基板的制造方法包含以下步骤：准备层叠于由导电性材料形成的支承基板上的第1绝缘层；以与支承基板电连接的方式在第1绝缘层上形成具有比支承基板的电导率高的电导率的接地层，在第1绝缘层上形成下部布线图案；以覆盖接地层和下部布线图案的方式在第1绝缘层上形成第2绝缘层；以及以与接地层重叠的方式在第2绝缘层上形成上部布线图案，形成接地层和下部布线图案的步骤包含：在支承基板、第1绝缘层以及第2绝缘层的层叠方向上，以接地层与上部布线图案之间的间隔大于下部布线图案与上部布线图案之间的间隔的方式形成接地层和下部布线图案。
在该布线电路基板的制造方法中，在支承基板上形成第1绝缘层。在第1绝缘层上形成接地层和下部布线图案。另外，以覆盖接地层和下部布线图案的方式在第1绝缘层上形成第2绝缘层。而且，以与接地层重叠的方式在第2绝缘层上形成上部布线图案。在该情况下，能够使电信号分别向下部布线图案和上部布线图案传输。
在具有较高的频带的电信号在上部布线图案中传输的情况下，自上部布线图案产生电磁波。在该电磁波入射到支承基板或接地层时，在支承基板或接地层产生涡流，上部布线图案和支承基板或接地层电磁耦合。在上部布线图案中传输的电信号产生与在支承基板或接地层产生的涡流的大小相对应的损失。对于电信号的损失而言，涡流越大则损失越大，涡流越小则损失越小。
对于通过对一导体施加电磁波而在该导体产生的涡流而言，该导体的电导率越低则涡流越大，该导体的电导率越高则涡流越小。接地层与支承基板相比具有较高的电导率。因而，由电磁波在接地层产生的涡流小于由电磁波在支承基板产生的涡流。
根据上述的制造方法，由于接地层位于上部布线图案的至少一部分与支承基板之间，因此，自上部布线图案朝向支承基板放射的电磁波的至少一部分入射到接地层，而未到达支承基板。另外，对于在接地层产生的涡流而言，接地层与上部布线图案之间的间隔越大则涡流越小。
另外，层叠方向上的接地层与上部布线图案之间的间隔大于层叠方向上的下部布线图案与上部布线图案之间的间隔。因而，同层叠方向上的接地层与上部布线图案之间的间隔在层叠方向上的下部布线图案与上部布线图案之间的间隔以下的情况相比，能够减小在接地层产生的涡流。其结果，能够在较高的频带中降低在上部布线图案中传输的电信号的损失。
(13)本发明的再一方面的布线电路基板的制造方法包含以下步骤：准备层叠于由导电性材料形成的支承基板上的第1绝缘层；以与支承基板电连接的方式在第1绝缘层上形成具有比支承基板的电导率高的电导率的接地层；以覆盖接地层的方式在第1绝缘层上形成第2绝缘层；以与接地层重叠的方式在第2绝缘层上形成上部布线图案；在支承基板形成第1开口部；以及在接地层形成与支承基板的第1开口部重叠的第2开口部，形成上部布线图案的步骤包含：以上部布线图案的至少一部分与接地层的第2开口部重叠的方式形成上部布线图案，形成第2开口部的步骤包含：以接地层的一部分存在于上部布线图案与支承基板之间的方式设定第2开口部的尺寸。
在该布线电路基板的制造方法中，在支承基板上形成第1绝缘层。在第1绝缘层上形成接地层。另外，以覆盖接地层的方式在第1绝缘层上形成第2绝缘层。而且，以与接地层重叠的方式在第2绝缘层上形成上部布线图案。在该情况下，能够使电信号向上部布线图案传输。
在具有较高的频带的电信号在上部布线图案中传输的情况下，自上部布线图案产生电磁波。在该电磁波入射到支承基板或接地层时，在支承基板或接地层产生涡流，上部布线图案与支承基板或接地层电磁耦合。在上部布线图案中传输的电信号产生与在支承基板或接地层产生的涡流的大小相对应的损失。对于电信号的损失而言，涡流越大则损失越大，涡流越小则损失越小。
对于通过对一导体施加电磁波而在该导体产生的涡流而言，该导体的电导率越低则涡流越大，该导体的电导率越高则涡流越小。接地层与支承基板相比具有较高的电导率。因而，由电磁波在接地层产生的涡流小于由电磁波在支承基板产生的涡流。
根据上述的制造方法，由于接地层位于上部布线图案的至少一部分与支承基板之间，因此，自上部布线图案朝向支承基板放射的电磁波的至少一部分入射到接地层，而未到达支承基板。由此，能够在较高的频带中降低在上部布线图案中传输的电信号的损失。
另外，上部布线图案的特性阻抗的值根据上部布线图案与支承基板以及接地层重叠的部分的面积来确定。根据上述的结构，在支承基板形成第1开口部，在接地层形成第2开口部。因而，通过调整第1开口部和第2开口部的大小和数量，能够容易地调整上部布线图案的特性阻抗的值。
而且，以接地层的一部分位于上部布线图案与支承基板之间的方式设定接地层的第2开口部的尺寸。因此，能够在支承基板设有第1开口部，在接地层设有第2开口部，并且，能够抑制自上部布线图案朝向支承基板放射的电磁波到达支承基板。由此，能够将上部布线图案的特性阻抗的值调整为期望的值，并且，能够在较高的频带中降低在上部布线图案中传输的电信号的损失。
附图说明
图1是本发明的第1实施方式所涉及的悬挂基板的俯视图。
图2是表示图1的写入用布线图案和电源用布线图案的结构的示意图。
图3是图1的悬挂基板中由点划线包围的部分Q的放大俯视图。
图4是图3的A-A线剖视图。
图5是图3的B-B线剖视图。
图6是图3的C-C线剖视图。
图7是图2的交叉区域的放大俯视图。
图8是图7的D-D线剖视图。
图9的(a)～图9的(c)是表示图1的悬挂基板的制造方法的示意性工序剖视图。
图10的(a)～图10的(c)是表示图1的悬挂基板的制造方法的示意性工序剖视图。
图11的(a)～图11的(c)是表示图1的悬挂基板的制造方法的示意性工序剖视图。
图12的(a)～图12的(c)是表示图1的悬挂基板的制造方法的示意性工序剖视图。
图13的(a)～图13的(c)是表示图1的悬挂基板的制造方法的示意性工序剖视图。
图14的(a)～图14的(c)是表示图1的悬挂基板的制造方法的示意性工序剖视图。
图15的(a)～图15的(c)是表示图1的悬挂基板的制造方法的示意性工序剖视图。
图16是第2实施方式所涉及的悬挂基板的局部放大俯视图。
图17是第2实施方式所涉及的悬挂基板的局部放大俯视图。
图18是第2实施方式所涉及的悬挂基板的局部放大俯视图。
图19是另一实施方式所涉及的悬挂基板中与图7的D-D线相对应的部分的剖视图。
图20的(a)是实施例1所涉及的悬挂基板的俯视图，图20的(b)是实施例1所涉及的悬挂基板的剖视图。
图21是实施例2所涉及的悬挂基板的俯视图。
图22的(a)是图21的J2-J2线剖视图，图22的(b)是图21的J3-J3线剖视图。
图23的(a)是比较例1所涉及的悬挂基板的俯视图，图23的(b)是比较例1所涉及的悬挂基板的剖视图。
图24的(a)～图24的(c)是比较例2所涉及的悬挂基板的俯视图以及剖视图。
图25是表示对于实施例1、2以及比较例1、2所涉及的悬挂基板的模拟结果的图。
图26是实施例3所涉及的悬挂基板的剖视图。
图27是比较例3所涉及的悬挂基板的剖视图。
图28是比较例4所涉及的悬挂基板的剖视图。
图29是表示对于实施例3和比较例3、4所涉及的悬挂基板的模拟结果的图。
具体实施方式
以下，参照附图说明本发明的一实施方式所涉及的布线电路基板及其制造方法。作为本发明的一实施方式所涉及的布线电路基板，对硬盘驱动装置的致动器所使用的带电路的悬挂基板(以下简称作悬挂基板。)进行说明。
[1]第1实施方式
(1)悬挂基板的结构
图1是本发明的第1实施方式所涉及的悬挂基板的俯视图。在图1中，将箭头所朝向的方向称作前方，将其相反方向称作后方。如图1所示，悬挂基板1作为悬挂主体部而包括例如由不锈钢形成的支承基板10。在图1中，支承基板10大致沿前后方向延伸。
悬挂基板1由长条状的支承板90支承。如图1中虚线所示，在悬挂基板1上形成有写入用布线图案W1、W2、读取用布线图案R1、R2以及电源用布线图案P1、P2。写入用布线图案W1、W2和读取用布线图案R1、R2为用于传输具有较高的频带的电信号的高频线路。电源用布线图案P1、P2为用于传输具有比在写入用布线图案W1、W2和读取用布线图案R1、R2中传输的电信号的频带低的频带的电信号的低频线路。
在支承基板10的顶端部通过形成U字状的开口部11而设有磁头搭载部(以下称作舌部)12。舌部12以相对于支承基板10形成规定的角度的方式在点划线R的部位被弯折加工。
在位于支承基板10的一端部的舌部12的上表面形成有四个连接端子21、22、23、24。另外，在支承基板10延伸的方向(前后方向)上的支承基板10的中央部附近的两侧部分别形成有两个连接端子25、26。在舌部12的上表面安装有具有磁头的磁头滑块(未图示)。磁头滑块的磁头的端子与舌部12的连接端子21～24连接。连接端子25、26分别与后述的两个压电元件95、96连接。
在支承基板10的另一端部的上表面形成有六个连接端子31、32、33、34、35、36。在连接端子31～34连接前置放大器等的电子电路。在连接端子35、36连接压电元件95、96用的电源电路。连接端子21～26和连接端子31～36分别利用写入用布线图案W1、W2、读取用布线图案R1、R2以及电源用布线图案P1、P2电连接。另外，在支承基板10的中央部形成有多个孔部H。
支承板90具有前端区域91、后端区域92以及中央区域93。后端区域92具有矩形形状。前端区域91具有梯形形状，前端区域91的宽度自后方朝向前方逐渐减少。中央区域93具有沿前后方向延伸的矩形形状，并配置于前端区域91与后端区域92之间。在悬挂基板1支承于支承板90的上表面的状态下，包含连接端子31～36在内的悬挂基板1的端部自后端区域92向后方突出。
在中央区域93的一部分设有压电元件安装区域94。压电元件安装区域94与悬挂基板1的连接端子25、26重叠。压电元件安装区域94的两侧部以向外侧弯曲的方式突出。另外，在压电元件安装区域94形成有沿宽度方向(与前后方向正交的方向)延伸的贯通孔94h。根据该结构，支承板90的压电元件安装区域94的部分在前后方向上具有伸缩性。
以跨过贯通孔94h的方式在压电元件安装区域94的下表面安装压电元件95、96。压电元件95、96分别位于悬挂基板1的两侧方。压电元件95、96通过贯通孔94h分别与悬挂基板1的连接端子25、26连接。
经由连接端子25、35和电源用布线图案P1向压电元件95施加电压，经由连接端子26、36和电源用布线图案P2向压电元件96施加电压。由此，随着压电元件95、96的伸缩，支承板90沿前后方向伸缩。通过控制施加于压电元件95、96的电压，从而能够对悬挂基板1上的磁头滑块的磁头进行微小的位置对齐。
支承于支承板90的悬挂基板1设于硬盘装置。在向磁盘写入信息时电流流入一对写入用布线图案W1、W2。写入用布线图案W1和写入用布线图案W2构成传输差动的写入信号的差动信号线路对。另外，在自磁盘读取信息时，电流流入一对读取用布线图案R1、R2。读取用布线图案R1和读取用布线图案R2构成传输差动的读取信号的差动信号线路对。
(2)写入用布线图案和电源用布线图案
说明写入用布线图案W1、W2和电源用布线图案P1的结构。图2是表示图1的写入用布线图案W1、W2和电源用布线图案P1的结构的示意图。
如图2所示，写入用布线图案W1由线路LA1～LA5构成。线路LA1的一端部连接于连接端子21，线路LA2的一端部连接于连接端子31。线路LA3、LA4的一端部与线路LA1的另一端部一体化。线路LA3的另一端部和线路LA5的一端部在交叉区域CN1电连接。对于交叉区域CN1，后述详细说明。线路LA4、LA5的另一端部与线路LA2的另一端部一体化。
写入用布线图案W2由线路LB1～LB5构成。线路LB1的一端部连接于连接端子22，线路LB2的一端部连接于连接端子32。线路LB3、LB4的一端部与线路LB1的另一端部一体化。线路LB3的另一端部和线路LB5的一端部在交叉区域CN2电连接。对于交叉区域CN2，后述详细说明。线路LB4、LB5的另一端部与线路LB2的另一端部一体化。
写入用布线图案W1的线路LA4、LA5和写入用布线图案W2的线路LB3、LB4相互交替且平行地配置。写入用布线图案W1的线路LA5在交叉区域CN2穿过写入用布线图案W2的线路LB3、LB5的端部之间并延伸，写入用布线图案W2的线路LB3在交叉区域CN1穿过写入用布线图案W1的线路LA3、LA5的端部之间并延伸。
电源用布线图案P1在自写入用布线图案W1、W2分开的位置以连接两个连接端子25、35的方式设置。
图3是图1的悬挂基板1中的用点划线包围的部分Q的放大俯视图。图4是图3的A-A线剖视图。图5是图3的B-B线剖视图。图6是图3的C-C线剖视图。如图3所示，在图1的部分Q中，写入用布线图案W1、W2的线路LA4、LA5、LB3、LB4以及电源用布线图案P1以沿着与前后方向正交的方向排列的方式形成。
如图4所示，在支承基板10上形成有例如由聚酰亚胺形成的第1绝缘层41。第1绝缘层41具有薄壁部41A和厚壁部41B。厚壁部41B的厚度大于薄壁部41A的厚度。
在第1绝缘层41的薄壁部41A上形成有具有比支承基板10的电导率高的电导率的接地层50。作为接地层50的材料，例如能够使用铜。在支承基板10由不锈钢形成的情况下，也可以使用金或银作为接地层50的材料。或者，可以使用含有金、银以及铜中的任一者且具有比不锈钢的电导率高的电导率的合金作为接地层50的材料。
另外，接地层50可以具有多层构造。例如，在支承基板10由不锈钢形成的情况下，接地层50既可以具有在铜层上层叠镍层或银层而成的双层构造，也可以具有在铜层上层叠镍层和金层而成的三层构造。在接地层50具有包含铜层在内的多层构造的情况下，可以以覆盖铜层的表面的方式在铜层的上表面上和侧面上形成镍层、银层或金层等其他的金属层。
在第1绝缘层41的位于接地层50的下方的薄壁部41A的部分形成有贯通孔H13。接地层50在贯通孔H13内与支承基板10接触。由贯通孔H13内的接地层50的部分形成导通孔V3。由此，接地层50借助导通孔V3与支承基板10电连接。
在第1绝缘层41的厚壁部41B上作为本发明的下部布线图案形成有电源用布线图案P1。作为电源用布线图案P1的材料，例如能够使用铜。另外，电源用布线图案P1的表面可以由镍层或银层等覆盖。
以覆盖接地层50和电源用布线图案P1的方式在第1绝缘层41上形成有例如由聚酰亚胺形成的第2绝缘层42。在本例子中，第2绝缘层42还形成为与接地层50接触。
在第2绝缘层42上作为本发明的上部布线图案而形成有写入用布线图案W1、W2的线路LA4、LA5、LB3、LB4。写入用布线图案W1、W2的线路LA4、LA5、LB3、LB4的至少一部分与接地层50重叠。作为写入用布线图案W1、W2的材料，例如能够使用铜。以覆盖写入用布线图案W1、W2的方式在第2绝缘层42上形成有例如由聚酰亚胺形成的第3绝缘层60。另外，写入用布线图案W1、W2的表面也可以由镍层或银层等覆盖。
根据上述的结构，在支承基板10、第1绝缘层41以及第2绝缘层42的层叠方向(以下称作基板层叠方向。)上，接地层50与写入用布线图案W1之间的间隔d1设定为大于电源用布线图案P1与写入用布线图案W1之间的间隔d2。
在图3中，省略了图4的第1绝缘层41、第2绝缘层42以及第3绝缘层60的图示。另外，在图3中，用较粗的实线和阴影表示写入用布线图案W1、W2，用较粗的点划线和阴影表示电源用布线图案P1，用实线和点图案表示接地层50。而且，用双点划线表示支承基板10。
在具有较高的频带的电信号在写入用布线图案W1、W2中传输的情况下，自写入用布线图案W1、W2产生电磁波。当所产生的电磁波入射到支承基板10或接地层50时，在支承基板10产生涡流，写入用布线图案W1、W2和支承基板10或接地层50电磁耦合。在写入用布线图案W1、W2中传输的电信号产生与在支承基板10或接地层50产生的涡流的大小相对应的损失。所产生的涡流越大，则电信号的损失越大，所产生的涡流越小，则电信号的损失越小。
对于通过对一导体施加电磁波而在该导体产生的涡流而言，该导体的电导率越低，则涡流越大，该导体的电导率越高，则涡流越小。接地层50与支承基板10相比具有较高的电导率。因此，由电磁波在接地层50产生的涡流小于由电磁波在支承基板10产生的涡流。
根据上述的结构，由于接地层50位于写入用布线图案W1、W2的至少一部分与支承基板10之间，因此，自写入用布线图案W1、W2朝向支承基板10放射的电磁波的至少一部分入射到接地层50，而未到达支承基板10。另外，对于在接地层50产生的涡流而言，接地层50与写入用布线图案W1、W2之间的间隔越大，则涡流越小。根据上述的结构，基板层叠方向上的接地层50与写入用布线图案W1、W2之间的间隔d1(图4)大于电源用布线图案P1与写入用布线图案W1之间的间隔d2(图4)。因而，与接地层50形成在第1绝缘层41的厚壁部41B上的情况相比，能够减小在接地层50产生的涡流。其结果，能够在较高的频带中降低在写入用布线图案W1、W2中输送的电信号的损失。
写入用布线图案W1、W2的特性阻抗的值根据写入用布线图案W1、W2与支承基板10以及接地层50重叠的部分的面积来确定。例如，相比于写入用布线图案W1的一部分与支承基板10以及接地层50重叠的情况，在写入用布线图案W1整体与支承基板10以及接地层50重叠的情况下，写入用布线图案W1的特性阻抗的值较小。另外，相比于写入用布线图案W1与支承基板10以及接地层50未重叠的情况，在写入用布线图案W1的一部分与支承基板10以及接地层50重叠的情况下，该特性阻抗的值较小。
于是，在本实施方式中，以使各写入用布线图案W1、W2的特性阻抗的值接近期望的值的方式，调整写入用布线图案W1、W2与支承基板10以及接地层50重叠的部分的面积。具体而言，如图3、图5以及图6所示，根据预先设定的阻抗，在支承基板10形成与写入用布线图案W1、W2重叠的多个第1开口部19。而且，在接地层50形成分别与多个第1开口部19重叠的多个第2开口部59。
多个第1开口部19以及多个第2开口部59基本上以沿着写入用布线图案W1、W2所延伸的方向排列的方式间歇地形成。由此，能够提高写入用布线图案W1、W2的特性阻抗的均匀性。
另外，根据设定的阻抗，多个第1开口部19以及多个第2开口部59也可以不分别形成于支承基板10以及接地层50。或者，根据设定的阻抗，也可以在支承基板10仅形成一个第1开口部19，在接地层50仅形成一个第2开口部59。
如图3所示，相互重叠的第1开口部19以及第2开口部59以在沿着基板层叠方向观察悬挂基板1的情况下第1开口部19的内缘包围第2开口部59的内缘的方式形成。在该情况下，如图5所示，在与写入用布线图案W1、W2正交的方向上，接地层50的各第2开口部59的尺寸d4与相对应的支承基板10的第1开口部19的尺寸d3相比较小。另外，如图6所示，在与写入用布线图案W1、W2平行的方向上，接地层50的各第2开口部59的尺寸d6与相对应的支承基板10的第1开口部19的尺寸d5相比较小。
根据这样的结构，能够在支承基板10设置第1开口部19，在接地层50设置第2开口部59，并且，能够抑制自写入用布线图案W1、W2朝向支承基板10放射的电磁波到达支承基板10。因而，能够将各写入用布线图案W1、W2的特性阻抗的值调整为期望的值，并且，能够在较高的频带中降低在写入用布线图案W1、W2中传输的电信号的损失。
(3)交叉区域
图7是图2的交叉区域CN1的放大俯视图。图8是图7的D-D线剖视图。在图7中，省略了图4的第1绝缘层41、第2绝缘层42以及第3绝缘层60的图示。另外，在图7中，用较粗的实线和阴影表示写入用布线图案W1(图2)的线路LA3、LA5和写入用布线图案W2(图2)的线路LB3。另外，用实线和点图案表示接地层50。而且，用双点划线表示支承基板10。图2的交叉区域CN2具有与交叉区域CN1相同的结构。
如图7和图8所示，在支承基板10中的形成有交叉区域CN1的部分形成环状开口部18。由此，在支承基板10的部分形成与其他的部分电分离的岛状的部分。在以下的说明中，将支承基板10中岛状的部分称作布线部10X，将支承基板10中除布线部10X以外的部分称作支承部10Y。布线部10X和支承部10Y利用环状开口部18电分离。
以穿过布线部10X的上方并延伸的方式配置写入用布线图案W2的线路LB3，在线路LB3的两侧配置写入用布线图案W1的线路LA3的另一端部以及线路LA5的一端部。
在线路LA3的另一端部和线路LA5的一端部分别设置圆形的连接部G1、G2。另外，在第1绝缘层41以及第2绝缘层42的位于连接部G1的下方的部分形成贯通孔H11，在第1绝缘层41以及第2绝缘层42的位于连接部G2的下方的部分形成贯通孔H12。
连接部G1在贯通孔H11内与布线部10X接触。连接部G2在贯通孔H12内与布线部10X接触。由连接部G1的位于贯通孔H11内的部分形成导通孔V1，由连接部G2的位于贯通孔H12内的部分形成导通孔V2。由此，线路LA3、LA5经由导通孔V1、V2以及布线部10X电连接。
连接部G1、G2的形状不限定于圆形，也可以是椭圆形、三角形、四边形或扇形等其他的形状。另外，贯通孔H11、H12的剖面形状可以是椭圆形、三角形、四边形或扇形等其他的形状。
这样，在本实施方式中，线路LA3和线路LA5经由交叉区域CN1的导通孔V1、V2以及布线部10X电连接。而且，线路LB3(图2)和线路LB5(图2)经由交叉区域CN2(图2)的导通孔V1、V2以及布线部10X电连接。
由此，使写入用布线图案W1和写入用布线图案W2不会相互干涉，而能够以交替排列的方式配置图2的写入用布线图案W1的线路LA4、LA5和图2的写入用布线图案W2的线路LB3、LB4。
根据上述的结构，线路LA4的一侧面和另一侧面以及线路LA5的一侧面和另一侧面中的三个侧面与线路LB3的一侧面和另一侧面以及线路LB4的一侧面和另一侧面中的三个侧面彼此相对。由此，写入用布线图案W1、W2之间的面对面积变大，写入用布线图案W1、W2的电容变大。其结果，能够降低写入用布线图案W1、W2的特性阻抗。
另外，图1的读取用布线图案R1、R2例如分别由一个线路形成于图4的第2绝缘层42上。或者，与上述的写入用布线图案W1、W2的结构相同，读取用布线图案R1、R2也可以由将电信号分支并进行传输的多个线路形成。
(4)悬挂基板的制造方法
说明悬挂基板1的制造方法。图9～图15是表示图1的悬挂基板1的制造方法的示意性工序剖视图。在图9～图15的各图中，图9的(a)～图15的(a)与图3的A-A线剖视图相对应，图9的(b)～图15的(b)与图3的B-B线剖视图相对应，图9的(c)～图15的(c)与图7的D-D线剖视图相对应。在此，省略对于图1的舌部12、多个连接端子21～26、31～36、多个孔部H、读取用布线图案R1、R2以及电源用布线图案P2的形成工序的说明。
首先，如图9的(a)～图9的(c)所示，在例如由不锈钢形成的长条状的支承基板10上涂布例如感光性聚酰亚胺树脂前体41p。支承基板10的厚度例如在8μm以上且在100μm以下。
接着，如图10的(a)～图10的(c)所示，在曝光机中隔着具有规定的灰度的掩模对支承基板10上的感光性聚酰亚胺树脂前体41p照射紫外线。由此，形成由聚酰亚胺形成的第1绝缘层41。厚壁部41B的厚度例如在1μm以上且25μm以下。薄壁部41A的厚度略小于厚壁部41B的厚度。
另外，如图10的(a)所示，在第1绝缘层41的供接地层50形成的薄壁部41A的部分形成贯通孔H13。由此，支承基板10的部分通过贯通孔H13在比第1绝缘层41靠上方的空间暴露。另外，如图10的(c)所示，在第1绝缘层41的供图2的交叉区域CN1构成的厚壁部41B的部分形成有隔开间隔地排列的两个贯通孔H1、H2。由此，支承基板10的上表面的两个部分通过两个贯通孔H1、H2在比第1绝缘层41靠上方的空间暴露。
接着，如图11的(a)～图11的(c)所示，在第1绝缘层41的薄壁部41A上形成由铜形成的接地层50。另外，在形成接地层50的同时，在第1绝缘层41的厚壁部41B上形成由铜形成的电源用布线图案P1。此时，如图11的(b)所示，在接地层50形成图3的多个第2开口部59。接地层50和电源用布线图案P1的厚度例如在1μm以上且20μm以下。而且，如图11的(a)所示，在形成接地层50时，向贯通孔H13的内部填充铜。由此，形成导通孔V3。
接着，如图12的(a)～图12的(c)所示，以覆盖接地层50和电源用布线图案P1的方式在第1绝缘层41上形成由聚酰亚胺形成的第2绝缘层42。此时，第2绝缘层42形成为与接地层50接触。第2绝缘层42的厚度例如在1μm以上且25μm以下。
另外，如图12的(c)所示，以分别与第1绝缘层41的两个贯通孔H1、H2重叠的方式在第2绝缘层42的部分形成贯通孔H3、H4。通过贯通孔H1和贯通孔H3相连而成为贯通孔H11，通过贯通孔H2和贯通孔H4相连而成为贯通孔H12。
接着，如图13的(a)～图13的(c)所示，以至少一部分与接地层50重叠的方式在第2绝缘层42上形成由铜形成的写入用布线图案W1、W2。在本例子中，如图13的(a)所示，写入用布线图案W1、W2的线路LA4、LA5、LB3、LB4的一部分位于接地层50上。另外，如图13的(b)所示，线路LA4、LA5、LB3、LB4的其他的部分位于形成于接地层50的多个第2开口部59上。而且，如图13的(c)所示，连接部G1位于写入用布线图案W1的线路LA3的另一端部，连接部G2位于写入用布线图案W1的线路LA5的一端部。在形成线路LA3、LA5时，向两个贯通孔H11、H12的内部填充铜。由此，形成导通孔V1、V2。
写入用布线图案W1、W2的厚度例如在1μm以上且20μm以下。构成写入用布线图案W1、W2的各线路LA1～LA5、LB1～LB5的宽度例如在6μm以上且100μm以下。另外，线路LA4、LB3、LA5、LB4中相邻的各两个线路之间的间隔例如在6μm以上且100μm以下。各导通孔V1、V2的外径例如在15μm以上且150μm以下。
接着，如图14的(a)～图14的(c)所示，以覆盖写入用布线图案W1、W2的方式在第2绝缘层42上形成由聚酰亚胺形成的第3绝缘层60。第3绝缘层60用于保护写入用布线图案W1、W2。第3绝缘层60的厚度例如在2μm以上且25μm以下。
最后，如图15的(a)～图15的(c)所示，根据设计尺寸加工支承基板10的外缘，并且，在支承基板10形成多个第1开口部19和环状开口部18。多个第1开口部19分别包围多个第2开口部59。环状开口部18包围支承基板10的与导通孔V1、V2相接的部分。由此，完成悬挂基板1。
在本实施方式所涉及的悬挂基板1中，在支承基板10上形成第1绝缘层41。在第1绝缘层41的薄壁部41A上形成接地层50，在第1绝缘层41的厚壁部41B上形成电源用布线图案P1。另外，以覆盖接地层50和电源用布线图案P1的方式在第1绝缘层41上形成第2绝缘层42。而且，以至少一部分与接地层50重叠的方式在第2绝缘层42上形成写入用布线图案W1、W2。在该情况下，能够使电信号分别向电源用布线图案P1和写入用布线图案W1、W2传输。
根据上述的结构，由于接地层50位于写入用布线图案W1、W2的至少一部分与支承基板10之间，因此，自写入用布线图案W1、W2朝向支承基板10放射的电磁波的至少一部分入射到接地层50，而未到达支承基板10。另外，根据上述的结构，基板层叠方向上的接地层50与写入用布线图案W1、W2之间的间隔d1设定为大于电源用布线图案P1与写入用布线图案W1之间的间隔d2。在该情况下，与接地层50形成在第1绝缘层41的厚壁部41B上的情况相比，能够减小在接地层50产生的涡流。其结果，能够在较高的频带中降低在写入用布线图案W1、W2中传输的电信号的损失。
在上述的例子中，使用了由不锈钢形成的支承基板10。在该情况下，在支承基板10中，能够利用不锈钢确保支承写入用布线图案W1、W2、读取用布线图案R1、R2以及电源用布线图案P1、P2所必需的充分的刚性。另外，在不锈钢的表面形成有钝化膜。由此，能够抑制由腐蚀导致的支承基板10的劣化。
[2]第2实施方式
对于第2实施方式所涉及的悬挂基板，说明与第1实施方式所涉及的悬挂基板1不同的方面。图16、图17以及图18是第2实施方式所涉及的悬挂基板的局部放大俯视图。图16相当于图3的A-A线剖视图，图17相当于图3的B-B线剖视图，图18相当于图3的C-C线剖视图。
如图16和图17所示，在本实施方式所涉及的悬挂基板1中，电源用布线图案P1、P2未形成于第1绝缘层41上。另外，如图16～图18所示，第1绝缘层41不具有薄壁部41A和厚壁部41B，而形成为均匀的厚度。
与第1实施方式相同，以各写入用布线图案W1、W2的特性阻抗的值接近期望的值的方式，调整写入用布线图案W1、W2与支承基板10以及接地层50重叠的部分的面积。具体而言，在支承基板10形成与写入用布线图案W1、W2重叠的多个第1开口部19。另外，在接地层50形成分别与多个第1开口部19重叠的多个第2开口部59。在沿着基板层叠方向观察悬挂基板1的情况下，第1开口部19的内缘包围第2开口部59的内缘。
该情况下，如图17所示，在与写入用布线图案W1、W2正交的方向上，接地层50的各第2开口部59的尺寸d4小于相对应的支承基板10的第1开口部19的尺寸d3。另外，如图18所示，在与写入用布线图案W1、W2平行的方向上，接地层50的各第2开口部59的尺寸d6小于相对应的支承基板10的第1开口部19的尺寸d5。
根据上述的结构，由于接地层50位于写入用布线图案W1、W2的至少一部分与支承基板10之间，因此，自写入用布线图案W1、W2朝向支承基板10放射的电磁波的至少一部分入射到接地层50，而未到达支承基板10。另外，通过调整第1开口部19和第2开口部59的大小和数量，能够容易地调整写入用布线图案W1、W2的特性阻抗的值。
在此，以接地层50的一部分位于写入用布线图案W1、W2与支承基板10之间的方式设定接地层50的第2开口部59的尺寸。因此，能够在支承基板10设置第1开口部19，在接地层50设置第2开口部59，并且，能够抑制自写入用布线图案W1、W2朝向支承基板10放射的电磁波到达支承基板10。由此，能够将写入用布线图案W1、W2的特性阻抗的值调整到期望的值，并且，能够在较高的频带中降低在写入用布线图案W1、W2中传输的电信号的损失。
另外，本实施方式所涉及的悬挂基板1的制造方法除以下的方面以外，与第1实施方式所涉及的悬挂基板1的制造方法相同。在图10的(a)～图10的(c)的工序中，隔着不具有灰度的掩模向支承基板10上的感光性聚酰亚胺树脂前体41p照射紫外线。另外，在图11的(a)～图11的(c)的工序中，电源用布线图案P1、P2未形成于第1绝缘层41上。
[3]其他的实施方式
(1)在上述实施方式中，通过支承基板10的布线部10X将线路LA3和线路LA5电连接，但本发明并不限定于此。图19是其他的实施方式所涉及的悬挂基板中的与图7的D-D线相对应的部分的剖视图。
如图19所示，本实施方式所涉及的悬挂基板1还包括中继图案51，该中继图案51以与连接部G1、G2重叠的方式配置于第1绝缘层41的厚壁部41B上。中继图案51能够由与图1的写入用布线图案W1、W2等相同的材料与写入用布线图案W1、W2同时形成。
在第2绝缘层42的位于连接部G1、G2的下方的部分分别形成贯通孔H11、H12。连接部G1在贯通孔H11内与中继图案51接触，连接部G2在贯通孔H12内与中继图案51接触。由连接部G1的位于贯通孔H11内的部分形成导通孔V1，由连接部G2的位于贯通孔H12内的部分形成导通孔V2。由此，线路LA3、LA5经由导通孔V1、V2、中继图案51电连接。
在图19的结构中，不需要将支承基板10的一部分作为布线部10X使用。因此，在支承基板10未形成图8的环状开口部18。
(2)在上述实施方式中，接地层50经由导通孔V3与支承基板10电连接，但本发明并不限定于此。接地层50还可以不经由导通孔V3而与支承基板10电连接。
(3)在第1实施方式中，电源用布线图案P1、P2为用于输送具有较低的频带的电信号的低频线路，但本发明并不限定于此。在一定程度上容许在电源用布线图案P1、P2中传输的电信号的损失的情况下，还可以使具有较高的频带的电信号向电源用布线图案P1、P2传输。即，还可以将电源用布线图案P1、P2作为高频线路使用。
(4)在第1实施方式中，支承基板10的第1开口部19的内缘包围接地层50的第2开口部59的内缘，但本发明并不限定于此。支承基板10的第1开口部19的内缘还可以与接地层50的第2开口部59的内缘重叠。或者，接地层50的第2开口部59的内缘可以包围支承基板10的第1开口部19的内缘。
(5)在第1实施方式中，第1绝缘层41具有薄壁部41A和厚壁部41B，但本发明并不限定于此。第1绝缘层41还可以不具有薄壁部41A和厚壁部41B，而形成为均匀的厚度。在该情况下，接地层50的厚度形成为小于电源用布线图案P1的厚度。
[4]权利要求的各构成要素与实施方式的各部分之间的对应关系
以下，说明权利要求的各构成要素与实施方式的各部分之间的对应的例子，但本发明并不限定于下述的例子。
在上述实施方式中，支承基板10为支承基板的例子，第1绝缘层41为第1绝缘层的例子，第2绝缘层42为第2绝缘层的例子。第3绝缘层60为第3绝缘层的例子，接地层50为接地层的例子，电源用布线图案P1为下部布线图案的例子，写入用布线图案W1、W2为上部布线图案的例子。
悬挂基板1为布线电路基板的例子，薄壁部41A为第1部分的例子，厚壁部41B为第2部分的例子，第1开口部19为第1开口部的例子。第2开口部59为第2开口部的例子，导通孔V1为第1导通孔的例子，导通孔V2为第2导通孔的例子，导通孔V3为第3导通孔的例子，支承部10Y为支承部的例子。
布线部10X为布线部的例子，写入用布线图案W1为第1信号线路的例子，写入用布线图案W2为第2信号线路的例子，线路LA4为第1分支线路的例子。线路LA5为第2分支线路的例子，线路LB3为第3分支线路的例子，线路LB4为第4分支线路的例子，中继图案51为中继图案的例子。
作为权利要求的各构成要素，还能够使用具有权利要求所述的结构或功的其他各种要素。
[5]实施例
(1)关于第1实施方式的实施例和比较例
作为关于第1实施方式的实施例1、2以及比较例1、2，假定以下的悬挂基板。图20的(a)是实施例1所涉及的悬挂基板的俯视图，图20的(b)是图20的(a)的J1-J1线剖视图。
如图20的(a)所示，在实施例1所涉及的悬挂基板中，沿一个方向延伸的上部布线图案L10和下部布线图案L20以沿着与一个方向正交的另一方向排列的方式形成。上部布线图案L10包含两个线路L11、L12。由线路L11、L12构成差动信号线路对。
如图20的(b)所示，在由不锈钢形成的支承基板10上形成由聚酰亚胺形成的第1绝缘层41。在第1绝缘层41的薄壁部41A上形成由铜形成的接地层50。在第1绝缘层41的厚壁部41B上形成由铜形成的下部布线图案L20。以覆盖接地层50和下部布线图案L20的方式在第1绝缘层41上形成由聚酰亚胺形成的第2绝缘层42。在第2绝缘层42上形成由铜形成的上部布线图案L10。以覆盖上部布线图案L10的方式在第2绝缘层42上形成由聚酰亚胺形成的第3绝缘层60。
在图20的(a)中，省略了图20的(b)的第1绝缘层41、第2绝缘层42以及第3绝缘层60的图示。另外，在图20的(a)中，用较粗的实线和阴影表示上部布线图案L10，用较粗的点划线和阴影表示下部布线图案L20，用实线和点图案表示接地层50。而且，用双点划线表示支承基板10。
在实施例1所涉及的悬挂基板中，线路L11、L12以及下部布线图案L20的各自的长度为20mm。线路L11、L12以及下部布线图案L20的宽度d11为80μm，线路L11、L12和下部布线图案L20的厚度d12为8μm。线路L11、L12之间的间隔d13为20μm。接地层50的宽度d14为300μm。下部布线图案L20和接地层50的各自的厚度d15为4μm。
第1绝缘层41的薄壁部41A的厚度d20为2μm，第1绝缘层41的厚壁部41B的厚度d21为8μm。第2绝缘层42的厚度d22为8μm，第3绝缘层60的厚度d23为12μm。在基板层叠方向上，接地层50与线路L11、L12之间的间隔d1为10μm，下部布线图案L20与线路L11、L12之间的间隔d2为4μm。另外，在实施例1所涉及的悬挂基板中，将后述的开口率设定为0％。
图21是实施例2所涉及的悬挂基板的俯视图。图22的(a)是图21的J2-J2线剖视图，图22的(b)是图21的J3-J3线剖视图。在图21中，与图20的(a)的例子同样地，以相互不同的方式表示悬挂基板的多个构成要素中的一部分构成要素，并且，省略了其他的构成要素的图示。实施例2所涉及的悬挂基板除以下的方面以外具有与实施例1所涉及的悬挂基板相同的结构。
如图21、图22的(a)以及图22的(b)所示，在实施例2所涉及的悬挂基板中，在支承基板10的与上部布线图案L10重叠的部分以沿一个方向排列的方式间歇地形成多个第1开口部19。另外，在接地层50分别形成与多个第1开口部19重叠的多个第2开口部59。
在此，在将多个第1开口部19和上部布线图案L10重叠的部分的面积的合计设为开口面积的情况下，将开口面积相对于在第2绝缘层42上形成有上部布线图案L10的部分的面积(第2绝缘层42与上部布线图案L10之间的接触部分的面积)的比例称作开口率。在实施例2所涉及的悬挂基板中，开口率设定为50％。
图23的(a)是比较例1所涉及的悬挂基板的俯视图，图23的(b)是图23的(a)的J4-J4线剖视图。在图23的(a)中，与图20的(a)的例子同样地，以相互不同的方式表示悬挂基板的多个构成要素中的一部分构成要素，并且，省略了其他构成要素的图示。比较例1所涉及的悬挂基板除以下的方面以外具有与实施例1所涉及的悬挂基板相同的结构。
如图23的(a)、图23的(b)所示，在比较例1所涉及的悬挂基板中，第1绝缘层41不具有薄壁部41A和厚壁部41B，而形成为均匀的厚度。第1绝缘层41的厚度d21为8μm。另外，接地层50的厚度d15与下部布线图案L20的厚度相等，为4μm。因此，基板层叠方向上的接地层50与线路L11、L12之间的间隔d1与基板层叠方向上的下部布线图案L20与线路L11、L12之间的间隔d2相等，为4μm。另外，在比较例1所涉及的悬挂基板中，开口率设定为0％。
图24的(a)是比较例2所涉及的悬挂基板的俯视图，图24的(b)是图24的(a)的J5-J5线剖视图，图24的(c)是图24的(a)的J6-J6线剖视图。在图24的(a)中，与图20的(a)的例子同样地，以相互不同的方式表示悬挂基板的多个构成要素中的一部分构成要素，并且，省略了其他的构成要素的图示。比较例2所涉及的悬挂基板除以下的方面以外具有与比较例1所涉及的悬挂基板相同的结构。
如图24的(a)～图24的(c)所示，在比较例2所涉及的悬挂基板中，与实施例2所涉及的悬挂基板同样地，在支承基板10的与上部布线图案L10重叠的部分以沿一个方向排列的方式间歇地形成多个第1开口部19。另外，在接地层50的与上部布线图案L10重叠的部分以分别与多个第1开口部19重叠的方式形成多个第2开口部59。在比较例2所涉及的悬挂基板中，开口率设定为50％。
实施例1、2以及比较例1、2所涉及的悬挂基板的各部分的尺寸如下述表1所示。
[表1]
利用模拟求得表示电信号在实施例1、2以及比较例1、2所涉及的悬挂基板的上部布线图案L10中传输时的透过特性的S参数Sdd21。S参数Sdd21表示差动模式输入和差动模式输出时的衰减量。
图25是表示关于实施例1、2以及比较例1、2所涉及的悬挂基板的模拟结果的图。在图25中，纵轴表示S参数Sdd21[dB]，横轴表示电信号的频率[GHz]。另外，在图25中，用较粗的实线表示关于实施例1的模拟结果，用较粗的虚线表示关于实施例2的模拟结果。用点划线表示关于比较例1的模拟结果，用双点划线表示关于比较例2的模拟结果。
另外，在图25中，纵轴所示的负的增益表示损失。因此，S参数Sdd21的值越低则表示衰减量越大，S参数Sdd21的值越接近0则表示衰减量越小。
根据图25的模拟结果，在0～20GHz的频带中，在实施例1所涉及的悬挂基板中传输的电信号的衰减量小于在比较例1、2所涉及的悬挂基板中传输的电信号的衰减量。由此，明确的是，在基板层叠方向上，通过使接地层50与线路L11、L12之间的间隔d1大于下部布线图案L20与线路L11、L12之间的间隔d2，能够在较宽的频带中降低电信号的衰减量。
另外，根据图25的模拟结果，在0～20GHz的频带中，在实施例2所涉及的悬挂基板中传输的电信号的衰减量更小于在实施例1所涉及的悬挂基板中传输的电信号的衰减量。由此，明确的是，通过将开口率设定得较大，能够在较宽的频带中进一步降低电信号的衰减量。
(2)关于第2实施方式的实施例和比较例
作为关于第2实施方式的实施例3和比较例3、4，假定以下的悬挂基板。图26是实施例3所涉及的悬挂基板的剖视图。图26的剖视图与图17的B-B线剖视图相对应。在后述的图27和图28中也是同样的。
如图26所示，在实施例3所涉及的悬挂基板中，在由不锈钢形成的支承基板10上形成由聚酰亚胺形成的第1绝缘层41。第1绝缘层41具有均匀的厚度。在第1绝缘层41上形成由铜形成的接地层50。以覆盖接地层50的方式在第1绝缘层41上形成由聚酰亚胺形成的第2绝缘层42。
在第2绝缘层42上形成由铜形成的上部布线图案L10。上部布线图案L10包含构成差动信号线路对的两个线路L11、L12。以覆盖上部布线图案L10的方式在第2绝缘层42上形成由聚酰亚胺形成的第3绝缘层60。在支承基板10形成与上部布线图案L10重叠的第1开口部19。另外，在接地层50形成与第1开口部19重叠的第2开口部59。
在与上部布线图案L10正交的方向上，接地层50的第2开口部59的尺寸d4小于支承基板10的第1开口部19的尺寸d3。同样，在与上部布线图案L10平行的方向上，接地层50的第2开口部59的尺寸d6(图18)小于支承基板10的第1开口部19的尺寸d5(图18)。
图27是比较例3所涉及的悬挂基板的剖视图。比较例3所涉及的悬挂基板除以下的方面以外具有与实施例3所涉及的悬挂基板相同的结构。如图27所示，在比较例3所涉及的悬挂基板中，在与上部布线图案L10正交的方向上，接地层50的第2开口部59的尺寸d4与支承基板10的第1开口部19的尺寸d3相等。同样，在与上部布线图案L10平行的方向上，接地层50的第2开口部59的尺寸d6(图18)与支承基板10的第1开口部19的尺寸d5(图18)相等。
图28是比较例4所涉及的悬挂基板的剖视图。比较例4所涉及的悬挂基板除以下的方面以外具有与实施例3所涉及的悬挂基板相同的结构。如图28所示，在比较例4所涉及的悬挂基板中，在与上部布线图案L10正交的方向上，接地层50的第2开口部59的尺寸d4大于支承基板10的第1开口部19的尺寸d3。同样地，在与上部布线图案L10平行的方向上，接地层50的第2开口部59的尺寸d6(图18)大于支承基板10的第1开口部19的尺寸d5(图18)。
利用模拟求得表示电信号在实施例3和比较例3、4所涉及的悬挂基板的上部布线图案L10中传输时的透过特性的S参数Sdd21。图29是表示关于实施例3和比较例3、4所涉及的悬挂基板的模拟结果的图。在图29中，纵轴表示S参数Sdd21[dB]，横轴表示电信号的频率[GHz]。另外，在图29中，分别用实线、点划线以及双点划线表示关于实施例3、比较例3以及比较例4的模拟结果。
根据图29的模拟结果，在0～10GHz的频带中，在实施例3所涉及的悬挂基板中传输的电信号的衰减量小于在比较例3所涉及的悬挂基板中传输的电信号的衰减量。另外，在比较例3所涉及的悬挂基板中传输的电信号的衰减量小于在比较例4所涉及的悬挂基板中传输的电信号的衰减量。由此，明确的是，通过使接地层50的第2开口部59的尺寸d4小于支承基板10的第1开口部19的尺寸d3、使接地层50的第2开口部59的尺寸d6小于支承基板10的第1开口部19的尺寸d5，从而能够在较宽的频带中降低电信号的衰减量。
产业上的可利用性
本发明能够有效地应用于各种布线电路基板。

Claims (13)

1.一种布线电路基板，其中，
该布线电路基板包括：
支承基板，其由导电性材料形成；
第1绝缘层，其形成于所述支承基板上；
接地层，其以与所述支承基板电连接的方式形成于所述第1绝缘层上，具有比所述支承基板的电导率高的电导率；
下部布线图案，其形成于所述第1绝缘层上；
第2绝缘层，其以覆盖所述接地层和所述下部布线图案的方式形成于所述第1绝缘层上；以及
上部布线图案，其以与所述接地层重叠的方式形成于所述第2绝缘层上，
在所述支承基板、所述第1绝缘层以及所述第2绝缘层的层叠方向上，所述接地层与所述上部布线图案之间的间隔大于所述下部布线图案与所述上部布线图案之间的间隔。
2.根据权利要求1所述的布线电路基板，其中，
所述第1绝缘层包含具有第1厚度的第1部分和具有比所述第1厚度大的第2厚度的第2部分，
所述接地层形成于所述第1绝缘层的所述第1部分上，
所述下部布线图案形成于所述第1绝缘层的所述第2部分上。
3.根据权利要求1或2所述的布线电路基板，其中，
在所述支承基板形成第1开口部，
在所述接地层形成与所述支承基板的所述第1开口部重叠的第2开口部，
所述上部布线图案的至少一部分与所述接地层的所述第2开口部重叠。
4.根据权利要求3所述的布线电路基板，其中，
以所述接地层的一部分位于所述上部布线图案与所述支承基板之间的方式设定所述接地层的所述第2开口部的尺寸。
5.一种布线电路基板，其中，
该布线电路基板包括：
支承基板，其由导电性材料形成；
第1绝缘层，其形成于所述支承基板上；
接地层，其以与所述支承基板电连接的方式形成于所述第1绝缘层上，具有比所述支承基板的电导率高的电导率；
第2绝缘层，其以覆盖所述接地层的方式形成于所述第1绝缘层上；以及
上部布线图案，其以与所述接地层重叠的方式形成于所述第2绝缘层上，
在所述支承基板形成有第1开口部，
在所述接地层形成有与所述支承基板的所述第1开口部重叠的第2开口部，
所述上部布线图案的至少一部分与所述接地层的所述第2开口部重叠，
以所述接地层的一部分位于所述上部布线图案与所述支承基板之间的方式设定所述接地层的所述第2开口部的尺寸。
6.根据权利要求3～5中任一项所述的布线电路基板，其中，
所述上部布线图案沿第1方向延伸，
以沿所述第1方向排列的方式在所述接地层间歇地形成有多个所述第2开口部。
7.根据权利要求1～6中任一项所述的布线电路基板，其中，
该布线电路基板还包括贯通所述第1绝缘层以及所述第2绝缘层的第1导通孔以及第2导通孔，
所述支承基板包含与所述接地层电连接的支承部和与所述支承部电绝缘的布线部，
所述上部布线图案包含构成信号线路对的第1信号线路和第2信号线路，
所述第1信号线路包含第1分支线路和第2分支线路，
所述第2信号线路包含相互电连接的第3分支线路和第4分支线路，
所述第1信号线路的所述第1分支线路和第2分支线路与所述第2信号线路的所述第3分支线路和第4分支线路以交替排列的方式配置，
所述第1导通孔将所述第1信号线路的所述第1分支线路和所述支承基板的所述布线部电连接，
所述第2导通孔将所述第1信号线路的所述第2分支线路和所述支承基板的所述布线部电连接。
8.根据权利要求1～6中任一项所述的布线电路基板，其中，
该布线电路基板还包括：
中继图案，其形成于所述第1绝缘层上；以及
第1导通孔以及第2导通孔，其贯通所述第2绝缘层，
所述上部布线图案包含构成信号线路对的第1信号线路和第2信号线路，
所述第1信号线路包含第1分支线路和第2分支线路，
所述第2信号线路包含相互电连接的第3分支线路和第4分支线路，
所述第1信号线路的所述第1分支线路和第2分支线路与所述第2信号线路的所述第3分支线路和第4分支线路以交替排列的方式配置，
所述第1导通孔将所述第1信号线路的所述第1分支线路和所述中继图案电连接，
所述第2导通孔将所述第1信号线路的所述第2分支线路和所述中继图案电连接。
9.根据权利要求1～8中任一项所述的布线电路基板，其中，
该布线电路基板还包括第3导通孔，该第3导通孔贯通所述第1绝缘层并将所述接地层和所述支承基板电连接。
10.根据权利要求1～9中任一项所述的布线电路基板，其中，
所述支承基板含有不锈钢，所述接地层含有铜。
11.根据权利要求1～10中任一项所述的布线电路基板，其中，
该布线电路基板还包括第3绝缘层，该第3绝缘层以覆盖所述上部布线图案的方式形成于所述第2绝缘层上。
12.一种布线电路基板的制造方法，其中，
该布线电路基板的制造方法包含以下步骤：
准备层叠在由导电性材料形成的支承基板上的第1绝缘层；
以与所述支承基板电连接的方式在所述第1绝缘层上形成具有比所述支承基板的电导率高的电导率的接地层，并在所述第1绝缘层上形成下部布线图案；
以覆盖所述接地层和所述下部布线图案的方式在所述第1绝缘层上形成第2绝缘层；以及
以与所述接地层重叠的方式在所述第2绝缘层上形成上部布线图案，
形成所述接地层和所述下部布线图案的步骤包含：在所述支承基板、所述第1绝缘层以及所述第2绝缘层的层叠方向上，以使所述接地层与所述上部布线图案之间的间隔大于所述下部布线图案与所述上部布线图案之间的间隔的方式形成所述接地层和所述下部布线图案。
13.一种布线电路基板的制造方法，其中，
该布线电路基板的制造方法包含以下步骤：
准备层叠在由导电性材料形成的支承基板上的第1绝缘层；
以与所述支承基板电连接的方式在所述第1绝缘层上形成具有比所述支承基板的电导率高的电导率的接地层；
以覆盖所述接地层的方式在所述第1绝缘层上形成第2绝缘层；
以与所述接地层重叠的方式在所述第2绝缘层上形成上部布线图案；
在所述支承基板形成第1开口部；以及
在所述接地层形成与所述支承基板的所述第1开口部重叠的第2开口部，
形成所述上部布线图案的步骤包含：以所述上部布线图案的至少一部分与所述接地层的所述第2开口部重叠的方式形成所述上部布线图案，
形成所述第2开口部的步骤包含：以所述接地层的一部分位于所述上部布线图案与所述支承基板之间的方式设定所述第2开口部的尺寸。
CN201710795624.0A 2016-09-06 2017-09-06 布线电路基板及其制造方法 Active CN107801294B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-173689 2016-09-06
JP2016173689A JP6909566B2 (ja) 2016-09-06 2016-09-06 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN107801294A true CN107801294A (zh) 2018-03-13
CN107801294B CN107801294B (zh) 2022-04-22

Family

ID=61281538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710795624.0A Active CN107801294B (zh) 2016-09-06 2017-09-06 布线电路基板及其制造方法

Country Status (3)

Country Link
US (1) US10327327B2 (zh)
JP (1) JP6909566B2 (zh)
CN (1) CN107801294B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3261417A1 (en) * 2016-06-22 2017-12-27 OSRAM GmbH A support structure for lighting devices, corresponding lighting device and method
US20220239153A1 (en) * 2019-05-30 2022-07-28 Panasonic Intellectual Property Management Co.,Ltd. Structural body, system, and structural product
US20210392742A1 (en) * 2020-06-11 2021-12-16 Innogrit Technologies Co., Ltd. Embedded microstrip with open slot for high speed signal traces
KR20220097718A (ko) * 2020-12-31 2022-07-08 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574026A (zh) * 2003-06-03 2005-02-02 日东电工株式会社 布线电路板
JP2007088056A (ja) * 2005-09-20 2007-04-05 Nitto Denko Corp 配線回路基板
US20070133128A1 (en) * 2005-12-09 2007-06-14 Nhk Spring Co., Ltd. Head suspension with multilayer ground, flexure with multilayer ground, and methods of manufacturing them
CN101552026A (zh) * 2008-04-02 2009-10-07 日东电工株式会社 配线电路基板
WO2009147956A1 (ja) * 2008-06-06 2009-12-10 国立大学法人東北大学 多層配線基板
CN101908344A (zh) * 2009-06-02 2010-12-08 日东电工株式会社 布线电路基板
CN104422851A (zh) * 2013-09-05 2015-03-18 日东电工株式会社 配线电路基板的导通检查方法和配线电路基板的制造方法
CN107404800A (zh) * 2016-05-18 2017-11-28 日东电工株式会社 配线电路基板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891912B2 (ja) 2002-10-09 2007-03-14 日本発条株式会社 ディスクドライブ用サスペンション
JP4403090B2 (ja) 2005-03-02 2010-01-20 日東電工株式会社 配線回路基板
JP4640802B2 (ja) * 2005-07-07 2011-03-02 日東電工株式会社 回路付サスペンション基板
JP4339834B2 (ja) * 2005-08-23 2009-10-07 日東電工株式会社 回路付サスペンション基板の製造方法
JP2008034639A (ja) 2006-07-28 2008-02-14 Nitto Denko Corp 配線回路基板
JP2008282995A (ja) 2007-05-10 2008-11-20 Nitto Denko Corp 配線回路基板
JP5139169B2 (ja) 2008-06-20 2013-02-06 日東電工株式会社 配線回路基板およびその製造方法
JP4547035B2 (ja) * 2008-11-10 2010-09-22 日東電工株式会社 配線回路基板およびその製造方法
JP5870496B2 (ja) * 2011-03-18 2016-03-01 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5861274B2 (ja) * 2011-05-24 2016-02-16 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP2014049170A (ja) * 2012-09-04 2014-03-17 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびそれらの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574026A (zh) * 2003-06-03 2005-02-02 日东电工株式会社 布线电路板
SG139540A1 (en) * 2003-06-03 2008-02-29 Nitto Denko Corp Wired circuit board
JP2007088056A (ja) * 2005-09-20 2007-04-05 Nitto Denko Corp 配線回路基板
US20070133128A1 (en) * 2005-12-09 2007-06-14 Nhk Spring Co., Ltd. Head suspension with multilayer ground, flexure with multilayer ground, and methods of manufacturing them
CN101552026A (zh) * 2008-04-02 2009-10-07 日东电工株式会社 配线电路基板
WO2009147956A1 (ja) * 2008-06-06 2009-12-10 国立大学法人東北大学 多層配線基板
CN101908344A (zh) * 2009-06-02 2010-12-08 日东电工株式会社 布线电路基板
CN104422851A (zh) * 2013-09-05 2015-03-18 日东电工株式会社 配线电路基板的导通检查方法和配线电路基板的制造方法
CN107404800A (zh) * 2016-05-18 2017-11-28 日东电工株式会社 配线电路基板及其制造方法

Also Published As

Publication number Publication date
JP6909566B2 (ja) 2021-07-28
JP2018041795A (ja) 2018-03-15
US20180070438A1 (en) 2018-03-08
CN107801294B (zh) 2022-04-22
US10327327B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
CN107801294A (zh) 布线电路基板及其制造方法
CN102833943B (zh) 布线电路基板及其制造方法
CN104604045B (zh) 低成本高性能的射频连接器
TWI503848B (zh) Differential mode signal transmission module
CN103781275B (zh) 高频信号线路
CN105472867B (zh) 高频信号线路
US7217993B2 (en) Stacked-type semiconductor device
CN207165744U (zh) 电子设备以及天线元件
CN204948494U (zh) 树脂多层基板及电子设备
TWI453768B (zh) Composite flexible circuit cable
US10506704B1 (en) Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof
CN102577646A (zh) 电路基板及其制造方法
CN102573278B (zh) 多层布线基板
TW201127232A (en) Circuit board with air hole
CN205584642U (zh) 树脂多层基板
CN103096614B (zh) 布线电路基板
CN104221478B (zh) 扁平电缆
TW200403773A (en) A multilayer board and a semiconductor device
CN103580642B (zh) 用于去除噪声的滤波器
CN207802499U (zh) 柔性电路板
CN207603990U (zh) 柔性电路板
CN107306475A (zh) 布线电路基板和其制造方法
CN204244563U (zh) 柔性布线基板
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
CN206674290U (zh) 布线基板以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant