CN102833943B - 布线电路基板及其制造方法 - Google Patents

布线电路基板及其制造方法 Download PDF

Info

Publication number
CN102833943B
CN102833943B CN201210137973.0A CN201210137973A CN102833943B CN 102833943 B CN102833943 B CN 102833943B CN 201210137973 A CN201210137973 A CN 201210137973A CN 102833943 B CN102833943 B CN 102833943B
Authority
CN
China
Prior art keywords
connecting end
end sub
mentioned
electrode pad
opening portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210137973.0A
Other languages
English (en)
Other versions
CN102833943A (zh
Inventor
石井淳
山内大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102833943A publication Critical patent/CN102833943A/zh
Application granted granted Critical
Publication of CN102833943B publication Critical patent/CN102833943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供布线电路基板及其制造方法。在导电性的支承基板之上形成绝缘层。在绝缘层之上形成写入用布线图案和读取用布线图案以及第一组电极焊盘和第二组电极焊盘。第一组电极焊盘与写入用布线图案连接。第二组电极焊盘与读取用布线图案连接。将支承基板的与电极焊盘重叠的区域内的一部分去除。由此，在支承基板的与电极焊盘重叠的区域中形成开口部。

Description

布线电路基板及其制造方法
技术领域
本发明涉及一种布线电路基板及其制造方法。
背景技术
在硬盘驱动装置等的驱动装置中使用驱动器。这种驱动器包括可转动地设置在转动轴上的臂与安装在臂上的磁头用的悬挂基板。悬挂基板是用于将磁头定位于磁盘的所希望的磁道的布线电路基板。
日本特开2006－165268号公报所述的带电路的悬挂基板具有由磁头侧端子、布线和中继侧端子构成的导体图案。带电路的悬挂基板的磁头侧端子与磁头连接。带电路的悬挂基板的中继侧端子与中继挠性布线电路基板连接。在中继挠性布线电路基板与磁头之间经由带电路的悬挂基板的导体图案传递电信号。
在布线电路基板中，不仅是布线，也希望将端子的特性阻抗调整为所希望的值。能够通过改变端子的面积而对端子的特性阻抗进行调整。但是，在带电路的悬挂基板中，由于端子的尺寸上的限制等，很难对特性阻抗进行任意的调整。
发明内容
本发明的目的是提供一种能够任意地调整连接端子部的特性阻抗的布线电路基板及其制造方法。
（1）本发明的一技术方案提供一种布线电路基板，其能够与外部电路进行电连接，其中，该布线电路基板包括：支承基板，其由导电材料形成；第一绝缘层，其形成在支承基板上；多个布线图案，其形成在第一绝缘层之上；多个连接端子部，其分别形成在第一绝缘层之上的多个布线图案的一部分上，并能够与外部电路进行电连接，以与多个连接端子部中的一个或多个连接端子部至少局部重叠的方式，在支承基板上形成有一个或多个开口部。
在该布线电路基板中，在支承基板的第一绝缘层之上形成有多个布线图案，并且在多个布线图案的一部分上形成有分别能够与外部电路进行电连接的多个连接端子部。以与多个连接端子部中的一个或多个连接端子部至少局部重叠的方式在支承基板上形成有一个或多个开口部。
在该情况下，选择性地使形成有开口部的连接端子部的电容成分减小。与开口部重叠的连接端子部的特性阻抗高于不与开口部重叠的连接端子部的特性阻抗。另外，连接端子部的特性阻抗根据开口部的与连接端子部重叠的面积的不同而不同。因而，通过调整开口部的与连接端子部重叠的面积，能够任意地调整连接端子部的特性阻抗。
（2）布线电路基板也可以以如下方式构成：多个连接端子部包括第一连接端子部和第二连接端子部，一个或多个开口部包括：与第一连接端子部至少局部重叠的一个或多个第一开口部；与第二连接端子部至少局部重叠的一个或多个第二开口部。
在该情况下，通过对第一开口部的与第一连接端子部重叠的数量或面积进行调整，能够任意地调整第一连接端子部的特性阻抗。另外，通过对第二开口部的与第二连接端子部重叠的数量或面积进行调整，能够任意地调整第二连接端子部的特性阻抗。
（3）布线电路基板也可以以如下方式构成：一个或多个第一开口部的与第一连接端子部重叠的总面积和一个或多个第二开口部的与第二连接端子部重叠的总面积不同。
在该情况下，第一连接端子部和第二连接端子部的特性阻抗不同。由此，即使在将外部电路的具有不同特性阻抗的端子或布线与第一连接端子部和第二连接端子部连接的情况下，也能够进行阻抗匹配。
（4）布线电路基板也可以以如下方式构成：在将开口部的与各连接端子部重叠的面积和该连接端子部的面积间的比率定义为开口率的情况下，一个或多个第一开口部的开口率与一个或多个第二开口部的开口率不同。
在该情况下，第一连接端子部和第二连接端子部的特性阻抗不同。由此，即使在将外部电路的具有不同特性阻抗的端子或布线与第一连接端子部和第二连接端子部连接的情况下，也能够进行阻抗匹配。
（5）布线电路基板也可以以如下方式构成：以使多个连接端子部中的一个连接端子部的特性阻抗小于其他连接端子部的特性阻抗的方式形成一个或多个开口部。
在该情况下，能够使一个连接端子部的特性阻抗小于其他连接端子部的特性阻抗。由此，在外部电路的一个端子或布线具有小于其他端子或布线的特性阻抗的情况下，通过将外部电路的一个端子或布线与一个连接端子部连接且将外部电路的其他端子或布线与其他连接端子部连接，能够对一个端子或布线进行阻抗匹配并且对其他端子或布线进行阻抗匹配。
（6）布线电路基板还可以具有第二绝缘层，该第二绝缘层以覆盖多个布线图案并使多个连接端子部的表面暴露的方式形成在第一绝缘层上。
在该情况下，能够确保布线图案的耐腐蚀性并能够容易地将外部电路与多个连接端子部连接。
（7）本发明的另一技术方案提供一种布线电路基板的制造方法，其用于制造能够与外部电路进行电连接的布线电路基板，其中，该制造方法包括以下步骤：准备由导电性的支承基板与绝缘层层叠而成的层叠结构；在绝缘层之上形成多个布线图案并在多个布线图案的一部分上形成能够分别与外部电路进行电连接的多个连接端子部；以与多个连接端子部中的一个或多个连接端子部至少局部重叠的方式在支承基板上形成一个或多个开口部。
在该布线电路基板的制造方法中，在导电性的支承基板之上的绝缘层之上形成多个布线图案，并且在多个布线图案的一部分上形成能够分别与外部电路进行电连接的多个连接端子部。以与多个连接端子部中的一个或多个连接端子部至少局部重叠的方式在支承基板上形成一个或多个开口部。
在该情况下，选择性地使形成有开口部的连接端子部的电容成分减小。与开口部重叠的连接端子部的特性阻抗高于不与开口部重叠的连接端子部的特性阻抗。另外，连接端子部的特性阻抗根据开口部的与连接端子部重叠的面积的不同而不同。因而，通过对开口部的与连接端子部重叠的面积进行调整，能够任意地调整连接端子部的特性阻抗。
附图说明
图1是本发明的一实施方式的悬挂基板的俯视图。
图2是图1的悬挂基板的A－A线剖视图。
图3是表示电极焊盘的下方的开口部的第一形成例的悬挂基板的剖视图。
图4是图3的悬挂基板的仰视图。
图5是表示电极焊盘的下方的开口部的第二形成例的悬挂基板的剖视图。
图6是图5的悬挂基板的仰视图。
图7是表示电极焊盘的下方的开口部的第三形成例的悬挂基板的剖视图。
图8是图7的悬挂基板的仰视图。
图9是表示电极焊盘的下方的开口部的第四形成例的悬挂基板的剖视图。
图10是图9的悬挂基板的仰视图。
图11是表示电极焊盘的下方的开口部的第五形成例的悬挂基板的剖视图。
图12是图11的悬挂基板的仰视图。
图13的（a）和图13的（b）是表示图1的悬挂基板的制造工序的示意性工序剖视图。
图14的（a）和图14的（b）是表示图1的悬挂基板的制造工序的示意性工序剖视图。
图15的（a）和图15的（b）是表示图1的悬挂基板的制造工序的示意性工序剖视图。
图16的（a）和图16的（b）是表示图1的悬挂基板的制造工序的示意性工序剖视图。
图17的（a）和图17的（b）是表示图1的悬挂基板的制造工序的示意性工序剖视图。
图18是表示图1的悬挂基板的制造工序的示意性工序剖视图。
图19是实施例1～14和比较例1的悬挂基板的立体图。
图20是悬挂基板与FP C基板的连接部的放大图。
图21是悬挂基板与FPC基板的连接部的放大图。
图22是悬挂基板与FPC基板的连接部的放大图。
具体实施方式
以下，参照附图说明本发明的实施方式的布线电路基板及其制造方法。以下，作为本发明的实施方式的布线电路基板的例子，说明用于硬盘驱动装置的驱动器的带电路的悬挂基板（以下，简称为悬挂基板）的结构及其制造方法。
（1）悬挂基板的结构
图1是本发明的一实施方式的悬挂基板的俯视图。如图1所示，悬挂基板1具有例如由不锈钢等导电材料形成的支承基板10。在支承基板10之上，形成有一对线状的写入用布线图案W1、W2及一对线状的读取用布线图案R1、R2。在图1中，用粗虚线表示一对写入用布线图案W1、W2及一对读取用布线图案R1、R2。
在支承基板10的一端部（前端部），通过形成U字形的开口部11而设有磁头搭载部（以下，称作舌部）12。在虚线R的部位对舌部12进行弯曲加工，使得舌部12相对于支承基板10呈规定的角度。在舌部12的端部，作为多个端子部而形成有四个电极焊盘21、22、23、24。在读取用布线图案R 1、R2和写入用布线图案W 1、W2的宽度方向上，各电极焊盘21～24的宽度分别大于读取用布线图案R1、R2和写入用布线图案W1、W2的宽度。
在支承基板10的另一端部，作为多个端子部而形成有四个电极焊盘31、32、33、34。在读取用布线图案R 1、R2和写入用布线图案W1、W2的宽度方向上，各电极焊盘31～34的宽度分别大于读取用布线图案R 1、R2的宽度和写入用布线图案W1、W2的宽度。
利用写入用布线图案W1、W2对舌部12之上的电极焊盘21、22与支承基板10的另一端部的电极焊盘31、32分别进行电连接。另外，利用读取用布线图案R1、R2对舌部12上的电极焊盘23、24与支承基板10的另一端部的电极焊盘33、34分别进行电连接。并且，在支承基板10上形成有多个孔部H。
在具有悬挂基板1的未图示的硬盘装置中，在对磁盘写入信息时，电流在一对写入用布线图案W 1、W2中流动。另外，在从磁盘读取信息时，电流在一对读取用布线图案R 1、R2中流动。
接着，详细说明悬挂基板1的写入用布线图案W1、W2、读取用布线图案R1、R2和写入用布线图案W1、W2及读取用布线图案R1、R2的周边部分。图2是图1的悬挂基板1的A－A线剖视图。
如图2所示，在支承基板10之上形成有例如由聚酰亚胺构成的绝缘层41。写入用布线图案W1、W2及读取用布线图案R1、R2隔着间隔平行地形成在绝缘层41之上。
在本实施方式中，写入用布线图案W1与写入用布线图案W2构成一对信号线路对。另外，读取用布线图案R1与读取用布线图案R2构成一对信号线路对。在绝缘层41之上，以将写入用布线图案W1、W2及读取用布线图案R1、R2覆盖的方式形成有例如由聚酰亚胺构成的覆盖层43。
如以下说明那样，在图1的支承基板10的位于电极焊盘21～24、31～34的下方的区域中分别形成开口部。
（2）电极焊盘的下方的开口部的第一形成例
图3是表示电极焊盘31～34的下方的开口部的第一形成例的悬挂基板1的剖视图。图4是图3的悬挂基板1的仰视图。图3是图1的悬挂基板1的B－B线剖视图。
如图3所示，在支承基板10之上形成有绝缘层41。在绝缘层41之上等间隔地形成有矩形的电极焊盘31～34。电极焊盘31～34分别与图2的写入用布线图案W 1、W2及读取用布线图案R 1、R2连接。以电极焊盘31～34的上表面自绝缘层41暴露的方式在绝缘层41之上形成有覆盖层43。
将支承基板10的与多个电极焊盘31～34重叠的区域内的一部分去除。由此，在支承基板10的与多个电极焊盘31～34重叠的区域中形成多个开口部10h。由此，绝缘层41的一部分暴露到开口部10h内。
在图4的例子中，各开口部10h具有矩形的形状。各开口部10h在悬挂基板1的宽度方向上的宽度L3小于所对应的电极焊盘31～34的宽度L1。各开口部10h在悬挂基板1的长边方向上的宽度L4小于所对应的电极焊盘31～34的宽度L2。
各电极焊盘31～34的宽度L 1例如是50μm～500μm（本文中～包括端点值）。各电极焊盘31～34的宽度L2例如是50μm～500μm。相邻的电极焊盘31、32之间的间隔S、相邻的电极焊盘32、33之间的间隔S以及相邻的电极焊盘33、34之间的间隔S例如是50μm～500μm。各开口部10h的宽度L3例如是20μm～200μm。各开口部10h的宽度L4例如是20μm～200μm。
（3）电极焊盘的下方的开口部的第二形成例
图5是表示电极焊盘31～34的下方的开口部10h的第二形成例的悬挂基板1的剖视图。图6是图5的悬挂基板1的仰视图。
如图5和图6所示，不将支承基板10的与电极焊盘31、32重叠的区域去除。由此，不在支承基板10的与电极焊盘31、32重叠的区域中形成开口部10h。另一方面，将支承基板10的与电极焊盘33、34重叠的区域的一部分去除。由此，在支承基板10的与电极焊盘33、34重叠的区域中分别形成一个面积相同的开口部10h。
以下，将开口部10h的与各电极焊盘31～34重叠的面积除以支承基板10的与各电极焊盘31～34重叠的区域的面积（各电极焊盘31～34的面积）而得到的值称作开口部10h的开口率。
在图5和图6的悬挂基板1中，在支承基板10的与电极焊盘31、32重叠的区域中不形成开口部10h，而在支承基板10的与电极焊盘33、34重叠的区域中形成开口部10h。在该情况下，与各电极焊盘31、32对应的开口部10h的开口率为0。因而，与各电极焊盘33、34对应的开口部10h的开口率大于与各电极焊盘31、32对应的开口部10h的开口率。由此，能够使与读取用布线图案R 1、R2连接的电极焊盘33、34的特性阻抗高于与写入用布线图案W 1、W2连接的电极焊盘31、32的特性阻抗。
（4）电极焊盘的下方的开口部的第三形成例
图7是表示电极焊盘31～34的下方的开口部10h的第三形成例的悬挂基板1的剖视图。图8是图7的悬挂基板1的仰视图。
如图7和图8所示，将支承基板10的与多个电极焊盘31～34重叠的区域的一部分去除。在本例子中，在支承基板10的与多个电极焊盘31～34重叠的区域中分别形成一个开口部10h。在本例子中，与电极焊盘33、34对应的开口部10h的宽度L5大于与电极焊盘31、32对应的开口部10h的宽度L3，且小于电极焊盘33、34的宽度L1。另外，与电极焊盘33、34对应的开口部10h的宽度L6大于与电极焊盘31、32对应的开口部10h的宽度L4，且小于电极焊盘33、34的宽度L2。在该情况下，与电极焊盘33、34对应的开口部10h的面积大于与电极焊盘31、32对应的开口部10h的面积。因而，与各电极焊盘33、34对应的开口部10h的开口率大于与各电极焊盘31、32对应的开口部10h的开口率。
这样，在图7和图8的悬挂基板1中，在支承基板10的与多个电极焊盘31～34重叠的区域中形成开口部10h。由此，与没有形成开口部10h的情况相比，能够提高多个电极焊盘31～34的特性阻抗。另外，与电极焊盘33、34对应的开口部10h的开口率大于与电极焊盘31、32对应的开口部10h的开口率。由此，能够使与读取用布线图案R1、R2连接的电极焊盘33、34的特性阻抗高于与写入用布线图案W1、W2连接的电极焊盘31、32的特性阻抗。
（5）电极焊盘的下方的开口部的第四形成例
图9是表示电极焊盘31～34的下方的开口部10h的第四形成例的悬挂基板1的剖视图。图10是图9的悬挂基板1的仰视图。
如图9和图10所示，在支承基板10的与各个电极焊盘31、32重叠的区域中形成面积相同的一个开口部10h。另一方面，在支承基板10的与各个电极焊盘33、34重叠的区域中形成面积相同的多个开口部10h。另外，在支承基板10的与电极焊盘33、34重叠的区域中形成的多个开口部10h各自的面积和在支承基板10的与电极焊盘31、32重叠的区域中形成的一个开口部10h的面积相等。与电极焊盘33、34对应的开口部10h的数量（在图10的例子中是9个）多于与电极焊盘31、32对应的开口部10h的数量（在图10的例子中是1个）。
在本例子中，以多个开口部10h的一部分位于支承基板10的与电极焊盘33、34重叠的区域的外侧的方式配置多个开口部10h。在与电极焊盘33对应的9个开口部10h中，除中心的开口部10h之外的8个开口部10h与电极焊盘33局部重叠。同样，在与电极焊盘34对应的9个开口部10h中，除中心的开口部10h之外的8个开口部10h与电极焊盘34局部重叠。
在该情况下，通过将与电极焊盘33对应多个开口部10h中的与电极焊盘33重叠的部分的总面积除以电极焊盘33的面积，得到与电极焊盘33对应的开口部10h的开口率。同样，通过将与电极焊盘34对应多个开口部10h中的与电极焊盘34重叠的部分的总面积除以电极焊盘34的面积，得到与电极焊盘34对应的开口部10h的开口率。在本例子中，与电极焊盘33、34对应的开口部10h的开口率大于与电极焊盘31、32对应的开口部10h的开口率。
如此，在图9和图10的悬挂基板1中，在支承基板10的与多个电极焊盘31～34重叠的区域中形成开口部10h。由此，与没有形成开口部10h的情况相比，能够提高多个电极焊盘31～34的特性阻抗。另外，与电极焊盘33、34对应的开口部10h的开口率大于与电极焊盘31、32对应的开口部10h的开口率。由此，能够使与读取用布线图案R 1、R2连接的电极焊盘33、34的特性阻抗高于与写入用布线图案W 1、W2连接的电极焊盘31、32的特性阻抗。
（6）电极焊盘的下方的开口部的第五形成例
图11是表示电极焊盘31～34的下方的开口部10h的第五形成例的悬挂基板1的剖视图。图12是图11的悬挂基板1的仰视图。
如图11和图12所示，在支承基板10的与多个电极焊盘31～34中的每一个电极焊盘重叠的区域中形成面积相同的多个开口部10h。在支承基板10的与电极焊盘33、34重叠的区域中形成的开口部10h的数量（在图12的例子中是9个）多于在支承基板10的与电极焊盘31、32重叠的区域中形成的开口部10h的数量（在图12的例子中是4个）。
另外，与各个电极焊盘31、32对应的4个开口部10h在整体上与各个电极焊盘31、32重叠。与各个电极焊盘33、34对应的多个开口部10h的一部分以位于支承基板10的与电极焊盘33、34重叠的区域的外侧的方式配置。在与各个电极焊盘33、34对应的9个开口部10h中，除中心的开口部10h之外的8个开口部10h与各个电极焊盘33、34局部重叠。在本例子中，与电极焊盘33、34对应的开口部10h的开口率大于与电极焊盘31、32对应的开口部10h的开口率。
这样，在图11和图12的悬挂基板1中，在支承基板10的与多个电极焊盘31～34重叠的区域中形成开口部10h。由此，与没有形成开口部10h的情况相比，能够提高多个电极焊盘31～34的特性阻抗。另外，与电极焊盘33、34对应的开口部10h的开口率大于与电极焊盘31、32对应的开口部10h的开口率。由此，能够使与读取用布线图案R 1、R2连接的电极焊盘33、34的特性阻抗高于与写入用布线图案W 1、W2连接的电极焊盘31、32的特性阻抗。
（7）悬挂基板的制造方法
说明图1的悬挂基板1的制造工序。图13～图18是表示图1的悬挂基板1的制造工序的示意性工序剖视图。图13的（a）～图17的（b）的上部分和图18的上部分表示图1的悬挂基板1的A－A线剖视图。图13的（a）～图17的（b）的下部分和图18的下部分表示图1的悬挂基板1的B－B线向视剖视图。在本例子中，说明关于开口部10h的第一形成例的悬挂基板1的制造工序，关于开口部10h的第二形成例～第五形成例的悬挂基板1的制造工序也与关于开口部10h的第一形成例的悬挂基板1的制造工序相同。
首先，如图13的（a）所示，在由不锈钢构成的支承基板10之上涂敷感光性聚酰亚胺树脂前体41p。支承基板10的厚度例如是10μm～50μm。接着，如图13的（b）所示，在曝光机中，隔着规定的掩模对支承基板10上的感光性聚酰亚胺树脂前体41p照射200mJ/cm2～700mJ/cm2的紫外线。由此，形成由聚酰亚胺构成的绝缘层41。绝缘层41的厚度例如是8μm～15μm。
然后，如图14的（a）所示，在支承基板10之上和绝缘层41之上，通过连续溅射铬和铜来依次形成例如厚度是 的铬膜17和例如厚度是且具有0.6Ω/□以下的薄层电阻的镀铜基底13。另外，如图14的（b）所示，在镀铜基底13上形成具有规定的图案的电镀用的抗蚀剂14。
接着，如图15的（a）所示，在镀铜基底13之上，利用铜的电解镀来形成镀铜层15。接着，如图15的（b）所示，在去除抗蚀剂14之后，通过利用碱性处理液进行蚀刻来去除镀铜基底13的暴露部分和镀铜基底13的暴露部分之下的铬膜17的部分。此处，在图中上部分的剖视图中，利用残存在绝缘层41之上的铬膜17、镀铜基底13和镀铜层15来形成写入用布线图案W1、W2和读取用布线图案R1、R2。
写入用布线图案W1、W2和读取用布线图案R1、R2的厚度例如是6μm～18μm。另外，写入用布线图案W1、W2和读取用布线图案R1、R2的宽度例如是8μm～50μm。并且，写入用布线图案W1、W2之间的间隔和读取用布线图案R 1、R2之间的间隔例如是8μm～20μm。
接着，利用镍的非电解电镀在支承基板10之上和镀铜层15之上形成例如厚度为0.05μm～0.1μm的未图示的镍膜。设置该镍膜的目的在于提高镀铜层15与在以后的工序形成的覆盖层43间的密合性并防止铜的迁移（migration）。
接着，通过在镍膜之上和绝缘层41之上涂敷感光性聚酰亚胺树脂前体，并依次进行曝光处理、加热处理、显影处理和加热固化处理，如图16的（a）所示，在绝缘层41之上和镍膜之上形成由聚酰亚胺构成的覆盖层43。覆盖层43的厚度例如是2μm～10μm。覆盖层43在与图1的电极焊盘21～24和电极焊盘31～34的形成位置对应的部位具有开口部43h。
接着，在对暴露到覆盖层43的开口部43h内的镀铜层15之上的未图示的镍膜进行剥离之后，如图16的（b）所示，在覆盖层43的开口部43h内，利用电解镀形成例如厚度是1μm～5μm的镍膜16和例如厚度是1μm～5μm的镀金层19。由此，如图中下部分的剖视图所示，由铬膜17、镀铜基底13、镀铜层15、镍膜16和镀金层19形成电极焊盘31～34。
接着，如图17的（a）所示，在支承基板10的与电极焊盘31～34重叠的区域的一部分形成具有开口的抗蚀剂18。接着，如图17的（b）所示，通过使用氯化铁溶液和氯化铜溶液对支承基板10进行蚀刻，在支承基板10上形成开口部10h。然后，如图18所示，通过去除抗蚀剂18，完成悬挂基板1。
（8）效果
在上述实施方式的悬挂基板1中，在支承基板10的与多个电极焊盘31～34重叠的区域中选择性地形成有一个或者多个开口部10h。在该情况下，选择性地使多个电极焊盘31～34的电容成分减小。由此，与没有形成开口部10h的情况相比，能够提高多个电极焊盘31～34的特性阻抗。另外，通过调整支承基板10的开口部10h的开口率，能够对多个电极焊盘31～34中的每一个电极焊盘的特性阻抗任意地进行调整。特别是，通过使与电极焊盘33、34对应的开口部10h的开口率大于与电极焊盘31、32对应的开口部10h的开口率，能够使与读取用布线图案R1、R2连接的电极焊盘33、34的特性阻抗高于与写入用布线图案W1、W2连接的电极焊盘31、32的特性阻抗。
（9）其他实施方式
（9－1）在上述实施方式中，通过将支承基板10的与多个电极焊盘31～34重叠的区域去除来调整多个电极焊盘31～34的特性阻抗，但并不限定于此。也可以通过将支承基板10的与多个电极焊盘21～24重叠的区域去除，以与图3～图12所示的方法相同的方法在支承基板10的与电极焊盘21～24重叠的区域中形成开口部10h。由此，能够任意调整多个电极焊盘21～24的特性阻抗。
（9－2）在上述实施方式中，开口部10h为矩形，但并不限定于此。开口部10h也可以为圆形、椭圆形、菱形、多边形或其他形状。
（10）权利要求的各构成要素与实施方式的各部分之间的对应关系
以下，说明权利要求的各构成要素与实施方式的各部分之间的对应的例子，但本发明并不限于下述例子。
在上述实施方式中，悬挂基板1是布线电路基板的例子，支承基板10是支承基板的例子，绝缘层41是第一绝缘层的例子，覆盖层43是第二绝缘层的例子。写入用布线图案W 1、W2和读取用布线图案R 1、R2是布线图案的例子，电极焊盘31、32是连接端子部或第一连接端子的例子，电极焊盘33、34是连接端子部或第二连接端子的例子，开口部10h是开口部或第一开口部或第二开口部的例子。
作为权利要求的各构成要素，能够使用具有权利要求所述的结构或功能的其他各种要素。
（11）实施例
（11－1）悬挂基板
在以下的实施例1～14和比较例1中，对于支承基板10的开口部10h的开口率不同的多个悬挂基板1，评价了电极焊盘31、32的特性阻抗。
图19是表示实施例1～14和比较例1的悬挂基板1的立体图。如图19所示，实施例1～14和比较例1的悬挂基板1与挠性布线电路基板（以下，称作FPC基板）5连接。
另外，在图19和后述的图20～图22中，示出了FPC基板5与悬挂基板1垂直地连接的状态，但是FP C基板5既可以与悬挂基板1水平地连接，也可以以其他角度与悬挂基板1连接。
实施例1～14和比较例1的悬挂基板1包括长条状的支承基板10、绝缘层41、电极焊盘31、32和写入用布线图案W1、W2。电极焊盘31、32和写入用布线图案W1、W2隔着绝缘层41形成在支承基板10之上。电极焊盘31、32隔开间隔地配置在支承基板10的长边方向的一端部。写入用布线图案W1、W2以沿着支承基板10的长边方向延伸的方式平行配置。电极焊盘31、32分别呈一体地形成在写入用布线图案W1、W2的端部。
FPC基板5包括长条状的绝缘层50、电极焊盘51、52和布线图案53、54。电极焊盘51、52和布线图案53、54形成在绝缘层50之上。电极焊盘51、52隔开间隔地配置在绝缘层50的长边方向的一端部。布线图案53、54以沿着绝缘层50的长边方向延伸的方式平行配置。电极焊盘51、52分别与布线图案53、54成一体地形成在布线图案53、54的端部。
利用焊锡对悬挂基板1的电极焊盘31、32与FPC基板5的电极焊盘51、52分别进行电连接。图20、图21和图22是悬挂基板1与FP C基板5的连接部的放大图。如图20所示，各电极焊盘31、32在悬挂基板1的宽度方向上的宽度L 1是300μm。各电极焊盘31、32在悬挂基板1的长边方向的宽度L2是700μm。电极焊盘31、32之间的间隔S是250μm。
各写入用布线图案W 1、W2在悬挂基板1的宽度方向上的宽度是120μm。写入用布线图案W 1、W2之间的间隔是15μm。各写入用布线图案W1、W2的特性阻抗是43Ω。各布线图案53、54在FPC基板5的宽度方向上的宽度是235μm。布线图案53、54之间的间隔是40μm。各布线图案53、54的特性阻抗是42Ω。
在实施例1～7的悬挂基板1中，如图21所示，在支承基板10的与电极焊盘31、32重叠的区域中分别形成有一个开口部10h。通过对在支承基板10上形成的开口部10h的面积进行调整，调整了开口部10h的开口率。实施例1～7的悬挂基板1的开口部10h的开口率分别是18.67％、32.33％、56.14％、79.48％、91.86％、99.00％和100.00％。
在实施例8～14的悬挂基板1中，如图22所示，在支承基板10的与电极焊盘31、32重叠的区域中分别形成有面积相同的多个开口部10h。通过对在支承基板10上形成的开口部10h的数量进行调整，调整了开口部10h的开口率。实施例8～14的悬挂基板1的开口部10h的开口率分别是18.67％、32.33％、56.14％、79.48％、91.86％、99.00％和100.00％。
在比较例1的悬挂基板1中，在支承基板10上没有形成开口部10h。即，比较例1的悬挂基板1的开口部10h的开口率是0％。
（11－2）特性阻抗
对于实施例1～14和比较例1的悬挂基板1，通过进行模拟求出了电极焊盘31、32的特性阻抗。将该结果表示在表1中。
[表1]
开口率[％] 特性阻抗[Ω]
实施例1 18.67 31.96
实施例2 32.33 32.80
实施例3 56.14 35.39
实施例4 79.48 40.08
实施例5 91.86 48.43
实施例6 99.00 53.06
实施例7 100.00 64.07
实施例8 18.67 31.96
实施例9 32.33 32.80
实施例10 56.14 35.39
实施例11 79.48 40.08
实施例12 91.86 48.43
实施例13 99.00 53.06
实施例14 100.00 64.07
比较例1 0.00 30.50
如表1所示，实施例1～7的电极焊盘31、32的特性阻抗分别是31.96Ω、32.80Ω、35.39Ω、40.08Ω、48.43Ω、53.06Ω和64.07Ω。实施例8～14的电极焊盘31、32的特性阻抗分别是31.96Ω、32.80Ω、35.39Ω、40.08Ω、48.43Ω、53.06Ω和64.07Ω。比较例1的电极焊盘31、32的特性阻抗是30.50Ω。
根据实施例1～14和比较率1的结果确认了：通过在支承基板10的与电极焊盘31、32重叠的区域中形成开口部10h，能够使电极焊盘31、32的特性阻抗增加。另外，根据实施例1～14的结果确认了：随着开口部10h的开口率的增加，特性阻抗增加。并且，根据实施例1～7和实施例8～14的结果确认了：即使开口部10h的形成在支承基板10的与电极焊盘31、32重叠的区域中的面积或数量不同，若开口部10h的开口率相等，则电极焊盘31、32的特性阻抗也相等。

Claims (4)

1.一种布线电路基板，其能够与外部电路进行电连接，其中，
该布线电路基板包括：
支承基板，其由导电材料形成；
第一绝缘层，其形成在上述支承基板之上；
多个布线图案，其形成在上述第一绝缘层之上；
多个连接端子部，其分别形成在上述第一绝缘层之上的上述多个布线图案的一部分上，并能够与上述外部电路进行电连接，
以与上述多个连接端子部中的一个或多个连接端子部局部重叠的方式，在上述支承基板上形成有一个或多个开口部，
上述多个连接端子部包括第一连接端子部和第二连接端子部，
上述一个或多个开口部包括：与上述第一连接端子部局部重叠的一个或多个第一开口部；与上述第二连接端子部局部重叠的一个或多个第二开口部，
在将上述开口部的与各上述连接端子部重叠的面积和该连接端子部的面积间的比率定义为开口率的情况下，使上述一个或多个第一开口部的开口率小于上述一个或多个第二开口部的开口率，以使上述第一连接端子部的特性阻抗小于上述第二连接端子部的特性阻抗。
2.根据权利要求1所述的布线电路基板，其中，
上述一个或多个第一开口部的与上述第一连接端子部重叠的总面积和上述一个或多个第二开口部的与第二连接端子部重叠的总面积不同。
3.根据权利要求1所述的布线电路基板，其中，
该布线电路基板还包括第二绝缘层，该第二绝缘层以覆盖上述多个布线图案并使上述多个连接端子部的表面暴露的方式形成在上述第一绝缘层之上。
4.一种布线电路基板的制造方法，其用于制造能够与外部电路进行电连接的布线电路基板，其中，
该制造方法包括以下步骤：
准备由导电性的支承基板与绝缘层层叠而成的层叠结构；
在上述绝缘层之上形成多个布线图案并在上述多个布线图案的一部分上形成能够分别与上述外部电路进行电连接的多个连接端子部；
以与上述多个连接端子部中的一个或多个连接端子部局部重叠的方式在上述支承基板上形成一个或多个开口部，
上述多个连接端子部包括第一连接端子部和第二连接端子部，
上述一个或多个开口部包括：与上述第一连接端子部局部重叠的一个或多个第一开口部；与上述第二连接端子部局部重叠的一个或多个第二开口部，
在将上述开口部的与各上述连接端子部重叠的面积和该连接端子部的面积间的比率定义为开口率的情况下，通过调整上述支承基板的各开口部的开口率，对多个连接端子部中的每一个连接端子部的特性阻抗任意地进行调整。
CN201210137973.0A 2011-05-06 2012-05-04 布线电路基板及其制造方法 Active CN102833943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011103608A JP5762119B2 (ja) 2011-05-06 2011-05-06 回路付きサスペンション基板およびその製造方法
JP2011-103608 2011-05-06

Publications (2)

Publication Number Publication Date
CN102833943A CN102833943A (zh) 2012-12-19
CN102833943B true CN102833943B (zh) 2017-08-08

Family

ID=47089475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210137973.0A Active CN102833943B (zh) 2011-05-06 2012-05-04 布线电路基板及其制造方法

Country Status (3)

Country Link
US (1) US8802994B2 (zh)
JP (1) JP5762119B2 (zh)
CN (1) CN102833943B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885299B1 (en) 2010-05-24 2014-11-11 Hutchinson Technology Incorporated Low resistance ground joints for dual stage actuation disk drive suspensions
US8896968B2 (en) 2012-10-10 2014-11-25 Hutchinson Technology Incorporated Co-located gimbal-based dual stage actuation disk drive suspensions with dampers
US8891206B2 (en) 2012-12-17 2014-11-18 Hutchinson Technology Incorporated Co-located gimbal-based dual stage actuation disk drive suspensions with motor stiffener
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
US8896969B1 (en) 2013-05-23 2014-11-25 Hutchinson Technology Incorporated Two-motor co-located gimbal-based dual stage actuation disk drive suspensions with motor stiffeners
US8717712B1 (en) 2013-07-15 2014-05-06 Hutchinson Technology Incorporated Disk drive suspension assembly having a partially flangeless load point dimple
US8896970B1 (en) 2013-12-31 2014-11-25 Hutchinson Technology Incorporated Balanced co-located gimbal-based dual stage actuation disk drive suspensions
US8867173B1 (en) * 2014-01-03 2014-10-21 Hutchinson Technology Incorporated Balanced multi-trace transmission in a hard disk drive flexure
US8928335B1 (en) 2014-01-24 2015-01-06 Hutchinson Technology Incorporated Stepped impedance flexure design in a hard disk drive
JP6497853B2 (ja) 2014-06-30 2019-04-10 日東電工株式会社 配線回路基板およびその製造方法
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
US9318136B1 (en) 2014-12-22 2016-04-19 Hutchinson Technology Incorporated Multilayer disk drive motors having out-of-plane bending
US9296188B1 (en) 2015-02-17 2016-03-29 Hutchinson Technology Incorporated Partial curing of a microactuator mounting adhesive in a disk drive suspension
JP6427063B2 (ja) * 2015-04-24 2018-11-21 日本発條株式会社 薄板配線基板及びその製造方法
JP6689294B2 (ja) 2015-06-30 2020-04-28 ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 金誘電体接合部の信頼性を向上させたディスクドライブヘッドサスペンション構造
US9940957B2 (en) 2015-07-31 2018-04-10 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
US9646638B1 (en) 2016-05-12 2017-05-09 Hutchinson Technology Incorporated Co-located gimbal-based DSA disk drive suspension with traces routed around slider pad
CN108124375A (zh) * 2016-11-30 2018-06-05 南宁富桂精密工业有限公司 克服传输线相位差的方法及其传输线布线结构
TWI615926B (zh) * 2017-08-22 2018-02-21 矽品精密工業股份有限公司 電子封裝件及其製法
KR20230133292A (ko) 2021-01-19 2023-09-19 닛토덴코 가부시키가이샤 배선 회로 기판
JP7204856B2 (ja) * 2021-01-19 2023-01-16 日東電工株式会社 配線回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574026A (zh) * 2003-06-03 2005-02-02 日东电工株式会社 布线电路板
CN1256719C (zh) * 1999-11-19 2006-05-17 日东电工株式会社 带电路的悬挂板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
US5796552A (en) * 1996-10-03 1998-08-18 Quantum Corporation Suspension with biaxially shielded conductor trace array
US6480359B1 (en) * 2000-05-09 2002-11-12 3M Innovative Properties Company Hard disk drive suspension with integral flexible circuit
JP2002344148A (ja) * 2001-05-11 2002-11-29 Nec Corp プリント配線基板
JP4455301B2 (ja) 2004-12-07 2010-04-21 日東電工株式会社 配線回路基板およびその接続構造
JP2009016610A (ja) * 2007-07-05 2009-01-22 Nitto Denko Corp 配線回路基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1256719C (zh) * 1999-11-19 2006-05-17 日东电工株式会社 带电路的悬挂板
CN1574026A (zh) * 2003-06-03 2005-02-02 日东电工株式会社 布线电路板

Also Published As

Publication number Publication date
US20120279757A1 (en) 2012-11-08
US8802994B2 (en) 2014-08-12
CN102833943A (zh) 2012-12-19
JP5762119B2 (ja) 2015-08-12
JP2012235013A (ja) 2012-11-29

Similar Documents

Publication Publication Date Title
CN102833943B (zh) 布线电路基板及其制造方法
CN100392725C (zh) 带电路的悬浮支架基板的制造方法
US20090151994A1 (en) Wired circuit board
CN103906351B (zh) 带电路的悬挂基板和其制造方法
CN106605454B (zh) 多层柔性印刷线路板及其制造方法
US8664535B2 (en) Wired circuit board
US3786172A (en) Printed circuit board method and apparatus
CN1741136B (zh) 线路板
CN103813628B (zh) 带电路的悬挂基板集合体板及其制造方法
US7569773B2 (en) Wired circuit board
US7659605B2 (en) COF board
CN103096614B (zh) 布线电路基板
CN101115349A (zh) 布线电路基板
CN1976556B (zh) 配线电路基板
CN105282964B (zh) 配线电路基板和其制造方法
CN107801294A (zh) 布线电路基板及其制造方法
CN107278014A (zh) 配线电路基板及其制造方法
CN104112454B (zh) 带电路的悬挂基板、带电路的悬挂基板集合体板以及它们的制造方法
CN101499453A (zh) 配线电路基板及其制造方法
JP3442403B2 (ja) 電気絶縁性支持体上に金属導体路パターンを形成させる方法
CN105939571A (zh) 配线电路基板及其制造方法
US3850711A (en) Method of forming printed circuit
CN101340773B (zh) 布线电路基板及其制造方法
JP5174785B2 (ja) 配線回路基板
CN104247583B (zh) 多层配线基板及其制造方法以及探针卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant