CN107492547B - 半导体器件和通信电路 - Google Patents

半导体器件和通信电路 Download PDF

Info

Publication number
CN107492547B
CN107492547B CN201710422664.0A CN201710422664A CN107492547B CN 107492547 B CN107492547 B CN 107492547B CN 201710422664 A CN201710422664 A CN 201710422664A CN 107492547 B CN107492547 B CN 107492547B
Authority
CN
China
Prior art keywords
circuit
inductor
semiconductor device
communication
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710422664.0A
Other languages
English (en)
Other versions
CN107492547A (zh
Inventor
内田慎一
藏本贵文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107492547A publication Critical patent/CN107492547A/zh
Application granted granted Critical
Publication of CN107492547B publication Critical patent/CN107492547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0072—Frequency hopping and enabling of rapid frequency changes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Transceivers (AREA)

Abstract

本发明涉及半导体器件和通信电路。提供了一种能够降低在电感器中产生的噪声的影响的半导体器件和通信电路。根据实施例的半导体器件(100)包括：衬底(101)；第一电路(131)，该第一电路(131)被设置在衬底(101)的第一区域(110)中；第二电路(132)，该第二电路(132)被设置在衬底(101)的第二区域(120)中，第二电路(132)可被配置为与第一电路(131)选择性地操作；第一电感器(113)，该第一电感器(113)设置在第二区域(120)中并与第一电路(131)相连；以及第二电感器(123)，该第二电感器(123)设置在第一区域(110)中并与第二电路(132)相连。

Description

半导体器件和通信电路
技术领域
本发明涉及一种半导体器件和通信电路。
背景技术
日本未审专利申请公开No.2005-6153公开了一种包括两个螺旋电感器的电压控制的振荡器。在日本未审专利申请公开No.2005-6153中所公开的电压控制的振荡器中，将螺旋电感器设置在衬底的表面上。具体地说，将螺旋电感器设置在最上布线层上。
发明内容
然而，本发明人发现了以下问题。在日本未审专利申请公开No.2005-6153中所公开的电压控制的振荡器中，由CMOS(互补金属氧化物半导体)所形成的可变电容器和负电阻部分被设置在电感器之正下方。因此在电感器中产生的反电动势电流可能会作为噪声而影响负电阻部分。在高速和高频电路的情况下，尤其是，电容性阻抗小。因此，存在噪声易于传播的问题。如上所述，存在在日本未审专利申请公开No.2005-6153中所公开的电路配置容易受到在电感器中产生的噪声影响的问题。
从以下说明书和附图中的描述中可更显而易见地得知其它目的和新颖特征。
根据一个实施例，半导体器件包括：第一电感器；第二电感器；以及与第二电感器相连的第二电路，该第二电路被设置成在平面图中相对于第一电感器而偏移。
根据上述实施例，可以降低在电感器中产生的噪声的影响。
附图说明
从以下结合附图对某些实施例的描述可以更显而易见地得知上述及其它方面、优点、以及特征，在附图中：
图1是示出了根据第一实施例的半导体器件的配置的平面图；
图2是示出了根据第一实施例的半导体器件的配置的横截面；
图3示出了其中设置有根据实施例的半导体器件的通信电路的配置；
图4是示出了包括半导体器件的LNA的示例的电路图；
图5是示出了包括半导体器件的PA的示例的电路图；
图6是示出了根据第二实施例的半导体器件的配置的平面图；
图7是示出了根据第二实施例的半导体器件的配置的横截面；
图8是示出了根据第三实施例的半导体器件的配置的横截面；
图9是示出了半导体器件的遮蔽图案的示例的平面图；
图10是示出了半导体器件的遮蔽图案的示例的平面图；
图11是根据第四实施例的通信电路的电路配置；
图12是用于说明图11所示的通信电路的发送模式的操作的示意图；
图13是用于说明图11所示的通信电路的接收模式的操作的示意图；
图14示意性地示出了根据第五实施例的通信电路的配置；
图15示出了第一振荡器的电路配置的示例；
图16示出了第二振荡器的电路配置的示例；
图17是示出了根据第六实施例的半导体器件的配置的平面图；
图18示出了其中设置有根据第六实施例的半导体器件的通信电路的配置；以及
图19是示出了根据修改例的通信电路的配置的方框图。
具体实施方式
为了使说明变得清楚，可以适当地部分省略并简化以下描述和附图。此外，在附图中被示为用于执行各种处理的功能块的每个单元可是由诸如CPU、存储器、以及其它类型的电路这样的硬件来实现的或者可以是由诸如加载到存储器中的程序这样的软件来实现的。因此，本领域技术人员将理解的是这些功能块可以是由硬件单独地实现的、由软件单独地实现的、或者由其组合实现的。也就是说，它们既不局限于硬件也不局限于软件。应该注意的是在整个附图中向相同部件分配相同符号并且根据需要省略重复的说明。
可利用任何类型的非暂时性计算机可读介质存储程序并将其提供给计算机。非暂时性计算机可读介质包括任何类型的有形存储介质。非暂时计算机可读介质的示例包括磁存储介质(诸如软盘、磁带、硬盘驱动器等)、光磁存储介质(例如磁光盘)、CD-ROM(致密盘只读存储器)、CD-R(可记录致密盘)、CD-R/W(可重写致密盘)、以及半导体存储器(例如掩模ROM、PROM(可编程ROM)、EPROM(可擦除PROM)、闪存ROM、RAM(随机存取存储器)等)。可以利用任何类型的非暂时性计算机可读介质将程序提供给计算机。暂时性计算机可读介质的示例包括电信号、光信号、以及电磁波。暂时性计算机可读介质可通过有线通信线路(例如电线和光纤)或无线通信线路将程序提供给计算机。
第一实施例
(半导体器件的配置)
参考图1和图2，对根据该实施例的半导体器件的配置进行说明。图1是示出了半导体器件100的配置的平面图。图2是沿着图1中的线II-II所截取的横截面图。如图1和图2所示，半导体器件100包括衬底101、第一电感器113、第二电感器123、以及端子141。应该注意的是在图2中，将与衬底101相垂直的方向定义为Z方向。半导体器件100是包括多个电感器的半导体芯片。如图1所示，将与衬底101相平行的平面定义为XY平面。X、Y、以及Z方向彼此正交。
如图1所示，衬底101具有其侧在X和Y方向延伸的矩形形状。衬底101是诸如Si衬底这样的半导体衬底。衬底101包括第一区域110和第二区域120。第一和第二区域110和120中的每一个是其中形成了诸如晶体管这样的半导体电路的电路形成区域。
第一和第二区域110和120在XY平面图中(即在XY平面上)彼此偏移(即移位)。也就是说，第一和第二区域110和120在XY平面图中不重叠。虽然第一和第二区域110和120的每一个具有矩形形状，但是第一和第二区域110和120在XY平面上的形状不局限于任何特定形状。第一和第二区域110和120在X方向上被布置成彼此相邻。
第二电感器123设置在第一区域110中。第二电感器123与设置在第二区域120中的第二电路132相连。也就是说，通过设置在第二区域120中的第二电路132将电流提供给第二电感器123。按照这种方式，第二电感器123进行操作。第一电感器113设置在第二区域120中。第一电感器113与设置在第一区域110中的第一电路131相连。也就是说，通过设置在第一区域110中的第一电路131将电流提供给第一电感器113。按照这种方式，第一电感器113进行操作。第一和第二电感器113和123的每一个是由在XY平面中螺旋缠绕的布线图案形成的。
端子141被设置在其在Y方向上位于负侧的衬底101的端部中。在图1中，在X方向上布置了6个端子。端子141是来自/送至第一和第二电路的接收/输出信号的输入/输出端子。此外，可以通过端子141提供流经第一和第二电感器113和123的电流。
第一和第二电路131和132被设置在衬底101之上。第一电路131形成于第一区域110之内。第二电路132形成于第二区域120之内。第一和第二电路131和132的每一个是其包括CMOS晶体管102和电容器(在图2中未示出)的半导体电路。
此外，在CMOS晶体管102之上形成了多个布线层103至107。它们与第一电路131的部件相连。类似地，多个布线层103至107与第二电路132的部件相连。
虽然在图2中在CMOS晶体管102之上设置了5个布线层103至107，但是布线层的数量并不局限于任何特定数量。布线层103至107包括布线以及形成为覆盖布线的层间绝缘膜。例如，布线层103包括布线103c和层间绝缘膜103d。此外，层间绝缘膜103d覆盖布线103c。类似地，布线层104至107分别包括布线104c至107c并且分别包括层间绝缘膜104d至107d。此外，布线层103c至107c通过通孔(即贯通孔)109彼此相连。也就是说，半导体器件100包括用于使布线层103c与107c彼此连接的通孔109。
第二电感器123和第一电感器113主要是由为最上布线层的布线层107形成的。此外，第二电感器123通过下述布线105c与第二电路132相连，所述布线105c被形成为从第一区域110延伸到第二区域120。第一电感器113通过下述布线106c与第一电路131相连，所述布线106c被形成为从第二区域120延伸到第一区域110。应该注意的是虽然从第一区域110延伸到第二区域120的布线105c和106c分别被设置在布线层105和106中，但是它们可以被设置在布线层103至107的任何一个中。此外，被设置在第一与第二区域110和120之间的布线可以被形成于两个或更多布线层之上。
如上所述，在XY平面图中，第一电路131和第二电感器123彼此重叠，并且第二电路132和第一电感器113彼此重叠。换句话说，在XY平面图中，第二电感器123和第二电路132彼此不重叠，并且第一电感器113和第一电路131彼此不重叠。
应当注意的是，第一和第二电路131和132以选择性的方式进行操作。当第一电路131不在操作中时第二电路132进行操作。此外，当第二电路132不在操作中时第一电路131进行操作。换句话说，第一和第二电路131和132不能同时操作。
第一电路131与第一电感器113相连。第二电路132与第二电感器123相连。因此，当第一电路131在操作中时将电流提供给第一电感器113。当第二电路132在操作中时将电流提供给第二电感器123。换句话说，当第一电路131在操作中时不向第二电感器123提供电流。当第二电路132在操作中时不向第一电感器113提供电流。
第一电路131被设置在第二电感器123之下正下方，并且被设置为在XY平面图中相对于第一电感器113而偏移。第二电感器123比第一电感器113更靠近第一电路131。应当注意的是，当第一电路131在操作中时向第一电感器113提供电流，而不向第二电感器123提供电流。
根据上述半导体器件，当第一电路131在操作中时，在第二电感器123中不产生反电动势电流。因此，第二电感器123不会引起影响第一电路131的任何噪声。当第一电路131在操作中时，在第二电感器123中产生反电动势电流。然而，第一电路131被设置成在XY平面图中相对于第一电感器113而偏移。因此，即使当第一电感器113引起噪声时，它们也几乎不影响第一电路131。因此，可以降低电感器所产生的噪声的影响。
类似地，根据上述半导体器件，第二电路132被设置在第一电感器113之正下方，并且被设置为在XY平面图中相对于第二电感器123而偏移。第一电感器113比第二电感器123更靠近第二电路132。应当注意的是，当第二电路132在操作中时向第二电感器123提供电流，而不向第一电感器113提供电流。
当第二电路132在操作中时，在第一电感器113中不产生反电动势电流。因此，第一电感器113不会引起影响第二电路132的任何噪声。当第二电路132在操作中时，在第一电感器113中产生反电动势电流。然而，第二电路132被设置成在XY平面图中相对于第一电感器113而偏移。因此，即使当第二电感器123引起噪声时，它们也几乎不影响第二电路132。因此，能够降低电感器所产生的噪声的影响。
如上所述，同时操作的第一电路131和第一电感器113在XY平面图中彼此不重叠。因此，可以降低由第一电感器113所引起的噪声对第一电路131的影响。类似地，同时操作的第二电路132和第二电感器123在XY平面图中彼此不重叠。因此，可以降低由第二电感器123所引起的噪声对第二电路132的影响。
同时，在XY平面图中，不同时操作的第一电路131和第二电感器123彼此重叠。此外，在XY平面图中，不同时操作的第二电路132和第一电感器113彼此重叠。其结果是，能够防止或降低电路尺寸的增加。也就是说，因为难以降低第一和第二电感器113和123的尺寸，因此第一和第二电感器113和123占据半导体电路中的大区域。然而，可将第二电路132放置在第一电感器113之上或之下，并且可以将第一电路131放置在第二电感器123之上或之下。
其结果是，根据上述半导体器件，可以有效地使用位于第一和第二电感器113和123之正下方的区域，并且从而防止或降低电路尺寸的增加。因为其它电路被设置成在第一和第二电感器113和123之正下方，因此可降低芯片尺寸。
此外，半导体器件100包括衬底101、形成于衬底101之上的第一电感器113、以及形成于衬底101之上的第二电感器123，其中在平面图中第二电感器123被设置成相对于第一电感器113而偏移。此外，半导体器件100包括第一电路131，该第一电路131被设置成在平面图中与第二电感器123相重叠并且被配置成在第二电感器123不在操作中时进行操作。半导体器件100包括第二电路132，第二电路132被设置成在平面图中与第一电感器113相重叠并且被配置为当第一电感器113不在操作中时进行操作。
根据上述半导体器件，通过上述配置，可以减少由电感器引起的反电动势电流所造成的噪声的影响。因此，其它电路(即第一和第二电路131和132)可设置在半导体芯片上的第一和第二电感器113和123之下，从而能够减小芯片尺寸。
(半导体器件100的应用例)
接下来，参考图3，对半导体器件100所应用的通信电路进行说明。图3示出了设置有半导体器件100的通信电路10的配置。通信电路10是用于执行与其它设备的无线电通信的电路。因此，通信电路10包括用于执行接收处理的接收电路RX以及用于执行发送处理的发送电路TX。更具体地，通信电路10包括天线11、开关12、LNA(低噪声放大器)13、滤波器14、混合器15、I/F滤波器16、基带电路17、振荡器18、混合器19、滤波器20、以及PA(功率放大器)21。
接收电路RX包括天线11、开关12、LNA(低噪声放大器)13、滤波器14、混合器15、I/F滤波器16、基带电路17、以及振荡器18。发送电路TX包括基带电路17、振荡器18、混合器19、滤波器20、PA(功率放大器)21、开关12、以及天线11。应当注意的是，发送电路TX和接收电路RX共用天线11、开关12、基带电路17、以及振荡器18。
天线11接收来自空间(即周围空间)的作为射频(即高频)信号的无线电波以及将无线电波作为射频信号发送到空间。开关12根据是发送或是接收信号来切换射频信号的路径。也就是说，在接收操作中，开关12使天线11与LNA 13相连。此外，在发送操作中，开关12使天线11与PA 21相连。
首先，在下文中对接收电路RX进行说明。通过天线11和开关12将射频信号输入到LNA 13以作为接收信号。LNA 13是用于对接收信号进行放大的接收放大器电路。LNA 13将接收信号输出到滤波器14。滤波器14去除包括在接收信号中的不必要的频带分量(即不必要的频率分量)。此后，将从滤波器14输出的接收信号输入到混合器15。
振荡器18产生具有预定频率的本地信号。振荡器18将本地信号输出到混合器15。混合器15通过使用本地信号对接收信号进行解调。通过I/F滤波器16将混合器15所解调的接收信号输入到基带电路17。基带电路17包括A/D转换器、基带处理器等等。基带电路17基于接收信号产生接收数据。例如，基带电路17通过对接收信号执行基带处理而产生接收数据。按照这种方式，接收电路RX执行接收处理。
接下来，对发送电路TX进行说明。基带电路17包括D/A转换器等等，并且基于发送数据产生为基带信号的发送信号。基带电路17将发送信号输出到混合器19。此外，振荡器18向混合器19输出本地信号。混合器19通过使用本地信号来对发送信号进行调制。混合器19将所调制的发送信号输出到滤波器20。滤波器20除去包括在发送信号中的不必要的频带分量(即不必要的频率分量)。滤波器20将发送信号输出到PA 21。PA 21是用于对发送信号进行放大的发送放大器电路。PA 21通过开关12将发送信号输出到天线11。按照这种方式，发送电路TX执行发送处理。
在通信电路10中，按照交替的方式执行发送处理和接收处理。也就是说，不同时执行发送处理和接收处理。因此，开关12改变与天线11相连的部件。当执行发送处理时，开关12将信号路径切换到发送电路侧。当执行接收处理时，开关12将信号路径切换到接收电路RX侧。
因此，接收电路RX的LNA 13和发送电路TX的PA 21是按照选择性地方式进行操作的电路。因此，在图1和图2所示的半导体器件100中，LNA 13可以包括第一电路131和第一电感器113，并且PA 21可以包括第二电路132和第二电感器123。按照这种方式，可以降低噪声的影响。此外，发送电路TX的一个或多个电路元件可被设置在第一电感器113之正下方，并且接收电路RX的一个或多个电路元件可被设置在第二电感器123之正下方。因此，可以防止或减少电路尺寸的增加并且从而降低芯片尺寸。应当注意的是，放置于第一电感器113或第二电感器123之上或之下的电路元件的示例包括MOS晶体管和电容器。
参考图4，对LNA 13的电路配置的示例进行说明。图4是以简化的方式示出了LNA13的配置的电路图。如图4所示，LNA 13包括电阻31、输出端32、输入端33、晶体管34、阻抗匹配电路35、以及阻抗匹配电路36。应当注意的是，图4所示的LNA 13的配置被适当地简化以使说明变得明晰。因此，可以在LNA 13中添加除图4所示的那些以外的部件。
电阻31、晶体管34、以及阻抗匹配电路35串联连接在电源电压VDD与接地(GND)之间。在该示例中，电阻31被设置在电源电压VDD侧并且阻抗匹配电路35被设置在接地侧。晶体管34被设置在阻抗匹配电路35与电阻31之间。
晶体管34与电阻31之间的节点与输出端32相连。输出端32与图3所示的滤波器14相连。晶体管34的栅极端子通过阻抗匹配电路36与输入端33相连。输入端33与开关12相连。
阻抗匹配电路35和36中的每一个是包括电感器、电容器等等以获得阻抗匹配的电路。包括在阻抗匹配电路35或36中的电感器被认为是第一电感器113。
接下来，参考图5，对PA 21的电路配置的示例进行说明。图5是示出了PA 21的示例的电路图。PA 21包括电阻41、输入端42、输出端43、晶体管44、阻抗匹配电路45、以及阻抗匹配电路46。应当注意的是，图5所示的PA 21的配置被适当地简化以使说明变得明晰。因此，可以在PA 21中添加除图5所示的那些以外的部件。
电阻41和晶体管44串联在电源电压VDD与接地之间。电阻41被设置在电源电压VDD侧上并且晶体管44设置在接地侧上。晶体管44的栅极通过阻抗匹配电路45与输入端42相连。输入端42与图3所示的滤波器20相连。电阻41与晶体管44之间的节点通过阻抗匹配电路46与输出端43相连。输出端43与图3所示的开关12相连。
阻抗匹配电路45和46中的每一个是包括电感器和电容器以获得阻抗匹配的电路。包括在阻抗匹配电路45或46中的电感器被认为是第二电感器123。
因此，包括在阻抗匹配电路45或46中的第二电感器123被设置成与被认为是第一电路131的LNA 13相重叠。具体地说，包括在阻抗匹配电路45或46中的第二电感器123被设置成与晶体管34或电阻31相重叠。
类似地，第一电感器113被设置成与被认为是第二电路132的PA 21相重叠。具体地说，包括在阻抗匹配电路35或36中的第一电感器113被设置成与晶体管44或电阻41相重叠。
与第一电感器113相重叠的第二电路132不局限于PA 21。也就是说，与第一电感器113相重叠的第二电路132可以是发送电路TX的一部分或全部。例如，混合器19、滤波器20、以及PA 21中的一部分(或一些)可以是第二电路132。
类似地，与第二电感器123相重叠的包括在阻抗匹配电路45或46中的第一电路131不局限于LNA 13。也就是说，与第二电感器123相重叠的第一电路131可以是接收电路RX的一部分或全部。例如，LNA 13、滤波器14、混合器15、以及I/F滤波器16的一部分(或一些)可以是第一电路131。
此外，第一电感器113不局限于包括在LNA 13中的部件并且可以是包括在滤波器14、混合器15、或I/F滤波器16之中的部件。类似地，第二电感器123不局限于包括在PA 21中的部件并且可以是包括在混合器19或滤波器20中的部件。
如上所述，其中设置有根据该实施例的半导体器件的通信电路10包括以可选择的方式进行操作的发送电路TX和接收电路RX。因此，通信电路10具有下述电路配置，即包括在接收电路RX中的第一电感器113与发送电路TX的一部分(例如CMOS晶体管和/或电容器)相重叠，并且包括在发送电路TX中的第二电感器123与包括在接收电路RX中的电路(例如CMOS晶体管和/或电容器)相重叠。其结果是，可降低由电感器所引起的噪声的影响。
例如，当接收电路RX在操作中时，与第一电感器113相重叠的发送电路TX不操作。因此，即使在第一电感器113中产生了反电动势电流，也不影响发送电路TX。此外，将除了第一电感器113之外的接收电路RX的电路设置成远离第一电感器113。因此，在第一电感器113中所产生的反电动势电流所造成的噪声几乎不影响接收电路RX。
此外，当发送电路TX在操作中时，与第二电感器123相重叠的接收电路RX不操作。因此，即使在第二电感器123中产生了反电动势电流，也不影响接收电路RX。此外，将除了第二电感器123之外的发送电路TX的电路设置成远离第二电感器123。因此，在第二电感器123中所产生的反电动势电流所造成的噪声几乎不影响发送电路TX。因此，可减小在发送处理和接收处理这两者中的噪声的影响。
第二实施例
参考图6和7，对根据第二实施例的半导体器件100a的配置进行说明。图6是示出了半导体器件100a的配置的平面图并且图7是沿着图6中的线VII-VII所截取的横截面图。除了根据第一实施例的半导体器件100的部件之外，根据该实施例的半导体器件100a还包括第一保护环116和第二保护环126。应当注意的是，除第一和第二保护环116和126之外的半导体器件100a的配置与半导体器件100相似并且因此适当地省略对其的说明。
第一保护环116设置在第二电感器123的周围。第一保护环116形成为围绕第二电感器123。第二保护环126围绕第一电感器113。第二保护环126形成为围绕第一电感器113。第一和第二保护环116，126是由布线层103，104形成的。应当注意的是，形成了第一和第二保护环116和126的布线层不局限于任何特定的布线层。
第一保护环116设置在第一区域110的外部以便包围第一电路131。第二保护环126设置在第二区域120的外部以便包围第二电路132。第一电感器113的一端与第一电路131相连并且其另一端与端子141相连。第二电感器123的一端与第二电路132相连并且其另一端与端子141相连。通过端子141将固定电势提供给第一和第二保护环116和126。因此，在根据本实施例的半导体器件中衬底101的电势可是固定的。
此外，可将第一和第二保护环116和126的电势固定为诸如接地电势或电源电势这样的固定电势。第二保护环126用作其位于第一电感器113之正下方的第二电路132的电源线或接地线。第一保护环116用作其位于第二电路132之正下方的第一电路131的电源线或接地线。通过固定第一和第二保护环116和126的电势，可降低电感器特性的变化。因此，根据该实施例的半导体器件通过利用第一和第二保护环116和126可降低噪声的传播。
此外，当第一和第二保护环116和126用作接地线时，第一和第二保护环116和126与P型扩散层相连。当第一和第二保护环116和126用作电源线时，第一和第二保护环116和126与N型扩散层相连。按照这种方式，它们防止了到衬底101的泄漏路径的形成。此外，通过使第一和第二保护环116和126与N型扩散层相连，可以防止通过衬底101和P型阱所形成的耗尽层的噪声的传播。第一区域110和第二区域120不是必须分别完全位于第二电感器123和第一电感器113的内部。也就是说，第一电路131和第二电路132的部分可以分别设置在第二电感器123和第一电感器113的外部。
此外，与半导体器件100相似，根据该实施例的半导体器件100a可以安装在通信电路10中，也就是说，LNA 13可以是由第一电路131和第一电感器113形成的，并且PA 21可以是由第二电路132和第二电感器123形成的。
第三实施例
参考图8，对根据该实施例的半导体器件100b的配置进行说明。除了半导体器件100a的部件之外，半导体器件100b还包括遮蔽图案。应当注意的是，半导体器件100b的基本配置与半导体器件100和100a的那些相似并且因此适当地省略对其的说明。
第一和第二电路131和132包括布线层103至107。布线层107包括布线107c和覆盖布线107c的钝化层107e。钝化层107e是由其比布线层103至106中的每一个足够厚的绝缘层形成的。例如，钝化层107e是由诸如聚酰亚胺膜这样的树脂膜形成的。遮蔽图案137是由布线107c形成的。
布线层108形成于布线层107之上。布线层108是最上布线层。第一和第二电感器113和123是由最上布线层108形成的。因此，在Z方向上，在第一电感器113与遮蔽图案137的布线107c之间不设置布线层。在Z方向上，在第二电感器123与遮蔽图案137的布线107c之间不设置布线层。
遮蔽图案137是由布线层107的布线107c形成的。将诸如接地电势或电源电势这样的固定电势提供给遮蔽图案137。因为钝化层107e足够厚，因此即使当遮蔽图案是由最上布线层107形成时电容效应也很小。因此，预期Q值将上升而不会使第一和第二电感器113和123的自谐振频率劣化。此外，因为遮蔽图案137的电势是固定的，因此遮蔽图案137可用作外围电路的接地线或电源线。
在XY平面图中，遮蔽图案137被设置为分开由第一和第二电感器113和123所产生的涡流。其结果是，根据该实施例的半导体器件可进一步降低噪声的影响。图9和图10中的每一个示出了遮蔽图案137的布置的优选示例。图9和图10中的每一个是示意性地示出了遮蔽图案137的配置的平面图。
在图9中，遮蔽图案137包括多个纵向图案(即多个纵向条纹)137a、多个横向图案(即多个横向条纹)137b、以及外圆周图案137c。每个纵向图案137a沿Y方向延伸。每个横向图案137b沿X方向延伸。纵向图案137a和横向图案137b被布置成分开涡流。此外，外圆周图案137c使多个纵向图案137a和多个横向图案137b彼此相连。按照这种方式，遮蔽图案137可与接地相连。
在图10中，遮蔽图案137包括多个狭缝图案(即多个条纹)137d和外圆周图案137c。多个狭缝图案137d在Y方向上延伸。狭缝图案137d被布置成横向进给(traverse)涡流，多个狭缝图案137d通过外圆周图案137c彼此相连。按照这种方式，遮蔽图案137可与接地相连。
第四实施例
参考图11，对半导体器件100，100a，或100b所应用的通信电路的配置进行说明。图11是示出了通信电路50的一部分的配置的电路图。具体地说，图11示出了与图3所示的天线11、LNA 13、以及滤波器14相对应的电路。图11示出了从天线51到接收放大器53的接收电路RX1的一部分的配置以及从发送放大器54到天线51的发送电路TX1的一部分。
应当注意的是，图11所示的电路是基于2015IEEE国际固态电路会议的“13.4 A6.3mW BLE transceiver embedded RX image-rejection filter and TX harmonic-suppression filter reusing on-chip matching network”的电路。
图11所示的通信电路50未提供用于改变与天线相连的部件的开关12。也就是说，在通信电路50中，执行接收处理与发送处理之间的切换而无需图3所示的开关12。
通信电路50包括天线51、端子52、电容器C1至C3、电感器L1和LS、平衡不平衡转换器电路(平衡不平衡变压器)M1、接收放大器53、发送放大器54、以及开关56。
天线51与端子52相连。端子52通过电感器LS与接收放大器53的输入端相连。此外，开关56和电感器LS彼此并联连接在端子52与接收放大器53之间。为与图3所示的LNA 13相对应的电路的接收放大器53对接收信号进行放大。当执行发送处理时开关56接通，并且当执行接收处理时断开。接收放大器53的输出例如通过滤波器与混合器相连，虽然它在图11中未示出。
此外，电容器C1和C2彼此并联连接在端子52与接地之间。此外，电感器L1被设置在端子52与电容器C2之间。也就是说，电感器L1和电容器C2串联连接在端子52和接地之间。
平衡不平衡转换器电路M1包括两个电感器LM1和LM2。电感器LM1和LM2通过无接触方式的磁场耦合而彼此相耦合。也就是说，平衡不平衡转换器电路M1是变压器。平衡不平衡转换器电路M1的电感器LM1被设置在端子52侧，并且另一电感器LM2被设置在发送放大器54侧。电感器LM1的一端与接地相连并且另一端与电容器C2和电感器L1相连。也就是说，电感器L1和电感器LM1彼此串联连接在端子52与接地之间。此外，电容器C2和电感器LM1彼此并联连接在电感器L1与接地之间。发送放大器54通过平衡不平衡转换器电路M1与电感器L1相耦合。
电感器LM2与发送放大器54的两个输出端子相连。此外，电容器C3还与发送放大器54的两个输出端子相连。也就是说，电容器C3和电感器LM2彼此并联连接在发送放大器54的两个输出端子之间。发送放大器54的输入例如通过滤波器与混合器相连，虽然它在图11中未示出。
为与图3所示的PA 21相对应的电路的发送放大器54对发送信号进行放大。电容器C1至C3中的每一个都是可变电容器。通过改变电容器C1至C3的电容可实现阻抗匹配。
首先，参考图12，对通信电路50所执行的发送处理进行说明。图12示出了当执行发送处理时的电路(即上述电路的状态)。在发送处理中，开关56接通。因此，图11所示的接收放大器53和端子52导通。其结果是，从端子52到接收放大器53的路径中的电感分量减小。当开关56处于接通状态时，从端子52侧所估计的(或观察到的)接收电路RX1的阻抗是高阻抗。因此，在发送处理中，信号不是通过接收侧的信号路径发送而是仅通过发送侧的信号路径发送。因此，射频信号通过发送电路TX1的信号路径传播。
接收放大器53等效于(即表示为)电容器Cgs。应当注意的是，在发送电路TX1中电容器C1、C2、Cgs以及电感器L1用作低通滤波器(由图12中的虚线所绘制的框表示)。
参考图13，对通信电路50所执行的接收处理进行说明。图13示出了当执行接收处理时的电路(即上述电路的状态)。接收电路RX1包括与电感器LS并联连接的开关56。在接收处理中，开关56断开。当开关56处于断开状态时，通过接收电路RX1中的电感器LS实现阻抗匹配。其结果是，射频信号通过接收电路RX1的信号路径传播。在该状态下，电容器C1和C3以及电感器L1起陷波滤波器的作用(由图13中的虚线所绘制的框表示，其中电容器C3'表示通过平衡不平衡转换器电路M1所观察到的电容器C3)。
电感器LM1和LM2中的至少一个被认为是第二电感器123并且接收电路RX1的接收放大器53被认为是第一电路131。也就是说，因为平衡不平衡转换器电路M1和接收放大器53不同时操作，因此电感器LM1和LM2中的至少一个被设置成与接收放大器53相重叠。此外，电感器LS被认为是第二电感器123并且发送电路TX1的发送放大器54被认为是第二电路132。也就是说，因为电感器LS和发送放大器54不同时操作，因此电感器LS和发送放大器54被设置成彼此重叠。因此，根据本实施例的半导体器件可降低噪声的影响。应当注意的是，可以将电感器L1视为第二电感器123，而不是将电感器LM1和LM2视为第二电感器123。
第五实施例
在第一至第四实施例中，第一电路131是接收电路并且第二电路132是发送电路。然而，第一和第二电路131和132并不局限于接收电路和发送电路。例如，通信电路可是能够以可选择的方式应对多种发送模式的电路。在第五实施例中，将半导体器件100应用于能够在不同通信模式下执行通信的通信电路。在不同通信模式下，通过利用不同频带的射频信号来发送/接收无线电信号。应当注意的是，应用于通信电路的半导体器件100可以是半导体器件100a或100b。
参考图14，对根据第五实施例的通信电路200进行说明。图14是示意性地示出了通信电路200的电路图。应当注意的是，图14示出了其中适当地省略了一些部件的通信电路的简化示意图。例如，在图14中省略了滤波器和混合器。
通信电路200包括设置在其中的在图1等等中所示的半导体器件100。在该实施例中，第一电路131是用于在第一通信模式下执行通信的电路并且第二电路132是用于在第二通信模式下执行通信的电路。例如，通信电路200是用于WiFi(注册商标)通信设备的通信电路。因此，通信电路200在使用2.4GHz频带的第一通信模式下以及在使用5GHz频带的第二通信模式下执行通信。
通信电路200包括第一振荡器201、第二振荡器202、开关203、以及端子204。第一和第二振荡器201和202中的每一个例如是其包括电感器、电容器等等的LC-VCO(电压控制的振荡器)。第一振荡器201产生在2.4GHz频带中的射频信号。第二振荡器202产生在5GHz频带中的射频信号。
开关203在第一与第二振荡器201和202之间切换(即选择第一和第二振荡器201和202中的一个)。开关203用作用于选择频率(通信模式)的开关。端子204与天线等等(未示出)相连。不用说，滤波器、放大器等等可以设置在端子204与天线之间。第一和第二振荡器201和202以可选择的方式进行操作。
选择性地执行第一通信模式下的通信以及第二通信模式下的通信。开关203根据所选的通信模式选择信号路径。当在第一通信模式下执行通信时，开关203使端子204与第一振荡器201相连。此外，当在第二通信模式下执行通信时，开关203使端子204与第二振荡器202相连。开关203使信号路径在第一振荡器201的信号路径与第二振荡器202的信号路径之间切换。开关203使通信模式在第一与第二通信模式之间切换。
此外，包括在第一振荡器201之中的电感器被认为是第一电感器113，并且包括在第二振荡器202之中的电感器被认为是第二电感器123。也就是说，第一振荡器201包括图1所示的第一电感器113和第一电路131等等。第二振荡器202包括图1所示的第二电感器123和第二电路132等等。因此，根据该实施例的半导体器件可降低由电感器所引起的噪声的影响。此外，可以防止或减少电路尺寸的增加。
参考图15和图16，对第一和第二振荡器201和202的电路配置进行说明。图15是示出了第一振荡器201的配置的电路图。图16是示出了第二振荡器202的配置的电路图。应当注意的是，图15和16所示的电路图被适当地简化。
如图15所示，第一振荡器201包括电感器部分211、可变电容器部分212、晶体管213、晶体管214、输入端215、输出端216、以及晶体管217。
电感器部分211和可变电容器部分212彼此并联连接在输入端215与输出端216之间。将电源电压VDD提供给电感器部分211的中点。可变电容器部分212例如是由变抗器形成的。
负电阻部分218包括晶体管213和晶体管214。晶体管213和214的每一个是NMOS(N沟道金属氧化物晶体管)晶体管。晶体管213的栅极与输出端216相连并且其漏极与输入端215相连。晶体管214的漏极与输出端216相连并且其栅极与输入端215相连。
晶体管217是NMOS晶体管。晶体管217的漏极与晶体管213和214的源极相连。晶体管217的源极与接地相连。晶体管217的栅极与漏极相连，因此将偏置电压施加到栅极。
第二振荡器202包括电感器部分221、可变电容器部分222、晶体管223、晶体管224、输入端225、输出端226、以及晶体管227。负电阻部分228包括晶体管223和晶体管224。第二振荡器202具有与第一振荡器201相似的电路配置。
第二振荡器202的电感器部分221、可变电容器部分222、晶体管223、晶体管224、输入端225、输出端226、以及晶体管227分别与第一振荡器201的电感器部分211、可变电容器部分212、晶体管213、晶体管214、输入端215、输出端216、以及晶体管217相对应。因此，省略对第二振荡器202的详细说明。
电感器部分211被认为是第一电感器113并且电感器部分221被认为是第二电感器123。此外，除了第一电感器113之外的第一振荡器201的电路被认为是第一电路131，并且除了第二电感器123之外的第二振荡器202的电路被认为是第二电路132。
第一电路131应包括电感器部分211、可变电容器部分212、晶体管213、晶体管214、输入端215、输出端216、以及晶体管217中的至少一个。例如，电感器部分221被设置成与负电阻部分218相重叠。
第二电路132应包括电感器部分221、可变电容器部分222、晶体管223、晶体管224、输入端225、输出端226、以及晶体管227中的至少一个。例如，电感器部分211被设置成与负电阻部分228相重叠。
因此，根据该实施例的半导体器件可降低由电感器所引起的噪声的影响。此外，可以防止或降低电路尺寸的增加。
第六实施例
在根据该实施例的半导体器件中，可设置三个或更多个电感器。下面参考图17，对设置了至少三个电感器的示例进行说明。图17是示出了根据第六实施例的半导体器件100c的配置的平面图。应当注意的是，电感器的数量可以是三个或以上。然而，为了使说明变得清楚，在电感器的数量为三个的假定之下给出以下说明。此外，对与上述第一至第四实施例中的那些相同的事项的说明被适当地省略。
半导体器件100c包括第一电感器113、第二电感器123、以及第三电感器153。此外，衬底101包括第一区域110、第二区域120、以及第三区域150。第一、第二、第三区域110、120、150被布置在X方向上。第一、第二、第三区域110、120、150彼此不重叠。
第一电路131被设置在第一区域110中并且第二电路132被设置在第二区域120中。此外，第三电路135被设置在第三区域150中。此外，第二电感器123被设置在第一区域110中并且第三电感器153被设置在第二区域120中。此外，第三电路135被设置在第三区域150中。
半导体器件100c包括衬底101、形成于衬底101之上的第一电感器113、以及形成于衬底101之上的第二电感器123，其中第二电感器123被设置成在平面图中相对于第一电感器113而偏移。此外，半导体器件100c包括第一电路131，该第一电路131被设置成在平面图中与第二电感器123相重叠并且被设置成当第二电感器123不在操作中时进行操作。半导体器件100c包括第三电路135，该第三电路135被设置成在平面图中与第一电感器113相重叠并且被配置成当第一电感器113不在操作中时进行操作。
此外，半导体器件100c包括第二电路132，该第二电路132被设置成在平面图中与第三电感器153相重叠并且被设置成当第三电感器153不在操作中时进行操作。第一、第二、第三电路131、132、135以可选择的方式进行操作。
如上所述，即使在包括至少三个电感器113、123、153的半导体器件100c中也可以降低噪声的影响。在平面图中彼此相重叠的电感器和电路不同时进行操作。换句话说，同时操作的电路和电感器被设置成在平面图中彼此偏移。因此，根据该实施例的半导体器件可降低由电感器引起的噪声的影响。此外，因为不与电感器同时操作的一个或多个电路可被设置在电感器之正下方，所以可防止或减少电路尺寸的增加。
参考图18，对其中设置有根据该实施例的半导体器件100c的通信电路的示例进行说明。图18示意性地示出了通信电路200a的电路配置。与图14所示的通信电路200相似，通信电路200a是能够使其通信模式在多种通信模式之中切换的电路。此外，虽然在下面说明了通信模式在三种通信模式之中切换的示例，但是从其选择要使用的通信模式的通信模式数量可以是四个或更多个。
除了图14所示的通信电路200的部件之外，图18所示的通信电路200a还包括第三振荡器205。应当注意的是，除了第三振荡器205之外的通信电路200a的配置与通信电路200相似并且因此适当地省略其说明。开关203使信号路径在第一、第二、第三振荡器201、202、205的信号路径当中切换。
第一振荡器201具有与图15所示相似的配置。第一振荡器201包括第一电感器113和第一电路131。也就是说，第一电感器113用于第一振荡器201，该第一振荡器201产生在第一频带中的射频信号。
第二振荡器202具有与图16所示相似的配置。第二振荡器202包括第二电感器123和第二电路132。也就是说，第二电感器123用于第二振荡器202，该第二振荡器202产生在第二频带中的射频信号。
第三振荡器205具有与图15或图16所示相似的配置。第三振荡器205包括第三电感器153和第三电路135。也就是说，第三振荡器153用于第三振荡器205，该第三振荡器205产生在第三频带中的射频信号。第三频带与第一和第二频带这两者不同。
因此，同时操作的电感器和电路被设置成彼此不重叠。因此，根据该实施例的半导体器件可降低电感器所引起的噪声的影响。此外，因为与电感器不同时操作的电路可被设置在电感器之正下方，所以可防止或减少电路尺寸的增加。
修改例
参考图19，对根据第六实施例的通信电路的修改例进行说明。图19是示出了通信电路300的电路配置的方框图。
为了使说明清楚起见，图19仅示出接收电路，而适当地省略了发送电路。通信电路300使通信标准在多个通信标准当中变化并且根据所选择的通信模式进行通信。例如，通信电路300可使其通信模式在LTE(长期演进)、GSM(注册商标)(全球移动通信系统)、DCS、以及PCS(脉冲编码调制)当中变化。在LTE通信中，使用波带I、VI、IX、XI、以及VII。要使用的波带(即频带)在这些波带中切换。
用于LTE通信的通信电路310包括第一天线311、开关312、滤波器313、放大器314、混合器315，滤波器316、A/D转换器317、以及接口322。
第一天线311接收来自空间的无线电信号。开关312根据频带来切换(即选择)接收信号并且将接收信号输出到滤波器313。滤波器313从接收信号除去不必要的频带并将最终接收信号输出到放大器314。放大器314对接收信号进行放大并将放大的接收信号输出到混合器315。混合器315通过利用本地信号对接收信号进行解调。滤波器316除去包括在已解调的接收信号之中的不必要的波带分量(即不必要的频率分量)并将最终接收信号输出到A/D转换器337。A/D转换器337将模拟接收信号转换为数字信号。此后，从数字和模拟接口322输出已经转换成数字信号的接收信号。在用于LTE通信的通信电路310中，根据频带对诸如滤波器这样的电路进行切换(即选择)。为每个波带提供滤波器313和放大器314。
用于GSM通信的通信电路330包括第二天线331、复合开关332、滤波器333、放大器334、混合器335、滤波器336、A/D转换器337、以及数字和模拟接口322。
第二天线331接收来自空间的无线电信号。复合开关332根据频带切换(即选择)接收信号并将接收信号输出到滤波器333。滤波器333从接收信号除去不必要的波带并将最终接收信号输出到放大器334。放大器334对接收信号进行放大并将放大的接收信号输出到混合器335。混合器335通过使用本地信号对接收信号进行解调。滤波器336除去包括在已解调的接收信号之中的不必要的波带分量(即不必要的频率分量)并将最终接收信号输出到A/D转换器337。A/D转换器337将模拟接收信号转换为数字信号。此后，从数字和模拟接口322输出已经转换成数字信号的接收信号。
例如，包括在通信电路310中的电感器被认为是第一电感器113，并且包括在通信电路330中的电感器被认为是第二电感器123。此外，除了电感器之外的通信电路310的电路可以被认为是图1所示的第一电路131。也就是说，第一电路131应包括开关312、滤波器313、放大器314、混合器315、滤波器316、以及A/D转换器317中的至少一部分(或其中之一)。
此外，除了电感器之外的通信电路330的电路可以被认为是图2所示的第二电路132。也就是说，第二电路132应包括复合开关332、滤波器333、放大器334、混合器335、滤波器336、以及A/D转换器337中的至少一部分(或其中之一)。
因此，同时操作的电感器和电路被设置为彼此不重叠。因此，根据该实施例的半导体器件可降低由电感器所引起的噪声的影响。此外，因为与电感器不同时操作的电路可被设置在电感器之正下方，所以可防止或减少电路尺寸的增加。
此外，在LTE的通信电路310中，当通过切换频带来切换电路的操作时，可使用根据该实施例的半导体器件100。例如，波带I的滤波器或放大器的电感器可被认为是第一电感器113，并且波带VI的滤波器或放大器的电感器可被认为是第二电感器123。此外，当对发送电路执行类似切换时，可使用根据该实施例的半导体器件100。通过上述配置，可以在能够应对各国的通信标准的半导体器件100中提供具有高噪声容限和小尺寸的电路。
应当注意的是，可根据需要对上述第一至第五实施例进行组合。例如，可在第一实施例中使用在第三实施例中所示的遮蔽图案。此外，可将在第一、第二、第三、以及第五实施例中所示的任何半导体器件100至100c应用于通信电路10、50、200、200a、或300。本领域普通技术人员可根据需要对第一至第五实施例进行组合。
以上公开的实施例的全部或部分可被描述为但不局限于以下补充注释。
(补充注释1)
一种半导体器件包括：
衬底；
第一电路，该第一电路被设置在所述衬底的第一区域中；
第二电路，该第二电路被设置在所述衬底的第二区域中，所述第二电路被配置为与所述第一电路选择性地操作；
第一电感器，该第一电感器被设置在所述第二区域中并与所述第一电路相连；以及
第二电感器，该第二电感器被设置在所述第一区域中并与所述第二电路相连。
(补充注释2)
在补充注释1中所述的半导体器件，进一步包括：
第一保护环，该第一保护环被形成为在平面图中环绕所述第二电感器；以及
第二保护环，该第二保护环被形成为在平面图中环绕所述第一电感器，其中
所述第一保护环是第一电路的电源线或接地线，并且
所述第二保护环是第二电路的电源线或接地线。
(补充注释3)
在补充注释1中所述的半导体器件，进一步包括由包括在所述第一和第二电路之中的布线层所形成的遮蔽图案，其中
所述布线层包括形成于所述遮蔽图案之上的钝化层，并且
所述第一和第二电感器被设置在钝化层之上。
(补充注释4)
在补充注释1中所述的半导体器件，其中
所述第一电路通过下述第一布线与所述第一电感器相连，所述第一布线被形成为从所述第一区域延伸至所述第二区域，并且
所述第二电路通过下述第二布线与所述第二电感器相连，所述第二布线被形成为从所述第二区域延伸至所述第一区域。
(补充注释5)
在补充注释1中所述的半导体器件，进一步包括：
接收电路，该接收电路包括所述第一电路和所述第一电感器；以及
发送电路，该发送电路包括所述第二电路和所述第二电感器。
(补充注释6)
在补充注释5中所述的半导体器件，其中
所述接收电路包括其被配置为对接收信号进行放大的接收放大器电路，
所述发送电路包括其被配置为对发送信号进行放大的发送放大器电路，
所述接收放大器电路包括所述第一电路和所述第一电感器，并且
所述发送放大器电路包括所述第二电路和所述第二电感器。
(补充注释7)
一种包括在补充注释5中所述的半导体器件的通信电路，进一步包括：
天线，该天线被配置为发送/接收无线电信号；以及
开关，该开关被配置为选择性地使所述接收电路或所述发送电路与所述天线相连。
(补充注释8)
一种包括在补充注释5中所述的半导体器件的通信电路，进一步包括：
开关，该开关与所述第一电感器并联连接；以及
接收放大器，该接收放大器与所述开关和所述第一电感器相连；以及
发送放大器，该发送放大器通过变压器与所述第一电感器相连，其中
当执行接收处理时所述开关断开并且当执行发送处理时所述开关接通。
(补充注释9)
在补充注释1中所述的半导体器件，其中所述第一和第二电路中的每一个包括电容器和MOS晶体管中的至少一个。
(补充注释10)
在补充注释1中所述的半导体器件，其中所述第一和第二区域被布置成彼此相邻。
(补充注释11)
一种通信电路，该通信电路包括在补充注释1中所述的半导体器件，其中
所述第一电路通过利用第一频带中的射频信号来执行通信处理，并且
所述第二电路通过利用与所述第一频带不同的第二频带中的射频信号来执行通信处理。
(补充注释12)
在补充注释11中所述的通信电路，进一步包括：
第一振荡器，该第一振荡器包括所述第一电路和所述第一电感器，所述第一振荡器被配置为产生在所述第一频带中的射频信号，以及
第二振荡器，该第二振荡器包括所述第二电路和所述第二电感器，所述第二振荡器被配置为产生在所述第二频带中的射频信号。
(补充注释13)
在补充注释12中所述的通信电路，进一步包括开关，该开关被配置为使信号路径在所述第一振荡器的信号路径与所述第二振荡器的信号路径之间切换。
(补充注释14)
一种半导体器件，包括：
衬底；
第一电感器，该第一电感器被形成于所述衬底之上；
第二电感器，该第二电感器被形成于所述衬底之上，该第二电感器被设置成在平面图中相对于所述第一电感器而偏移；
电路，该电路被设置成平面图中与所述第二电感器相重叠，该电路被配置为当所述第二电感器不在操作中时进行操作；以及
电路，该电路被设置成平面图中与所述第一电感器相重叠，该电路被配置为当所述第一电感器不在操作中时进行操作。
(补充注释15)
在补充注释14中所述的半导体器件，其中
所述第一电感器用于下述第一振荡器，所述第一振荡器用于产生在第一频带中的射频信号，以及
所述第二电感器用于下述第二振荡器，所述第二振荡器用于产生在第二频带中的射频信号。
(补充注释16)
在补充注释14所述的半导体器件进一步包括：
第三电感器，该第三电感器被形成于衬底之上，该第三电感器被设置成在平面图中相对于所述第一和第二电感器而偏移；以及
电路，该电路被设置成在平面图中与所述第三电感器相重叠，所述电路被配置为当所述第三电感器不在操作中时进行操作。
(补充注释17)
在补充注释16中所述的半导体器件，其中
所述第一电感器用于下述第一振荡器，所述第一振荡器用于产生在第一频带中的射频信号，
所述第二电感器用于下述第二振荡器，所述第二振荡器用于产生在与所述第一频带不同的第二频带中的射频信号，并且
所述第三电感器用于下述第三振荡器，所述第三振荡器用于产生在与所述第一和第二频带不同的第三频带中的射频信号。
(补充注释18)
一种包括在补充注释15中所述的半导体器件的通信电路，进一步包括开关，该开关被配置为使通信模式在利用所述第一频带中的所述射频信号的第一通信模式与利用所述第二频带中的所述射频信号的第二通信模式之间切换。
(补充注释19)
一种通信电路，该通信电路包括设置在衬底中的接收电路和发送电路，其中
所述接收电路包括：
第一电路，该第一电路被形成于所述衬底的第一区域中；以及
第一电感器，该第一电感器被形成于所述衬底的第二区域中，并且
所述发送电路包括：
第二电路，该第二电路被形成于所述衬底的所述第二区域中；以及
第二电感器，该第二电感器被形成于所述衬底的所述第一区域中，。
(补充注释20)
在补充注释19中所述的通信电路，其中
所述第二电路被设置在所述第一电感器之正下方，并且
所述第一电路被设置在所述第二电感器之正下方。
(补充注释21)
在补充注释19中描述的通信电路，进一步包括：
第一保护环，该第一保护环被形成为在平面图中环绕所述第二电感器；以及
第二保护环，该第二保护环被形成为在平面图中环绕所述第一电感器，其中
所述第一保护环是所述第一电路的电源线或接地线，以及
所述第二保护环是所述第二电路的电源线或接地线。
(补充注释22)
在补充注释19中所述的通信电路，进一步包括由包括在所述第一和第二电路之中的布线层所形成的遮蔽图案，其中
所述布线层包括形成于所述遮蔽图案之上的钝化层，并且
所述第一和第二电感器被设置在所述钝化层之上。
(补充注释23)
在补充注释19中所述的通信电路，其中
接收电路，该接收电路包括被配置为对接收信号进行放大的接收放大器电路；
发送电路，该发送电路包括被配置为对发送信号进行放大的发送放大器电路，
接收放大器电路，该接收放大器电路包括所述第一电路和所述第一电感器；以及
发送放大器电路，该发送放大器电路包括所述第二电路和所述第二电感器。
(补充注释24)
在补充注释19中所述的通信电路，包括
天线，该天线被配置为发送/接收无线电信号；以及
开关，该开关被配置为选择性地使所述接收电路或所述发送电路与所述天线相连。
(补充注释25)
在补充注释19中所述的通信电路，包括
开关，该开关与所述第一电感器并联连接；以及
接收放大器，该接收放大器与所述开关和所述第一电感器相连，其中
所述发送电路包括通过变压器与所述第一电感器相连的发送放大器，并且
当执行接收处理时所述开关断开，并且当执行发送处理时所述开关接通。
(补充注释26)
一种通信电路，该通信电路包括设置在衬底中的第一通信电路和第二通信电路，其中
通过利用第一频带中的射频信号来执行通信处理的第一电路包括：
第一电感器；以及
第一电路，该第一电路被形成于所述衬底的第一区域中，并且
通过利用与所述第一频带不同的第二频带中的射频信号来执行通信处理的第二电路包括：
第二电感器，该第二电感器被形成于所述第一区域中；以及
第二电路，该第二电路被形成于所述衬底的第二区域中。
(补充注释27)
在补充注释26中所述的通信电路，其中第一电感器被形成于所述第二区域之中。
(补充注释28)
在补充注释27中所述的通信电路，其中
所述第二电路被设置在所述第一电感器之正下方，并且
所述第一电路被设置在所述第二电感器之正下方。
(补充注释29)
在补充注释28中所述的通信电路，其中
所述第一通信电路包括第一振荡器，该第一振荡器被配置为通过利用所述第一电感器产生在所述第一频带中的所述射频信号，并且
所述第二通信电路包括第二振荡器，该第二振荡器被配置为通过利用所述第二电感器产生在所述第二频带中的所述射频信号。
(补充注释30)
在补充注释29中所述的通信电路，进一步包括开关，该开关被配置为使信号路径在所述第一振荡器的信号路径与所述第二振荡器的信号路径之间切换。
(补充注释31)
在补充注释26中所述的通信电路，进一步包括第三通信电路，该第三通信电路被配置为利用与所述第一和第二频带不同的第三频带来执行通信，其中
第三通信电路包括：
第三电路，该第三电路被形成于所述衬底的第三区域中；以及
第三电感器，该第三电感器被形成于所述第二区域中。
(补充注释32)
在补充注释31中所述的通信电路，其中
所述第一电路包括第一振荡器，该第一振荡器被配置为通过利用所述第一电感器产生第一频带中的射频信号，
所述第二电路包括第二振荡器，该第二振荡器被配置为通过利用所述第二电感器产生第二频带中的射频信号；以及
所述第三电路包括第三振荡器，该第三振荡器被配置为通过利用所述第三电感器产生第三频带中的射频信号。
(补充注释33)
在补充注释32中所述的通信电路，进一步包括开关，该开关被配置为使信号路径在所述第一、第二、以及第三振荡器的信号路径之中切换。
(补充注释34)
在补充注释14中所述的半导体器件，进一步包括：
第一保护环，该第一保护环被形成为在平面图中环绕所述第二电感器；并且
第二保护环，该第二保护环被形成为在平面图中环绕所述第一电感器，其中
所述第一保护环是与所述第一电感器相重叠的所述电路的电源线或接地线，
所述第二保护环是与所述第二电感器相重叠的所述电路的电源线或接地线。
(补充注释35)
在补充注释14中所述的半导体器件，进一步包括由位于所述第一和第二电感器之下的布线层所形成的遮蔽图案，其中
钝化层被设置在位于所述第一和第二电感器之下的层中，所述钝化层被设置成环绕所述遮蔽图案。
(补充注释36)
在补充注释6中所述的半导体器件，其中
所述接收放大器电路包括其包括所述第一电感器和所述第一电路的阻抗匹配电路，并且
所述发送放大器电路包括其包括所述第二电感器和所述第二电路的阻抗匹配电路。
(补充注释37)
在补充注释23中所述的通信电路，其中
所述接收放大器电路包括其包括所述第一电感器和所述第一电路的阻抗匹配电路，并且
所述发送放大器电路包括其包括所述第二电感器和所述第二电路的阻抗匹配电路。
虽然依照若干实施例描述了本发明，但是本领域普通技术人员将认识到在所附权利要求的精神和范围内本发明可以以各种修改来实施，并且本发明不局限于上述示例。
此外，权利要求书的范围不受上述实施例的限制。
此外，应当注意的是，申请人的意图在于涵盖所有权利要求要素的等同内容，即使在此后的审查期间有修改。

Claims (20)

1.一种半导体器件，包括：
衬底；
第一电路，所述第一电路被设置在所述衬底的第一区域中；
第二电路，所述第二电路被设置在所述衬底的第二区域中，所述第二电路被配置为与所述第一电路选择性地操作；
第一电感器，所述第一电感器被设置在所述第二区域中并与所述第一电路相连，在平面图中所述第一电感器的中心部与所述第二电路重叠；以及
第二电感器，所述第二电感器被设置在所述第一区域中并与所述第二电路相连，在所述平面图中所述第二电感器的中心部与所述第一电路重叠。
2.根据权利要求1所述的半导体器件，进一步包括：
第一保护环，所述第一保护环在所述平面图中环绕所述第二电感器；以及
第二保护环，所述第二保护环在所述平面图中环绕所述第一电感器，
其中，
所述第一保护环是所述第一电路的电源线或接地线，并且
所述第二保护环是所述第二电路的电源线或接地线。
3.根据权利要求1所述的半导体器件，进一步包括：
由被包括在所述第一电路和所述第二电路之中的布线层所形成的遮蔽图案，
其中，
所述布线层包括形成于所述遮蔽图案之上的钝化层，并且
所述第一电感器和所述第二电感器被设置在所述钝化层之上。
4.根据权利要求1所述的半导体器件，其中，
所述第一电路通过第一布线来被连接至所述第一电感器，所述第一布线从所述第一区域延伸至所述第二区域，并且
所述第二电路通过第二布线来被连接至所述第二电感器，所述第二布线从所述第二区域延伸至所述第一区域。
5.根据权利要求1所述的半导体器件，进一步包括：
接收电路，所述接收电路包括所述第一电路和所述第一电感器；以及
发送电路，所述发送电路包括所述第二电路和所述第二电感器。
6.根据权利要求5所述的半导体器件，其中，
所述接收电路包括被配置为对接收信号进行放大的接收放大器电路，
所述发送电路包括被配置为对发送信号进行放大的发送放大器电路，
所述接收放大器电路包括所述第一电路和所述第一电感器，并且
所述发送放大器电路包括所述第二电路和所述第二电感器。
7.根据权利要求1所述的半导体器件，其中，
所述第一电路和所述第二电路中的每一个包括电容器和MOS晶体管中的至少一个。
8.根据权利要求1所述的半导体器件，其中，
所述第一区域和所述第二区域被布置成彼此相邻。
9.一种通信电路，其包括根据权利要求5所述的半导体器件，该通信电路进一步包括：
天线，所述天线被配置为发送/接收无线电信号；以及
开关，所述开关被配置为选择性地将所述接收电路或所述发送电路连接至所述天线。
10.一种通信电路，其包括根据权利要求5所述的半导体器件，该通信电路进一步包括：
开关，所述开关与所述第一电感器并联连接；
接收放大器，所述接收放大器被连接至所述开关和所述第一电感器；以及
发送放大器，所述发送放大器通过变压器来被连接至所述第二电感器，并且
当所述接收电路执行接收处理时所述开关被断开，并且当所述发送电路执行发送处理时所述开关被接通。
11.一种通信电路，其包括根据权利要求1所述的半导体器件，其中，
所述第一电路通过利用第一频带中的射频信号来执行通信处理，并且
所述第二电路通过利用与所述第一频带不同的第二频带中的射频信号来执行通信处理。
12.根据权利要求11所述的通信电路，进一步包括：
第一振荡器，所述第一振荡器包括所述第一电路和所述第一电感器，所述第一振荡器被配置为产生所述第一频带中的所述射频信号，以及
第二振荡器，所述第二振荡器包括所述第二电路和所述第二电感器，所述第二振荡器被配置为产生所述第二频带中的所述射频信号。
13.根据权利要求12所述的通信电路，进一步包括：
开关，所述开关被配置为在用于所述第一振荡器的信号路径与用于所述第二振荡器的信号路径之间切换信号路径。
14.一种半导体器件，包括：
衬底；
第一电感器，所述第一电感器被形成于所述衬底之上；
第二电感器，所述第二电感器被形成于所述衬底之上，所述第二电感器在平面图中相对于所述第一电感器而偏移；
在所述平面图中与所述第二电感器相重叠的电路，该电路被配置为当所述第二电感器不在操作中时进行操作；以及
在所述平面图中与所述第一电感器相重叠的电路，该电路被配置为当所述第一电感器不在操作中时进行操作。
15.根据权利要求14所述的半导体器件，其中，
所述第一电感器被包含在第一振荡器中，所述第一振荡器用于产生第一频带中的射频信号，以及
所述第二电感器被包含在第二振荡器中，所述第二振荡器用于产生第二频带中的射频信号。
16.根据权利要求14所述的半导体器件，进一步包括：
第三电感器，所述第三电感器被形成于所述衬底之上，所述第三电感器在所述平面图中相对于所述第一电感器和所述第二电感器而偏移；以及
在所述平面图中与所述第三电感器相重叠的电路，该电路被配置为当所述第三电感器不在操作中时进行操作。
17.根据权利要求16所述的半导体器件，其中，
所述第一电感器被包含在第一振荡器中，所述第一振荡器用于产生第一频带中的射频信号，
所述第二电感器被包含在第二振荡器中，所述第二振荡器用于产生与所述第一频带不同的第二频带中的射频信号，并且
所述第三电感器被包含在第三振荡器中，所述第三振荡器用于产生与所述第一频带和所述第二频带不同的第三频带中的射频信号。
18.一种通信电路，其包括根据权利要求15所述的半导体器件，该通信电路进一步包括：
开关，所述开关被配置为在利用所述第一频带中的所述射频信号的第一通信模式与利用所述第二频带中的所述射频信号的第二通信模式之间切换通信模式。
19.一种通信电路，其包括被设置在衬底中的接收电路和发送电路，其中，
所述接收电路包括：
第一电路，所述第一电路被形成于所述衬底的第一区域中；以及
第一电感器，所述第一电感器被形成于所述衬底的第二区域中，以及
所述发送电路包括：
第二电路，所述第二电路被形成于所述衬底的所述第二区域中，所述第二电路被配置为与所述第一电路选择性地操作；以及
第二电感器，所述第二电感器被形成于所述衬底的所述第一区域中。
20.根据权利要求19所述的通信电路，其中，
所述第二电路被设置在所述第一电感器之正下方，并且
所述第一电路被设置在所述第二电感器之正下方。
CN201710422664.0A 2016-06-09 2017-06-07 半导体器件和通信电路 Active CN107492547B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-115317 2016-06-09
JP2016115317A JP6619698B2 (ja) 2016-06-09 2016-06-09 半導体装置、及び通信回路

Publications (2)

Publication Number Publication Date
CN107492547A CN107492547A (zh) 2017-12-19
CN107492547B true CN107492547B (zh) 2024-01-09

Family

ID=60574151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710422664.0A Active CN107492547B (zh) 2016-06-09 2017-06-07 半导体器件和通信电路

Country Status (3)

Country Link
US (1) US10103773B2 (zh)
JP (1) JP6619698B2 (zh)
CN (1) CN107492547B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
JP6713979B2 (ja) * 2017-12-21 2020-06-24 國家中山科學研究院 無線周波数増幅器及び無線周波数増幅器を用いた集積回路
US10742026B2 (en) * 2018-02-07 2020-08-11 International Business Machines Corporation Electrostatic protection device
US11004589B2 (en) * 2018-04-27 2021-05-11 Realtek Semiconductor Corp. High-Q integrated inductor and method thereof
EP3846205A4 (en) * 2018-09-21 2021-12-29 Huawei Technologies Co., Ltd. Planar inductor and semiconductor chip
JP2020120185A (ja) * 2019-01-21 2020-08-06 株式会社村田製作所 フロントエンドモジュール及び通信装置
JP7101627B2 (ja) * 2019-01-29 2022-07-15 ルネサスエレクトロニクス株式会社 半導体モジュールおよびその製造方法
JP2021072570A (ja) * 2019-10-31 2021-05-06 株式会社村田製作所 高周波モジュールおよび通信装置
CN114762114A (zh) * 2019-11-29 2022-07-15 罗姆股份有限公司 半导体装置
JP7476530B2 (ja) * 2019-12-10 2024-05-01 株式会社村田製作所 増幅回路及び通信装置
WO2021120048A1 (zh) * 2019-12-18 2021-06-24 华为技术有限公司 一种芯片结构及无线通信装置
JP2021150339A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 半導体集積回路装置および発振回路装置
US11367697B2 (en) * 2020-05-15 2022-06-21 Qualcomm Incorporated High-density flip chip package for wireless transceivers
TWI763188B (zh) * 2020-12-16 2022-05-01 瑞昱半導體股份有限公司 收發電路
CN118020158A (zh) * 2021-10-25 2024-05-10 罗姆股份有限公司 变压器芯片和信号传输装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574350A (zh) * 2003-06-13 2005-02-02 恩益禧电子股份有限公司 压控振荡器
CN1591867A (zh) * 2003-09-01 2005-03-09 松下电器产业株式会社 半导体器件
JP2010251662A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
JP2011141415A (ja) * 2010-01-07 2011-07-21 Konica Minolta Business Technologies Inc 記録材の表面処理装置および画像形成装置
JP2014053529A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 電子装置
CN105051886A (zh) * 2013-03-25 2015-11-11 瑞萨电子株式会社 半导体装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541800B2 (ja) * 2004-08-20 2010-09-08 ルネサスエレクトロニクス株式会社 インダクタを備えた半導体装置
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
JP2011101322A (ja) * 2009-11-09 2011-05-19 Renesas Electronics Corp 発振回路及び半導体装置
JP2011171415A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 半導体集積回路
JP5675504B2 (ja) * 2010-08-06 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
CN103794592B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 具有接地屏蔽结构的半导体器件
US9711451B2 (en) * 2014-01-29 2017-07-18 Renesas Electronics Corporation Semiconductor device with coils in different wiring layers
JP6468290B2 (ja) * 2014-10-16 2019-02-13 株式会社村田製作所 高周波モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574350A (zh) * 2003-06-13 2005-02-02 恩益禧电子股份有限公司 压控振荡器
CN1591867A (zh) * 2003-09-01 2005-03-09 松下电器产业株式会社 半导体器件
JP2010251662A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
JP2011141415A (ja) * 2010-01-07 2011-07-21 Konica Minolta Business Technologies Inc 記録材の表面処理装置および画像形成装置
JP2014053529A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 電子装置
CN105051886A (zh) * 2013-03-25 2015-11-11 瑞萨电子株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20170359097A1 (en) 2017-12-14
CN107492547A (zh) 2017-12-19
US10103773B2 (en) 2018-10-16
JP6619698B2 (ja) 2019-12-11
JP2017220607A (ja) 2017-12-14

Similar Documents

Publication Publication Date Title
CN107492547B (zh) 半导体器件和通信电路
US10608590B2 (en) High-gain low noise figure low noise complementary metal oxide semiconductor amplifier with low current consumption
US9991855B2 (en) Semiconductor device
JP4138229B2 (ja) スイッチ半導体集積回路
US10523264B2 (en) Second order harmonic cancellation for radio frequency front-end switches
US11309926B2 (en) Multiple band multiple mode transceiver front end flip-chip architecture and circuitry with integrated power amplifiers
US20180102753A1 (en) Coupled Resonator On-Die Filters for WiFi Applications
US9300352B2 (en) Transceiver with board-level configuration of on-chip or external transmit/receive switch
JP2011139383A (ja) 集積回路装置及び電子機器
US20160336907A1 (en) High gain rf power amplifier with negative capacitor
TW201404032A (zh) 多重無線電標準的低雜訊放大器
KR20200037695A (ko) 송수신 스위치, 송수신기, 그리고 송수신 스위치의 동작 방법
US20140160693A1 (en) Semiconductor module
CN113972927A (zh) 射频集成电路以及整合出射频集成电路的方法
JP2011171415A (ja) 半導体集積回路
CN111404577A (zh) 具有低电压开关的多模式可配置的收发器
JP2004146916A (ja) 高周波スイッチ回路および高周波スイッチモジュール
US20220302885A1 (en) High-frequency amplifier circuit
JP4778069B2 (ja) 無線トランシーバ用マルチスタンダード、マルチバンド直接変換装置および集積回路パッケージ
Feng et al. Overlapped inductors and its application on a shared RF front-end in a MultiStandard IC
US9054701B1 (en) Semiconductor device
Nakamura et al. A Prototype SAW-Less LTE Transmitter With a High-Linearity Modulator Using BPF-Based I/Q Summing and a Triple-Layer Marchand Balun
JP2002141756A (ja) 高周波部品
JP2005136337A (ja) 高周波回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant