JP2005136337A - 高周波回路装置 - Google Patents
高周波回路装置 Download PDFInfo
- Publication number
- JP2005136337A JP2005136337A JP2003373023A JP2003373023A JP2005136337A JP 2005136337 A JP2005136337 A JP 2005136337A JP 2003373023 A JP2003373023 A JP 2003373023A JP 2003373023 A JP2003373023 A JP 2003373023A JP 2005136337 A JP2005136337 A JP 2005136337A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency circuit
- external
- frequency
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】高周波回路部品と、高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関し、高周波回路の外部リードとして第1および第2の外部リード10,20を有し、第1および第2の外部リード10,20間に、高周波回路部品の信号経路に接続されていない第3の外部リード30を1つの回路部品として構成され、第1の外部リード10から第2の外部リード20に放射される不要波を吸収する回路特性の放射波吸収回路100が設けられている。
【選択図】図4
Description
たとえば、受信回路RCは、たとえばハイパスフィルタHPFと、ローノイズアンプLNAと、ミキサM1とを有する。受信回路RCは、単一または複数のアンテナANTによって高周波、たとえば1.8GHzの電波を受信する。受信信号は、ハイパスフィルタHPFを通り、ローノイズアンプLNAにより増幅される。その後、ミキサM1において電圧制御発信回路VCOの発信信号と増幅された受信信号が混合される。その結果、受信信号は、ダウンコンバートされ、後段の信号処理回路に送られる。
さらに、送信側と受信側の信号経路を振り分けるためのフィルタ部品であるデュプレクサも必要となる。
特許文献1に示されるような回路定数を制御する方法も有効ではあるが、送受信回路に新たな構成を付加しているため、構成が複雑になる。また、送受信回路にダイオードやフィルタが組み込まれているので、確保したい周波数への合わせ込みが容易ではない。
特許文献2に示されるような専用のパッケージを用いることも有効ではあるが、製造コストがかさむという不利益がある。
また、接地ピンやNCピンを設けてアイソレーションを図る方法は、常に有効ではなく、逆にアイソレーションが低下してしまうこともあった。
デュプレクサにおいて、入力された信号は、送信側の信号として振り分けられ、デュプレクサ用出力端子Dup_outから出力される。
出力された信号は、各スイッチF3,F7,F8を介してアンテナ端子Antから送信される。このとき、他のスイッチF4,F9,F2などはオフである。あるいは、出力された信号はスイッチF4を介してアンテナ端子Antから送信される。このとき、他のスイッチF1,F3,F5,F7などはオフである。
そこで、本実施例においては、入力端子Dup_inおよび出力用端子Dup_outと接続される第1および第2のピン10,20の間に、図2に示した高周波回路1の信号経路に接続されていない非接続ピン30を含む放射波吸収回路100が設置されている。非接続ピン30には、外部部品として、一方の端部が非接続ピン30に接続され、他方の端部が接地されたキャパシタC11が接続されている。
ここで、請求項1の第1および第2の外部リードの一実施態様が第1および第2のピン10,20に相当し、第3の外部リードの一実施態様が非接続ピン30に相当する。
本変形例に係る放射波吸収回路100は、第1のピン10と第2のピン20との間に設置されている。放射波吸収回路100は、第3のパッド5cにワイヤボンディングされた非接続ピン30と、外部部品として一方の端部が非接続ピン30に接続され、他方の端部が接地されたキャパシタC11とを有する。
なお、上記の実施例と同様の部分は番号を同じくし、記載を省略し、以下、異なる部分についてのみ記述する。
図5は、本変形例に係る高周波回路装置の一部を模式的に示す概略拡大図である。
放射波吸収回路100は、第3のパッド5cにワイヤボンディングされた非接続ピン30と、外部部品として一方の端部が非接続ピン30に接続され、他方の端部が接地されたインダクタL11を有する。また、放射波吸収回路100は、チップ内において第3のパッド5cと接続されたキャパシタC12を有する。
図6は、本変形例に係る高周波回路装置の一部を模式的に示す概略拡大図である。
図7は、本変形例に係る高周波回路装置の一部を模式的に示す概略拡大図である。
本変形例に係る放射波吸収回路100は、第1のピン10と第2のピン20との間に、第3のパッド5cにワイワボンディングされた非接続ピン30と、第4のパッド5dにワイヤボンディングされた第2の非接続ピン40と、外部部品として一方の端部が非接続ピン30に接続され、他方の端部が接地されたキャパシタC11とを有する。ここで、第3のパッド5cおよび第4のパッド5dは電気的に接続されている。その結果、非接続ピン30と第2の非接続ピン40とは電気的に接続され、それぞれのインダクタ成分が合算されている。
図8は、本変形例に係る高周波回路装置の一部を模式的に示す概略拡大図である。
また、外付部品を交換することにより共振周波数を変えることができるので、不要波の周波数に相当する周波数に共振回路の特性を合わせ込むことが容易にできる。なお、本実施例に係る高周波回路装置においては、アイソレーション特性を確保するために複数の接地ピンやNCピンを配置する必要がないので、アイソレーション特性のためにパッケージサイズが大きくなることがない。また、接地された外付部品を形成するプロセスのみを追加すればよく、また、汎用のパッケージを用いることができるので、容易に製造することができる。
なお、上記の実施例1と同様の部分は番号を同じくし、記載を省略し、以下、異なる部分についてのみ記述する。
高周波回路51は、パワーアンプ系素子であって、入力された信号を増幅する回路である。増幅回路52は、RF信号を増幅し、これを電圧制御発信回路VCOの発振信号と混合する。外部リード53は、外部に高周波回路51および増幅回路52と外部部品とを接続する。ここで、外部リード53を入出力を行うピンとも称する。
図10に示す高周波回路51は、パワーアンプPAと、スイッチSWとを有する。パワーアンプPAは、たとえば、送信用回路から入力された信号を増幅し、整合回路Z10に入力する。スイッチSWは、アンテナANTから入力された信号を送信側と受信側とに振り分ける。増幅回路52は、受信された信号をローノイズアンプLNAで増幅し、これをローカル発振信号LOと混合し、IF信号として出力する。
本実施例に係る放射波吸収回路110は、増幅回路52に接続されていないパッドにワイヤボンディングされた非接続ピンと、外部部品として一方の端部が非接続ピンに接続され、他方の端部が接地されたキャパシタC110とを有する。ここで、請求項4の第1の外部リードの一実施態様がローカル信号電源部VDD(LO AMP)のピンに相当し、第2の外部リードの一実施態様が非接続ピンに相当する。
放射波吸収回路110は、ワイヤおよび非接続ピンのインダクタ成分Lと、非接続ピンの他方の端部に接続されたキャパシタC110とにより、LC直列共振回路を構成している。
その他、上記の実施例1と同様の効果が得られる。なお、放射波吸収回路110は、上記の実施例1と同様に様々な変形例が可能である。
例えば、放射波吸収回路100,110は、不要な放射波を発するピンの両側に設置してもよい。また、搭載される回路や用いるパッケージによって、第1および第2のピンの間に放射波吸収回路100が設置され、あるいは、第1のピンの配列方向の少なくとも一方側の近傍に放射波吸収回路110が設置されていればよい。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
Claims (4)
- 高周波回路部品と、前記高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関し、
前記高周波回路の外部リードが第1および第2の外部リードを有し、
前記第1および第2の外部リード間に、前記高周波回路部品の信号経路に接続されていない第3の外部リードを1つの回路部品として構成され、前記第1の外部リードから前記第2の外部リードに放射される不要波を吸収する回路特性の放射波吸収回路が設けられている
高周波回路装置。 - 前記放射波吸収回路は、一方の端部が前記第3の外部リードに接続され、他方の端部が接地されたキャパシタまたはインダクタの外付部品を含む
請求項1記載の高周波回路装置。 - 前記放射波吸収回路は、前記第3の外部リードをインダクタとして含むLC直列共振回路であり、前記共振回路の共振周波数は、前記第1の外部リードから前記第2の外部リードへ漏れる信号の周波数に相当する
請求項1記載の高周波回路装置。 - 高周波回路部品と、前記高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関し、
前記高周波回路の動作時に不要な放射波を発する第1の外部リードと、
前記第1の外部リードの配列方向の少なくとも一方の側の近傍に、前記高周波回路部品の信号経路に接続されていない第2の外部リードを1つの回路部品として構成され、前記高周波回路部品の動作時において前記第1の外部リードの放射波を吸収する回路特性を有する放射波吸収回路が設けられている
高周波回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003373023A JP4168909B2 (ja) | 2003-10-31 | 2003-10-31 | 高周波回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003373023A JP4168909B2 (ja) | 2003-10-31 | 2003-10-31 | 高周波回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136337A true JP2005136337A (ja) | 2005-05-26 |
JP4168909B2 JP4168909B2 (ja) | 2008-10-22 |
Family
ID=34649235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003373023A Expired - Fee Related JP4168909B2 (ja) | 2003-10-31 | 2003-10-31 | 高周波回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4168909B2 (ja) |
-
2003
- 2003-10-31 JP JP2003373023A patent/JP4168909B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4168909B2 (ja) | 2008-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11476226B2 (en) | Radio-frequency module and communication device | |
US9985681B2 (en) | Front end circuit, module, and communication device | |
FI114259B (fi) | Radiotaajuisen etupään rakenne | |
US6838956B2 (en) | Packaging methodology for duplexers using FBARs | |
US7454178B2 (en) | Low-loss transmitter module | |
US11043983B2 (en) | Radio frequency module and communication device including the same | |
JP2009177825A (ja) | 無線通信装置 | |
US11381218B2 (en) | High-frequency module | |
US9258019B2 (en) | Communication device | |
US6856213B2 (en) | High frequency composite switch module | |
US9748994B2 (en) | Communication module | |
WO2020050341A1 (ja) | アンテナ素子、アンテナモジュールおよび通信装置 | |
US20070253177A1 (en) | Circuit unit, power supply bias circuit, LNB and transistor capable of suppressing oscillation of a board | |
JP2008271188A (ja) | 無線機 | |
US11539385B2 (en) | Radio-frequency module and communication device | |
US8923748B2 (en) | High frequency module and receiver | |
US20090195468A1 (en) | Slot antenna for a circuit board ground plane | |
US7046982B2 (en) | High frequency device having a frame with segmented compartments for prevented unwanted signal propagation | |
JP4168909B2 (ja) | 高周波回路装置 | |
US10749500B2 (en) | High-frequency module | |
KR100299867B1 (ko) | 튜너용ic | |
US20070238436A1 (en) | Radio reception apparatus receiving multiple radio signals different in frequency | |
JP2005521316A (ja) | 無線端末の改良または無線端末に関連する改良 | |
US9553630B2 (en) | Switching module and wireless communication equipment | |
US20240113732A1 (en) | Communication circuit and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |