JP2005136337A - 高周波回路装置 - Google Patents

高周波回路装置 Download PDF

Info

Publication number
JP2005136337A
JP2005136337A JP2003373023A JP2003373023A JP2005136337A JP 2005136337 A JP2005136337 A JP 2005136337A JP 2003373023 A JP2003373023 A JP 2003373023A JP 2003373023 A JP2003373023 A JP 2003373023A JP 2005136337 A JP2005136337 A JP 2005136337A
Authority
JP
Japan
Prior art keywords
circuit
frequency circuit
external
frequency
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003373023A
Other languages
English (en)
Other versions
JP4168909B2 (ja
Inventor
Shinichi Tanaka
真一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003373023A priority Critical patent/JP4168909B2/ja
Publication of JP2005136337A publication Critical patent/JP2005136337A/ja
Application granted granted Critical
Publication of JP4168909B2 publication Critical patent/JP4168909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】外部リードから放射される不要波を低減し、外部リード間のアイソレーション特性を向上させた高周波回路装置を提供する。
【解決手段】高周波回路部品と、高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関し、高周波回路の外部リードとして第1および第2の外部リード10,20を有し、第1および第2の外部リード10,20間に、高周波回路部品の信号経路に接続されていない第3の外部リード30を1つの回路部品として構成され、第1の外部リード10から第2の外部リード20に放射される不要波を吸収する回路特性の放射波吸収回路100が設けられている。
【選択図】図4

Description

本発明は、高周波回路装置に関し、特に、高周波回路部品と、高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関する。
図11は、無線通信端末の送受信回路の構成例を示すブロック図である。
たとえば、受信回路RCは、たとえばハイパスフィルタHPFと、ローノイズアンプLNAと、ミキサM1とを有する。受信回路RCは、単一または複数のアンテナANTによって高周波、たとえば1.8GHzの電波を受信する。受信信号は、ハイパスフィルタHPFを通り、ローノイズアンプLNAにより増幅される。その後、ミキサM1において電圧制御発信回路VCOの発信信号と増幅された受信信号が混合される。その結果、受信信号は、ダウンコンバートされ、後段の信号処理回路に送られる。
また、送信回路TCは、たとえば、パワーアンプPAとローパスフィルターLPFと、ミキサM2とを有する。送信回路TCにおいて、入力された送信信号が、ミキサM2においてアップコンバートされ、ローパスフィルターLPFを通る。そして、送信信号はパワーアンプPAによって増幅され、アンテナANTを介して電波として出力される。
さらに、送信側と受信側の信号経路を振り分けるためのフィルタ部品であるデュプレクサも必要となる。
上記のような周波数の高い信号の送受信を同時に行う場合、送信回路や受信回路内の異なる信号経路間において、高周波信号が不要な放射波として漏洩したり、飛び込み易い。そのため、端子間などでアイソレーションを十分に確保する必要がある。
上記のような送受信制御回路としては、デュプレクサと送信端子との間にPINダイオードとローパスフィルタとを接続して、ローパスフィルタのアンテナ端子側の見かけのインピーダンスが送信端子側の見かけのインピーダンスよりも小さくして、受信時のアンテナ端子から送信端子への受信信号の漏れを少なくした送受信制御回路が知られている(例えば、特許文献1参照)。
特許文献1に示されるような回路定数を制御する方法も有効ではあるが、送受信回路に新たな構成を付加しているため、構成が複雑になる。また、送受信回路にダイオードやフィルタが組み込まれているので、確保したい周波数への合わせ込みが容易ではない。
また、上記のような高周波パッケージとしては、パッケージの底部に入出力ピンから高周波信号の波長の約4分の1の長さだけ離れてスリットを形成し、端子間のアイソレーションを確保した高周波パッケージが知られている(例えば、特許文献2参照)。
特許文献2に示されるような専用のパッケージを用いることも有効ではあるが、製造コストがかさむという不利益がある。
その結果、従来においては、2つの信号を入出力する外部リード(信号入出力ピン)の距離を離してアイソレーション特性を向上させる方法が用いられている。たとえば、2つの信号を入力する端子の間に接地ピンあるいは高周波回路と接続されていないピン(ノンコネクトピン、以下、NCピンとも称する)を設置して2つの外部リード間を空間的に遠く離し、アイソレーションを確保する。しかしながら、空間的に距離を離すと多数のピンを有するパッケージを必要としてしまい、結果としてパッケージサイズが大きくなってしまう。
また、接地ピンやNCピンを設けてアイソレーションを図る方法は、常に有効ではなく、逆にアイソレーションが低下してしまうこともあった。
特開2001−345733号公報 特開2001−77601号公報
本発明は上記のような事情に鑑みてなされたものであり、その目的は、外部リードから放射される不要波を低減し、外部リード間のアイソレーション特性を向上させる高周波回路装置を提供することにある。
上記目的を達成するため、上記の本発明の高周波回路装置は、高周波回路部品と、高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関し、高周波回路の外部リードが第1および第2の外部リードを有し、第1および第2の外部リード間に、高周波回路部品の信号経路に接続されていない第3の外部リードを1つの回路部品として構成され、第1の外部リードから第2の外部リードに放射される不要波を吸収する回路特性の放射波吸収回路が設けられている。
本発明の高周波回路装置によれば、高周波回路部品の信号経路に接続されていない第3のリードを含む放射波吸収回路を設けることにより、第1の外部リードから第2の外部リードへ放射される不要波を吸収する。
上記目的を達成するため、上記の本発明の高周波回路装置は、高周波回路部品と、高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関し、高周波回路の動作時に不要な放射波を発する第1の外部リードと、第1の外部リードの配列方向の少なくとも一方の側の近傍に、高周波回路部品の信号経路に接続されていない第2の外部リードを1つの回路部品として構成され、高周波回路部品の動作時において第1の外部リードの放射波を吸収する回路特性を有する放射波吸収回路が設けられている。
本発明の高周波回路装置によれば、第1の外部リードの配列方向の少なくとも一方の側の近傍に設けられ、高周波回路部品の信号経路に接続されていない第2の外部リードを含む放射波吸収回路により、高周波回路部品の動作時において第1の外部リードの放射波を吸収する。
本発明の高周波回路装置によれば、外部リードから放射される不要波を低減し、外部リード間のアイソレーション特性を向上させることができる。
以下、本発明を実施するための最良の形態について図面を参照して記述する。
図1は、本実施例に係る高周波回路装置の一部を示す概略上面図である。本実施例の高周波回路装置は、たとえば、1.5GHzと800MHzの2つの異なる周波数信号を送受信する。
図1に示す高周波回路装置は、高周波回路1と、ロジック回路2と、外部リード3と、それぞれの回路と外部リード3とを電気的に接続するワイヤとがパッケージに搭載されて構成されている。また、図示は省略するが、上記の高周波回路装置は、外部リード3を介して複数の外部部品と接続されている。
高周波回路1は、複数のスイッチ素子を有し、それぞれのスイッチを切り換えて1.5GHzと800MHzの2つの異なる周波数信号を送受信するスイッチ回路である。ロジック回路2は、高周波回路1に含まれるスイッチを制御する。外部リード3は、パッケージの内部の高周波回路1およびロジック回路2と、外部部品とを接続する。ここで、外部リード3を入出力を行うピンとも称する。
図2は、本実施例に係る高周波回路装置に搭載されている高周波回路1を示す等価回路図である。
図2に示す高周波回路1は、インピーダンス調整用のキャパシタC1〜C5と、高周波接地用のキャパシタC6〜C9と、複数のスイッチF1〜F24とを有し、スイッチF1〜F24のオン/オフにより信号経路の変更が可能なスイッチ回路になっている。また、上記の高周波回路1は、テスト用信号入力端子Extと、アンテナ端子Antと、ダイバシティアンテナ端子D_Antと、ダイバシティアンテナのテスト用信号入力端子D_Extとを有する。上記の高周波回路1は、800MHzの送信用端子Tx800と、デュプレクサ用入力端子Dup_inと、デュプレクサ用出力端子Dup_outと、1.5GHzの送信用端子Tx1.5とを有する。さらに、800MHzのデジタル受信用端子Rx800Dと、800MHzのアナログ受信用端子Rx800Aと、1.5GHzの受信用端子Rx1.5とを有する。
デュプレクサ用入力端子Dup_inおよびデュプレクサ用出力端子Dup_outは、それぞれデュプレクサに接続されている。デュプレクサは、入力された信号を送信側と受信側の信号経路を振り分けるためのフィルタ部品である。
図2に示す高周波回路1において、たとえば、送信用端子Tx800から出力された信号は、スイッチF21を介して、デュプレクサ用入力端子Dup_inからデュプレクサに入力される。このとき、スイッチF20はオフである。
デュプレクサにおいて、入力された信号は、送信側の信号として振り分けられ、デュプレクサ用出力端子Dup_outから出力される。
出力された信号は、各スイッチF3,F7,F8を介してアンテナ端子Antから送信される。このとき、他のスイッチF4,F9,F2などはオフである。あるいは、出力された信号はスイッチF4を介してアンテナ端子Antから送信される。このとき、他のスイッチF1,F3,F5,F7などはオフである。
送信用端子Tx800および送信用端子Tx1.5は、それぞれパワーアンプPAに接続されている。たとえば、パワーアンプPAにおいて送信回路からの信号が増幅されて、増幅された信号は送信用端子Tx800あるいは送信用端子Tx1.5に出力される。また、必要に応じてキャパシタのスイッチF15,F16,F22,F24がオンして、信号経路のインピーダンスが制御されている。
一方、受信側においても同様に、アンテナ端子Antあるいはダイバシティアンテナ端子D_Antにおいて受信された信号は、TDMAモードのとき、周波数に応じて受信側端子Rx800D,Rx800A,Rx1.5のいづれかに入力される。また、同時送受信モードの場合は、デュプレクサを介して受信端子Rx800Dに入力される。受信側端子Rx800D,Rx800A,Rx1.5は、それぞれローノイズアンプLNAなどに接続されている。ローノイズアンプLNAにより増幅された信号は、各受信回路に出力される。
図3は、図1に示す高周波回路装置の端子配列を模式的に示す概略図である。
図3に示す高周波回路装置は、たとえば、1辺に8つのピンを有する四角形の汎用パッケージを有する。さらに、図2に示す高周波回路のアンテナやそれぞれの周波数の入出力端子がそれぞれのピンに接続され、外部部品と接続されている。なお、上記の高周波回路1およびロジック回路2は、汎用のパッケージに搭載されていればよく、図3に示す端子配列に限定されるものではない。
ここで、図2においてデュプレクサに接続された入力端子Dup_inと出力用端子Dup_outとの間に、不要な放射波が生じやすい。
そこで、本実施例においては、入力端子Dup_inおよび出力用端子Dup_outと接続される第1および第2のピン10,20の間に、図2に示した高周波回路1の信号経路に接続されていない非接続ピン30を含む放射波吸収回路100が設置されている。非接続ピン30には、外部部品として、一方の端部が非接続ピン30に接続され、他方の端部が接地されたキャパシタC11が接続されている。
ここで、請求項1の第1および第2の外部リードの一実施態様が第1および第2のピン10,20に相当し、第3の外部リードの一実施態様が非接続ピン30に相当する。
図4は、図3における放射波吸収回路100を含む領域Aの概略拡大図である。
図4に示すように、高周波回路1が構成されたチップ4上に、内部回路を外部と接続するための第1のパッド5aと、第2のパッド5bと、第3のパッド5cとが設置されている。また、第1のパッド5aは第1のピン10に、第2のパッド5bは第2のピン20にそれぞれワイヤボンディングされている。ここで、第3のパッド5cは、高周波回路1の信号経路と直接接続されていない。また、図示は省略するが、第1および第2のピン10,20はそれぞれデュプレクサに接続されている。
本変形例に係る放射波吸収回路100は、第1のピン10と第2のピン20との間に設置されている。放射波吸収回路100は、第3のパッド5cにワイヤボンディングされた非接続ピン30と、外部部品として一方の端部が非接続ピン30に接続され、他方の端部が接地されたキャパシタC11とを有する。
図4に示すように、第3のパッド5cと非接続ピン30の一方の端部は、ワイヤにより接続されている。このワイヤおよび非接続ピン30のインダクタ成分Lと、非接続ピン30の他方の端部に接続されたキャパシタC11とにより、放射波吸収回路100はLC直列共振回路を構成している。
また、キャパシタC11の容量などの外付部品の回路特性によって、上記の共振回路の共振周波数は調整される。たとえば、デュプレクサに接続された第1のピン10から第2のピン20に放射される不要波の周波数が共振回路の共振周波数に相当するように、キャパシタC11の容量を設定する。
次に、上記の実施例に係る高周波回路装置の変形例について記述する。
なお、上記の実施例と同様の部分は番号を同じくし、記載を省略し、以下、異なる部分についてのみ記述する。
〔変形例1〕
図5は、本変形例に係る高周波回路装置の一部を模式的に示す概略拡大図である。
図5に示すように、本変形例に係る放射波吸収回路100は、第1のピン10と第2のピン20との間に設置されている。
放射波吸収回路100は、第3のパッド5cにワイヤボンディングされた非接続ピン30と、外部部品として一方の端部が非接続ピン30に接続され、他方の端部が接地されたインダクタL11を有する。また、放射波吸収回路100は、チップ内において第3のパッド5cと接続されたキャパシタC12を有する。
本変形例においては、共振回路のキャパシタ成分がチップ内に構成されている。また、本変形例においては、外付回路としてインダクタL11を有する。その結果、インダクタ成分Lを調整することによって共振回路の共振周波数を調整する。
〔変形例2〕
図6は、本変形例に係る高周波回路装置の一部を模式的に示す概略拡大図である。
図6に示すように、放射波吸収回路100は、第3のパッド5cにワイヤボンディングされた非接続ピン30および第2の非接続ピン40と、外部部品として一方の端部が非接続ピン30に接続され、他方の端部が接地されたキャパシタC11とを有する。
本変形例においては、第1の接続ピン10と第2の接続ピン20との間に非接地ピン30および第2の非接続ピン40を設置し、共振回路のインダクタ成分を増やしている。また、第2の非接続ピン40を設置したことにより、第1の接続ピン10と第2の接続ピン20との間隔を広げている。
〔変形例3〕
図7は、本変形例に係る高周波回路装置の一部を模式的に示す概略拡大図である。
図7に示すように、高周波回路が構成されたチップ4上において、第3のパッド5cと第2のパッド5bとの間に、第4のパッド5dがさらに設置されている。ここで、第4のパッド5dは高周波回路の信号経路と直接接続されていない。
本変形例に係る放射波吸収回路100は、第1のピン10と第2のピン20との間に、第3のパッド5cにワイワボンディングされた非接続ピン30と、第4のパッド5dにワイヤボンディングされた第2の非接続ピン40と、外部部品として一方の端部が非接続ピン30に接続され、他方の端部が接地されたキャパシタC11とを有する。ここで、第3のパッド5cおよび第4のパッド5dは電気的に接続されている。その結果、非接続ピン30と第2の非接続ピン40とは電気的に接続され、それぞれのインダクタ成分が合算されている。
本変形例は、第4のパッド5dを設け、第1のピン10と第2のピン20との間にさらに第4のパッド5dと接続する第2の非接続ピン40を設置している。その結果、共振回路のインダクタ成分を増加させるとともに、第1のピン10と第2のピン20との間隔を広げている。
〔変形例4〕
図8は、本変形例に係る高周波回路装置の一部を模式的に示す概略拡大図である。
図8に示すように、本変形例に係る放射波吸収回路100は、第1のピン10と第2のピン20との間に、非接続ピン30と、第2の非接続ピン40と、外部部品として一方の端部が非接続ピン30に接続され、他方の端部が接地されたキャパシタC11を有する。ここで、非接続ピン30と第2の非接続ピン40とは、ワイヤボンディングされている。なお、変形例3とは異なり、第3のパッド5cおよび第4のパッド5dは電気的に接続されていない。
本実施例に係る高周波回路装置によれば、高周波回路1の信号経路と直接接続されていない非接続ピン30と、非接続ピン30と接続された外付部品とを含む放射波吸収回路100により、第1のピン10から第2のピン20に放射される不要波を吸収することができる。その結果、第1のピン10と第2のピン20との間のアイソレーション特性を向上させることができる。
また、外付部品を交換することにより共振周波数を変えることができるので、不要波の周波数に相当する周波数に共振回路の特性を合わせ込むことが容易にできる。なお、本実施例に係る高周波回路装置においては、アイソレーション特性を確保するために複数の接地ピンやNCピンを配置する必要がないので、アイソレーション特性のためにパッケージサイズが大きくなることがない。また、接地された外付部品を形成するプロセスのみを追加すればよく、また、汎用のパッケージを用いることができるので、容易に製造することができる。
具体的には、変形例1などに示すように外付部品をキャパシタC11あるいはインダクタL11とすることで、それらの容量あるいはインダクタ成分を調整することにより、放射波吸収回路100の共振周波数を変えることができる。
また、変形例2〜4に示すように、第1のピン10と第2のピン20との間に、非接続ピン30および第2の非接続ピン40を設置することによって、非接続ピンとワイヤとによって構成されるインダクタ成分を増やし、第1の接続ピン10と第2の接続ピン20との間隔を広げることができる。
次に、本発明の実施例2について図面を参照して記述する。
なお、上記の実施例1と同様の部分は番号を同じくし、記載を省略し、以下、異なる部分についてのみ記述する。
図9は、本実施例に係る高周波回路装置の一部を示す概略上面図である。図9に示す高周波回路装置は、たとえば、1つの周波数信号を送受信する。
図9に示す高周波回路装置は、高周波回路51と、増幅回路52と、外部リード53と、それぞれの回路と外部リード53とを電気的に接続するワイヤとがパッケージに搭載されて構成されている。また、図示は省略するが、上記の高周波回路装置は、外部リード53を介して複数の外部部品と接続されている。
図9に示す高周波回路装置が搭載されたパッケージは、長方形の長手方向の1辺にそれぞれ13つのピンを有する汎用パッケージである。
高周波回路51は、パワーアンプ系素子であって、入力された信号を増幅する回路である。増幅回路52は、RF信号を増幅し、これを電圧制御発信回路VCOの発振信号と混合する。外部リード53は、外部に高周波回路51および増幅回路52と外部部品とを接続する。ここで、外部リード53を入出力を行うピンとも称する。
図10は、図9に示す高周波回路装置の高周波回路51および増幅回路52の等価回路および端子配列を示す概略図である。
高周波回路装置は、外部部品として、アンテナANTと、送信用整合回路Z10と、パワーアンプ入力部PINと、ローカル発振信号入力部LOIN、ローカル発振信号電源部VDD(LO AMP)などを有する。これらの外付部品は、外部リード53を介して高周波回路51あるいは増幅回路52と接続されている。
図10に示す高周波回路51は、パワーアンプPAと、スイッチSWとを有する。パワーアンプPAは、たとえば、送信用回路から入力された信号を増幅し、整合回路Z10に入力する。スイッチSWは、アンテナANTから入力された信号を送信側と受信側とに振り分ける。増幅回路52は、受信された信号をローノイズアンプLNAで増幅し、これをローカル発振信号LOと混合し、IF信号として出力する。
ここで、ローノイズアンプLNAにおいて、増幅されたローカル発振信号LOが、ローカル発振信号入力ピンLOINおよびローカル発振信号電源部VDD(LO AMP)の外部リードをアンテナとして、たとえば、アンテナANTの外部リード(ピン)に不要波として放射される。
そこで、ローカル信号電源部VDD(LO AMP)のピンの近傍に放射波吸収回路110を設置する。本実施例においては、たとえば、RF発振信号電源部VDD(RF AMP)のピンと隣り合うピンに放射波吸収回路110を設置する。
本実施例に係る放射波吸収回路110は、増幅回路52に接続されていないパッドにワイヤボンディングされた非接続ピンと、外部部品として一方の端部が非接続ピンに接続され、他方の端部が接地されたキャパシタC110とを有する。ここで、請求項4の第1の外部リードの一実施態様がローカル信号電源部VDD(LO AMP)のピンに相当し、第2の外部リードの一実施態様が非接続ピンに相当する。
放射波吸収回路110は、ワイヤおよび非接続ピンのインダクタ成分Lと、非接続ピンの他方の端部に接続されたキャパシタC110とにより、LC直列共振回路を構成している。
また、上記の共振回路の共振周波数は、キャパシタC110の容量などの外付部品によって調整される。たとえば、ローカル発振信号電源部VDD(LO AMP)のピンから放射される不要波の周波数が共振回路の共振周波数に相当するように、キャパシタC110の容量を設定する。
本実施例に係る高周波回路装置によれば、高周波回路51の信号経路と直接接続されていない非接続ピンと、非接続ピンと接続されたキャパシタC110とを含む放射波吸収回路110により、ローカル発振信号電源部VDD(LO AMP)のピンから放射される不要波を吸収することができる。ここで、不要な放射波を発するローカル発振信号電源部VDD(LO AMP)のピンの近傍に、放射波吸収回路110が設置されている。その結果、第1のピン10と第2のピン20との間のアイソレーション特性を向上させることができる。
その他、上記の実施例1と同様の効果が得られる。なお、放射波吸収回路110は、上記の実施例1と同様に様々な変形例が可能である。
本発明の高周波回路装置は、上記の実施形態に限定されない。
例えば、放射波吸収回路100,110は、不要な放射波を発するピンの両側に設置してもよい。また、搭載される回路や用いるパッケージによって、第1および第2のピンの間に放射波吸収回路100が設置され、あるいは、第1のピンの配列方向の少なくとも一方側の近傍に放射波吸収回路110が設置されていればよい。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
図1は、本発明の実施例1に係る高周波回路装置の一部を示す概略上面図である。 図2は、図1に示す高周波回路装置に搭載されている高周波回路1を示す等価回路図である。 図3は、図1に示す高周波回路装置の端子配列を模式的に示す概略図である。 図4は、図3における放射波吸収回路100を含む領域Aの概略拡大図である。 図5は、本発明の変形例1に係る高周波回路装置の一部を模式的に示す概略拡大図である。 図6は、本発明の変形例2に係る高周波回路装置の一部を模式的に示す概略拡大図である。 図7は、本発明の変形例3に係る高周波回路装置の一部を模式的に示す概略拡大図である。 図8は、本発明の変形例4に係る高周波回路装置の一部を模式的に示す概略拡大図である。 図9は、本発明の実施例2に係る高周波回路装置の一部を示す概略上面図である。 図10は、図9に示す高周波回路装置に搭載されている高周波回路51および増幅回路52の等価回路および端子配列を示す概略図である。 図11は、従来の技術に係る無線通信端末の送受信回路の構成例を示すブロック図である。
符号の説明
1,51…高周波回路、2…ロジック回路、3、53…外部リード、4…チップ、5a…第1のパッド、5b…第2のパッド、5c…第3のパッド、5d…第4のパッド、10…第1のピン、20…第2のピン、30…非接続ピン、40…第2の非接続ピン、52…増幅回路、100、110…放射波吸収回路

Claims (4)

  1. 高周波回路部品と、前記高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関し、
    前記高周波回路の外部リードが第1および第2の外部リードを有し、
    前記第1および第2の外部リード間に、前記高周波回路部品の信号経路に接続されていない第3の外部リードを1つの回路部品として構成され、前記第1の外部リードから前記第2の外部リードに放射される不要波を吸収する回路特性の放射波吸収回路が設けられている
    高周波回路装置。
  2. 前記放射波吸収回路は、一方の端部が前記第3の外部リードに接続され、他方の端部が接地されたキャパシタまたはインダクタの外付部品を含む
    請求項1記載の高周波回路装置。
  3. 前記放射波吸収回路は、前記第3の外部リードをインダクタとして含むLC直列共振回路であり、前記共振回路の共振周波数は、前記第1の外部リードから前記第2の外部リードへ漏れる信号の周波数に相当する
    請求項1記載の高周波回路装置。
  4. 高周波回路部品と、前記高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置に関し、
    前記高周波回路の動作時に不要な放射波を発する第1の外部リードと、
    前記第1の外部リードの配列方向の少なくとも一方の側の近傍に、前記高周波回路部品の信号経路に接続されていない第2の外部リードを1つの回路部品として構成され、前記高周波回路部品の動作時において前記第1の外部リードの放射波を吸収する回路特性を有する放射波吸収回路が設けられている
    高周波回路装置。
JP2003373023A 2003-10-31 2003-10-31 高周波回路装置 Expired - Fee Related JP4168909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003373023A JP4168909B2 (ja) 2003-10-31 2003-10-31 高周波回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003373023A JP4168909B2 (ja) 2003-10-31 2003-10-31 高周波回路装置

Publications (2)

Publication Number Publication Date
JP2005136337A true JP2005136337A (ja) 2005-05-26
JP4168909B2 JP4168909B2 (ja) 2008-10-22

Family

ID=34649235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003373023A Expired - Fee Related JP4168909B2 (ja) 2003-10-31 2003-10-31 高周波回路装置

Country Status (1)

Country Link
JP (1) JP4168909B2 (ja)

Also Published As

Publication number Publication date
JP4168909B2 (ja) 2008-10-22

Similar Documents

Publication Publication Date Title
US11476226B2 (en) Radio-frequency module and communication device
US9985681B2 (en) Front end circuit, module, and communication device
FI114259B (fi) Radiotaajuisen etupään rakenne
US6838956B2 (en) Packaging methodology for duplexers using FBARs
US7454178B2 (en) Low-loss transmitter module
US11043983B2 (en) Radio frequency module and communication device including the same
JP2009177825A (ja) 無線通信装置
US11381218B2 (en) High-frequency module
US9258019B2 (en) Communication device
US6856213B2 (en) High frequency composite switch module
US9748994B2 (en) Communication module
WO2020050341A1 (ja) アンテナ素子、アンテナモジュールおよび通信装置
US20070253177A1 (en) Circuit unit, power supply bias circuit, LNB and transistor capable of suppressing oscillation of a board
JP2008271188A (ja) 無線機
US11539385B2 (en) Radio-frequency module and communication device
US8923748B2 (en) High frequency module and receiver
US20090195468A1 (en) Slot antenna for a circuit board ground plane
US7046982B2 (en) High frequency device having a frame with segmented compartments for prevented unwanted signal propagation
JP4168909B2 (ja) 高周波回路装置
US10749500B2 (en) High-frequency module
KR100299867B1 (ko) 튜너용ic
US20070238436A1 (en) Radio reception apparatus receiving multiple radio signals different in frequency
JP2005521316A (ja) 無線端末の改良または無線端末に関連する改良
US9553630B2 (en) Switching module and wireless communication equipment
US20240113732A1 (en) Communication circuit and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees