CN107492510B - 半导体制造装置及半导体器件的制造方法 - Google Patents

半导体制造装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN107492510B
CN107492510B CN201710100411.1A CN201710100411A CN107492510B CN 107492510 B CN107492510 B CN 107492510B CN 201710100411 A CN201710100411 A CN 201710100411A CN 107492510 B CN107492510 B CN 107492510B
Authority
CN
China
Prior art keywords
unit
bare chip
blocks
manufacturing apparatus
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710100411.1A
Other languages
English (en)
Other versions
CN107492510A (zh
Inventor
冈本直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN107492510A publication Critical patent/CN107492510A/zh
Application granted granted Critical
Publication of CN107492510B publication Critical patent/CN107492510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供半导体制造装置及半导体器件的制造方法，能够配合品种容易地变更上推单元。半导体制造装置具备从切割带的下方上推裸芯片的上推单元和吸附裸芯片的筒夹。上推单元具备具有与切割带接触的四方状的多个块的第一单元、和具有向四方状的多个块各自独立地传递上下动作的同心圆状的多个块的第二单元。第一单元安装于第二单元之上。

Description

半导体制造装置及半导体器件的制造方法
技术领域
本发明涉及半导体制造装置，例如可适用于具备上推单元的芯片贴装机。
背景技术
通常，在将被称作裸芯片的半导体芯片搭载于例如布线基板或引线框架等(以下总称为基板)的表面的芯片贴装机中，通常，重复进行下述动作(作业)：使用筒夹等吸附嘴将裸芯片搬运到基板上，施加按压力，并且对接合材料进行加热来进行贴装。
在芯片贴装机等半导体制造装置进行的裸芯片贴装工序中，有从半导体晶片(以下称作晶片。)将分割的裸芯片剥离的剥离工序。在剥离工序中，从切割带背面利用上推单元上推裸芯片，将裸芯片从保持于裸芯片供给部的切割带一个一个地进行剥离，使用筒夹等吸附嘴将其搬运到基板上。
例如，根据日本特开2012－4393号公报(专利文献1)，在将贴附于切割带上的多个裸芯片中的剥离对象的裸芯片上推使其从切割带剥离时，将裸芯片周边部中的规定部的切割带上推而形成剥离起点，之后，上推规定部以外部分的切割带将裸芯片从切割带剥离。
现有技术文献
专利文献
专利文献1：日本特开2012－4393号公报
在从晶片拾取裸芯片的情况下，需要设置与品种(例如裸芯片尺寸)对应的夹具。但是，在进行品种更换时的调整繁琐从而耗费时间。由于拾取动作为专利文献1那种的多段上推等从而预先将上推单元制成了符合动作规格的构造，所以无法在之后变更上推单元。
发明内容
本发明的课题在于，提供一种能够配合品种容易地变更上推单元的半导体制造装置。
其它课题和新的特征根据本说明书的叙述及附图而变得明确。
若简单说明本发明中代表性的概要，则如下。
即，半导体制造装置具备从切割带的下方上推裸芯片的上推单元和吸附所述裸芯片的筒夹。所述上推单元具备具有与所述切割带接触的四方状的多个块的第一单元、和具有向所述四方状的多个块各自独立地传递上下动作的同心圆状的多个块的第二单元。所述第一单元安装于所述第二单元之上。
发明效果
根据所述半导体制造装置，能够配合品种容易地变更上推单元。
附图说明
图1是从上方观察实施例的芯片贴装机的概念图。
图2是说明在图1中从箭头A方向观察时拾取头及贴装头的动作的图。
图3是表示图1的裸芯片供给部的外观立体图。
图4是表示图1的裸芯片供给部的主要部分的概略剖视图。
图5是实施例的上推单元的外观立体图。
图6A是图5的第一单元的一部分的俯视图。
图6B是图5的第二单元的一部分的俯视图。
图6C是图5的第三单元的一部分的俯视图。
图7是图5的上推单元的纵剖视图。
图8是图5的上推单元的纵剖视图。
图9是表示实施例的上推单元和拾取头中的筒夹部的结构的图。
图10是用于说明实施例的芯片贴装机的拾取动作的流程图。
图11是用于说明实施例的半导体器件的制造方法的流程图。
图12A是变形例的上推单元的外观立体图。
图12B是变形例的上推单元的外观立体图。
图13是图12A的第一单元的纵剖视图。
图14A是图12A的上推单元的一部分的纵剖视图。
图14B是从图14A的上推单元的一部分拆下了第一单元的状态的纵剖视图。
图15是变形例2的上推单元的外观立体图。
图16是图15的第三单元的纵剖视图。
图17是图16的第三单元的一部分的俯视图。
图18是图15的第三单元的变形例的一部分的俯视图。
其中，附图标记说明如下：
1：裸芯片供给部
11：晶片
13：上推单元
13a：第一单元
13a1：块部
13a2：吸附部
13a3：吸引部
13a4：吸引部
A1～A6：同心四方状的块
13b：第二单元
B1～B6：同心圆状的块
13c：第三单元
13c0：中央部
13c1～13c6：周边部
C1～C6：输出部
16：切割带
2：拾取部
21：拾取头
3：中间载台部
31：中间载台
4：贴装部
41：贴装头
7：控制部
10：芯片贴装机
D：裸芯片
P：基板
具体实施方式
以下，使用附图说明实施例及变形例。但是，在以下的说明中，有时对于同一构成要素标注同一附图标记并省略重复说明。此外，图中，为了使说明更清晰，与实际的方式相比，有时对各部分的宽度、厚度、形状等进行示意性表示，但终究是一例，不限定本发明的解释。
实施例
图1是表示实施例的芯片贴装机的概略的俯视图。图2是说明在图1中从箭头A方向观察时拾取头及贴装头的动作的图。
芯片贴装机10大体具有裸芯片供给部1、拾取部2、中间载台部3、贴装部4、搬运部5、基板供给部6、基板搬出部7、监视并控制各部分的动作的控制部8。
首先，裸芯片供给部1供给向基板P安装的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、将裸芯片D从晶片11上推的以虚线示出的上推单元13。裸芯片供给部1通过未图示的驱动机构而沿XY方向移动，使待拾取的裸芯片D移动到上推单元13的位置。
拾取部2具有拾取裸芯片D的拾取头21、使拾取头21沿Y方向移动的拾取头的Y驱动部23、使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有将被上推了的裸芯片D吸附保持于前端的筒夹22(也参照图2)，从裸芯片供给部1拾取裸芯片D并将其载置于中间载台31上。拾取头21具有使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有暂时载置裸芯片D的中间载台31、和用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4从中间载台31拾取裸芯片D并将其贴装于搬运来的基板P上，或者以叠层到已贴装于基板P上的裸芯片上的形式进行贴装。贴装部4具有与拾取头21同样地具备将裸芯片D吸附保持于前端的筒夹42(也参照图2)的贴装头41、使贴装头41沿Y方向移动的Y驱动部43、对具备对基板P的位置识别标记(未图示)进行拍摄并识别贴装位置的基板识别摄像头44。
通过这样的结构，贴装头41基于载台识别摄像头32的拍摄数据来修正拾取位置、姿势，从中间载台31拾取裸芯片D，并基于基板识别摄像头44的拍摄数据将裸芯片D贴装于基板P。
搬运部5具有并行设置的同一构造的第一搬运部和第二搬运部，该第一搬运部和第二搬运部具备载置一片或多片基板P(图1中为4片)的基板搬运托盘51、和供基板搬运托盘51移动的托盘导轨52，基板搬运托盘51通过沿着托盘导轨52设置的未图示的滚珠丝杠驱动设置于基板搬运托盘51的未图示的螺母而移动。
通过这样的结构，基板搬运托盘51利用基板供给部6载置基板P，并沿托盘导轨52移动至贴装位置，贴装后移动至基板搬出部7，将基板P交付给基板搬出部7。第一搬运部和第二搬运部相互独立地驱动，在将裸芯片D贴装到载置于一基板搬运托盘51的基板P上的期间，另一基板搬运托盘51进行将基板P搬出、返回到基板供给部6并载置新的基板P等准备。
控制部8具备存储监视并控制芯片贴装机10的各部分的动作的程序(软件)的存储器、和执行存储于存储器中的程序的中央处理装置(CPU)。
接着，使用图3及图4对裸芯片供给部1的结构进行说明。图3是表示裸芯片供给部的外观立体图。图4是表示裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具备沿水平方向(XY方向)移动的晶片保持台12、和在上下方向上移动的上推单元13。晶片保持台12具有保持晶片环14的扩展环15、将保持于晶片环14且粘接有多个裸芯片D的切割带16在水平方向上定位的支承环17。上推单元13配置于支承环17的内侧。
裸芯片供给部1在进行裸芯片D的上推时，使保持着晶片环14的扩展环15下降。其结果为，保持于晶片环14的切割带16被拉伸，裸芯片D的间隔扩大，通过上推单元13从裸芯片D下方上推裸芯片D，提高裸芯片D的拾取性。此外，随着薄型化，将裸芯片粘接于基板上的粘接剂从液态改成膜状，将被称为粘片膜(DAF)18的膜状的粘接材料贴附于晶片11和切割带16之间。在具有粘片膜18的晶片11中，切割是对晶片11和粘片膜18进行的。因此，在剥离工序中，将晶片11和粘片膜18从切割带16剥离。此外，之后，无视粘片膜18的存在，来说明剥离工序。
接着，使用图5、6A～6D、7、8对上推单元13进行说明。图5是实施例的上推单元的外观立体图。图6A是图5的第一单元的一部分的俯视图。图6B是图5的第二单元的一部分的俯视图。图6C是图5的第三单元的一部分的俯视图。图7是图5的上推单元的纵剖视图。图8是图5的上推单元的纵剖视图。
上推单元13具备第一单元13a、安装第一单元13a的第二单元13b、安装第二单元13b的第三单元13c。第二单元13b及第三单元13c与品种无关，是共用的部分，第一单元13a是根据不同品种可替换的部分。
第一单元13a具有：包括块A1～A6的块部13a1、具有多个吸附孔的圆顶头13a2、吸引孔13a3、圆顶吸附的吸引孔13a4，将第二单元13b的同心圆状的块B1～B6的上下运动转换成同心四方状的6个块A1～A6的上下运动。6个块A1～A6可以独立地上下运动。同心四方状的块A1～A6的平面形状构成为与裸芯片D的形状吻合。在裸芯片尺寸小的情况下，同心四方状的块的数量少于6个。在该情况下，例如不使用第三单元的输出部及第二单元的同心圆状的块。这能够通过第三单元的多个输出部及第二单元的同心圆状的块相互独立地进行上下动作(不进行上下动作)来实现。
第二单元13b具有圆管状的块B1～B6和外周部13b2，将配置于第一单元13a的圆周上的输出部C1～C6的上下运动转换成同心圆状的6个块B1～B6的上下运动。6个块B1～B6能够独立地上下运动。
第三单元13c具备中央部13c0和6个周边部13c1～13c6。中央部13c0具有等间隔地配置于上表面的圆周上且独立地上下延伸的6个输出部C1～C6。周边部13c1～13c6能够分别相互独立地驱动输出部C1～C6。周边部13c1～13c6分别具备电机M1～M6，中央部13c0具备通过凸轮或连杆将电机的旋转转换成上下动作的柱塞机构P1～P6。柱塞机构P1～P6使输出部C1～C6上下动作。此外，未图示出电机M2、M5及柱塞机构P2、P5。
接着，使用图9对上推单元和筒夹之间的关系进行说明。图9是表示实施例的上推单元和拾取头中的筒夹部的结构的图。
如图9所示，筒夹部20具有筒夹22、保持筒夹22的筒夹支架24、设于筒夹22和筒夹支架24的、用于吸附裸芯片D的吸引孔22v、24v。
第一单元13a在上表面周边部具有圆顶头13a2。圆顶头13a2具有多个吸附孔HL和空洞部CV，从吸引孔13a3进行吸引，隔着切割带16吸引由筒夹22拾取的裸芯片D的周边的裸芯片Dd。图9中，在块部13a1的周围仅示出一列吸附孔HL，但为了稳定地保持不是拾取对象的裸芯片Dd而设置有多列。经由同心四方状的块A1～A6的各块之间的间隙A1v、A2v、A3v、A4v、A5v及第一单元13a的圆顶内的空洞部从圆顶吸附的吸引孔13a4进行吸引，并隔着切割带16吸引由筒夹22拾取的裸芯片D。来自吸引孔13a3的吸引和来自吸引孔13a4的吸引能够独立地进行。
本实施例的上推单元13通过变更第一单元的块的形状、块的数量，能够适用于各种裸芯片，例如，在块数为6个的情况下，能够适用于裸芯片尺寸为20mm以下的裸芯片。通过增加第三单元的输出部的数量、第二单元的同心圆状的块的数量及第一单元的同心四方状的块的数量，也能够适用于裸芯片尺寸大于20mm的裸芯片。
接着，使用图10对上述结构的上推单元13进行的拾取动作进行说明。图10是表示拾取动作的处理流程的流程图。
步骤S1：控制部8移动晶片保持台12，以使待拾取的裸芯片D位于上推单元13的正上方，移动上推单元13，以使第三单元的上表面与切割带16的背面接触。此时，如图9所示，控制部8以使块部13a1的各块A1～A6与圆顶头13a2的表面形成同一平面的方式，通过圆顶头13a2的吸附孔HL和块间的间隙A1v、A2v、A3v、A4v、A5v吸附切割带16。
步骤2：控制部8使筒夹部20下降，将其定位于待拾取的裸芯片D之上，通过吸引孔22v、24v吸附裸芯片D。
步骤3：控制部8使块部13a1的块从外侧依次上升，进行剥离动作。即，控制部8使电机M6驱动柱塞机构P6，仅使最外侧的块A6上升数十μm至数百μm并停止。其结果为，在块A6的周边形成切割带16隆起的上推部分，在切割带16和粘片膜18之间形成微小的空间、即剥离起点。通过该空间，锚固效果即作用于裸芯片D的应力大幅降低，能够可靠地进行之后的剥离动作。接着，控制部8通过电机M5驱动柱塞机构P5，仅使第二靠外侧的块A5上升到比块A6高并使其停止。接着，控制部8使电机M4驱动柱塞机构P4，仅使第三靠外侧的块A4上升到比块A5高并使其停止。接着，控制部8使电机M3驱动柱塞机构P3，仅使第四靠外侧的块A3上升到比块A4高并使其停止。接着，控制部8使电机M2驱动柱塞机构P2，仅使第五靠外侧的块A2上升到比块A3高并使其停止。最后，控制部8使电机M1驱动柱塞机构P1，仅使最内侧的块A1上升到比块A2高并使其停止。
步骤S4：控制部8使筒夹上升。在步骤S3的最后的状态下，切割带16和裸芯片D的接触面积成为通过筒夹的上升而能够剥离的面积，通过筒夹22的上升，能够剥离裸芯片D。
步骤S5：控制部8以块部13a1的各块A1～A6与圆顶头13a2的表面形成同一平面的方式，停止圆顶头13a2的吸附孔HL和块间的间隙A1v、A2v、A3v、A4v、A5v对切割带16的吸附。控制部8使上推单元13移动，以使第一单元的上表面离开切割带16的背面。
控制部8重复步骤S1～S5，拾取晶片11的合格品的裸芯片。
接着，使用图11对使用了实施例的芯片贴装机的半导体器件的制造方法进行说明。图11是表示半导体器件的制造方法的流程图。
步骤S11：将保持着贴附有从晶片11分割出的裸芯片D的切割带16的晶片环14保存于晶片盒(未图示)，并搬入芯片贴装机10。控制部8从填充有晶片环14的晶片盒向裸芯片供给部1供给晶片环14。另外，准备基板P，并将其搬入芯片贴装机10。控制部8利用基板供给部6将基板P载置于基板搬运托盘51。
步骤S12：控制部8通过步骤S1～S5从晶片拾取分割出的裸芯片。
步骤S13：控制部8将所拾取的裸芯片搭载于基板P上或者叠层于已贴装的裸芯片上。控制部8将从晶片11拾取的裸芯片D载置于中间载台31上，通过贴装头41从中间载台31再次拾取裸芯片D，将其贴装在搬运来的基板P上。
步骤S14：控制部8通过基板搬出部7从基板搬运托盘51取出贴装有裸芯片D的基板P。从芯片贴装机10搬出基板P。
＜变形例1＞
接着，使用图12A、12B、13、14A、14B对上推单元的变形例1进行说明。图12A是变形例1的上推单元的外观立体图。图12B是变形例1的上推单元的外观立体图。图13是图12A的第一单元的纵剖视图。图14A是图12A的上推单元的第一单元及第二单元的一部分的纵剖视图。图14B是拆下了图12A的第一单元的状态的纵剖视图。
上推单元13A具备第一单元13Aa和安装第一单元13Aa的第二单元13Ab。第二单元13Ab与品种无关，是共用的部分，第一单元13Aa是根据不同品种可替换的部分。
第一单元13Aa的块数与实施例的第一单元13a不同，但其它与第一单元13a相同。第一单元13Aa具备具有块AA1～AA4的块部13Aa1、具有多个吸附孔的圆顶头13Aa2、吸引孔13a3、圆顶吸附的吸引孔13a4、和将第二单元13Ab的同心圆状的块BA1～BA4的上下运动传递给同心四方状的4个块A1～A4的部件aA1～aA4。
第二单元13Ab具备外周部13Ab1、通过覆盖外周部13Ab1来安装第一单元13Aa的部件13Ab2、将部件13Ab2锁定(固定)于外周部13Ab1的部件12Ab3、同轴的圆管状(管状)的块BA1～BA4、和分别驱动块BA1～BA4的驱动部CA1～CA4。通过解除部件12Ab3的锁定，部件13Ab2能够向上移动，能够使第一单元13Aa与第二单元13Ab装卸。驱动部CA1～CA4在上下方向上从上按顺序配置驱动部CA1、CA2、CA3、CA4。4个驱动部CA1～CA4能够分别独立地上下驱动4个块BA1～BA4，其结果为，4个块AA1～AA4能够独立地上下运动。由于沿上下方向配置驱动部CA1～CA4，所以与实施例相比，能够减小横向上的大小。
上推单元13A进行的拾取动作与图10所示的实施例的上推单元13进行的动作相同。使用了具备上推单元13A的芯片贴装机的半导体器件的制造方法与图11所示的实施例的半导体器件的制造方法相同。
＜变形例2＞
接着，使用图15～17对上推单元的变形例2进行说明。图15是变形例2的上推单元的外观立体图。图16是图15的第三单元的纵向剖视图。图17是图16的第三单元的一部分的俯视图。
上推单元13B具备第一单元13Ba、安装有第一单元13Ba的第二单元13Bb、安装有第二单元13Bb的第三单元13Bc。第二单元13Bb及第三单元13Bc与品种无关，是共用的部分，第一单元13Ba是根据不同品种可替换的部分。
第一单元13Ba的块数与第一单元13a不同，但构造相同，最大具备最大12个块。第二单元13Bb的块数与第二单元13b不同，但构造相同，最大具备12个块。
第三单元13Bc具备中央部13Bc0和12个周边部13c1～13c6、13d1～13d6。中央部13Bc0具有在上表面的外侧的圆周上等间隔地配置且独立地上下延伸的6个输出部C1～C6和在内侧的圆周上等间隔地配置且独立地上下延伸的6个输出部D1～D6。周边部13c1～13c6配置于周边部13d1～13d6之上。周边部13c1～13c6、13d1～13d6能够分别相互独立地驱动输出部C1～C6、D1～D6。周边部13c1～13c6、13d1～13d6分别具备电机M1～M6、Md1～Md6，在中央部13Bc0具备通过凸轮或连杆将电机的旋转转换成上下动作的柱塞机构P1～P6、Pd1～Pd6。柱塞机构P1～P6、Pd1～Pd6使输出部C1～C6、D1～D6上下动作。此外，未图示出电机M1、M2、M4、M5、Md1、Md2、Md4、Md5及柱塞机构P1、P2、P4、P5、Pd1、Pd2、Pd4、Pd5。
通过将第三单元纵向叠层来增加输出部，能够使更多的块动作。配置于上段的第三单元除了需要输出部外还需要供下段单元用的柱塞的轴贯穿的空间。在变形例2中，使将上段和下段的第三单元的电机的旋转转换成上下动作的柱塞机构的凸轮或连杆位置在同心圆上的内周部和外周部错开配置，但如图18所示，也可以通过将上下的第三单元的角度错开(180°/设置点数、例如6个输出的第三单元中为30°)配置，来确保供柱塞输出部的轴贯穿的空间。由此，通过2段叠层，输出部能够设置12个。另外，也可以将上段的单元的输出部减少1～3处来确保空间。
在实施例中，在第三单元中，在圆周上存在6个将电机的旋转通过凸轮或连杆转换成上下动作的动作点。在第二单元内，从圆周上的6个动作点展开成6重的同心圆上的动作圆。在第一单元中，从同心圆上的动作圆连接到裸芯片尺寸的方块的各零件。在变形例1中，在第二单元内，从在上下方向上配置的4个动作点展开成4重的同心圆上的动作圆。在第一单元中，从同心圆上的动作圆连接到裸芯片尺寸的方块的各零件。变形例2中，第三单元的动作点被配置成最大的12个点。通过分解成最大12阶段、6阶段或4阶段上推，能够相对于多个尺寸的裸芯片实现零件和工艺的共用。
另外，在实施例及变形例中，通过实现各段互不影响的(不引起干涉的)上推行程，能够提供无论在上推方向/下拉方向的哪一方向都能够按程序设计自由进行设定的上推机构。即，由于各段各自独立并成为互不干涉的协调，所以设计变得容易。另外，能够自由选定上推高度/上下定时等。
由于到上推夹具上表面的同心圆构造为止能够共用，所以基于裸芯片尺寸的品种更换通过更换品种切换零件(第一单元)而完成。使品种切换零件的设计变得容易。品种切换零件的设计能够迅速进行，能够控制交货期/价格。零件的共用化也得以进展。另外，能够缩短品种切换的时间。
以上，基于实施例及变形例对本发明人创立的发明进行了具体说明，但本发明不限于上述实施例及变形例，当然也可以进行各种变更。
例如，实施例中，柱塞机构的上下动作是使用电机进行的，但也可以不使用电机而使用平面凸轮将气缸等的轴的前后动作转换为上下动作。
另外，在需要大的输出或行程时，当凸轮或连杆的尺寸增大而无法纳入规定的空间的情况下，也可减少第三单元的每段的输出部来应对，并能够叠加与减少对应的量来补偿。
另外，根据第三单元的输出部使第二单元的块上升的柱塞机构也可以为如相机快门的释放那样使导线状的芯在柔软的引导件内前后动作的构造。在该情况下，能够将电机或气缸等柱塞凸轮的驱动部的配置设置在分开的位置，从而提高配置的自由度。
另外，对第一单元的多个块的数量为12个、6个或4个的例子进行了说明，但只要为3个以上即可。对第二单元的多个块的数量为12个、6个或4个的例子进行了说明，但只要与第一单元的多个块的数量相同即可。对第三单元的多个驱动输出部的数量为12个或6个的例子进行了说明，但只要与第二单元的多个块的数量相同即可。
另外，对第一单元的多个块为同心四方状的块进行了说明，但也可以将四方状块平行排列来构成。
另外，实施例中，在同一定时吸附/释放拾取对象裸芯片和周边裸芯片，但也可以在不同的定时吸附/释放拾取对象裸芯片和周边裸芯片。由此，能够进行更可靠的剥离。
另外，实施例中，各段的块被依次上推，但由于各段能够独立地各自进行分别的动作，所以也可以使上推/下拉这两方向上的动作混合进行。
另外，实施例中，对第一单元使用块上推裸芯片的例子进行了说明，但也可以使用销(针)代替块。
另外，实施例中，说明了使用粘片膜的例子，但也可以在基板上设置涂布粘接剂的预成形部而不使用粘片膜。
另外，实施例中，对从裸芯片供给部用拾取头拾取裸芯片并将其载置于中间载台上，将载置于中间载台上的裸芯片用贴装头贴装于基板上的芯片贴装机进行了说明，但不限于此，可以适用于从裸芯片供给部拾取裸芯片的半导体制造装置。
例如，还能够适用于不具有中间载台和拾取头而是通过贴装头将裸芯片供给部的裸芯片贴装于基板上的芯片贴装机。
另外，能够适用于不具有中间载台而是从裸芯片供给部拾取裸芯片并将裸芯片拾取头向上方旋转，将裸芯片交接给贴装头并用贴装头贴装于基板上的倒装片贴片机。
另外，能够适用于不具有中间载台和贴装头而是将从裸芯片供给部用拾取头拾取的裸芯片载置于托盘等的芯片分选机。

Claims (18)

1.一种半导体制造装置，其特征在于，具备：
上推单元，其从切割带的下方上推裸芯片；
筒夹，其吸附所述裸芯片，
所述上推单元具备：
第一单元，其具有与所述切割带接触的四方状的多个块；
第二单元，其具有向所述四方状的多个块各自独立地传递上下动作的多个块；以及
第三单元，其具有配置在该第三单元的上表面、向所述第二单元的多个块各自独立地赋予上下动作的多个驱动输出部，
所述第一单元安装于所述第二单元之上，
所述第三单元还在侧部具备多个驱动部，所述多个驱动部分别向所述多个驱动输出部赋予上下动作。
2.根据权利要求1所述的半导体制造装置，其特征在于，
所述第一单元将所述第二单元的多个块的上下动作转换成所述四方状的多个块的上下动作。
3.根据权利要求1所述的半导体制造装置，其特征在于，
所述第一单元还具备：
第一吸附部，其在所述四方状的多个块的外侧吸附所述裸芯片的外侧的周边裸芯片；以及
第二吸附部，其由吸附所述裸芯片的所述四方状的多个块之间的间隙构成。
4.根据权利要求3所述的半导体制造装置，其特征在于，
所述第一吸附部和所述第二吸附部能够独立地设定吸附定时。
5.根据权利要求4所述的半导体制造装置，其特征在于，
所述第一单元的多个块的数量为3个以上。
6.根据权利要求1所述的半导体制造装置，其特征在于，
所述四方状的多个块构成为同心状。
7.根据权利要求1所述的半导体制造装置，其特征在于，
所述第一单元具备配置成四方状的多个针来代替所述四方状的多个块。
8.根据权利要求1所述的半导体制造装置，其特征在于，
所述第二单元的多个块配置成同心圆状，所述驱动输出部配置于所述上表面的圆周上。
9.根据权利要求8所述的半导体制造装置，其特征在于，
所述第二单元将配置于所述圆周上的多个驱动输出部的上下动作转换成所述同心圆状的多个块的上下动作。
10.根据权利要求8所述的半导体制造装置，其特征在于，
所述多个驱动部具有电机，所述多个驱动输出部具有柱塞机构。
11.根据权利要求8所述的半导体制造装置，其特征在于，
所述第二单元的多个块的数量、所述第三单元的多个驱动输出部的数量分别为3个以上。
12.根据权利要求8所述的半导体制造装置，其特征在于，
将所述第三单元叠层，构成为还具有多个驱动部。
13.根据权利要求1所述的半导体制造装置，其特征在于，
所述裸芯片还在所述裸芯片与所述切割带之间具备粘片膜。
14.根据权利要求1所述的半导体制造装置，其特征在于，
还具备安装有所述筒夹的拾取头。
15.根据权利要求14所述的半导体制造装置，其特征在于，还具备：
中间载台，其载置由所述拾取头拾取的裸芯片；以及
贴装头，其将载置于所述中间载台上的裸芯片贴装于基板或已贴装的裸芯片之上。
16.一种半导体器件的制造方法，其特征在于，具备：
(a)准备权利要求1～15中任一项所述的半导体制造装置的工序；
(b)准备保持具有裸芯片的切割带的晶片环的工序；
(c)准备基板的工序；
(d)通过所述上推单元上推所述裸芯片并通过所述筒夹拾取所述裸芯片的工序。
17.根据权利要求16所述的半导体器件的制造方法，其特征在于，还具备：
(e)将所述裸芯片贴装于基板或已贴装的裸芯片之上的工序。
18.根据权利要求17所述的半导体器件的制造方法，其特征在于，
所述(d)工序还具有将所述拾取的裸芯片载置于中间载台的工序，
所述(e)工序还具有从所述中间载台拾取所述裸芯片的工序。
CN201710100411.1A 2016-06-13 2017-02-23 半导体制造装置及半导体器件的制造方法 Active CN107492510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016116771A JP6797569B2 (ja) 2016-06-13 2016-06-13 半導体製造装置および半導体装置の製造方法
JP2016-116771 2016-06-13

Publications (2)

Publication Number Publication Date
CN107492510A CN107492510A (zh) 2017-12-19
CN107492510B true CN107492510B (zh) 2021-06-08

Family

ID=60642764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710100411.1A Active CN107492510B (zh) 2016-06-13 2017-02-23 半导体制造装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP6797569B2 (zh)
KR (5) KR101931127B1 (zh)
CN (1) CN107492510B (zh)
TW (1) TWI649810B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7102305B2 (ja) * 2018-09-19 2022-07-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
KR102656718B1 (ko) * 2018-11-05 2024-04-12 세메스 주식회사 다이 이젝팅 장치
JP7237655B2 (ja) * 2019-03-01 2023-03-13 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7408434B2 (ja) 2020-02-25 2024-01-05 ファスフォードテクノロジ株式会社 モータ制御装置、ダイボンディング装置および半導体装置の製造方法
JP7408455B2 (ja) 2020-03-25 2024-01-05 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7039675B2 (ja) * 2020-11-18 2022-03-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2023064405A (ja) 2021-10-26 2023-05-11 三菱電機株式会社 半導体製造装置および半導体装置の製造方法
KR102612348B1 (ko) * 2021-11-17 2023-12-11 세메스 주식회사 다이 본딩 설비

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289084A (ja) * 2002-03-28 2003-10-10 Sanken Electric Co Ltd 半導体素子ピックアップ装置
JP2013171996A (ja) * 2012-02-21 2013-09-02 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
WO2015129105A1 (ja) * 2014-02-26 2015-09-03 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
WO2015195045A1 (en) * 2014-06-18 2015-12-23 Manufacturing Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3245961B2 (ja) * 1992-05-21 2002-01-15 ソニー株式会社 チップ突き上げ装置
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20070120319A (ko) 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
JP5123357B2 (ja) 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置
JP2012059829A (ja) 2010-09-07 2012-03-22 Elpida Memory Inc 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法
JP5805411B2 (ja) 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP2013033850A (ja) * 2011-08-02 2013-02-14 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
JP5989313B2 (ja) * 2011-09-15 2016-09-07 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR101471715B1 (ko) * 2012-10-30 2014-12-10 세메스 주식회사 다이 이젝팅 장치
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6324857B2 (ja) * 2014-09-18 2018-05-16 ファスフォードテクノロジ株式会社 ダイボンダ並びにボンディング方法及びピックアップ装置
JP6367671B2 (ja) 2014-09-29 2018-08-01 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289084A (ja) * 2002-03-28 2003-10-10 Sanken Electric Co Ltd 半導体素子ピックアップ装置
JP2013171996A (ja) * 2012-02-21 2013-09-02 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
WO2015129105A1 (ja) * 2014-02-26 2015-09-03 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
WO2015195045A1 (en) * 2014-06-18 2015-12-23 Manufacturing Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector

Also Published As

Publication number Publication date
JP2017224640A (ja) 2017-12-21
KR102540784B1 (ko) 2023-06-13
KR20220088666A (ko) 2022-06-28
KR102411519B1 (ko) 2022-06-21
KR102495699B1 (ko) 2023-02-06
KR20180135833A (ko) 2018-12-21
KR101931127B1 (ko) 2018-12-20
KR20200038221A (ko) 2020-04-10
TWI649810B (zh) 2019-02-01
JP6797569B2 (ja) 2020-12-09
KR20170140761A (ko) 2017-12-21
TW201810445A (zh) 2018-03-16
KR20230019915A (ko) 2023-02-09
KR102098762B1 (ko) 2020-04-08
CN107492510A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
CN107492510B (zh) 半导体制造装置及半导体器件的制造方法
CN107180772B (zh) 芯片贴装装置以及半导体器件的制造方法
CN107622955B (zh) 半导体制造装置及半导体器件的制造方法
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
JP5774968B2 (ja) 部品移載装置および部品移載装置における吸着位置調整方法
JP4564235B2 (ja) 部品実装装置及び部品実装方法
JP2023158087A (ja) 半導体製造装置および半導体装置の製造方法
JP3861710B2 (ja) 電子部品供給装置および電子部品実装装置
EP2059112A1 (en) Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component
JP7205941B2 (ja) ボンディング装置
JP2019047089A (ja) 半導体製造装置および半導体装置の製造方法
US6830989B1 (en) Method and apparatus for handling arrayed part
KR20180124101A (ko) 본딩 장치 및 본딩 방법
JP6093125B2 (ja) ウェハカート及び電子部品装着装置
TWI743655B (zh) 半導體製造裝置及半導體裝置的製造方法
CN111739818B (zh) 半导体制造装置以及半导体器件的制造方法
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
KR102513375B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
CN116169073A (zh) 裸片绑定装置以及裸片绑定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant