CN107404306B - 触发器和集成电路 - Google Patents

触发器和集成电路 Download PDF

Info

Publication number
CN107404306B
CN107404306B CN201710281930.2A CN201710281930A CN107404306B CN 107404306 B CN107404306 B CN 107404306B CN 201710281930 A CN201710281930 A CN 201710281930A CN 107404306 B CN107404306 B CN 107404306B
Authority
CN
China
Prior art keywords
circuit
flip
flop
switch
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710281930.2A
Other languages
English (en)
Other versions
CN107404306A (zh
Inventor
刘祈麟
江庭玮
高章瑞
莊惠中
鲁立忠
谢尚志
黄哲铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107404306A publication Critical patent/CN107404306A/zh
Application granted granted Critical
Publication of CN107404306B publication Critical patent/CN107404306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在一些实施例中，触发器位于半导体衬底的触发器区上。触发器包括由被触发器区内的主开关周边环绕的多个第一器件组成的主开关电路。扫描多路器输入电路可操作地耦合到主开关电路的输入端。扫描多路器输入电路由被触发器区内的扫描多路器周边环绕的多个第二器件组成，并且扫描多路器周边不与主开关周边重叠。从开关电路可操作地耦合到主开关电路的输出端。从开关电由被触发器区内的从开关周边环绕的多个第三器件组成，并且从开关周边不与主开关周边和扫描多路器周边重叠。本发明的实施例还涉及一种集成电路。

Description

触发器和集成电路
技术领域
本发明的实施例涉及半导体领域，更具体地涉及触发器和集成电路。
背景技术
在电子学中，触发器为具有两中稳定状态并用来存储数字信息的电路。触发器为数字电子系统的主要的构件块并用来存储计算机、通信和许多其他类型系统的数据。触发器包含接收所存储的数据的输入端子、接收时钟信号的时钟终端和传递存储在触发器内的数据的输出端子。
触发器通常存储一位(二进制位)数据，具有两种不同的状态。两种状态中的一个代表“一”，另外一个代表“零”。因此，触发器的输出端子产生的信号在“一”和“零”两状态之间以提供给触发器的输入数据和时钟信号决定的方式翻转。触发器可用作电子电路中的任何数量的应用，例如，计数脉冲、存储数据值和/或将可变定时输入信号同步到某个参考时序信号。
发明内容
本发明的实施例提供了一种触发器，作为集成电路布局设置在半导体衬底的触发器区上，所述触发器包括：主开关电路，由被所述触发器区内的主开关周边环绕的多个第一器件组成；扫描多路器输入电路，可操作地耦合到所述主开关电路的输入端，所述扫描多路器输入电路由被所述触发器区内的扫描多路器周边环绕的多个第二器件组成，并且所述扫描多路器周边不与所述主开关周边重叠；以及从开关电路，可操作地耦合到所述主开关电路的输出端，所述从开关电路由被从开关周边环绕的多个第三器件组成，所述从开关周边位于所述触发器区内并且不与所述主开关周边和所述扫描多路器周边重叠。
本发明的实施例还提供了一种集成电路，包括：多个触发器，设置在半导体衬底上，其中，相应的触发器设置在相应的触发器区内，并且其中，每一个触发器都包括：主开关电路，由被所述触发器区内的矩形主开关周边环绕的多个第一器件组成；扫描多路器输入电路，可操作地耦合到所述主开关电路的输入端，所述扫描多路器输入电路由被所述触发器区内的矩形扫描多路器周边环绕的多个第二器件组成，并且所述矩形扫描多路器周边不与所述主开关周边重叠；以及从开关电路，可操作地耦合到所述主开关电路的输出端，所述从开关电路由被矩形从开关周边环绕的多个第三器件组成，并且所述从开关周边位于所述触发器区内并且不与所述主开关周边和所述扫描多路器周边重叠。
本发明的实施例还提供了一种集成电路，包括：主锁存器电路，由局限在半导体衬底的触发器区内的主锁存器区上的多个第一晶体管组成；扫描多路器输入电路，可操作地耦合到所述主锁存器电路的输入端并由局限在所述半导体衬底的所述触发器内的扫描多路器区上的多个第二晶体管组成，所述扫描多路器区不与所述主锁存器区重叠；以及从锁存器电路，耦合到所述主锁存器电路的输出端并由局限在所述半导体衬底的所述触发器区内的从锁存器区上的多个第三晶体管组成，所述从锁存器区不与所述主锁存器区和所述扫描多路器区重叠。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1A示出了根据本公开的一些实施例的扫描触发器的示意图。
图1B示出了根据本公开的一些实施例的组成扫描触发器的功能块的框图。
图1C示出了根据本公开的一些实施例的扫描触发器的详细示意图的示例。
图2示出了根据本公开的实施例的功能框被重新标记的扫描触发器的另一详细示意图。
图3示出了根据本公开的一些实施例的扫描触发器的平面或布局图。
图4示出了根据本公开的一些实施例的布置的图3的六个串联的扫描触发器的平面或部分布局图。
图5A-5D示出了根据本公开的一些实施例的扫描触发器的更详细平面或布局图。
图6示出了根据本公开的一些实施例的扫描触发器的另一平面或布局图。
图7示出了根据本公开的一些实施例布置的图6的六个串联的扫描触发器的平面或布局图。
图8示出了根据本公开的一些实施例布置的图6的六个串联的扫描触发器的平面或布局图。
图9示出了根据本公开的一些实施例的扫描触发器的另一平面或布局图。
图10示出了根据本公开的一些实施例布置的图9的四个串联的扫描触发器的平面或布局图。
图11示出了根据本公开的一些实施例的扫描触发器的平面或布局图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
触发器在数字电路中广泛使用，并通过连续堆叠的半导体层、金属层和/或绝缘层来制造。使用光刻相继图案化这些层以形成小的电路部件，这些部件在集成电路(IC)上共同结构触发器和其他元件。这些层中的一些在半导体衬底中形成有源器件部件，而其他层建立使有源器件互连耦合的金属互连件。图案化层统称为IC的“布局”。在层的光刻图案化期间，掩模在该层的上方形成，该层的一部分可基于掩模可选择地移除以为层创建理想的图案。不幸的是，掩模非常昂贵，通常，期望限制掩模的数量来降低制造成本。还期望尝试缩小电路的面积或“封装”，这一些在单个半导体上制造更多的IC，从而降低了制造成本。
传统的触发器布局要求大量的掩模、大面积和大量布线。布线可导致大量掩模，并增强芯片消耗的区域，还可能导致大电容，使得触发器的切换时间变慢。本公开提供了多种改良的触发器布局。在这些布局中，触发器布局的晶体管分为几个高效设置的子块以限制布线和区域的问题。通过将触发器细分为几个良好划定的部分，然后将这些部分根据预定的平面设置在集成电路上，所公开的触发器示出了减少的区域和布线，相应地减少了制造成本并改善了切换时间。
图1A示出了扫描触发器100的框图，根据一些实施例，其包含扫描多路复用器101和触发器103。扫描触发器100包含两个数据输入端，即扫描数据输入端(SI)116和“正常”数据输入端(D)118。SI 116可传递例如使用在内置自测(BIST)扫描或边界测试扫描的测试矢量信号，D 118能传递实际应用数据而不是测试数据。扫描使能(SE)信号支配选择SI还是D。例如，若使能SE 120(例如，SE设定为逻辑“1”)，扫描多路复用器101通过SI 116进入多路复用器输出端122。另一方面，若不使能SE 120(例如，SE设定为逻辑“0”)，扫描多路复用器101通过D118进入多路复用器输出端122。
触发器103具有耦合到多路复用器输出端122的输入端子，并在触发器输出端子124处提供输出数据信号(Q)。输出数据信号Q基于存储在触发器103内的当前状态，选定的数据(SD)信号122和CLK信号126。输出数据信号“Q”在“一”态和“零”状态之间以SD信号122和CLK信号126决定的方式翻转。一般而言，触发器103继续输出其当前存储的状态作为输出数据Q，直到CLK信号126示出上升沿和/或下降沿(不管SD信号122中的变化)。当CLK信号126示出上升沿和/或下降沿时，触发器103才能“存储”SD信号122的当前状态并将此状态传递到数据输出端(Q)。例如，若触发器103一开始存储“1”状态，只要CLK信号126不从逻辑低“瞬变(tick)”到逻辑高(和/或反之亦然)，触发器103将继续在触发器输出端子124处提供“1”状态，即使SD信号122更改至零状态。因此，触发器103保持“1”状态下的“存储”直到CLK 126改变状态。若CLK 126改变状态时，“1”仍然在多路复用器输出端122的SD信号中，触发器103将为另一时钟循环再次“计时”(存储)“1”状态。相反，若CLK 126改变状态时，“0”仍然在SD122中，触发器将为接下来的时钟循环再次“计时”(存储)“0”状态并相应地在触发器输出端子124处输出“0”。
如图1B所示，扫描触发器100可包含扫描多路复用器101和触发器103，每个可包含几个功能块。扫描多路复用器101可包含扫描多路器输入电路102和扫描使能反相器114，而触发器103可包含主锁存器电路104、从锁存器电路106、数据输出电路108、第一时钟反相器110和第二时钟反相器112。扫描多路器输入电路102接收两种数据信号-SI信号和D信号-和扫描使能(SE)信号和从扫描使能反相器114中接收的扫描使能反相信号(scan enable barsignal)(seb)。扫描多路器输入电路102的输出端耦合到主锁存器电路104的输入端。主锁存器电路104和从锁存器电路106经常交叉耦合以互相加强的方式存储数据状态，且每个都接收时钟反相信号(clock bar signal)(clkb)和时钟反相反相(clock bar bar)(clkbb)信号。clkb和clkbb信号基于CLK信号126并通过第一和第二时钟反相器110和112分别提供，并且是具有两者之间轻微的延迟的互相反相的版本。数据输出电路108的输入端耦合到从锁存器电路106的输出端并在触发器输出端子124处传递数据输出信号(Q)。每一功能块可呈多个形式，这取决于实施方式。然而，不管用于这些各种功能块的精确实施方式是什么，本公开发现，通过将这些功能块的晶体管拆分为触发器布局的不同区，可减少硅化物区、掩模数目和/或扫描触发器100所需的布线，因此，简化制作过程并减少与电路制作有关的成本。
图1C示出了示例扫描触发器100的更详细示意图。如图1C所示，扫描触发器100由标号为M1、M2、M3、M4、…、M32的32个晶体管组成。更具体而言，前十个晶体管M1、M2、…、M10可操作地耦合以形成扫描多路器输入电路102。晶体管M11、M12、…、M18可操作地耦合以形成主锁存器电路104。主锁存器电路104包含第一组交叉耦合反相器105，其中，M11和M12构建第一反相器，晶体管M13-M16构建基于clkb和clkbb而选择性地使能的第二反相器。传输门M17和M18耦合主锁存器电路104到从锁存器电路106。晶体管M19、M20、…、M24可操作地耦合以形成从锁存器电路106。从锁存器电路106包含第二组交叉耦合反相器107，其中，M19和M20构建第三反相器，晶体管M21-M24构建基于clkb和clkbb而选择性地使能的第四反相器。数据输出电路108包含由晶体管M25和M26组成的第五反相器，并反转从锁存器电路106的输出从而使得输出端Q具有与原始数据输入端D和SI相同的极性(未反转)。晶体管M27和M28组成第一时钟反相器110，晶体管M29和M30组成第二时钟反相器112，晶体管M31和M32组成扫描使能反相器114。如图1B的示例，图1C的示例电路可呈多种形成并不以任何方式限制本公开。
如图2所示，在本公开的一些实施例中，图1C所描绘的功能块可重新绘制以对应扫描多路器输入电路202、主开关电路204、从开关电路206、数据输出电路208、第一时钟反相器210、第二时钟反相器212和扫描使能反相器214。因此，在图2的实施例中，现在扫描多路器输入电路202包含晶体管M1-M8；主开关电路204包含晶体管M9、M9、M10、M13、M14、M15和M16；从开关电路206包含晶体管M11、M12、M17、M18、M21、M22、M23和M24；数据输出电路现在包含M19、M20、M25和M26。
图3示出了用于集成电路布局300内的晶体管以实施扫描触发器(例如，图2的扫描触发器200)平面图的一些实施例。布局300的部件设置在半导体衬底的触发器区上，其中，触发器区被一些实施例中为矩形的触发器周边所环绕。在触发器周边301内，触发器的晶体管扫描多路器周边303、主开关周边305、从开关周边307、数据输出周边309、第一时钟反相器周边311、第二时钟反相器周边313和扫描使能(SE)反相器周边315内划分。扫描多路器周边303环绕扫描多路器环绕扫描多路器输入电路302(例如，图2中描多路器输入电路202)的晶体管。主开关周边305环绕扫主开关电路304(例如，图2中主开关电路204)的晶体管。从开关周边307环绕从开关电路306(例如，图2中从开关电路206)的晶体管。数据输出周边309环绕数据输出电路308(例如，图2中输出电路208)的晶体管。第一时钟反相器周边311环绕第一时钟反相器电路310(例如，图2中的第一时钟反相器210)的晶体管，第二时钟反相器周边313环绕第二时钟反相器电路312(例如，图2中的第二时钟反相器212)的晶体管，SE反相器周边315环绕扫描使能反相器电路314(例如，图2中的扫描使能反相器214)的晶体管。这些周边303-315通常不互相重叠。在一些实施例中，这些周边303-315的每一周边均为矩形，这意味着其具有四个直侧(长度相等或不等)和四个直角。
如数据路径箭头320所示，数据通常从此布局300中流过。因此，例如SI和D数据信号的数据到达扫描多路器输入电路302，在扫描多路器输入电路302选定一个数据信号后，扫描多路器输入电路302将选择的数据传递至主开关电路304。然后，主开关电路304和从开关电路306将选定的数据状态分别存储在时钟信号clkb和clkbb的上升沿和/或下降沿，其分别由第一时钟反相器电路310和第二时钟反相器电路312提供。
在图3的实施例中，扫描多路器输入周边303具有邻接主开关周边305的第一主开关边缘324的第一扫描多路器输入边缘322。从开关周边307具有邻接主开关周边305的第二主开关边缘328的第一从开关边缘326。在图3的实施例中，第一主开关边缘324和第二主开关边缘328互相垂直。扫描多路器输入周边303具有邻接数据输出周边309的上边缘322以及SE反相器周边315的上边缘344的第二扫描多路器输入边缘330。主开关周边305具有邻接第一时钟反相器周边311的侧边缘的第三主开关边缘336。从开关周边307的第二从开关边缘338邻接数据输出电路308的边缘340，从开关周边307的第三从开关边缘342邻接第二时钟反相器周边313的边缘。此结构良好的平面布局300可减少布线。
如图3所示布局的串联的触发器可以布置为阵列以作为扫描链、移位寄存器或其他电路的一部分。图4示出的示例中，六个扫描触发器布置为互相串联，因此，一个触发器的输出端耦合到下一触发器的输入端。因此，图4示出了第一扫描触发器402、第二扫描触发器404、第三扫描触发器406、第四扫描触发器408、第五扫描触发器410、第六扫描触发器412，它们布置为互相串联。箭头414示出了前述相应的触发器是如何耦合到以下相应的触发器的输入端上。触发器被布置为具有彼此直接邻接的边缘以提供紧凑布局，第一和第二时钟反相器电路310和312在触发器之间共用。第一和第二时钟反相器电路310和312布置在第一列触发器和第二列触发器之间。第一和第二反相器电路310和312位于沿着第一方向420延伸的线上并分离触发器的相邻列。第一时钟反相器电路310接收时钟信号并提供第一时钟线422上的时钟反相信号给触发器。第一时钟线422沿着与第一方向420垂直的第二方向424延伸。第二时钟反相器电路312接收时钟-反相信号并提供第二时钟线426上的时钟-反相-反相信号给触发器。
图4(及本文所示的一些其他实施例)的布局的优点在于，子单元的每行只有一个时钟信号，这使得耦合更少，性能更好。例如，对于触发器406和408的上部大多数行，clkb信号是第一行子单元(块302和304)的唯一时钟信号，而clkbb信号为第二行子单元(块306、308和314)的唯一时钟信号。因此，对齐单元以限制关于图5A更详细描述的clkb/clkbb布线。
图5A-5D描绘了布局500的一部分的几个视图，示出了图2中扫描触发器200的三十二个晶体管M1、M2、...M32是如何布置为半导体衬底上的IC布局500的更详细示例。为清晰起见，图5A-5C示出了包含分离图的布局图内的不同层，虽然应了解最终布局图通常包含图5A-5C中的所有层(和许多情况下的其他层)，例如图5D所示，其示出了图5A-5C中层的叠加。
图5A与图3的平面布局一致，但绝不在任何方面限制图3的平面布局。布局500包含N型有源区502和P型有源区504。通常由掺杂多晶硅或金属组成的栅极结构506在有源区502、504上方延伸并覆盖半导体衬底中的沟道区，其中，沟道区的掺杂类型与周围的有源区502和504的掺杂区的类型相反。为简单起见，只标记三个栅极结构506。如图5A所示的布局500，图2中描绘的多个功能块(202-214)每个限制在其各自的非重叠区，这简化了布线，减少了面积。要注意的是，布置接收时钟信号clkb和clkbb的器件以完全落入此布局的右手侧部分以减少时钟布线。因此，晶体管M9、M10、M15、M16、M17、M18、M23、M24、M27、M28、M29和M30分组为互相靠近。在图示的布局中，这些器件布置为约单元宽度的一半，但在其他的实施例中，器件可布置为约单元宽度的三分之二或小于单元宽度的一半。通过将这些器件组合在一起，减少了时钟配线的长度，从而有助于限制电容并提高器件的运作速度。图5A顶部附近示出的晶体管M8的截面图550，以展示栅极结构506是如何能够在有源区502上方延伸并覆盖半导体衬底512的沟道区510的示例。栅极电介质514，如高K栅极电介质或二氧化硅栅极电介质，将栅极结构506从沟道区510分离。
图5B描述了布局500中的额外层添加到了图5A的布局中。图5B再一次示出了三十二晶体管M1、M2...、M32是如何设置的示例。在图5B中，金属0(Metal 0)层覆在有源区502和504上，并有大体上垂直于有源区的部分组成。金属1(Metal 1)层堆叠在金属0层的栅极结构506的上方，并由大体上平行于有源区和垂直于Metal 0部分的部分组成。第一接触件516垂直地在Metal 0和Metal 1部分之间延伸以将Metal 0和Metal 1部分互相欧姆耦合。为简单起见，图5B的布局图中只标示第一接触件516。第二接触件518在Metal 1部分和栅极结构之间垂直延伸以将Metal 1部分和栅极结构506互相欧姆耦合。为简单起见，图5B的布局图中只标示第二接触件518。如邻近图5B顶部的晶体管M8的截面图550所示，金属0层在有源区502的上方延伸，金属1层在金属0层的上方延伸。第一接触件516在金属0和金属1层之间垂直延伸，而第二接触件在金属1层和栅极结构506之间垂直延伸。
在图5C中，金属2(Metal 2)层覆在金属1(Metal 1)层上。金属2层由大致垂直于金属1部分的部分组成。第三接触件520垂直地在Metal 1和Metal 2部分之间延伸以将Metal1和Metal 2互相欧姆耦合。为简单起见，图5C的布局图中只标示第三接触件520。如邻近图5C顶部的晶体管M8的截面图550所示，Metal 2层在Metal 1层的上方延伸，第三接触件520在金属2和金属1层之间垂直延伸。
图5D示出了前面图5A-5C所示层的叠加。
图6提供了集成电路布局600内的晶体管的可选的平面图600以实施根据一些实施例的扫描触发器(例如，图2中的扫描触发器200)。布局的部件再次设置在半导体衬底的触发器区上，其中，触发器区被触发器周边601所环绕。在触发器周边601内，触发器的晶体管组成扫描多路器输入电路602、主开关电路604、从开关电路606、数据输出电路608、第一时钟反相器电路610、第二时钟反相器电路612和扫描使能反相器电路614。
图3所示的布局300的实施例的第一主开关边缘324和第二主开关边缘328(分别对应于扫描多路器输入电路302和从开关电路306)互相垂直，而图6所示的可选的示例的第一主开关边缘616(对应于扫描多路器输入电路602)和第二主开关边缘618(对应于从开关电路606)互相平行，从而使得扫描多路器输入电路602和从开关电路606在主开关电路604的相对侧上。
如数据路径箭头620所示，数据通常从此布局中流过。因此，例如SI和D数据信号的数据到达扫描多路器输入电路602，在扫描多路器输入电路602选定一个数据信号后，扫描多路器输入电路602将此选定的数据传递到主开关电路604。然后主开关电路604和从开关电路606将选定的数据状态分别存储在时钟信号clkb和clkbb的上升沿和/或下降沿中，分别由第一时钟反相器电路610和第二时钟反相器612提供时钟信号。
在图6的实施例中，扫描多路器输入电路602具有邻接第一主开关边缘616的第一扫描多路器输入边缘622。在图6的实施例中，从开关电路606的第一从开关边缘邻接第二主开关边缘618，第一主开关边缘616和第二主开关边缘618互相平行。从开关电路606的第二从开关边缘624邻接数据输出电路608的下边缘，侧边缘626邻接第一时钟反相器电路610。主开关电路的侧边缘628邻接第二时钟反相器电路612。扫描多路器输入电路602的侧边缘630邻接SE反相器电路614。
图7示出的示例中，根据图6的布局的六个扫描触发器布置为互相串联，因此，一个触发器的输出端耦合到下一个触发器的输入端。因此，图7示出了第一扫描触发器702、第二扫描触发器704、第三扫描触发器706、第四扫描触发器708、第五扫描触发器710、第六扫描触发器712，它们布置为互相串联。触发器被布置为其边缘彼此直接邻接，以提供紧凑布局。第一和第二时钟反相器电路610和612以及扫描使能反相器电路614布置在相邻的触发器706和708之间。
图8示出的另一示例中，根据图6布局的六个扫描触发器设置为互相串联，因此，一个触发器的输出端耦合到下一个触发器的输入端。与图7相比，图8的不同之处在于，图8中的触发器布置在连续的块中、并且第一和第二时钟反相器电路610和612、选择使能反相器电路614布置为沿着具有仅布置在触发器的连续的块的一侧上的触发器的连续的块的外围边缘。通过使第一和第二时钟反相器电路610和612和选择使能反相器电路614的另一侧不具有触发器，可减少布线。
图9提供了集成电路布局900内的晶体管的替代平面图900以实施根据一些实施例的扫描触发器(例如，图2中的扫描触发器200)。布局的部件再次布置在半导体衬底的触发器区上，其中，触发器区被触发器周边901所环绕。在触发器周边901内，触发器的晶体管组成扫描多路器周边902、主开关周边904、从开关周边906、数据输出周边908、第一时钟反相器周边910、第二时钟反相器周边912和扫描使能反相器周边914。从开关电路906和主开关电路904布置为在扫描多路器输入电路902和数据输出电路908之间垂直延伸。从开关电路906和主开关电路大体上互相平行延伸，并可能重叠，这样扫描输入电路902和数据输出电路908通过主和从开关电路904和906分离。
如数据路径箭头920所示，数据通常从此布局中流过。因此，例如SI和D数据信号的数据到达扫描多路器输入电路902，在扫描多路器输入电路902选定一数据信号后，扫描多路器输入电路902将此选定的数据传递到主开关电路904。然后主开关电路904和从开关电路906将选定的数据状态分别存储在时钟信号clkb和clkbb的上升边缘和/或下降边缘处，分别由第一时钟反相器电路910和第二时钟反相器912提供时钟信号。
图10示出的示例中，根据图9布局的四个扫描触发器布置为互相串联，因此，一个触发器的输出端耦合到下一个触发器的输入端。因此，图10示出了第一扫描触发器1002、第二扫描触发器1004、第三扫描触发器1006、第四扫描触发器1008，它们布置为互相串联。触发器被设置为其边缘彼此直接邻接，以提供紧凑布局。第一和第二时钟反相器电路910和912、扫描使能反相器电路914布置为沿着最外层触发器1008的外围边缘。第一和第二时钟反相器电路910和912、扫描使能反相器电路914也可布置在相邻的触发器之间，与图7所示相类似。通常由箭头1010展示数据流。
图11示出了另一布局图1100，其被标示为对于图1C中的功能块。应了解，在一些实施例中，图11的布局图与图5A的布局完全是等效的(如图1C的示意图完全等效于图2的示意图)，除了晶体管M1-M32被分离为不同的功能块。因此，例如，图2的示意图包含主开关电路204(晶体管M9、M10、和M13-M16)和从开关电路206(晶体管M11、M12、M17、M18和M21-M24)，图11的布局1100包含主锁存器电路(晶体管M11-M18)和从锁存器电路(M19-M24)，再次反映了图1C和图2之间的不同抽离。因此，此概念可在与主开关电路和从开关电路(电路无需存储数据状态)有关的一些实施例中加以描述，而在其他与主开关电路和从开关电路(锁存器能够存储数据状态)有关的实施例中加以描述。
因此，本公开涉及位于半导体衬底的触发器区上的触发器。触发器包括由被触发器区内的主开关周边环绕的多个第一器件组成的主开关电路。扫描多路器输入电路可操作地耦合到主开关电路的输入端。扫描多路器输入电路由被触发器区内的扫描多路器周边所环绕的多个第二器件组成，且扫描多路器周边不与主开关周边重叠。从开关电路可操作地耦合到主开关电路的输出端。从开关电路由被触发器区内的从开关周边所环绕的多个第三器件组成，且从开关周边不与主开关周边和所述扫描多路器周边重叠。
在其他实施例中，本公开涉及一种集成电路。集成电路包含设置在半导体衬底上的多个触发器。各触发器设置在各触发器区内。触发器包含被触发器区内的矩形主开关周边所环绕的多个第一器件组成的主开关电路。扫描多路器输入电路可操作地耦合到主开关电路的输入端。扫描多路器输入电路由被触发器区内的矩形扫描多路器周边所环绕的多个第二器件组成，且矩形扫描多路器周边不与主开关周边重叠。从开关电路可操作地耦合到主开关电路的输出端。从开关电路由被矩形从开关周边环绕的多个第三器件组成。从开关周边处于触发器区内并且不与主开关周边和扫描多路器周边重叠。
在又一其他实施例中，本公开涉及一种集成电路。集成电路包含由局限在半导体衬底的触发器区内的主锁存器区上的多个第一晶体管组成的主锁存器电路。扫描多路器输入电路可操作地耦合到主锁存器电路的输入端并由局限在半导体衬底的触发器内的扫描多路器区上的多个第二晶体管组成。扫描多路器区不与主锁存器区重叠。从锁存器电路耦合到主锁存器电路的输出端并由局限在半导体衬底的触发器内的从锁存器区上的多个第三晶体管组成。从锁存器区不与主锁存器区和扫描多路器区重叠。
应当理解，在书面描述中，和以下权利要求书中一样，术语“第一”、“第二”、“第三”等仅仅是用于易于描述区分一个图形或者一系列图形中不同元件的通用标识。就其本身而言，这些术语不暗示这些元件的时间次序或者结构接近，并且不旨在描述不同的图示实施例和/或没有图示的实施例中的对应元件。例如，描述的与第一个图相关的“第一介电层”不需要和描述的与第二个图相关的“第一介电层”相符(例如，并且甚至可与第二个图中的“第二介电层”相符)，以及不需要与没有图示的实施例中的“第一介电层”相符。
本发明的实施例提供了一种触发器，作为集成电路布局设置在半导体衬底的触发器区上，所述触发器包括：主开关电路，由被所述触发器区内的主开关周边环绕的多个第一器件组成；扫描多路器输入电路，可操作地耦合到所述主开关电路的输入端，所述扫描多路器输入电路由被所述触发器区内的扫描多路器周边环绕的多个第二器件组成，并且所述扫描多路器周边不与所述主开关周边重叠；以及从开关电路，可操作地耦合到所述主开关电路的输出端，所述从开关电路由被从开关周边环绕的多个第三器件组成，所述从开关周边位于所述触发器区内并且不与所述主开关周边和所述扫描多路器周边重叠。
根据本发明的一个实施例，其中，所述扫描多路器周边具有邻接所述主开关周边的第一主开关边缘的第一扫描多路器输入边缘，其中，所述从开关电路具有邻接所述主开关周边的第二主开关边缘的第一从开关边缘。
根据本发明的一个实施例，其中，所述第一主开关边缘和所述第二主开关边缘互相垂直。
根据本发明的一个实施例，触发器还包括：数据输出电路，由被所述半导体衬底的所述触发器区内的数据输出周边环绕的多个第四器件组成，所述数据输出周边不与所述主开关周边、所述扫描多路器周边和所述从开关周边重叠。
根据本发明的一个实施例，其中，所述数据输出周边具有邻接所述扫描多路器周边的第二扫描多路器输入边缘的第一数据输出边缘，其中，所述数据输出周边具有邻接所述从开关边缘的第二从开关边缘的第二数据输出边缘。
根据本发明的一个实施例，其中，所述第一主开关边缘和所述第二主开关边缘互相平行，从而使得所述扫描多路器输入电路和所述从开关电路位于所述主开关周边的相对侧上。
根据本发明的一个实施例，触发器还包括：数据输出电路，耦合到所述从开关的输出端并具有与所述触发器的输出端对应的输出端子；第一时钟反相器，被配置为接收时钟信号并提供基于所述时钟信号的时钟反相信号，其中，所述时钟反相信号被提供给所述主开关电路和所述从开关电路；第二时钟反相器，与所述第一时钟反相器串联，所述第二时钟反相器被配置为提供基于所述时钟反相信号的时钟-反相-反相信号，其中，所述时钟-反相-反相信号被提供给所述主开关电路和所述从开关电路。
根据本发明的一个实施例，触发器还包括：扫描使能反相器，被配置为接收扫描使能信号并提供基于所述扫描使能信号的扫描使能反相信号，其中，所述扫描使能信号和所述扫描使能反相信号被提供给所述扫描多路器输入电路。
根据本发明的一个实施例，其中，所述主开关周边、所述扫描多路器周边和所述从开关周边均为矩形。
根据本发明的一个实施例，其中，所述扫描多路器输入电路和所述主开关电路布置为所述扫描多路器输入电路和所述主开关电路的相应的上下边缘对齐，其中，所述从开关电路设置为所述从开关电路的上边缘邻接所述主开关电路的下边缘。
根据本发明的一个实施例，其中，所述扫描多路器输入电路、所述主开关电路和所述从开关电路布置为所述扫描多路器输入电路、所述主开关电路和所述从开关电路的相应的外边缘对齐，其中，所述主开关电路布置为所述主开关电路的上边缘邻接所述从开关电路的下边缘，所述主开关电路的下边缘邻接所述扫描多路器输入电路的上边缘。
根据本发明的一个实施例，其中，所述扫描多路器输入电路的外边缘与所述数据输出电路对应的外边缘对齐，其中，所述主开关和所述从开关均布置为从所述扫描多路器输入电路的上边缘延伸至所述数据输出电路的下边缘，所述从开关和所述主开关的相邻侧边缘相互邻接。
本发明的实施例还提供了一种集成电路，包括：多个触发器，设置在半导体衬底上，其中，相应的触发器设置在相应的触发器区内，并且其中，每一个触发器都包括：主开关电路，由被所述触发器区内的矩形主开关周边环绕的多个第一器件组成；扫描多路器输入电路，可操作地耦合到所述主开关电路的输入端，所述扫描多路器输入电路由被所述触发器区内的矩形扫描多路器周边环绕的多个第二器件组成，并且所述矩形扫描多路器周边不与所述主开关周边重叠；以及从开关电路，可操作地耦合到所述主开关电路的输出端，所述从开关电路由被矩形从开关周边环绕的多个第三器件组成，并且所述从开关周边位于所述触发器区内并且不与所述主开关周边和所述扫描多路器周边重叠。
根据本发明的一个实施例，其中，所述扫描多路器输入端邻接所述主开关的第一侧，所述从开关邻接所述主开关的第二侧，所述第二侧与所述第一侧垂直。
根据本发明的一个实施例，集成电路还包括：第一钟反相器电路和第二时钟反相器电路，位于沿着第一方向延伸的线上并分离所述多个触发器的相邻触发器，其中，所述第一时钟反相器电路接收时钟信号并提供时钟线上的时钟反相信号给所述触发器，其中，所述时钟线沿着与所述第一方向垂直的第二方向延伸。
根据本发明的一个实施例，其中，所述扫描多路器输入端邻接所述主开关的第一侧，所述从开关邻接所述主开关的第二侧，所述第二侧与所述第一侧平行。
根据本发明的一个实施例，集成电路还包括：第一时钟反相器电路和第二时钟反相器电路，位于沿着第一方向延伸的线上并分离所述多个触发器的相邻触发器，其中，所述第一时钟反相器电路接收时钟信号并提供时钟线上的时钟反相信号给所述触发器，其中，所述时钟线沿着与所述第一方向垂直的第二方向延伸。
本发明的实施例还提供了一种集成电路，包括：主锁存器电路，由局限在半导体衬底的触发器区内的主锁存器区上的多个第一晶体管组成；扫描多路器输入电路，可操作地耦合到所述主锁存器电路的输入端并由局限在所述半导体衬底的所述触发器内的扫描多路器区上的多个第二晶体管组成，所述扫描多路器区不与所述主锁存器区重叠；以及从锁存器电路，耦合到所述主锁存器电路的输出端并由局限在所述半导体衬底的所述触发器区内的从锁存器区上的多个第三晶体管组成，所述从锁存器区不与所述主锁存器区和所述扫描多路器区重叠。
根据本发明的一个实施例，其中，所述主锁存器电路包括第一组交叉耦合反相器，所述从锁存器电路包括第二种交叉耦合反相器。
根据本发明的一个实施例，其中，传输门将所述第一组交叉耦合反相器耦合到所述第二组交叉耦合反相器。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种触发器，作为集成电路布局设置在半导体衬底的触发器区上，所述触发器包括：
主开关电路，由被所述触发器区内的主开关周边环绕的多个第一器件组成；
扫描多路器输入电路，可操作地耦合到所述主开关电路的输入端，所述扫描多路器输入电路由被所述触发器区内的扫描多路器周边环绕的多个第二器件组成，并且所述扫描多路器周边不与所述主开关周边重叠；以及
从开关电路，可操作地耦合到所述主开关电路的输出端，所述从开关电路由被从开关周边环绕的多个第三器件组成，所述从开关周边位于所述触发器区内并且不与所述主开关周边和所述扫描多路器周边重叠。
2.根据权利要求1所述的触发器，其中，所述扫描多路器周边具有邻接所述主开关周边的第一主开关边缘的第一扫描多路器输入边缘，其中，所述从开关电路具有邻接所述主开关周边的第二主开关边缘的第一从开关边缘。
3.根据权利要求2所述的触发器，其中，所述第一主开关边缘和所述第二主开关边缘互相垂直。
4.根据权利要求3所述的触发器，还包括：
数据输出电路，由被所述半导体衬底的所述触发器区内的数据输出周边环绕的多个第四器件组成，所述数据输出周边不与所述主开关周边、所述扫描多路器周边和所述从开关周边重叠。
5.根据权利要求4所述的触发器，其中，所述数据输出周边具有邻接所述扫描多路器周边的第二扫描多路器输入边缘的第一数据输出边缘，其中，所述数据输出周边具有邻接所述从开关边缘的第二从开关边缘的第二数据输出边缘。
6.根据权利要求2所述的触发器，其中，所述第一主开关边缘和所述第二主开关边缘互相平行，从而使得所述扫描多路器输入电路和所述从开关电路位于所述主开关周边的相对侧上。
7.根据权利要求1所述的触发器，还包括：
数据输出电路，耦合到所述从开关的输出端并具有与所述触发器的输出端对应的输出端子；
第一时钟反相器，被配置为接收时钟信号并提供基于所述时钟信号的时钟反相信号，其中，所述时钟反相信号被提供给所述主开关电路和所述从开关电路；
第二时钟反相器，与所述第一时钟反相器串联，所述第二时钟反相器被配置为提供基于所述时钟反相信号的时钟-反相-反相信号，其中，所述时钟-反相-反相信号被提供给所述主开关电路和所述从开关电路。
8.根据权利要求7所述的触发器，还包括：
扫描使能反相器，被配置为接收扫描使能信号并提供基于所述扫描使能信号的扫描使能反相信号，其中，所述扫描使能信号和所述扫描使能反相信号被提供给所述扫描多路器输入电路。
9.根据权利要求1所述的触发器，其中，所述主开关周边、所述扫描多路器周边和所述从开关周边均为矩形。
10.根据权利要求9所述的触发器，其中，所述扫描多路器输入电路和所述主开关电路布置为所述扫描多路器输入电路和所述主开关电路的相应的上下边缘对齐，其中，所述从开关电路设置为所述从开关电路的上边缘邻接所述主开关电路的下边缘。
11.根据权利要求9所述的触发器，其中，所述扫描多路器输入电路、所述主开关电路和所述从开关电路布置为所述扫描多路器输入电路、所述主开关电路和所述从开关电路的相应的外边缘对齐，其中，所述主开关电路布置为所述主开关电路的上边缘邻接所述从开关电路的下边缘，所述主开关电路的下边缘邻接所述扫描多路器输入电路的上边缘。
12.根据权利要求7所述的触发器，其中，所述扫描多路器输入电路的外边缘与所述数据输出电路对应的外边缘对齐，其中，所述主开关和所述从开关均布置为从所述扫描多路器输入电路的上边缘延伸至所述数据输出电路的下边缘，所述从开关和所述主开关的相邻侧边缘相互邻接。
13.一种集成电路，包括：
多个触发器，设置在半导体衬底上，其中，相应的触发器设置在相应的触发器区内，并且其中，每一个触发器都包括：
主开关电路，由被所述触发器区内的矩形主开关周边环绕的多个第一器件组成；
扫描多路器输入电路，可操作地耦合到所述主开关电路的输入端，所述扫描多路器输入电路由被所述触发器区内的矩形扫描多路器周边环绕的多个第二器件组成，并且所述矩形扫描多路器周边不与所述主开关周边重叠；以及
从开关电路，可操作地耦合到所述主开关电路的输出端，所述从开关电路由被矩形从开关周边环绕的多个第三器件组成，并且所述从开关周边位于所述触发器区内并且不与所述主开关周边和所述扫描多路器周边重叠。
14.根据权利要求13所述的集成电路，其中，所述扫描多路器输入电路邻接所述主开关的第一侧，所述从开关邻接所述主开关的第二侧，所述第二侧与所述第一侧垂直。
15.根据权利要求14所述的集成电路，还包括：
第一时钟反相器电路和第二时钟反相器电路，位于沿着第一方向延伸的线上并分离所述多个触发器的相邻触发器，其中，所述第一时钟反相器电路接收时钟信号并提供时钟线上的时钟反相信号给所述触发器，其中，所述时钟线沿着与所述第一方向垂直的第二方向延伸。
16.根据权利要求13所述的集成电路，其中，所述扫描多路器输入电路邻接所述主开关的第一侧，所述从开关邻接所述主开关的第二侧，所述第二侧与所述第一侧平行。
17.根据权利要求16所述的集成电路，还包括：
第一时钟反相器电路和第二时钟反相器电路，位于沿着第一方向延伸的线上并分离所述多个触发器的相邻触发器，其中，所述第一时钟反相器电路接收时钟信号并提供时钟线上的时钟反相信号给所述触发器，其中，所述时钟线沿着与所述第一方向垂直的第二方向延伸。
18.一种集成电路，包括：
主锁存器电路，由局限在半导体衬底的触发器区内的主锁存器区上的多个第一晶体管组成；
扫描多路器输入电路，可操作地耦合到所述主锁存器电路的输入端并由局限在所述半导体衬底的所述触发器内的扫描多路器区上的多个第二晶体管组成，所述扫描多路器区不与所述主锁存器区重叠；以及
从锁存器电路，耦合到所述主锁存器电路的输出端并由局限在所述半导体衬底的所述触发器区内的从锁存器区上的多个第三晶体管组成，所述从锁存器区不与所述主锁存器区和所述扫描多路器区重叠。
19.根据权利要求18所述的集成电路，其中，所述主锁存器电路包括第一组交叉耦合反相器，所述从锁存器电路包括第二组交叉耦合反相器。
20.根据权利要求19所述的集成电路，其中，传输门将所述第一组交叉耦合反相器耦合到所述第二组交叉耦合反相器。
CN201710281930.2A 2016-05-02 2017-04-26 触发器和集成电路 Active CN107404306B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/143,676 US9641161B1 (en) 2016-05-02 2016-05-02 Flip-flop with delineated layout for reduced footprint
US15/143,676 2016-05-02

Publications (2)

Publication Number Publication Date
CN107404306A CN107404306A (zh) 2017-11-28
CN107404306B true CN107404306B (zh) 2020-08-11

Family

ID=58615713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710281930.2A Active CN107404306B (zh) 2016-05-02 2017-04-26 触发器和集成电路

Country Status (5)

Country Link
US (5) US9641161B1 (zh)
KR (1) KR101853561B1 (zh)
CN (1) CN107404306B (zh)
DE (1) DE102016116739B4 (zh)
TW (1) TWI625940B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7116731B2 (ja) * 2017-09-11 2022-08-10 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路
KR102367860B1 (ko) 2018-01-03 2022-02-24 삼성전자주식회사 반도체 장치
KR102518811B1 (ko) 2018-06-25 2023-04-06 삼성전자주식회사 멀티-하이트 스탠다드 셀을 포함하는 집적 회로 및 그 설계 방법
US10930675B2 (en) * 2018-11-20 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor device
KR102650199B1 (ko) * 2018-11-20 2024-03-25 삼성전자주식회사 반도체 소자
US10868524B2 (en) 2018-12-13 2020-12-15 Samsung Electronics Co., Ltd. Semiconductor circuit and semiconductor circuit layout system
US11386254B2 (en) 2018-12-13 2022-07-12 Samsung Electronics Co., Ltd. Semiconductor circuit and semiconductor circuit layout system
DE102020115154A1 (de) * 2019-06-14 2020-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multiplexer
KR20210017309A (ko) 2019-08-07 2021-02-17 삼성전자주식회사 멀티-하이트 스탠다드 셀로 구현되는 세미-다이나믹 플립-플롭 및 이를 포함하는 집적 회로의 설계 방법
KR20210029866A (ko) * 2019-09-06 2021-03-17 삼성전자주식회사 반도체 소자
KR20210045075A (ko) 2019-10-16 2021-04-26 삼성전자주식회사 반도체 장치
KR20210060025A (ko) * 2019-11-18 2021-05-26 삼성전자주식회사 스캔 플립플롭 및 이를 포함하는 스캔 테스트 회로
KR20210088043A (ko) 2020-01-03 2021-07-14 삼성전자주식회사 표준 셀을 포함하는 반도체 장치
US11509293B2 (en) 2020-06-12 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Footprint for multi-bit flip flop
CN114928351A (zh) * 2021-04-06 2022-08-19 台湾积体电路制造股份有限公司 用于触发器的时序电路布置
KR20220139739A (ko) 2021-04-08 2022-10-17 삼성전자주식회사 플립 플롭 및 이를 포함하는 집적 회로를 설계하는 방법
US11901902B2 (en) 2021-05-25 2024-02-13 Samsung Electronics Co., Ltd. Integrated circuit including flip-flop and computing system for designing the integrated circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404258B2 (en) * 2000-05-26 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Delay circuit having low operating environment dependency
US7197681B2 (en) * 2002-06-11 2007-03-27 On-Chip Technologies, Inc. Accelerated scan circuitry and method for reducing scan test data volume and execution time
CN102237274A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 避免激光退火边界效应的激光退火方法
EP2487685A1 (en) * 2006-11-27 2012-08-15 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
CN103576082A (zh) * 2012-08-06 2014-02-12 飞思卡尔半导体公司 低功率扫描触发器单元
CN104009736A (zh) * 2013-02-26 2014-08-27 飞思卡尔半导体公司 低功耗主从触发器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602210A (en) * 1984-12-28 1986-07-22 General Electric Company Multiplexed-access scan testable integrated circuit
US5172011A (en) * 1989-06-30 1992-12-15 Digital Equipment Corporation Latch circuit and method with complementary clocking and level sensitive scan capability
US7415645B2 (en) * 2005-07-28 2008-08-19 International Business Machines Corporation Method and apparatus for soft-error immune and self-correcting latches
US7843218B1 (en) * 2009-10-28 2010-11-30 Freescale Semiconductor, Inc. Data latch with structural hold
US8451026B2 (en) * 2011-05-13 2013-05-28 Arm Limited Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells
US8525559B2 (en) * 2011-07-29 2013-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Non-overlap circuit
US9262573B2 (en) 2013-03-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Cell having shifted boundary and boundary-shift scheme
US9753086B2 (en) * 2014-10-02 2017-09-05 Samsung Electronics Co., Ltd. Scan flip-flop and scan test circuit including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404258B2 (en) * 2000-05-26 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Delay circuit having low operating environment dependency
US7197681B2 (en) * 2002-06-11 2007-03-27 On-Chip Technologies, Inc. Accelerated scan circuitry and method for reducing scan test data volume and execution time
EP2487685A1 (en) * 2006-11-27 2012-08-15 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
CN102237274A (zh) * 2010-04-22 2011-11-09 台湾积体电路制造股份有限公司 避免激光退火边界效应的激光退火方法
CN103576082A (zh) * 2012-08-06 2014-02-12 飞思卡尔半导体公司 低功率扫描触发器单元
CN104009736A (zh) * 2013-02-26 2014-08-27 飞思卡尔半导体公司 低功耗主从触发器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
纳秒脉冲电流微细电解加工技术;张朝阳;《中国优秀博士学位论文全文数据库 信息科技辑》;20061215;全文 *

Also Published As

Publication number Publication date
US20170317666A1 (en) 2017-11-02
US10270432B2 (en) 2019-04-23
US20200099369A1 (en) 2020-03-26
DE102016116739B4 (de) 2021-05-06
US10530345B2 (en) 2020-01-07
US20190229715A1 (en) 2019-07-25
KR101853561B1 (ko) 2018-04-30
DE102016116739A1 (de) 2017-11-02
CN107404306A (zh) 2017-11-28
US9641161B1 (en) 2017-05-02
US20210297068A1 (en) 2021-09-23
TW201740682A (zh) 2017-11-16
US11050415B2 (en) 2021-06-29
KR20170124429A (ko) 2017-11-10
TWI625940B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN107404306B (zh) 触发器和集成电路
CN109786369B (zh) 包括标准单元的半导体器件
KR100433025B1 (ko) 반도체장치,반도체집적회로장치,플립플롭회로,배타적논리합회로,멀티플렉서및가산기
US7919792B2 (en) Standard cell architecture and methods with variable design rules
US9935001B2 (en) Methods of forming an integrated circuit chip having two types of memory cells
KR20140084017A (ko) 다수의 프로그래머블 영역을 갖는 게이트 어레이 아키텍처
JPS5943548A (ja) 半導体集積回路装置
KR102332369B1 (ko) 4cpp sram 셀 및 어레이
US11916055B2 (en) Semiconductor structure having logic cells with multiple cell heights
US8237201B2 (en) Layout methods of integrated circuits having unit MOS devices
US8541880B2 (en) Method and system to reduce area of standard cells
KR102474687B1 (ko) 반도체 장치
US20230097189A1 (en) Integrated circuit layout including standard cells and method to form the same
US7265396B2 (en) Semiconductor device
US20110198706A1 (en) Semiconductor cell structure, semiconductor device including semiconductor cell structure, and semiconductor module including semiconductor device
JPS5864047A (ja) マスタ−スライス半導体集積回路装置
US7185307B2 (en) Method of fabricating and integrated circuit through utilizing metal layers to program randomly positioned basic units
US20230099326A1 (en) Integrated circuit, method for forming a layout of integrated circuit using standard cells
CN112836462B (zh) 标准单元制备方法、标准单元、集成电路及系统芯片
WO2021182247A1 (ja) 半導体集積回路装置
US20240038755A1 (en) Semiconductor structure of cell array
CN116798467A (zh) 存储装置以及形成存储装置的读出放大器的方法
CN113129988A (zh) 包括熔丝锁存器的半导体器件
JPS6047440A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant