CN107342285A - 通信系统收发器接口的装置 - Google Patents

通信系统收发器接口的装置 Download PDF

Info

Publication number
CN107342285A
CN107342285A CN201710290116.7A CN201710290116A CN107342285A CN 107342285 A CN107342285 A CN 107342285A CN 201710290116 A CN201710290116 A CN 201710290116A CN 107342285 A CN107342285 A CN 107342285A
Authority
CN
China
Prior art keywords
regions
electrically connected
bjt
scr
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710290116.7A
Other languages
English (en)
Other versions
CN107342285B (zh
Inventor
J·A·塞尔瑟多
D·J·克拉克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN107342285A publication Critical patent/CN107342285A/zh
Application granted granted Critical
Publication of CN107342285B publication Critical patent/CN107342285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本公开涉及通信系统收发器接口的装置。公开了一种用于保护电路免受瞬态电事件的集成电路设备。集成电路设备包括：半导体衬底，其中形成有双极半导体整流器(SCR)，其具有电连接到第一端子的阴极/阳极和与第二端子电连接的阳极/阴极。集成电路设备还包括形成在半导体衬底之上的多个金属化层。集成电路设备还包括在第一侧上形成在半导体衬底中并且与双向SCR相邻的触发设备。触发设备包括一个或多个双极结型晶体管(BJT)或雪崩PN二极管，其中触发设备的第一设备端子与K/A共同连接到T1，并且其中触发设备的第二设备端子通过一个或多个金属化电平电连接到双向SCR的中心区域。

Description

通信系统收发器接口的装置
技术领域
所公开的技术涉及电子装置，更具体地说涉及用于通信系统收发器接口的保护设备，用于提供对诸如电过载/静电放电等瞬态电气事件的保护。
背景技术
某些电子系统可以暴露于持续相对短的持续时间并具有快速变化的电压和/或电流的瞬时电气事件。瞬时电气事件可以包括例如静电放电(ESD)或电荷从物体或人员突然释放到电子系统产生的电磁干扰事件。
瞬态电事件可能由于过电压条件和/或IC的相对小的区域上的高功率耗散而损坏电子系统内部的集成电路(IC)。这种功率的快速和高耗散可能导致对诸如栅极氧化物穿通，结损，金属损伤和表面电荷积累等引起的核心电路以及其他有害现象的损害。此外，瞬态电气事件可能导致闩锁(换句话说，无意中产生低阻抗路径)，从而破坏IC的功能并导致IC的永久性损坏。
发明内容
在一些实施例中，集成电路设备包括其中形成有双向半导体可控整流器(SCR)的半导体衬底，其具有电连接到第一端子(T1)的阴极/阳极(K/A)和阳极/电连接到第二端子(T2)的阴极(A/K)。集成电路设备还包括形成在半导体衬底之上的多个金属化层。集成电路设备还包括在第一侧上形成在半导体衬底中并且与双向SCR相邻的触发设备。触发设备包括一个或多个双极结型晶体管(BJT)或雪崩PN二极管，其中触发设备的第一设备端子与K/A共同连接到T1，并且其中第二设备端子触发设备通过一个或多个金属化电平电连接到双向SCR的中心区域。
在一些其他实施例中，集成电路设备包括其中形成有具有电连接到第一端子(T1)的阴极/阳极(K/A)的NPNPN双向半导体可控整流器(SCR)的半导体衬底和电连接到第二端子(T2)的阳极/阴极(A/K)。集成电路设备还包括形成在半导体衬底之上的多个金属化层。集成电路设备还包括形成在NPNPN双向SCR的第一侧上的半导体衬底中的触发设备。触发设备包括双极结型晶体管(BJT)或雪崩二极管中的至少一种，其中触发设备的第一设备端子通过一个或多个金属化电连接到双向SCR的中心n型区域集成电路设备的电平。
在一些其它实施例中，集成电路设备包括其中形成有NPNPN双向半导体可控整流器(SCR)的半导体衬底，其具有电连接到第一端子(T1)的阴极/阳极(K/A)以及电连接到第二端子(T2)的阳极/阴极(A/K)。集成电路设备还包括形成在与NPNPN双向SCR相邻的半导体衬底中的两个或更多个触发设备。两个或更多个触发设备的第一设备端子电连接到双向SCR的中心n型区域，并且通过形成在半导体衬底上方的集成电路设备的一个或多个金属化层级彼此电连接。
附图说明
图1A是根据实施例的具有一个或多个系统级双向保护设备的片上系统芯片(SOC)或包装系统(SIP)。
图1B是根据实施例的具有双向保护设备的收发器集成电路的示意图。
图1C是根据实施例的以堆叠配置布置并且集成有双向保护设备的封装中的系统(SIP)的示意性侧视图。
图1D是根据实施例的以横向相邻配置布置的集成有双向保护设备的封装(SIP)系统的示意性平面图。
图2A和2B是根据实施例的具有双向保护设备的示例收发器接口的示意性电路图。
图3A是根据实施例的具有触发设备和增益控制的双向半导体可控整流器(SCR)的双向保护设备的示意性电路图。
图3B示出了根据实施例的触发设备和增益控制的双向SCR的示意性准静态电流-电压曲线。
图3C示出根据实施例的触发设备和增益控制双向SCR对应于触发设备和增益控制的双向SCR的单独的电压-时间曲线。
图4A是根据实施例的具有基于PNP双极结晶体管的触发设备和增益控制双向SCR的双向保护设备的示意性电路图。
图4B是根据实施例的具有基于雪崩二极管的触发设备和增益控制双向SCR的双向保护设备的示意性电路图。
图4C是根据实施例的具有基于NPN双极结晶体管的触发设备和增益控制双向SCR的双向保护设备的示意性电路图。
图5是根据实施例的具有多个基于PNP双极结晶体管的触发设备和增益控制双向SCR的双向保护设备的示意性电路图。
图6A和6B分别是根据实施例的具有触发设备和增益控制的双向SCR的双向保护设备的示意性截面图和自顶向下视图。
图7A-7L是根据实施例的具有触发设备和具有各种优化的增益控制双向SCR的双向保护设备的示意性横截面图。
图8A和8B是示出了根据图9A-9D所示的实施例的基于双向保护设备的模拟的脉冲电压-时间曲线的曲线图。
图9A-9D示意性地示出了具有触发设备和增益控制双向SCR的双向保护设备的各种实施例，对应于图8A-8B中所示的脉冲电压-时间曲线。
图10A-10I示意性地示出了根据实施例的具有触发设备和增益控制的双向SCR的双向保护设备的各种实施例中连接到终端的邻接重掺杂区域的自上而下的布局图。
图11A是根据图11B-11E所示的实施例的基于具有触发设备和增益控制的双向SCR的双向保护设备的模拟的脉冲电压-时间曲线的曲线图。
图11B-11E示意性地示出了具有触发设备和增益控制的双向SCR的双向保护设备的各种实施例，对应于图11A中所示的脉冲电流-电压时间曲线。
图12A示意性地示出了具有触发设备和不同配置下的增益控制双向SCR的双向保护设备的实施例，对应于图12B中所示的脉冲电流-电压时间曲线。
图12B是基于图12A所示实施例的双向保护设备的仿真的准静态电流-电压曲线图。
具体实施方式
以下实施方案的详细描述给出了本发明的具体实施方案的各种描述。然而，本发明可以以权利要求所限定和覆盖的多种不同方式来体现。在本说明书中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。
如本文所使用的诸如上面、下面等等的术语是指如图所示定向的设备，并应相应地解释。还应当理解，由于半导体设备(例如晶体管)内的区域是通过掺杂具有不同杂质或不同浓度杂质的半导体材料的不同部分来限定的，不同区域之间的离散物理边界可能实际上不存在于完成的设备，但是区域可以从一个过渡到另一个。附图中所示的一些边界是这种类型的，并且仅仅是为了读者的帮助被示出为突然的结构。在下述实施例中，p型区域可以包括诸如硼的p型半导体材料作为掺杂剂。此外，n型区域可以包括诸如磷的n型半导体材料作为掺杂剂。本领域技术人员将理解下述区域中的各种浓度的掺杂剂。
用于包括使用低电压CMOS工艺制造的汽车和消费电子产品的各种应用的新兴集成电路(IC)越来越多地使用在相对高的双向电压下工作的输入/输出(I/O)接口引脚。这些IC通常在相对苛刻的环境中工作，并且应符合适用的静电放电(ESD)和电磁干扰抗扰度(EMI)规范。可靠的ESD和EMI抗扰度是可取的，因为IC可以经受超过普通操作条件的宽范围的高电压瞬态电气事件。
瞬态电事件可以是例如快速变化的高能量信号，例如静电放电(ESD)事件。瞬态电气事件可能与由用户接触引起的过电压事件相关联。在其他情况下，制造商可以产生瞬态电气事件，以在限定的应力条件下测试收发器集成电路的稳健性，这可以由各种组织设定的标准描述，诸如联合电子设备工程委员会(JEDEC)，国际电工委员会(IEC)和汽车工程委员会(AEC)。
可以采用各种技术来保护IC的核心或主电路免受这些有害的瞬时电气事件的影响。一些系统采用外部片外保护设备，以确保核心电子系统不会因瞬态静电和电磁事件而受损。然而，由于性能、成本和空间考虑，对于与主电路单片集成的保护设备的需求日益增加，即要被保护的电路。
通过向IC的引脚或焊盘提供保护设备来增强电子电路的可靠性。当瞬态电气事件的电压达到触发电压时，保护设备可以将焊盘处的电压电平保持在预定义的安全范围内，从高阻抗状态转变到低阻抗状态。此后，在瞬态电气事件的电压达到可能导致IC损坏的最常见原因之一的正或负故障电压之前，保护设备可以分流与瞬态电事件相关联的电流的至少一部分。保护设备可以被配置为例如保护内部电路免受超过IC功率高和功率低(例如接地)电压供应电平的瞬态信号。保护设备可以被配置为不同的电流和电压(I-V)阻塞特性，并且能够在正常工作电压条件下具有快速操作性能和低静态功耗的正和负瞬态电气事件的保护。
在电流和电压处理能力平衡的速度方面，保护要求越来越复杂的一个技术领域是使用片上系统(SOC)或封装系统(SIP)的技术。
图1A是根据本文公开的实施例的集成有双向保护设备的芯片上系统(SOC)/包装系统(SIP)100的示意图。SOC/SIP 100包括用于各种应用的各种组件的信号处理平台，包括消费者通信系统、医疗保健生命信号处理、机器人和任务关键工业、仪器仪表、航空和汽车平台等应用。在收发器接口(例如，多通道收发器接口(RXA，RXB，TXA，TXB，TXB))处，SOC/SIP100包括一个或多个可以是系统级保护设备的双向保护设备等)，用于保护各种部件。SOC/SIP 100通常包括主中央数字信号处理控制器(例如微处理器和存储器单元)中的一个或多个，其可以通信地耦合到用于模拟数据采样和数据转换的数据获取功能块，用于远程的无线收发器控制，用于交替感测关键参数的传感器组，例如温度、压力、强度、气体浓度、位置、光强度或化学成分、功率管理和能量收集系统，用于调节系统中的功率状况、其他功能块。具有这些和其它功能块的SIP或非均匀集成的SOC可以在一个或多个半导体工艺技术中实现，并且在其中集成了双向保护设备，用于在与不同端部应用相关联的可变环境条件下的可靠操作。
图1B是根据实施例的集成有双向保护设备156的收发器IC 150的示意图。收发器IC 150包括耦合到核心电路152的收发器接口电路154，例如多用途数据处理控制电路，其可用于包括消费者通信系统中的数据采样和双工通信应用的各种应用，医疗保健信号处理和关键任务工业，仪器仪表和航空航天和汽车平台等。收发器接口电路154被配置为耦合到收发器158以在其间接收和/或发送信号。当耦合到收发器158时，收发器接口电路154同时直接电连接到双向保护设备156，以保护收发器接口电路154。核心电路152被配置为产生用于收发器接口154的控制信号，以便控制其信令的操作。
仍然参考图1B，双向保护设备156电连接在收发器158和功率低电压V1之间，功率低电压V1可以是例如低阻抗功率低电源(例如地)。当收发器158例如通过接口引脚接收瞬态电事件时，双向保护设备156可以将与瞬态电事件相关联的电流转移或分流到功率低电压V1，例如系统接地(GND)，从而防止损坏电连接到接口引脚的内部电路部件。
收发器接口电路154可以在具有各种共模电压范围的输入信号下工作。在各种操作环境下的过电压条件的范围包括例如由ISO-7637和ISO-16750标准定义的范围。为了在这些环境下响应，可能需要设计保护设备156以可变的双向阻断电压进行操作，以快速响应(例如，在2ns内)并处理大量的应力电流，以安全地防止系统损坏应力条件如IEC 61000-4-2或ISO 10605标准。此外，在一些应用中，可能需要具有可变和/或不对称触发电压以及可变和/或不对称保持电压的保护设备156。
图1C是根据实施例的以堆叠配置布置并且集成有双向保护设备的封装(SIP)160系统的示意性侧视图。SIP 160包括多个芯片上系统(SOC)，包括通信地耦合到第一SOC 162和第二SOC 164，并且使用胶层168以堆叠的配置物理地附接。第一SOC 162可以是例如根据实施例的在第一半导体处理技术中实现的高性能信号处理、感测和通信SOC以及可以包括在第二半导体处理技术中实现的双向保护设备的第二SOC 164。第二SOC 164被配置为通过集成双向保护设备耦合到外部接触引线172，从而为SIP 160提供防止瞬时电气事件的保护。
图1D是根据实施例的在其中集成有双向保护设备的横向相邻配置中布置的包装系统(SIP)180的示意性平面图。SIP 180包括多个SOC，包括第一片上系统(SOC)184和第二片上系统(SOC)188，第二片上系统(SOC)188彼此通信耦合并横向相邻。第二SOC 188可以是例如在多个专用半导体工艺技术中实现的高性能信号处理器，隔离器，感测或通信SOC。根据实施例，第一SOC 184可以包括以不同的半导体工艺技术实现的多个双向保护设备186a-186c。第二SOC 184被配置为通过集成在其中的双向保护设备耦合到多个外部接触引线，从而为SIP 180防止瞬时电气事件提供保护。在所公开的技术的范围内，可以适当地形成在SOC内或芯片与封装引脚之间的不同晶片之间的多个连接。
图2A和2B分别示出根据实施例的可以用双向保护设备实现的收发器接口200和250的电路图。收发器接口200,250可以是例如诸如半双工或全双工通信收发器IC的接口IC，其中终端或引脚直接暴露给用户，例如连接到汽车电缆或工业机械硬度，在正常的操作环境。收发器接口200,250可以用于通过接口来传送数据，例如通过使用低电压差分信令。
参考图2A，收发器接口200包括第一和第二端子(左和右Tx_Rx's)、功率钳位204、第一至第四电路驱动器控制单元208a-208d、第一钳位设备202a、第二钳位设备202b、第一至第六型金属氧化物半导体(NMOS)晶体管216a-216f、第一至第四p型金属氧化物半导体(PMOS)晶体管212a-212d、第一电阻器R1和第二电阻器R2。
NMOS晶体管216a-216f和PMOS晶体管212a-212d可以用于通过端子Tx_Rx电传输信号。例如，电路驱动器控制单元208a-208d可用于控制NMOS晶体管216a-216f和PMOS晶体管212a，212d的栅极电压，以控制端子Tx_Rx之间的差分电压。电压可以具有正极性或负极性。
第一钳位设备202a包括电连接到第一端子Tx_Rx(左)的第一端子和电连接到功率低电压的第二端子，衬底电压VSUB。类似地，第二钳位设备202b包括电连接到第二端子Tx-Rx(右)的第一端子和电连接到衬底电压VSUB的第二端子。第一和第二钳位设备202a，202b可用于保护收发器接口200免受ESD和/或EMI事件的影响。钳位设备202a，202b可以保护收发器接口200的组件，包括例如与部件相关联的寄生衬底装置。
图2B示出根据实施例的另一个收发器接口250的电路图，其可以包括本文所述的一个或多个双极性过电压钳位设备。收发器接口250包括第一引脚1、第二引脚2、收发器电路(Tx/Rx)253、第一钳位设备257a、第二钳位器件257b、第一n型金属氧化物半导体(NMOS)晶体管258a、第二NMOS晶体管258b、p型金属氧化物半导体(PMOS)晶体管259a、第二PMOS晶体管259b、第一电阻260a、第二电阻260b、第三电阻260c、第四电阻260d、第一二极管结构261a和第二二极管结构261b。
NMOS晶体管258a，258b和PMOS晶体管259a，259b可以用于在第一和第二引脚1,2上的电传输信号。例如，收发器电路253可以用于控制NMOS的栅极电压晶体管258a，258b和PMOS晶体管259a，259b，例如，以控制第一和第二引脚1,2之间的差分电压。电压可以具有正极性或负极性。
仍然参考图2B，收发器接口250可以从功率高电源电压V2和功率低电源电压V1接收功率。收发器接口250的某些部件(诸如NMOS晶体管258a，258b，PMOS晶体管259a，259b，二极管结构261a，261b和钳位器件257a，257b)可以在使用衬底电压VSUB偏置的衬底中制造。
收发器接口250中可以存在各种寄生衬底设备。寄生衬底设备可以包括电连接到衬底电压VSUB的端子。缺少保护时，寄生衬底器件可在ESD和/或EMI条件下损坏。
在所示配置中，NMOS晶体管258a，258b分别包括寄生衬底双极晶体管267a，267b。此外，PMOS晶体管259a，259b包括寄生衬底二极管268a-268d。此外，二极管结构261a，261b分别包括寄生衬底二极管268e，268f。尽管图2B中示出了某些寄生衬底器件，寄生衬底器件的其它结构是可能的。
第一钳位设备257a包括电连接到第一引脚1的第一端子VH，电连接到功率低电压V1的第二端子VL，以及电连接到衬底电压VSUB的衬底端子。此外，第二钳位设备257b包括电连接到第二引脚2的第一端子VH，电连接到功率低电压V1的第二端子VL以及电连接到衬底电压VSUB的衬底端子。第一和第二钳位设备257a，257b可用于保护收发器接口250免受ESD和/或EMI事件的影响。钳位设备257a，257b可以保护收发器接口250的组件，包括例如与组件相关联的寄生衬底装置。
图2A和2B的收发器接口200和250分别示出了可以用本文所述的双向保护设备来实现的收发器接口。然而，收发器接口可以以其他方式实现以满足通信协议限制。
另外，尽管在收发器接口的上下文中示出了夹紧装置，但是本文所描述的钳位设备可以用于各种各样的IC和其他电子装置，包括例如工业控制系统，接口系统，功率管理系统，微机电系统(MEMS)传感器系统，汽车系统，无线基础设施系统和/或数字信号处理(DSP)系统)。此外，尽管收发器接口20已经被示出为包括两个信号引脚和两个钳位设备，但是可以包括更多或更少的钳位设备和引脚以满足系统规格。此外，夹持装置可以以其他方式连接。例如，钳位设备的端子可以以其它方式连接，例如连接到其它节点和/或电压。
图3A是根据实施例的具有触发设备和增益控制的双向半导体可控整流器(SCR)的双向保护设备400的示意性电路图。参考图3A，双向保护设备400包括被配置为在其间接收瞬时电信号的第一端子(T1)和第二端子(T2)，例如可能超过双向保护设备的触发电压的瞬态正或负电压信号例如，T1或T2中的一个可以是IC的信号引脚或焊盘，T1或T2中的另一个可以是功率低的引脚或焊盘，例如与电源低电压电源相关联的焊盘如VSS或接地。
图3A的双向保护设备400包括被配置为提供第一电流并联路径和被配置为提供第二电流分路路径的双向半导体可控整流器(SCR)404的触发设备402。触发设备402和双向SCR 404彼此电耦合并且被配置为使得触发设备402在阈值或触发时放电或接收第一电流或放电电荷载体(即，电子或空穴)，其中至少部分地使双向SCR 404触发以释放第二电流。
双向保护设备400的触发设备402包括NPN双极结晶体管(BJT)410，PNP双极结型晶体管(BJT)406或雪崩PN二极管408中的一个或多个。触发设备402具有各种装置的更详细的描述如下。图4A示出了具有NPN BJT的实施例，图4B示出了具有雪崩PN二极管的示例实施例，图4C示出了具有PNP BJT的实施例。触发设备402具有第一装置端子t1和第二装置端子t2，每个端子可以是触发设备402的晶体管端子或二极管端子之一。触发设备402的t1电连接，例如直接连接，而触发设备402的t2例如通过第三电阻器(R3)连接到双向SCR 404并被配置为向其提供电流或从其接收电流(即，提供电荷载波)。在各种实施例中，触发设备的t2可以连接到双向SCR 404的中心区域，例如NPNPN双向SCR的中心n型区域。
应当理解，尽管图3A中未示出，可以存在附加的触发设备，其具有第三端子(t3，未示出)，其被电连接，例如直接连接到双极保护设备400的T2，并且通常连接到双向SCR 404通过第三电阻(R3)。具有附加触发设备的实施例在下文中相对于图5更详细地描述。
双向SCR 404包括第一NPN双极晶体管(BJT)412，PNP双向双极晶体管(BJT)414和第二NPN双极晶体管(BJT)416。第一NPN BJT 412的发射极电连接通过第一电阻器R1到T1，并且第一NPN BJT 412的基极通常电连接到T1，使得第一NPN BJT 416的集电极和基极通过R1彼此电连接。第一NPN BJT 412的基极电连接到PNP双向BJT 414的集电极/发射极(C/E)，并且第一NPN BJT 412的集电极电连接到PNP双向BJT 414的基极。类似地，第二NPN BJT416的发射极通过第二电阻器R2电连接到T2，并且第二NPN BJT 416的基极通常电连接到T2，使得第二NPN BJT416的集电极和基极为通过R2彼此电连接。第二NPN BJT 416的基极电连接到PNP双向BJT 414的发射极/集电极(E/C)，并且第二NPN BJT 416的集电极电连接到PNP双向BJT 414的基极。
现在参考图3A中所示的触发设备402和双向SCR 404之间的电连接。如图3A所示，触发设备402的第一装置端子t1通过第一电阻器R1电连接到第一NPN BJT 412的发射极。也就是说，第一NPN BJT 412的发射极和触发设备402的第一装置端子t1通常电连接到用于接收瞬态电信号的T1。此外，触发设备402的第二装置端子t2通过第三电阻器R3电连接到PNP双向BJT 414的基极，使得一旦被激活，触发设备402被配置为提供或从双向触发当前ITR的SCR 404至少部分地导致双向SCR 404的激活，这在下面更详细地讨论。在所示实施例中，触发设备402被配置为向PNP双向BJT 414的基极区域提供电子。在下文中，描述双向SCR 404的操作原理，其次是触发设备402和触发设备402与双向SCR 404的电耦合。
在一个说明性方面，双向SCR 404可以被描述为包括配置为第一NPNP SCR的PNP双向BJT 414和第一NPN BJT 412，以响应于在T2相对接收的正电压而被激活到T1(或相对于T2在T1接收的负电压)。双向SCR 404可以被描述为另外包括被配置为第二NPNP SCR的PNP双向BJT 414和第二NPN BJT 416，以响应于在T1处相对于T2接收到的正电压来激活(或者是负的在T2相对于T1接收的电压)。以这种方式，可以在T1和T2之间的任何电压极性中触发双向SCR 404。
第一NPNP SCR包括：包含第一NPN BJT 412的发射极的第一N区；包括PNP双向BJT414的集电极/发射极(C/E)的第一P区域，其可以与第一NPN BJT 412的基极共同或连接到第一NPN BJT 412的基极；第二N区，包括可以与第一NPN BJT 412的集电极共用或连接的PNP双向BJT414的基极；以及包括PNP双向BJT 414的发射极/集电极(E/C)的第二P区。如本文所述，第一N区，第二N区和第二P区有时可以被称为分别为第一NPNP SCR的“阴极”、“栅极”和“阳极”。
类似地，第二NPNP SCR包括：包括第二NPN BJT 416的发射极的第一N区；包括PNP双向BJT 414的发射极/集电极(E/C)的第一P区域，其可以与第二NPN BJT 416的基极共同或连接到第二NPN BJT 416；包括PNP双向BJT 414的基座的第二N区，其可以与第二NPN BJT416共用或连接到集电极；以及包括双向PNP BJT 414的集电极/发射极(C/E)的第二P区。如本文所述，有时可以将第一N区、第二N区和第二P区称为分别为第二NPNP SCR的“阴极”、“栅极”和“阳极”。
不受任何理论束缚，应当理解，可以以不同的方式激活第一和第二NPNP SCR中的每一个。一种激活模式与施加在第一或第二NPNP SCR的阴极和阳极之间的电压相关联。有时将该模式称为电压触发，当超过阈值的正向电压(即正电压)位于NPNP SCR的阴极之间的阳极时，会发生电压触发。在低于第一NPNP SCR的阈值电压的正向电压下，第一N型区域与第一P型区域之间的第一NP结与第二N型区域与第二P型区域之间的第二NP结正向偏置，而第一P型区域和第二N型区域之间的中间PN结最初是反向偏置的。最初，由于很少的载流子穿过中间的PN结，所以PNPN SCR的电流很小。然而，在超过第一NPNP SCR的第一阈值的正向电压以上时，第一NPNP SCR部分地由于中间PN结中的载流子的雪崩乘法而开始导通。一旦击穿开始，第一P型区域和第二N型区域中的多数载流子的增加驱动中间PN结进行正向偏置，导致低阻抗状态，其中第一NPNP SCR的所有结点变为正向偏见当超过阈值的正向电压被放置在相对于第二NPNP SCR的阴极的阳极之间时，类似的条件可以将第二NPNP SCR触发成低阻抗状态。
欠电压触发模式下，当瞬态电事件在T1上相对于T2的负电压(其绝对值超过第一触发电压(VTR1))或相对于T1的T2上的负电压绝对值超过第二触发电压(VTR2)时，第一和第二NPNP SCR都可以被阈值化，使得双向SCR 204被激活。作为关于图3A的双向SCR 404的事件的说明性示例序列，响应于相对于超过VTR1的T2的T1上的负电压，第一NPN BJT 412可能开始导通，导致其集电极电位被下拉，这进而降低PNP双向BJT的基极电位这又导致中间NP结的结击穿，导致PNP双向BJT 414进行。当PNP双向BJT 414开始导通时，其集电极电位被拉起，其又提升第二NPN BJT416的基极电位。可替换地，响应于相对于T1的T2上的负电压超过VTR2，类似的事件序列可以导致双极SCR 404触发到导通状态。一旦以这种方式触发双向SCR 404，则它进入低阻抗模式，其中可以通过在第一NPN BJT412,416和PNP双向BJT 414之一上形成的反馈回路来维持低阻抗如上所述，即使T1和T2两端的绝对电压随后都低于VTR1和VTR2。
除了上述激活的电压触发模式之外，当多数载波被提供给上述第一和第二NPNPSCR的栅极时，双极SCR 404的激活可以由另一激活模式引起，这是上述的图3A中的PNP双向BJT 414的基极。有时称为栅极触发的第二模式发生在与上述第一或第二NPNP SCR两端的正向电压组合时，将电荷载体(例如，电子)提供给栅极(例如，第一或第二NPNP SCR的PNP双向BJT 414)。提供给NPNP SCR的栅极的电荷载体通过向栅极区域提供多数载流子来加速低阻抗状态，使得中间PN结的正向偏置可以被加速，从而加速低阻抗状态。在图3A的双向SCR404中，触发设备402被配置为将电荷载流子提供给第一和第二NPNP SCR的栅极。
在操作中，当t1和t2两端的电压超过阈值或者触发触发设备402的电压时，触发设备402可以被激活。在触发设备402被激活时，触发设备402产生触发当前ITR，其至少部分地导致双向SCR 404被激活。触发设备402的示例性实施例在下面参考图4A-4C描述。
图3B是示出触发设备和增益控制双向SCR的电流-电压(IV)曲线的示意图300，如果触发设备未连接以引起双向SCR的触发，则将单独获得。具体地，图304示意性地示出了双向SCR 404对在T1和T2之间接收的电压信号的准静态响应，并且图308示意性地示出了触发设备402对在t1和T2之间接收的电压信号的准静态响应t2。x轴和y轴分别表示准静态电压和相应的电流。IV曲线304和308具有各自的特征在于源极和相应的击穿电压VBD1和VBD2之间的非常高的阻抗的阻挡区域(“OFF”区域)304a和308a。VBD1可以对应于SCR的触发电压(VTR)，VBD2可以对应于触发设备的BJT或雪崩二极管的阈值电压(VTH)。当T1和T2两端的电压达到VBD1并且t1和t2两端达到VBD2时，dV/dI变为零，并且发生各个双向SCR 404和触发设备402的切换。阻挡区域304a和308a之后分别是VBD1和第一保持电压VH1之间以及VBD2和第二保持电压VH2之间的相应的负电阻区域304b和308b(也称为“回扣区域”)，随后是各个正电阻区域(“ON”区域)304c和308c。在保持电压VH1和VH2中，相应的保持电流值分别为IH1和IH2，其可以表示可维持各个器件的“导通”状态的最小电流电平。根据实施例，双向SCR 404和触发设备402被配置为使得在准静态条件下或响应于具有较长持续时间(例如，大于约100ns或大于约1μs)的电压信号，双向SCR 404的VBD1低于触发设备402的VBD2。例如，双向SCR404可以被配置为在准静态条件下具有约5V至约25V之间或约10V至约20V之间的VBD1，例如约15V，而触发设备402可以被配置为具有约10V至约40V之间，约15V至约35V之间或约20V至约30V之间的VBD2，例如约25V。
图3C是示出与图3A相同的触发设备和增益控制双向半导体可控整流器的电压-时间(V-t)曲线的示意图320，为了说明的目的，单独地(即，不彼此连接)。具体地，曲线图314示意性地示出了双向SCR 404对在T1和T2之间接收的相对短脉冲(例如，短于大约1微米或更短于约100ns)的电压信号的响应，并且图形318示意性地示出了触发设备402对在t1和t2之间接收的相对短脉冲的电压信号的响应。图形320的x轴和y轴分别表示时间和传输线脉冲(TLP)电压。Vt曲线314和318具有在对应于双向SCR 404和触发设备402的原点和相应的击穿时间tBD1和tBD2之间具有特征在于非常高阻抗的阻塞区域(“OFF”区域)314a，318a。在tBD1和tBD2，dV/dt达到零，并且发生触发设备402的切换，随后发生双向SCR 404的切换。阻挡区域314a和318a之后分别是tBD1和第一保持时间tH1之间以及tBD2和第二保持时间tH2之间的相应的负电阻区域314b和318b，随后分别是相应的正电阻区域(“ON”区域)314c和318c。在保持时间tH1和tH2，相应的电流值为IH1和IH2。不同于各个器件对准静态电压信号的响应，如上文参考图3B所述，双向SCR 404和触发设备402被配置为使得响应于相对短的持续时间，例如响应于在T1和T2之间以及t1和t2之间接收的传输线脉冲，双向SCR的VBD1404基本上高于触发设备402的VBD2。例如，双向SCR 404可以被配置为在具有非常短的瞬态电压持续时间的TLP条件下具有例如在约100ps和约100ps之间的上升时间10ns，例如600ps，和/或具有约5ns至约500ns之间的脉冲宽度，例如100ns，约50V至约150V之间的VBD1，约75V至约125V之间，例如约100V，而触发设备402可以被配置为具有在约10V和约50V基本上较低的VBD2，约20V至约40V之间，例如约30V。
如图3B和3C所示，双向SCR 404和触发设备402中的每一个可以被激活到低阻抗状态的电压可以取决于持续时间，例如，由相应设备接收的激活信号的时间宽度。相反，双向SCR 404和触发设备402中的每一个可以被激活到低阻抗状态的速度可以取决于由相应装置接收的激活信号的电压。不受任何理论束缚，这种减少有时被称为dV/dt效应，其效应的大小可以取决于反向偏置结的电容等因素。基于这种效果，发明人认识到，如图3C所示，双向保护设备400可以被配置为使得与双向SCR 404和触发设备402的激活相关联的V-t曲线318和314可以被定制，例如重叠或分开。在所示示例中，双向SCR 404和触发设备402的Vt曲线的峰值可以被调整为在一定的时间窗内，例如以防止触发设备402的物理损坏，触发设备402可能未配置以处理与双向SCR 404相同的电流。例如，在各种实施例中，对于双向SCR404和具有上面参照图3B描述的VBD1和VBD2值的触发设备402，对于具有例如约100ps至约10ns(例如600ps)和/或具有约5ns至约500ns(例如100ns)之间的脉冲宽度的上升时间的瞬态电压信号，差值(tBD1Vt曲线314和318的峰值之间的峰值可以为例如约200ps至约10ns，介于约150ps至约5.5ns之间，例如约3ns。
仍然参考图3B和3C，应当理解，在某些条件下，瞬态电压信号可激活触发设备，但不激活双向SCR，例如，当瞬态电压信号的电压在VBD1与VBD2之间时，和/或当瞬态电压信号的持续时间在tBD1和tBD2之间。
参考图3C，对于某些应用，可能希望具有双向SCR的相对较高的保持电压(VH)，以防止对诸如可与双向保护设备串联连接的电阻器的无源部件的损坏。返回参考图3A，在本文描述的各种实施例中，可以通过降低第一和/或第二NPN BJT 412,416的发射极注入效率和电流增益来增加VH，这可以通过连接第一NPN的发射极区域来实现BJT 412连接到第一电阻器R1并将第二NPN BJT 412的发射极区域连接到第二电阻器R2。在各种实施方案中，通过将R1和R2中的每一个调整为具有在约0.001欧姆与约20欧姆之间，约0.5欧姆与约2欧姆之间或约2欧姆与约10欧姆之间的范围内的电阻值，VH可以相应地调整双向SCR 404的值可以在约3V至约15V之间，约4V至约5V之间或约5V至约8V之间的范围内的值。
图4A-4C是根据各种实施例的具有不同触发设备的双向保护设备的示意电路图。类似于上面关于图3A描述的双向保护设备400，图4A-4C包括双向SCR 404和触发设备，其中触发设备和双向SCR 404彼此电耦合，使得触发设备在被激活时使载流子(例如电子)流入或流出的双向SCR 404，其至少部分地导致双向SCR 404被激活。
图4A示出了根据实施例的双向保护设备420，其中触发设备422包括触发BJT 406的PNP。PNP触发BJT 406包括电连接到第一NPN BJT 412的基极和T1的集电极，并且还包括电连接到双向SCR 404的PNP双向BJT414的基极的基极，通过第五电阻R5。触发BJT 406的PNP还包括通过第三电阻器R3连接到PNP双向SCR 414的第一和第二NPN BJT 412,416的集电极的发射极。当双向保护设备420在T1相对于T2接收到负瞬时电信号时，触发BJT406的PNP被激活，从而通过PNP双向BJT 414的基极向双向SCR 404提供电子，这进而加速双向SCR404的激活成为低阻抗状态，如上面结合图3A所讨论的。
图4B示出了根据实施例的双向保护设备440，其中触发设备442包括雪崩触发二极管408。雪崩触发二极管408包括电连接到第一NPN BJT 412的基极和T1的p型阳极。雪崩触发二极管408还包括通过第三电阻器R3电连接到双向SCR 404的PNP双向BJT 414的基极的n型阴极。当双向保护设备440在T1相对于T2接收到负瞬态电信号时，雪崩触发二极管408被激活，从而通过PNP双向BJT 414的基极向双向SCR 404提供电子，这进而加速双向SCR 404的激活成为低阻抗状态，如上面结合图3A所讨论的。
图4C示出了根据实施例的触发设备462包括触发BJT 410的NPN的双向保护设备460。触发BJT 410的NPN包括电连接到第一NPN BJT 412的基极并且通过第六电阻器R6连接到T1的基极，并且还包括电连接到第一NPN BJT 412的发射极和T1至第一电阻器R1。触发BJT 406的NPN还包括通过第三电阻器R3连接到双向SCR 404的PNP双向BJT 414的基极的集电极。当双向保护设备460在T1相对于T2接收到负瞬态电信号时，触发BJT 410的NPN被激活，从而通过PNP双向BJT 414的基极向双向SCR 404提供电子，这进而加速双向SCR 404的激活成为低阻抗状态，如上面结合图3A所讨论的。
图5是示出根据一些实施例的具有多个基于PNP双极结晶体管的触发设备和增益控制双向触发设备的双向保护设备500的示意性电路图。图5示出了除了保护设备电路之外，在一些实施例中可以存在的周围电路。
双向保护设备500包括与图4A的双向SCR 404类似的双向SCR 504,并且包括第一NPN BJT 512，PNP双向BJT 514和第二NPN BJT 516。双向SCR 504以与图4A的双向SCR 404类似的方式电连接到R1，R2，T1和T2，并且省略了类似的电连接的详细描述。
也类似于图4A的双向保护设备420，根据实施例，双向保护设备500包括触发设备522，其包括触发BJT 506a的第一PNP。触发BJT 506a的第一PNP以与图4A的触发设备422类似的方式电连接到第一NPN BJT 512，T1，R5，双向BJT 514和R3，并且省略了类似的电气连接的详细描述。除了第一PNP触发BJT 506a之外，双向保护设备500还包括触发BJT 506b的第二PNP。触发BJT 506b的第二PNP包括电连接到第二NPN BJT 516和T2的基极的集电极，并且还包括通过R5电连接到双向SCR 504的PNP双向BJT 514的基极的基极。触发BJT 506b的第二PNP的发射极通过第四电阻器R4电连接到双向SCR 514。
在操作中，当双向保护设备520在T1和T2之间接收到超过某一值的负瞬态电信号时，触发BJT 506a的第一PNP可以被激活，并且通过以下方式提供电子给双向SCR 404：双向BJT 514，其至少部分地使双向SCR 504的激活进入低阻抗状态，如上面结合图3A所讨论的。类似地，当双向保护设备520在T1和T2之间接收超过一定值的正瞬态电信号时，触发BJT506b的第二PNP可以被激活，并且通过PNP双向BJT的基极向双向SCR504提供电子514，其至少部分地使双向SCR 504的激活成为低阻抗状态。虽然在一些实施例中，第一PNP BJT506a，第二PNP BJT 506b和双向SCR514可以被配置为使得足以激活双向保护设备520的绝对电压在相反的极性上可以相似或相同，但在其它实施例中它们可以被配置为使得足以激活双向保护设备520的绝对电压可以在相反极性方面不同，这取决于应用。
现在参考双向保护设备500的周围电路，可以存在电连接到双向SCR504的寄生电路530。寄生电路530包括第一寄生PNP BJT 534和第二寄生PNP BJT 538，每个寄生PNP BJT538具有共同连接到PNP双向BJT 514的基极的基极。此外，第一和第二寄生PNP BJT 534和538具有发射极电连接到双向BJT 514的C/E和E/C。第一寄生PNP BJT的集电极可以连接到衬底区域554，例如形成在衬底中的保护环结构。第一和第二寄生PNP BJT 534和538的基极共同连接到第一NPN寄生BJT 542，其发射极可以连接到诸如天然埋层或深N阱的隔离区550。
应当理解，在寄生电路530中，第一NPN寄生BJT 542的集电极和第二PNP寄生BJT538的基极将彼此连接，并且第二PNP寄生BJT的集电极和538，并且第一NPN寄生BJT 542的基极彼此连接，使得第一NPN寄生BJT 542和第二PNP寄生BJT 538形成交叉耦合的寄生PNPNSCR546。寄生SCR 546可以由结构例如隔离结构(例如，天然掺杂掩埋层或深N阱)和衬底区域，并且是不期望的。因此，产生寄生PNPN SCR 546的结构可以被配置为使得它们在操作中不被激活。仍然参考图5，双向保护设备500可以具有背栅极二极管548，其可以电连接到衬底区域554和T1。
图6A和6B分别是根据一些实施例的具有集成触发设备的双向保护设备600的横截面俯视图。所示实施例是环形装置，其中形成在基板中的各个区域围绕环形装置的中心区域，其中，图6A示出了沿着环形装置的一半截取的横截面。
如图6A所示，为了更好地理解与操作双向保护设备600有关的各种结构特征，各种结构区域被覆盖有等效电路图。在下文中，首先描述各种结构特征，然后是对应的等效电路图。双向保护设备600包括半导体衬底602，例如p型半导体衬底，其中形成有插入在第一p型阱(PW)608和第二p型阱608之间的第一n型阱(NW)(PW)610。第一PW 608在其中形成有第一重掺杂n型(n+)区域620a区域，其电连接到第一端子T1，并且第二PW 610在其中形成有第二重掺杂n-类型(n+)区域620b，其电连接到第二端子(T2)，使得形成双向可控硅整流器(SCR)，其中双向SCR具有用作阴极/阳极(K/A)的第一n+区域，并且第二n+区域用作阳极/阴极(A/K)。
如本文和整个说明书所描述的，将理解的是，半导体衬底602可以以各种方式实施，包括但不限于掺杂半导体衬底或绝缘体上硅(SOI)衬底，包括硅绝缘体硅结构，其中使用诸如掩埋的SiO2层的绝缘体层从支撑衬底隔离上述各种结构。此外，应当理解，上述各种结构可以至少部分地形成在形成在表面区域处或附近的外延层中。
在所示实施例中，第一PW 608与第一NW 618横向分开间隙，而第二PW 610接触第一NW 618以在它们之间形成连接点。然而，其他实施例是可能的，例如，其中第一PW 608和第一NW 618可以彼此接触以在它们之间形成接合，和/或第二PW 610和第一NW 618被分离，这取决于所需的设备特点，如下文更详细讨论的。
如本文所使用的，接合区或结区是指当两种不同类型的半导体材料形成界面时形成的区域，并且可以包括靠近电子带(即，导电带和价带)的界面附近的区域由于内置电场。因此，结区域的尺寸可以取决于各种因素，例如形成结的不同类型的半导体材料的掺杂浓度和掺杂分布。
仍然参考图6，双向保护设备600包括设置在第一NW 618，第一PW 608和第二PW610的一个或多个的下端，例如紧邻下方或与其接触的深N阱(DNW)604。一些实施例中，DNW604在y方向上垂直地形成与第一PW608,610的连接区域，同时形成来自第一NW 618的n型区域的垂直延伸。在第一PW 608和第一NW 618彼此横向分离，和/或第二PW 610和第一NW 618彼此横向分离，DNW 604可以填充形成在分离区域之间的相应间隙。例如，如图6A所示，第一PW 608和第一NW 618由DNW 604隔开，使得DNW 604也可以形成来自第一NW 618的横向延伸区域。
仍然参考图6A，第一n+区域620a，第一PW 608，第一NW 618，第二PW 610和第二n+区域620b电连接，从而形成NPNPN双向SCR。双向SCR包括第一PNP双向BJT 614、第一NPN BJT612和第二NPN BJT 616，以类似的方式电连接于参照图5描述的PNP双向BJT 514、第一NPNBJT512和第二NPN BJT 516。
仍然参考图6A，双向保护设备600还包括与第一PW 608相邻的第二n型阱(NW)624。第二NW 624在其中形成有第一重掺杂p型(p+)区域628a。第一p+区628a，第二NW 624和第一PW 608被配置为第一触发PNP BJT 606a的发射极、基极和集电极。第一PW 608在其中形成有第二重掺杂p+区域628b，第一触发PNP BJT 606a的集电极通过该第二重掺杂p+区域628b电连接到T1，使得第一触发PNP BJT 606a的集电极通常电连接到T1，其中第一n+区域620a被配置为双向保护设备600的双向SCR的阴极/阳极(K/A)。
双向保护设备600被配置为使得第二PW 610插入在第一侧上的第一NW 618和第二侧上的DNW 604之间并与其接触。DNW 604在其中形成有第三重掺杂p型(p+)区域628c。第三p+区域628c，DNW 604和第二PW618被配置为第二触发PNP BJT 606b的发射极、基极和集电极。第二PW 610在其中形成有第四重掺杂p+区域628d，第二触发PNP BJT 606b的集电极通过该第二重掺杂p+区域628d电连接到T2，使得第二触发PNP BJT 606b的集电极通常电连接到T2第二n+区域620b被配置为双向保护设备600的双向SCR的阳极/阴极(A/K)。
在双向保护设备600中，当第二p+区域628b直接电连接到T1时，第一n+区域620a通过第一电阻器R1电连接到T1。类似地，当第四p+区域628d直接电连接到T2时，第二n+区域620b通过第二电阻器R2电连接到T2。R1和R2具有分别连接到第一NPN BJT 612和第二NPNBJT 616的发射极的电阻值，可以可控地减少各个BJT的发射极注入效率和相应增益，从而增加保持电压NPNPN双向SCR，如上文参考图3C所述。通过图案化一个或多个金属化水平(例如，第一(M1)至第n(Mn)个金属化水平)可以在双向保护设备600之上形成R1和R2，其中n可以是2至10。每个R1和R2可以由的图案化多晶硅或图案化的薄膜金属层中的一个或多个形成。
第一触发PNP BJT 606a和第二触发PNP BJT 606b被进一步配置为使得相应的发射器通过形成在双向保护设备600上方的一个或多个金属化电平电连接到第一NW 618。在所示实施例中，第一p+区域628a通过形成在一个或多个第一p+区域628a上的第三电阻器R3电连接到形成在第一NW618中的第三重掺杂(n+)区域620c，其可以设置在NPNPN双向SCR的中心区域。类似地，第三p+区域628c通过形成在一个或多个金属化层级652上的第四电阻器R4与形成在第一NW618中的第三重掺杂(n+)区域620c电连接。各种实施例中，R3和R4中的每一个具有约0.01欧姆至约2000欧姆之间的电阻值，例如约0.05欧姆。R3和R4中的每一个可以由一个或多个图案化多晶硅或图案化的薄膜金属层形成。
因此，双向保护设备600包括：包括第一n+区域620a，第一PW 608，第一NW 618，第二PW 610和第二n+区域620b的NPNPN双向SCR；第一触发设备，包括包括第一p+区628a，第二NW 624和第一PW 608的第一触发PNP BJT 606a；以及包括包括第三p+区域628c，DNW 604和第二PW 610的第二触发PNP BJT 606b的第二触发设备。通过使第一和第二触发BJT 606a和606b的发射极电连接到NPNPN双向SCR通过第一NW 618在被激活时向其提供电子，NPNPN双向SCR和第一和第二触发设备类似于上面参照图5描述的双向SCR 504和触发设备522操作。
现在结合图6A参考图6B，描述双向保护设备600的环形构造。双向保护设备600具有设置在环形构造的中心处的第三n型阱(NW)640，并且在其中形成有第六重掺杂n型(n+)区域620f。第三NW 640由第二PW610，第一NW 618，第一PW 608，第二NW 624，第四n型阱(NW)644连续地围绕，其中形成有第四重掺杂n型(n+)阱区域620d和在其中形成有第七重掺杂p型(p+)区域628g的第三p型阱(PW)648。第七p+区域628g可以电连接，例如开尔文连接到VSUB处的主电路基板，VSUB可能处于地面。
应当理解，第三NW 640，DNW 604和第四NW 644形成横向和垂直地包围他的第一PW608，第二PW 610，第一NW 618和第二NW的桶型隔离区在一些实施例中，桶型隔离可以是电漂浮的。
如上所述，第一和第二第一触发器PNP BJT 606a和606b通过在一个或多个金属化电平652处形成的R3和R4电连接到第一NW 618。双向保护设备的金属化处理架构600包括多个金属化水平，例如第一(M1)至第(Mn)个金属化水平，其中n可以是2至10。如本文所用，金属化水平包括由导电材料形成的横向延伸的导电结构，例如Cu、Al或W，例如金属线，其可以使用光刻掩模进行图案化，并且还包括垂直延伸的导电结构，例如通孔或由例如Cu，Al或W的导电材料形成的触点，其直接位于下方横向延伸的导电结构。因此，第一金属化水平404包括衬底602上方的最低级金属线以及在PW或NW内的通向n+或p+区(例如，自对准硅化物或“salicided”接触))的通孔或触点。类似地，M2包括M1上方的更高级别的金属线以及通向M1的通孔或触点。M3至Mn在本文中类似地限定，以包括它们下方的横向线和垂直连接。
在图6B的自顶向下的图示中，图6A的一个或多个金属化水平652由多个金属带652a/b形成，多个金属带652a/b通过第一p+区域628a径向地电连接到第二NW 624，通过第三n+区域620c连接到第一NW 618，并通过第三p+区域连接到DNW 604 628c，如图6A/6B所示。在一些实施例中，金属条652a/b有利地形成在低于M3的金属水平处，即在金属化水平M1和/或M2处，以最小化所得到的净电容，同时针对上述R3和R4的电阻值，RC延迟被最小化以将触发载体传送到第一NW 618。例如，相邻金属带652a/652b之间的尺寸和间隔可以被设计成使得净电容低于约100fF，低于约50f fF或低于约30fF。此外，应当理解，可以优化金属带652a/652b的数量。例如，虽然在图6B中示出了28(每侧7个)金属条652a和4金属条652b，不同的布置是可能的，其中存在或多或少数量的金属带652a/b使得R3和R4中的每一个的净电阻值在约0.001欧姆和约20欧姆之间，例如在0.05欧姆之间。
继续参考图6A，双向保护设备600包括在x方向上横向延伸并分离相邻的重掺杂(n+和p+)区域中的一些的多个电浮置金属层：形成在第一PW 608和第二p+区域628b和第一n+区域620a之间；形成在第一PW 608的表面上以及第一n+区域620a和第五p+区域628e之间的第二电浮动金属层632b；形成在第一NW 618和DNW 604之间以及第五p+区域628e和第三n+区域620c之间的接合区域的表面上的第三电浮动金属层632c；形成在第一NW 618的表面上以及第三n+区域620c和第六p+区域628f之间的第四电浮动金属层632d；形成在第二PW 610的表面上以及第六p+区域628f和第二n+区域620b之间的第五电浮动金属层632e；以及形成在第二PW 610的表面上以及第二n+区域620b和第四p+区域628d之间的第六电浮动金属层632f。电浮置的金属层是电浮动的，因为它们不与其它结构电连接，并且与它们由薄的电介质层形成的表面分离。不受任何理论的束缚，应当理解，浮动金属层可以允许将相对掺杂的相邻n+和p+区域放置在相对接近的横向邻近处，用于由以下步骤形成的器件的高电流(例如>1×105A/cm2)具有改善的击穿特性的n+和/或p+区域，例如由于带-带隧道和/或穿透效应。这又允许优化双向SCR器件的各种BJT以达到相对高的电流和高速能力，例如通过使第一NPN BJT 612，第二NPN BJT 616和双向PNP BJT 614的较短基极区域能够实现最佳晶体管效率。
有利的是，第一至第六电浮置金属层632a至632f可以在和使用在该装置中的其它地方形成n-FET(未示出)或p-FET(未示出)的栅极叠层的处理步骤期间同时形成，电气连接到双向保护设备600。因此，在本文所述的各种实施例中，浮动金属层形成在沉积的下部薄电介质(例如，SiO2，SiON或高K电介质)上或生长以形成集成电路中其它地方的n-FET和/或p-FET的栅极电介质(未示出)。因此，尽管为了清楚起见，虽然没有在图中示出，浮动金属层不直接接触它们形成在其上的阱的下面的表面，而是由薄的电介质垂直地插入。此外，尽管为了清楚起见，尽管也未示出，但也可以在浮动金属层的侧壁上形成侧壁间隔物(例如，SiN间隔物)，以使浮动金属层与相邻的n+和p+区域接触。底层栅介质层和侧壁间隔物防止在相邻的n+和p+区之间形成直接的电短路。薄的电介质层防止在浮动金属层和下面的阱表面之间形成硅化物，并且用于电绝缘不与任何其它结构电连接的浮动金属层。
当金属层由n-FET的栅极形成时，可以使用的材料包括n掺杂半导体，例如n掺杂多晶硅或具有功函数Φm，N的合适的“n型”金属约4.1eV至约4.65eV之间，约4.1eV至约4.4eV之间，或约4.4eV至约4.65eV之间。当金属层由p-FET的栅极形成时，可以使用的材料包括p掺杂半导体，例如p掺杂多晶硅或具有函数Φm的合适的“p型”金属，P在约4.65eV之间约5.2eV，约4.65eV至约4.9eV之间，或约4.9eV至约5.2eV之间。
在本文公开的各种实施例中，用于图6A中的电浮置金属层632a-632f的合适金属列举了例如铝(Al)，钨(W)，钛(Ti)，钽(Ta)，钼(Mo)，铷(Ru)，TiN，TaN，TaCN和TaSixNy。
应当理解，电浮置金属层632a-632f中的每一个的横向尺寸小于约1μm，小于约0.5μm，小于约0.2μm，在约0.1μm和约0.3μm之间，或约0.06微米至约0.2微米，例如约0.16微米。
不被电浮置金属层分离的双向保护设备600的一些其它相邻的重掺杂(p+和n+)区域可以被第一至第八绝缘隔离层636a-636h中的一个隔离，该隔离层可以是浅沟槽隔离区。类似于浮动金属层，电介质隔离可以允许将相对掺杂的相邻n+和p+区域放置在相对靠近的侧向接近处以实现高电流能力。然而，与浮动金属层相比，电介质隔离区可以允许用于相对较低速度优化双向SCR器件的各种BJT，例如通过在相邻的n+和p+区之间实现较长的路径长度，例如更长的路径一些BJT的基本区域的长度。
除了电介质隔离之外，还有一些其它相邻的重掺杂(n+，p+)区域被电浮置金属层分开，以便以更长的载流子漂移路径为代价在相邻连接点之间提供额外的击穿电压。例如，第五p+区域628e和第三n+区域620c被第三电浮置金属层632c和第五绝缘隔离层636e隔开。在图示的实施方案中，第五绝缘隔离636e增加了DNW 604与第一NW之间的连接点的击穿电压，同时增加了PNP双向BJT 614的有效基极长度，使得双向SCR的触发电压在可以增加相对于T2的正偏置T1，以换取较慢的速度。
本文公开的各种p+区域和n+区域可具有超过约1×1019cm-3以上的峰值掺杂浓度，超过约1×1020cm-3，或约1×1020cm-3至约8×1020cm-3，例如约2×1020cm-3。此外，各种PW和NW以及DNW具有在约1.5×1016cm-3至约7.5×1016cm-3的范围内的峰值掺杂浓度，例如约5.0×1016cm-3。
通过使用电介质隔离区域，浮动金属层和各种结构之间的优化的横向尺寸的组合，双向保护设备600的触发设备和双向SCR可以被优化以如上面参照图1和2所述进行操作。例如，第四电介质隔离636d在x方向上具有横向长度d1，并且第六介电隔离636f在x方向上具有横向长度d2，其尺寸可以被调整以优化第一和第二与NPNPN双向SCR的横向尺寸d3相比，触发PNP BJT 606a和606b相对较短，NPNPN双向SCR是第一n+区域620a和第二n+区域620b之间的距离，使得触发PNP BJT 606a和606b被配置为在双向SCR的激活之前被激活，如上面参考图4A和5所述。在各种实施例中，d1和d2中的每一个在约1μm和约5μm之间，在2μm和4μm之间，例如约3μm，而d3在约10μm和约30微米，约15微米至约25微米，例如约20微米。在一些实施方案中，比率d3/d1和d3/d2中的每一个在约3:1和约7:1之间，在约4:1和约6:1之间，例如约5:1。
图7A-7L是如下所述的其他参数的双向保护设备的各种实施例的横截面图，其中各种区域针对速度，电流和/或保持电压被优化。
双向保护设备7a-71中的每一个可以是环形装置，其中形成在基板中的各个区域围绕环形装置的中心区域，类似于上面关于图6B描述的环形构造，使得图7A-7L示出了沿着环形装置的一半截取的横截面。
参考图7A-7L，相对于图7A-7L示出的每个双向保护设备7a-71具有与上述相对于图6A和6B所示的实施例相似的一些特征。例如，双向保护设备7a-71中的每一个包括：半导体衬底602，其中形成有插入在第一p型阱(PW)608和第二p型阱之间的第一n型阱(NW)618井(PW)610；形成在第二PW 610的靠近装置中心的一侧的第三n型阱(NW)640，并且在其中形成有第六重掺杂n型(n+)区域620f，第四n型阱(NW)644，其形成在第一PW 612的背离装置的中心的一侧，并且在其中形成有第四重掺杂n型区域(n+)620d和DNW 604，其横向排列为桶型隔离，垂直地包围第一PW 608，第二PW 610，第一NW 618和第二NW 624；第三p型阱(PW)648，形成在第四NW 644的背离装置的中心的一侧，并且在其中形成有第七重掺杂p型(p+)区域628g。类似于上面关于图6A/6B描述的实施例，双向保护设备7a-71中的每一个具有形成在第一PW 608和DNW 604之间的边界区域处的第五p+区域628e，以及形成在第一NW 618之间的边界区域处的第六p+区域628f和第二PW 610.双向保护设备7a-71中的每一个也类似地具有第一至第八介电隔离区636a-636h。
参考图7A的双向保护设备700a，类似于图6A/6B的实施例，在第一PW 608中，形成通过第一电阻器R1电连接到第一端子(T1)的第一重掺杂n型(n+)区域620a，并且在第二PW610中，第二重掺杂形成通过第二电阻器R2电连接到第二端子(T2)的n型(n+)区域620b，使得第一n+区域620a，第一PW 608，第一NW 618，第二PW 610和第二n+区域620b电连接，从而形成NPNPN双向SCR。双向SCR包括以与图6A/6B的双向保护设备600类似的方式电连接的第一PNP双向BJT 614，第一NPN BJT 612和第二NPN BJT 616。
在所示实施例中，第一PW 608与第一NW 618横向分开间隙，而第二PW 610接触第一NW 618以在它们之间形成连接点。然而，其他实施例是可能的，例如，其中第一PW 608和第一NW 618可以彼此接触以形成它们之间的连接，和/或第二PW 610和第一NW 618被分离的地方。
仍然参考图7A，DNW 604，第一PW 608和第一n+区域620a被配置为第一触发NPNBJT 706a的集电极、基极和发射极。第一PW 608还在其中形成有在T1的每侧上并且共同连接到T1的第一p+区域728a和第二p+区域628b，使得第一触发NPN BJT 706的基极和第一NPNBJT 612的基极是通常电连接到T1。此外，第一触发NPN BJT 706a的发射极和第一NPN BJT612的发射极各自通过第一PW 608和R1的第七电阻器R7连接到T2。虽然不是必需的，但是在所示的实施例中，第一n+区域620a在每一侧接触第一和第二p+区域728a和628b。
双向保护设备700a被配置为使得第二PW 610介于第一侧上的第一NW 618和第二侧上的DNW 604之间并与其接触。第二n+区域620b，第二PW 618和DNW 604被配置为第二触发NPN BJT 706b的发射极，基极和集电极。第二PW 610在其中形成有与第二n+区域620b电连接到T2的第三p+区域728c，使得第二触发NPN BJT 706b的基极电连接到T2。此外，第二触发NPN BJT 706b的发射极和第二NPN BJT 616的发射极各自通过第二PW 610和R2的第八电阻器R8连接到T2。虽然不是必需的，但是在所示实施例中，第二n+区域620b接触第三p+区域728c。
类似于图6A/B的实施例，在双向保护设备700a中，R1和R2具有电阻值，使得当连接到第一NPN BJT 612和第二NPN BJT 616的发射极时，相应的BJT的增益被可控地减小，从而增加保持NPNPN双向SCR的电压。它们的物理结构和R1和R2的电阻值类似于上面关于图6A/6B描述的那些。
第一和第二触发NPN BJT 706a和706b进一步被配置为使得由DNW604中的相应n+区形成的相应集电极区域通过在双向保护上形成的一个或多个金属化电连接到第一NW618在所示实施例中，形成在DNW 604中的第四和第五n+区域720b和720c通过第三电阻器R3和第四电阻器R4电连接到形成在第一NW 618中的第三n+区域620c，一个或多个金属化层652。在各种实施例中，R3和R4中的每一个具有与上述关于图6A/6B所描述的那些类似的结构和电阻值。
除了第一至第八隔离区域636a至636h之外，双向保护设备700a还包括在第一p+区域728a和第五p+区域628e之间的第九隔离区域736a和第六隔离区域736b之间的第六隔离区域736b p+/PLDD区域628f和第二n+区域620b。当存在时，第九隔离区域736a和第十隔离区域736b可以分别具有分别增加第一NPN BJT 612和第二NPN BJT 610的基极长度以使得它们的增益可控地减小的效果。
因此，双向保护设备700a包括：NPNPN双向SCR，其包括第一n+区域620a，第一PW608，第一NW 618，第二PW 610和第二n+区域620b；第一触发设备，包括由DNW 604，第一PW612和第一n+区域720a形成的第一触发NPN BJT 706a；以及包括由第二n+区域620b，第二PW610和DNW 604形成的第二触发NPN BJT 706b的第二触发设备。通过使第一和第二触发NPNBJT 706a和706b的发射极电连接到NPNPN双向SCR通过第一NW618在被激活时提供电子，每对NPNPN双向SCR和第一和第二触发设备类似于上面参照图2描述的双向SCR 404和触发设备462操作。4C。
仍然参考图7A，在某些配置下，形成第一触发NPN BJT 706a的区域和/或形成第二触发NPN BJT 706b的区域具有物理特性，使得所得到的第一和/或第二触发设备基本上表现为雪崩二极管。特别地，当第四个n+区域720b和第二个p+区域628b之间的电流路径长度，例如通过第四介质隔离层636d的宽度测量时，例如小于5微米，小于3.5微米，所得到的触发设备被配置为使得当T1相对于T2负偏置时，第四n+区域720b，DNW，第一PW 608和第二p+区域628b被配置为服务于n+p雪崩二极管706a。类似地，当第五n+区域720c和第三p+区域728c之间的电流路径长度例如小于5微米，小于3.5微米或更小的2微米时，所得到的触发设备被配置为使得当T2相对于T1是负偏置的，第五n+区域720c，DNW，第二PW612和第三p+区域728c配置成用于n+p雪崩二极管706b。
在下文中，相对于图7B-7L描述替代实施例，其中描述了与图7A相似的许多特征省略。
参考图7B，双向保护设备700b布置成类似于双向保护设备700a，除了代替在DNW604中形成的第四n+区域720b之外，形成第一p+区域628a。结果，形成包括第一触发PNP BJT708a的第一触发设备，其中第一p+区628a，DNW 604和第一PW 608被配置为发射极，基极和集电极。类似地，代替在DNW 604中形成的第五n+区域720c，形成第三p+区域628c，使得形成包括第二触发PNP BJT 708b的第二触发设备，其中第三p+区域628c，DNW 604并且第二PW610被配置为发射器，基极和集电极。通过使第一和第二触发PNP BJT 708a和708b的发射极通过第一NW 618电连接到NPNPN双向SCR，以在激活时向其提供电子，每对NPNPN双向SCR和第一和第二触发设备类似于上面关于图4A描述的双向SCR 422和触发设备404进行操作。
参考图7C，双向保护设备700c的布置类似于图7A的双向保护设备700a，除了代替第十隔离区域736b之外，形成第五电浮置金属层632e。如上所述，当形成电浮置金属层代替电介质隔离区时，可以为相邻的高掺杂区域实现相当的穿通和带对隧道效应，而不会引起由电介质隔离区的物理尺寸。结果，与图7A的双向保护设备700a相比，双向保护设备700c的第二触发NPN BJT 706b可以具有相对较高的增益和/或更快的速度。
参考图7D，双向保护设备700d的布置类似于图7B的双向保护设备700b，除了代替第十隔离区域736b之外，形成第五电浮置金属层632e。如上所述，当形成电浮置金属层代替电介质隔离区时，可以为相邻的高掺杂区域实现相当的穿通和带对隧道效应，而不会引起由电介质隔离区的物理尺寸。结果，与图7B的双向保护设备700b相比，双向保护设备700c的第二触发PNP BJT 708b可以具有相对较高的增益和/或更快的速度。
参考图7E-7H，双向保护设备700e，700f，700g和700h分别类似于双向装置700a(图7A)，700b(图7B)，700c(图7C)和700d(图7D)，除了在每个器件700e-700g中，除了第四电浮动层632d之外，在第三n+区域620c和第五p+区域628f之间形成第十一绝缘隔离区域736c。当实施时，由于双向PNP BJT 614的有效基极长度的增加，第十一介质隔离区域736c可以具有减小的增益和/或速度的降低的效果，使得触发电压在相对于T1的正偏置T2下的双向SCR的增加可以增加，以换取其它效果的较慢速度。或者，第十一介电隔离区域736c可以由电浮置金属层代替，以允许更快的导电性调制和在应力下更快的激活，如上面关于图7A-7D所述。
参考图7I-7L，双向保护设备700i，700j，700k和700l分别类似于双向装置700a(图7A)，700b(图7B)，700c(图7C)和700d(图7D)，除了在每个器件700i-700l中，省略了第一p+区域728a。此外，形成比第一n+区域620a(FGS 7A-7D)宽的例如2X，3X或4X的第一n+区域720a。当植入时，较宽的第一n+区域720a增加第一NPN BJT 612的发射极注入面积，使得当前处理能力增加。
图8A是示出根据实施例的各种双向保护设备的模拟装置响应曲线(用相应的双向保护设备904a-904d标记)的曲线图900a。响应曲线是通过根据场诱导的充电器件模型(FICDM)模拟片上应力来获得的，已知其提供可用的最快上升时间之一，例如在600ps方案中。图8B的曲线图900b是图8A的曲线图900a的放大视图，扩展为显示零和2纳秒之间的时间范围。设备响应曲线904a，904b，904c和904d对应于图9A，9B，9C和9D所示的双向保护设备904a，904b，904c和904d。因此，在下文中，与相应的双向保护设备904,904b 904c和904d一起讨论了图8A/8B的装置响应曲线。在图8A/8B中，x轴表示时间，y轴表示双向保护设备的各种实施例的模拟电压响应。
应该注意的是，双向保护设备904a-904d分别代表了速度和/或电压响应中的一个速率和/或电压响应的连续改进，如图1和2所示的对应的装置响应曲线所示。也就是说，标记为904a-904d的装置响应曲线分别示出了与双向保护设备904a-904d的相应结构改进相关联的连续改进。因此，在下文中，首先描述904a-904d的共同特征，然后是连续的差异。应当理解，图1的器件响应曲线中的相对较低的第一峰值电压。图8A/8B可以对应于相对更快的响应，因为较低的第一峰值电压可以由相应的快速放电引起。
参考图9A-9D，双向保护设备900a-900d中的每一个包括与上文所述的各种实施例类似的特征，例如图6A/6B和7A。例如，每个双向保护设备900a-900d包括：半导体衬底602，其中形成有插入在第一p型阱(PW)608和第二p型阱(PW)610之间的第一n型阱(NW)618；形成在第二PW 610的靠近装置中心的一侧的第三n型阱(NW)640，并且在其中形成有第六重掺杂n型(n+)区域620f，第四n型阱(NW)644，其形成在第一PW 612的背离装置的中心的一侧，并且在其中形成有第四重掺杂n型区域(n+)620d；排列成桶式隔离器的DNW 604；以及形成在第四NW644的背离装置的中心并在其中形成有第七重掺杂p型(p+)区域628g的第三p型阱(PW)648。双向保护设备900a-900d中的每一个具有形成在第一PW 608和DNW 604之间的边界区域处的第五p+区域628e，以及形成在第一NW 618与第一NW 618之间的边界区域处的第六p+/PLDD区域628f第二PW 610。双向保护设备900a-900d中的每一个也类似地具有第一至第八绝缘隔离636a-636h和第三和第四电浮动金属层632c和632d。
参考图9A，不同于图6A/6B的实施例，触发设备，连接到第一n+区域620a的电阻器(例如，图6A中的第一电阻器R1)和连接到第二n+区域620a的电阻器(例如，图6A中的第二电阻器R2)从双向保护设备900a省略区域620b。此外，第一NW 618和第二PW 610由由DNW 604形成的间隙分开。另外，与图1的实施例不同，如图7B所示，双向保护设备900a另外具有代替电浮置金属层的第九绝缘隔离层736a和第十介电隔离层736b。如图9的图900a所示。如图8A/8B所示，相应的器件响应曲线900a示出了相对较高(超过80V)的峰值电压。
图9B的双向保护设备900b类似于图9A的双向保护设备900a，除了第九绝缘隔离层736a和第十介电隔离层736b之外，双向保护设备900b分别包括第二电浮置金属层632b和第五电浮置金属层632e。如上所述，用电浮置金属层代替介电隔离可以导致相邻重掺杂区域之间的相同横向间隔的改进的速度，至少部分是由于物理载体路径长度减小。例如，第一NPN晶体管612的基极与双向PNP BJT 614的集电极/发射极(C/E)之间以及第二NPN晶体管616的基极与发射极/集电极(E/双向PNP BJT 614的C)相对于图9A的双向保护设备904a的相应电流路径被缩短。如图8A/8B的图900a所示，相应的器件响应曲线904b表示与器件响应曲线900a相比较低的峰值电压。
图9C的双向保护设备904c和图9D的904d及其对应的器件响应曲线分别示出了相对于图9A和9B的保护器件900a和900b的器件峰值电压的进一步改进，包括包括第一PNPBJT 708a的第一触发设备和包括第二触发设备的第二触发设备，第二触发设备包括第二PNP BJT 708b以加速双向SCR的激活。双向保护设备904c和904d中的每一个类似于图7L的双向保护设备700l。因此，将省略各种组件的详细描述。然而，每个保护设备904c和904d具有第一至第四电阻器(图9C中的R1'-R4'和图9D中的R1'-R2'，R3“-R4”)的特定值，使得它们的装置响应曲线被优化，如下所述。
双向保护设备900c具有通过图案化一个或多个金属化电平而形成在衬底上方的R1'和R2，使得每个具有约0.005欧姆至约0.05欧姆之间的电阻值或约0.01欧姆至约0.10欧姆，标称电阻值为0.05欧姆。此外，双向保护设备900c具有通过图案化一个或多个电平652而形成在衬底上方的R3'和R3，其中R3'和R4'中的每一个具有介于约10欧姆至约100欧姆之间的电阻值，或约5欧姆欧姆约50欧姆，标称电阻值约10欧姆。如图9的图900a所示。如图8A/8B所示，对应的装置响应曲线904c示出了与装置响应曲线900a和900b相比较低的峰值电压。
双向保护设备900d与双向保护设备900c相同，除了第三和第四电阻器R3”和R4”中的每一个具有约0.001欧姆至约0.1欧姆之间或约0.005欧姆和约0.05欧姆，标称电阻值约0.01欧姆。如图8A/8B的图900a所示，相应的器件响应曲线904d示出了与器件响应曲线900a-900c相比较低 的峰值电压。
图10A-10I示出了在上述各种实施例中连接到T1和/或T2的邻接重掺杂(n+和p+)区域1000a-1000i的各种平面图布局图，包括图6A-6B的双向设备600、图7A-7L的700a-71和图9A-9D的900a-900d的相邻重掺杂区域。
特别地，邻接的n+和p+区域1000a-1000i中的每一个具有一个或多个p+区域1004，其具有形成在其上的一个或多个触点1020和一个或多个p+区域1008，其上形成有一个或多个触点1020。根据双向设备，由于上述原因，邻接的n+和p+区域1000a-1000i可以包括虚拟栅极/场氧化物区域1012和有源场氧化物区域1016中的一个或多个。
邻接n+和p+区域1000a-1000i的具体配置取决于所优化的所得到的器件参数。例如，在对于第一NPN BJT 612和/或第二NPN BJT 616需要相对高的发射体注入的情况下，可能需要相对较大的n+区域。相反，如果期望触发BJT的PNP触发BJT的相对较高的集电极电流或用于触发BJT的NPN的相对高的基极电流，则可能需要较大的p+区域。
此外，形成在n+区域1008上的接触区域1020的数量和尺寸可以直接影响第一电阻器R1和/或第二电阻器R2的值。如上所述，R1和R2的电阻值可以直接影响本文公开的双向保护设备的各种实施例的保持电压。
图11A是示出了类似于图8的曲线图900a的使用FICDM的各种实施例的模拟装置响应曲线的图表1100。具体地，设备响应曲线1104a-1104d对应于图11B-11E中所示的双向保护设备1104a-1104d。在图11A中，x轴表示时间，y轴表示模拟的器件电压。标记为1104a-1104d的装置响应曲线分别示出了与双向保护设备1104a-1104d的相应结构改进相关联的连续改进。因此，在下文中，首先描述1104a-1104d的共同特征，然后是连续的差异。应当理解，虽然每个双向保护设备1104a-1104d没有示出连接到相应的双向SCR的上述触发设备，但是所描述的特征可以在触发设备或不使用触发设备的情况下实践。
参考图11B-11D，双向保护设备1104a-1104d中的每一个具有在其中形成有插入在第一PW 608和第二PW 610之间的NW 618的半导体衬底(未示出)。DNW 604被布置为桶型隔离横向和垂直地包围第一PW 608，第二PW 610和NW 618。第一PW 608在其中形成有各自连接到T1的第一n+区域620a和第二p+区域628b，以及插入其间的第一隔离区域1136a。第二PW610在其中形成有分别连接到T2的第二n+区域620b和第四p+区域628d以及插入其间的第六隔离区域1136f。NW618具有形成在其中的第三n+区域620c。每个双向保护设备1104a-1104d另外具有形成在第五p+/PLDD区域628e和第三n+区域620c之间的第五p+/PLDD区域628e，第三隔离区域1136c和第三电浮动金属层632c。
参考图11B，双向保护设备还包括形成在DNW 604和第二PW/PF 610之间的结处的第六p+/PLDD区域628f，形成在第一n+区域620a和第五p+/PLDD区域之间的第二隔离区域1136b 628e，形成在第二n+区域620b和第四p+区域628d之间的第五隔离区域1136e，形成在NW 618中的第四隔离区域1136d和形成在第三n+区域620c和第六p+PLDD区域628f。从图11的曲线图1100可以看出，如图11A所示，在FICDM应力条件下，相应的器件响应曲线1104a示出了在峰值电压下降到峰值电压的大约一半之前约20ns的相对高(超过20V)和相对长的持续时间的峰值电压。
参见图11C，除了在第三n+区域620c和第五p+/PLDD区域628f之间省略隔离区域之外，双向保护设备1104b与双向保护设备1104a(图11B)相同。参考图11A，相应的器件响应曲线1104b示出了与双向保护1104a相比较，其相对高(超过20V)但具有相对较短的持续时间(峰值电压下降到大约一半之前约10ns)的峰值电压。
参考图11D，双向保护设备1104c与双向保护设备1104b(图11C)相同，除了第一n+区域620a和第五p+/PLDD区域628e之间的第二隔离区域1136b被第二电浮置层632b和第二n+区域620b和第六p+/PLDD区域628f之间的第五隔离区域1136e被第五电浮置层632e替代。参考图如图11A所示，相应的器件响应曲线1104c示出了相对较低(约18V)并具有相对较短持续时间(峰值电压下降到峰值电压的大约一半之前约10ns)的峰值电压，与峰值电压的双向保护1104a相比，图。如图11B所示，
参考图11E，双向保护设备1104d与双向保护设备1104c(图11D)相同，除了第五个p+/PLDD区域628f被省略。此外，在第三n+区域620c和第二n+区域620b之间延伸形成第六电浮置金属层1232a。参考图11A，相应的器件响应曲线1104d示出了相对较低(约18V)并具有相对较短持续时间(峰值电压下降到峰值电压的大约一半之前约10ns)的峰值电压，与图11B的峰值电压的双向保护1104a相比。
图12A示出了根据一些实施例和图12B的双向保护设备1200如上所述通过改变连接在T1与第一n+区域之间的第一电阻器的值来调节保持电压的曲线图1204。双向保护设备1200类似于图11B的双向保护设备1104a，为了说明的目的，除了在T1和第一n+区域620a之间包括第一电阻器R1之外。如上所述，R1的值与双向保护设备1200的双向BJT的保持电压成正比。为了指导目的，对应于双向保护的双向BJT的激活特性的直流电流(IV)曲线为R1的不同值绘制器件1200。IV曲线1204a-1204e对应于分别具有电阻值为1欧姆，2欧姆，3欧姆，4欧姆和5欧姆的R1的双向保护设备1200。如图所示，R1的电阻值对直流触发电压的影响相对较小，但对保持电压有直接的影响。通过将电阻值从1欧姆增加到5欧姆，直流保持电压从约2.5V增加到约7V。应当理解，虽然双向保护设备1200未示出连接到相应的双向SCR的上述触发设备，但是可以使用或不使用触发设备来实现所描述的特征。
虽然已经描述了本发明的某些实施例，但是这些实施例仅以示例的方式呈现，并不意图限制本公开的范围。实际上，本文描述的新颖的装置，方法和系统可以以各种其他形式来体现；此外，在不脱离本公开的精神的情况下，可以对本文所述的方法和系统的形式进行各种省略，替换和改变。可以组合上述各种实施例的元件和动作的任何合适的组合以提供其他实施例。所附权利要求及其等同物旨在涵盖落入本公开的范围和精神内的这些形式或修改。

Claims (30)

1.一种集成电路设备，包括：
在其中形成有双极半导体可控整流器(SCR)的半导体衬底，其具有电连接到第一端子(T1)的阴极/阳极(K/A)和与第二端子(T2)电连接的阳极/阴极(A/K)；
在半导体衬底上形成多个金属化层；和
触发设备，其形成在半导体衬底中的第一侧并且邻近所述双向SCR并且包括一个或多个双极结型晶体管(BJT)或雪崩PN二极管，其中所述触发设备的第一设备端子通常连接到具有K/A的T1，并且其中触发设备的第二设备端子通过一个或多个金属化电平电连接到双向SCR的中心区域。
2.根据权利要求1所述的集成电路设备，其中，所述双向SCR是NPNPN SCR，其包括形成在所述中心区域处并且介于第一p型阱(PW)和第二p型阱(PW)的第一n型阱(NW)，其中第一PW在其中形成有用作K/A的第一重掺杂n型(n+)区域，并且第二PW在其中形成用作A/K的第二重掺杂n型(n+)区域。
3.根据权利要求2所述的集成电路设备，其中，所述第一n+区域通过形成在所述集成电路设备的一个或多个金属化层级处的第一电阻器(R1)电连接到所述T1，并由一个或多个图案化多晶硅或图案化的薄膜金属层形成，R1具有在约0.001欧姆和约20欧姆之间的电阻值。
4.根据权利要求2所述的集成电路设备，其中，触发设备的第二设备端子通过形成在第一NW中的第三重掺杂n型(n+)区域电连接到双向SCR的中心区域，并且还通过形成在一个或多个金属化层上并由一个或多个图案化多晶硅层或图案化的薄膜金属层形成的第三电阻器(R3)，所述R3具有约0.1欧姆和约2000欧姆之间的电阻。
5.根据权利要求4所述的集成电路设备，还包括与所述第一PW相邻并且在其中形成有第一重掺杂p型(p+)区的第二n型阱，其中所述触发设备包括具有第一p+区域，第二NW和第一PW分别配置为发射极，基极和集电极，使得PNP BJT的集电极和双向SCR的K/A通常电连接到T1，并且使得PNP BJT的发射极通过一个或多个金属化电平电连接到第一NW。
6.根据权利要求5所述的集成电路设备，其中，所述T1通过形成在所述第一PW中的第二重掺杂p型(p+)区电连接到所述第一PW，其中所述第一n+区和第二n+区域比第一p+区域和第二p+区域之间的触发分量电流路径长度长至少四倍，使得在T1相对于T2被负偏置的传输线脉冲(TLP)电压条件下，与双向SCR相比，PNP BJT被配置为以更快的速度触发。
7.根据权利要求6所述的集成电路设备，其中，所述PNP BJT具有低于所述SCR在TLP电压条件下的触发电压的阈值电压，使得在双向SCR之前激活PNP BJT。
8.根据权利要求6所述的集成电路设备，还包括至少部分地形成在所述第一PW内的第三重掺杂(p+)p型区和至少部分地形成在所述第二PW内的第四重掺杂(p+)区。
9.根据权利要求8所述的集成电路设备，还包括形成在所述第三p+区和所述第三n+区之间的第一金属氧化物堆叠，以及形成在所述第三n+区和所述第四p+区之间的第二金属氧化物堆叠。
10.根据权利要求9所述的集成电路设备，还包括形成在所述半导体衬底中并在所述第一和第二金属氧化物堆叠中的至少一个之下的第一介电隔离区域。
11.根据权利要求4所述的集成电路设备，其中，所述第一PW、所述第二PW和所述第一NW中的每一个形成在深N阱(DNW)内，所述深N阱形成包围所述第一PW，所述第二PW和所述第一NW的隔离桶。
12.根据权利要求11所述的集成电路设备，还包括形成在所述DNW中的第一重掺杂p型(p+)区，其中所述触发设备包括PNP BJT，具有所述第一p+区、所述DNW和所述第一PW被配置为分别是发射极、基极和集电极的，使得PNP BJT的集电极和双向SCR的K/A通常电连接到T1，并且其中PNP BJT的发射极通过一个或多个金属化层电连接到第一NW。
13.根据权利要求11所述的集成电路设备，其中，所述触发设备包括分别具有所述第一n+区域，所述第一PW和所述DNW被配置为所述NPN BJT的发射极，基极和集电极的NPN BJT，其中，双向SCR的NPNBJT和K/A通常电连接到T1，并且其中NPN BJT的集电极通过一个或多个金属化电平电连接到第一NW。
14.根据权利要求11所述的集成电路设备，还包括在所述SCR的第一侧上形成在所述DNW中的第四重掺杂n型(n+)区域和形成在所述第一栅极中的第一重掺杂p型(p+)区域PW，其中触发设备包括雪崩二极管，其具有小于2微米的第四n+区域和第一p+区域之间的电流通路长度，使得当T1相对于T2负值偏置时，第四n+区域DNW和第一个p+区域被配置为服务于n+p个雪崩二极管。
15.根据权利要求11所述的集成电路设备，其中，所述半导体衬底还在其中形成在第二侧并且与所述双向SCR相邻，第二触发设备包括BJT或雪崩PN二极管中的一个或多个，其中第二触发设备的第一设备端子和双向SCR的A/K共同连接到T2，并且其中第二触发设备的第二设备端子通过一个或多个金属化水平电连接到双向SCR的中心区域。
16.一种集成电路设备，包括：
在其中形成有NPNPN双向半导体可控整流器(SCR)的半导体衬底，其具有电连接到第一端子(T1)的阴极/阳极(K/A)和与第二端子(T2)电连接的阳极/阴极(A/K)；
在半导体衬底上形成多个金属化层；和
触发设备，形成在所述NPNPN双向SCR的第一侧上的所述半导体衬底中，并且包括双极结型晶体管(BJT)或雪崩二极管，其中所述触发设备的第一设备端子通过一个或多个金属化电平电连接到双向SCR的中心n型区域。
17.根据权利要求16所述的集成电路设备，其中，当所述T1相对于所述T2负偏压时，所述双向SCR被配置为使得电子从所述T1流向所述T2，并且所述触发设备被配置为向所述中心n型区域提供电子，使得NPNPN双向SCR在小于NPNPN双向SCR的本征触发电压的触发电压下被激活，而触发设备电连接到中心n型区域。
18.根据权利要求16所述的集成电路设备，其中，所述双向SCR包括插入在第一p型阱(PW)和第二p型阱(PW)之间的n型阱(NW)，其中所述NW包括中心n型区域，其中第一PW在其中形成用作K/A的重掺杂n型(n+)区域，并通过第一电阻器(R1)连接到T1。
19.根据权利要求18所述的集成电路设备，其中，所述第一PW在其中形成有与n+区域共同连接到所述T1的重掺杂p型(p+)区域。
20.根据权利要求19所述的集成电路设备，其中，所述p+区和所述n+区由在一个或多个所述金属化层上形成的电浮置金属层分开。
21.根据权利要求19所述的集成电路设备，其中，所述p+区域和所述n+区域彼此接触。
22.根据权利要求19所述的集成电路设备，其中，所述第一PW在其中形成有共同连接到具有所述p+区域和所述n+区域的所述T1的另一重掺杂p型区域。
23.根据权利要求19所述的集成电路设备，其中，所述p+区和所述n+区被介电隔离区隔开。
24.一种集成电路设备，包括：
在其中形成有NPNPN双向半导体可控整流器(SCR)的半导体衬底，其具有电连接到第一端子(T1)的阴极/阳极(K/A)和与第二端子电连接的阳极/阴极(A/K)终端(T2)；和
形成在与NPNPN双向SCR相邻的半导体衬底中的两个或更多个触发设备，其中每个触发设备包括双极结型晶体管(BJT)或雪崩二极管之一，其中两个或更多个触发设备的第一设备端子电连接到双向SCR的中心n型区域，并且通过形成在半导体衬底上的集成电路设备的一个或多个金属化层级彼此电连接。
25.根据权利要求24所述的集成电路设备，其中，所述NPNPN SCR包括插入在第一p型阱(PW)和第二p型阱(PW)之间的第一n型阱(NW)，其中所述第一NW包括中心n型区域，其中第一PW在其中形成有用作K/A的第一重掺杂n型(n+)区域，并且第二PW在其中形成第二重掺杂n型(n+)区域作为A/K。
26.根据权利要求25所述的集成电路设备，其中，所述第一PW与所述NW间隔开，而所述第二PW与所述NW接触。
27.根据权利要求26所述的集成电路设备，还包括部分形成在所述第一PW中的第一重掺杂p型(p+)区和部分地形成在所述第二PW中的第二重掺杂p型(p+)区。
28.根据权利要求27所述的集成电路设备，还包括在所述第一NW中的第三重掺杂n型(n+)区，其中在所述n+区和所述第一p+区之间的第一间隙处形成第一电浮置金属层并且其中在所述n+区域和所述第二p+区域之间的第二间隙处形成第二电浮置金属层。
29.根据权利要求28所述的集成电路设备，其中，所述半导体衬底中的所述第一间隙和所述第二间隙中的一个而不是另一个处形成介电隔离。
30.根据权利要求28所述的集成电路设备，其中，在所述第一间隙和所述第二间隙中的每一个处，在所述半导体衬底中形成介电隔离。
CN201710290116.7A 2016-04-29 2017-04-28 集成电路设备 Active CN107342285B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/142,453 2016-04-29
US15/142,453 US9831233B2 (en) 2016-04-29 2016-04-29 Apparatuses for communication systems transceiver interfaces

Publications (2)

Publication Number Publication Date
CN107342285A true CN107342285A (zh) 2017-11-10
CN107342285B CN107342285B (zh) 2021-01-26

Family

ID=60081510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710290116.7A Active CN107342285B (zh) 2016-04-29 2017-04-28 集成电路设备

Country Status (4)

Country Link
US (1) US9831233B2 (zh)
CN (1) CN107342285B (zh)
DE (1) DE102017107906B4 (zh)
TW (1) TWI661655B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696982A (zh) * 2020-06-09 2020-09-22 深圳能芯半导体有限公司 一种基体分离n型功率管esd电路和设置方法
CN111725203A (zh) * 2019-03-21 2020-09-29 旺宏电子股份有限公司 静电放电保护元件

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099523B2 (en) * 2012-11-02 2015-08-04 Texas Instruments Incorporated ESD protection circuit with isolated SCR for negative voltage operation
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10002861B2 (en) * 2016-06-23 2018-06-19 Nxp Usa, Inc. ESD protection structure
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
CN106158850B (zh) * 2016-08-26 2019-06-11 华为技术有限公司 静电放电保护装置及多电源域集成电路
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
US10157904B2 (en) 2017-03-31 2018-12-18 Alpha And Omega Semiconductor (Cayman) Ltd. High surge bi-directional transient voltage suppressor
US10062682B1 (en) * 2017-05-25 2018-08-28 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance bidirectional transient voltage suppressor
US10211199B2 (en) 2017-03-31 2019-02-19 Alpha And Omega Semiconductor (Cayman) Ltd. High surge transient voltage suppressor
US10249609B2 (en) * 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10366992B2 (en) 2017-08-30 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including transistors sharing gates
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
US10541268B2 (en) 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10693056B2 (en) 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10424357B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10403343B2 (en) 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10192788B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices with stacked gates
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10770510B2 (en) 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10497415B2 (en) 2018-01-08 2019-12-03 Spin Memory, Inc. Dual gate memory devices
US10192984B1 (en) * 2018-01-08 2019-01-29 Spin Transfer Technologies Dual threshold voltage devices with stacked gates
US10192787B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating contacts for cylindrical devices
TWI661530B (zh) * 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
US10811497B2 (en) 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
US10700187B2 (en) 2018-05-30 2020-06-30 Silanna Asia Pte Ltd Tiled lateral thyristor
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
US11094688B2 (en) * 2018-08-23 2021-08-17 Analog Devices International Unlimited Company Isolation architecture
US10700056B2 (en) * 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11342323B2 (en) * 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
US11848321B2 (en) * 2021-04-23 2023-12-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device for providing spike voltage protection and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173727A1 (en) * 2004-02-11 2005-08-11 Chartered Semiconductor Manufacturing Ltd. Triggered silicon controlled rectifier for RF ESD protection
US20130330884A1 (en) * 2011-02-11 2013-12-12 Analog Devices, Inc. Methods for protecting electronic circuits operating under high stress conditions
US20140339601A1 (en) * 2013-05-16 2014-11-20 Analog Devices Technology Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436667A (en) 1964-12-08 1969-04-01 Electric Associates Inc Protection circuit for an amplifier system
SE430450B (sv) 1979-04-03 1983-11-14 Asea Ab Tvapoligt overstromsskydd for inkoppling i en stromforande ledning
US4626882A (en) 1984-07-18 1986-12-02 International Business Machines Corporation Twin diode overvoltage protection structure
US4633283A (en) 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages
US5061652A (en) 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
IT1253682B (it) 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
US5182220A (en) 1992-04-02 1993-01-26 United Microelectronics Corporation CMOS on-chip ESD protection circuit and semiconductor structure
US5276582A (en) 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
US5343053A (en) 1993-05-21 1994-08-30 David Sarnoff Research Center Inc. SCR electrostatic discharge protection for integrated circuits
US5369041A (en) 1993-07-14 1994-11-29 Texas Instruments Incorporated Method for forming a silicon controlled rectifier
US5475335A (en) 1994-04-01 1995-12-12 National Semiconductor Corporation High voltage cascaded charge pump
US5600525A (en) 1994-08-17 1997-02-04 David Sarnoff Research Center Inc ESD protection circuit for integrated circuit
US5652689A (en) 1994-08-29 1997-07-29 United Microelectronics Corporation ESD protection circuit located under protected bonding pad
JPH08139528A (ja) 1994-09-14 1996-05-31 Oki Electric Ind Co Ltd トランジスタ保護回路
US5576557A (en) 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
US5541801A (en) 1995-05-26 1996-07-30 United Microelectronics Corporation Low-voltage gate trigger SCR (LVGTSCR) ESD protection circuit for input and output pads
US5745323A (en) 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
FR2743938B1 (fr) 1996-01-19 1998-04-10 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
TW299495B (en) 1996-05-03 1997-03-01 Winbond Electronics Corp Electrostatic discharge protection circuit
US5663860A (en) 1996-06-28 1997-09-02 Harris Corporation High voltage protection circuits
JP3601252B2 (ja) 1996-09-13 2004-12-15 株式会社デンソー ノックセンサ
KR100240872B1 (ko) 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
US5889644A (en) 1997-02-19 1999-03-30 Micron Technology, Inc. Device and method for electrostatic discharge protection of a circuit device
US6057184A (en) 1997-03-21 2000-05-02 International Business Machines Corporation Semiconductor device fabrication method using connecting implants
US6784489B1 (en) 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
DE19721655C1 (de) 1997-05-23 1998-12-03 Daimler Benz Ag Thyristor mit Selbstschutz
EP0915508A1 (en) 1997-10-10 1999-05-12 STMicroelectronics S.r.l. Integrated circuit with highly efficient junction insulation
US6137140A (en) 1997-11-26 2000-10-24 Texas Instruments Incorporated Integrated SCR-LDMOS power device
US6365924B1 (en) 1998-06-19 2002-04-02 National Semiconductor Corporation Dual direction over-voltage and over-current IC protection device and its cell structure
KR100307554B1 (ko) 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
JP3244057B2 (ja) 1998-07-16 2002-01-07 日本電気株式会社 基準電圧源回路
US6236087B1 (en) 1998-11-02 2001-05-22 Analog Devices, Inc. SCR cell for electrical overstress protection of electronic circuits
US6369427B1 (en) 1998-11-03 2002-04-09 Vlsi, Technology, Inc. Integrated circuitry, interface circuit of an integrated circuit device, and cascode circuitry
US6172403B1 (en) 1998-12-15 2001-01-09 Winbond Electronics Corp. Electrostatic discharge protection circuit triggered by floating-base transistor
US6144542A (en) 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
GB9907021D0 (en) 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Switch circuit and semiconductor switch for battery-powered equipment
US6310379B1 (en) 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US6873505B2 (en) 1999-09-14 2005-03-29 United Microelectronics Corp. Electrostatic discharge protective circuitry equipped with a common discharge line
US6512662B1 (en) 1999-11-30 2003-01-28 Illinois Institute Of Technology Single structure all-direction ESD protection for integrated circuits
US6358781B1 (en) 2000-06-30 2002-03-19 Taiwan Semiconductor Manufacturing Company Uniform current distribution SCR device for high voltage ESD protection
US6538266B2 (en) 2000-08-11 2003-03-25 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US6492208B1 (en) 2000-09-28 2002-12-10 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
US6621126B2 (en) 2000-10-10 2003-09-16 Sarnoff Corporation Multifinger silicon controlled rectifier structure for electrostatic discharge protection
JP4065104B2 (ja) 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
TW483143B (en) 2001-02-05 2002-04-11 Vanguard Int Semiconduct Corp Voltage control device for electrostatic discharge protection and its related circuit
US6498357B2 (en) 2001-02-09 2002-12-24 United Microelectronics Corp. Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process
US6448123B1 (en) 2001-02-20 2002-09-10 Taiwan Semiconductor Manufacturing Company Low capacitance ESD protection device
TW511269B (en) 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
ATE520186T1 (de) 2001-03-16 2011-08-15 Sofics Bvba Strukturen zum schutz vor elektrostatischen entladungen für schnelle technologien mit gemischten und ultraniedrigen spannungsversorgungen
US7548401B2 (en) 2001-03-16 2009-06-16 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
EP1368875A1 (en) 2001-03-16 2003-12-10 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
US6403992B1 (en) 2001-06-05 2002-06-11 Integrated Technology Express Inc. Complementary metal-oxide semiconductor device
US7005708B2 (en) 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
TW504828B (en) 2001-08-17 2002-10-01 Winbond Electronics Corp Bi-directional electrical overstress and electrostatic discharge protection apparatus
US20030076636A1 (en) 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
JP4369230B2 (ja) 2001-11-07 2009-11-18 新電元工業株式会社 サージ防護半導体装置
US6667870B1 (en) 2001-12-12 2003-12-23 Natiional Semiconductor Corporation Fully distributed slave ESD clamps formed under the bond pads
US6704180B2 (en) 2002-04-25 2004-03-09 Medtronic, Inc. Low input capacitance electrostatic discharge protection circuit utilizing feedback
US6717214B2 (en) 2002-05-21 2004-04-06 Koninklijke Philips Electronics N.V. SOI-LDMOS device with integral voltage sense electrodes
US7179691B1 (en) 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6724603B2 (en) 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
JP4240983B2 (ja) 2002-10-07 2009-03-18 沖電気工業株式会社 入力ピン容量の設定方法
US6960811B2 (en) 2002-11-07 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Low capacitance ESD protection device, and integrated circuit including the same
US20040190208A1 (en) 2003-03-26 2004-09-30 Maxim Levit Electrostatic discharge protection and methods thereof
US6909149B2 (en) 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6756834B1 (en) 2003-04-29 2004-06-29 Pericom Semiconductor Corp. Direct power-to-ground ESD protection with an electrostatic common-discharge line
US7196887B2 (en) 2003-05-28 2007-03-27 Texas Instruments Incorporated PMOS electrostatic discharge (ESD) protection device
US7244992B2 (en) 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
US6960792B1 (en) 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
US7582938B2 (en) 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
US6979869B2 (en) 2003-10-01 2005-12-27 Lsi Logic Corporation Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process
US6906387B1 (en) 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
US20050088794A1 (en) 2003-10-23 2005-04-28 International Business Machines Corporation Removeable ESD for improving I/O pin bandwidth
US7038280B2 (en) 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
US7067883B2 (en) 2003-10-31 2006-06-27 Lattice Semiconductor Corporation Lateral high-voltage junction device
TWI223432B (en) 2003-12-18 2004-11-01 Univ Nat Chiao Tung Double-triggered silicon controller rectifier and relevant circuitry
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
DE102004009981B4 (de) 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
KR100635874B1 (ko) 2004-04-07 2006-10-18 매그나칩 반도체 유한회사 Ｅｓｄ 보호 회로 및 그 방법
TWI231033B (en) 2004-06-04 2005-04-11 Macronix Int Co Ltd ESD protection circuit
CN100377321C (zh) 2004-06-28 2008-03-26 中芯国际集成电路制造(上海)有限公司 用于高电压操作的金属氧化物半导体器件及其制造方法
US8890248B2 (en) 2004-08-26 2014-11-18 Texas Instruments Incorporation Bi-directional ESD protection circuit
JP4282581B2 (ja) 2004-09-29 2009-06-24 株式会社東芝 静電保護回路
TWI237893B (en) 2004-12-10 2005-08-11 Richtek Technology Corp Booster-type power management chip containing electrostatic discharge protection mechanism of output electrode
KR100627134B1 (ko) 2004-12-14 2006-09-25 한국전자통신연구원 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
KR100638456B1 (ko) 2004-12-30 2006-10-24 매그나칩 반도체 유한회사 이에스디 보호회로 및 그 제조방법
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7414287B2 (en) 2005-02-21 2008-08-19 Texas Instruments Incorporated System and method for making a LDMOS device with electrostatic discharge protection
DE102005013686A1 (de) 2005-03-18 2006-10-05 Atmel Germany Gmbh ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
US7232711B2 (en) 2005-05-24 2007-06-19 International Business Machines Corporation Method and structure to prevent circuit network charging during fabrication of integrated circuits
JP2007012864A (ja) 2005-06-30 2007-01-18 Nippon Telegr & Teleph Corp <Ntt> 静電放電保護回路
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US7372083B2 (en) 2005-08-09 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
JP4995455B2 (ja) 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
US7465995B2 (en) 2006-01-10 2008-12-16 Taiwan Semiconductor Manufacturing Co. Resistor structure for ESD protection circuits
US7385793B1 (en) 2006-01-24 2008-06-10 Cypress Semiconductor Corporation Cascode active shunt gate oxide project during electrostatic discharge event
US7345341B2 (en) 2006-02-09 2008-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
US8218276B2 (en) 2006-05-31 2012-07-10 Alpha and Omega Semiconductor Inc. Transient voltage suppressor (TVS) with improved clamping voltage
US7626243B2 (en) 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
US20080029782A1 (en) 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
US7605431B2 (en) 2006-09-20 2009-10-20 Himax Technologies Limited Electrostatic discharge protection apparatus for semiconductor devices
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8431958B2 (en) 2006-11-16 2013-04-30 Alpha And Omega Semiconductor Ltd Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US7701012B2 (en) 2007-02-26 2010-04-20 Freescale Semiconductor, Inc. Complementary zener triggered bipolar ESD protection
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
US7834378B2 (en) 2007-08-28 2010-11-16 Fairchild Korea Semiconductor Ltd SCR controlled by the power bias
DE102007040875B4 (de) 2007-08-29 2017-11-16 Austriamicrosystems Ag Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
US7663190B2 (en) 2007-10-08 2010-02-16 Intersil Americas Inc. Tunable voltage isolation ground to ground ESD clamp
JP2009194301A (ja) 2008-02-18 2009-08-27 Sanyo Electric Co Ltd 半導体装置
US7786504B2 (en) 2008-03-20 2010-08-31 Amazing Microelectronic Corp. Bidirectional PNPN silicon-controlled rectifier
KR100976410B1 (ko) 2008-05-28 2010-08-17 주식회사 하이닉스반도체 정전기 방전 장치
US7868387B2 (en) 2008-06-13 2011-01-11 Analog Devices, Inc. Low leakage protection device
KR20100003569A (ko) 2008-07-01 2010-01-11 서경대학교 산학협력단 사이리스터를 이용한 ｅｓｄ 보호 회로
US8198651B2 (en) 2008-10-13 2012-06-12 Infineon Technologies Ag Electro static discharge protection device
JP2010129893A (ja) 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
JP5172654B2 (ja) 2008-12-27 2013-03-27 株式会社東芝 半導体装置
EP2246885A1 (fr) 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8648419B2 (en) 2010-01-20 2014-02-11 Freescale Semiconductor, Inc. ESD protection device and method
US8952456B2 (en) 2010-02-24 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge circuit using inductor-triggered silicon-controlled rectifier
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8217461B1 (en) 2010-07-09 2012-07-10 Altera Corporation ESD protection circuit
US8686470B2 (en) 2011-01-07 2014-04-01 Nxp, B.V. ESD protection circuit
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8476736B2 (en) 2011-02-18 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage diodes
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8963200B2 (en) 2012-06-20 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9171832B2 (en) * 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9171833B2 (en) * 2013-07-17 2015-10-27 Intersil Americas LLC Semiconductor structure for enhanced ESD protection
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9673187B2 (en) * 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173727A1 (en) * 2004-02-11 2005-08-11 Chartered Semiconductor Manufacturing Ltd. Triggered silicon controlled rectifier for RF ESD protection
US20130330884A1 (en) * 2011-02-11 2013-12-12 Analog Devices, Inc. Methods for protecting electronic circuits operating under high stress conditions
US20140339601A1 (en) * 2013-05-16 2014-11-20 Analog Devices Technology Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725203A (zh) * 2019-03-21 2020-09-29 旺宏电子股份有限公司 静电放电保护元件
CN111696982A (zh) * 2020-06-09 2020-09-22 深圳能芯半导体有限公司 一种基体分离n型功率管esd电路和设置方法
CN111696982B (zh) * 2020-06-09 2023-10-03 深圳能芯半导体有限公司 一种基体分离n型功率管esd电路和设置方法

Also Published As

Publication number Publication date
TW201739150A (zh) 2017-11-01
CN107342285B (zh) 2021-01-26
DE102017107906B4 (de) 2021-06-17
US20170317070A1 (en) 2017-11-02
DE102017107906A1 (de) 2017-11-02
US9831233B2 (en) 2017-11-28
TWI661655B (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
CN107342285A (zh) 通信系统收发器接口的装置
CN109390334A (zh) 用于通信系统收发器接口的设备
CN104184443B (zh) 在低电压cmos工艺中具有高双极阻挡电压的模拟开关
DE102017111285B4 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
CN109713916B (zh) 通过控制信号放大控硅整流器动态触发和关断
CN105609541B (zh) 用于收发器接口过压钳位的装置和方法
CN106057795B (zh) 高速接口保护装置
CN105789201B (zh) 低漏双向夹钳和形成其的方法
CN103456731B (zh) 精密收发器的低电压保护设备及其形成方法
US8237193B2 (en) Lateral transient voltage suppressor for low-voltage applications
CN111106107A (zh) 低电容瞬态电压抑制器
CN103378097A (zh) 系统级esd保护的共享堆叠bjt钳位
CN102306649A (zh) 一种双向双通道的瞬态电压抑制器
CN110890359A (zh) 用于机动车和通信系统收发器接口的设备
CN103975434A (zh) 高保持电压、混合电压域静电放电钳位
EP2973702B1 (en) High holding voltage clamp
CN103579224B (zh) Esd保护
CN101847663A (zh) 一种瞬间电压抑制器及形成瞬间电压抑制器的方法
CN102290419A (zh) 一种基于齐纳二极管的瞬态电压抑制器
CN105896499B (zh) 提供过电流保护的电阻变化器件
CN106684080A (zh) 包括硅可控整流器的静电放电保护装置
EP2707900B1 (en) Overvoltage and/or electrostatic discharge protection device
CN107799517A (zh) 用于半导体结构的esd装置
CN100423256C (zh) 半导体集成电路中的静电放电保护电路
KR102574583B1 (ko) 트리거 디바이스를 갖는 보호 디바이스 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Bermuda (UK), Hamilton

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Patentee before: ANALOG DEVICES GLOBAL

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220110

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.

TR01 Transfer of patent right