CN111696982B - 一种基体分离n型功率管esd电路和设置方法 - Google Patents

一种基体分离n型功率管esd电路和设置方法 Download PDF

Info

Publication number
CN111696982B
CN111696982B CN202010518890.0A CN202010518890A CN111696982B CN 111696982 B CN111696982 B CN 111696982B CN 202010518890 A CN202010518890 A CN 202010518890A CN 111696982 B CN111696982 B CN 111696982B
Authority
CN
China
Prior art keywords
parasitic
pnp triode
diode
base
power tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010518890.0A
Other languages
English (en)
Other versions
CN111696982A (zh
Inventor
黄勍隆
冯显声
闸钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Enchip Semiconductor Co ltd
Original Assignee
Shenzhen Enchip Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Enchip Semiconductor Co ltd filed Critical Shenzhen Enchip Semiconductor Co ltd
Priority to CN202010518890.0A priority Critical patent/CN111696982B/zh
Publication of CN111696982A publication Critical patent/CN111696982A/zh
Application granted granted Critical
Publication of CN111696982B publication Critical patent/CN111696982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明公开了一种基体分离N型功率管ESD电路和设置方法，电路包括功率管的源极或漏极与主体之间存在寄生二极管，寄生二极管的正极连接主体，二极管的负极连接源极或漏极；主基体、地、N型隔离环之间存在有寄生PNP三极管，PNP三极管的发射极连接主体，其集电极连接地，基极连接N型隔离环，其基极与电源端之间连接有单向限流电路，用于限定电源端的电流流向PNP三极管的基极。本申请通过设置单向限流电路，限制流向寄生PNP三极管的电流，保证ESD时寄生PNP三极管截止，实现ESD时不破坏功率管。

Description

一种基体分离N型功率管ESD电路和设置方法
技术领域
本发明涉及半导体器件技术领域，尤其是涉及一种基体分离N型功率管ESD电路和设置方法。
背景技术
常用的N沟道具有四节点结构，包括漏极、栅极、源极和基体，对于各种硅工艺技术，4节点结构在隔离CMOS N沟道Mosfet、隔离漏外延NMOS沟道Mosfet、隔离LDMOS N沟道功率Mosfet中普遍存在。
正常使用时，基体连接到源极，从而产生了一个源/体-漏二极管，当栅源偏置为零时，该二极管在关断状态下可用作正向源/体--漏电压偏置中的续流二极管或反向源/体--漏电压偏置中的反向阻塞二极管。基体分离N型功率管还设置N型隔离环，N型隔离环连接电源，以使N型隔离环电压确定，避免悬空引起的电压漂移。
在双向大电流应用中，如在电池保护、负载共享开关、电源管理和电机驱动中，功率管中的流过的电流是双向的，即一时段从源极流向漏极，另一时段，从漏极流向源极，此时的电路设计如图1所示，图中功率管NM1的基体是分离的，在BM1关闭而BM2打开时，源极与基体连接，功率管NM1中的电流是从VA到VB；而在BM2关闭而BM1打开时，漏极与基体连接，功率管NM1中的电流是从VB到VA。
当引脚VA或/和VB通过焊点连接到外部引脚时，必须进行静电放电（ESD）保护，ESD保护是引脚针对电源（Vdd）或地（Gnd）或其他引脚的保护，包括正向和负向放电。
一般情况下，人体模型ESD保护为2000V，目前典型的ESD保护电路是，如图2所示，在VDD引脚处，设置折返型ESD保护二极管D1，在VB引脚处，设置折返型ESD保护二极管D2，在VA引脚处，设置折返型ESD保护二极管D3， D1/D2/D3的另一端接地，用于提供正负ESD放电路径。为了实现ESD，D1/D2/D3的尺寸通常都很大。
在有些特定应用的情况下，如电池保护中，VA引脚直接连接地，VB的电压可以低于地，此时就不需要D3， 由于D2会将电流从地流向VB，也不适合这种结构，为解决上述问题，在VA引脚直接连接地，VDD通过D1连接到地，从VDD连接折返型保护二极管D4到VB引脚，D4的正端接VB，对于D4就需要耐高压，特定的半导体工艺可能无法提供所需的高压器件，即使有也由于耐高压需要增大面积而使成本增加。因此，如何实现在降低成本的基础上，实现ESD是目前亟待解决的问题。
发明内容
本发明的目的是提供一种基体分离N型功率管ESD电路和设置方法，基于基体分离N型功率管结构，利用基体、地、N型隔离环之间存在的寄生PNP三极管，通过设置单向电流，或限制流向寄生PNP三极管的电流，限制寄生PNP三极管导通，实现ESD时保护功率管。
本发明的上述发明目的通过以下技术方案得以实现：
一种基体分离N型功率管ESD电路，功率管的源极或漏极与基体之间存在寄生二极管，寄生二极管的正极连接基体，二极管的负极连接源极或漏极；基体、地、N型隔离环之间存在有寄生PNP三极管，PNP三极管的发射极连接基体，其集电极连接地，基极连接N型隔离环，其基极与电源端之间连接有单向限流电路，用于限定电源端的电流流向PNP三极管的基极。
本发明进一步设置为：单向限流电路包括二极管，二极管的正极连接电源端，负极连接到PNP三极管的基极，限制电流单向流动。
本发明进一步设置为：单向限流电路包括限流电阻，限流电阻用于限制流过基极的电流大小串联在电源端与二极管之间，或串联在二极管与PNP三极管的基极之间。
本发明进一步设置为：电源端通过第一钳位电路连接到地，用于为电源端提供ESD电路。
本发明进一步设置为：漏极直接连接到地。
本发明进一步设置为：在功率管的源极或漏极与基体之间的寄生二极管二端并联第二、第三功率管，第二、第三功率管的源极连接基体，第二、第三的漏极分别连接功率管的源极或漏极，用于确定功率管中电流的流向。
本发明的上述发明目的还通过以下技术方案得以实现：
一种设置基体分离N型功率管ESD电路的方法，对于基体分离N型功率管，在电源端与寄生PNP三极管基极之间，设置单向限流电路，用于限制电流只能从电源端流向基极，防止 因PNP三极管导通而损坏，其中PNP三极管由基体、地、N型隔离环之间寄生产生。
与现有技术相比，本发明的有益技术效果为：
1.本申请基于寄生PNP三极管，通过设置单向限流电路，防止了寄生PNP三极管在ESD测试时导通而损坏，保护了功率管；
2.进一步地，本申请在阻止寄生三极管损坏的同时，通过寄生二极管进行ESD，在成本增加很少的基础上，实现了ESD；
3.进一步地，本申请通过设置单向限流电路，保证了寄生PNP三极管不被ESD放电时破坏。
附图说明
图1是现有双向功率管的电路结构示意图；
图2是现有双向功率管的ESD电路结构示意图；
图3是本发明的一个具体实施例的电路结构示意图。
具体实施方式
以下结合附图对本发明作进一步详细说明。
本发明的一种基体分离N型功率管ESD电路，如图2所示，功率管NM1为基体分离的N沟道MOS管，包括栅极Gate、源极Source、漏极Drain、基体Body，二极管DB1为基体与漏极之间的寄生二极管，二极管DB2为基体与源极之间的寄生二极管；二极管DB1、DB2的正端为基体，负端分别为漏极、源极。
在NM1的源极与基体之间连接MOS管BM2，BM2的漏极连接NM1的源极，BM2的源极连接NM1的基体。
在NM1的漏极与基体之间连接MOS管BM1，BM1的漏极连接NM1的漏极，BM2的源极连接NM1的基体。
在BM1关闭而BM2打开时，相当于NM1的基体连接到其源极的引出端VB，流过NM1的电流从其漏极引出端VA流向VB；而在在BM1打开而BM2关闭时，相当于NM1的基体连接到其漏极的引出端VA，流过NM1的电流从其漏极引出端VB流向VA。
在NM1的基体、地、N型隔离环之间存在有寄生垂直PNP三极管Qp，PNP三极管Qp的发射极连接NM1、BM1、BM2的基体，其集电极连接地，基极连接N型隔离环。
在进行VB对地、或VB对VDD的ESD保护时，为了保证VB对地或VDD的ESD能够正常工作，需要从DB1和DB2两个方向进行ESD放电，因为DB1和DB2的面积相对很大，能够很容易地耗散掉ESD的能量。但是，寄生PNP三极管Qp可能因为ESD能量而被破坏，为了保证寄生PNP三极管Qp不被破坏，在电源VDD与PNP三极管Qp的基极之间，连接单向限流电路，保证电流只能从VDD流向PNP三极管Qp的基极，防止PNP三极管Qp导通，ESD放电时无电流从PNP三极管Qp的发射极流向基极， PNP三极管Qp截止，保证了三极管Qp不被破坏。
单向限流电路包括二极管D5，二极管D5的正极连接电源端，负极连接到PNP三极管的基极，限制电流单向从VDD流向三极管Qp的基极。
在本申请的一个具体实施例中，单向限流电路包括二极管D5、限流电阻R，二极管D5与限流电阻R串联连接，其串联连接组合连接到VDD与三极管Qp的基极之间，并保证二极管d的正端连接到VDD，或通过限流电阻R后连接到VDD，实现单向限流的目的。
且二极管D5、限流电阻R的面积很小，对功率管的面积不产生影响。
在本申请的一个具体实施例中，电源端VDD通过第一钳位电路连接到地，用于为电源端提供ESD电路。
第一钳位电路包括折返型二极管D1，起到正向和反向ESD保护作用。
NM1的漏极直接连接到地。
本具体实施方式的实施例均为本发明的较佳实施例，并非依此限制本发明的保护范围，故：凡依本发明的结构、形状、原理所做的等效变化，均应涵盖于本发明的保护范围之内。

Claims (7)

1.一种基体分离N型功率管ESD电路，其特征在于：基体分离N型功率管的源极与基体之间存在第一寄生二极管，第一寄生二极管的正极连接基体，第一寄生二极管的负极连接源极，漏极与基体之间存在第二寄生二极管，第二寄生二极管的正极连接基体，第二寄生二极管的负极连接漏极；基体、地、N型隔离环之间存在有寄生PNP三极管，寄生PNP三极管的发射极连接基体，其集电极连接地，基极连接N型隔离环，其基极与电源端之间连接有单向限流电路，用于限定电流从电源端流向寄生PNP三极管的基极，在进行功率管的源极对地、或功率管的源极对VDD的ESD保护时，二个寄生二极管从两个方向进行ESD放电，ESD放电时无电流从寄生PNP三极管的发射极流向基极，寄生PNP三极管截止，保证了寄生PNP三极管不被破坏。
2.根据权利要求1所述基体分离N型功率管ESD电路，其特征在于：单向限流电路包括二极管，二极管的正极连接电源端，负极连接到PNP三极管的基极，限制电流单向流动。
3.根据权利要求2所述基体分离N型功率管ESD电路，其特征在于：单向限流电路包括限流电阻，限流电阻用于限制流过基极的电流大小，串联在电源端与二极管之间，或串联在二极管与PNP三极管的基极之间。
4.根据权利要求1所述基体分离N型功率管ESD电路，其特征在于：电源端通过第一钳位电路连接到地，用于为电源端提供ESD电路。
5.根据权利要求1所述基体分离N型功率管ESD电路，其特征在于：漏极直接连接到地。
6.根据权利要求1所述基体分离N型功率管ESD电路，其特征在于：在功率管的源极或漏极与基体之间的寄生二极管二端并联第二、第三功率管，第二、第三功率管的源极连接基体，第二、第三的漏极分别连接功率管的源极或漏极，用于确定功率管中电流的流向。
7.一种设置基体分离N型功率管ESD电路的方法，其特征在于：对于基体分离N型功率管的源极与基体之间存在第一寄生二极管，第一寄生二极管的正极连接基体，第一寄生二极管的负极连接源极，漏极与基体之间存在第二寄生二极管，第二寄生二极管的正极连接基体，第二寄生二极管的负极连接漏极；基体、地、N型隔离环之间存在有寄生PNP三极管，寄生PNP三极管的发射极连接基体，其集电极连接地，基极连接N型隔离环，在电源端与寄生PNP三极管基极之间，设置单向限流电路，用于限制电流只能从电源端流向寄生PNP三极管基极，在进行功率管的源极对地、或功率管的源极对VDD的ESD保护时，二个寄生二极管从两个方向进行ESD放电，ESD放电时无电流从寄生PNP三极管的发射极流向基极，寄生PNP三极管截止，防止寄生PNP三极管损坏，其中寄生PNP三极管由基体、地、N型隔离环之间寄生产生。
CN202010518890.0A 2020-06-09 2020-06-09 一种基体分离n型功率管esd电路和设置方法 Active CN111696982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010518890.0A CN111696982B (zh) 2020-06-09 2020-06-09 一种基体分离n型功率管esd电路和设置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010518890.0A CN111696982B (zh) 2020-06-09 2020-06-09 一种基体分离n型功率管esd电路和设置方法

Publications (2)

Publication Number Publication Date
CN111696982A CN111696982A (zh) 2020-09-22
CN111696982B true CN111696982B (zh) 2023-10-03

Family

ID=72479920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010518890.0A Active CN111696982B (zh) 2020-06-09 2020-06-09 一种基体分离n型功率管esd电路和设置方法

Country Status (1)

Country Link
CN (1) CN111696982B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493133A (en) * 1994-06-30 1996-02-20 Texas Instruments Incorporated PNP punchthrough-assisted protection device for special applications in CMOS technologies
CN203659861U (zh) * 2014-01-20 2014-06-18 江南大学 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件
CN104485329A (zh) * 2014-09-28 2015-04-01 江南大学 一种具有高维持电压的igbt结构的esd保护器件
CN107342285A (zh) * 2016-04-29 2017-11-10 亚德诺半导体集团 通信系统收发器接口的装置
CN107369682A (zh) * 2017-08-23 2017-11-21 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN110246837A (zh) * 2019-06-11 2019-09-17 西安电子科技大学 一种双二极管esd保护电路
CN209676206U (zh) * 2019-04-15 2019-11-22 深圳能芯半导体有限公司 集成智能基体分离型n沟道mos管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880223B2 (en) * 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
US7910951B2 (en) * 2008-06-18 2011-03-22 National Semiconductor Corporation Low side zener reference voltage extended drain SCR clamps
US9275991B2 (en) * 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US10373944B2 (en) * 2017-02-28 2019-08-06 Texas Instruments Incorporated ESD protection circuit with integral deep trench trigger diodes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493133A (en) * 1994-06-30 1996-02-20 Texas Instruments Incorporated PNP punchthrough-assisted protection device for special applications in CMOS technologies
CN203659861U (zh) * 2014-01-20 2014-06-18 江南大学 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件
CN104485329A (zh) * 2014-09-28 2015-04-01 江南大学 一种具有高维持电压的igbt结构的esd保护器件
CN107342285A (zh) * 2016-04-29 2017-11-10 亚德诺半导体集团 通信系统收发器接口的装置
CN107369682A (zh) * 2017-08-23 2017-11-21 上海华力微电子有限公司 一种新型硅控整流器型esd保护结构及其实现方法
CN209676206U (zh) * 2019-04-15 2019-11-22 深圳能芯半导体有限公司 集成智能基体分离型n沟道mos管
CN110246837A (zh) * 2019-06-11 2019-09-17 西安电子科技大学 一种双二极管esd保护电路

Also Published As

Publication number Publication date
CN111696982A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
JP3138163B2 (ja) Ｍｏｓｆｅｔを用いた双方向電流阻止スイッチ、及びそれを用いたスイッチ回路及び電源選択方法
US8373956B2 (en) Low leakage electrostatic discharge protection circuit
US7394631B2 (en) Electrostatic protection circuit
US7291888B2 (en) ESD protection circuit using a transistor chain
CN101888109B (zh) 采用双向反接保护的蓄电池充电控制电路
US7288820B2 (en) Low voltage NMOS-based electrostatic discharge clamp
US11658479B2 (en) Low leakage MOSFET supply clamp for electrostatic discharge (ESD) protection
JPH08102539A (ja) パワーｍｏｓｆｅｔ
US8605399B2 (en) Load driving device
US7511931B2 (en) Self protecting output stage
CN110198029A (zh) 一种芯片电源过压及反接保护电路及方法
US8729927B2 (en) Cascode drive circuitry
US8013475B2 (en) Reverse voltage protected integrated circuit arrangement for multiple supply lines
CN111696982B (zh) 一种基体分离n型功率管esd电路和设置方法
CN108922886B (zh) 一种基于soi工艺的rc电路触发双向esd保护电路
CN113885644B (zh) 用于ldo防倒灌的衬底切换电路
CN206946908U (zh) 高侧栅极驱动器
CN110085583B (zh) 半导体器件和操作方法
CN217240326U (zh) 防反接线路、电子设备与车辆
CN221202540U (zh) 一种输出端口电路及集成芯片
CN218386875U (zh) 一种基于理想二极管的多电源管理电路
CN215733444U (zh) 一种电源电压检测电路及计算机设备
US20200350902A1 (en) Driver circuit, corresponding device and system
JP2024065812A (ja) 出力回路
JPH11307786A (ja) 半導体ダイオード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant