CN209676206U - 集成智能基体分离型n沟道mos管 - Google Patents
集成智能基体分离型n沟道mos管 Download PDFInfo
- Publication number
- CN209676206U CN209676206U CN201920509581.XU CN201920509581U CN209676206U CN 209676206 U CN209676206 U CN 209676206U CN 201920509581 U CN201920509581 U CN 201920509581U CN 209676206 U CN209676206 U CN 209676206U
- Authority
- CN
- China
- Prior art keywords
- route selection
- selection transistor
- source electrode
- drain electrode
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型涉及半导体器件领域,公开了一种集成智能基体分离型N沟道MOS管,包括漏极、源极、栅极和基体,还包括,逆流二极管,耦接于所述基体与漏极之间,用以供方向为源极至漏极的电流通过;顺流二极管,耦接于所述基体与源极之间,用以供方向为漏极至源极的电流通过;电流方向转换单元,耦接于所述漏极、源极和基体,用以控制电流流向。本实用新型具有降低功耗、实现完全截止、双向导通的效果。
Description
技术领域
本实用新型涉及半导体器件的技术领域,尤其是涉及一种集成智能基体分离型N沟道MOS管。
背景技术
目前N沟道MOS管为四节点结构,四个节点包括漏极、栅极、源极和基体,正常状态下,基体与源极连接。
现有的,参照图1,当N沟道MOS管关断时,若漏极1的电压大于源极2的电压,由于N沟道MOS管的关断,此时无电流通过;若漏极1的电压小于源极2的电压,由于N沟道MOS管内存在寄生二极管,导致电流经寄生二极管通过。常用的方法是串联两个MOS管,当两个MOS管均导通时,电流能够正常通过,当两个MOS管均截止时,不管电流方向如何,只能通过一个寄生二极管,从而实现完全关断。
上述中的现有技术方案存在以下缺陷:两个MOS管串联,使得导通电阻增加,从而使MOS管的功耗增加。
实用新型内容
针对现有技术存在的不足,本实用新型在于提供一种集成智能基体分离型N沟道MOS管,具有降低功耗的效果。
为实现上述目的,本实用新型提供了如下技术方案:一种集成智能基体分离型N沟道MOS管,包括漏极、源极、栅极和基体,还包括,
逆流二极管,耦接于所述基体与漏极之间,用以供方向为源极至漏极的电流通过;
顺流二极管,耦接于所述基体与源极之间,用以供方向为漏极至源极的电流通过;
电流方向转换单元,耦接于所述漏极、源极和基体,用以控制电流流向。
通过采用上述技术方案,当MOS管关断时,电流无法从源极直接流至漏极,也难以从漏极流至源极,而且由于逆流二极管和顺流二极管之间形成互相阻碍,电流也无法通过逆流二极管和顺流二极管,实现了完全关断;MOS管导通时,电流可从源极直接流至漏极,也可从漏极流至源极,在不增加导通电阻的情况下实现了完全关断,降低了功耗。
本实用新型进一步设置为:所述电流方向转换单元包括,
第一路线选择晶体管,耦接于所述漏极与基体之间,用以控制漏极与基体的导通状态;
第二路线选择晶体管,耦接于所述源极与基体之间,用以控制源极与基体的导通状态。
通过采用上述技术方案,当MOS管导通,第一路线选择晶体管也导通时,漏极与基体之间导通,电流通过MOS管从漏极流至源极,同时也通过第一路线选择晶体管和顺流二极管,从而漏极流动至源极,从而实现分流,此时MOS管与第一路线选择晶体管处于并联状态,从而使得导通电阻下降,实现功耗的降低;采用第二路线选择晶体管时,效果相同。
本实用新型进一步设置为:当漏极电压大于源极电压,且栅极处于关断状态时,逆流二极管阻断电流。
通过采用上述技术方案,当漏极电压大于源极电压,且栅极处于关断状态时,此时MOS管无法导通,逆流二极管对电流进行阻断,使得电流无法从漏极流动至源极。
本实用新型进一步设置为:当漏极电压大于源极电压、栅极处于打开状态、第一路线选择晶体管导通时,电流从漏极流向源极,同时电流也流经第一路线选择晶体管、顺流二极管和第二路线选择晶体管的寄生二极管。
通过采用上述技术方案,当只是第一路线选择晶体管导通时,电流从漏极流向源极,同时电流也流经第一路线选择晶体管、顺流二极管和第二路线选择晶体管的寄生二极管,此时即使第二路线选择晶体管不导通,通过寄生二极管也能实现电路的导通,而二极管的正向电阻较小,使得功耗不易上升。
本实用新型进一步设置为:当漏极电压大于源极电压、栅极处于打开状态、第一路线选择晶体管导通、第二路线选择晶体管导通时,电流从漏极流向源极,同时电流也流经第一路线选择晶体管、顺流二极管和第二路线选择晶体管。
通过采用上述技术方案,当第一路线选择晶体管导通、第二路线选择晶体管导通时,第一路线选择晶体管导通和第二路线选择晶体管串联,同时与MOS管处于并联,从而使导通电阻下降,功耗下降。
本实用新型进一步设置为:当漏极电压小于源极电压,且栅极处于关断状态时,顺流二极管阻断电流。
通过采用上述技术方案,当电流需要从源极流动至漏极时,顺流二极管二极管对电流进行阻断,从而实现完全关断。
本实用新型进一步设置为:当漏极电压小于源极电压、栅极处于关断状态、第二路线选择晶体管导通时,电流流经第二路线选择晶体管、逆流二极管和第一路线选择晶体管上的寄生二极管。
通过采用上述技术方案,当只是第二路线选择晶体管导通时,电流从漏极流向源极,同时电流也流经第二路线选择晶体管、顺流二极管和第一路线选择晶体管的寄生二极管,此时即使第一路线选择晶体管不导通,通过寄生二极管也能实现电路的导通,而二极管的正向电阻较小,使得功耗不易上升。
本实用新型进一步设置为:当漏极电压小于源极电压、栅极处于关断状态、第二路线选择晶体管导通、第一路线选择晶体管导通时,电流流经第二路线选择晶体管、逆流二极管和第一路线选择晶体管。
通过采用上述技术方案,当第一路线选择晶体管导通、第二路线选择晶体管导通时,第一路线选择晶体管导通和第二路线选择晶体管串联,同时与MOS管处于并联,从而使导通电阻下降,功耗下降。
本实用新型进一步设置为:所述第一路线选择晶体管和第二路线选择晶体管均为N沟道MOS管,通过控制第一路线选择晶体管和第二路线选择晶体管的导通,实现流经电流量的控制。
通过采用上述技术方案,通过控制第一路线选择晶体管和第二路线选择晶体管导通频率,从而可以对流经第一路线选择晶体管和第二路线选择晶体管的电流量进行控制,从而对MOS管的电流量进行控制。
综上所述,本实用新型具有以下有益效果:
1、通过设置顺流二极管、逆流二极管及电流方向转换单元,顺流二极管和逆流二极管对MOS管进行完全的阻断,电流方向转换单元在需要实现不同电流流向时,实现电流流向的控制,整体导通电阻量不增加,且能够实现完全隔断,从而使得功耗降低;
2、通过设置第一路线选择晶体管和第二路线选择晶体管,通过对第一路线选择晶体管和第二路线选择晶体管的导通进行控制,从而对电流的流向进行控制,同时也可对电流的流量进行控制,第一路线选择晶体管和第二路线选择晶体管也使导通电阻降低,减小功耗。
附图说明
图1为现有技术的电路结构图;
图2为本实用新型的内部电路结构图。
附图标记:1、漏极;2、源极;3、栅极;4、基体;5、顺流二极管;6、逆流二极管;7、电流方向转换单元;71、第一路线选择晶体管;72、第二路线选择晶体管。
具体实施方式
以下结合附图对本实用新型作进一步详细说明。
参照图2,为本实用新型公开的一种集成智能基体分离型N沟道MOS管,包括漏极1、源极2、栅极3和基体4。还包括逆流二极管6、顺流二极管5和电流方向转换单元7,逆流二极管6耦接在基体4和漏极1之间,逆流二极管6的正极与基体4耦接,逆流二极管6的负极与漏极1耦接。顺流二极管5耦接在基体4和漏极1之间,顺流二极管5的正极与基体4耦接,顺流二极管5的负极与源极2耦接。
电流方向转换单元7包括第一路线选择晶体管71和第二路线选择晶体管72,第一路线选择晶体管71和第二路线选择晶体管72均为N沟道MOS管。第一路线选择晶体管71的漏极与漏极1耦接,第一路线选择晶体管71的源极与基体4、第二路线选择晶体管72的源极耦接,第二路线选择晶体管72的漏极与源极2耦接。
本实施例的实施原理为:当需要是MOS管处于关断状态时,栅极3不施加高电压,第一路线选择晶体管71和第二路线选择晶体管72关断,此时无论漏极1电压是否大于源极2电压,由于逆流二极管6和顺流二极管5处于反向串联,此时电流无法流经MOS管。当栅极3施加高电压时,MOS管导通,若漏极1电压大于源极2电压,则电流从漏极1流向源极2;若漏极1电压小于源极2电压,则电流从源极2流向漏极1。漏极1电压大于源极2电压且栅极3施加高电压时,此时MOS管导通,电流从漏极1流向源极2,此时将第一路线选择晶体管71导通,提供一个平行通道,此时电流依次流经第一路线选择晶体管71、第二路线选择晶体管72上的寄生二极管,由于可以看做电阻并联,从而使得MOS管的导通电阻下降,减小功耗。当第二路线选择晶体管72也导通时,第一路线选择晶体管71和第二路线选择晶体管72构成平行通道,此时导通电阻进一步降低。当漏极1电压小于源极2电压时,则同样能够实现上述操作,从而实现双向导通和完全截止。同时通过波形控制第一路线选择晶体管71和第二路线选择晶体管72的导通时间,即可控制流经的电流量,从而实现电流量的调节。由于可以对栅极3、第一路线选择晶体管71和第二路线选择晶体管72进行控制,从而实现了三种不同的导通电阻,可以用来感应流过MOS管电流的大小,也可对感性负载实现不同的转换速率的控制。
本具体实施方式的实施例均为本实用新型的较佳实施例,并非依此限制本实用新型的保护范围,故:凡依本实用新型的结构、形状、原理所做的等效变化,均应涵盖于本实用新型的保护范围之内。
Claims (9)
1.一种集成智能基体分离型N沟道MOS管,包括漏极(1)、源极(2)、栅极(3)和基体(4),其特征是:还包括,
逆流二极管(6),耦接于所述基体(4)与漏极(1)之间,用以供方向为源极(2)至漏极(1)的电流通过;
顺流二极管(5),耦接于所述基体(4)与源极(2)之间,用以供方向为漏极(1)至源极(2)的电流通过;
电流方向转换单元(7),耦接于所述漏极(1)、源极(2)和基体(4),用以控制电流流向。
2.根据权利要求1所述的集成智能基体分离型N沟道MOS管,其特征是:所述电流方向转换单元(7)包括,
第一路线选择晶体管(71),耦接于所述漏极(1)与基体(4)之间,用以控制漏极(1)与基体(4)的导通状态;
第二路线选择晶体管(72),耦接于所述源极(2)极与基体(4)之间,用以控制源极(2)与基体(4)的导通状态。
3.根据权利要求1所述的集成智能基体分离型N沟道MOS管,其特征是:当漏极(1)电压大于源极(2)电压,且栅极(3)处于关断状态时,逆流二极管(6)阻断电流。
4.根据权利要求2所述的集成智能基体分离型N沟道MOS管,其特征是:当漏极(1)电压大于源极(2)电压、栅极(3)处于打开状态、第一路线选择晶体管(71)导通时,电流从漏极(1)流向源极(2),同时电流也流经第一路线选择晶体管(71)、顺流二极管(5)和第二路线选择晶体管(72)的寄生二极管。
5.根据权利要求2所述的集成智能基体分离型N沟道MOS管,其特征是:当漏极(1)电压大于源极(2)电压、栅极(3)处于打开状态、第一路线选择晶体管(71)导通、第二路线选择晶体管(72)导通时,电流从漏极(1)流向源极(2),同时电流也流经第一路线选择晶体管(71)、顺流二极管(5)和第二路线选择晶体管(72)。
6.根据权利要求1所述的集成智能基体分离型N沟道MOS管,其特征是:当漏极(1)电压小于源极(2)电压,且栅极(3)处于关断状态时,顺流二极管(5)阻断电流。
7.根据权利要求2所述的集成智能基体分离型N沟道MOS管,其特征是:当漏极(1)电压小于源极(2)电压、栅极(3)处于关断状态、第二路线选择晶体管(72)导通时,电流流经第二路线选择晶体管(72)、逆流二极管(6)和第一路线选择晶体管(71)上的寄生二极管。
8.根据权利要求2所述的集成智能基体分离型N沟道MOS管,其特征是:当漏极(1)电压小于源极(2)电压、栅极(3)处于关断状态、第二路线选择晶体管(72)导通、第一路线选择晶体管(71)导通时,电流流经第二路线选择晶体管(72)、逆流二极管(6)和第一路线选择晶体管(71)。
9.根据权利要求2所述的集成智能基体分离型N沟道MOS管,其特征是:所述第一路线选择晶体管(71)和第二路线选择晶体管(72)均为N沟道MOS管,通过控制第一路线选择晶体管(71)和第二路线选择晶体管(72)的导通,实现流经电流量的控制。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920509581.XU CN209676206U (zh) | 2019-04-15 | 2019-04-15 | 集成智能基体分离型n沟道mos管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920509581.XU CN209676206U (zh) | 2019-04-15 | 2019-04-15 | 集成智能基体分离型n沟道mos管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209676206U true CN209676206U (zh) | 2019-11-22 |
Family
ID=68574278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920509581.XU Active CN209676206U (zh) | 2019-04-15 | 2019-04-15 | 集成智能基体分离型n沟道mos管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209676206U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111696982A (zh) * | 2020-06-09 | 2020-09-22 | 深圳能芯半导体有限公司 | 一种基体分离n型功率管esd电路和设置方法 |
-
2019
- 2019-04-15 CN CN201920509581.XU patent/CN209676206U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111696982A (zh) * | 2020-06-09 | 2020-09-22 | 深圳能芯半导体有限公司 | 一种基体分离n型功率管esd电路和设置方法 |
CN111696982B (zh) * | 2020-06-09 | 2023-10-03 | 深圳能芯半导体有限公司 | 一种基体分离n型功率管esd电路和设置方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102682721B (zh) | 一种led背光系统及显示装置 | |
CN101483334B (zh) | 串联igbt均压保护控制电路 | |
CN103531156B (zh) | 背光驱动电路以及液晶显示装置 | |
CN103887962B (zh) | 功率因数校正电路 | |
CN108011583A (zh) | 一种抑制pid效应的装置 | |
CN202034896U (zh) | 一种开关器件电路 | |
CN103280765A (zh) | 过压保护电路 | |
CN209415699U (zh) | 电路板及空调器 | |
CN107947539A (zh) | 开关电源驱动供电电路及开关电源 | |
CN108366457A (zh) | 电流可调的led驱动电路 | |
CN209676206U (zh) | 集成智能基体分离型n沟道mos管 | |
CN206441034U (zh) | 一种电压钳位电路 | |
CN103762848A (zh) | 一种开关式双端直流变换器的驱动电路 | |
CN209593086U (zh) | 一种无交叉或反向电流传导可手自动切换的电源切换电路 | |
CN205657888U (zh) | 辅助电源电路、led驱动电路、led驱动器 | |
CN105652947A (zh) | 一种断路器电动操作机构的节能控制电路 | |
CN203761634U (zh) | Led triac调光匹配器 | |
CN109038800A (zh) | 车载通讯装置的电源系统、车载通讯装置及电源控制方法 | |
CN208548754U (zh) | 车载通讯装置的电源系统及车载通讯装置 | |
CN208890630U (zh) | 高压电子模拟负载用多场效应管并联组件 | |
CN207459980U (zh) | 一种三极管驱动电路和开关电源 | |
CN104254181B (zh) | 一种多通道led阵列驱动电路 | |
CN203520836U (zh) | 背光驱动电路及液晶显示装置 | |
CN208623550U (zh) | 一种用于浮动地线buck型开关电源的电源开关状态检测电路 | |
CN203118414U (zh) | 一种led电流调整电路及电视机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |