KR100635874B1 - Ｅｓｄ 보호 회로 및 그 방법 - Google Patents

Ｅｓｄ 보호 회로 및 그 방법 Download PDF

Info

Publication number
KR100635874B1
KR100635874B1 KR1020040023691A KR20040023691A KR100635874B1 KR 100635874 B1 KR100635874 B1 KR 100635874B1 KR 1020040023691 A KR1020040023691 A KR 1020040023691A KR 20040023691 A KR20040023691 A KR 20040023691A KR 100635874 B1 KR100635874 B1 KR 100635874B1
Authority
KR
South Korea
Prior art keywords
drain
esd protection
well
high voltage
esd
Prior art date
Application number
KR1020040023691A
Other languages
English (en)
Other versions
KR20050098458A (ko
Inventor
이채화
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040023691A priority Critical patent/KR100635874B1/ko
Publication of KR20050098458A publication Critical patent/KR20050098458A/ko
Application granted granted Critical
Publication of KR100635874B1 publication Critical patent/KR100635874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고전압 인가 소자(High Voltage Application Device)의 출력 단에서 접지전압보다 낮은 전원이 인가되는 경우에도 정상적으로 동작하여 ESD 특성을 향상시킬 수 있는 ESD 보호 회로 및 그 방법에 관한 것으로, 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에서의 ESD 보호 회로에 있어서, 게이트와 소스가 공급전원전압과 연결되고, 드레인이 출력패드와 연결된 ESD 보호 소자; 상기 ESD 보호 소자의 드레인과 일단이 연결된 저항; 드레인이 상기 저항의 타단과 연결되고 소스가 공급전원전압과 연결되며, 게이트가 제어신호와 연결된 구동 소자; 및 상기 구동 소자의 드레인과 일단이 연결되고, 고전압이 인가되는 고전압 인가 단자와 타단이 연결된 풀다운 저항을 포함하는 것을 특징으로 한다.

Description

ＥＳＤ 보호 회로 및 그 방법{Electro Static Discharge protection circuit and method thereof}
도 1은 종래 기술에 따른 ESD 보호 회로를 나타낸 등가 회로도.
도 2는 도 1에 도시된 ESD 보호 회로의 레이아웃 배치도.
도 3은 도 1 및 도 2에 도시된 ESD 회로의 PMOS 트랜지스터 HP0 및 HP1을 나타낸 단면도.
도 4는 본 발명에 따른 ESD 보호 회로를 나타낸 등가 회로도.
도 5는 도 4에 도시된 ESD 보호 회로의 레이아웃 배치도.
도 6은 도 4 및 도 5에 도시된 ESD 보호 회로의 PMOS 트랜지스터 HP2, HP1 및 저항 R1을 나타낸 단면도.
본 발명은 ESD(Electro Static Discharge) 보호 회로 및 그 방법에 관한 것으로, 보다 상세하게는 고전압 인가 소자(High Voltage Application Device)의 출력 단에서 접지전압보다 낮은 전원이 인가되는 경우에도 정상적으로 동작하여 ESD 특성을 향상시킬 수 있는 ESD 보호 회로 및 그 방법에 관한 것이다.
일반적으로 반도체 소자에는 ESD 보호 회로가 구성되어 있는데, ESD 보호 회로는 반도체 기판에서 상대적으로 소자의 집적도가 낮은 주변 회로 영역에 형성되어 패드 층을 통해서 메모리 소자에 가해지는 순간적인 고전압에 의한 메모리 소자의 손상을 방지하는 수단이다.
도 1은 종래 기술에 따른 ESD 보호 회로를 나타낸 등가 회로도이다. 여기서는 ESD 보호 회로가 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에 사용되는 경우를 예를 들어 설명한다.
ESD 보호 회로는 게이트와 소스가 공통 접속되어 공급전원전압 VDD에 접속되고, 드레인이 출력 패드 OUT에 접속된 ESD 보호 소자인 PMOS 트랜지스터 HP0과, 소스에 공급전원전압 VDD이 인가되며, 게이트에 제어신호 EN가 인가되고, 드레인이 출력 패드 OUT에 접속된 구동 소자인 PMOS 트랜지스터 HP1과, 고전압 인가 단자 HA와 PMOS 트랜지스터 HP1 사이에 배치된 풀다운 저항 PDR을 포함한다.
도 1을 참조하면, 종래 기술에 따른 고전압 PMOS 오픈 드레인 출력 단에는 NMOS ESD 보호 소자가 사용되지 않는다. 왜냐하면, 고전압 인가 장치(High Voltage Application Device)에서는 -35V 정도의 전압이 발생하여 NMOS ESD 보호 소자는 정상 동작 시에 전류 경로(current path)가 되기 때문에 ESD 보호 소자로 사용될 수 없기 때문이다.
따라서, 고전압 인가 장치에서는 NMOS ESD 보호 소자가 사용되지 않기 때문에 접지전원전압 VSS으로 전류 경로가 형성되지 않고, 출력 패드 OUT에 양의 정전기가 발생하였을 때에는 순방향이므로 출력 패드 OUT(드레인)에서 공급전원전압 VDD(소스)으로 PMOS 트랜지스터 HP0을 통해 방전되고, 음의 정전기가 발생하였을 때에는 고전압 PMOS 소자가 45V 정도의 BV(Breakdown Voltage)를 갖는 단방향(uni-direction) 소자이기 때문에 역방향 BV를 통해 방전된다.
도 2는 도 1에 도시된 ESD 보호 회로의 레이아웃 배치도이다.
ESD 보호 회로는 출력 패드 OUT, PMOS 트랜지스터 HP0, HP1, 및 풀다운 저항 PDR 순서로 형성되고, 고전압 인가 단자 HA는 두 개의 PMOS 트랜지스터 HP0을 통해 풀다운 저항 PDR에 연결된다.
도 3은 도 1 및 도 2에 도시된 ESD 회로의 PMOS 트랜지스터 HP0 및 HP1을 나타낸 단면도이다.
일반적으로 PMOS 트랜지스터는 역방향의 전류 구동 능력은 순방향에 비해 몇 배 이상 작다. 따라서, 역방향 pn 다이오드(10)(드레인 P+(2) - PDRIFTWELL(4) - HNWELL(6) - 소스 N+(8))로 동작하여 ESD 보호 소자 및 출력 소자의 셀프 보호(self-protection) 기능을 수행할 수 없다. 왜냐하면, HNWELL(6)의 저항 성분은 PMOS 트랜지스터 HP0의 BV를 높이기 위해 높고, PDRIFTWELL(4)을 사용하기 때문에 기생 pnp BJT가 제대로 턴 온 되지 않기 때문이다.
상기와 같은 문제점을 해결하는 방법으로 역방향 시의 ESD 스트레스를 견디기 위해 PMOS 트랜지스터 HP0의 폭(width)을 크게 하여 적정 수준의 구동 능력을 형성할 수 있다.
그러나, PMOS 트랜지스터 HP0은 BV를 높게 형성한 소자이기 때문에 기본적인 PMOS 트랜지스터보다도 ESD 보호 성능이 낮아 다른 정상적인 동작의 소자보다 ESD 보호 성능이 낮은 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 PMOS 트랜지스터가 차지하는 칩 면적을 줄이면서 고전압 PMOS 오픈 드레인 출력단의 ESD 특성을 향상시키는 것이다.
상기 목적을 달성하기 위한 본 발명의 ESD 보호 회로는 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에서의 ESD 보호 회로에 있어서, 게이트와 소스가 공급전원전압과 연결되고, 드레인이 출력패드와 연결된 ESD 보호 소자; 상기 ESD 보호 소자의 드레인과 일단이 연결된 저항; 드레인이 상기 저항의 타단과 연결되고 소스가 공급전원전압과 연결되며, 게이트가 제어신호와 연결된 구동 소자; 및 상기 구동 소자의 드레인과 일단이 연결되고, 고전압이 인가되는 고전압 인가 단자와 타단이 연결된 풀다운 저항을 포함하는 것을 특징으로 한다.
또한, 본 발명의 ESD 보호 회로는 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에서의 ESD 보호 회로에 있어서, 게이트와 소스가 공급전원전압과 연결되고 드레인이 출력패드와 연결되어 N 웰 내에 형성되며, 상기 드레인을 형성하는 P 웰 내에 N+ 확산층이 삽입된 ESD 보호 소자; 드레인이 상기 ESD 보호 소자의 드레인과 연결되고 소스가 공급전원전압과 연결되며 게이트가 제어신호와 연결되어, 상기 제어신호에 의해 구동되는 구동 소자; 및 상기 구동 소자의 드레인과 일단이 연결되고, 고전압이 인가되는 고전압 인가 단자와 타단이 연결된 풀다운 저항을 포함하는 것을 특징으로 한다.
또한, 본 발명의 ESD 보호 방법은 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에서 N 웰 내에 형성되고, 드레인을 형성하는 P 웰 내에 N+ 확산층이 삽입된 ESD 보호 소자에 의해 ESD 스트레스에 의한 소자의 손상을 방지하는 ESD 보호 방법에 있어서, 양의 정전기 발생 시에는 pn 다이오드(드레인 P 웰-N 웰)가 순방향으로 턴 온 되어 출력 패드에서 공급전원전압으로 전류 경로를 형성하여 ESD 스트레스를 방전하고, 음의 정전기 발생 시에는 기생 pnp BJT(소스 P+-N 웰-드레인 P 웰)와 기생 npn BJT(N 웰-드레인 P 웰-상기 N+ 확산층)를 형성하여 역방향 ESD 스트레스 시에 스냅백(snapback) 현상을 이용하여 ESD 스트레스를 방전시키는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 ESD 보호 회로를 나타낸 등가 회로도이다. 여기서는 ESD 보호 회로가 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에 사용되는 경우를 예를 들어 설명한다.
ESD 보호 회로는 게이트와 소스가 공통 접속되어 공급전원전압 VDD과 연결되고, 드레인이 출력 패드 OUT와 연결된 ESD 보호 소자인 PMOS 트랜지스터 HP2와, 상기 ESD 보호 소자인 PH2의 드레인과 일단이 연결된 저항 R1과, 드레인이 상기 저항 R1의 타단과 연결되고 소스가 공급전원전압 VDD과 연결되며, 게이트가 제어신호 EN와 연결된 구동소자인 PMOS 트랜지스터 HP1 및 상기 구동소자인 HP1의 드레인과 일단이 연결되고, 고전압이 인가되는 고전압 인가 단자 HA와 타단이 연결된 풀다운 저항 PDR을 포함한다.
고전압 인가 장치에서는 NMOS ESD 보호 소자가 사용되지 않기 때문에 접지전원 VSS으로 전류 경로가 형성되지 않고, 출력 패드 OUT에 양의 정전기가 발생하였을 때에는 순방향이므로 출력 패드 OUT(드레인)에서 공급전원전압 VDD(소스)으로 PMOS 트랜지스터 HP2을 통해 방전되고, 음의 정전기가 발생하였을 때에는 고전압 PMOS 소자가 45V 정도의 BV(Breakdown Voltage)를 갖는 단방향(uni-direction) 소자이기 때문에 역방향 BV를 통해 방전된다.
도 5는 도 4에 도시된 ESD 보호 회로의 레이아웃 배치도이다.
ESD 보호 회로는 출력 패드 OUT, PMOS 트랜지스터 HP2, 저항 R1, PMOS 트랜지스터 HP1, 및 풀다운 저항 PDR 순서로 형성되고, 고전압 인가 단자 HA는 두 개의 PMOS 트랜지스터 HP2를 통해 풀다운 저항 PDR에 연결된다.
도 6은 도 4 및 도 5에 도시된 ESD 보호 회로의 PMOS 트랜지스터 HP2, HP1 및 저항 R1을 나타낸 단면도이다.
본 발명에 따른 ESD 보호 회로의 ESD 보호 소자인 PMOS 트랜지스터 HP2의 드레인에 ESD를 분로(shunt)하기 위한 N+ 확산층(diffusion)(12)을 삽입하였다.
따라서, 기생 pnp BJT(소스 P+(14) - HNWELL(16) - PDRIFTWELL(18))과 기생 npn BJT(NHWELL(16) - PDRIFTWELL(18) - 드레인 N+(12))를 형성하여 역방향 ESD 스트레스 시에 스냅백(snapback) 현상을 통하여 ESD 스트레스를 방전시킴으로써 다이오드보다 전압 클램핑(voltage clamping) 특성이 향상된다.
또한, PMOS 트랜지스터 HP2의 트리거 전압(trigger voltage)을 PMOS 트랜지스터 HP1의 패일 전압(fail voltage)보다 작게 설정하여 ESD 전류가 집중되는 것을 방지할 수 있도록 PMOS 트랜지스터 HP2 및 HP1 사이에 DC 특성을 저하시키지 않는 범위의 작은 저항 R1을 삽입하고, 레이아웃 상으로도 패드 OUT, PMOS 트랜지스터 HP2, 저항 R1, 및 PMOS 트랜지스터 HP1 순서로 배치하여 ESD 스트레스에 대해 최대한 PMOS 트랜지스터 HP1을 보호할 수 있다.
이와 같이 형성된 본 발명에 따른 ESD 보호 회로의 동작을 설명하면 다음과 같다.
먼저, 양의 정전기가 발생하면 pn 다이오드(드레인 P+(20) - PDRIFTWELL(18) - HNWELL(16) - 소스 N+(22))로 순방향 역할을 하여 출력 패드 OUT에서 공급전원전압 VDD으로 전류 경로가 형성되어 ESD 스트레스로부터 PMOS 트랜지스터 HP1을 보호한다.
한편, 음의 정전기가 발생하면, 공급전원전압 VDD으로부터 소스 N+(22)에서 기생 저항(24)을 통해 pnp BJT(소스 P+(14) - HNWELL(16) - PDRIFTWELL(18))는 npn BJT(NHWELL(16) - PDRIFTWELL(18) - 드레인 N+(12))를 턴 온 시켜 소스 N+(22) - 기생저항(24) - npn BJT - 드레인 N+ - 출력 패드 OUT를 통하는 전류 경로가 형성된다. 여기서 기생 pnp BJT를 턴 온 시키는 트리거 전압(trigger voltage)은 HNWELL(16)에 의해 발생하는 기생 저항(24)의 저항 값에 의해 결정된다.
PMOS 트랜지스터 HP2의 HNWELL(16)과 PMOS 트랜지스터 HP1의 HNWELL(16)의 저항이 비슷하여 ESD 스트레스를 받았을 때 PMOS 트랜지스터 HP2가 ESD 보호 소자로써의 역할을 수행하기 전에 PMOS 구동 트랜지스터 HP1이 턴 온 되어 손상(damage)을 받을 수 있다.
이를 방지하기 위해 PMOS 트랜지스터 HP2와 PMOS 트랜지스터 HP1 사이에 저항 R1을 형성하여 두 소자 사이에 전압차를 발생시켜 PMOS 트랜지스터 HP1이 손상을 받기 전에 PMOS 트랜지스터 HP2가 ESD 보호 소자로써의 역할을 수행할 수 있도록 한다.
이때, 저항 R1은 정상적인 출력 동작에서 DC 특성 저하를 방지하기 위해 충분히 작은 값을 갖도록 형성한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 ESD 보호 회로는 ESD 보호 소자인 PMOS 트랜지스터의 드레인에 N+ 확산층을 형성하여 ESD 스트레스를 분루(shunt)하여 ESD 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따른 ESD 보호 회로는 ESD 보호 소자인 PMOS 트랜지스터의 크기를 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에서의 ESD 보호 회로에 있어서,
    게이트와 소스가 공급전원전압과 연결되고, 드레인이 출력패드와 연결된 ESD 보호 소자;
    상기 ESD 보호 소자의 드레인과 일단이 연결된 저항;
    드레인이 상기 저항의 타단과 연결되고 소스가 공급전원전압과 연결되며, 게이트가 제어신호와 연결된 구동 소자; 및
    상기 구동 소자의 드레인과 일단이 연결되고, 고전압이 인가되는 고전압 인가 단자와 타단이 연결된 풀다운 저항을 포함하는 것을 특징으로 하는 ESD 보호 회로.
  2. 제 1 항에 있어서,
    상기 ESD 보호 소자는 PMOS 트랜지스터로 구현된 다이오드인 것을 특징으로 하는 ESD 보호 회로.
  3. 제 2 항에 있어서,
    상기 PMOS 트랜지스터는 N 웰 내에 형성되는데, 드레인을 형성하는 P 웰 내에 N+ 확산층을 삽입하는 것을 특징으로 하는 ESD 보호 회로.
  4. 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에서의 ESD 보호 회로에 있어서,
    게이트와 소스가 공급전원전압과 연결되고 드레인이 출력패드와 연결되어 N 웰 내에 형성되며, 상기 드레인을 형성하는 P 웰 내에 N+ 확산층이 삽입된 ESD 보호 소자;
    드레인이 상기 ESD 보호 소자의 드레인과 연결되고 소스가 공급전원전압과 연결되며 게이트가 제어신호와 연결되어, 상기 제어신호에 의해 구동되는 구동 소자; 및
    상기 구동 소자의 드레인과 일단이 연결되고, 고전압이 인가되는 고전압 인가 단자와 타단이 연결된 풀다운 저항을 포함하는 것을 특징으로 하는 ESD 보호 회로.
  5. 제 4 항에 있어서,
    상기 ESD 보호 소자 및 상기 구동 소자 사이에 접속된 저항을 더 포함하는 것을 특징으로 하는 ESD 보호 회로.
  6. 고전압 PMOS 오픈 드레인(High Voltage PMOS open-drain) 출력 단에서 N 웰 내에 형성되고, 드레인을 형성하는 P 웰 내에 N+ 확산층이 삽입된 ESD 보호 소자에 의해 ESD 스트레스에 의한 소자의 손상을 방지하는 ESD 보호 방법에 있어서,
    양의 정전기 발생 시에는 pn 다이오드(드레인 P 웰-N 웰)가 순방향으로 턴 온 되어 출력 패드에서 공급전원전압으로 전류 경로를 형성하여 ESD 스트레스를 방전하고,
    음의 정전기 발생 시에는 기생 pnp BJT(소스 P+-N 웰-드레인 P 웰)와 기생 npn BJT(N 웰-드레인 P 웰-상기 N+ 확산층)를 형성하여 역방향 ESD 스트레스 시에 스냅백(snapback) 현상을 이용하여 ESD 스트레스를 방전시키는 것을 특징으로 하는 ESD 보호 방법.
  7. 제 6 항에 있어서,
    상기 음의 정전기 발생 시에는 상기 기생 pnp BJT가 턴 온 되어 상기 기생 npn BJT를 턴 온 시켜 상기 공급전원전압에서 상기 기생 npn BJT를 통해 상기 출력 패드로 전류 경로를 형성하여 ESD 스트레스를 방전하는 것을 특징으로 하는 ESD 보호 방법.
  8. 제 6 항에 있어서,
    상기 ESD 보호 소자에 인가되는 상기 출력 패드를 통해 인가되는 ESD 스트레스가 전압강하되어 구동 소자에 인가되는 것을 특징으로 하는 ESD 보호 방법.
KR1020040023691A 2004-04-07 2004-04-07 Ｅｓｄ 보호 회로 및 그 방법 KR100635874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040023691A KR100635874B1 (ko) 2004-04-07 2004-04-07 Ｅｓｄ 보호 회로 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040023691A KR100635874B1 (ko) 2004-04-07 2004-04-07 Ｅｓｄ 보호 회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050098458A KR20050098458A (ko) 2005-10-12
KR100635874B1 true KR100635874B1 (ko) 2006-10-18

Family

ID=37277913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040023691A KR100635874B1 (ko) 2004-04-07 2004-04-07 Ｅｓｄ 보호 회로 및 그 방법

Country Status (1)

Country Link
KR (1) KR100635874B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces

Also Published As

Publication number Publication date
KR20050098458A (ko) 2005-10-12

Similar Documents

Publication Publication Date Title
US7777999B2 (en) Electrostatic discharge (ESD) protection device
US20060091464A1 (en) Electrostatic protection circuit
KR100717973B1 (ko) 정전 방전동안에 기생 바이폴라 영향들을 감소시키는 회로 및 방법
JP4303761B2 (ja) 半導体回路及びその動作方法
US6671147B2 (en) Double-triggered electrostatic discharge protection circuit
KR102198639B1 (ko) 정전기 방전 보호 소자 및 이를 포함하는 전자 디바이스
US7907373B2 (en) Electrostatic discharge circuit
TWI422005B (zh) 靜電放電保護元件結構
KR101034614B1 (ko) 정전기 보호 회로
JP2009512217A (ja) トリガ素子を備えた低容量ｓｃｒ
JP2018064082A (ja) 静電放電回路
KR100390155B1 (ko) Ｅｓｄ 보호회로
US20040100745A1 (en) Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection
US6900970B2 (en) Electrostatic discharge circuit and method therefor
US7256460B2 (en) Body-biased pMOS protection against electrostatic discharge
EP1046193B1 (en) An integrated circuit provided with esd protection means
US20080198519A1 (en) Electrostatic discharge protection element having an improved area efficiency
US7116536B2 (en) Electrostatic discharge protection circuit
TW548823B (en) ESD protection device coupled between a first high power line and a second high power line
US7068482B2 (en) BiCMOS electrostatic discharge power clamp
US7336459B2 (en) Electrostatic discharge protection device and circuit thereof
US6879476B2 (en) Electrostatic discharge circuit and method therefor
JP4723443B2 (ja) 半導体集積回路
KR100635874B1 (ko) Ｅｓｄ 보호 회로 및 그 방법
US7317601B2 (en) Electrostatic discharge protection device and circuit thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 13