CN109713916B - 通过控制信号放大控硅整流器动态触发和关断 - Google Patents

通过控制信号放大控硅整流器动态触发和关断 Download PDF

Info

Publication number
CN109713916B
CN109713916B CN201811256259.7A CN201811256259A CN109713916B CN 109713916 B CN109713916 B CN 109713916B CN 201811256259 A CN201811256259 A CN 201811256259A CN 109713916 B CN109713916 B CN 109713916B
Authority
CN
China
Prior art keywords
silicon controlled
controlled rectifier
pad
interface
scr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811256259.7A
Other languages
English (en)
Other versions
CN109713916A (zh
Inventor
何林峰
J·A·塞尔瑟多
S·帕萨萨拉希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN109713916A publication Critical patent/CN109713916A/zh
Application granted granted Critical
Publication of CN109713916B publication Critical patent/CN109713916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C5/00—Registering or indicating the working of vehicles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/742—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a field effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Abstract

本公开涉及通过控制信号放大控硅整流器动态触发和关断。提供通过控硅整流器(SCR)触发放大控制的电过应力保护。在某些配置中，过应力保护电路包括用于检测接口的第一垫盘和第二垫盘之间是否存在过应力事件的控制电路，以及电连接在第一垫盘和第二垫盘之间的放电电路。由控制电路选择性地激活。该接口对应于集成电路(IC)，片上系统(SoC)或系统级封装(SiP)的电子接口。放电电路包括第一较小的SCR和第二较大的SCR。响应于检测到过应力事件，控制电路激活较小的SCR，SCR又激活较大的SCR以在第一垫盘和第二垫盘之间提供夹紧。

Description

通过控制信号放大控硅整流器动态触发和关断
技术领域
本发明的实施例涉及电子系统，更具体地，涉及用于电过应力保护和防止闩锁的系统和装置。
背景技术
某些电子系统可能暴露于电过应力事件，或具有快速变化的电压和高功率的短持续时间的电信号。电过应力事件可包括例如由电荷从物体或人突然释放到电子系统而引起的静电放电(ESD)事件。
电过应力事件可能会在相对较小的IC区域产生过压条件和高功耗，从而损坏或破坏集成电路(IC)。高功耗会增加IC温度，并可能导致许多问题，例如栅极氧化物穿通、结损坏、金属损坏和表面电荷累积。
发明内容
提供过压保护电路，用于提供电过载保护。在某些实施方式中，半导体芯片包括控制电路，该控制电路在检测到过应力事件时激活放电电路以保护芯片免受损坏。为了提供快速保护速度和处理大量过应力的能力，放电电路包括一个更小但更快的第一控硅整流器(SCR)，它可以打开更大但更慢的第二SCR。
在一方面，半导体芯片，包括：第一垫盘(pad)；第二垫盘；控制电路，被配置为响应于检测所述第一垫盘和所述第二垫盘之间的电过应力事件而激活至少一个触发信号；和放电电路，电连接在所述第一垫盘和所述第二垫盘之间，并且包括第一SCR和第二SCR。所述第一SCR被配置为响应于至少一个触发信号的激活而接通所述第二SCR，从而使所述电过应力事件放电。
在另一方面，提供一种电过应力保护方法。该方法包括：检测电子接口的第一垫盘和第二垫盘之间是否存在电过应力事件；响应于检测电过应力事件而激活至少一个触发信号；响应于至少一个触发信号的激活而接通第一SCR；和接通第二SCR，使用所述第一SCR以钳住所述第一垫盘和所述第二个垫盘。
在另一方面，提供用于半导体芯片的接口。该接口包括：第一接口垫盘；第二接口垫盘；控制电路，被配置为检测所述第一接口垫盘和所述第二接口垫盘之间是否存在电过应力事件，并且响应于检测所述电过应力事件而激活至少一个触发信号。放电电路包括：第一SCR，被配置为接收所述至少一个触发信号，并且响应于所述至少一个触发信号的激活而接通；和电连接在所述第一接口垫盘和所述第二接口垫盘之间的第二SCR。所述第一SCR被配置为基于所述放大至少一个触发信号来选择性地接通或关闭所述第二SCR。
附图说明
图1A是包括可通过一个或多个车辆系统接口连接的各种电子车辆系统的车辆的一个示例的示意图。
图1B是可连接到车辆系统接口或其他通信接口的集成电路(IC)的一个实施例的示意图。
图2A是根据一个实施例的包括过应力保护的IC接口的一部分的示意图。
图2B是根据另一实施例的包括过应力保护的IC接口的一部分的示意图。
图2C是根据另一实施例的包括过应力保护的IC接口的一部分的示意图。
图3A是根据一个实施例的控硅整流器(SCR)的注释横截面。
图3B是图3A的SCR的电路图。
图4A是根据另一实施例的SCR的注释横截面。
图4B是图4A的SCR的电路图。
图5是用于控制放电电路的激活和关闭的控制电路的另一实施例的电路图。
图6A是放电电路的一个实施例的电路图。
图6B是放电电路的另一个实施例的电路图。
图6C是放电电路的另一个实施例的电路图。
图7A是在接通期间放电电路的一个实施例的注释电路图。
图7B是关断期间放电电路的一个实施例的注释电路图。
图7C是SCR的电压与电流的曲线图的一个示例。
图8是用过应力保护实现的IC的一个实施例的示意图。
图9A是各种过应力保护电路的电压与时间的模拟波形的一个例子。
图9B是各种过应力保护电路的电压与时间的模拟波形的另一个例子。
图9C是各种过应力保护电路的电压与时间的模拟波形的另一个例子。
图10A是SCR的模拟设置的示意图。
图10B是用于图10A的模拟设置的模拟触发电流与电压的一个示例。
具体实施方式
以下对某些实施方案的详细描述呈现了本发明具体实施方案的各种描述。然而，本发明可以以权利要求所定义和涵盖的多种不同方式实施。在本说明书中，参考附图，其中相同的附图标记可表示相同或功能相似的元件。应当理解，图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比图中所示的元件更多的元件和/或图中所示的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适组合。
为了保证集成电路(IC)的可靠性，制造商可以在规定的应力条件下测试IC，这可以通过各种组织制定的标准来描述，例如联合电子设备工程委员会(JEDEC)、国际电工委员会(IEC)和汽车工程委员会(AEC)。该标准可涵盖大量瞬态电过应力事件，包括静电放电(ESD)事件。为了防止电气过应力，IC的接口可以包括电气过应力保护电路。IC在本文中也称为半导体芯片或芯片。
一种类型的过应力保护电路是电源钳位，其在过应力事件期间提供高电流放电路径和电压钳位在一对电源轨之间，例如电源电压轨和接地轨。电源钳的性能有助于满足或超过IC级应力条件和/或系统级应力条件的规范。这种夹具不仅用于帮助最小化由电过应力引起的电致物理损坏，而且还用于防止意外的闩锁触发条件。例如，由于电源钳位的ESD钳位响应时间的限制，可以通过电源轨之间升高的瞬态过电压来触发闩锁。例如，电过应力事件导致瞬态高电流注入IC的衬底，这可能导致电流布局中存在的寄生双极器件的电流感应触发。
可以使用不同的器件和电路组合来实现电源钳位。例如，电阻器-电容器(RC)网络可以用作激活大电流处理能力设备的检测器。例如，检测器可以响应于检测到电源轨之间的瞬态过应力而产生控制信号以接通大电流处理能力设备。在激活之后，大电流处理能力装置可以提供低电阻电流路径，直到随后的停用。
为了减少泄漏，可以使用大的n型金属氧化物半导体(NMOS)晶体管作为CMOS和BCDMOS工艺技术中的大电流处理能力器件。大NMOS晶体管工作在有源模式，并具有由控制电路控制的栅极电压。然而，大的NMOS 晶体管在有源模式下可能遭受相对低的电流密度，这产生了对大晶体管面积利用的需求，以补偿晶体管的低电流处理能力效率。
为了实现高电流处理能力和低导通状态电阻，与可以双极模式操作的其他器件(例如，控硅整流器(SCR))相比，大NMOS晶体管占据更多的布局面积。虽然以双极模式工作的器件提供高电流处理能力，但是以双极模式工作的器件通常使用更高的驱动电流来操作，以控制相对于大NMOS 晶体管的控制。因此，控制电路可能难以有效地激活和关闭以双极模式操作的设备。
本文提供了用于电过应力保护的装置和方法。在某些配置中，过应力保护电路包括用于检测接口的第一垫盘和第二垫盘之间是否存在过应力事件的控制电路，以及电连接在第一垫盘和第二垫盘之间并由控制电路选择性地激活的放电电路。在某些实施方式中，第一垫盘和第二垫盘分别对应于一对电源轨，例如，电源电压轨和接地轨。放电电路包括第一或更小的SCR和第二或更大的SCR。响应于检测到过应力事件，控制电路激活较小的SCR，SCR又激活较大的SCR以在第一垫盘和第二垫盘之间提供夹紧。
控制电路操作以主动控制基于SCR的放电电路以启动和中断再生反馈，从而控制放电电路的接通和关断。例如，可以将一个或多个触发信号提供给较小SCR的耦合PNP和NPN双极晶体管的一个或多个基极，从而控制与耦合对的再生反馈相关的载波乘法和/或重组过程。较小的SCR反过来又控制较大SCR的耦合PNP和NPN双极晶体管的一个或多个碱基。
较小的SCR用于放大从控制电路接收的触发信号，因此可以更有效地在接通和断开状态之间驱动较大的SCR。因此，使用多个SCR实现放电电路提供了对激活和关闭放电电路的更强健的控制。因此，可以实现更快的导通时间、更低的电压过冲和/或更快的关断时间，同时保持由双极模式放电电路提供的高电流处理能力的益处。
在某些实施方式中，多个基于SCR的放电电路分布在IC的不同区域中。当在高瞬态电过载期间被激活时，基于SCR的放电电路有助于提供临时的低阻抗放电路径和电压钳位功能。
本文的教导可用于各种各样的应用，包括但不限于工业、仪器、能量、医疗保健、自动化、汽车通信和诊断应用。例如，可以指定新兴的关键任务应用程序来承受比典型的过应力表征高得多的应力条件。这里的过应力保护电路不仅可以用于在断电条件期间(例如，在处理或ESD测试期间) 提供保护，而且还可以在IC接收电力的电源接通条件期间提供保护。例如，某些系统级应用，例如汽车接口、工业LVDS驱动器、卫星汽车传感器和有线通信接口电路，在正常操作期间可能受到应力条件的影响。
该接口可以对应于IC的电子接口、片上系统(SoC)或系统级封装 (SiP)。在某些实施方式中，过应力保护电路制造在半导体芯片或芯片上，并且为过载保护电路在芯片上制造的电路提供保护。但是，其他配置也是可能的。在第一示例中，过应力保护电路制造在第一芯片上并且为第二芯片上的电路提供保护，第二芯片可以与第一芯片在公共封装或模块中。在第二示例中，过应力保护电路制造在芯片上并且为片外部件(例如表面安装器件)提供保护。
图1A是包括可通过一个或多个车辆系统接口连接的各种电子车辆系统的车辆1000的一个示例的示意图。在所示的示例中，车辆1000包括节气门致动器系统1001、转向致动器系统1002、制动致动器系统1003、激光测距系统1004、前视雷达系统1005、摄像系统1006、转向传感器系统 1007、车辆控制计算机系统1009、视觉计算机系统1010、线控驱动(DBW) 控制器系统1011、显示计算机系统1012和侧视雷达系统1013。
图1A中所示的车辆系统可连接到一个或多个车辆系统接口，例如本地互连网络(LIN)接口、控制器局域网(CAN)接口、汽车音频总线(A2B) 接口、现场总线接口、和/或各种其他通信接口或总线。车辆系统接口用于提供各种车辆系统之间的通信，从而便于车辆1000的电子控制和管理。尽管图1A中描绘了车辆系统的一个示例，但车辆可包括各种电子车辆系统。
车辆系统接口可以暴露于各种各样的电过应力事件。这种电过应力事件不仅可以包括ESD事件，还可以包括由于向电感负载提供变化的电流而产生的电压尖峰、由电磁感应耦合引起的过应力事件、通过启动汽车发动机的负载突降而接收的电过应力、和/或其他电过应力事件。
这里的过应力保护电路可用于为通过接口(例如车辆系统接口)暴露于电过应力事件的电子元件(例如半导体芯片)提供保护。例如，根据本文的教导实现的过应力保护电路可以用作通过车辆系统接口接收的供电电压和地电压之间的功率钳位。虽然本文的教导可用于为车辆系统接口的电子电路提供保护，但该技术的其他应用也是可能的。例如，这里的过应力保护电路不仅可以用于汽车应用，还可以用于工业、仪器仪表、能源、医疗保健、控制、诊断和/或各种其他应用中使用的芯片接口。
图1B是可连接到车辆系统接口或其他通信接口的集成电路(IC)或半导体芯片1020的一个实施例的示意图。半导体芯片1020包括传感器 1021、模拟输入电路1022、第一数字输入/输出(I/O)电路1023、控制器(例如安全微控制器)1024、模拟输出电路1025、第二数字I/O电路 1026、致动器1027、现场总线电路1028、隔离电源电路1029和电源钳1030。IC1020可用于与包括传感器和/或致动器的分布式远程节点相关联的通信接口。
在所示实施例中，IC 1020可通过现场总线电路1028连接到现场总线接口或总线。例如，IC 1020可以通过现场总线电路1028与可编程逻辑控制器(PLC)通信，从而有助于提供实时的分布式控制和通信。在所示实施例中，IC 1020包括功率钳位1030，以在通过现场总线接口接收的电源电压和地电压之间提供钳位。根据本文的教导，功率钳1030可以用一个或多个特征实现。
尽管图1A和图1B示出了过应力保护电路的示例性应用，但是本文的教导适用于广泛的应用，包括但不限于用于汽车芯片接口、工业、仪器仪表、能源、医疗保健、自动化和/或诊断应用程序。
图2A是根据一个实施例的包括过应力保护的IC接口10的一部分的示意图。IC接口10包括第一接口垫盘1、第二接口垫盘2、以及包括控制电路3和放电电路4的过应力保护电路。
尽管为了清楚起见未在图2A中示出，但IC接口10可包括各种附加结构和电路。例如，IC接口10可以包括额外的引脚或垫盘。此外，IC接口10可以包括数字电路、模拟电路、射频电路和/或连接到第一接口垫盘 1和/或第二接口垫盘2并且由如图2A所示的过应力保护电路保护的混合信号电路。
第一接口垫盘1和第二接口垫盘2可以对应于各种类型的垫盘。例如， IC可以包括任何合适数量的输入垫盘、输出垫盘、双向垫盘、电源电压垫盘和/或接地垫盘，这些垫盘中的一个或多个使用如上所述的过应力保护电路来保护。IC的垫盘也可以在本文中称为引脚。此外，电源垫盘在此也称为电源轨。
尽管IC接口10被示为包括一个控制电路和一个放电电路，但是可以包括附加的控制电路和/或放电电路。此外，在IC包括多个电源域的实施方式中，可以复制过应力保护电路以向每个电源域提供过应力保护。例如，可以为所关注的每个功率域提供控制电路，并用于控制一个或多个相关的放电电路。
在所示实施例中，控制电路3连接在第一接口垫盘1和第二接口垫盘 2之间，并且用于接通或断开放电电路4以选择性地提供钳位。在某些实施方式中，控制电路3监视第一接口垫盘1和第二接口垫盘2的电压状况，以识别与电过应力事件相关联的快速瞬态上升时间。响应于检测到电过应力事件，控制电路3激活一个或多个触发信号以接通放电电路4以将第一接口垫盘1和第二接口垫盘2彼此夹紧。在电过应力事件通过之后，控制电路3停用触发信号以关闭放电电路4并停用钳位。
如图2A所示，放电电路4电连接在第一接口垫盘1和第二接口垫盘2 之间。放电电路4接收来自控制电路3的触发信号，以控制放电电路4的开启和关闭。在所示实施例中，放电电路4包括第一或更小的SCR 7和第二或更大的SCR 8。SCR在本文中也称为晶闸管或半导体控制的整流器。
较大的SCR 8具有比较小的SCR 7更大的器件布局面积，以实现更大的电流处理能力。例如，相对于较小的SCR 7，较大的SCR 8可以具有较宽的装置宽度和/或较大数量的装置指状物。尽管较大的SCR 8具有较大的放电电流处理能力，但是较大的SCR 8也使用较高的驱动电流进行控制。
响应于检测到电过应力事件，控制电路3激活一个或多个触发信号以接通较小的SCR 7，从而激活较大的SCR 8。因此，控制电路3主动控制较小的SCR 7以启动和中断再生反馈，从而控制放电电路4的接通和关断。例如，可以将一个或多个触发信号提供给较小SCR 7的交叉耦合的PNP和 NPN双极晶体管的一个或多个基极，从而控制与耦合对的再生反馈相关的载流子乘法和/或重组过程。较小的SCR 7反过来又控制较大SCR 8的耦合的PNP和NPN双极晶体管的一个或多个基极。
较小的SCR 7用于放大从控制电路3接收的触发信号，因此可以更有效地在接通和断开状态之间驱动较大的SCR 8。因此，使用多个SCR实现放电电路4提供了对激活和关闭的更强健的控制。因此，可以实现更快的导通时间、更低的电压过冲和/或更快的关断时间，同时保持由SCR钳位提供的高电流处理能力的益处。较小的SCR 7在本文中也可称为SCR触发放大控制(TAC)电路。
图2B是根据另一实施例的包括过应力保护的IC接口30的一部分的示意图。IC接口30包括电源电压轨VDD、接地轨VSS、以及包括控制电路 13和放电电路4的过应力保护电路。
在所示实施例中，第一接口垫盘对应于电源电压轨VDD，第二接口垫盘对应于接地轨VSS。然而，本文的教导可用于为其他I C接口垫盘提供过应力保护，包括但不限于与其他电源域相关联的垫盘。因此，其他实现也是可能的。
在所示实施例中，控制电路13包括检测电路21、延迟控制电路22和驱动电路23。尽管图2B中示出了控制电路的一个实施例，但是这里的教导适用于以各种方式实现的控制电路。
检测电路21用于监视电源电压轨VDD和接地轨VSS之间是否存在电过应力，并产生指示是否检测到电过应力事件的存在的检测信号。
在某些配置中，检测电路21观察电源电压轨VDD和接地轨VSS之间的电压变化率，并基于观察到的电压变化率控制检测信号。然而，检测电路21可以基于指示对敏感电子器件的潜在损坏的多个检测条件来检测电过应力事件的存在，包括但不限于对功率、电压、电流和/或电荷的观察。
在某些实施方式中，检测电路21响应于在供电电压轨VDD和接地轨 VSS之间的足够时间段内检测到快速变化的电压而确定存在电过应力事件。例如，在一个实施例中，检测电路21激活用于瞬态电事件的检测信号，该瞬态电事件具有在约0.1V/ns至约100V/ns范围内的电压变化率，持续时间在约1ns至约1000ns的范围内。当未检测到电过应力事件时，检测电路21将检测信号DET控制为与未检测到过应力相关联的信号电平。
如图2B所示，检测电路21向延迟控制电路22提供检测信号。在检测到电过应力事件时，检测电路21激活检测信号，延迟控制电路22处理该检测信号以产生控制信号。在某些实施方式中，控制信号是有效的，而检测信号指示存在过应力并且此后一定量的时间。例如，控制信号可以被激活一段时间，该时间段足以使放电电路4释放过应力，包括电过应力事件的后沿。
驱动电路23用于缓冲、反转和/或以其它方式处理控制信号，以便为放电电路4的较小SCR 7产生至少一个触发信号。因此，控制电路13操作以响应于检测电源电压轨VDD和接地轨VSS之间的电过应力事件来激活触发信号。另外，在过应力被释放之后，主动控制终止并且放电电路4被释放。
图2C是根据另一实施例的包括过应力保护的IC接口40的一部分的示意图。IC接口40包括电源电压轨VDD、接地轨VSS、以及包括控制电路 33和放电电路4的过应力保护电路。
除了图2C的控制电路33还包括过冲抑制电路24之外，图2C的IC 接口40类似于图2B的IC接口30。
包括过冲抑制电路24有助于限制或抑制在控制电路33能够激活放电电路4之前发生的电压过冲量。例如，放电电路4具有有限的接通时间，因此电压在控制电路33激活放电电路4之前的一段时间内可以建立起来。通过包括过冲抑制电路24，可以在主放电路径通过放电电路4被激活之前在供电电压轨VDD和接地轨VSS之间激活次放电路径。
如图2C所示，检测电路21向过冲抑制电路24提供检测信号。检测信号用于接通或断开过冲抑制电路24，以在过应力事件开始时选择性地提供次放电路径以释放一部分过应力并限制电压积聚。尽管图2C示出了检测电路21向延迟控制电路22和过冲抑制电路24提供单独的检测信号，但在某些实施方式中，将公共检测信号提供给延迟控制电路22和过冲抑制电路24。
图3A是根据一个实施例的SCR 100的注释横截面。SCR 100示出了可以包括在放电电路中的SCR的一个示例实施方式。例如，SCR 100的一个或多个实例可用于实现图2A-图2C的较小SCR 7和/或较大SCR 8。SCR 100 可以具有选择的几何形状(例如，器件宽度)以实现期望的电流处理能力。
尽管图3A中示出了SCR的一个特定实施方式，但是本文的教导适用于包括以各种方式实施的SCR的放电电路。在一个示例中，SCR可以包括半导体阱和/或有源区的不同配置。
图3A的SCR 100在p型衬底(P-SUB)80中制造，并且包括n型阱(NW) 81、p型阱(PW)82、阳极p型有源(P+)区域91、阴极P+区域92、触发P+区域93、阳极n型有源(N+)区域95、阴极N+区域96、触发N+区域97和浅沟槽隔离(STI)区域98。
如图3A所示，NW 81和PW 82形成在彼此相邻的P-SUB 80中。另外，阳极N+区域95、阳极P+区域91和触发器N+区域97形成在NW 81中，阳极P+区域91位于阳极N+区域95和触发器N+区域97之间。此外，阳极 N+区域95和阳极P+区域91经由金属化电连接到SCR 100的阳极端子 (ANODE)。此外，触发器N+区域97经由金属化电连接到第一触发端子(TN)。触发终端在此也称为控制终端或控制输入。
在所示实施例中，触发器P+区域93、阴极N+区域96和阴极P+区域92形成在PW 82中。如图3A所示，阴极N+区96位于触发器P+区93和阴极P+区92之间。阴极N+区域96和阴极P+区域92通过金属化电连接到 SCR 100的阴极端子(CATHODE)。另外，触发器P+区域93经由金属化电连接到第二触发端子(TP)。
与SCR端子(ANODE、CATHODE、TP和TN)的电连接在图3A中示意性地示出，并且可以对应于在后端处理期间使用触点和金属化进行的电连接。
尽管未在图3A中示出，但是P-SUB 80包括在其中形成的其他装置。
所示实施例包括STI区域98。STI区域98的形成可包括在P-SUB 80 中蚀刻沟槽，用诸如二氧化硅(SiO2)的电介质填充沟槽，并使用任何合适的方法去除多余的电介质，例如化学机械平面化。
如图3A所示，NW 81和PW 82具有进入P-SUB 80的深度，该深度大于进入P-SUB 80的深度，而不是STI区域98和P+和N+有源区域。另外， STI区域98具有进入P-SUB 80的深度，该深度大于N+和P+区域的深度。此外，N+有源区具有比NW 81更高的n型掺杂浓度。此外，P+有源区具有比PW 82更高的p型掺杂浓度，而PW 82又具有比P-SUB 80更高的掺杂浓度。
SCR 100已被进一步注释以示出存在于横截面中的某些电路器件，包括PNP双极器件Q1、NPN双极器件Q2、NW电阻器Rnw和PW电阻器Rpw。
PNP双极器件Q1包括由阳极P+区域91形成的发射极、由NW 81形成的基极、以及由PW 82形成的集电极。NPN双极器件Q2包括由阴极N+区域96形成的发射极、由NP 82形成的基极和由NW 81形成的集电极。NN 电阻器Rnw由NPN双极晶体管Q2的集电极与阳极端子之间的NW 81的电阻形成。另外，PW电阻器Rpw由PNP双极晶体管Q1的集电极与阴极端子之间的PW 82的电阻形成。
第一触发终端(TN)和/或第二触发终端(TP)可以接收用于激活SCR 100的触发信号。触发信号可以由控制电路提供，例如图2A、图2B、图 2C或图5的任何控制电路。
在没有电过应力事件的正常操作条件下，控制电路控制触发信号以关闭SCR 100。然而，当控制电路检测到电过应力事件时，控制电路接通SCR 100以夹住阳极端子和阴极端子以减少过电压条件。在过载被释放之后，触发信号被停用以关闭SCR 100。
在所示实施例中，触发器N+区域97和触发器P+区域93位于SCR 100 的中心区域中，并且位于与SCR的阳极和阴极端子相关联的有源区域之间。
通过在SCR 100的中心提供触发控制，提供了对NPN和PNP双极晶体管的基极端子的减小的输入电阻，从而有助于快速的SCR导通时间。此外，在SCR 100的区域中提供触发，其中发生与耦合的PNP双极晶体管Q1和 NPN双极晶体管Q2的再生反馈相关联的载流子倍增和/或复合过程。因此，在SCR 100的中心处的低阻触发控制有助于在发生再生反馈的区域中激活和停用SCR传导，对SCR导通状态电阻具有相对小的影响。
图3B是图3A的SCR 100的电路图110。电路图110包括PNP双极器件Q1、NPN双极器件Q2、NW电阻器Rnw和PW电阻器Rpw。
如图3B所示，PNP双极晶体管Q1的发射极电连接到阳极端子，PNP 双极晶体管Q1的集电极通过PW电阻器Rpw电连接到阴极端子。另外，PNP 双极晶体管Q1的基极电连接到NPN双极晶体管Q2的集电极。此外，第一触发端子TN电连接到PNP双极晶体管Q1的基极。
NPN双极晶体管Q2的发射极电连接到阴极端子，并且NPN双极晶体管 Q2的集电极经由NW电阻器Rnw电连接到阳极端子。另外，NPN双极晶体管 Q2的基极电连接到PNP双极晶体管Q1的集电极。此外，第二触发端子TP 电连接到NPN双极晶体管Q2的基极。
图4A是根据另一实施例的SCR 120的注释横截面。除了图4A的SCR 120 还包括第一SCR特性调节电路111和第二SCR特性调节电路112之外，图 4A的SCR 120类似于图3A的SCR 100。如图4A所示，第一SCR特性调节电路111连接在阳极端子和阳极N+区域95之间，第二SCR特性调节电路 112连接在阴极端子和阴极P+区域92之间。
包括第一SCR特性调节电路111和/或第二SCR特性调节电路112可以帮助提供对SCR 120的各种特性的控制，例如SCR的触发电压。例如，随着第一SCR特性调节电路111的阻抗增加，NPN双极晶体管Q1以击穿电压集电极发射极开路(BVCEO)特性工作，这可以降低SCR的触发电压但是也增加了-状态漏电流。
因此，可以包括第一SCR特性调节电路111和/或第二SCR特性调节电路112，以提供对SCR 120的各种参数或特性的微调控制，从而提供适合于特定实现和/或应用的性能调整。
SCR特性调节电路可以以多种方式实现，包括例如使用无源和/或有源电路部件。在某些实施方式中，SCR特性调节电路的全部或部分在P-SUB 80 的一部分中实现，例如，与SCR的双极晶体管的布局相邻。
尽管图4A示出了包括第一SCR特性调节电路111和第二SCR特性调节电路112的实施例，但是本文的教导也适用于包括第一SCR特性调节电路111并省略第二SCR特性调节电路112的实施方式，以及包括第二SCR 特性调节电路112并省略第一SCR特性调节电路111的实施方式。
图4B是图4A的SCR 120的电路图130。除了包括第一SCR特性调节电路111和第二SCR特性调节电路112之外，图4B的电路图130类似于图3B的电路图110。如图4B所示，第一SCR特性调节电路111连接在NW 电阻器Rnw和阳极端子之间，第二SCR特性调节电路112连接在PW电阻器 Rpw和阴极端子之间。
图5是用于控制放电电路的激活和关闭的控制电路160的另一实施例的电路图。控制电路160电连接在电源电压轨VDD和接地轨VSS之间，并包括检测电路131、延迟控制电路132、驱动电路133和过冲抑制电路134。
尽管示出了控制电路的一个特定实现，但是控制电路可以以各种方式实现。例如，控制电路可以包括以各种方式实现的组件和/或子电路，以满足与特定实现和/或应用相关联的性能规范。
检测电路131包括在电源电压轨VDD和接地轨VSS之间串联电连接的检测电阻器137和检测电容器138。另外，检测电路131包括检测反相器 139，其包括连接到检测电阻器137和检测电容器138之间的节点的输入，以及产生指示是否已检测到过应力事件的检测信号的输出。在该示例中，检测信号的逻辑高值表示存在过应力。在另一种实施方式中，检测信号的逻辑低值用于指示过应力的存在。
在电源电压轨VDD和接地轨VSS的正常操作条件期间，由检测逆变器 139产生的检测信号逻辑低。然而，当电源电压轨VDD和接地轨VSS之间的电压差相对快速地增加时，检测电阻器137两端的电压降导通检测反相器139的PMOS晶体管，从而将检测信号控制到逻辑高值。检测电阻器137 的电阻和检测电容器138的电容的大小可以被设置为响应于与过载相关的瞬态信号(例如，ESD事件)而激活，而不是错误地激活以响应与电源轨之间的缓慢瞬态电压变化(dV/dt)相关的芯片上电和/或正常操作条件。
延迟控制电路132包括NMOS晶体管140、延迟控制电阻器141和延迟控制电容器142。NMOS晶体管140包括接收来自检测电路131的检测信号的栅极。当检测信号逻辑高时，NMOS晶体管140导通并对延迟控制电容器 142充电。在检测信号下降到逻辑低值之后，延迟控制电容器142经由延迟控制电阻器141放电。用于充电的非对称电阻值(NMOS晶体管140的电阻)和放电(延迟控制电阻器141的电阻)允许采样和保持逻辑控制电平。因此，通过选择与延迟控制电阻器141和延迟控制电容器142相关联的电阻器-电容器(RC)时间常数，第一控制信号T1可以保持逻辑高达期望的时间段(例如，几百纳秒)。
驱动电路160包括反相器150、第一驱动器151和第二驱动器152。第一驱动器151反转第一控制信号T1以产生第一触发信号TN。另外，反相器150反转第一控制信号T1以产生第二控制信号T2，第二控制信号T2 由第二驱动器152反相以产生第二触发信号TP。
第一触发信号TN和/或第二触发信号TP可用于控制放电电路的激活。
驱动电路160还包括过冲抑制电路134，用于减轻与由驱动电路160 控制的放电电路的有限激活时间相关联的电压过冲。过冲抑制电路134包括连接在电源电压轨VDD和接地轨VSS之间的NMOS晶体管154，并且由来自检测电路131的检测信号选择性地激活。过冲抑制电路134用于在触发信号TN和/或TP接通主放电电路之前限制电源电压轨VDD和接地轨VSS之间的电压过冲。
过电保护电路134还包括二极管155，其用于通过限制晶体管的栅极- 源极电压来保护NMOS晶体管154免受损坏。
图6A是放电电路200的一个实施例的电路图。放电电路200包括较小的SCR 207和较大的SCR 208。较小的SCR 207和/或较大的SCR 208可以以多种方式实现，包括但不限于使用具有适当选择的几何形状的图3A 和/或图4A中所示的SCR配置。然而，较小的SCR 207和/或较大的SCR 208 可以以其他方式实现。
如图6A所示，较小的SCR 207包括接收第一触发信号TN的第一触发终端和接收第二触发信号TP的第二触发终端。第一触发信号TN和第二触发信号TP可以以多种方式产生，包括但不限于使用图5的放电电路160。尽管所示实施例示出了使用两个触发信号的配置，但是本文的教导也适用于使用更多或更少触发信号的实现。
较小的SCR 207还包括连接到较大SCR 208的第一触发端子的阳极端子，以及经由阳极电阻器Rn连接到电源电压轨VDD的阳极端子。小SCR 207 还包括阴极端子，其连接到较大SCR 208的第二触发端子，并且经由阴极电阻器Rp连接到接地轨VSS。如图6A所示，较大的SCR 208包括连接到电源电压轨VDD的阳极端子和连接到接地轨VSS的阴极端子。
在所示实施例中，阳极电阻器Rn和阴极电阻器Rp是除了SCR 207、208 的寄生阱电阻之外提供的显式电阻器。在一个实施方案中，阳极电阻器Rn和阴极电阻器Rp实现为扩散电阻器。在另一个实施例中，阳极电阻器Rn和阴极电阻器Rp实现为具有高电流处理能力的薄膜电阻器和/或多晶硅电阻器。在某些实施方式中，利用衬底隔离来实现漫射电阻器，以避免电源电压轨VDD和衬底之间的击穿。
较小的SCR 207用于放大触发信号的TN和TP，从而加快较大的SCR 208 的接通时间。因此，可以实现快速接通时间和高接通状态电流处理能力的益处。
图6B是放电电路220的另一个实施例的电路图。图6B的放电电路220 类似于图6A的放电电路200，不同之处在于放电电路220示出了较小的 SCR 217和较大的SCR 218各自用图3A和图3B的SCR的实例化来具体实现。为了在较小的SCR 217和较大的SCR 218之间实现不同的尺寸，SCR 用不同的器件面积实现，例如不同的器件宽度和/或器件指状物的数量。
如图6B所示，较小的SCR 217包括PNP双极晶体管Q1、NPN双极晶体管Q2、NW电阻器Rnw和PW电阻器Rpw。另外，较大的SCR 218包括PNP 双极晶体管Q1'、NPN双极晶体管Q2'、NW电阻器Rnw'和PW电阻器Rpw'。
图6C是放电电路230的另一实施例的电路图。图6C的放电电路230 类似于图6A的放电电路200，不同之处在于图6C的放电电路230示出了省略阳极电阻器Rn和阴极电阻器Rp以便分别包括PMOS晶体管221和NMOS 晶体管222的实施方式。如图6C所示，PMOS晶体管221具有由第一控制信号T1控制的栅极，该第一控制信号T1例如可以使用图5的控制电路160产生。另外，NMOS晶体管222具有由第二控制信号T2控制的栅极，其可以例如使用图5的控制电路160产生。
在某些实施例中，第一SCR 207使用电阻器和晶体管连接到电源电压轨VDD和/或接地轨VSS。在第一示例中，电阻器和晶体管(并联或串联) 包括在第一SCR的阳极和电源电压轨VDD之间和/或第一SCR的阴极和接地轨VSS之间。在第二示例中，在第一SCR的阳极和电源电压轨VDD之间包括电阻器，并且在第二SCR的阴极和接地轨VSS之间包括晶体管。在第三示例中，晶体管包括在第一SCR的阳极和电源电压轨VDD之间，并且电阻器包括在第二SCR的阴极和接地轨VSS之间。
图7A是在接通期间放电电路280的一个实施例的注释电路图。图7B 是在关断期间放电电路280的一个实施例的注释电路图。图7C是SCR的电压与电流的曲线图的一个示例。
图7A和图7B的放电电路280类似于图6B的放电电路220，不同之处在于放电电路280已经示出了具有描述开启和关闭操作的一个示例的各种注释。
参考图7A，NPN双极晶体管Q1和电阻器Rn用作第一射极跟随器，并且PNP双极晶体管Q2和电阻器Rn用作第二射极跟随器。第一和第二射极跟随器分别用于放大第一触发信号TN和第二触发信号TP的电流。来自射极跟随器的放大输出电流用于导通与较大SCR相关联的NPN双极晶体管 Q1'和PNP双极晶体管Q2'。
可以以各种方式选择SCR装置的参数。导通电流的方向在图7A中注释。在开启期间，较小的SCR可以在较大的SCR之前导通。
在一个实施方案中，在导通期间，电流In通过NW电阻器Rnw'流入较小的SCR，因为最初的Ip和ISCR 2电流接近零，因为较大的SCR尚未导通。一旦较大的SCR开始导通，电阻器Rn和NW电阻器Rnw'上的电压降大致是p-n 结的正向偏压(例如，Vd或约0.6V～0.8V)。在这种情况下，通过较小SCR 的电流ISCR1可以通过下面的等式1给出。
等式1
Figure RE-GDA0003307960090000171
在某些实施方式中，等式1受到下面的等式2的约束，其中It2，SCR1和 Ih，SCR1分别是较小的SCR的故障电流和保持电流。
等式2
It2，SCR1＞ISCR1＞Ih，SCR1
在一个实施方案中，使用标准化(宽度)值替换等式2的变量，得到下面的等式3。在等式3中，A1和A2分别表示较小SCR和较大SCR的宽度。另外，
Figure RE-GDA0003307960090000172
和
Figure RE-GDA0003307960090000173
值可以从一个或多个SCR的测试或模拟中获得。
等式3
Figure RE-GDA0003307960090000174
在一个实施方案中，一旦电流超过保持电流Ih，电压随电流线性增加。在这种实施方式中，斜率由导通电阻Ron限定，对于指定电流ISCR，电压降由下面的等式4给出。
等式4
VSCR＝2Vd+ISCRRon
在一个实施方案中，较小的SCR具有导通状态电阻R1，较大的SCR具有导通状态电阻R2。关于图7B中所示的关断过程，电流通过Rn和Rnw并且可以通过下面的等式5给出，其中Ih，SCR2是较大SCR的保持电流。
等式5
Figure RE-GDA0003307960090000175
在一个实施方案中，实施较大的SCR使得在保持点处，电源轨和接地轨之间的电压VDD由下面的等式6给出。以这种方式实现过应力保护电路有助于减轻闩锁风险。
等式6
2Vd+IhSCR2R2＞VDD
在一个实施方案中，等式1结合等式6以生成下列等式7。
等式7
Figure RE-GDA0003307960090000181
在某些实施方式中，上面提供的一个或多个等式用于获得A1、A2，和/ 或Rn的值。
图8是用过应力保护实现的IC 300的一个实施例的示意图。IC 300 包括第一导体301、第二导体302、核心电路209和过应力保护电路，其包括控制电路303、第一至第三触发分配电路315a-315c、第一至第三较小SCR 207a-207c、第一至第三较大的SCR 208a-208c、第一至第三阳极电阻器Rna、Rnb、Rnc和第一至第三阴极电阻器Rpa、Rpb、Rpc。
尽管图8中示出了IC 300的一个特定实施例，但是本文的教导适用于以各种方式实现的IC，包括但不限于用更多或更少控制电路和/或放电电路实现的IC。此外，IC可以包括由过载保护电路保护的不同配置的电路。因此，尽管图8示出了IC的一个特定实现，但是其他IC实现也是可能的。
参考图8，第一导体301承载从一个或多个电源电压垫盘(图8中未示出)接收的电源电压VDD，并且第二导体301承载从一个或多个接地垫盘(未在图8中示出)接收的接地电压VSS。然而，这里的教导可用于为其他电源域提供过应力保护。因此，其他实现也是可能的。
在所示实施例中，第一导体301和第二导体302被示意性地描绘为用于提供关于IC300的电源分配的环，包括到核心电路209。核心电路209 可以包括各种各样的电路，例如数字电路、模拟电路、射频电路和/或混合信号电路。虽然导体被示为环，但是供电分配导体可以以各种方式实现。此外，用于分配电源的导电网络可以包括IC的多个金属化层上的导体。在图8中，导体被描绘为包括寄生电阻器。
继续参考图8，控制电路303包括检测电路311，其基于监测第一导体301和第二导体302之间的电压差产生检测信号。另外，控制电路303 包括延迟控制电路312，用于基于检测信号产生控制信号。此外，控制电路303还包括驱动电路313，其基于控制信号产生第一触发信号和第二触发信号。第一和第二触发信号被提供给触发分配电路315a-315c，其用于将触发信号分配给较小的SCR 207a-207c。较小的SCR 207a-207c又分别控制较大的SCR208a-208c的选择性激活。
在所示实施例中，提供了多个放电电路。包括多个放电电路可以有助于限制IC300的不同区域之间的过电压。例如，与用于电源分配的导体相关联的电阻和/或电感效应可导致沿导体的不同位置处的电压降和不同的电势。
图9A-图9C示出了各种过应力保护电路的模拟波形的各种示例。结果对应于使用Synopsys Sentaurus使用混合模式模拟生成的数据。模拟了四种类型的过应力保护电路。特别地，每个图包括在不使用控制电路的情况下提供保护的单个SCR的第一图(“SCR”)、由控制电路控制的单个SCR 的第二图(“控制+SCR”)、由控制电路控制的单个宽度为1200μm的NMOS 晶体管的第三图(“控制+MOS”)和使用图6A的放电电路200和图5的控制电路160的一种实施方式的过应力保护电路的第四图(“控制 +Dual-SCR”)。
图9A是上述用于处于通电状态的IC的过应力保护电路的电压与时间的模拟波形的一个示例。图9B是上述用于处于通电状态的IC的过应力保护电路的电压与时间的模拟波形的另一示例。图9A和图9B对应于相同的模拟，但具有不同的时间尺度。
当IC偏置并完全运行时，上电状态仿真模拟过载。在此仿真中，VDD 最初设置为5V。在100ns时，向VDD施加1安培传输线脉冲(TLP)，其上升时间为10ns，脉冲宽度为100ns。脉冲模拟电过应力事件的一个例子。如图9A和图9B所示，单个SCR具有最高的过冲电压。另外，在以约220ns 移除脉冲之后，单个SCR不期望地保持在闩锁状态。
对于控制电路和单个SCR的情况，相对于独立的SCR，导通速度得到改善，但钳位电压仍然高于10V。在TLP脉冲结束之后，控制电路不能关闭SCR，并且SCR不期望地保持在闩锁状态。
对于控制大NMOS晶体管的控制电路的情况，改善了过冲。另外，NMOS 晶体管可以通过控制电路关断，如VDD的电压最终恢复到5V所示。然而，大NMOS晶体管具有相对高的导通电阻，如1A的钳位电压接近7V所示。
如图9A和图9B所示，控制电路和双SCR具有与控制电路和NMOS晶体管相当的过冲电压，并且有利地以较小的电路布局处理更多的应力电流。双SCR可以通过控制电路关闭，消除了闩锁问题。
图9C是上述用于处于断电状态的IC的过应力保护电路的电压与时间的模拟波形的另一示例。对于断电状态，IC的电源断电。在此模拟中，VDD 上的初始电压为0伏。在100ns时，应用1安培TLP脉冲，其上升时间为 10ns，脉冲宽度为100ns。尽管在图9C的曲线图中不可见，但单个SCR的过冲电压相对较高，例如，比控制电路和双SCR的高过约40V。
如图9C所示，控制电路无法有效地接通单个SCR。尽管控制电路和大 NMOS晶体管显示出低电压过冲，但NMOS的导通电阻相对较高，导致钳位电压约为～6V。
继续参考图9C，控制电路和双SCR提供与控制电路和大NMOS晶体管类似的瞬态性能，但提供优异的钳位电压(对应于较低的导通电阻)并占据较小的布局面积。
图10A是SCR的模拟设置的示意图。如图10A所示，第一电流源I_tn 和第二电流源I_tp分别驱动SCR的第一触发端子TN和第二触发端子TP。
图10B是用于图10A的模拟设置的模拟触发电流与电压的一个示例。如图10B所示，使用第一触发信号来控制第一触发端子TN和第二触发端子TP减少了激活SCR的触发电流量。因此，相对于使用单个触发信号的实现，使用多个触发信号增强了性能。尽管使用多个触发信号可以增强性能，但是本文的教导也适用于使用一个触发信号的实现。
尽管在图9A-图10B中示出了模拟结果的一个示例，但是模拟结果可以基于多种因素而变化，例如电路实现、模拟参数、模型和/或工具。因此，其他波形也是可能的。
采用上述方案的设备可以实现为各种电子设备。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、通信基础设施应用等。此外，电子设备可以包括未完成的产品，包括用于通信、工业、医疗和汽车应用的产品。
诸如上面、下面、以上等术语指的是如图中所示定向的设备，并且应该相应地解释。还应当理解，因为半导体器件内的区域是通过掺杂具有不同杂质或不同浓度杂质的半导体材料的不同部分来限定的，所以在完成的器件中实际上不存在不同区域之间的离散物理边界，而是区域可以转变从一个到另一个。这种类型的一些边界被示为突然结构仅仅是为了读者的帮助。如本领域普通技术人员将理解的，p型区域可以包括p型半导体材料，例如硼，作为掺杂剂。此外，n型区域可以包括诸如磷的n型半导体材料作为掺杂剂。本领域普通技术人员将理解上述区域中各种浓度的掺杂剂。
前面的描述和权利要求可以将元件或特征称为“连接”或“耦合”在一起。如本文所用，除非另有明确说明，否则“连接”意味着一个元件 /特征直接或间接地连接到另一个元件/特征，并且不一定是机械连接。同样地，除非另有明确说明，否则“耦合”意味着一个元件/特征直接或间接地耦合到另一个元件/特征，并且不一定是机械地耦合。因此，尽管附图中所示的各种示意图描绘了元件和组件的示例性布置，但是在实际实施例中可以存在附加的中间元件、装置、特征或组件(假设所描绘的电路的功能不会受到不利影响)。
尽管已经根据某些实施例描述了本发明，但是对于本领域普通技术人员显而易见的其他实施例，包括不提供本文所述的所有特征和优点的实施例，也在本发明的范围内。此外，可以组合上述各种实施例以提供进一步的实施例。另外，在一个实施例的上下文中示出的某些特征也可以结合到其他实施例中。因此，仅通过参考所附权利要求来限定本发明的范围。

Claims (19)

1.半导体芯片，包括：
第一垫盘；
第二垫盘；
控制电路，被配置为响应于检测所述第一垫盘和所述第二垫盘之间的电过应力事件而激活至少一个触发信号；和
放电电路，电连接在所述第一垫盘和所述第二垫盘之间，并且包括第一可控硅整流器和第二可控硅整流器，其中所述第一可控硅整流器被配置为响应于所述至少一个触发信号的激活而接通所述第二可控硅整流器，从而使所述电过应力事件放电，
其中所述第一可控硅整流器的阳极电连接到所述第二可控硅整流器的第一控制输入，并且所述第一可控硅整流器的阴极电连接到所述第二可控硅整流器的第二控制输入。
2.权利要求1所述的半导体芯片，其中所述第二可控硅整流器具有比所述第一可控硅整流器更大的器件面积。
3.权利要求1所述的半导体芯片，其中所述第一可控硅整流器包括交叉耦合的NPN双极晶体管和PNP双极晶体管，其中所述至少一个触发信号包括提供给NPN双极晶体管的基极的第一触发信号或提供给PNP双极晶体管的基极的第二触发信号中的至少一个。
4.权利要求1所述的半导体芯片，还包括电连接在所述第一可控硅整流器的阳极和所述第一垫盘之间的第一电阻器或第一场效应晶体管(FET)中的至少一个、以及电连接在所述第一可控硅整流器的阴极和所述第二垫盘之间的第二电阻器或第二场效应晶体管中的至少一个。
5.权利要求1所述的半导体芯片，其中所述第一可控硅整流器被配置用于放大从所述控制电路接收的所述至少一个触发信号来在接通状态和断开状态之间驱动所述第二可控硅整流器。
6.权利要求1所述的半导体芯片，其中所述控制电路包括：
检测电路，被配置为响应于检测电过应力事件的存在而激活检测信号；
延迟控制电路，被配置为基于所述检测信号产生控制信号，所述控制信号比所述检测信号在更长的持续时间内有效；和
驱动电路，被配置为基于所述控制信号生成所述至少一个触发信号。
7.权利要求6所述的半导体芯片，其中所述控制电路还包括电连接在所述第一垫盘和所述第二垫盘之间的过电保护电路，其中所述检测电路还被配置为响应于检测所述电过应力事件的存在而接通所述过电保护电路。
8.一种电过应力保护方法，该方法包括：
检测电子接口的第一垫盘和第二垫盘之间电过应力事件的存在；
响应于检测电过应力事件而激活至少一个触发信号；
响应于所述至少一个触发信号的激活而接通第一可控硅整流器(SCR)；和
利用所述第一可控硅整流器接通第二可控硅整流器，以对所述第一垫盘和所述第二垫盘进行钳位。
9.权利要求8所述的方法，还包括使用第一可控硅整流器的PNP双极晶体管放大所述至少一个触发信号的第一触发信号，并使用第一可控硅整流器的NPN双极晶体管放大所述至少一个触发信号的第二触发信号。
10.权利要求8所述的方法，其中检测所述电过应力事件的存在包括：响应于检测电过应力事件而激活检测信号，基于所述检测信号产生控制信号，所述控制信号比所述检测信号在更长的持续时间内有效，以及缓冲所述控制信号以产生所述至少一个触发信号。
11.权利要求9所述的方法，还包括在激活通过所述第二可控硅整流器的主放电路径之前，通过过电保护电路激活第一垫盘和第二垫盘之间的次放电路径来限制电压过冲。
12.用于半导体芯片的接口，该接口包括：
第一接口垫盘；
第二接口垫盘；
控制电路，被配置为检测所述第一接口垫盘和所述第二接口垫盘之间电过应力事件的存在，并且响应于检测所述电过应力事件而激活至少一个触发信号；和
放电电路，包括：
第一可控硅整流器(SCR)，被配置为接收所述至少一个触发信号，并且响应于所述至少一个触发信号的激活而接通；和
第二可控硅整流器，电连接在所述第一接口垫盘和所述第二接口垫盘之间；
其中所述第一可控硅整流器被配置为基于放大所述至少一个触发信号来选择性地接通或关断所述第二可控硅整流器。
13.权利要求12所述的接口，其中所述第二可控硅整流器具有比所述第一可控硅整流器更大的器件面积。
14.权利要求12所述的接口，其中所述第一可控硅整流器的阳极电连接到所述第二可控硅整流器的第一控制输入，并且所述第一可控硅整流器的阴极电连接到所述第二可控硅整流器的第二控制输入。
15.权利要求14所述的接口，其中所述第一可控硅整流器包括交叉耦合的NPN双极晶体管和PNP双极晶体管，其中所述至少一个触发信号包括提供给NPN双极晶体管的基极的第一触发信号或提供给PNP双极晶体管的基极的第二触发信号中的至少一个。
16.权利要求14所述的接口，还包括电连接在所述第一可控硅整流器的阳极和所述第一接口垫盘之间的第一电阻器、以及电连接在所述第一可控硅整流器的阴极和所述第二接口垫盘之间的第二电阻器。
17.权利要求14所述的接口，还包括电连接在所述第一可控硅整流器的阳极和所述第一接口垫盘之间的第一场效应晶体管(FET)、以及电连接在所述第一可控硅整流器的阴极和所述第二接口垫盘之间的第二场效应晶体管。
18.权利要求12所述的接口，其中所述第一接口垫盘包括电源轨，所述第二接口垫盘包括接地轨。
19.权利要求12所述的接口，其中所述控制电路还包括电连接在所述第一接口垫盘和所述第二接口垫盘之间的过电保护电路，其中所述控制电路还被配置为在激活通过所述第二可控硅整流器的主放电路径之前，通过所述过电保护电路激活次放电路径来限制电压过冲。
CN201811256259.7A 2017-10-26 2018-10-26 通过控制信号放大控硅整流器动态触发和关断 Active CN109713916B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/794,394 2017-10-26
US15/794,394 US10608431B2 (en) 2017-10-26 2017-10-26 Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification

Publications (2)

Publication Number Publication Date
CN109713916A CN109713916A (zh) 2019-05-03
CN109713916B true CN109713916B (zh) 2022-04-15

Family

ID=63878517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811256259.7A Active CN109713916B (zh) 2017-10-26 2018-10-26 通过控制信号放大控硅整流器动态触发和关断

Country Status (3)

Country Link
US (1) US10608431B2 (zh)
EP (1) EP3477700B1 (zh)
CN (1) CN109713916B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10062682B1 (en) * 2017-05-25 2018-08-28 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance bidirectional transient voltage suppressor
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US11177654B1 (en) * 2018-10-04 2021-11-16 Xilinx, Inc. Electro-static discharge (ESD) damage self-test
US11031778B2 (en) * 2018-11-26 2021-06-08 Silicon Laboratories Inc. High-voltage tolerant bi-directional electrostatic discharge protection circuit
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
FR3092699B1 (fr) * 2019-02-12 2023-01-06 St Microelectronics Crolles 2 Sas Dispositif semiconducteur de thyristor et procédé de fabrication correspondant
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
US11469717B2 (en) 2019-05-03 2022-10-11 Analog Devices International Unlimited Company Microwave amplifiers tolerant to electrical overstress
US11342323B2 (en) * 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11362203B2 (en) 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
CN111627902B (zh) * 2020-06-04 2022-06-24 电子科技大学 一种具有sgt和晶闸管的可编程过电压保护器件
US11581723B2 (en) * 2020-06-30 2023-02-14 Texas Instruments Incorporated High voltage tolerant analog-digital output
US11967363B2 (en) * 2020-11-25 2024-04-23 Ap Memory Technology Corporation Display controller having a surge protection unit and display system thereof
CN114597204B (zh) * 2022-05-10 2022-08-23 芯翼信息科技(上海)有限公司 保护电路
US11942473B2 (en) * 2022-06-14 2024-03-26 Analog Devices, Inc. Electrostatic discharge protection for high speed transceiver interface

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574618A (en) 1994-02-17 1996-11-12 Harris Corporation ESD protection using SCR clamping
US20030076636A1 (en) 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
US7202114B2 (en) 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
DE502005009563D1 (de) 2004-02-13 2010-06-24 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
US7285828B2 (en) 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
US7643258B2 (en) 2005-05-31 2010-01-05 Macronix International Co., Ltd. Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US7538997B2 (en) 2006-05-31 2009-05-26 Alpha & Omega Semiconductor, Ltd. Circuit configurations to reduce snapback of a transient voltage suppressor
US7773356B2 (en) 2008-03-19 2010-08-10 Fairchild Korea Semiconductor Ltd Stacked SCR with high holding voltage
US7800128B2 (en) 2008-06-12 2010-09-21 Infineon Technologies Ag Semiconductor ESD device and method of making same
US8044457B2 (en) 2009-06-29 2011-10-25 Analog Devices, Inc. Transient over-voltage clamp
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8320091B2 (en) 2010-03-25 2012-11-27 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8422187B2 (en) 2010-07-02 2013-04-16 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8503140B2 (en) 2010-10-05 2013-08-06 International Business Machines Corporation Bi-directional back-to-back stacked SCR for high-voltage pin ESD protection, methods of manufacture and design structures
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8564065B2 (en) 2011-06-03 2013-10-22 Analog Devices, Inc. Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US9224724B2 (en) 2012-05-30 2015-12-29 Texas Instruments Incorporated Mutual ballasting multi-finger bidirectional ESD device
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9088256B2 (en) 2012-08-08 2015-07-21 Analog Devices, Inc. Apparatus and methods for amplifier fault protection
US8723227B2 (en) 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US9184098B2 (en) 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
US8958187B2 (en) 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9293912B2 (en) 2013-09-11 2016-03-22 Analog Devices, Inc. High voltage tolerant supply clamp
EP3072154B1 (en) 2013-11-22 2020-01-08 NXP USA, Inc. Electrostatic discharge protection circuits and structures and methods of manufacture
US9634482B2 (en) 2014-07-18 2017-04-25 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US9929142B2 (en) 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9954356B2 (en) 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
EP3116026B1 (en) 2015-07-07 2021-02-17 Nxp B.V. Silicon controlled rectifier
WO2017048240A1 (en) 2015-09-15 2017-03-23 Intel Corporation Silicon controlled rectifier with propagating trigger
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10079227B2 (en) 2016-02-26 2018-09-18 Texas Instruments Incorporated Apparatus for rectified RC trigger of back-to-back MOS-SCR ESD protection
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10319714B2 (en) 2017-01-24 2019-06-11 Analog Devices, Inc. Drain-extended metal-oxide-semiconductor bipolar switch for electrical overstress protection
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces

Also Published As

Publication number Publication date
CN109713916A (zh) 2019-05-03
EP3477700A1 (en) 2019-05-01
EP3477700B1 (en) 2022-01-05
US10608431B2 (en) 2020-03-31
US20190131787A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
CN109713916B (zh) 通过控制信号放大控硅整流器动态触发和关断
US10404059B2 (en) Distributed switches to suppress transient electrical overstress-induced latch-up
JP6743096B2 (ja) 通信システムのトランシーバインターフェース用の装置
TWI661655B (zh) 用於通訊系統收發器介面之裝置
DE102017111285B4 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
US7738222B2 (en) Circuit arrangement and method for protecting an integrated semiconductor circuit
US10734806B2 (en) High voltage clamps with transient activation and activation release control
CN108155636B (zh) 有源接口电阻调制开关
CN107154615B (zh) 具有假条件关闭的主动控制瞬态过应力保护的装置和方法
TWI485834B (zh) 結合靜電放電保護電路及方法
EP2975718B1 (en) Apparatus and methods for transient overstress protection with active feedback
EP0740344B1 (en) Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp
US10020299B2 (en) Electrostatic discharge protection using a guard region
WO2020144180A2 (en) Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US8248741B2 (en) Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
EP2849228A2 (en) Bigfet ESD protection that is robust against the first peak of a system-level pulse
WO2008102285A1 (en) Electrostatic discharge protection circuit and protected device, and a protection method
WO2023055823A1 (en) Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
Xi et al. Robust protection device for electrostatic discharge/electromagnetic interference in industrial interface applications
Ker et al. Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes
KR101239102B1 (ko) Ｅｓｄ보호 회로
CN110062960B (zh) 用于静电放电(esd)保护的低电容和高保持电压瞬态电压抑制器(tvs)器件
Šeliga et al. TCAD development of ESD protection for IPD technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant