CN107251212B - 用于从晶片中取出微芯片并且将微芯片施装到基底上的方法和设备 - Google Patents

用于从晶片中取出微芯片并且将微芯片施装到基底上的方法和设备 Download PDF

Info

Publication number
CN107251212B
CN107251212B CN201780000791.XA CN201780000791A CN107251212B CN 107251212 B CN107251212 B CN 107251212B CN 201780000791 A CN201780000791 A CN 201780000791A CN 107251212 B CN107251212 B CN 107251212B
Authority
CN
China
Prior art keywords
microchip
tip
substrate
carrier
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000791.XA
Other languages
English (en)
Other versions
CN107251212A (zh
Inventor
迈克·帕尼茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jenoptik Optical Systems GmbH
Original Assignee
Jenoptik Optical Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jenoptik Optical Systems GmbH filed Critical Jenoptik Optical Systems GmbH
Publication of CN107251212A publication Critical patent/CN107251212A/zh
Application granted granted Critical
Publication of CN107251212B publication Critical patent/CN107251212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • B65G47/92—Devices for picking-up and depositing articles or materials incorporating electrostatic or magnetic grippers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/7999—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)
  • Die Bonding (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)

Abstract

本发明涉及用于从晶片中取出微芯片并且将微芯片施装到基底上的方法和设备，其中，微芯片(2)在取出期间被接触吸附到尖部(5.1)的自由端部(5.1.1)上，并且因此在向基底(6)运输期间通过附着力贴附在尖部(5.1)上。有利地，坐标测量仪器可以用作该设备。

Description

用于从晶片中取出微芯片并且将微芯片施装到基底上的方法 和设备
背景技术
例如在半导体和微系统技术、通信、安全技术、能量产生或测量技术中，随着越来越多的结构组件和/或构件在越来越小的单元中变得越来越复杂，结构组件和/或构件越来越多地通过并排地施装在基底上的各个芯片来实现。
这种芯片可以具有在μm范围内的外部尺寸。
在本说明书的范围内，作为基底理解为用于如下的载体的基础材料，该载体用于例如印刷电路板、电路、导体电路板、光刻掩膜或光掩膜、例如用于智能手机、无线电或用于基于芯片的安全解决方案(例如护照)的结构单元、用于SIM卡、用于能量有效的解决方案、用于存储单元等的结构单元。但其也可以是已经以所需要的形式被预处理或者在一侧被处理或装备的印刷电路板。
对于给基底装备芯片来说通常使用常规的取放机器人。取放机器人通常加工具有数百微米的厚度和几平方毫米至一平方厘米的面积的部件或芯片。取放机器人不适用于处理微芯片，即在本申请的范围内的具有最高几平方米毫米的面积，尤其是小于1平方毫米的面积和小于200μm至小于50μm的厚度，例如5μm的厚度的芯片。只要微芯片被限制在面积小于1平方毫米且厚度小于5μm的数量级上，该微芯片随后被称为膜芯片。除了通常的具有电子功能的微芯片(随后被称为电子微芯片)以外还存在具有光学功能的微芯片(随后被称为光学微芯片)。光学微芯片与电子微芯片相比还可以具有更小的尺寸，尤其是更小的仅为1μm至2μm的厚度。通过大约30μm至1mm的长度和宽度确定的面积大小也可以小于电子微芯片。光学微芯片由透光的材料，例如SiO2或Si3N4制造。光学微芯片尤其是因此实施为膜芯片。
针对微芯片和尤其是膜芯片，得到比常规芯片低了直至两个数量级的尺寸和进而得到比常规芯片小了大约六个数量级的质量。由很小的厚度和很小的面积得到与微芯片的处理、准确定位、平坦性、稳定连接和可能的能传导的接触有关的特殊问题。
具有这样小的几何尺寸的微芯片无法通过常规的自动装配装置、粘贴/焊接连接、引线接触或倒装芯片接触来加工。常规的AVT(构件和连接技术)方法，例如锯切、取放、粘贴、焊接、引线焊接或倒装焊接只能受限地使用或根本无法使用。
例如虽然存在针对聚焦离子束(FIB)区段的操纵样本的微操纵器，但微操纵器在该应用中是非常贵的，并且不适用于快速和有效的构件制造或微芯片加工。同样，在文献中记载有多个微机械抓取器，但是这些微机械抓取器不允许长的移动路径，并且必须麻烦地与大工作范围的长操纵器组合。
EP 1 336 986A1公开了一种用于制造具有至少一个薄的电子微芯片的晶片的方法，该电子微芯片在载体中通过多个将载体和微芯片连接的保持接片(在那里是紧固机构)保持，该文献还公开了一种用于从晶片中取出这种电子微芯片和处理被取出的微芯片的设备和方法。微芯片在此理解为具有厚度小于100μm，尤其是厚度在50μm至5μm之间的芯片。
预制造的具有微芯片(微芯片分别在载体的留空部内通过多个将载体和微芯片连接的保持接片保持)的晶片具有如下优点：微芯片已准备好在被取出之后被运输并且被施装在基底上，而不必使其承受另外的处理过程。
为了在运输和处理期间保护晶片以及为了取出微芯片，晶片安放在底座上，该底座具有与载体的留空部有关的通孔的布置，从而通孔布置在待取出的微芯片下方。重要的是，底座是刚性的，这是因为晶片由于有多个被槽包围且仅通过保持接片与晶片连接的微芯片而有断裂危险。其中一个顶柱(Auswurfbolzen)在载体的其中一个留空部中的自由运动可以穿过通孔地进行，并且因此载体可以安放在其中一个微芯片下方。
为了一个分离微芯片，从晶片的背离底座的一侧向微芯片运送处理仪器。利用该处理仪器，导致与顶柱相反地的向下的压力作用到微芯片上。在此，保持接片被加负荷至弯曲，并且断裂。优选地在断裂期间，微芯片被吸出，由此，微芯片在保持接片断裂期间不能够滑动并且水平地保持。
在取出微芯片后，顶柱和处理仪器共同向上运动，以便确保保持接片的残余部分不会将微芯片从处理仪器上刮掉。随后，顶柱又下降，微芯片以通过真空抽吸的方式被保持在处理仪器上并且被运输。
为了将微芯片安放在基底上，在此是膜上，处理仪器定位在薄膜之上并且下降。处理仪器上的抽吸尖部受弹簧支承的(federgelagert)，从而抽吸尖部可以柔和地放置，并且膜不会受到损伤。真空源被切断，并且处理仪器被取下并且可供取出下一个微芯片使用。
微芯片如何紧固在薄膜上没有得到说明。
作为根据之前提到的EP 1 336 986 B1的微芯片的周向形状，可以是矩形，也就是说，微芯片的周向棱边通过形成矩形的直线来描述。
与之前提到的EP 1 336 986 B1(其中，周向棱边通过完全包围电子微芯片的缝隙限界，该缝隙通过事后施装的保持接片部分地被搭接)不同地，制造如下微芯片也是公知的，该微芯片在载体中通过在载体上与微芯片一体式连接的保持接片保持，保持接片通过将包围的缝隙中断的接片形成。适用于此的用于制造具有光学功能的微芯片的方法例如是各向异性的Si蚀刻，其中，SiO2层被加工成膜。通过分离法，从制成的膜起沿微芯片的周向棱边将微芯片从晶片中分离出来，直至出现残留的呈接片形式的保持接片。也就是说，膜的形成微芯片的部分与晶片上的膜的部分保持一体式连接。然而，以该方法迄今为止仅可以制造限制在厚度大于5μm的微芯片，这是因为用于分离的方法不适用于更小的厚度。
发明内容
本发明的任务是提出一种设备，其可以利用很小的技术耗费制造，并且尤其是适用于处理具有厚度小于5μm的膜芯片。
本发明的任务也在于提供一种方法，为了执行该方法需要比较小的耗费，并且该方法尤其是适用于处理具有厚度小于5μm的膜芯片。
根据本发明，提出一种用于从晶片的载体中分离微芯片并且将微芯片施装到基底上的方法，其中，微芯片在载体的留空部内通过多个保持接片与载体连接，该方法具有如下方法步骤：
·将晶片布置在刚性的底座上，
·将处理仪器的尖部布置在微芯片上方，
·使尖部向下朝微芯片运动，其中，在将尖部靠置到微芯片上期间，剪切力和/或弯曲力作用到保持接片上并且使保持接片断裂，从而使微芯片与载体分开，其中，
在将尖部靠置在微芯片上期间，发起接触吸附过程，从而使与载体分开的微芯片通过附着力保持在尖部上，向基底运输并且将其放在基底上。
在根据本发明的方法中，可以将电压施加到尖部上，由此产生支持接触吸附过程的静电力。
在根据本发明的方法中，在将微芯片靠置在基底上时，发起另外的接触吸附过程，其中，所导致的在基底与微芯片之间的附着力大于在尖部与微芯片之间的附着力，从而在尖部从基底升起后，微芯片通过附着力贴附在基底上。
其中，可以将电压施加到基底上，由此产生支持另外的接触吸附过程的静电力。
在根据本发明的方法中，微芯片从其中心点开始相对地靠置到尖部上。
在根据本发明的方法中，产生激光感应的金属沉积，激光感应的金属沉积在贴附在基底上的微芯片的边缘处形成金属隆起部，由此使微芯片持久地与基底连接。
本发明还涉及一种用于从晶片的载体中分离微芯片的设备，该设备包括用于安置晶片的底座和具有尖部的处理仪器，尖部能相对于微芯片水平地定位，并且能竖直地下降和上升，其中，尖部的自由端部至少在用来使尖部贴靠在微芯片上的接触面上具有如下表面质量，表面质量适用于在微芯片与尖部之间导致大于微芯片的重力的附着力。
根据本发明，尖部的自由端部至少在接触面上是球形的，从而使微芯片从其中心开始均匀地靠置到尖部上。
根据本发明，尖部的自由端部构造为球。
根据本发明，该设备是具有用作处理仪器的定位装置以及用作底座的测量台的坐标测量仪器，其中，在定位装置上存在包含尖部的触觉测量传感器。
附图说明
本发明随后借助实施例参考附图详细阐述。其中：
图1示意性地示出具有微芯片的晶片；
图2示出相对设备定位的晶片；以及
图3a至图3g示出用于阐述方法流程的图示。
具体实施方式
该设备用于从晶片1中取出尤其是具有膜芯片的尺寸的微芯片2，其中，晶片1由具有留空部1.2的载体1.1形成，在留空部中，通过保持接片3分别保持其中一个微芯片2。这种晶片1示意性地在图1中示出。微芯片2分别具有非常小的尺寸，例如3μm×100μm×250μm，并且因此尤其是具有非常小的厚度。通常，微芯片2的周向棱边2.1的常见形状是矩形。另外的周向形状，例如圆形或三角形是可想到的，其中，针对根据本发明的方法有利的是，保持接片3以与微芯片2的中心点相同的间距接合在该微芯片上并且围绕周向棱边2.1均匀地分布，优选地布置在可能通过周向棱边2.1形成的拐角上。保持接片3可以是与载体1.1和微芯片2一体式连接的连接接片。保持接片也可以是单独的元件，其优选通过材料锁合的连接一方面与载体1.1连接，另一方面与微芯片2连接。保持接片3优选地具有预定断裂部位。
如图2所示的那样，用于安置晶片1的底座4和具有尖部5.1的处理仪器5属于该设备，该尖部能相对于微芯片2水平地定位并且能竖直地下降和上升。
在自由端部5.1.1上，尖部5.1至少在通过其使尖部5.1的表面贴靠在微芯片2上的接触面上具有如下表面质量，该表面质量被设计成用于在微芯片2和尖部5.1之间导致附着力。
因为尖部5.1上的接触面和微芯片2之间的附着力由接触面的表面质量和微芯片2的表面质量来确定，所以两者可以相互协调地制造，以便在这两者之间形成的边界面中产生相应的附着力。也就是说，微芯片2的表面质量也可以通过其表面粗糙度或表面结构调整，其前提是由此微芯片的功能没有受到损害。
有利地，尖部5.1的自由端部5.1.1至少在接触面的区域中球形地构造，从而在尖部下降到微芯片2上期间，微芯片2从其中心点MP开始均匀地靠置到尖部5.1上。
优选地，尖部5.1的自由端部5.1.1构造为球，其例如由红宝石、蓝宝石或可以实现非常高的表面质量的类似材料构成。
从晶片1中取出微芯片2(参见图3a)需要尖部5.1在微芯片2上方的非常准确的定位。一方面是为了可以将微芯片2限定地配属给尖部5.1并且为了可以将微芯片2同样限定地又下放在基底6上，并且另一方面是为了限定地将剪切力或弯曲力引入到保持接片3中。这种所需要的定位准确性可以利用坐标测量仪器实现。坐标测量仪器原则上用于测定物体的几何量，其中，可以使用接触式传感器(触觉)和非接触式传感器。
为了将微芯片2非常准确地定位在基底6上重要的是，微芯片2在处理期间，也就是在首先与尖部5.1的接触开始时直到与尖部5.1脱开都总是具有相对尖部5.1的限定的相对位置。也就是说，微芯片2的中心点MP相对于尖部5.1的中心轴线A的相对位置和微芯片2在尖部5.1上的转动位置必须保持不变。关键时刻在此是在从载体1.1中取出微芯片2时。通过保持接片3的布置和将尖部5.1限定地放置到微芯片2上，应有相同的剪切力和弯曲力作用到保持接片3上，从而保持接片3同时断裂。如果保持接片3不是刚好同时断裂，那么为此可能导致的是，最终被取出的微芯片2以相对于其相对尖部5.1的原始的相对位被移动且被扭转的方式贴附在该尖部上。
为了在此消除这一情况，有利地在制造微芯片2(其在从晶片1中分离出来之前通过一体式的保持接片3与晶片1的载体1.1连接)时，微芯片2的周向棱边2.1至少部分地以如下方式实施，即，微芯片2和载体1.1相互啮合地布置。如果从以下出发：周向棱边2.1通过保持接片3划分为多个周向棱边区段，那么有利地在每个周向棱边区段上分别存在至少一个嵌入晶片1或载体1.1中的凸出部或被晶片1或载体1.1嵌入其中的凹部。微芯片在由晶片撑开的平面内的移动于是被限制为凸出部或凹部的间距。扭转受到如下转动角度的限制，其通过近似相应于该间距的弧度来确定。
除了使用尖部5.1以外(微芯片2通过附着力被保持在该尖部上)，本发明的主要的思想在于将坐标测量仪器用作设备。在此，坐标测量仪器的定位装置是处理仪器5，并且测量台是底座4，其中，在定位装置上存在触觉测量头，其包含尖部5.1。
坐标测量仪器的共同之处在于，测量头可以水平地沿笛卡尔坐标系的y-x方向相对于测量台移行。至少在具有触觉测量头的坐标测量仪器中，触觉测量头也可以相对于测量台竖直地调节。提出的是，以非典型的方式使用这种坐标测量仪器，以便因此从晶片1中取出微芯片2，微芯片被向基底6运输(该基底和晶片1同时安放在测量台上)，并且被下放在那里。
根据本发明的方法的流程随后借助图3a至图3g阐述。为了执行该方法，晶片1布置在水平取向的刚性的底座4上，该晶片在载体1.1的留空部1.2内通过多个保持接片3与载体1.1连接。
随后，处理仪器5的有利地具有球形表面的尖部5.1在微芯片2上方水平地非常准确地定位，从而当尖部5.1竖直下降时(图3a)，尖部5.1的中心轴线A(通过该中心轴线限定尖部5.1的定位)碰到微芯片2的几何的中心点MP。
在尖部5.1进一步下降时，在尖部5.1靠置到微芯片2上且保持接片3被加载以剪切力和/或弯曲力而直到保持接片断裂期间，该尖部沉入到留空部1.2中，从而微芯片2与载体1.1分开(图3b)。
在尖部5.1靠置到微芯片2上期间，发起接触吸附过程(Ansprengprozess)，从而与载体1.1分开的微芯片2通过附着力保持在尖部5.1上。
微芯片2随后借助处理仪器5保持在尖部5.1上，被向基底6运输并且被下放在那里。在此，尖部5.1竖直地升高，水平地移行并且错开地定位在基底6上方的地点处，在那里，微芯片2竖直地下降并且被下放在基底6上(图3c+图3d)。在下放时，微芯片2靠置在基底6上，其中有利地，发起了另外的接触吸附过程。在此所导致的在基底6和微芯片2之间的附着力大于尖部5.1和微芯片2之间的附着力，从而在尖部5.1从基底6升起后，微芯片2通过附着力贴附在基底6上(图3e+图3f)。
在尖部5.1上暂时的接触吸附(Ansprengen)以及基底6上持久的接触吸附可以通过由施加电压导致的静电力来支持。
有利地，尖部5.1可以在朝基底6的路径上定位在显微镜上方，以便例如检查微芯片2的受污染情况或者验证尖部5.1上的准确位置。
尤其是当微芯片是膜芯片时，在基底6的足够光滑的表面的情况下可以部分放弃或完全放弃作为连接剂的粘合剂。
在没有粘合剂的情况下将微芯片2直接固定在基底6上使形成的连接尤其是适用于紫外线范围内的应用。为了提供安全的持久的连接，有利地可以产生激光感应的金属沉积，例如Cr、Mo，其在贴附在基底6上的微芯片2的边缘处形成金属隆起部7，因此，微芯片2持久地与基底6连接。利用激光感应的金属沉积也可以在需要时建立微芯片和基底之间的电接触。
根据本发明的方法尤其是适用于从晶片中分离出来迄今为止不能够以这样微小尺寸被制造的膜芯片，这是因为不存在用于取出和处理该尺寸的微芯片的适当的方法。
附图标记列表
1 晶片
1.1 载体
1.2 留空部
2 微芯片
2.1 周向棱边
3 保持接片
4 底座
5 处理仪器
5.1 尖部
5.1.1 自由端部
6 基底
7 金属隆起部
A 中心轴线
MP 中心点

Claims (11)

1.用于从晶片(1)的载体(1.1)中分离微芯片(2)并且将所述微芯片(2)施装到基底(6)上的方法，其中，所述微芯片(2)在所述载体(1.1)的留空部(1.2)内通过多个保持接片(3)与所述载体(1.1)连接，所述方法具有如下方法步骤：
·将所述晶片(1)布置在刚性的底座(4)上，
·将处理仪器(5)的尖部(5.1)布置在所述微芯片(2)上方，
·使所述尖部(5.1)向下朝所述微芯片(2)运动，其中，在将所述尖部(5.1)靠置到所述微芯片(2)上期间，剪切力和/或弯曲力作用到所述保持接片(3)上并且使所述保持接片断裂，从而使所述微芯片(2)与所述载体(1.1)分开，其特征在于，
在将所述尖部(5.1)靠置在所述微芯片(2)上期间，发起接触吸附过程，从而使与载体(1.1)分开的微芯片(2)通过附着力保持在所述尖部(5.1)上，向基底(6)运输并且将其放在所述基底(6)上。
2.根据权利要求1所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)并且将所述微芯片(2)施装到基底(6)上的方法，其特征在于，
将电压施加到所述尖部(5.1)上，由此产生支持所述接触吸附过程的静电力。
3.根据权利要求1或2所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)并且将所述微芯片(2)施装到基底(6)上的方法，其特征在于，
在将所述微芯片(2)靠置在所述基底(6)上时，发起另外的接触吸附过程，其中，所导致的在所述基底(6)与所述微芯片(2)之间的附着力大于在所述尖部(5.1)与所述微芯片(2)之间的附着力，从而在所述尖部(5.1)从所述基底(6)升起后，所述微芯片(2)通过附着力贴附在所述基底(6)上。
4.根据权利要求3所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)并且将所述微芯片(2)施装到基底(6)上的方法，其特征在于，
将电压施加到所述基底(6)上，由此产生支持所述另外的接触吸附过程的静电力。
5.根据权利要求1所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)并且将所述微芯片(2)施装到基底(6)上的方法，其特征在于，
所述微芯片(2)从其中心点开始相对地靠置到尖部(5.1)上。
6.根据权利要求3所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)并且将所述微芯片(2)施装到基底(6)上的方法，其特征在于，
产生激光感应的金属沉积，所述激光感应的金属沉积在贴附在所述基底(6)上的微芯片(2)的边缘处形成金属隆起部(7)，由此使所述微芯片(2)持久地与所述基底(6)连接。
7.根据权利要求4所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)并且将所述微芯片(2)施装到基底(6)上的方法，其特征在于，
产生激光感应的金属沉积，所述激光感应的金属沉积在贴附在所述基底(6)上的微芯片(2)的边缘处形成金属隆起部(7)，由此使所述微芯片(2)持久地与所述基底(6)连接。
8.用于从晶片(1)的载体(1.1)中分离微芯片(2)的设备，所述设备包括用于安置所述晶片(1)的底座(4)和具有尖部(5.1)的处理仪器(5)，所述尖部能相对于微芯片(2)水平地定位，并且能竖直地下降和上升，其特征在于，
所述尖部(5.1)的自由端部(5.1.1)至少在用来使所述尖部贴靠在所述微芯片(2)上的接触面上具有如下表面质量，所述表面质量适用于在所述微芯片(2)与所述尖部(5.1)之间导致大于所述微芯片(2)的重力的附着力。
9.根据权利要求8所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)的设备，其特征在于，
所述尖部(5.1)的自由端部(5.1.1)至少在接触面上是球形的，从而使所述微芯片(2)从其中心开始均匀地靠置到所述尖部(5.1)上。
10.根据权利要求9所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)的设备，其特征在于，
所述尖部(5.1)的自由端部(5.1.1)构造为球。
11.根据权利要求8所述的用于从晶片(1)的载体(1.1)中分离微芯片(2)的设备，其特征在于，
所述设备是具有用作处理仪器(5)的定位装置以及用作底座(4)的测量台的坐标测量仪器，其中，在所述定位装置上存在包含所述尖部(5.1)的触觉测量传感器。
CN201780000791.XA 2016-01-29 2017-01-23 用于从晶片中取出微芯片并且将微芯片施装到基底上的方法和设备 Active CN107251212B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016001322.2 2016-01-29
DE102016001322 2016-01-29
PCT/DE2017/100035 WO2017129171A1 (de) 2016-01-29 2017-01-23 Verfahren und vorrichtung zum herauslösen eines mikro-chips aus einem wafer und aufbringen des mikro-chips auf ein substrat

Publications (2)

Publication Number Publication Date
CN107251212A CN107251212A (zh) 2017-10-13
CN107251212B true CN107251212B (zh) 2020-08-18

Family

ID=58158737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000791.XA Active CN107251212B (zh) 2016-01-29 2017-01-23 用于从晶片中取出微芯片并且将微芯片施装到基底上的方法和设备

Country Status (6)

Country Link
US (1) US10497589B2 (zh)
EP (1) EP3234992B1 (zh)
JP (1) JP6301565B1 (zh)
KR (1) KR101939013B1 (zh)
CN (1) CN107251212B (zh)
WO (1) WO2017129171A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110214369A (zh) * 2017-03-02 2019-09-06 Ev 集团 E·索尔纳有限责任公司 用于键合芯片的方法和装置
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
DE102021203570A1 (de) 2021-04-12 2022-10-13 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zum Ansprengen von Bauteilen
KR20240130421A (ko) 2023-02-22 2024-08-29 인펠 주식회사 마이크로 소자의 분리 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040118515A1 (en) * 2002-12-18 2004-06-24 Industrial Technology Research Institute Separation method for object and glue membrane
JP2005322815A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
US20070069340A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Pickup device and pickup method
CN101558485A (zh) * 2006-12-11 2009-10-14 罗伯特·博世有限公司 用于元件尤其是电子元件的操纵工具
CN102484100A (zh) * 2009-09-18 2012-05-30 Ev集团E·索尔纳有限责任公司 在晶片上接合芯片的方法
CN104465483A (zh) * 2013-09-23 2015-03-25 日本电产理德股份有限公司 接触装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3707760A (en) * 1971-05-19 1973-01-02 Sieburg Ind Inc Method and device for article working such as fracturing of semiconductor slices and separating semiconductor chips
US3911568A (en) * 1974-11-18 1975-10-14 Gen Motors Corp Method and apparatus for bonding miniature semiconductor pill-type components to a circuit board
US4283839A (en) * 1978-07-26 1981-08-18 Western Electric Co., Inc. Method of bonding semiconductor devices to carrier tapes
JPS6038825A (ja) * 1983-08-11 1985-02-28 Sumitomo Metal Mining Co Ltd テ−プ貼着装置
US4756080A (en) * 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JP3132269B2 (ja) * 1993-11-17 2001-02-05 松下電器産業株式会社 アウターリードボンディング装置
JP3498877B2 (ja) * 1995-12-05 2004-02-23 株式会社東芝 半導体製造装置および半導体装置の製造方法
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
JPH11111645A (ja) * 1997-10-01 1999-04-23 Nec Corp 半導体ウェハのチップ分離方法
US6205745B1 (en) * 1998-05-27 2001-03-27 Lucent Technologies Inc. High speed flip-chip dispensing
US6146912A (en) * 1999-05-11 2000-11-14 Trw Inc. Method for parallel alignment of a chip to substrate
US6283693B1 (en) * 1999-11-12 2001-09-04 General Semiconductor, Inc. Method and apparatus for semiconductor chip handling
KR100773170B1 (ko) * 2000-09-12 2007-11-02 언액시스 인터내셔널 트레이딩 엘티디 반도체 칩을 장착하는 방법 및 장치
SG97164A1 (en) * 2000-09-21 2003-07-18 Micron Technology Inc Individual selective rework of defective bga solder balls
US6811072B2 (en) * 2001-01-09 2004-11-02 International Business Machines Corporation Known good die removal method and apparatus
JP4266106B2 (ja) * 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
US6608370B1 (en) * 2002-01-28 2003-08-19 Motorola, Inc. Semiconductor wafer having a thin die and tethers and methods of making the same
US6772509B2 (en) * 2002-01-28 2004-08-10 Motorola, Inc. Method of separating and handling a thin semiconductor die on a wafer
US20030218390A1 (en) * 2002-05-22 2003-11-27 Story Huang Voice-coil motor for picking up chips
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
US7127805B2 (en) * 2002-11-20 2006-10-31 Intel Corporation Electronic device carrier and manufacturing tape
JP2005064172A (ja) * 2003-08-11 2005-03-10 Shinkawa Ltd ダイピックアップ方法及びダイピックアップ治具
US6942137B2 (en) * 2003-10-16 2005-09-13 International Business Machines Corporation Die removal method and apparatus
US20060137828A1 (en) * 2004-05-31 2006-06-29 Kabushiki Kaisha Shinkawa Die pickup apparatus
CH697213A5 (de) * 2004-05-19 2008-06-25 Alphasem Ag Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils.
JP2006108280A (ja) * 2004-10-04 2006-04-20 Matsushita Electric Ind Co Ltd 電子部品ピックアップ方法および電子部品搭載方法ならびに電子部品搭載装置
JP2006108281A (ja) * 2004-10-04 2006-04-20 Matsushita Electric Ind Co Ltd 電子部品ピックアップ方法および電子部品搭載方法ならびに電子部品搭載装置
US7611322B2 (en) * 2004-11-18 2009-11-03 Intevac, Inc. Processing thin wafers
JP4765536B2 (ja) * 2005-10-14 2011-09-07 パナソニック株式会社 チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法
JP2007281343A (ja) * 2006-04-11 2007-10-25 Disco Abrasive Syst Ltd ウェーハ支持方法及びウェーハ支持装置
JP4693805B2 (ja) * 2007-03-16 2011-06-01 株式会社東芝 半導体装置の製造装置及び製造方法
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
US7771560B2 (en) * 2007-09-28 2010-08-10 International Business Machines Corporation Methods to prevent ECC (edge chipping and cracking) damage during die picking process
US20090109595A1 (en) * 2007-10-31 2009-04-30 Sokudo Co., Ltd. Method and system for performing electrostatic chuck clamping in track lithography tools
US7836583B2 (en) * 2007-12-28 2010-11-23 Hitachi Global Storage Technologies, Netherlands, B.V. Integrated circuit dismounter
JP4816654B2 (ja) * 2008-02-06 2011-11-16 パナソニック株式会社 チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
US8801352B2 (en) * 2011-08-11 2014-08-12 International Business Machines Corporation Pick and place tape release for thin semiconductor dies
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
DE102012013370B4 (de) * 2012-07-04 2017-11-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Montagevorrichtung und Verfahren zum Fixieren einer Nadel in einem Nadelhalter einer Ausstoßvorrichtung zum Abheben eines Chips von einem Trägermaterial
CN205159286U (zh) * 2012-12-31 2016-04-13 菲力尔系统公司 用于微辐射热计真空封装组件的晶片级封装的装置
JP6211884B2 (ja) * 2013-10-10 2017-10-11 株式会社ディスコ ウェーハの加工方法
KR101532618B1 (ko) * 2013-10-30 2015-07-09 하나 마이크론(주) 전자 부품의 제조 방법
KR101596461B1 (ko) * 2014-04-01 2016-02-23 주식회사 프로텍 칩 디테칭 장치 및 칩 디테칭 방법
US9318475B2 (en) * 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
DE102015100512A1 (de) * 2015-01-14 2016-07-14 Infineon Technologies Austria Ag Versprödungsvorrichtung, Aufnahmesystem und Verfahren zum Aufnehmen von Chips
US10998219B2 (en) * 2016-06-13 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer support device and method for removing lift pin therefrom
US9966292B2 (en) * 2016-07-12 2018-05-08 Globalfoundries Inc. Centering fixture for electrostatic chuck system
US10879094B2 (en) * 2016-11-23 2020-12-29 Applied Materials, Inc. Electrostatic chucking force measurement tool for process chamber carriers
JP2018129324A (ja) * 2017-02-06 2018-08-16 株式会社東芝 ピックアップ装置
JP6851270B2 (ja) * 2017-06-16 2021-03-31 東京エレクトロン株式会社 静電吸着方法
JP6994852B2 (ja) * 2017-06-30 2022-01-14 株式会社ディスコ レーザー加工装置及びレーザー加工方法
KR102609560B1 (ko) * 2017-09-08 2023-12-04 삼성전자주식회사 반도체 제조 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040118515A1 (en) * 2002-12-18 2004-06-24 Industrial Technology Research Institute Separation method for object and glue membrane
JP2005322815A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
US20070069340A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Pickup device and pickup method
CN101558485A (zh) * 2006-12-11 2009-10-14 罗伯特·博世有限公司 用于元件尤其是电子元件的操纵工具
CN102484100A (zh) * 2009-09-18 2012-05-30 Ev集团E·索尔纳有限责任公司 在晶片上接合芯片的方法
CN104465483A (zh) * 2013-09-23 2015-03-25 日本电产理德股份有限公司 接触装置

Also Published As

Publication number Publication date
EP3234992A1 (de) 2017-10-25
JP2018515905A (ja) 2018-06-14
EP3234992B1 (de) 2018-09-26
WO2017129171A1 (de) 2017-08-03
CN107251212A (zh) 2017-10-13
US10497589B2 (en) 2019-12-03
KR20170132731A (ko) 2017-12-04
US20190122908A1 (en) 2019-04-25
JP6301565B1 (ja) 2018-03-28
KR101939013B1 (ko) 2019-01-15

Similar Documents

Publication Publication Date Title
CN107251212B (zh) 用于从晶片中取出微芯片并且将微芯片施装到基底上的方法和设备
JP3386126B2 (ja) 回路ダイスをウエーハから分離するための方法および装置
US8857805B2 (en) Method, apparatus for holding and treatment of a substrate
JP4794624B2 (ja) プローブカードの製造方法及び製造装置
US9390956B2 (en) Method for the temporary connection of a product substrate to a carrier substrate
JP5390486B2 (ja) 電子コンポーネントの後処理システム
KR20020031044A (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법
CN110289227B (zh) 芯片贴装装置及半导体器件的制造方法
TWI354325B (zh)
WO2018008066A1 (ja) 転写方法および実装方法
US7811849B2 (en) Placing a MEMS part on an application platform using a guide mask
JP2014022395A (ja) 半導体パッケージ用透明基板および半導体パッケージの製造方法
US7505118B2 (en) Wafer carrier
US11545474B2 (en) Method and system for transferring alignment marks between substrate systems
JP4875263B2 (ja) ダイボンディング方法
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same
US10811298B2 (en) Patterned carrier wafers and methods of making and using the same
JP2017139365A (ja) 半導体パッケージの製造方法
CN108713264B (zh) 集成电光模块装配件
KR20060094189A (ko) 웨이퍼 정렬장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant