CN107221545A - 三维电阻式存储器及其制造方法 - Google Patents

三维电阻式存储器及其制造方法 Download PDF

Info

Publication number
CN107221545A
CN107221545A CN201610983450.6A CN201610983450A CN107221545A CN 107221545 A CN107221545 A CN 107221545A CN 201610983450 A CN201610983450 A CN 201610983450A CN 107221545 A CN107221545 A CN 107221545A
Authority
CN
China
Prior art keywords
substrate
resistance formula
formula memory
dimensional resistance
stacked structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610983450.6A
Other languages
English (en)
Other versions
CN107221545B (zh
Inventor
陈达
何家骅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN107221545A publication Critical patent/CN107221545A/zh
Application granted granted Critical
Publication of CN107221545B publication Critical patent/CN107221545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种三维电阻式存储器及其制造方法。三维电阻式存储器包括通道柱、第一栅极柱、第一栅极介电层、第一与第二堆叠结构、可变电阻柱以及电极柱。通道柱配置在基底上。第一栅极柱配置在通道柱的第一侧的基底上。第一栅极介电层配置于通道柱与第一栅极柱之间。第一与第二堆叠结构分别配置于通道柱的彼此相对的第二与第三侧的基底上。第一与第二堆叠结构各自包括交互堆叠的多个导体材料层与多个绝缘材料层。可变电阻柱配置于第一堆叠结构的与通道柱相对的一侧的基底上。电极柱配置于基底上，且位于可变电阻柱的内部。本申请可通过对位于不同层的晶体管单元进行个别控制来抑制潜泄漏电，进而避免未选择的存储器单元意外地重置或设定。

Description

三维电阻式存储器及其制造方法
技术领域
本发明涉及一种电阻式存储器及其制造方法，且尤其涉及一种三维电阻式存储器及其制造方法。
背景技术
电阻式随机存取存储器(resistive random access memory，RRAM)属于非易失性存储器的一种。因电阻式随机存取存储器具有结构简单、操作电压低、操作时间快速、可多比特存储、成本低、耐久性佳等优点，故目前被广泛地研究中。电阻式随机存取存储器常用的基本结构是以一个晶体管加上一个电阻(1T1R)或一个二极管加上一个电阻(1D1R)所组成。通过改变外加偏压的方式改变电阻的电阻值，使元件处于高电阻态(High resistancestate)或低电阻态(Low resistance state)，并借此判读数字信号的0或1。
三维非易失性存储器使存储器中单位面积的储存比特增加。交叉点阵列存储器(Cross Point Array Memory)是一种常见的三维非易失性存储器。然而，在具有多层结构的交叉点阵列存储器的制造方法中，在形成每一层的元件时皆需要进行图案化制程，因此制程步骤较为繁杂且昂贵。此外，交叉点阵列存储器具有潜泄漏电(sneak current)的问题，其将会意外地造成未选择的存储器单元重置(RESET)或设定(SET)，导致可靠度下降。
发明内容
有鉴于此，本发明提供一种三维电阻式存储器及其制造方法，其所制作的三维电阻式存储器具有彼此相连的晶体管元件与存储器元件。
本发明的一实施例提供一种三维电阻式存储器。三维电阻式存储器包括通道柱、第一栅极柱、第一栅极介电层、第一堆叠结构、第二堆叠结构、可变电阻柱以及电极柱。通道柱配置在基底上。第一栅极柱配置在通道柱的第一侧的基底上。第一栅极介电层配置于通道柱与第一栅极柱之间。第一堆叠结构与第二堆叠结构分别配置于通道柱的彼此相对的第二侧与第三侧的基底上，其中第一堆叠结构与第二堆叠结构各自包括交互堆叠的多个导体材料层与多个绝缘材料层。可变电阻柱配置于第一堆叠结构的与通道柱相对的一侧的基底上。电极柱配置于基底上，且位于可变电阻柱的内部。
依照本发明的一实施例所述，在上述三维电阻式存储器中，导体材料层的材料包括氮化钛或氮化钽。
依照本发明的一实施例所述，在上述三维电阻式存储器中，电极柱由外部往内部依序包括离子交换层、阻障层与电极层。
依照本发明的一实施例所述，在上述三维电阻式存储器中，还包括绝缘柱，其配置于基底上，且位于通道柱的内部。
依照本发明的一实施例所述，在上述三维电阻式存储器中，第一堆叠结构的与可变电阻柱连接的侧壁具有多个凹槽，且多个凹槽中的一者位于相邻两个导体材料层之间或相邻两个绝缘材料层之间。
依照本发明的一实施例所述，在上述三维电阻式存储器中，还包括第二栅极柱以及第二栅极介电层。第二栅极柱配置在通道柱的与第一侧相对的第四侧的基底上。第二栅极介电层配置于通道柱与第二栅极柱之间。
依照本发明的一实施例所述，在上述三维电阻式存储器中，还包括位线以及字线。位线电性连接电极柱。字线电性连接第一栅极柱与第二栅极柱中至少一者。位线与字线中至少一者的延伸方向与第二堆叠结构的延伸方向交错。
本发明的另一实施例提供一种三维电阻式存储器。三维电阻式存储器包括堆叠结构、第一栅极柱、第一栅极介电层、可变电阻柱以及电极柱。堆叠结构配置于基底上且具有彼此垂直的线部与突出部。堆叠结构包括交互堆叠的多个导体材料层与多个绝缘材料层。第一栅极柱配置在突出部的第一侧的基底上。第一栅极介电层配置于突出部与第一栅极柱之间。可变电阻柱配置于突出部的与线部相对的一侧的基底上。电极柱配置于基底上，且位于可变电阻柱的内部。
本发明提供一种三维电阻式存储器的制造方法，包括下列步骤。于基底上形成堆叠结构，其中堆叠结构包括交互堆叠的多个导体材料层与多个绝缘材料层。移除部分堆叠结构以暴露出基底，且形成彼此相连的第一堆叠部以及第二堆叠部。第一堆叠部的延伸方向与第二堆叠部的延伸方向互相垂直。于基底上形成第一绝缘层，第一绝缘层位于第一堆叠部以及第二堆叠部的侧边。移除部分第一绝缘层而暴露出基底且形成第一开孔。第一开孔位于第二堆叠部的一侧且通过第一绝缘层与第二堆叠部分隔开。于第一开孔中形成第一栅极材料层。移除部分第一绝缘层而形成第二开孔，其中第二堆叠部位于第一堆叠部与第二开孔之间。于第二开孔的侧壁上依序形成可变电阻层与电极材料层。
依照本发明的一实施例所述，在上述三维电阻式存储器的制造方法中，于基底上形成第一绝缘层之后且于形成第一开孔之前还包括移除部分第二堆叠部而形成第三开孔以及第三堆叠部，其中第三开孔位于第一堆叠部以及第三堆叠部之间。于第三开孔中形成通道材料层。
依照本发明的一实施例所述，在上述三维电阻式存储器的制造方法中，于第三开孔中形成通道材料层之后，还包括于通道材料层的内部形成第二绝缘层。
基于上述，于本发明的三维电阻式存储器中，晶体管元件与存储器元件彼此相连，其中晶体管元件包含位于不同层的晶体管单元，且存储器元件中与各层的晶体管单元邻近的部分作为一个存储器单元。因此，在对三维电阻式存储器进行操作时可通过对位于不同层的晶体管单元进行个别控制来抑制潜泄漏电，进而避免未选择的存储器单元意外地重置或设定。此外，形成上述三维电阻式存储器的方法简单，位于不同层的晶体管单元所共用的栅极柱(例如，栅极材料层)可在单一制程步骤中形成，因此可减少制程步骤，节省制造成本。
在本发明的一实施例中，位于不同层的晶体管单元所共用的栅极柱(例如，栅极材料层)以及通道柱(例如，通道材料层)均可在单一制程步骤中形成，故可进一步减少制程步骤及节省制造成本。
在另一实施例中，可不形成通道柱而使堆叠结构中的导体材料层的一部分作为晶体管元件的通道。此时，导体材料层使用例如是氮化镓的高载子迁移率的材料，故可进一步提升晶体管元件的操作速度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图5A是依据第一实施例示出的三维电阻式存储器的制造方法的俯视图，其中图1B是依据图1A中的I-I’剖面所示出的剖面示意图，图5B是依据图5A中的II-II’剖面所示出的剖面示意图。
图6是第一实施例的三维电阻式存储器的立体示意图。
图7A是第二实施例的三维电阻式存储器的可变电阻柱与电极柱的剖面示意图。
图7B是第三实施例的三维电阻式存储器的可变电阻柱与电极柱的剖面示意图。
图8至图12分别是第四实施例至第八实施例的三维电阻式存储器的立体示意图。
具体实施方式
图1A至图5A是依据第一实施例示出的三维电阻式存储器的制造方法的俯视图，其中图1B是依据图1A中的I-I’剖面所示出的剖面示意图，图5B是依据图5A中的II-II’剖面所示出的剖面示意图。
请参照图1A与图1B，于基底100上形成堆叠结构102。在一实施例中，基底100例如是半导体基底，例如含硅基底。在另一实施例中，基底100例如是介电基底。堆叠结构102包括交互堆叠的多个导体材料层102a与多个绝缘材料层102b。导体材料层102a的材料例如是氮化钛或氮化钽。绝缘材料层102b的材料例如是氧化硅。堆叠结构102的形成方式例如是以化学气相沉积法交替地形成导体材料层102a与绝缘材料层102b。在本实施例中，虽以两层导体材料层102a与两层绝缘材料层102b为例进行说明，但本发明对导体材料层102a与绝缘材料层102b的数量并不做任何限制。此外，在本实施例的堆叠结构102中最底层为绝缘材料层102b而最顶层为导体材料层102a。然而，在其他实施例中也可以是最底层为导体材料层102a而最顶层为绝缘材料层102b，此时基底100为介电基底。
然后，请参照图2，移除部分堆叠结构102以暴露出基底100，且形成堆叠部104以及堆叠部106。移除部分堆叠结构102的方式例如是进行干式蚀刻制程。堆叠部104的延伸方向与堆叠部106的延伸方向互相垂直。接着，于暴露出的基底100上形成绝缘层108，且绝缘层108位于堆叠部104以及堆叠部106的侧边。绝缘层108的材料例如为氧化硅，且绝缘层108的形成方式例如是进行化学气相沉积制程。
接着，请参照图3，移除部分堆叠部106而形成暴露出基底100的开孔110以及堆叠部112，其中开孔110位于堆叠部104以及堆叠结构112之间。移除部分堆叠部106的方式例如是进行干式蚀刻制程。然后，于开孔110中形成通道材料层114。通道材料层114的材料包括非晶硅、多晶硅或两者，可经掺杂或未掺杂，且形成通道材料层114的方法例如是进行化学气相沉积制程。在本实施例中，通道材料层114可填满开孔110。
而后，请参照图4，移除部分绝缘层108以形成暴露出基底100的开孔118。移除部分绝缘层108的方式例如是进行干式蚀刻制程。在此步骤中，移除位于通道材料层114的一侧的部分绝缘层108而形成开孔118，且所形成的开孔118不与通道材料层114连接。详细地说，开孔118是通过绝缘层108与通道材料层114分隔开或隔绝。接着，于开孔118中形成栅极材料层120。至此，完成了本实施例的晶体管元件200的制作。在本实施例的晶体管元件200，栅极材料层120作为栅极，通道材料层114作为通道区域，栅极材料层120与通道材料层114之间的绝缘层108作为栅极介电层。此外，在堆叠部104或堆叠结构112的邻近通道材料层114中的每一层的导体材料层102a可作为晶体管元件200的源极/漏极。
此外，晶体管元件200由位于不同层的个别晶体管单元所构成。每一个晶体管单元由堆叠部104中的一层的导体材料层102a、与其对应的堆叠部112中的相同层的导体材料层102a以及位于两者间的通道材料层114与栅极材料层120构成，且这些晶体管单元通过堆叠部104与堆叠部112中的绝缘材料层102b区隔。
在本实施例中，于开孔118中形成栅极材料层120之前，可选择性地进行激光退火制程。激光退火制程可为一种低热预算退火(low thermal budget annealing)，其可将热预算局限于通道材料层114中。此种低热预算退火可维持三维图案化结构的完整性(integrity)，且避免通道材料层114中的多晶硅与邻近介电材料发生掺混(mixing)。因此，通道材料层114中的多晶硅可均匀地生长为具有低缺陷与高迁移率的较大晶粒，进而使晶体管元件200具有低漏电与高开启电流(ON current)的优点。
在本实施例中，先形成通道材料层114而后形成栅极材料层120，可避免作为晶体管栅极的栅极材料层120在形成通道材料层114的过程中受损，进而提高晶体管元件200的可靠度。
接着，请参照图5A与图5B，移除堆叠部112的一侧的部分绝缘层108而形成开孔126，使堆叠部112位于通道材料层114与开孔126之间。移除部分绝缘层108的方式例如是进行干式蚀刻制程。接着，于开孔126的侧壁上依序形成可变电阻层128与电极材料层132。形成可变电阻层128与电极材料层132的方式例如是进行化学沉积制程或原子层沉积制程。在本实施例中，形成电极材料层132的步骤包括由开孔126的外部往内的方向依序形成离子交换层132a、阻障层132b以及电极层132c。在一实施例中，离子交换层132a可为氧交换层。离子交换层132a的材料例如是钛、铝或钽。阻障层132b的材料例如是氮氧化钛或氧化铝。电极层132c的材料例如是氮化钛或氮化钽。至此，完成本实施例的存储器元件300的制作。在本实施例的存储器元件300中，可变电阻层128作为可变电阻柱，而电极材料层132则作为电极柱。
在本实施例中，在移除部分绝缘层108而形成开孔126的步骤中，使用对导体材料层102a与绝缘材料层102b的蚀刻速率相近的蚀刻剂进行蚀刻，且通过调整蚀刻参数使得开孔126的侧壁为实质上垂直或呈平滑状。
之后，请参照图6(为清楚说明，省略示出绝缘层108)，形成电性连接至电极材料层132的位线BL以及电性连接至栅极材料层120的字线WL，其中位线BL与字线WL的延伸方向与堆叠部104的延伸方向交错。至此，完成本实施例的三维电阻式存储器10制作。位线BL与字线WL的形成方法为本领域技术人员所熟知，于此不另行说明。
此外，在三维电阻式存储器10中，绝缘材料层102b具有厚度H，且堆叠部104与堆叠部112之间具有长度L(即，通道长度)。在本实施例中，厚度H例如是长度L的10倍以上，因此可避免在操作过程中位于不同层的晶体管单元间的互相干扰(crosstalk)，故可提高晶体管元件200的可靠度。具体地说，各层之间的距离(即，各绝缘材料层102b厚度H)够大而足以抑制各层之间的漏电现象。
在三维电阻式存储器10中，存储器元件300中与各层的晶体管单元邻近的部分作为一个存储器单元。因此，在对三维电阻式存储器10进行操作时可通过对位于不同层的晶体管单元进行个别控制来抑制潜泄漏电，进而避免未选择的存储器单元意外地重置或设定所造成的三维电阻式存储器10的可靠度下降问题。此外，本实施例中三维电阻式存储器10中位于不同层的晶体管单元所共用的栅极材料层120是在同一制程步骤中形成，且所共用的通道材料层114也是在同一制程步骤中形成。此以方式，与现有的制作交叉点阵列存储器的制程步骤相比，在本实施例的三维电阻式存储器10的制造方法中可用较少的制程步骤所形成。
图7A是第二实施例的三维电阻式存储器的可变电阻柱与电极柱的剖面示意图。
请参照图7A与图5B，第二实施例与第一实施例的差异在于：在第二实施例中，堆叠部112的与可变电阻层128连接的侧壁具有多个凹槽130a，且多个凹槽130a中的一者位于两个相邻的绝缘材料层102b之间。详细地说，第二实施例中，在移除部分绝缘层108而形成开孔126的步骤中同时于绝缘材料层102b之间形成凹槽130a。形成凹槽130a的方式例如是在形成开孔126时使用对导体材料层102a的蚀刻速率比对绝缘材料层102b的蚀刻速率高的蚀刻剂进行蚀刻。接着，在形成凹槽130a后，如图5B所述，于开孔126的侧壁上依序形成可变电阻层128与电极材料层132。在本实施例中，通过凹槽130a的设置可阻碍氧在离子交换层132a内延垂直方向的扩散或移动，进而避免垂直方向上不同存储器单元之间的互相干扰。
图7B是第三实施例的三维电阻式存储器的可变电阻柱与电极柱的剖面示意图。
请参照图7B，第三实施例与第二实施例的差异在于第三实施例中堆叠部112的与可变电阻层128连接的侧壁具有多个凹槽130b，且多个凹槽130b中的一者位于两个相邻的导体材料层102a之间。在本实施例中，移除部分绝缘层108而形成开孔126的步骤中，还包括同时于导体材料层102a之间形成多个凹槽130b。详细地说，形成多个凹槽130b的方法，是以使用对绝缘材料层102b的蚀刻速率比对导体材料层102a的蚀刻速率高的蚀刻剂进行蚀刻。相似于第二实施例的凹槽130a，第三实施例的凹槽130b的设置可避免垂直方向上不同存储器单元之间的互相干扰。
图8至图12分别是第四实施例至第八实施例的三维电阻式存储器的立体示意图。
请参照图8(为清楚说明，省略示出绝缘层108)，在第四实施例中，三维电阻式存储器20与三维电阻式存储器10的差异在于：在三维电阻式存储器20中，字线WL的延伸方向与堆叠部104的延伸方向为平行。
请参照图9(为清楚说明，省略示出绝缘层108)，在第五实施例中，三维电阻式存储器30与三维电阻式存储器10的差异在于：在三维电阻式存储器30中，位线BL的延伸方向与堆叠部104的延伸方向为平行。
请参照图10(为清楚说明，省略示出绝缘层108)，在第六实施例中，三维电阻式存储器40与三维电阻式存储器10的差异在于：三维电阻式存储器40中晶体管元件200的通道材料层114中具有绝缘层116。详细地说，在本实施例中，在如图3所述移除部分堆叠部106而形成暴露出基底100的开孔110以及堆叠部112的步骤之后，于开孔110的侧壁上形成通道材料层114，且通道材料层114未填满开孔110。接着，于开孔110中形成绝缘层116。绝缘层116的形成方式例如是进行化学气相沉积制程。
在本实施例中，通过设置绝缘层116于通道材料层114中，可使晶体管元件200的通道薄化。因此，当晶体管元件200为短通道元件时，可降低在短通道元件中特别严重的截止态漏电(OFF-state leakage)。
请参照图11(为清楚说明，省略示出绝缘层108)，在第七实施例中，三维电阻式存储器50与三维电阻式存储器10的差异如下：三维电阻式存储器50的晶体管元件400还包括除了第一栅极柱(例如，栅极材料层120)之外的第二栅极柱(例如，栅极材料层124)。第二栅极柱配置于通道柱(例如，通道材料层114)一侧的基底100上。在此实施例中，第一栅极柱(例如，栅极材料层120)以及第二栅极柱(例如，栅极材料层124)配置于栅极柱(栅极材料层120)的相对侧。详细地说，在本实施例中，如图4所述移除部分绝缘层108以形成开孔118的步骤中，同时在通道材料层114相对于开孔118的一侧形成开孔122，且开孔122通过绝缘层108与通道材料层114分隔开。接着于开孔122中形成栅极材料层124(即上述的第二栅极柱)。在本实施例中，由于晶体管元件400具有双栅极结构，可进一步避免短通道效应的问题。
请参照图12(为清楚说明，省略示出绝缘层108)，在第八实施例中，三维电阻式存储器60与三维电阻式存储器10的差异如下：在第八实施例中，由堆叠部106取代第一实施例中晶体管元件200的通道材料层114与堆叠部112。第八实施例的堆叠结构具有彼此垂直的线部(例如堆叠部104)与突出部(例如堆叠部106)。第八实施例的堆叠结构包括交互堆叠的多个导体材料层102a与多个绝缘材料层102b，且导体材料层102a的材料例如是氮化镓(GaN)或砷化铟镓(InGaAs)。
此外，三维电阻式存储器60还可通过金属层136及介层窗134电性连接至外部线路。金属层136位于堆叠部104的上方，且金属层136通过介层窗134与堆叠部104电性连接。
详细地说，在第八实施例中，可不进行如图3所描述的移除部分堆叠部106而形成暴露出基底100的开孔110以及堆叠部112的步骤。
如图12所示，在进行如图5A所描述的依序形成可变电组层128与电极材料层132之后，至此已形成本实施例的三维电阻式存储器60。之后在堆叠部104上形成层间绝缘层(未示出)，并图案化所述层间绝缘层而形成介层窗开口(未示出)，其暴露出部分堆叠部104。接着形成介层窗134于介层窗开口中，并且形成金属层136于介层窗134上，使金属层136与介层窗134电性连接。
在本实施例中，三维电阻式存储器60包括晶体管元件500与存储器元件600，其中晶体管元件500的栅极材料层120可作为栅极，栅极材料层120与堆叠部106之间的绝缘层108作为栅极介电层。此外，晶体管元件500中，堆叠部106中邻近栅极材料层120的每层导体材料层102a的一部分可作为通道，堆叠部106中远离堆叠部104的每层导体材料层102a的另一部分可作为漏极/源极(例如漏极)，且堆叠部104的每层导体材料层102a可作为漏极/源极(例如源极线)。
此外，在本实施例中，存储器元件600由堆叠部106中每层导体材料层102a中邻近可变电阻层128的一侧的部分、可变电阻层128与电极材料层132所组成。
在本实施例中，由于不同层的晶体管单元可通过绝缘材料层102b隔离，因此在对三维电阻式存储器60进行操作时可通过对位于不同层的晶体管单元进行个别控制来进一步抑制潜泄漏电，而避免未选择的存储器单元意外地重置或设定。此外，由于在本实施例中导体材料层102a所使用的材料例如是高载子迁移率的氮化镓(GaN)或砷化铟镓(InGaAs)，故可提高晶体管元件500的操作速度。再者，可通过形成金属层与介层窗，进而降低晶体管元件500与外部线路之间信号传输路径上的电阻。
综上所述，本发明所提出的三维电阻式存储器包含彼此相连的晶体管元件与存储器元件，其中晶体管元件包含位于不同层的晶体管单元，且存储器元件中与各层的晶体管单元邻近的部分作为一个存储器单元。因此，在对三维电阻式存储器进行操作时可通过对位于不同层的晶体管单元进行个别控制来抑制潜泄漏电，进而避免未选择的存储器单元意外地重置或设定。此外，不同层的晶体管单元通过绝缘材料层区隔，故可避免在操作过程中位于不同层的晶体管单元间的互相干扰。
本发明所提出的三维电阻式存储器的制造方法中，三维电阻式存储器的位于不同层的晶体管单元所共用的栅极柱(例如，栅极材料层)是在同一制程步骤中形成，故可减少制程步骤，节省制造成本。在本发明的一实施例中，位于不同层的晶体管单元所共用的栅极柱(例如，栅极材料层)以及通道柱(例如，通道材料层)均可在单一制程步骤中形成，故可进一步减少制程步骤及节省制造成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种三维电阻式存储器，其特征在于，所述三维电阻式存储器包括：
通道柱，配置在基底上；
第一栅极柱，配置在所述通道柱的第一侧的所述基底上；
第一栅极介电层，配置于所述通道柱与所述第一栅极柱之间；
第一堆叠结构与第二堆叠结构，分别配置于所述通道柱的彼此相对的第二侧与第三侧的所述基底上，所述第一堆叠结构与所述第二堆叠结构各自包括交互堆叠的多个导体材料层与多个绝缘材料层；
可变电阻柱，配置于所述第一堆叠结构的与所述通道柱相对的一侧的所述基底上；以及
电极柱，配置于所述基底上，且位于所述可变电阻柱的内部。
2.根据权利要求1所述的三维电阻式存储器，其特征在于，所述导体材料层的材料包括氮化钛或氮化钽。
3.根据权利要求1所述的三维电阻式存储器，其特征在于，所述电极柱由外部往内部包括离子交换层、阻障层与电极层。
4.根据权利要求1所述的三维电阻式存储器，其特征在于，所述三维电阻式存储器还包括绝缘柱，配置于所述基底上，且位于所述通道柱的内部。
5.根据权利要求1所述的三维电阻式存储器，其特征在于，所述第一堆叠结构的与所述可变电阻柱连接的侧壁具有多个凹槽，其中所述多个凹槽中的一者位于相邻两个所述导体材料层之间或相邻两个所述绝缘材料层之间。
6.根据权利要求1所述的三维电阻式存储器，其特征在于，所述三维电阻式存储器还包括：
位线；以及
字线，
其中所述位线电性连接所述电极柱，所述字线电性连接所述第一栅极柱，所述位线与所述字线中至少一者的延伸方向与所述第二堆叠结构的延伸方向交错。
7.根据权利要求1所述的三维电阻式存储器，其特征在于，所述三维电阻式存储器还包括：
第二栅极柱，配置在所述通道柱的与第一侧相对的第四侧的所述基底上；以及
第二栅极介电层，配置于所述通道柱与所述第二栅极柱之间。
8.一种三维电阻式存储器，其特征在于，所述三维电阻式存储器包括：
堆叠结构，配置于基底上且具有彼此垂直的线部与突出部，所述堆叠结构包括交互堆叠的多个导体材料层与多个绝缘材料层；
第一栅极柱，配置在所述突出部的第一侧的所述基底上；
第一栅极介电层，配置于所述突出部与所述第一栅极柱之间；
可变电阻柱，配置于所述突出部的与所述线部相对的一侧的所述基底上；以及
电极柱，配置于所述基底上，且位于所述可变电阻柱的内部。
9.一种三维电阻式存储器的制造方法，其特征在于，所述三维电阻式存储器的制造方法包括：
于基底上形成堆叠结构，所述堆叠结构包括交互堆叠的多个导体材料层与多个绝缘材料层；
移除部分所述堆叠结构以暴露出所述基底，且形成彼此相连的第一堆叠部以及第二堆叠部，其中所述第一堆叠部的延伸方向与所述第二堆叠部的延伸方向互相垂直；
于所述基底上形成第一绝缘层，所述第一绝缘层位于所述第一堆叠部以及所述第二堆叠部的侧边；
移除部分所述第一绝缘层而暴露出所述基底且形成第一开孔，所述第一开孔位于所述第二堆叠部的一侧且通过所述第一绝缘层与所述第二堆叠部分隔开；
于所述第一开孔中形成第一栅极材料层；
移除部分所述第一绝缘层而形成第二开孔，所述第二堆叠部位于所述第一堆叠部与所述第二开孔之间；以及
于所述第二开孔的侧壁上依序形成可变电阻层与电极材料层。
10.根据权利要求9所述的三维电阻式存储器的制造方法，其特征在于，于所述基底上形成所述第一绝缘层之后且于形成所述第一开孔之前还包括：
移除部分所述第二堆叠部而形成第三开孔以及第三堆叠部，其中所述第三开孔位于所述第一堆叠部以及所述第三堆叠部之间；以及
于所述第三开孔中形成通道材料层。
11.根据权利要求10所述的三维电阻式存储器的制造方法，其特征在于，于所述第三开孔中形成所述通道材料层之后，还包括于所述通道材料层的内部形成第二绝缘层。
CN201610983450.6A 2016-03-21 2016-11-09 三维电阻式存储器及其制造方法 Active CN107221545B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/075,215 2016-03-21
US15/075,215 US9859338B2 (en) 2016-03-21 2016-03-21 Three-dimensional resistive memory

Publications (2)

Publication Number Publication Date
CN107221545A true CN107221545A (zh) 2017-09-29
CN107221545B CN107221545B (zh) 2020-06-09

Family

ID=57286244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610983450.6A Active CN107221545B (zh) 2016-03-21 2016-11-09 三维电阻式存储器及其制造方法

Country Status (7)

Country Link
US (1) US9859338B2 (zh)
EP (1) EP3223314B1 (zh)
JP (1) JP6343040B2 (zh)
KR (1) KR101946021B1 (zh)
CN (1) CN107221545B (zh)
ES (1) ES2780248T3 (zh)
TW (1) TWI594470B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473963A (zh) * 2019-08-27 2019-11-19 华东师范大学 一种平面型柔性阻变存储器及制备方法
CN112185991A (zh) * 2019-07-03 2021-01-05 华邦电子股份有限公司 三维电阻式存储器及其形成方法
CN113097381A (zh) * 2019-12-23 2021-07-09 华邦电子股份有限公司 电阻式存储器装置及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985171B2 (en) 2018-09-26 2021-04-20 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
US11018151B2 (en) 2018-09-26 2021-05-25 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
KR102554712B1 (ko) * 2019-01-11 2023-07-14 삼성전자주식회사 반도체 소자
US10700090B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
US10700078B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
WO2020251637A1 (en) * 2019-06-13 2020-12-17 Western Digital Technologies, Inc Three-dimensional memory device including constricted current paths, and methods of manufacturing the same
KR102624201B1 (ko) 2019-09-06 2024-01-15 에스케이하이닉스 주식회사 저항 변화 메모리층을 구비하는 비휘발성 메모리 장치
KR102657759B1 (ko) * 2019-09-06 2024-04-17 에스케이하이닉스 주식회사 저항 변화 메모리층을 구비하는 비휘발성 메모리 장치
FR3105578B1 (fr) 2019-12-23 2021-12-24 Commissariat Energie Atomique Mémoire 3D et procédé de fabrication
FR3105579A1 (fr) 2019-12-23 2021-06-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif comprenant des transistors à grille enrobante et procédé de fabrication d’un tel dispositif
KR20210083125A (ko) 2019-12-26 2021-07-06 에스케이하이닉스 주식회사 저항 변화 구조물을 구비하는 비휘발성 메모리 장치
JP6908738B1 (ja) * 2020-01-06 2021-07-28 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
JP6985431B2 (ja) * 2020-01-06 2021-12-22 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
US11538862B2 (en) * 2020-06-18 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional memory device and manufacturing method thereof
US11502128B2 (en) * 2020-06-18 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same
US11289157B1 (en) * 2020-09-04 2022-03-29 Winbond Electronics Corp. Memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
US20100237312A1 (en) * 2009-03-19 2010-09-23 Samsung Electronics Co., Ltd. Nonvolatile memory device
US8026521B1 (en) * 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
JP2013143536A (ja) * 2012-01-12 2013-07-22 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2323164B1 (en) * 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
JP5016928B2 (ja) * 2007-01-10 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
FR2933802B1 (fr) 2008-07-10 2010-10-15 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique de memoire 3d de type flash nand.
US7791925B2 (en) * 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
JP5426581B2 (ja) * 2011-01-14 2014-02-26 株式会社東芝 半導体記憶装置
KR101140010B1 (ko) * 2011-02-28 2012-06-14 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
US20120327714A1 (en) 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
US9419217B2 (en) * 2011-08-15 2016-08-16 Unity Semiconductor Corporation Vertical cross-point memory arrays
TWI521674B (zh) * 2011-10-05 2016-02-11 財團法人工業技術研究院 電阻式記憶元件及其製造方法
KR20130068144A (ko) 2011-12-15 2013-06-25 에스케이하이닉스 주식회사 적층형 메모리 장치
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
US9093369B2 (en) 2012-06-07 2015-07-28 Samsung Electronics Co., Ltd. Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
KR101929246B1 (ko) * 2012-09-14 2018-12-14 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US9178143B2 (en) * 2013-07-29 2015-11-03 Industrial Technology Research Institute Resistive memory structure
KR102061694B1 (ko) 2013-10-14 2020-01-02 삼성전자주식회사 3차원 크로스 포인트 어레이를 갖는 반도체 메모리 소자
TWI508340B (zh) * 2013-11-05 2015-11-11 Winbond Electronics Corp 電阻式記憶體及其製造方法
JP2016058494A (ja) * 2014-09-08 2016-04-21 株式会社東芝 半導体記憶装置
US10014318B2 (en) * 2015-10-24 2018-07-03 Monocithic 3D Inc Semiconductor memory device, structure and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
US20100237312A1 (en) * 2009-03-19 2010-09-23 Samsung Electronics Co., Ltd. Nonvolatile memory device
US8026521B1 (en) * 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
JP2013143536A (ja) * 2012-01-12 2013-07-22 Toshiba Corp 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185991A (zh) * 2019-07-03 2021-01-05 华邦电子股份有限公司 三维电阻式存储器及其形成方法
CN112185991B (zh) * 2019-07-03 2023-11-10 华邦电子股份有限公司 三维电阻式存储器及其形成方法
CN110473963A (zh) * 2019-08-27 2019-11-19 华东师范大学 一种平面型柔性阻变存储器及制备方法
CN113097381A (zh) * 2019-12-23 2021-07-09 华邦电子股份有限公司 电阻式存储器装置及其制造方法
CN113097381B (zh) * 2019-12-23 2023-10-17 华邦电子股份有限公司 电阻式存储器装置及其制造方法

Also Published As

Publication number Publication date
EP3223314B1 (en) 2020-02-26
KR101946021B1 (ko) 2019-02-08
CN107221545B (zh) 2020-06-09
JP2017175114A (ja) 2017-09-28
KR20170109490A (ko) 2017-09-29
TWI594470B (zh) 2017-08-01
EP3223314A3 (en) 2017-10-25
US20170271402A1 (en) 2017-09-21
US9859338B2 (en) 2018-01-02
TW201735413A (zh) 2017-10-01
EP3223314A2 (en) 2017-09-27
JP6343040B2 (ja) 2018-06-13
ES2780248T3 (es) 2020-08-24

Similar Documents

Publication Publication Date Title
CN107221545A (zh) 三维电阻式存储器及其制造方法
JP5512700B2 (ja) 半導体記憶装置およびその製造方法
US9972386B2 (en) Stacked RRAM array with integrated transistor selector
CN106601752A (zh) 三维半导体存储装置和竖直集成电路装置
KR102504258B1 (ko) 반도체 소자 및 이의 제조방법
KR102640292B1 (ko) 반도체 메모리 장치, 반도체 구조물, 및 반도체 장치
CN104766925A (zh) 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN104241294A (zh) 一种非易失性三维半导体存储器及其制备方法
US11362143B2 (en) Nonvolatile memory device having three-dimensional structure
US10083877B1 (en) Vertical field effect transistors including two-tier select gates and method of making the same
US20190131523A1 (en) Resistive random access memory device for 3d stack and memory array using the same and fabrication method thereof
KR20140077499A (ko) 저항 변화 메모리 장치 및 그 제조방법
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
KR20190006372A (ko) 반도체 메모리 장치 및 도전체 구조물
CN104269404A (zh) 三维存储器及制备方法
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
JP2012074542A (ja) 不揮発性記憶装置およびその製造方法
CN112185991B (zh) 三维电阻式存储器及其形成方法
KR20090006436A (ko) 비휘발성 반도체 기억소자 및 그 제조방법
US10861901B2 (en) Resistive random access memory and manufacturing method thereof
CN110931637A (zh) 一种具有新型结构与材料的选通管的制备方法
US11871588B2 (en) Memory device and method for manufacturing the same
KR20100116826A (ko) 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
US20170372958A1 (en) Film-edge top electrode
US8853662B2 (en) Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant