CN107180813B - 金属-绝缘体-金属电容器结构 - Google Patents

金属-绝缘体-金属电容器结构 Download PDF

Info

Publication number
CN107180813B
CN107180813B CN201710384188.8A CN201710384188A CN107180813B CN 107180813 B CN107180813 B CN 107180813B CN 201710384188 A CN201710384188 A CN 201710384188A CN 107180813 B CN107180813 B CN 107180813B
Authority
CN
China
Prior art keywords
electrode
metal
dielectric layer
metal layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710384188.8A
Other languages
English (en)
Other versions
CN107180813A (zh
Inventor
R·亚库什卡斯
V·斯里尼瓦斯
R·W·C·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107180813A publication Critical patent/CN107180813A/zh
Application granted granted Critical
Publication of CN107180813B publication Critical patent/CN107180813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文描述了能够提供低压电容器和高压电容器二者的电容器结构。在一个实施例中，电容器结构包括低压电容器和高压电容器。该低压电容器包括从第一金属层形成的第一电极、从第二金属层形成的第二电极、从第三金属层形成的第三电极、在第一与第二电极之间的第一介电层、以及在第二与第三电极之间的第二介电层。该高压电容器包括从第一金属层形成的第四电极、从第三金属层形成的第五电极、以及在第四与第五电极之间的第三介电层，其中，该第三介电层比第一介电层或者第二介电层厚。

Description

金属-绝缘体-金属电容器结构
本申请是PCT国际申请日为2014年6月13日，国家申请号为201480033612.9，题为“金属-绝缘体-金属电容器结构”的PCT国家阶段专利申请的分案申请。
背景
领域
本公开的各方面一般涉及电容器，并且尤其涉及金属-绝缘体-金属(MIM)电容器结构。
背景技术
解耦电容器通常被使用在芯片中以滤除电源上的噪声，其中解耦电容器被耦合在电源的两个电源轨(例如，Vdd与Vss)之间。典型情况下，解耦电容器是使用包括两个金属层与部署在这两个金属层之间的介电层的金属-绝缘体-金属(MIM)电容器来实现的。
概述
以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或更多个实施例的一些概念以作为稍后给出的更加具体的说明之序。
根据一方面，提供了一种电容器结构。该电容器结构包括低压电容器和高压电容器。该低压电容器包括从第一金属层形成的第一电极、从第二金属层形成的第二电极、从第三金属层形成的第三电极、在第一与第二电极之间的第一介电层、以及在第二与第三电极之间的第二介电层。该高压电容器包括从第一金属层形成的第四电极、从第三金属层形成的第五电极、以及在第四与第五电极之间的第三介电层，其中，该第三介电层比第一介电层或者第二介电层厚。
第二方面涉及一种电容器结构，其包括从第一金属层形成的第一电极、从第二金属层形成的第二电极、以及从第三金属层形成的第三电极，其中第二与第三电极比第一与第二电极分隔得更远。该电容器结构还包括在第一与第二电极之间的第一介电层、和在第二与第三金属层之间的第二介电层，其中第二介电层具有比第一介电层更大的厚度。
第三方面涉及一种用于制造电容器结构的方法。该方法包括将第一金属层沉积在第一绝缘层之上，从第一金属层形成第一电极和第二电极，将第一介电层沉积在第一和第二电极之上，以及将第二金属层沉积在第一介电层之上。该方法还包括从第二金属层形成第三电极，其中，第三电极与第一电极交叠；以及将第二金属层的与第二电极交叠的部分移除。该方法进一步包括将第二介电层沉积在第三电极和第一介电层之上，将第三金属层沉积在第二介电层之上，并且从第三金属层形成第四电极和第五电极，其中第四电极与第一和第三电极交叠，并且第五电极与第二电极交叠。
第四方面涉及一种用于制造电容器结构的方法。该方法包括将第一金属层沉积在第一绝缘层之上，从第一金属层形成第一电极，将第一介电层沉积在第一电极之上，将第二金属层沉积在第一介电层之上，以及从第二金属层形成第二电极。该方法还包括将第二介电层沉积在第二电极之上，其中第一和第二介电层具有不同的厚度。该方法还包括将第三金属层沉积在第二介电层之上，并且从第三金属层形成第三电极。
第五方面涉及一种设备。该设备包括用于衰减第一电源轨上的噪声的装置，以及用于衰减第二电源轨上的噪声的装置，其中这两个装置被集成在芯片上，并且第二电源轨耦合到比第一电源轨更高的电源电压。
为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或更多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
附图简述
图1示出了MIM电容器结构的示例。
图2示出了根据本公开实施例的提供高压电容器和低压电容器二者的MIM电容器结构。
图3示出了根据本公开的实施例的其中可制造图2中的MIM电容器结构的芯片。
图4示出了根据本公开另一实施例的提供高压电容器和低压电容器二者的MIM电容器结构。
图5示出了根据本公开的实施例的其中可制造图4中的MIM电容器结构的芯片。
图6是根据本公开实施例的耦合到低压电路的低压电容器的电路图。
图7是根据本公开实施例的耦合到高压电路的高压电容器的电路图。
图8A-8K解说了根据本公开实施例的用于制造图2中的MIM电容器结构的示例性过程。
图9A-9K解说了根据本公开实施例的用于制造图4中的MIM电容器结构的示例性过程。
图10是根据本公开的一实施例的用于制造电容器结构的方法的流程图。
图11是根据本公开另一个实施例的用于制造电容器结构的方法的流程图。
图12示出了根据本公开实施例的从四个金属层形成的低压电容器。
图13示出了根据本公开实施例的包括高压电容器与低压电容器二者的电容器结构。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构与组件以避免湮没此类概念。
解耦电容器通常被用以滤除电源上的噪声，其中解耦电容器被耦合在电源的两个电源轨(例如，Vdd与Vss)之间。图1示出了当前用来实现解耦电容器的金属-绝缘体(MIM)电容器结构110的示例。如图1中所示，MIM电容器结构110可以被放置在处于互连金属M8与M9之间的芯片的后端制程(BEOL)部分中。
MIM电容器结构110包括顶部金属层115、底部金属层120以及部署在顶部与底部金属层115与120之间的介电层117。顶部金属层115通过第一通孔122被耦合到第一电源轨130，并且底部金属层120通过第二通孔127被耦合到第二电源轨132。第一电源轨130可以被耦合到电源的Vdd，并且第二电源轨127可以被耦合到电源的Vss。
图1中所示的电容器结构110在单个芯片上仅支持两种不同类型的电容器中的一种：具有低电容密度的高压电容器或者具有高电容密度的低压电容器。例如，高压电容器可以被用在高压应用中(例如，当电源被用来给I/O设备供电时)。为了实现高压电容器，介电层117的厚度可以被增大。让介电层117变得更厚允许MIM电容器结构110经受更高的电压而不被击穿。然而，这降低了MIM电容器结构110的电容密度。
低压电容器可以被用在低压应用中(例如，当电源被用来给核心设备供电时)。为了实现具有高电容密度的低压电容器，介电层117的厚度可以被减小。使得介电层117更薄增加了MIM电容器结构110的电容密度。然而，这降低了介电层117的击穿电压，这可能使得MIM电容器结构110不适于用于高压应用。
当芯片设计者使用MIM电容器结构110来在芯片上实现解耦电容器时，芯片设计者只能从以下两个选项中选择一者：实现具有低电容密度的高压电容器(通过增大介电层117的厚度)或者实现具有高电容密度的低电压电容器(通过减小介电层117的厚度)。一旦选择了其中一个选项，就必须对整个芯片实现该选项。这种办法的问题在于，芯片可能包括高压设备(例如，I/O设备)和低压设备(例如，核心设备)二者。因此，想要能够在同一芯片上提供具有低电容密度的高压电容器与具有高电容密度的低压电容器两者的MIM电容器结构。
本公开的实施例提供了相比于图1中所示的MIM电容器结构110而言能够使用一个附加金属层来在同一芯片上提供具有高电容密度的低压电容器以及高压电容器二者的MIM电容器结构。
以下，图2示出了根据本公开的一实施例的MIM电容器结构210。如以下进一步所讨论的，MIM电容器结构210可以被用来在同一芯片上使用三个金属层L1、L2与L3来实现低压电容器212和高压电容器250二者。每一个金属层可包括钛(Ti)、氮化钛、钽(Ta)、氮化钽(TaN)、铜(Cu)、另一种类型的金属、或者其任何组合。
在图2中，第一与第三金属层L1与L3分别是这三个金属层L1、L2与L3中的最底层与最顶层，并且第二金属层L2是中间金属层。在该实施例中，该芯片的电源具有低电源电压Vdd-低(例如，用于对核心设备供电)以及高电源电压Vdd-高(例如，用于对I/O设备供电)，其中Vdd-高高于Vdd-低。例如，Vdd-高可以是Vdd-低的两倍那样高或者更高。
低压电容器212包括从第一金属层L1形成的第一电极215、从第二金属层L2形成的第二电极220、以及从第三金属层L3形成的第三电极225。第一、第二和第三电极215、220和225可以通过使用定义第一、第二和第三电极215、220和225的掩模(例如，光刻掩模)来图案化第一、第二和第三金属层L1、L2和L3来形成。以下提供了用于从金属层形成电极的过程的示例。低压电容器212还包括部署在第一与第二电极215和220之间的第一介电层217，以及部署在第二与第三电极220和225之间的第二介电层222。第一和第二介电层217与222可以具有大致相同的厚度或者不同的厚度。每个介电层可以包括单层介电材料层或者多层不同介电材料层。
第二电极220藉由通孔232耦合到第一电源轨242，并且第一和第三电极215与225分别藉由通孔237与235耦合到第二电源轨245。第一电源轨242可以被耦合到电源的Vdd-低，并且第二电源轨245可以被耦合到电源的Vss，或者反之。将会领会，每个电极215、220与225可以藉由不止一个通孔被耦合到对应电源轨。
由此，低压电容器212是使用所有的三个金属层L1、L2与L3来实现的。低压电容器212包括相比于图1中的MIM电容器结构110而言的一个附加金属层。然而，低压电容器212可提供大约两倍于图1中的MIM电容器结构110的电容密度。这是因为，低压电容器212在电极之间具有大约两倍的表面区域(即，第一与第二电极215和220之间的表面区域，以及第二与第三电极220和225之间的表面区域)。由此，低压电容器212相比于图1中的MIM电容器结构110能够以一个附加金属层为代价达成大约两倍的电容密度。较高的电容密度对于解耦电容器而言是合乎需要的。这是因为集成电路中较高的电流(由于更多的电路系统)以及较快的电流(由于较高的频率)，这要求增加的解耦电容密度以降低电源上的噪声。
高压电容器250使用第一金属层L1(最底部金属层)和第三金属层L3(最顶部金属层)来实现而不使用第二金属层L2(中间金属层)实现。高压电容器250包括从第一金属层L1形成的第四电极255以及从第三金属层L3形成的第五电极260。第四和第五电极255和260可以通过使用定义第四和第五电极255与260的掩模(例如，光刻掩模)来图案化第一和第三金属层L1和L3来形成。
高压电容器250还包括部署在第四与第五电极255和260之间的第三介电层262。第三介电层362厚于低压电容器210的第一介电层217或第二介电层222，并且因此能够耐受高压而不被击穿。例如，第三介电层262可以具有大约等于第一与第二介电层217与222厚度的总和的厚度。
第四电极255藉由通孔275被耦合到第三电源轨285，并且第五电极260藉由通孔272被耦合到第四电源轨282。第四电源轨282可以耦合到电源的Vdd-高，并且第三电源轨285可以耦合到电源的Vss，或者反之。
由此，MIM电容器结构210能够通过使用所有三个金属层L1、L2和L3来形成低压电容器212以及使用第一和第三金属层L1和L3(最底部与最顶部金属层)来形成高压电容器250来在同一芯片上提供具有高电容密度的低压电容器212以及高压电容器250两者。MIM电容器结构210相比与图1中的MIM电容器结构110而言能够以一个附加金属层为代价来达成这一点。
虽然为了便于解说，低压电容器210与高压电容器250被示为互相紧邻，但是将会领会，这些电容器可以在芯片上被分隔得更远。进一步，虽然图2中示出了一个低压电容器212和一个高压电容器250，但是将会领会，在基于图2中所示的MIM电容器结构210的芯片上可以制造任何数目的低压电容器和高压电容器。
介电层217、222和262可以包括高k介电材料，诸如举例而言，基于铪的高k材料、基于钽的高k材料、或其任何组合。为诸介电层使用高k材料增加了给定电介质厚度的电容密度。
图3示出了其中可以制造MIM电容器结构210的芯片305的示例。芯片305包括至少9个互连金属M1到M9，其中在这些互连金属之间有绝缘体。图3中所示，M1是最底部互连金属，而M9是最上部互连金属。互连金属M1到M9可以被用来互连芯片305的各种组件。为了便于解说，图3中未示出互连这些互连金属M1到M9的结构(例如，通孔)。
在图3中所示的示例中，MIM电容器结构210位于芯片305的互连金属M8与M9之间，其中电源轨242、245、282和285是从互连金属M9来形成的。电容器212和250可以被部署在互连金属M8与M9之间的绝缘体310(例如，氧化硅、氮化硅等)内。在一个实施例中，绝缘体310具有低于MIM电容器结构210的介电层217、222和262的介电常数k以使寄生电容最小化。例如，绝缘体310的部署在第三金属层L3与互连金属M9之间的部分可以具有较低的介电常数k来使上电极225和260与互连金属M9之间的寄生电容最小化。类似地，绝缘体310的部署在第一金属层L1与互连金属M8之间的部分可以具有较低的介电常数k来使下电极215和255与互连金属M8之间的寄生电容最小化。
将会领会，本公开的实施例并不限于图3中所示的示例。例如，将会领会，MIM电容器210并不限于如图3中的示例所示地位于互连金属M9与M8之间，并且一般而言，MIM电容器结构210可以位于任何两个毗邻互连金属之间。也将领会，在芯片305内，毗邻互连金属之间的间隔以及互连金属的厚度可以变动。
图4示出了根据本公开另一实施例的MIM电容器结构410。MIM电容器结构410可以被用来使用三个金属层L1、L2与L3来在同一芯片上实现低压电容器412和高压电容器450二者。在图4中，第二与第三金属层L2和L3之间的间隔大于第一与第二金属层L1和L2之间的间隔。
低压电容器412包括从第一金属层L1形成的第一电极415以及从第二金属层L2形成的第二电极420。第一和第二电极415和420可以通过使用定义第一和第二电极415和420的掩模(例如，光刻掩模)图案化第一和第二金属层L1和L2来形成。低压电容器412还包括部署在第一与第二电极415和420之间的第一介电层422。
第一电极415藉由通孔437被耦合到第一电源轨442，并且第二电极藉由通孔432被耦合到第二电源轨445。第一电源轨442可以耦合到电源的Vdd-低，并且第二电源轨445可以耦合到电源的Vss。由此，低压电容器412可以耦合在电源的Vdd-低与Vss之间。
高压电容器450包括第二电极420以及从第三金属层L3形成的第三电极425。由此，第二电极420对于低压电容器412和高压电容器450两者来说是共用的，并且可以被耦合到电源的Vss。高压电容器450还包括部署在第二与第三电极420和425之间的第二介电层417。因为第二与第三金属层L2和L3之间的间隔大于第一与第二金属层L1和L2之间的间隔，所以第二介电层417具有大于第一介电层422的厚度。第二介电层417的较大厚度允许高压电容器450相比于低压电容器412而言得以维持较高电压而不被击穿。
第三电极415藉由通孔435被耦合到第三电源轨447。第三电源轨447可以被耦合到电源的Vdd-高。如以上所讨论的，第二电极420可以被耦合到电源的Vss。由此，高压电容器450可以被耦合在电源的Vdd-高与Vss之间。
由此，MIM电容器结构410能够通过在第一、第二和第三金属层L1、L2和L3之间使用不同的间隔来在同一芯片上提供低压电容器412和高压电容器450二者。MIM电容器结构410相比与图1中的MIM电容器结构110而言能够以一个附加金属层为代价来达成这一点。
虽然高压电容器450在图4中的示例中被示为在低压电容器412之上，将会领会，低压电容器412可以在高压电容器450之上。这可以通过使得第一与第二金属层L1和L2之间的介电层厚于第二与第三金属层L2和L3之间的介电层以在底部上形成高压电容器450来完成。在这种情形中，高压电容器450的电极是从第一和第二金属层L2和L3形成的，并且低压电容器412的电极是从第二和第三金属层L2和L3形成的。从第一金属层L1形成的高电压电容器450的电极可以被耦合到Vdd-高，并且从第三金属层L3形成的低压电容器412的电极可以被耦合至Vdd-低。与之前一样，为这两个电容器所共用并且从金属层L2形成的电极可以被耦合到Vss。
虽然图4中示出了一个低压电容器412和一个高压电容器450，将会领会，在基于图4中所示的MIM电容器结构410的芯片上可以制造任何数目的低压电容器和高压电容器。
在不要求高压操作的芯片区域中，高压电容器450可以被用于低压应用。在该情形中，高压电容器450可以与低压电容器412并联耦合以增加该区域中低压器件的解耦电容密度。这可以通过将高压电容器450的第三电极425耦合到电源的Vdd-低而非Vdd-高来完成。由此，高压电容器450可以被用于在高压操作的芯片区域(例如，具有I/O设备的芯片区域)中的高压应用，并且可以被用以增加不要求高压操作的芯片区域(例如，具有核心器件的芯片区域)中的低压应用的解耦电容密度
介电层417和422可包括高k介电材料，诸如，例如，基于铪的高k材料、基于钽的高k材料、或者其任何组合。为诸介电层使用高k材料增加了给定电介质厚度的电容密度。
图5示出了其中可以制造MIM电容器结构410的芯片505的示例。芯片505至少包括9个互连金属M1到M9，在诸互连金属之间有绝缘体。在图5中所示的示例中，MIM电容器结构410位于芯片505的互连金属M8与M9之间，其中电源轨442、445与447是从互连金属M9来形成的。电容器412和450可以被部署在互连金属M8与M9之间的绝缘体410(例如，氧化硅、氮化硅等)内。
在一个实施例中，绝缘体150具有低于MIM电容器结构410的介电层417和422的介电常数k以使得寄生电容最小化。例如，绝缘体510的部署在第三金属层L3与互连金属M9之间的部分可以具有较低的介电常数k以使得第三电极425与互连金属M9之间的寄生电容最小化。类似地，绝缘体510的部署在第一金属层L1与互连金属M8之间的部分可以具有较低的介电常数k以使得第一电极415与互连金属M8之间的寄生电容最小化。将会领会，本公开的实施例并不限于图5中所示的示例。例如，将会领会，MIM电容器410并不限于如图5中的示例所示地位于互连金属M9与M8之间，并且一般而言，MIM电容器结构410可以位于任何两个毗邻互连金属之间。
图6示出了根据本公开的实施例的用作芯片中的低压电路610的解耦电容器的低压电容器612的电路图。低压电容器612可以使用图2中的低压电容器212或图4中的低压电容器412来实现。低压电容器612可以经由包括一个或多个互连金属的电源轨615来被耦合到低压电路610。低压电容器612衰减电源轨615上的噪声。该噪声可以从耦合到电源轨615的其他电路(未示出)被引入到电源轨615中。
电源轨615可包括低压电容器612与低压电路610之间的电阻，其可以用图6中的电阻器620表示。该电阻是不想要的，因为其引入了减缓向低压电路610供应电流的响应时间的RC时间常数。该电阻可以通过将低压电容器612制造得尽可能靠近低压电路610以使得低压电容器612与低压电路610之间的电源轨615的长度最小化来被降低。就这一点而言，金属层L1、L2和L3可以在整个芯片上可用，这允许低压电容器612被制造得紧邻使用金属层L1、L2和L3中的两个或更多个金属层的低压电路。
低压电容器612还经由电源轨615被耦合到电源的Vdd-低(例如，0.9V)。电源轨615可包括电源与低压电容器612之间的附加电阻。同样，一个或多个解耦电容器(未示出)和/或一个或多个电路(未示出)可以被耦合到电源与低压电容器612之间的电源轨615。低压电路610可以包括若被曝露于比Vdd-低高得多的电压就可能被损坏的一个或多个核心器件(例如，具有相对薄的栅极氧化物的核心晶体管)。
图7示出了根据本公开的实施例的用作芯片中的高压电路710的解耦电容器的高压电容器750的电路图。高压电容器750可以使用图2中的高压电容器250或图4中的高压电容器450来实现。高压电容器750可以经由包括一个或多个互连金属的电源轨715来被耦合到高压电路710。高压电容器750衰减电源轨715上的噪声。该噪声可以从耦合到电源轨715的其他电路(未示出)被引入到电源轨715中。
电源轨715可包括高压电容器750与高压电路710之间的电阻，其可以由图7中的电阻器720来表示。该电阻可以通过将高压电容器750制造得尽可能靠近高压电路710以使得高压电容器710与高压电路710之间的电源轨715的长度最小化来被降低。就这一点来说，金属层L1、L2和L3可以在整个芯片上可用，这允许高压电容器750被制造成紧邻使用金属层L1、L2和L3中的两个金属层的低压电路(例如，图2中的高压电容器250的金属层L1与L3，以及图4中的高压电容器450的金属层L2与L3)。
高压电容器750也经由电源轨715被耦合到电源的Vdd-高(例如，1.8V到5.0V)。电源轨715可包括电源与高压电容器750之间的附加电阻。同样，一个或多个解耦电容器(未示出)和/或一个或多个电路(未示出)可以被耦合到电源与高压电容器750之间的电源轨715。
高压电路710可包括用于将芯片接口到一个或多个外部设备(片外设备)的一个或多个I/O器件。例如，I/O器件可包括具有厚于芯片中的核心晶体管的栅极氧化物的I/O晶体管，并且因此能够维持比核心晶体管更高的电压。这些I/O器件可以位于芯片的外围附近，并且可以被用来驱动高压信号去往一个或多个外部设备和/或从一个或多个外部设备接收高压信号。I/O器件可以通过将高压信号转换成低压信号以及反之的一个或多个电压-电平移位器(未示出)来与芯片中的核心器件通信。
图8A-8K解说了根据本公开实施例的用于制造图2中的MIM电容器结构210的示例性过程。图8A示出了沉积在绝缘层810之上的下绝缘层810和第一金属层L1。下绝缘层810可以具有比MIM电容器结构210的介电层217、222和262低的介电常数k，并且可以被形成在互连金属M8(未示出)或者另一互连金属之上。第一金属层L1可以使用任何沉积技术(例如，溅射、化学气相沉积(CVD)等)被沉积在下绝缘层810之上。
图8B示出了已被图案化和蚀刻以形成低压电容器212的第一电极215以及高压电容器250的第四电极255之后的第一金属层L1。第一金属层L1可以使用常规的光刻技术或者另一技术被图案化和蚀刻。
图8C示出了沉积在第一和第四电极215和255之上的下介电层815。下介电层815可以使用CVD或另一技术来沉积，并且可以具有比下绝缘层810更高的介电常数K。
图8D示出了沉积在下介电层815之上的第二金属层L2。第二金属层L2可以使用任何沉积技术(例如，溅射、化学气相沉积(CVD)等)被沉积在下介电层815之上。
图8E示出了已被图案化和蚀刻(例如，使用光刻或另一技术)以形成低压电容器212的第二电极220之后的第二金属层L2。第二金属层L2的与高压电容器250的第四电极255交叠的部分被移除(蚀刻掉)，因为第二金属层L2并不被用于高压电容器250。介电层815的在第一与第二电极215和220之间的部分形成了低压电容器212的第一介电层217。
图8F示出了沉积在第二电极220和下介电层815之上的上介电层820(例如，使用CVD或另一技术)。上介电层820可以具有高于下绝缘层810的介电常数K。
图8G示出了沉积在介电层820之上(例如，使用溅射、化学气相沉积(CVD)等)的第三金属层L3。图8H示出了被图案化和蚀刻以形成低压电容器212的第三电极225以及高压电容器250的第五电极260之后的第三金属层L3(例如，使用光刻技术或者另一技术)。上介电层820的在第二与第三电极220和225之间的部分形成了低压电容器212的第二介电层222，并且下和上介电层815和820的在第四与第五电极255和260之间的部分形成了高压电容器250的第三介电层262。
图8I示出了沉积在第三和第五电极225和260之上的上层绝缘层825(例如，使用CVD或另一技术)。上层绝缘层825可具有低于MIM电容器结构210的介电层217、222和262的介电常数K。
图8J示出了贯通介电层815和820以及绝缘层825地形成以分别提供到电极220、225、215、260和255的电连接的通孔232、235、237、272和275。图8J还示出了沉积在绝缘层825(例如，使用溅射、CVD等)之上的互连金属830。互连金属830是在通孔形成之后沉积的，并且可以对应于图2中的示例中所示的互连金属M9或者另一互连金属。
通孔232、235、237、272和275可以通过在介电层815和820以及绝缘层825中蚀刻孔洞并且在这些孔洞中沉积导电材料来形成。将会领会，通孔232、235、237、272和275可以在多个工艺步骤上形成。例如，通孔232、235、237、272和275可以通过在分别的工艺步骤中在介电层815和820以及绝缘层825中的每一者中蚀刻孔洞，并且在分别的工艺步骤中将(诸)导电材料沉积在介电层815和820以及绝缘层825中的每一者的孔洞中来形成。虽然图8J示出了通孔232、235、237、272和275是在电极215、220、225、255和260形成之后被形成的，但是将会领会，这些通孔可以在与用于形成电极215、220、225、255和260的工艺步骤穿插的多个工艺步骤上形成。
图8K示出了被图案化和蚀刻以形成电源轨242、245、282和285(例如，使用光刻技术或者另一技术)之后的互连金属830。
将会领会，图8A-8K中所示的步骤的次序仅用作示例，并且这些步骤可以用不同的次序来执行。例如，下介电层815可以在第一和第四电极215和255形成之后被沉积在第一金属层L1之上。在这一示例中，下介电层815的诸部分可以被选择性地蚀刻掉以曝露第一金属层L1的要被移除已形成第一和第四电极215和255的诸部分。第一金属层L1被曝露的诸部分可以随后被蚀刻掉以形成第一和第四电极215和255。
进一步，将会领会，电极215、220、225、255和260各自可以使用不同于以上所讨论的示例性技术的技术地来从各自相应的金属层形成。例如，第一电极215可以通过在绝缘层810中蚀刻进对应于第一电极的沟槽来形成。该沟槽可以具有与要在其中形成的第一电极215相同的规模。第一金属层L1可以随后被沉积在绝缘层810之上，其中第一金属层L1的一部分填充该沟槽，从而形成第一电极215。第一金属层L1在该沟槽之上的多余部分可以随后使用化学-机械抛光(CMP)或者另一整平技术来被移除。
图9A-9K解说了根据本公开实施例的用于制造图4中的MIM电容器结构410的示例性过程。图9A示出了下绝缘层910和沉积在下绝缘层910之上的第一金属层L1。下绝缘层910可以具有比MIM电容器结构410的介电层417和422低的介电常数k，并且可以被形成在互连金属M8(未示出)或者另一互连金属之上。第一金属层L1可以使用任何沉积技术(例如，溅射、化学气相沉积(CVD)等)被沉积在下绝缘层910之上。
图9B示出了已被图案化和蚀刻以形成第一电极415的第一金属层L1。第一金属层L1可以使用常规的光刻技术或者另一技术被图案化和蚀刻。
图9C示出了沉积在第一电极415之上的下介电层915。下介电层915可以使用CVD或另一技术来沉积，并且可以具有比绝缘层910高的介电常数K。
图9D示出了沉积在下介电层915之上的第二金属层L2。第二金属层L2可以使用任何沉积技术(例如，溅射、化学气相沉积(CVD)等)被沉积在下介电层915之上。
图9E示出了被图案化和蚀刻以形成第二电极420(例如，使用光刻或另一技术)之后的第二金属层L2。下介电层915的在第一与第二电极415和420之间的部分形成了图4中所示的第一介电层422。
图9F示出了沉积在第二电极420上的上介电层920(例如，使用CVD或另一技术)。上介电层920可以具有高于下绝缘层的介电常数K。介电层920还可以具有比介电层915的厚度大的厚度。
图9G示出了沉积在上介电层920之上(例如，使用溅射、化学气相沉积(CVD)等)的第三金属层L3。图9H示出了被图案化和蚀刻以形成第三电极425(例如，使用光刻或另一技术)之后的第三金属层L3。上介电层920的在第二与第三电极920和925之间的部分形成了第二介电层417。
图9I示出了沉积在第三电极925上的上绝缘层925(例如，使用CVD或另一技术)。上绝缘层925可具有低于MIM电容器结构410的介电层417和422的介电常数K。
图9J示出了贯通介电层915和920以及绝缘层925地形成以分别提供到电极420、425和415的电连接的通孔432、435和437。图9J还示出了沉积在绝缘层925(例如，使用溅射、CVD等)之上的互连金属930。互连金属930是在通孔形成之后沉积的，并且可以对应于图4中的示例中所示的互连金属M9、或者另一互连金属。
图9K示出了已被图案化和蚀刻以形成电源轨445、447和442(例如，使用光刻技术或者另一技术)之后的互连金属930。
图10示出了根据本公开实施例的用于制造电容器结构(例如，MIM电容器结构210)的方法1000。
在步骤1010，第一金属层被沉积在绝缘层之上。例如，第一金属层(例如，第一金属层L1)可以使用溅射、CVD或者另一沉积技术被沉积在绝缘层(例如，下绝缘层810)上。
在步骤1020，第一电极和第二电极从第一金属层形成。例如，第一电极(例如，第一电极215)和第二电极(例如第四电极255)可以通过使用常规光刻技术或另一技术来图案化和蚀刻第一金属层来形成。
在步骤1030，第一介电层被沉积在第一和第二电极上。例如，第一介电层(例如，下介电层815)可以使用CVD或另一技术来沉积，并且可以具有比绝缘层高的介电常数K。
在步骤1040，第二金属层被沉积在第一介电层之上。例如，第二金属层(例如，第二金属层L2)可以使用溅射、CVD或者另一沉积技术被沉积在第一介电层上。
在步骤1050，第三电极从第二金属层形成，其中第三电极与第一电极交叠。例如，第三电极(例如，第二电极220)可以通过将第二金属层图案化来形成。
在步骤1060，第二金属层的与第二电极交叠的部分被移除。例如，第二金属层的该部分可以用与被用来从第二金属层形成第三电极相同的蚀刻工艺来移除。
在步骤1070，第二介电层被沉积在第三电极和第一介电层上。例如，第二介电层(例如，上介电层820)可以使用CVD或另一技术来沉积，并且可以具有比该绝缘层高的介电常数K。
在步骤1080，第三金属层被沉积在第二介电层之上。例如，第三金属层(例如，第三金属层L3)可以使用溅射、CVD或者另一沉积技术被沉积在第一介电层上。
在步骤1090，第四电极和第五电极从第三金属层形成，其中第四电极与第一和第三电极交叠，并且第五电极与第二电极交叠。例如，第四和第五电极(例如，第三电极225和第五电极260)可以通过图案化或蚀刻第三金属层来形成。
图11示出了根据本公开另一个实施例的用于制造电容器结构(例如，MIM电容器结构410)的方法1100。
在步骤1110，第一金属层被沉积在绝缘层之上。例如，第一金属层(例如，第一金属层L1)可以使用溅射、CVD或者另一沉积技术被沉积在绝缘层(例如，下绝缘层910)上。
在步骤1120，第一电极从第一金属层被形成。例如，第一电极(例如，第一电极415)可以通过使用常规光刻技术或另一技术来图案化和蚀刻第一金属层来形成。
在步骤1130，第一介电层被沉积在第一电极上。例如，第一介电层(例如，下介电层915)可以使用CVD或另一技术来沉积，并且可以具有比该绝缘层更高的介电常数K。
在步骤1140，第二金属层被沉积在第一介电层之上。例如，第二金属层(例如，第二金属层L2)可以使用溅射、CVD或者另一沉积技术被沉积在第一介电层上。
在步骤1150，第二电极从第二金属层被形成。例如，第二电极(例如，第二电极420)可以通过使用常规光刻技术或另一技术来图案化和蚀刻第二金属层来形成。
在步骤1160，第二介电层被沉积在第二电极上，其中第一和第二介电层具有不同的厚度。例如，第二介电层(例如，上介电层920)可以厚于(例如，百分之50或更多)第一介电层(例如，下介电层915)。
在步骤1170，第三金属层被沉积在第二介电层之上。例如，第三金属层(例如，第三金属层L3)可以使用溅射、CVD或者另一沉积技术被沉积在第二介电层上。
在步骤1180，第三电极从第三金属层被形成。例如，第三电极(例如，第三电极425)可以通过使用常规光刻技术或另一技术来图案化和蚀刻第二金属层来形成。
将会领会，以上所讨论的方法1000和1100并不限于图10和11中所示的步骤的次序，并且有些步骤可以按不同的次序发生。进一步，将会领会，其中一个步骤可以在与其中另一个步骤大致相同的时间被执行。
虽然本公开的实施例在以上被使用三个金属层L1、L2和L3的示例来讨论，将会领会本公开并不限于该示例。例如，在一个实施例中，第四金属层L4可以被添加在第三金属层L3之上。在该实施例中，低压电容器1212可以包括从所有四个金属层L1、L2、L3和L4形成的电极，图12中示出了其一个示例。与图2中所示的低压电容器212相比，本示例中的低压电容器1212包括从第四金属层L4形成的附加电极1225，以及从第三和第四金属层L3和L4形成的在电极225和1225之间的附加介电层1217。附加电极1225可以藉由通孔1232被耦合到第一电源242。本示例中的低压电容器1212与图1中的MIM电容器110相比，以两个附加金属层为代价提供了电容密度的三倍增长。
而且，在该实施例中，高压电容器1350和低压电容器1312两者均可以通过移除(不使用)第三金属层L3来形成，图13中示出了其一示例。在该示例中，高压电容器1350可以包括从第二和第四金属层L2和L4形成的电极220和1325，并且低压电容器1312包括从第一和第二金属层L1和L2形成的电极215和220。由于移除了第二和第四金属层L2和L4之间的第三金属层L3，所以高压电容器1350具有比低压电容器1312厚的介电层1317。高压电容器1350的顶部电极可以藉由通孔1332被耦合到附加电源轨1342。在该示例中，电容器1312和1350二者共用的电极220可以被耦合到电源的Vss，高压电容器1350的顶部电极1325可以被耦合到电源的Vdd-高，而低压电容器1312的底部电极215可以被耦合到电源的Vdd-低。图12和13中所示的电容器可以被制造在同一芯片上。
在图13中所示的示例中，高电容器1350被示为在低压电容器1312之上。将会领会，通过移除第二金属层L2而非第三金属层L3，高压电容器1350可以被置于底部。在这种情形中，高压电容器可以包括从第一和第三金属层L1和L3形成的电极，并且低压电容器可以包括从第三和第四金属层L3和L4形成的电极。
如以上所讨论的，本公开的方面可以被延展到四个金属层L1、L2、L3和L4。一般而言，本公开的方面可以被延展到任何数目的金属层。例如，一般而言，低压电容器可以使用任何数目的金属层来形成，其中从奇数的金属层形成的电极可以被耦合到Vss，而从偶数的金属层形成的电极可以被耦合到Vdd-低，或者反之。一般而言，高压电容器可以通过移除(不使用)用于低压电容器的其中一个或多个金属层来形成。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (8)

1.一种电容器结构，包括：
从第一金属层形成的第一电极；
从第二金属层形成的第二电极；
从第三金属层形成的第三电极，其中第二与第三电极比所述第一与第二电极分隔得更远；
所述第一电极和所述第二电极之间的第一介电层，以形成所述第一电极和所述第二电极之间的第一解耦电容器，其中所述第一解耦电容器包括第一电容和第一击穿电压；
所述第二电极和所述第三电极之间的第二介电层，以形成所述第二电极和所述第三电极之间的第二解耦电容器，其中所述第二解耦电容器包括第二电容和第二击穿电压，其中所述第二介电层具有比所述第一介电层更大的厚度，从而所述第一电容大于所述第二电容，以及所述第一击穿电压小于所述第二击穿电压；
从所述第一金属层形成的第四电极；
从所述第二金属层形成第五电极；
从所述第三金属层形成的第六电极；
所述第四电极和所述第五电极之间的第三介电层，以形成所述第四电极和所述第五电极之间的第三解耦电容器，其中所述第三解耦电容器包括第三电容和第三击穿电压；
所述第五电极和所述第六电极之间的第四介电层，以形成所述第五电极和所述第六电极之间的第四解耦电容器，其中所述第四解耦电容器包括第四电容和第四击穿电压，其中所述第四介电层具有比所述第三介电层更大的厚度，从而所述第三电容大于所述第四电容，以及所述第三击穿电压小于所述第四击穿电压；
其中所述第一电极、所述第四电极和所述第六电极耦合到第一电源轨，所述第三电极耦合到第二电源轨，所述第二电极和所述第五电极耦合到第三电源轨，所述第二电源轨具有比所述第一电源轨高的电源电压，以及所述第三电源轨耦合到接地。
2.如权利要求1所述的电容器结构，其特征在于，所述电容器结构被部署在第一互连金属与第二互连金属之间的绝缘体内，并且所述绝缘体具有低于所述第一和第二介电层中的每一者的介电常数k。
3.如权利要求1所述的电容器结构，其特征在于，所述第一电极被耦合到第一晶体管，并且所述第三电极被耦合到第二晶体管，所述第二晶体管具有比所述第一晶体管厚的栅极氧化物。
4.如权利要求1所述的电容器结构，其特征在于，所述第一解耦电容器和所述第二解耦电容器被部署在第一互连金属与第二互连金属之间的绝缘体内，并且所述绝缘体具有低于所述第一和第二介电层中的每一者的介电常数k。
5.如权利要求4所述的电容器结构，其特征在于，所述第一电极电耦合到所述第一互连金属的第一图案化部分，其中所述第二电极电耦合到所述第一互连金属的第二图案化部分，以及其中所述第三电极电耦合到所述第一互连金属的第三图案化部分。
6.如权利要求5所述的电容器结构，其特征在于，进一步包括：
第一金属化通孔，其将所述第一电极电耦合到所述第一互连金属的所述第一图案化部分；
第二金属化通孔，其将所述第二电极电耦合到所述第一互连金属的所述第二图案化部分；以及
第三金属化通孔，其将所述第三电极电耦合到所述第一互连金属的所述第三图案化部分。
7.如权利要求4所述的电容器结构，其特征在于，所述第一互连金属位于集成电路的所有其他互连金属之上。
8.一种用于电容器结构的装置，包括：
用于衰减第一电源轨上的噪声的装置，其中所述用于衰减第一电源轨上的噪声的装置包括第一解耦电容器，所述第一解耦电容器包括部署在第一和第二图案化金属层之间的第一介电层，并且其中所述第一解耦电容器包括第一电容和第一击穿电压；以及
用于衰减第二电源轨上的噪声的装置，其中这两个装置都集成在芯片上，以及所述第二电源轨耦合到比所述第一电源轨高的电源电压，其中所述用于衰减第二电源轨上的噪声的装置包括第二解耦电容器，所述第二解耦电容器包括部署在第二图案化金属层和第三图案化金属层之间的第二介电层，其中所述第二解耦电容器包括第二电容和第二击穿电压，以及其中所述第一电容大于所述第二电容，以及所述第一击穿电压小于所述第二击穿电压；
其中所述用于衰减第一电源轨上的噪声的装置进一步包括：
包括第三介电层的第三解耦电容器，所述第三介电层部署在第四图案化金属层和第五图案化金属层之间，以及其中所述第三解耦电容器包括第三电容和第三击穿电压；以及
包括第四介电层的第四解耦电容器，所述第四介电层部署在第五图案化金属层和第六图案化金属层之间，其中所述第四解耦电容器包括第四电容和第四击穿电压，以及其中所述第三电容大于所述第四电容，以及所述第三击穿电压小于所述第四击穿电压，其中
所述第二介电层比所述第一介电层厚。
CN201710384188.8A 2013-06-13 2014-06-13 金属-绝缘体-金属电容器结构 Active CN107180813B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/917,549 2013-06-13
US13/917,549 US9041148B2 (en) 2013-06-13 2013-06-13 Metal-insulator-metal capacitor structures
CN201480033612.9A CN105324862B (zh) 2013-06-13 2014-06-13 金属‑绝缘体‑金属电容器结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480033612.9A Division CN105324862B (zh) 2013-06-13 2014-06-13 金属‑绝缘体‑金属电容器结构

Publications (2)

Publication Number Publication Date
CN107180813A CN107180813A (zh) 2017-09-19
CN107180813B true CN107180813B (zh) 2020-11-17

Family

ID=51168420

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710384188.8A Active CN107180813B (zh) 2013-06-13 2014-06-13 金属-绝缘体-金属电容器结构
CN201480033612.9A Active CN105324862B (zh) 2013-06-13 2014-06-13 金属‑绝缘体‑金属电容器结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480033612.9A Active CN105324862B (zh) 2013-06-13 2014-06-13 金属‑绝缘体‑金属电容器结构

Country Status (5)

Country Link
US (2) US9041148B2 (zh)
EP (1) EP3008762B1 (zh)
JP (1) JP6046282B2 (zh)
CN (2) CN107180813B (zh)
WO (1) WO2014201415A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041148B2 (en) 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
US10411086B2 (en) * 2014-04-07 2019-09-10 Semiconductor Components Industries, Llc High voltage capacitor and method
US9859358B2 (en) 2015-05-26 2018-01-02 Altera Corporation On-die capacitor (ODC) structure
KR102691313B1 (ko) * 2016-09-06 2024-08-05 삼성전기주식회사 박막 커패시터
US20180083588A1 (en) * 2016-09-19 2018-03-22 Qualcomm Incorporated Electrode wrap-around capacitors for radio frequency (rf) applications
EP3631825A4 (en) * 2017-05-26 2021-03-17 Flash Power Capacitors, LLC HIGH ENERGY DENSITY CAPACITOR AND WIRELESS CHARGING SYSTEM
US20190035562A1 (en) 2017-05-26 2019-01-31 Flash Power Capacitors, Llc High energy density capacitor system and method
US10354948B2 (en) * 2017-11-03 2019-07-16 Qualcomm Incorporated Lossy MIM capacitor for on-die noise reduction
CN115360164A (zh) 2017-11-13 2022-11-18 台湾积体电路制造股份有限公司 包括mim电容器和电阻器的器件
US20190148370A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device including mim capacitor and resistor
US11205586B2 (en) 2017-12-27 2021-12-21 Intel Corporation Integrated circuits with line breaks and line bridges within a single interconnect level
US10971393B2 (en) 2017-12-27 2021-04-06 Intel Corporation Metal-insulator-metal (MIM) structure supporting high voltage applications and low voltage applications
WO2019132899A1 (en) 2017-12-27 2019-07-04 Intel Corporation Integrated circuits (ics) with electromigration (em)-resistant segments in an interconnect level
US11502031B2 (en) 2017-12-27 2022-11-15 Intel Corporation Multiple layer metal-insulator-metal (MIM) structure
US11222945B2 (en) * 2017-12-29 2022-01-11 Texas Instruments Incorporated High voltage isolation structure and method
JP6988688B2 (ja) * 2018-05-21 2022-01-05 株式会社デンソー 半導体装置
US10497519B1 (en) 2018-09-27 2019-12-03 International Business Machines Corporation Back-end-of-the line capacitor
US11302773B2 (en) * 2018-10-09 2022-04-12 Qualcomm Incorporated Back-end-of-line integrated metal-insulator-metal capacitor
KR20210027706A (ko) * 2019-09-02 2021-03-11 삼성전자주식회사 메모리 장치
US11227860B2 (en) 2019-09-02 2022-01-18 Samsung Electronics Co., Ltd. Memory device
DE102020122823B4 (de) 2020-05-12 2022-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen mit entkopplungskondensatoren
US11450600B2 (en) 2020-05-12 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including decoupling capacitors
CN114122134B (zh) * 2020-09-01 2023-12-22 苏州华太电子技术股份有限公司 一种射频ldmos集成器件
US11688680B2 (en) * 2020-11-05 2023-06-27 International Business Machines Corporation MIM capacitor structures
US20220285263A1 (en) * 2021-03-05 2022-09-08 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
CN115223985A (zh) * 2021-04-21 2022-10-21 联华电子股份有限公司 电容器结构的制造方法
US11908888B2 (en) * 2021-09-23 2024-02-20 International Business Machines Corporation Metal-insulator-metal capacitor structure supporting different voltage applications
US20230326923A1 (en) * 2021-11-01 2023-10-12 KYOCERA AVX Components Corporation Combined MOS/MIS Capacitor Assembly
US12074109B2 (en) * 2022-01-26 2024-08-27 Qualcomm Incorporated Trench power rail in cell circuits to reduce resistance and related power distribution networks and fabrication methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1205976A2 (en) * 2000-11-13 2002-05-15 Sharp Kabushiki Kaisha Semiconductor capacitor device
CN1941371A (zh) * 2005-09-29 2007-04-04 富士通株式会社 半导体器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104067A (ja) * 1985-10-30 1987-05-14 Mitsubishi Electric Corp 半導体装置
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
JP3199004B2 (ja) * 1997-11-10 2001-08-13 日本電気株式会社 半導体装置およびその製造方法
US6838717B1 (en) 2000-08-31 2005-01-04 Agere Systems Inc. Stacked structure for parallel capacitors and method of fabrication
US6879007B2 (en) 2002-08-08 2005-04-12 Sharp Kabushiki Kaisha Low volt/high volt transistor
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
US6777777B1 (en) 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
US6934171B2 (en) * 2003-09-26 2005-08-23 Lsi Logic Corporation Semiconductor integrated circuit having voltage-down circuit regulator and charge sharing
US20050116276A1 (en) 2003-11-28 2005-06-02 Jing-Horng Gau Metal-insulator-metal (MIM) capacitor and fabrication method for making the same
US7317221B2 (en) 2003-12-04 2008-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
US6919244B1 (en) * 2004-03-10 2005-07-19 Motorola, Inc. Method of making a semiconductor device, and semiconductor device made thereby
US7216406B2 (en) 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
KR20070075018A (ko) 2006-01-11 2007-07-18 삼성전자주식회사 반도체 소자의 제조 방법
US7444727B2 (en) 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board
JP2007281373A (ja) * 2006-04-11 2007-10-25 Fujitsu Ltd 半導体装置及びその製造方法
US7915135B2 (en) 2009-04-30 2011-03-29 United Microelectronics Corp. Method of making multi-layer structure for metal-insulator-metal capacitor
JP2011003768A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置
US8375539B2 (en) 2009-08-05 2013-02-19 International Business Machines Corporation Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors
JP5668303B2 (ja) * 2010-03-19 2015-02-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20130081505A (ko) * 2012-01-09 2013-07-17 삼성전자주식회사 반도체 장치, 반도체 시스템, 상기 반도체 장치의 제조 방법
US20130320494A1 (en) 2012-06-01 2013-12-05 Qualcomm Incorporated Metal finger capacitors with hybrid metal finger orientations in stack with unidirectional metal layers
US9524963B2 (en) * 2013-03-15 2016-12-20 X-Fab Semiconductor Foundries Ag Semiconductor device
US9041148B2 (en) 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1205976A2 (en) * 2000-11-13 2002-05-15 Sharp Kabushiki Kaisha Semiconductor capacitor device
CN1941371A (zh) * 2005-09-29 2007-04-04 富士通株式会社 半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高压表面贴装MLCC的新进展;John Bultitude;《今日电子》;20081215(第12期);第50-52页 *

Also Published As

Publication number Publication date
CN107180813A (zh) 2017-09-19
EP3008762A1 (en) 2016-04-20
US20140367757A1 (en) 2014-12-18
US9312326B2 (en) 2016-04-12
US9041148B2 (en) 2015-05-26
JP2016527700A (ja) 2016-09-08
WO2014201415A1 (en) 2014-12-18
EP3008762B1 (en) 2020-03-04
JP6046282B2 (ja) 2016-12-14
CN105324862A (zh) 2016-02-10
US20150221716A1 (en) 2015-08-06
CN105324862B (zh) 2017-06-23

Similar Documents

Publication Publication Date Title
CN107180813B (zh) 金属-绝缘体-金属电容器结构
US6525427B2 (en) BEOL decoupling capacitor
US10950689B2 (en) Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor
US5939766A (en) High quality capacitor for sub-micrometer integrated circuits
US7385241B2 (en) Vertical-type capacitor structure
US9524963B2 (en) Semiconductor device
CN100379000C (zh) 半导体器件及其制造方法
US20060250198A1 (en) Integrated resonator structure and methods for its manufacture and use
JP2004214668A (ja) Ｍｉｍキャパシタおよびその作製方法
US6518670B1 (en) Electrically porous on-chip decoupling/shielding layer
US20040135189A1 (en) Semiconductor device
US20100090308A1 (en) Metal-oxide-metal capacitors with bar vias
TWI597818B (zh) 於積體電路產品中裝置層處所放置之電容器及製造該電容器之方法
US20070063240A1 (en) Integrated electronic circuit incorporating a capacitor
US7960811B2 (en) Semiconductor devices and methods of manufacture thereof
US8748257B2 (en) Semiconductor devices and methods of manufacture thereof
US10103218B1 (en) Densely stacked metal-insulator-metal capacitor and method of forming the same
JP2001320026A (ja) 半導体装置およびその製造方法
KR100977924B1 (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
CN117136648A (zh) 金属-绝缘体-金属（mim）电容器模块
TW202301697A (zh) 半導體結構、電子裝置、及半導體結構的製造方法
CN116913886A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant