CN115223985A - 电容器结构的制造方法 - Google Patents
电容器结构的制造方法 Download PDFInfo
- Publication number
- CN115223985A CN115223985A CN202110429776.5A CN202110429776A CN115223985A CN 115223985 A CN115223985 A CN 115223985A CN 202110429776 A CN202110429776 A CN 202110429776A CN 115223985 A CN115223985 A CN 115223985A
- Authority
- CN
- China
- Prior art keywords
- material layer
- silicon material
- layer
- doped silicon
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000003990 capacitor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000002210 silicon-based material Substances 0.000 claims abstract description 94
- 239000011810 insulating material Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000009832 plasma treatment Methods 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 claims description 33
- 239000002019 doping agent Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052724 xenon Inorganic materials 0.000 claims description 6
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000012159 carrier gas Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052743 krypton Inorganic materials 0.000 claims description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000000376 reactant Substances 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
- H01L29/66189—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors with PN junction, e.g. hybrid capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种电容器结构的制造方法，包括以下步骤。提供基底。在基底上形成第一经掺杂的硅材料层。通过等离子体处理对第一经掺杂的硅材料层进行表面平坦化工艺。在进行表面平坦化工艺之后，在第一经掺杂的硅材料层上形成绝缘材料层。在绝缘材料层上形成第二经掺杂的硅材料层。将第一经掺杂的硅材料层图案化成第一电极。将绝缘材料层图案化成绝缘层。将第二经掺杂的硅材料层图案化成第二电极。上述电容器结构的制造方法可制作出具有较佳可靠度的电容器，且可提升电容密度。
Description
技术领域
本发明涉及一种半导体结构的制造方法，尤其涉及一种电容器结构的制造方法。
背景技术
由于目前电容器的下电极的表面粗糙度较高，因此若形成在下电极上的绝缘层的厚度太薄，会导致绝缘层的品质下降，进而降低电容器的可靠度。然而，在电容器的绝缘层的厚度较厚的情况下，会导致电容密度(capacitance density)降低。
发明内容
本发明提供一种电容器结构的制造方法，其可制作出具有较佳可靠度的电容器，且可提升电容密度。
本发明提出一种电容器结构的制造方法，包括以下步骤。提供基底。在基底上形成第一经掺杂的硅材料层。通过等离子体处理(plasma treatment)对第一经掺杂的硅材料层进行表面平坦化工艺(surface flattening process)。在进行表面平坦化工艺之后，在第一经掺杂的硅材料层上形成绝缘材料层。在绝缘材料层上形成第二经掺杂的硅材料层。将第一经掺杂的硅材料层图案化成第一电极。将绝缘材料层图案化成绝缘层。将第二经掺杂的硅材料层图案化成第二电极。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，第一经掺杂的硅材料层的材料例如是掺杂多晶硅或掺杂非晶硅。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，第一经掺杂的硅材料层的形成方法例如是原位掺杂(in-situ doping)的化学气相沉积法(chemical vapordeposition，CVD)。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，第一经掺杂的硅材料层的形成方法例如是通过化学气相沉积法沉积未掺杂硅材料层，再于未掺杂硅材料层中注入掺质。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，用于形成第一经掺杂的硅材料层的温度范围例如是200℃至400℃。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，第一经掺杂的硅材料层的掺质浓度范围例如是1×1015离子/立方厘米(ions/cm3)至1×1022离子/立方厘米。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，等离子体处理的反应气体可包括第一气体与第二气体。第一气体可包括氙(Xe)、氦(He)或其组合。第二气体可包括氢气(H2)。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，第一气体的体积百分浓度(volume percentage concentration)范围可为第一气体与第二气体的总量的2％至97.5％，且第二气体的体积百分浓度范围可为第一气体与第二气体的总量的2.5％至98％。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，等离子体处理的温度范围例如是250℃至400℃。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，绝缘材料层的形成方法例如是自由基氧化法(radical oxidation method)或自由基氮化法(radicalnitridation method)。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，用于形成绝缘材料层的反应气体可包括氧气或氮气。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，用于形成绝缘材料层的载气(carrier gas)可包括氪(Kr)、氙(Xe)、氦(He)或其组合。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，用于形成绝缘材料层的温度范围例如是250℃至400℃。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，绝缘材料层的厚度范围例如是
至350埃。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，第二经掺杂的硅材料层的材料例如是掺杂多晶硅或掺杂非晶硅。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，第二经掺杂的硅材料层的形成方法例如是原位掺杂的化学气相沉积法。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，第二经掺杂的硅材料层的形成方法例如是通过化学气相沉积法沉积未掺杂硅材料层，再于未掺杂硅材料层中注入掺质。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，用于形成第二经掺杂的硅材料层的温度范围例如是200℃至400℃。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，还可包括以下步骤。在形成第一经掺杂的硅材料层之前，在基底上形成晶体管。在晶体管上形成介电结构。在介电结构中形成互连线结构。第一经掺杂的硅材料层可形成在介电结构上。
依照本发明的一实施例所述，在上述电容器结构的制造方法中，还可包括以下步骤。形成电连接至第一电极的第一互连线结构。形成电连接至第二电极的第二互连线结构。
基于上述，在本发明所提出的电容器结构的制造方法中，利用等离子体处理对第一经掺杂的硅材料层进行表面平坦化工艺，由此可降低第一经掺杂的硅材料层的表面粗糙度。因此，后续形成在第一经掺杂的硅材料层上的绝缘材料层可具有较佳的品质与较薄的厚度。如此一来，在由本发明所提出的电容器结构的制造方法所制作的电容器中，由上述绝缘材料层所形成的绝缘层可具有较佳的品质与较薄的厚度。因此，本发明所提出的电容器结构的制造方法可制作出具有较佳可靠度的电容器，且可提升电容密度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G为本发明一实施例的电容器结构的制造流程剖视图。
附图标号说明：
100:基底
102:晶体管
104:栅极
106:栅介电层
108,110:掺杂区
112:间隙壁(spacer)
114,116:轻掺杂漏极区
118,132:介电结构
120,122,134,136:互连线结构
124,128:经掺杂的硅材料层
124a,128a:电极
126:绝缘材料层
126a:绝缘层
130:电容器
P:平坦化工艺
具体实施方式
图1A至图1G为本发明一实施例的电容器结构的制造流程剖视图。
请参照图1A，提供基底100。基底100可为半导体基底，如硅基底。接着，可在基底100上形成晶体管102。在一些实施例中，晶体管102可为金属氧化物半导体晶体管(metaloxide semiconductor(MOS)transistor)。举例来说，晶体管102可包括栅极104、栅介电层106、掺杂区108与掺杂区110。栅极104位于基底100上。栅介电层106位于栅极104与基底100之间。掺杂区108与掺杂区110位于栅极104两侧的基底100中。在一些实施例中，晶体管102还可包括间隙壁112、轻掺杂漏极区(lightly doped drain，LDD)114与轻掺杂漏极区116。间隙壁112位于栅极104的侧壁上。轻掺杂漏极区114位于掺杂区108与栅极104之间的基底100中。轻掺杂漏极区116位于掺杂区110与栅极104之间的基底100中。在一些实施例中，“轻掺杂漏极区(LDD)”也可称为“源极/漏极延伸区(source/drain extension，SDE)”)。
此外，可在晶体管102上形成介电结构118。在一些实施例中，介电结构118可为多层结构。介电结构118的材料例如是氧化硅、氮化硅、氮氧化硅或其组合。
另外，可在介电结构118中形成互连线结构120与互连线结构122。在一些实施例中，互连线结构120与互连线结构122可分别电连接至掺杂区108与掺杂区110。互连线结构120与互连线结构122可为多层结构。互连线结构120与互连线结构122的材料例如是钨、铜、铝或其组合。互连线结构120与互连线结构122可通过金属互连线工艺来形成。
随后，在基底100上形成经掺杂的硅材料层124。举例来说，经掺杂的硅材料层124可形成在介电结构118上。此外，部分介电结构118位于经掺杂的硅材料层124与互连线结构120之间，且部分介电结构118位于经掺杂的硅材料层124与互连线结构122之间。经掺杂的硅材料层124的材料例如是掺杂多晶硅或掺杂非晶硅。经掺杂的硅材料层124中的掺质可为N型掺质(如，磷(P)或砷(As))或P型掺质(如，硼(B))。在一些实施例中，经掺杂的硅材料层124的形成方法例如是原位掺杂的化学气相沉积法。在另一些实施例中，经掺杂的硅材料层124的形成方法例如是通过化学气相沉积法沉积未掺杂硅材料层，再于未掺杂硅材料层中注入掺质。经掺杂的硅材料层124的掺质浓度范围例如是1×1015离子/立方厘米至1×1022离子/立方厘米。用于形成经掺杂的硅材料层124的温度范围例如是200℃至400℃，亦即可在低温的环境下形成经掺杂的硅材料层124，因此可防止前道工艺(front end of line，FEOL)的元件受到损害。
请参照图1B，通过等离子体处理对经掺杂的硅材料层124进行表面平坦化工艺P。等离子体处理的反应气体可包括第一气体与第二气体。第一气体可包括氙(Xe)、氦(He)或其组合。第二气体可包括氢气(H2)。第一气体的体积百分浓度范围可为第一气体与第二气体的总量的2％至97.5％，且第二气体的体积百分浓度范围可为第一气体与第二气体的总量的2.5％至98％，由此可有效地对经掺杂的硅材料层124的表面进行平坦化。等离子体处理的温度范围例如是250℃至400℃，亦即可在低温的环境下进行等离子体处理，因此可防止前道工艺的元件受到损害。
请参照图1C，在进行表面平坦化工艺P之后，在经掺杂的硅材料层124上形成绝缘材料层126。由于经掺杂的硅材料层124的表面已通过等离子体处理进行表面平坦化，所以经掺杂的硅材料层124可具有较低的表面粗糙度。因此，形成在经掺杂的硅材料层124上的绝缘材料层126可具有较佳的品质与较薄的厚度。
此外，绝缘材料层126的材料例如是氧化硅或氮化硅。绝缘材料层126的形成方法例如是自由基氧化法或自由基氮化法，由此可在低温的环境下形成高品质且厚度较薄的绝缘材料层126，且可防止前道工艺的元件受到损害。举例来说，用于形成绝缘材料层126的温度范围例如是250℃至400℃。绝缘材料层126的厚度范围例如是10埃至350埃。在一些实施例中，绝缘材料层126的厚度可小于或等于100埃，如10埃至100埃。在一些实施例中，自由基氧化法可通过氧等离子体对部分经掺杂的硅材料层124进行氧化，而形成材料为氧化硅的绝缘材料层126。在一些实施例中，自由基氮化法可通过氮等离子体对部分经掺杂的硅材料层124进行氮化，而形成材料为氮化硅的绝缘材料层126。用于形成所述绝缘材料层126的反应气体可包括氧气或氮气。用于形成绝缘材料层126的载气可包括氪(Kr)、氙(Xe)、氦(He)或其组合。
请参照图1D，在绝缘材料层126上形成经掺杂的硅材料层128。经掺杂的硅材料层128的材料例如是掺杂多晶硅或掺杂非晶硅。经掺杂的硅材料层128中的掺质可为N型掺质(如，磷(P)或砷(As))或P型掺质(如，硼(B))。在一些实施例中，经掺杂的硅材料层128的形成方法例如是原位掺杂的化学气相沉积法。在另一些实施例中，经掺杂的硅材料层128的形成方法例如是通过化学气相沉积法沉积未掺杂硅材料层，再于未掺杂硅材料层中注入掺质。经掺杂的硅材料层128的掺质浓度范围例如是1×1015离子/立方厘米至1×1022离子/立方厘米。用于形成经掺杂的硅材料层128的温度范围例如是200℃至400℃，亦即可在低温的环境下形成经掺杂的硅材料层128，因此可防止前道工艺的元件受到损害。
请参照图1E，可对经掺杂的硅材料层128、绝缘材料层126与经掺杂的硅材料层124进行图案化工艺。由此，可将经掺杂的硅材料层124图案化成电极124a，且可将绝缘材料层126图案化成绝缘层126a。举例来说，上述图案化工艺可通过光刻工艺与蚀刻工艺(如，干式蚀刻工艺)来移除部分经掺杂的硅材料层128、部分绝缘材料层126与部分经掺杂的硅材料层124。
请参照图1F，可对经掺杂的硅材料层128进行图案化工艺。由此，可将经掺杂的硅材料层128图案化成电极128a。举例来说，上述图案化工艺可通过光刻工艺与蚀刻工艺(如，干式蚀刻工艺)来移除部分经掺杂的硅材料层128。
通过上述方法，可形成电容器130。电容器130可为金属氧化物半导体电容器(metal oxide semiconductor capacitor，MOSCAP)。电容器130可包括电极124a、电极128a与绝缘层126a。电极124a位于介电结构118上。电极124a的材料例如是掺杂多晶硅或掺杂非晶硅。电极124a中的掺质可为N型掺质(如，磷(P)或砷(As))或P型掺质(如，硼(B))。电极124a的掺质浓度范围例如是1×1015离子/立方厘米至1×1022离子/立方厘米。电极128a位于电极124a上。电极128a的材料例如是掺杂多晶硅或掺杂非晶硅。电极128a中的掺质可为N型掺质(如，磷(P)或砷(As))或P型掺质(如，硼(B))。电极128a的掺质浓度范围例如是1×1015离子/立方厘米至1×1022离子/立方厘米。绝缘层126a位于电极128a与电极124a之间。绝缘层126a的材料例如是氧化硅或氮化硅。绝缘层126a的厚度范围例如是10埃至350埃。在一些实施例中，绝缘层126a的厚度可小于或等于100埃，如10埃至100埃。
请参照图1G，可在电容器130上形成介电结构132。在一些实施例中，介电结构132可为多层结构。介电结构132的材料例如是氧化硅、氮化硅、氮氧化硅或其组合。
接着，可形成电连接至电极124a的互连线结构134，且可形成电连接至电极128a的互连线结构136。互连线结构134与互连线结构136可为多层结构。互连线结构134与互连线结构136的材料例如是钨、铜、铝或其组合。互连线结构134与互连线结构136可通过金属互连线工艺来形成。
基于上述实施例可知，在上述电容器结构的制造方法中，利用等离子体处理对经掺杂的硅材料层124进行表面平坦化工艺，由此可降低经掺杂的硅材料层124的表面粗糙度。因此，后续形成在经掺杂的硅材料层124上的绝缘材料层126可具有较佳的品质与较薄的厚度。如此一来，由绝缘材料层126所形成的绝缘层126a可具有较佳的品质与较薄的厚度。此外，由于电容器130的绝缘层126a可具有较佳的品质，因此电容器130可具有较佳的可靠度。另外，在相同电容值的情况下，相较于传统具有较厚绝缘层的电容器，由于电容器130的绝缘层126a较薄，所以电容器130可具有更小的电容器面积(capacitor area)，因此可提升电容密度。
综上所述，在由上述实施例的电容器结构的制造方法所制作的电容器中，绝缘层可具有较佳的品质与较薄的厚度。因此，上述实施例的电容器结构的制造方法可制作出具有较佳可靠度的电容器，且可提升电容密度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，可作些许的更改与润饰，故本发明的保护范围应当以权利要求所界定的为准。
Claims (20)
1.一种电容器结构的制造方法，其特征在于，包括：
提供基底；
在所述基底上形成第一经掺杂的硅材料层；
通过等离子体处理对所述第一经掺杂的硅材料层进行表面平坦化工艺；
在进行所述表面平坦化工艺之后，在所述第一经掺杂的硅材料层上形成绝缘材料层；
在所述绝缘材料层上形成第二经掺杂的硅材料层；
将所述第一经掺杂的硅材料层图案化成第一电极；
将所述绝缘材料层图案化成绝缘层；以及
将所述第二经掺杂的硅材料层图案化成第二电极。
2.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述第一经掺杂的硅材料层的材料包括掺杂多晶硅或掺杂非晶硅。
3.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述第一经掺杂的硅材料层的形成方法包括原位掺杂的化学气相沉积法。
4.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述第一经掺杂的硅材料层的形成方法包括通过化学气相沉积法沉积未掺杂硅材料层，再于所述未掺杂硅材料层中注入掺质。
5.根据权利要求1所述的电容器结构的制造方法，其特征在于，用于形成所述第一经掺杂的硅材料层的温度范围为200℃至400℃。
6.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述第一经掺杂的硅材料层的掺质浓度范围为1×1015离子/立方厘米至1×1022离子/立方厘米。
7.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述等离子体处理的反应气体包括第一气体与第二气体，所述第一气体包括氙、氦或其组合，且所述第二气体包括氢气。
8.根据权利要求7所述的电容器结构的制造方法，其特征在于，所述第一气体的体积百分浓度范围为所述第一气体与所述第二气体的总量的2％至97.5％，且所述第二气体的体积百分浓度范围为所述第一气体与所述第二气体的总量的2.5％至98％。
9.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述等离子体处理的温度范围为250℃至400℃。
10.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述绝缘材料层的形成方法包括自由基氧化法或自由基氮化法。
11.根据权利要求10所述的电容器结构的制造方法，其特征在于，用于形成所述绝缘材料层的反应气体包括氧气或氮气。
12.根据权利要求10所述的电容器结构的制造方法，其特征在于，用于形成所述绝缘材料层的载气包括氪、氙、氦或其组合。
13.根据权利要求1所述的电容器结构的制造方法，其特征在于，用于形成所述绝缘材料层的温度范围为250℃至400℃。
14.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述绝缘材料层的厚度范围为10埃至350埃。
15.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述第二经掺杂的硅材料层的材料包括掺杂多晶硅或掺杂非晶硅。
16.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述第二经掺杂的硅材料层的形成方法包括原位掺杂的化学气相沉积法。
17.根据权利要求1所述的电容器结构的制造方法，其特征在于，所述第二经掺杂的硅材料层的形成方法包括通过化学气相沉积法沉积未掺杂硅材料层，再于所述未掺杂硅材料层中注入掺质。
18.根据权利要求1所述的电容器结构的制造方法，其特征在于，用于形成所述第二经掺杂的硅材料层的温度范围为200℃至400℃。
19.根据权利要求1所述的电容器结构的制造方法，其特征在于，还包括：
在形成所述第一经掺杂的硅材料层之前，在所述基底上形成晶体管；
在所述晶体管上形成介电结构；以及
在所述介电结构中形成互连线结构，其中所述第一经掺杂的硅材料层形成在所述介电结构上。
20.根据权利要求1所述的电容器结构的制造方法，其特征在于，还包括：
形成电连接至所述第一电极的第一互连线结构；以及
形成电连接至所述第二电极的第二互连线结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110429776.5A CN115223985A (zh) | 2021-04-21 | 2021-04-21 | 电容器结构的制造方法 |
| US17/320,071 US20220344492A1 (en) | 2021-04-21 | 2021-05-13 | Method of manufacturing capacitor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110429776.5A CN115223985A (zh) | 2021-04-21 | 2021-04-21 | 电容器结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115223985A true CN115223985A (zh) | 2022-10-21 |
Family
ID=83605053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110429776.5A Pending CN115223985A (zh) | 2021-04-21 | 2021-04-21 | 电容器结构的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20220344492A1 (zh) |
| CN (1) | CN115223985A (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060367A (en) * | 1998-04-14 | 2000-05-09 | United Semiconductor Circuit Corp. | Method of forming capacitors |
| JP2004119832A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置 |
| US7160813B1 (en) * | 2002-11-12 | 2007-01-09 | Novellus Systems, Inc. | Etch back process approach in dual source plasma reactors |
| JP2005260091A (ja) * | 2004-03-12 | 2005-09-22 | Philtech Inc | 半導体装置およびその製造方法 |
| KR100771865B1 (ko) * | 2006-01-18 | 2007-11-01 | 삼성전자주식회사 | 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 |
| US9041148B2 (en) * | 2013-06-13 | 2015-05-26 | Qualcomm Incorporated | Metal-insulator-metal capacitor structures |
| US10050104B2 (en) * | 2014-08-20 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same |
| US9564217B1 (en) * | 2015-10-19 | 2017-02-07 | United Microelectronics Corp. | Semiconductor memory device having integrated DOSRAM and NOSRAM |
| US10510536B2 (en) * | 2018-03-29 | 2019-12-17 | Asm Ip Holding B.V. | Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber |
| US11605729B2 (en) * | 2021-03-01 | 2023-03-14 | Nxp B.V. | Method of making nanosheet local capacitors and nvm devices |
-
2021
- 2021-04-21 CN CN202110429776.5A patent/CN115223985A/zh active Pending
- 2021-05-13 US US17/320,071 patent/US20220344492A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20220344492A1 (en) | 2022-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111430358B (zh) | 三维存储装置的阵列共源极结构以及其形成方法 | |
| KR101606210B1 (ko) | 하이-케이 게이트 유전체를 위한 금속 스택 소기 | |
| US7312138B2 (en) | Semiconductor device and method of manufacture thereof | |
| US7202172B2 (en) | Microelectronic device having disposable spacer | |
| KR0144649B1 (ko) | 반도체 장치에 있어서 실리사이드막의 선택 형성법 | |
| JP2004152995A (ja) | 半導体装置の製造方法 | |
| KR100311277B1 (ko) | 반도체장치의제조방법 | |
| JP2008098504A (ja) | 半導体装置の製造方法 | |
| KR100641060B1 (ko) | 게이트 구조물의 제조 방법 및 이를 이용하는 반도체장치의 제조 방법 | |
| US20230369053A1 (en) | Semiconductor Device and Method of Manufacturing | |
| KR100290782B1 (ko) | 반도체 소자의 제조방법 | |
| US20060115967A1 (en) | Methods of manufacturing a semiconductor device | |
| KR100743618B1 (ko) | 반도체 소자의 게이트 및 그 제조방법 | |
| CN115223985A (zh) | 电容器结构的制造方法 | |
| US7709911B2 (en) | Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same | |
| KR940005736B1 (ko) | 반도체 장치의 소자 제조방법 | |
| JP3420743B2 (ja) | 半導体装置及びその製造方法 | |
| US10032772B2 (en) | Integrated circuits with high voltage devices and methods for producing the same | |
| KR100291415B1 (ko) | 반도체장치의콘택형성방법 | |
| KR20010061785A (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| US11942358B2 (en) | Low thermal budget dielectric for semiconductor devices | |
| KR100460200B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20030053658A (ko) | 반도체소자의 제조방법 | |
| KR100779400B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20010077742A (ko) | 집적 회로의 배선 구조 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |