TWI597818B - 於積體電路產品中裝置層處所放置之電容器及製造該電容器之方法 - Google Patents

於積體電路產品中裝置層處所放置之電容器及製造該電容器之方法 Download PDF

Info

Publication number
TWI597818B
TWI597818B TW102126618A TW102126618A TWI597818B TW I597818 B TWI597818 B TW I597818B TW 102126618 A TW102126618 A TW 102126618A TW 102126618 A TW102126618 A TW 102126618A TW I597818 B TWI597818 B TW I597818B
Authority
TW
Taiwan
Prior art keywords
conductive
source
drain
conductive plates
integrated circuit
Prior art date
Application number
TW102126618A
Other languages
English (en)
Other versions
TW201413917A (zh
Inventor
楊科揚
派翠克Ｒ 賈斯丁尙
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201413917A publication Critical patent/TW201413917A/zh
Application granted granted Critical
Publication of TWI597818B publication Critical patent/TWI597818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

於積體電路產品中裝置層處所放置之電容器及製造該電容器之方法
一般而言，本揭露涉及精密積體電路，並且更尤涉及置於積體電路產品裝置層(device level)的電容器結構的各種具體實施例，以及製作所述電容器和產品的各種方法。
如CPU、儲存裝置、ASIC(特殊應用積體電路)及諸如此類的先進積體電路的製造需要如電晶體、電容器、電阻器等要根據指定電路佈局予以在給定晶片區域上形成的大量電路元件。在使用例如MOS(金屬氧化物半導體)技術製造複雜積體電路期間，百萬個例如N溝道電晶體(NFET)及/或P溝道電晶體(PFET)的電晶體予以在包括有結晶半導體層的基板上形成。不論所考慮的是NFET電晶體或PFET電晶體，場效電晶體通常包括形成於半導體基板中並且由溝道區予以隔開(separate)的摻雜源極與汲極區。閘極絕緣層置於溝道區上方並且導電閘極電極置於閘極絕緣層上方。通過對閘極電極施加適當的電壓，溝道區變得導通並且得以使電流從源極區流向汲極區。
第1圖是半導體基板12上方所形成描述性現有技術電晶體裝置10的簡化圖。裝置10形成於描述性凹溝隔離結構(trench isolation structure)14在基板10中所界定主動區13中及上方。電晶體10包括概述的閘極電極結構20(其通常包括閘極絕緣層20A與閘極電極20B)、複數個源極/汲極區22、側壁分隔物(spacer)26、以及複數個金屬矽化物區24。同樣在第1圖中所述的是導電性耦接於源極/汲極區22與閘極電極20B的複數個導電接觸結構。所述導電接觸結構形成於例如二氧化矽的絕緣材料29A、29B的層件中，以及導電接觸結構可採用各種形式。在圖示的範例中，源極/汲極區22通過在源極/汲極區22中接觸所謂凹溝矽化物區(圖未示)的所謂源極/汲極互連件(interconnect)28予以接觸。描述性源極/汲極接觸件30接觸源極/汲極互連件28。閘極電極20B通過閘極接觸件34予以電接觸。第1圖中所示的描述性源極/汲極區22具有層級(level)與基板12的上表面近似的上表面。本技術中也已知具有所謂提升型(raised)源極/汲極區的電晶體。
第1圖中所示電晶體10的各種結構與區域可通過實施熟知的半導體製造程式予以形成。例如，閘極結構20可通過沉積各種材料層並且其後實施一或多道蝕刻製程以界定閘極結構20的基本層堆疊予以形成。側壁分隔物26可通過沉積一層如矽氮化物的分隔物材料、並且其後在分隔物材料層上實施非等向性蝕刻製程予以形成。源極/汲極區22取決於待構造裝置(device under construction)可使用合適摻質材料(也就是N型摻質或P型摻質)以已知離子布植技術予以形成。金屬矽化物區24的形成可通過實施傳統矽化製程，也就是沉積一層難熔金屬，實施加熱處理造成難 熔金屬與下面含矽材料反應，移除難熔金屬層的未反應部分(例如，鎳、鉑或其組合)，接著或許實施額外的加熱處理。對源極/汲極區22與閘極電極20B提供電連接的導電結構28、30、34可使用熟知的製程予以形成。
雖然第1圖中未描述，仍可在裝置10上方形成所謂的金屬化層，例如7至14個金屬化層。金屬化層由導電線及/或置於絕緣材料之層中的導電孔所組成。一般而言，金屬化層中的導電線及導孔構成在期望配置中將例如電晶體、電容器、電阻器的各種半導體裝置連接在一起的「接線」圖案以產生起作用的積體電路產品。就術語而論，電晶體10普遍形成於積體電路產品已知為「裝置層」處，因其為半導體基板10中形成例如電晶體、電阻器的離散裝置處的層級。所謂的前端製程(FEOL)處理普遍關於從晶圓開始經由最終接觸視窗處理的所有處理。FEOL處理包括形成閘極結構20、隔離區14、源極/汲極區22等，其包括源極/汲極區22的活性化退火(activation anneal)。所謂的後端製程(BEOL)處理普遍關於晶圓電測試之前經歷完成晶圓在第1圖中所示導電接觸結構形成之後的處理步驟，也就是，BEOL處理通常視為起於晶圓上所形成所謂「第一金屬(metal-1)」層的裝置用第一通用「接線」層的形成。
在現代的超高密度積體電路中，裝置特徵已穩定減小尺寸以增強半導體裝置的效能以及電路的整體功能。例如，現代電晶體裝置上的閘極長度(源極與汲極區之間的距離)可為大約20至50奈米(nm)並且未來得以預期進一步比例化(scaling)(縮減尺寸)。此進行中並且持續性的電晶體裝置溝道長度縮減已改善電晶 體以及使用所述電晶體所形成積體電路的操作速度。然而，存在可至少部分抵消此特徵尺寸縮減所得優點的進行中特徵尺寸縮減引起的某些問題。例如，隨著溝道長度縮減，相鄰電晶體之間的間距(pitch)同樣減小，藉以增加每單位面積的電晶體密度。比例化也限制導電接觸元件與結構的尺寸，而具有增加其電阻值的效應。一般而言，特徵尺寸縮減以及堆砌密度(packing density)增加使現代積體電路裝置上裝置層及各種金屬化層內兩者所處的所有東西更擁擠。
改良各種金屬化系統功能及效能能力也已變為設計現代半導體裝置的重要態樣。所述改良的一個範例反應在積體電路裝置中銅金屬化的使用以及所述裝置中所謂「低k(低介電常數)」介電材料(具有介電常數小於大約3的材料)的使用增加。對照於例如對導電線和導孔使用鎢或鋁的先前金屬化系統，銅金屬化系統存在改良的導電性。對照於具有較高介電常數的其他介電材料，低k介電材料的使用趨向於通過降低串音改善信號對雜訊比(S/N比率)。然而，對照於某些其他具有較高k值的介電材料，此低k介電材料的使用隨著其趨向於金屬遷移抵抗性較低並且趨向於機械性較弱可有問題。
另外，在許多產品中，各種電容器結構(未示於第1圖中)在各種BEOL金屬化層中的電晶體裝置10上方形成。所述晶片上電容器在現代積體電路產品中是關鍵元件。所述電容器用於各種用途，例如耦接/去耦、旁路以及電容性匹配等。電容器通常有三種不同形式：MIMCAP(金屬-絕緣體-金屬電容器)、MCAP(金屬電容器)以及VNCAP(垂直自然電容器)。MIMCAP是在BEOL金 屬化層很上方處或附近通過平行金屬板予以形成。MCAP及VNCAP是由複製於金屬化層多重層級的各種不同類型的梳狀結構(comb structure)予以形成。VNCAP有別於MCAP之處在於VNCAP在金屬梳狀堆疊中包括連接導孔，其導致VNCAPs具有較大的電容密度。
如前所述，所有以上所識別的電容器結構都是在BEOL金屬化層中形成，其中，較低k值介電材料通常用於降低寄生電容以及信號對雜訊比(S/N比率)。不幸的是，所述較低k介電材料關於在電容器裝置中儲存電荷的能力較不理想。電容器可儲存的電荷量直接有關於製作電容器時所用絕緣材料的介電常數(“k”)。因此，儘管低k介電材料的使用可降低寄生電容以及信號對雜訊比，此低k材料關於形成電容器結構造成問題。例如，對照於在BEOL金屬化層中使用具有較高k值的介電材料的電容器的尺寸，在BEOL金屬化層中使用所述低k材料的效應在於所述低k材料層中所形成電容結構的實體尺寸必須增大。然而，較高k值介電材料的使用將抵消BEOL金屬化層中使用低k材料所達到如降低寄生電容以及信號對雜訊比之類的優點，如上所述。
本揭露涉及用於避免或至少降低以上所識別一或多個問題的效應的方法及裝置。
下文呈現本揭露的簡化總結以便提供本文所揭露某些態樣的基本理解。本總結不是本揭露的徹底概述，用意也不在於識別此處所揭露技術主題的重要或關鍵要素。其唯一目的在於以簡化形式呈現某些概念作為下文所述更詳細說明的引言。
一般而言，本文所揭露的技術主題涉及置於積體電路產品裝置層的電容器結構的各種具體實施例、以及製作所述電容器和產品的各種方法。本文所揭露的一種描述性積體電路產品包括置於半導體基板上方的第一金屬金屬化層、置於基板表面和第一金屬金屬化層底部所界定垂直空間中的電容器，其中，電容器包括以相對於基板表面實質垂直的方向定向的複數個導電板，以及置於複數個導電板之間的絕緣材料的至少一個區域。
本文所揭露的另一描述性積體電路產品包括置於半導體基板上方的第一金屬金屬化層、置於基板中的隔離區、置於基板表面和第一金屬金屬化層底部所界定垂直空間中的電容器，其中，電容器包括置於隔離區上方並且以相對於基板表面實質垂直的方向定向的複數個導電板，以及置於複數個導電板之間的絕緣材料的至少一個區域，其中，絕緣材料具有至少3.5的k值。
本文所揭露的又一描述性積體電路產品包括置於半導體基板上方的第一金屬金屬化層、置於基板中界定基板中主動區的隔離區、置於基板表面和第一金屬金屬化層底部所界定垂直空間中的電容器，其中，電容器包括置於主動區上方並且以相對於基板表面實質垂直的方向定向的複數個導電板，以及置於複數個導電板之間的絕緣材料的至少一個區域，其中，絕緣材料具有至少3.5的k值。
本文揭露在半導體基板上形成電容器和電晶體的方法，其中，電容器具有兩個外導電板以及內導電板，其中，該方法包括實施第一共通圖案化操作(common patterning operation)以界定電晶體用閘極電極和內導電板的第一導電部分、實施至少一 個形成電晶體用複數個源極/汲極互連件和電容器的兩個外導電板各自用第一導電部分的第二共通處理操作(common process operation)、以及實施至少一個形成電晶體用複數個源極/汲極接觸件和電容器的兩個外導電板各自用第二導電部分的第三共通處理操作。
本文揭露在半導體基板上形成電容器和電晶體的另一方法，其中，電容器具有兩個外導電板和內導電板，其中，該方法包括形成電晶體用閘極電極、實施至少一個形成複數個源極/汲極互連件和兩個外導電板各自用第一導電部分的第一共通處理操作、以及實施至少一個形成閘極接觸件和電容器的內導電板用第一導電部分的第二共通處理操作。
10‧‧‧電晶體裝置
12、112‧‧‧半導體基板
13、113‧‧‧主動區
14‧‧‧描述性凹溝隔離結構
20‧‧‧閘極電極結構
20A、120AT‧‧‧閘極絕緣層
20B、120BT‧‧‧閘極電極
22‧‧‧複數個源極/汲極區
24‧‧‧金屬矽化物區
26、126、126T‧‧‧側壁分隔物
28、130AT‧‧‧源極/汲極互連件
29A、29B、102A、102B、120A、129A、129B‧‧‧絕緣材料
30、130BT‧‧‧源極/汲極接觸件
34、134‧‧‧閘極接觸件
100‧‧‧電容器結構
100S‧‧‧底部表面
100A、100B、100C、100D‧‧‧導電板
101A、101B、101C、101D‧‧‧軸位
112S、113S‧‧‧表面
114、114A、114T‧‧‧隔離區
120B、130A‧‧‧第一導電部分
120L‧‧‧寬度
120T‧‧‧概示閘極結構
121‧‧‧提升型源極/汲極區
130、130T‧‧‧導電結構
130B、134‧‧‧第二導電部分
134T‧‧‧導電閘極接觸結構
150‧‧‧虛線、電晶體
160‧‧‧第一金屬層
160B‧‧‧底部
161‧‧‧低k絕緣材料
本揭露可參照底下說明配合附圖予以理解，其中，相同的元件符號視為相稱的元件，以及其中：第1圖概述描述性現有技術半導體裝置；第2A至2D圖概述本文所揭露電容器結構的一個描述性具體實施例；第3A至3C圖概述本文所揭露電容器結構的另一個描述性具體實施例；第4A至4B圖為本文所揭露電容器結構可如傳統電晶體在相同基板上形成的描述性範例；第5A至5F圖描述形成第4A圖中所示積體電路產品的方法的一個描述性範例；以及第6A至6F圖描述形成第4B圖中所示積體電路產品的方法 的一個描述性範例。
儘管本文所揭露的技術主題易受各種改進和替代形式所影響，其特定具體實施例仍已通過圖式中的範例予以表示並且在本文中予以詳述。然而，應理解的是，本文對特定具體實施例的說明用意不在於限制本發明於所揭露的特殊形式，相反地，用意在於含括落于如申請專利範圍所界定本發明精神與範疇內的所有改進、均等、以及替代。
底下說明的是本技術主題的各種描述性具體實施例。為了厘清，未在本說明書中說明實際實現的所有特徵。當然將瞭解的是，在任何此實際具體實施例的研製中，必須施作許多實現特定性決策以達成研製者的特定目的，如符合系統相關與商業相關限制條件，其視實現而不同。再者，將瞭解的是，此研製計畫可能複雜且耗時，不過卻屬本技術上具有普通技能者所從事具有本揭露效益的例行事務。
現在將參照附圖說明本技術主題。圖式中所概示的各種結構及裝置其目的僅在於說明而非為了以所屬領域的技術人員所熟知的細節混淆本揭露。雖然如此，仍含括附圖以說明並且解釋本揭露的描述性實施例。應該理解並且解讀本文的用字及片語與所屬相關領域的技術人員所理解的用字及片語具有相容的意義。術語或片語的特殊定義，也就是，有別於所屬技術領域的技術人員所理解的普通及慣用意義的定義，用意是要通過本文對於術語或片語的一致性用法予以隱喻。就術語或片語用意在於具有特殊意義，也就是，不同於所屬技術領域的技術人員所理解的術 語或片語，的方面來說，此特殊定義將在說明書中以直接並且明確提供術語或片語特殊定義的明確方式予以清楚提出。
本揭露針對置於積體電路產品裝置層的電容器結構的各種具體實施例、以及製作所述電容器和產品的方法。所屬領域的技術人員完全閱讀本申請案後將顯而易知的是，本文所揭露的方法和裝置可配合例如NFET、PFET、CMOS等各種技術運用，並且其可用於製造包括但不局限於邏輯裝置、記憶體裝置在內的各種裝置、以及用於製造如照相機、行動電話等各種電子產品。現在將搭配附圖詳細說明本文所揭露方法和裝置的各種描述性具體實施例。
第2A至2D圖描述本文所揭露在半導體基板112中所形成隔離區114上方所形成的新穎性電容器結構100的一個描述性具體實施例。絕緣區114本質用意在於描述，其可由例如二氧化矽的不同材料所組成，其可採取例如淺溝渠隔離、場隔離區的各種形式、以及其可使用已知技術予以形成。基板112可具有各種配置，如所示的主體矽配置(bulk silicon configuration)。基板112也可由不同於矽的材料所製成。基板112也可具有含括主體矽層、埋置型絕緣層(buried insulation layer)和主動層的上覆矽絕緣體(SOI)配置，其中，半導體裝置形成于主動層中和上方。因此，如本文所使用以及在權利要求書中的術語「基板」或「半導體基板」應該予以理解為涵蓋所有半導體結構和半導體材料而與其形式或形狀無關。
在所示的具體實施例中，描述性電容器結構100普遍由三個描述性導電板100A、100B以及100C所組成。導電板100A 至100C形成於絕緣材料129A、129B的層件中。絕緣材料102A使導電板100A、100B分開。絕緣材料102B將導電板100B、100C分開。當然，所屬領域的技術人員在完全閱讀本申請案之後將瞭解的是，本文所揭露的新穎性電容器結構具有任何想要的導電板數目。此外，在某些應用中，可排除描述性導電板100A至100C任何一個以產生僅有兩個導電板所組成的電容器結構。因此，本文所揭露的發明不應該視為受限於具有任何特殊數量導電板的電容器結構。
在一描述性具體實施例中，絕緣材料129A、129B的層件可由具有k值至少3.5的介電材料以及在某些情況下具有k值至少3.9的材料所組成，具有足夠的機械強度以耐受其將所處的處理操作。在所述範例中，導電板100A、100C(「外(outer)」導電板)由複數個導電結構130所組成，其中，導電板100A、100C的一部分位(land)在隔離區114上。在一具體實施例中，導電板100A、100C可由第一導電部分130A和第二導電部分130B所組成。在下文將有更完整說明的一個描述性範例中，第一導電部分130A可如同接觸電晶體裝置(形成於基板112上的別處)上源極/汲極區的源極/汲極互連件，以及第二導電部分130B可為接觸源極/汲極互連件的源極/汲極接觸件。
在第2A圖中所示的範例中，導電板100B(「內(inner)」導電板)由第一導電部分120B和第二導電部分134所組成。在下文將有更完整說明的一個特定範例中，第一導電部分120B如同電晶體裝置(形成於基板112上的別處)用一般閘極結構的閘極電極部分以及第二導電部分134是閘極接觸結構。在本範例中，導電 板100B的一部分位在置於隔離區114上方的絕緣材料120A的層件上。所屬領域的技術人員在完整閱讀本申請案後將知道的是，絕緣材料120A可如同基板112上別處所形成電晶體裝置上形成閘極絕緣層時所使用的絕緣材料，下文將有更完整的說明。在某些應用中，可不出現絕緣材料120A，也就是，導電板100B的第一導電部分120B可位元在隔離區114上。也在第2A圖中所示的是相鄰導電板100B的第一導電部分120B而置的側壁分隔物126。可通過沉積一層如矽氮化物(具有大約7至8的k值)之類的分隔物材料形成分隔物126，並在其後於該層分隔物材料上實施非等向性蝕刻製程。
當然，所屬領域的技術人員在完整閱讀本申請案後將知道的是，導電板100A至100C的各種成分可有別于本文所示的描述性範例。導電板100A至100C的例如長度、寬度、高度等實體尺寸可取決於特殊應用而變。然而，請參閱第2B圖，無關於導電板100A至100C的導電部分的精確材料、形狀和尺寸，各導電板100A至100C都分別具有以相對於基板112或隔離區114上表面普遍垂直的方向予以定向的軸位(axis)101A至101C。在一個描述性範例中，介於外導電板100A、100C之間的間隔(spacing)140可相當於半導體製造操作相關的可行最緊間距，例如間隔140可相當於製造基板112上別處電晶體用閘極電極時所使用的多晶間距(poly-pitch)。
第2C圖提供操作本文所揭露電容器結構100的一個描述性範例。如圖所示，電壓VA至VC分別施加於各導電板100A至100C。在一個描述性具體實施例中，內導電板100B接地(VB= GRN)，而正或負電壓施加於各外導電板100A、100C。分別施加於導電板100A、100C的電壓VA、VC的強度可取決於特殊應用而變，以及電壓VA、VC的強度不需要有相同的強度或極性。作為一個範例，施加於外導電板100A、100C的電壓VA、VC可為大約0.8至1.2伏特，而施加於內導電板100B的電壓VB則可為大約零伏特。虛線150反應電容器結構100所產生的耦合電容。在所述範例中，絕緣材料102A由絕緣材料129A、129B(k值至少3.5)的層件的部分以及介於導電板100A至100B之間而置的側壁分隔物(例如，k值大約7至8的氮化矽)所組成。絕緣材料102B由絕緣材料129A、129B(k值至少3.5)的層件的部分以及介於導電板100B至100C之間而置的側壁分隔物126(例如，k值大約7至8的矽氮化物)所組成。由於電容器結構置於具有介電常數大於BEOL金屬化層中常用低k材料的絕緣材料層中，電容器結構100將具有對照於以所述低k絕緣材料所形成電容器更大的電容密度。當然，所屬領域的技術人員在完整閱讀本申請案後將知道的是，若想要，本文所揭露的電容器結構100可可用在各種金屬化層未使用所謂低k絕緣層的積體電路產品中。因此，本發明不應該予以視為受限於僅屬低k絕緣材料用在BEOL金屬化層中的情形。
第2D圖描述本文所揭露電容器結構100的另一個描述性具體實施例。可對需要較高電容耦合的積體電路設計使用本文所揭露的新穎性結構及方法將內導電板100B的第一導電部分120B的寬度120L增加到任何想要的長度。增加寬度120L同時保持介於外導電板100A、100C之間的距離140(請參閱第2B圖)同樣有效縮減絕緣材料102A、102B在相鄰內導電板100B的第一部分 120B的區域中的厚度。一般而言，電容器的耦合電容與介於電容器的導電板之間的介電材料的厚度成反比。因此，對於給定電壓，隨著內導電板100B的寬度120L增加，其局部縮減絕緣材料102A、102B的厚度，電容器結構100的耦合電容得以提升。
第3A至3C圖描述本文所揭露新穎性電容結構100的另一個描述性具體實施例。在本具體實施例中，電容器結構100形成于隔離區114A在基板112中所界定的主動區113上方。在本範例中，描述性電容器結構100普遍由前述絕材料129A、129B層件中形成的三個描述性導電板100A、100D和100C所構成。絕緣材料102A使導電板100A、100D隔開。絕緣材料102B使導電板100D、100C隔開。導電板100A、100C具有如前所述的相同結構。在所示範例中，外導電板100A、100C由複數個導電結構所組成，其中，外導電板100A、100C的一部分位在主動區113的表面113S上。
對照於第2A至2D圖中所示的具體實施例，第3A至3C圖中所示的電容器100中，內導電板100B由內導電板100D予以取代。相對於前述導電板100B，在導電板100D中，已排除第一導電部分120B(請參閱第2A圖)，還有(as has)側壁分隔物126。也就是，在本具體實施例中，導電板100D僅由前述第二導電部分134所組成。因此，導電板100D的底部表面100S在基板112的表面112S上方垂直隔開。
當然，所屬領域的技術人員在完整閱讀本申請案後將知道的是，內導電板100D用結構可有別于本文所述的描述性範例。例如，導電板100A至100D的例如長度、寬度、高度等實體 尺寸可取決於特殊應用而變。然而，請參閱第3B圖，無關於導電板100A、100C和100D的導電部分的精確材料、形狀以及尺寸，各導電板100A、100C和100D相對於基板112的表面112S分別具有普遍垂直定向的軸位101A、101C和101D。在一個描述性範例中，介於外導電板100A、100C之間的間隔140可如同前述。
第3C圖提供操作第3A至3C圖中所揭露電容器結構100的描述性範例。如圖所示，電壓VA、VC、以及VD分別施加於各導電板100A、100C以及100D。在一描述性具體實施例中，導電板100D接地(VD=GRN)，而正或負電壓施加於各導電板100A、100C。電壓VA、VC的強度可如前述。正如前述具體實施例，虛線150反應電容器結構100所產生的耦合電容。在所示範例中，絕緣材料102A由介於導電板100A、100D之間而置的絕緣材料129A、129B的層件的部分所組成。絕緣材料102B由介於導電板100D、100C之間而置的絕緣材料129A、129B的層件的部分所組成。由於電容器結構100置於具有介電常數大於BEOL金屬化層中所使用低k材料的絕緣材料的層件中，第3A至3C圖中所揭露的電容器結構100對照於以所述低k絕緣材料所形成的電容器具有較大的電容密度。
第4A至4B圖為第2A至2D圖以及第3A至3C圖中所揭露的電容器結構100可如傳統電晶體150予以在相同基板112上形成的描述性具體範例。將參照這些圖式以普遍說明本文所揭露電容器結構100的各種態樣如何可搭配其他電晶體150的製造予以製造。一般而言，在一具體實施例中，導電板100A至100C的各個部分由如同製作描述性電晶體150時所使用的結構所 製成。因此，電晶體150的相應結構已添加標記「T」以幫助說明並且希望避免混淆。
電晶體裝置150包括其通常含括閘極絕緣層120AT與閘極電極120BT的概示閘極結構120T、複數個提升型源極/汲極區121、側壁分隔物126T、以及複數個金屬矽化物區(圖未示)。也示於第4A圖中的是導電性耦接於源極/汲極區121的複數個導電源極/汲極接觸結構(普遍以元件符號130T予以標示)以及導電性耦接於閘極電極120BT的導電閘極接觸結構134T。在所示範例中，導電結構130T由源極/汲極互連件130AT以及源極/汲極接觸件130BT所組成。在本範例中，提升型源極/汲極區121通過源極/汲極互連件130AT予以接觸。閘極電極120BT通過閘極接觸結構134T予以接觸。所述導電結構130AT、130BT、134予以在絕緣材料129A、129B的層件中形成，以及其可採用各種形式並且其可由任何導電性材料予以製成，例如金屬、金屬合金、有摻雜的半導體材料、多晶矽等。電晶體150可使用如同上述圖1中所示現有技術電晶體10所用技術予以製造。
第4A圖也概述業界普遍所稱的所謂「第一金屬」層160。一般而言，第一金屬層160包含積體電路產品用通用接線圖案的第一層。然而，如以上搭配第1圖的說明所述，複數個額外金屬化層(第4A圖中未示)通常形成於電晶體150/電容器100上方，例如，積體電路可具有大約7到14個金屬化層，其中之一是第一金屬層160。金屬化層由置於如第一金屬層160用低k絕緣材料161的描述性層件之類的絕緣材料的層件中的導電線及/或導電孔(圖未示)所組成。第4A圖中所示的電容器結構100先前已搭配 第2A至2D圖予以說明。一般而言，電容器100置於基板112的上表面112S及第一金屬層160的底部160B所界定的垂直空間內。
請繼續參閱第4A圖，重要的是，在一具體實施例中，例如130A、130B界定外導電板100A、100C的相同導電結構可如同對電晶體150的源極/汲極區121製作導電連接時所使用例如130AT、130BT的導電源極/汲極接觸結構130T。然而，請注意，由於電晶體150具有提升型源極/汲極區121，接觸件130AT、130A的軸長可不同。類似地，在本範例中，例如閘極電極120B和閘極接觸件134界定導電板100B的導電結構如同製作閘極電極120BT和閘極接觸件134T所使用。在所示範例中，電晶體150用閘極絕緣層120AT由於在本範例中閘極絕緣層120AT通過實施熱生長製程予以形成而未在導電板100B用相應導電部分120B底下出現。由於導電板100B置於隔離區114上方，熱生長閘極絕緣層120AT將不予以在隔離區114上生長。
第4B圖描述第3A至3C圖中本文所揭露電容器結構100可如前述電晶體150予以在相同基板112上形成的描述性範例。第4B圖中所示的電容器結構100先前已參照第3A至3C圖予以說明。繼續參閱第4B圖，重要的是，在一具體實施例中，導電板100A、100C可由對電晶體150的源極/汲極區121製作例如結構130AT、130BT的導電源極/汲極連接件130T時所使用例如結構130A、130B的相同導電結構所製成。類似地，在本範例中，導電板100D由相當於製造電晶體150時所使用閘極接觸件134T的閘極接觸件134所製成。
重要的是，給定本文所揭露電容器結構100的結構 及單一配置，可隨著製造電晶體150同時製造電容器結構100。第5A至5F圖描述形成第4A圖中所示積體電路產品的方法的一個描述性範例。第5A圖描述製造初期的積體電路產品。如圖所示，已在基板112中形成隔離區114、114T，已形成電晶體150用閘極結構120T和內導電板100B的第一導電部分120B。可在形成例如井區的隔離區114、114T之後實施各種離子布植製程，但所述區域未示於圖式中。在本範例中，在形成閘極結構120T用閘極電極120BT時，至少可形成電容器結構100用相應的導電結構120B。結果是，閘極電極120BT及內導電板100B的至少導電結構120B可具有相同配置、構成材料以及尺寸。在一具體實施例中，可通過沉積一層例如多晶矽的閘極電極材料、並且其後使用已知的微影和蝕刻技術圖案化閘極電極材料層件以形成閘極電極120BT和導電結構120B。若想要，如以上關於第2D圖所示，電容器用導電結構120B的寬度120L可予以圖案化而寬於電晶體150的閘極長度。在形成閘極結構120T之後，可迫近(proximate)閘極結構120T在基板112中形成各種重要區域，例如，暈圈布植區(halo implant region)、擴充布植區等。然而，所述布植區未示於圖式中。
其次，如第5B圖所示，在電晶體150的導電結構120B與閘極結構120T上形成側壁分隔物126、126T。可通過沉積一層如矽氮化物之類的分隔物材料、並且其後在該層分隔物上實施例非等向性蝕刻製程以形成側壁分隔物126、126T。
接著，如第5C圖所示，描述性提升型源極/汲極區121可使用已知技術予以形成。提升型源極/汲極區121的形成普遍含括迫近閘極結構120T在基板中形成凹口(cavities)並且其後實 施磊晶製程以在凹口內生長或沉積半導體材料，例如有摻雜的矽/鍺材料。
其次，如第5D圖所示，已在裝置上實施退火製程以活化所布植的摻質材料並且修復任何對基板112的矽晶格結構的破壞。在退火製程後，在裝置上沉積絕緣材料129A的層件並且通過實施至少一個共通處理操作同時形成(電晶體150用)源極/汲極互連件130AT和(每一個外導電板100A、100C用)第一導電部分130A。也就是，使用相同製造程式及材料形成導電結構130AT、130A。導電結構130AT、130A的形成通常含括圖案化絕緣材料129A的層件以形成接觸開口、沉積例如鎢等金屬的導電材料而使接觸開口滿溢、以及實施化學機械拋光(CMP)製程以移除導電材料位於接觸開口外側過量部分藉以界定導電結構130AT、130A。
其次，如第5E圖所示，在裝置上沉積絕緣材料129B的層件並且通過至少一個共通處理操作同時形成(電晶體150用)源極/汲極接觸件130BT和(每一個外導電板100A、100C用)第二導電部分130B。也在同時通過實施至少一個共通處理操作於絕緣材料129A的層件中形成(電晶體150用)導電閘極接觸件134T和(內導電板100B的)第二導電部分134。在一具體實施例中，導電結構130BT、130B、134T和134全都在同時利用相同的製造程式和材料予以形成。在另一具體實施例中，導電結構130BT、130B在處理流程中不同於導電結構134T、134的時候予以形成。在後者的情況下，導電結構可由不同材料所製成。導電結構130BT、130B、134T、134的形成通常含括圖案化絕緣材料129B的層件以形成接觸開口、沉積例如鎢等金屬的導電材料而使接觸開口滿 溢、以及實施CMP製程以移除導電材料位於接觸開口外側的過剩部分藉以界定導電結構。
其次，如第5F圖所示，在絕緣材料129B的層件上方形成第一金屬層160。如上所述，第一金屬層160由置於低k絕緣材料161的層件中的導電線及/或導孔(圖未示)所組成。如上所述，本文所揭露的電容器結構100形成於積體電路產品的裝置層，也就是，基板112的表面上方以及第一金屬層160下方。
如上所述，導電板100B的導電部分120B可由用於形成其他電晶體150用閘極結構120T的材料所組成。在此情況下，閘極結構的閘極電極120BT和內導電板100B的導電部分120B可由例如多晶矽、一或多個金屬層等各種不同材料所組成。此外，閘極結構120T的閘極電極120BT和導電板100B的導電部分120B可使用所謂的「閘極先制」或「閘極後制」技術予以製作。類似地，電晶體150用閘極絕緣層120AT可由如二氧化矽、高k絕緣材料(k值大於10)之類的材料所製成。
第6A至6F圖描述形成第4B圖中所示積體電路產品的方法的一個描述性範例。第6A圖描述製造初期的積體電路產品。如圖所示，已在基板112中形成隔離區114A、114T並且已形成電晶體150用閘極結構120T。在本具體實施例中，在隔離區114A所界定的主動區113上方形成電容器100。此外，在本具體實施例中，電容器100的內導電板不包括相對於電晶體150的閘極電極120BT的導電部分。為了達成此結構，可在初始沉積閘極電極材料時掩模主動區113，或閘極材料可予以在主動區113上方沉積並且其後通過已知的掩模和蝕刻製程予以移除。
其次，如第6B圖所示，在電晶體150的閘極結構120T上形成側壁分隔物126T。第6C圖描述(如前所述)已形成描述性提升型源極/汲極區121之後並且已實施活化退火製程之後的裝置。請參閱第6D圖，接著在裝置上沉積絕緣材料129A的層件，以及分別為了電晶體150和外導電板100A、100C形成導電結構130AT、130A。再來，使用相同製造程式及材料同時形成導電結構130AT、130A。其次，如第6E圖所示，在裝置上沉積絕緣材料129B的層件並且分別為了電晶體150和外導電板110A、110C形成導電結構130BT、130B。也分別為了電晶體150和內導電板100D在絕緣材料129B的層件中形成導電結構134T、134。在一具體實施例中，導電結構130B、130B、134T和134全都同時使用相同的製造程式及材料予以形成。在另一具體實施例中，在處理流程中在不同於導電結構134T、134的時間形成導電結構130BT、130B。其次，如第6F圖所示，在絕緣材料129B的層件上方形成第一金屬層160。
以上所揭露的特殊具體實施例僅屬描述性，正如本發明可以所屬領域的技術人員所明顯知道的不同但均等方式予以改進並且實踐而具有本文的指導效益。例如，前述製程步驟可用不同順序實施。另外，除了作為申請專利範圍中所述，對於本文所示構造或設計的細節無限制用意。因此，得以證實以上所揭露特殊具體實施例可予以改變或改進並且所有所述變化皆視為在本發明的範疇及精神內。因此，本文所謀求的保護如申請專利範圍中所提。
100‧‧‧電容器結構
100A、100B、100C‧‧‧導電板
102A‧‧‧絕緣材料
102B‧‧‧絕緣材料
112‧‧‧半導體基板
114‧‧‧隔離區
120A‧‧‧絕緣材料
120B‧‧‧第一導電部分
120L‧‧‧寬度
126‧‧‧側壁分隔物
129B‧‧‧絕緣材料
150‧‧‧虛線、電晶體

Claims (56)

  1. 一種積體電路產品，包含：置於半導體基板上方的第一金屬金屬化層；置於該基板的表面和該第一金屬金屬化層的底部所界定的垂直空間中的電容器，該電容器包含以相對於該基板的該表面實質垂直的方向定向的複數個導電板，其中，該複數個導電板之至少一個包括第一導電部分及第二導電部分，該第一導電部分於該方向連接該第二導電部分以形成垂直導電結構；以及置於該複數個導電板之間的絕緣材料的至少一個區域。
  2. 如申請專利範圍第1項所述之積體電路產品，其中，該複數個導電板包含至少兩個導電板。
  3. 如申請專利範圍第1項所述之積體電路產品，更包含置於該基板中的隔離區，該複數個導電板置於該隔離區上方。
  4. 如申請專利範圍第3項所述之積體電路產品，其中，該導電板的至少一個接觸該隔離區。
  5. 如申請專利範圍第1項所述之積體電路產品，更包含該基板中的主動區，該複數個導電板置於該主動區上方。
  6. 如申請專利範圍第5項所述之積體電路產品，其中，該導電板的至少一個接觸該主動區。
  7. 如申請專利範圍第1項所述之積體電路產品，其中，該複數個導電板的第一個由與形成於該基板上方的電晶體的閘極電極具有相同結構的該第一導電部分所組成。
  8. 如申請專利範圍第7項所述之積體電路產品，其中，該第一導電部分具有大於該電晶體的閘極長度的寬度。
  9. 如申請專利範圍第7項所述之積體電路產品，其中，該複數個導電板的該第一個導電板具有與該電晶體的閘極接觸件相同結構的該第二導電部分。
  10. 如申請專利範圍第1項所述之積體電路產品，其中，該複數個導電板的第一個由與形成於該基板上方的電晶體的閘極接觸件具有相同結構的導電結構所組成。
  11. 如申請專利範圍第1項所述之積體電路產品，其中，該複數個導電板的第一個由與導電性耦接於形成於該基板上方的電晶體的源極/汲極區的源極/汲極互連件具有相同結構的該第一導電部分所組成。
  12. 如申請專利範圍第11項所述之積體電路產品，其中，該複數個導電板的該第一個導電板由與導電性耦接於該電晶體的該源極/汲極互連件的源極/汲極接觸件具有相同結構的該第二導電部分所組成。
  13. 如申請專利範圍第1項所述之積體電路產品，其中，該絕緣材料具有至少3.5的k值。
  14. 一種積體電路產品，包含：置於半導體基板上方的第一金屬金屬化層；置於該基板中的隔離區；置於該基板的表面和該第一金屬金屬化層的底部所界定的垂直空間中的電容器，該電容器包含置於該隔離區上方並且以相對於該基板的該表面實質垂直的方向定向的複數個導電板；以及置於該複數個導電板之間的絕緣材料的至少一個區域，其 中，該絕緣材料具有至少3.5的k值。
  15. 如申請專利範圍第14項所述之積體電路產品，其中，該複數個導電板包含至少兩個導電板。
  16. 如申請專利範圍第14項所述之積體電路產品，其中，該導電板的至少一個接觸該隔離區。
  17. 如申請專利範圍第14項所述之積體電路產品，其中，該複數個導電板的第一個由與形成於該基板上方的電晶體的閘極電極具有相同結構的第一導電部分所組成。
  18. 如申請專利範圍第17項所述之積體電路產品，其中，該複數個導電板的該第一個導電板具有與該電晶體的閘極接觸件相同結構的第二導電部分。
  19. 如申請專利範圍第18項所述之積體電路產品，其中，該複數個導電板的第二個由與導電性耦接於該電晶體的源極/汲極區的源極/汲極互連件具有相同結構的第一導電部分所組成。
  20. 如申請專利範圍第19項所述之積體電路產品，其中，該複數個導電板的該第二個導電板由與導電性耦接於該電晶體的該源極/汲極互連件的源極/汲極接觸件具有相同結構的第二導電部分所組成。
  21. 一種積體電路產品，包含：置於半導體基板上方的第一金屬金屬化層；置於該基板中界定該基板中主動區的隔離區；置於該基板的表面和該第一金屬金屬化層的底部所界定的垂直空間中的電容器，該電容器包含置於該主動區上方並且以相對於該基板的該表面實質垂直的方向定向的複數個導電 板；以及置於該複數個導電板之間的絕緣材料的至少一個區域，其中，該絕緣材料具有至少3.5的k值。
  22. 如申請專利範圍第21項所述之積體電路產品，其中，該複數個導電板包含至少兩個導電板。
  23. 如申請專利範圍第21項所述之積體電路產品，其中，該導電板的至少一個接觸該主動區。
  24. 如申請專利範圍第21項所述之積體電路產品，其中，該複數個導電板的第一個具有與形成於該基板上方的電晶體的閘極接觸件相同結構的導電部分。
  25. 如申請專利範圍第24項所述之積體電路產品，其中，該複數個導電板的第二個由與導電性耦接於該電晶體的源極/汲極區的源汲/汲極互連件具有相同結構的第一導電部分所組成。
  26. 如申請專利範圍第25項所述之積體電路產品，其中，該複數個導電板的該第二個導電板由與導電性耦接於該電晶體的該源極/汲極互連件的源極/汲極接觸件具有相同結構的第二導電部分所組成。
  27. 一種積體電路產品，包含：在半導體基板中和上方形成的電晶體，該電晶體包含閘極電極和複數個源極/汲極區；複數個源極/汲極互連件，各該複數個源極/汲極互連件導電性耦接於該源極汲極區之一；複數個源極/汲極接觸件，各該複數個源極/汲極接觸件導電性耦接於該源極/汲極互連件之一； 導電性耦接於該閘極電極的閘極接觸件；由兩個外導電板和置於該外導電板之間的內導電板所組成的電容器，其中，該內導電板由與該閘極接觸件相同材料所組成的第一導電部分所組成，以及其中，各該外導電板包含：由與該源極/汲極互連件相同材料所組成的第一導電部分；及由與該源極/汲極接觸件相同材料所組成的第二導電部分；置於該複數個導電板之間的絕緣材料的至少一個區域；以及置於該電容器和該電晶體上方的第一金屬金屬化層。
  28. 如申請專利範圍第27項所述之積體電路產品，其中，該內導電板更包含由與該閘極電極相同材料所組成的第二導電部分。
  29. 如申請專利範圍第27項所述之積體電路產品，其中，該電容器形成於該基板中所形成的隔離區上方，以及其中，該外導電板位在該隔離區上。
  30. 如申請專利範圍第27項所述之積體電路產品，其中，該電容器形成於該基板的主動區上方，以及其中，該外導電板位在該主動區上。
  31. 如申請專利範圍第27項所述之積體電路產品，其中，該內與外導電板以相對於該基板的表面實質垂直的方向予以定向。
  32. 如申請專利範圍第27項所述之積體電路產品，其中，該絕緣材料具有至少3.5的k值。
  33. 一種積體電路產品，包含： 在半導體基板中和上方形成的電晶體，該電晶體包含閘極電極和複數個源極/汲極區；複數個源極/汲極互連件，各該複數個源極/汲極互連件導電性耦接於該源極/汲極區之一；複數個源極/汲極接觸件，各該複數個源極/汲極接觸件導電性耦接於該源極/汲極互連件之一；由至少兩個導電板所組成的電容器，其中，各該至少兩個導電板包含：由與該源極/汲極互連件相同材料所組成的第一導電部分；以及由與該源極/汲極接觸件相同材料所組成的第二導電部分；置於該複數個導電板之間的絕緣材料的至少一個區域；以及置於該電容器和該電晶體上方的第一金屬金屬化層。
  34. 如申請專利範圍第33項所述之積體電路產品，更包含置於該至少兩個導電板之間的另一導電板。
  35. 一種積體電路產品，包含：在半導體基板中與上方形成的電晶體，該電晶體包含閘極電極和複數個源極/汲極區；複數個源極/汲極互連件，各該複數個源極/汲極互連件導電性耦接於該源極/汲極區之一；複數個源極/汲極接觸件，各該複數個源極/汲極接觸件導電性耦接於該源極/汲極互連件之一； 導電性耦接於該閘極電極的閘極接觸件；由至少兩個導電板所組成的電容器，其中，該至少兩個導電板的第一個由與該閘極接觸件相同材料所組成的第一導電部分所組成，以及其中，該至少兩導電板的第二個包含：由與該源極/汲極互連件相同材料所組成的第一導電部分；以及由與該源極/汲極接觸件相同材料所組成的第二導電部分；置於該複數個導電板之間的絕緣材料的至少一個區域；以及置於該電容器和該電晶體上方的第一金屬金屬化層。
  36. 如申請專利範圍第35項所述之積體電路產品，其中，該至少兩個導電板的該第一個導電板更包含由與該閘極電極相同材料所組成的第二導電部分。
  37. 如申請專利範圍第35項所述之積體電路產品，更包含置於相鄰該至少兩個導電板之一以及藉由絕緣材料的另一區域而自其隔開的另一導電板。
  38. 一種在半導體基板上形成電容器和電晶體的方法，其中，該電容器由兩個外導電板和置於該外導電板之間的內導電板所組成，以及其中，該電晶體由閘極電極、複數個源極/汲極互連件、複數個源極/汲極接觸件和閘極接觸件所組成，該方法包含：實施第一共通圖案化操作，以界定該閘極電極和該內導電板的第一導電部分； 實施至少一個形成該複數個源極/汲極互連件和各該兩個外導電板的第一導電部分的第二共通處理操作；以及實施至少一個形成該複數個源極/汲極接觸件和各該兩個外導電板的第二導電部分的第三共通處理操作。
  39. 如申請專利範圍第38項所述之方法，更包含實施至少一個形成該閘極接觸件和該內導電板之第二導電部分的第四共通處理操作。
  40. 如申請專利範圍第39項所述之方法，其中，該第三和第四共通處理操作同時實施。
  41. 如申請專利範圍第39項所述之方法，其中，該第四處理操作在實施該第三處理操作之後實施。
  42. 如申請專利範圍第38項所述之方法，其中，該第一共通圖案化操作包含在閘極電極材料之層上方形成蝕刻掩模，以及在該閘極電極材料之層上實施蝕刻製程，以界定該閘極電極和該內導電板的該第一導電部分。
  43. 如申請專利範圍第38項所述之方法，其中，實施至少一個第二共通處理操作包含：在該基板上方形成絕緣材料之層；在該絕緣材料之層中界定複數個開口；在該絕緣材料之層中的該開口中沉積導電材料；以及實施化學機械拋光製程，藉以界定該複數個源極/汲極互連件和各該兩個外導電板的該第一導電部分。
  44. 如申請專利範圍第38項所述之方法，其中，實施至少一個第三共通處理操作包含： 在該基板上方形成絕緣材料之層；在該絕緣材料之層中界定複數個開口；在該絕緣材料之層中的該開口中沉積導電材料；以及實施化學機械拋光製程，藉以界定該複數個源極/汲極接觸件和各該兩個外導電板的該第二導電部分。
  45. 如申請專利範圍第39項所述之方法，其中，實施至少一個第四共通處理操作包含：在該基板上方形成絕緣材料之層；在該絕緣材料之層中界定複數個開口；在該絕緣材料之層中的該開口中沉積導電材料；以及實施化學機械拋光製程，藉以界定該閘極接觸件和該內導電板的該第二導電。
  46. 如申請專利範圍第38項所述之方法，其中，該電容器的該內與外導電板置於該基板中所形成的隔離區上方，以及其中，各該外導電板的至少該第一導電部分位在該隔離區上。
  47. 如申請專利範圍第46項所述之方法，其中，該內導電板的該第一導電部分位在該隔離區上。
  48. 一種在半導體基板上形成電容器和電晶體的方法，其中，該電容器由兩個外導電板和置於該外導電板之間的內導電板所組成，以及其中，該電晶體由閘極電極、複數個源極/汲極互連件、複數個源極/汲極接觸件和閘極接觸件所組成，該方法包含：形成該電晶體的該閘極電極；實施至少一個形成該複數個源極/汲極互連件和各該兩個 外導電板的第一導電部分的第一共通處理操作；以及實施至少一個形成該閘極接觸件和該內導電板的第一導電部分的第二共通處理操作。
  49. 如申請專利範圍第48項所述之方法，更包含實施至少一個形成該複數個源極/汲極接觸件和各該兩個外導電板的第二導電部分的第三共通處理操作。
  50. 如申請專利範圍第49項所述之方法，其中，該第二與第三處理操作同時實施。
  51. 如申請專利範圍第49項所述之方法，其中，該第三處理操作在該第二處理操作之後實施。
  52. 如申請專利範圍第49項所述之方法，其中，該第二處理操作在該第三處理操作之後實施。
  53. 如申請專利範圍第48項所述之方法，其中，該電容器的該內與外導電板置於該基板的主動區上方，以及其中，各該外導電板的至少該第一導電部分位在該主動區上。
  54. 如申請專利範圍第53項所述之方法，其中，該內導電板的該第一導電部分具有與該主動區的上表面垂直分離的底部表面。
  55. 一種在半導體基板上形成電容器和電晶體的方法，其中，該電容器由兩個外導電板和置於該外導電板之間的內導電板所組成，以及其中，該電晶體由閘極電極、複數個源極/汲極互連件、複數個源極/汲極接觸件和閘極接觸件所組成，該方法包含：形成該電晶體的該閘極電極；實施至少一個形成該複數個源極/汲極互連件和各該兩個 外導電板的第一導電部分的第一共通處理操作；以及實施至少一個形成該複數個源極/汲極接觸件和各該兩個外導電板的第二導電部分以及形成該閘極接觸件和該內導電板的第一導電部分的第二共通處理操作。
  56. 一種在半導體基板上形成電容器和電晶體的方法，其中，該電容器由兩個外導電板和置於該外導電板之間的內導電板所組成，以及其中，該電晶體由閘極電極、複數個源極/汲極互連件、複數個源極/汲極接觸件和閘極接觸件所組成，該方法包含：形成該電晶體的該閘極電極；實施至少一個形成該複數個源極/汲極互連件和各該兩個外導電板的第一導電部分的第一共通處理操作；實施至少一個形成該複數個源極/汲極接觸件和各該兩個外導電板的第二導電部分的第二共通處理操作；以及在實施該第二共通處理操作之後，實施至少一個形成該閘極接觸件和該內導電板的第一導電部分的第三共通處理操作。
TW102126618A 2012-08-07 2013-07-25 於積體電路產品中裝置層處所放置之電容器及製造該電容器之方法 TWI597818B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/568,802 US8975133B2 (en) 2012-08-07 2012-08-07 Capacitors positioned at the device level in an integrated circuit product and methods of making such capacitors

Publications (2)

Publication Number Publication Date
TW201413917A TW201413917A (zh) 2014-04-01
TWI597818B true TWI597818B (zh) 2017-09-01

Family

ID=50050621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126618A TWI597818B (zh) 2012-08-07 2013-07-25 於積體電路產品中裝置層處所放置之電容器及製造該電容器之方法

Country Status (3)

Country Link
US (2) US8975133B2 (zh)
CN (1) CN103579178B (zh)
TW (1) TWI597818B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923070B2 (en) 2015-11-25 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
KR102593707B1 (ko) 2016-10-05 2023-10-25 삼성전자주식회사 반도체 장치
US10090227B1 (en) * 2017-07-13 2018-10-02 Globalfoundries Inc. Back biasing in SOI FET technology
KR102491555B1 (ko) 2018-11-30 2023-01-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11437283B2 (en) 2019-03-15 2022-09-06 Intel Corporation Backside contacts for semiconductor devices
CN114078863A (zh) * 2020-10-29 2022-02-22 长江存储科技有限责任公司 半导体器件、三维存储器及半导体器件制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413815B1 (en) * 2001-07-17 2002-07-02 Macronix International Co., Ltd. Method of forming a MIM capacitor
JP2004119709A (ja) * 2002-09-26 2004-04-15 Nec Corp 半導体集積回路
DE102005030585B4 (de) * 2005-06-30 2011-07-28 Globalfoundries Inc. Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
JP5596260B2 (ja) * 2007-07-27 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
US20120119302A1 (en) 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance

Also Published As

Publication number Publication date
US9275989B2 (en) 2016-03-01
CN103579178B (zh) 2017-06-06
US8975133B2 (en) 2015-03-10
US20150123181A1 (en) 2015-05-07
TW201413917A (zh) 2014-04-01
CN103579178A (zh) 2014-02-12
US20140042510A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
TWI670762B (zh) 形成相鄰電晶體之閘極之氣隙及在電晶體之主動區上面之閘極接觸的方法
TWI548096B (zh) 於鰭式場效電晶體半導體裝置上形成接觸結構的方法及其所產生的裝置
KR101517679B1 (ko) 임베딩된 ｍｏｓ 버랙터를 갖는 ｆｉｎｆｅｔ 및 그 제조 방법
TWI795378B (zh) 積體電路與其形成方法
TWI597818B (zh) 於積體電路產品中裝置層處所放置之電容器及製造該電容器之方法
CN110970426B (zh) 半导体器件及其制造方法
US7060553B2 (en) Formation of capacitor having a Fin structure
CN102891148B (zh) 用于单栅极非易失性存储器件的结构和方法
JP6101688B2 (ja) モノリシックに集積されたアクティブスナバ
CN108257944B (zh) 半导体器件及其制造方法
US9041153B2 (en) MIM capacitor having a local interconnect metal electrode and related structure
US9978744B2 (en) Resistor and metal-insulator-metal capacitor structure and method
US10256321B2 (en) Semiconductor device including enhanced low-k spacer
TWI409948B (zh) 製造具有不同高度接觸線之高密集度ｍｏｓｆｅｔ電路的結構與方法
US20120223392A1 (en) Semiconductor device
US20130087886A1 (en) MOM Capacitor Having Local Interconnect Metal Plates and Related Method
US9601373B2 (en) Semiconductor device and method for manufacturing the same
US20100025813A1 (en) Structure for dual contact trench capacitor and structure therof
TWI580040B (zh) 半導體裝置與其佈局設計方法
US8765548B2 (en) Capacitors and methods of manufacture thereof
US8846462B2 (en) Transistor level routing
US10374084B2 (en) Vertical channel devices and method of fabricating same
TW202046450A (zh) 積體電路及其形成方法