CN106876462B - 高压ldmos晶体管及其制造方法 - Google Patents

高压ldmos晶体管及其制造方法 Download PDF

Info

Publication number
CN106876462B
CN106876462B CN201611047190.8A CN201611047190A CN106876462B CN 106876462 B CN106876462 B CN 106876462B CN 201611047190 A CN201611047190 A CN 201611047190A CN 106876462 B CN106876462 B CN 106876462B
Authority
CN
China
Prior art keywords
doped region
region
gate
length
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611047190.8A
Other languages
English (en)
Other versions
CN106876462A (zh
Inventor
霍克孝
郑光茗
周建志
陈益民
朱振梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106876462A publication Critical patent/CN106876462A/zh
Application granted granted Critical
Publication of CN106876462B publication Critical patent/CN106876462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件。半导体器件包括衬底、栅极、第一掺杂区和第二掺杂区。栅极在衬底上方。第一掺杂区和第二掺杂区在衬底中。第一掺杂区和第二掺杂区具有相同的导电类型且被栅极隔开。在基本垂直于限定在第一掺杂区和第二掺杂区之间的沟道长度L的方向上，第一掺杂区的长度将大于第二掺杂区的长度。本发明实施例涉及高压LDMOS晶体管及其制造方法。

Description

高压LDMOS晶体管及其制造方法
技术领域
本发明实施例涉及高压LDMOS晶体管及其制造方法。
背景技术
高压MOS晶体管是在高压电极电压的情况下进行操作的半导体器件。包括高压MOS晶体管的高压集成电路(IC)广泛用于汽车工业、显示驱动、便携式无线电通讯器件、医疗设备和其他领域的应用中。作为实例，将高压(例如，大于200伏)MOS晶体管集成到栅极驱动IC中以将显示信号传输到液晶显示屏(LCD)面板。然而，随着在先进技术中的连续的工艺缩小，也降低了这些高压MOS晶体管的击穿电压。此外，为了增大高压MOS晶体管的饱和电流，导通电阻将被降低，从而，也将降低这些高压MOS晶体管的击穿电压。期望增大高压MOS晶体管的饱和电流而不降低这些高压MOS晶体管的击穿电压
发明内容
根据本发明的一个实施例，提供了一种半导体器件，包括：衬底；栅极，位于所述衬底上方；第一掺杂区和第二掺杂区，位于所述衬底中，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；其中，在垂直于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上，所述第一掺杂区的长度大于所述第二掺杂区的长度。
根据本发明的另一实施例，还提供了一种高压金属氧化物半导体场效应晶体管，包括：衬底；栅极，位于所述衬底上方；第一掺杂区和第二掺杂区，位于所述衬底中，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；其中，所述栅极包括沿着所述第二掺杂区的在平行于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上的边缘延伸的延伸部。
根据本发明的又一实施例，还提供了一种制造高压金属氧化物半导体场效应晶体管的方法，所述方法包括：形成衬底；在所述衬底上形成栅极；在所述衬底中形成第一掺杂区；以及在所述衬底中形成第二掺杂区，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；其中，在垂直于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上，所述第一掺杂区的长度大于所述第二掺杂区的长度。
附图说明
结合附图和以下描述来阐述本发明的一个或多个实施例的细节。本发明的其他特征和优势将从说明书、附图和权利要求变得显而易见。
图1A是根据一些实施例的高压LDMOS晶体管的顶视图。
图1B是根据一些实施例的图1A的高压LDMOS晶体管的截面图。
图2A是根据一些实施例的高压LDMOS晶体管的顶视图。
图2B是根据一些实施例的图1A的高压LDMOS晶体管的截面图。
图3是根据一些实施例的高压LDMOS晶体管的顶视图。
图4A到图4D示出了根据一些实施例的制造高压LDMOS晶体管的工艺。
在各个图中相同的参考标号用于代表相同的元件。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
应该明白，当元件或层称为位于另一元件或层“上”、“连接”或“接合”至另一个元件或层时，它可以直接位于另一元件或层上、或可以直接连接或接合至其它的元件或层或可以存在介于中间的元件或层。相反地，当元件称为直接位于另一元件或层“上”、“直接连接”或“直接接合”至另一个元件或层时，不存在介于中间的元件或层。
应该理解，尽管本文中可以使用第一、第二等术语描述各个元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应该由这些术语限制。这些术语仅仅用于区分一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分。因此，在不背离本发明的精神和范围的情况下，下面论述的第一元件、部件、区域、层或部分可以称为第二元件、部件、区域、层或部分。
为了便于描述，在此可使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”以及诸如此类的空间关系术语，以描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。应该理解，除了在图中描述的方位以外，空间相对位置的术语还旨在包括器件在使用或操作期间的不同方位。例如，如果将附图中的器件翻过来，则描述为在其他元件或部件“下部”或“之下”的元件将被定位于在其他元件或部件“上方”。因此，示例性术语“在...之上”或“在...下方”可包括在...上方和在...下方的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符作相应地解释。
本文中所使用的术语是仅用于描述特定实例实施例的目的，而不是为了限制本发明的概念。如本文中所使用的，除非上下文清楚地表明，否则单数“一”，“一个”和“该”旨在也包括复数形式。应当进一步理解，当在本发明中使用术语“包括”和/或“包含”时，指定阐述的部件、区域、整数、步骤、操作、元件、和/或组件的存在，但不排除附加的一个或多个其他部件、整数、步骤、操作、元件、组件和/或它们的组的存在。
整个说明书中关于“一个实施例”或“实施例”意指结合该实施例所描述的特定部件、结构或特征包括在至少一个实施例中。因此，在整个说明书的不同地方出现的短语“在一个实施例中”或“在实施例中”不一定全部是指相同的实施例。此外，在一个或多个实施例中可按照适当方式组合该特定部件、结构或特征。应该意识到，以下图片没有按比例绘制，当然，这些图片仅仅是为了说明。
图1A示出了根据本发明的实施例的高压LDMOS晶体管1的顶视图。高压LDMOS晶体管1包括衬底11、阱区17、源极区13、漏极区14和栅极16。
衬底11可以是p型掺杂衬底或n型掺杂衬底，这意味着半导体衬底11可以掺杂有p型或n型杂质。衬底11由硅、砷化镓、硅锗、碳化硅或其他已知的用于半导体器件工艺的半导体材料形成。尽管半导体衬底用于本文中提出的示出性实例，在其他可选的实施例，外延生长的半导体材料或绝缘体上硅(SOI)层可以作为衬底11使用。
应该理解，可以将掺杂杂质注入半导体材料内以形成p型或n型材料。根据掺杂剂的浓度，p型材料可以进一步分为p++、p+、p、p-、p--型材料。如果材料被叙述为p型材料，其掺杂有p型杂质以及可以是p++、p+、p、p-、p--型材料的任何一种。同样的，n型材料可以进一步分为n++、n+、n、n-、n--型材料。如果材料被叙述为n型材料，其掺杂有n型杂质以及可以是n++、n+、n、n-、n--型材料的任何一种。例如，p型材料的掺杂原子包括硼。例如，在n型材料中，掺杂原子包括磷、砷和锑。可以通过离子注入工艺执行掺杂。当结合光刻工艺时，可以通过当掩蔽其他区域时将原子注入暴露区域内来在可选的区域中实施掺杂。热驱动或退火循环也可以用于使用热扩散以扩张或延伸之前的掺杂区。作为可选例，在外延工艺期间，半导体材料的一些外延沉积允许原位掺杂。众所周知，可以穿过诸如薄氧化物层的特定的材料执行注入。
阱区17的掺杂浓度总量和描述的扩散可以随着工艺使用和特定设计而改变。n型材料或p型材料的掺杂浓度可以在从1014原子/cm3到1022原子/cm3的范围内，例如，具有浓度大于约1018/cm3的p+/n+的材料。可以使用一些其他浓度范围，诸如具有小于1014原子/cm3的掺杂浓度的n--/p--材料、具有在从1014原子/cm3到1016原子/cm3的范围的掺杂浓度的n-/p-材料、具有在从1016原子/cm3到1018原子/cm3的范围的掺杂浓度的n/p材料、具有在从1018原子/cm3到1020原子/cm3的范围的掺杂浓度的n+/p+材料、具有大于1020原子/cm3的范围的掺杂浓度的n++/p++材料。此外，可以使用可选的浓度范围，诸如具有在从1015原子/cm3到1018原子/cm3的范围的掺杂浓度的n--/p--材料、具有比n--/p--型材料的浓度重的5到100倍的掺杂浓度的n-/p-材料。
漏极区14在阱区17之内。漏极区14具有多个漏极接触件14c。通过将诸如n型的第一导电类型的杂质的离子注入阱区17内以形成漏极区14。例如，可通过注入浓度在约1×1019原子/cm3到约2×1021原子/cm3之间的诸如磷的n型掺杂剂来形成漏极区14。可以可选的使用诸如砷、锑或它们的组合的其他n型掺杂剂。
源极区13在衬底11之内。源极区13具有多个源极接触件13c。通过将诸如n型的第一导电类型的杂质的离子注入衬底11内形成源极区13。例如，可通过注入浓度在约1×1019原子/cm3到约2×1021原子/cm3之间的诸如磷的n型掺杂剂来形成源极区14。可选地，也可以使用诸如砷、锑或它们的组合的其他n型掺杂剂。
漏极区14位于栅极16的一侧处并且具有与栅极16的第一边缘161横向的第一边缘141。源极区13位于栅极16的相对侧处并且具有与栅极16的第二边缘162邻近的第一边缘131。源极区13的第一边缘131和阱区17限定沟道长度L。
源极区13具有在基本垂直于沟道长度L的方向上的延伸部d1，从漏极区14的第二边缘142到源极区13的第二边缘132测量延伸部d1。漏极区14的第二边缘142基本垂直于漏极区14的第一边缘141。此外，源极区13的第二边缘132基本垂直于源极区13的第一边缘131。在一些实施例中，延伸部d1在从约0.3um至约1.2um的范围内。
源极区13具有在基本垂直于沟道长度L的方向上的另一延伸部d3，从漏极区14的第三边缘143到源极区13的第三边缘133测量延伸部d3。漏极区14的第三边缘143与漏极区14的第二边缘142相对。源极区13的第三边缘133与源极区13的第二边缘132相对。在一些实施例中，延伸部d3在从约0.3um至约1.2um的范围内。延伸部d3的长度可以与延伸部d1的长度相同。可选地，延伸部d3的长度可以与延伸部d1的长度不相同。在一个实施例中，源极区13具有两个延伸部。在另一实施例中，根据设计需要，源极区13可以仅仅具有一个延伸部。在垂直于沟道长度L的方向上，源极区13的长度大于漏极区14的长度大约0.3um到2.4um。
栅极16位于衬底11上方以及漏极区14与源极区13之间。栅极16具有多个栅极接触件16c。栅极16具有沿着基本垂直于沟道长度L的方向的延伸部d2，从漏极区14的第二边缘142到栅极16的第三边缘163测量延伸部d2。栅极的第三边缘163基本垂直于栅极16的第一边缘161或第二边缘162。在一些实施例中，从顶部视图，栅极16在源极区13的第二边缘132上方延伸并突出。在一些实施例中，延伸部d2在从约0.3um至约1.2um的范围内。
栅极16具有沿着基本垂直于沟道长度L的方向的另一延伸部d4，从漏极区14的第三边缘143到栅极16的第四边缘164测量延伸部d4。栅极的第四边缘164与栅极16的第三边缘163相对。在一些实施例中，延伸部d4在从约0.3um至约1.2um的范围内。延伸部d4的长度可以与延伸部d2的长度相同。可选地，延伸部d4的长度可以与延伸部d2的长度不相同。在一个实施例中，栅极16具有两个延伸部。在另一实施例中，根据设计需要，栅极16可以仅仅具有一个延伸部。在垂直于沟道长度L的方向上，栅极16的长度大于漏极区14的长度约0.3um到2.4um。
在传统技术中，应该降低栅极的导通电阻以增大高压LDMOS晶体管的饱和电流。然而，降低导通电阻也会减小高压LDMOS晶体管的的击穿电压，从而影响高压LDMOS晶体管的性能。根据本发明，通过在垂直于沟道的方向延伸源极区，也将增加等效沟道宽度从而在不改变晶体管的击穿电压的前提下增大高压LDMOS晶体管的饱和电流。在实施例中，高压LDMOS晶体管的饱和电流增大在从约1％到2.4％的范围内。每个晶体管的饱和电流的增大将降低芯片中晶体管的总数，这将反过来降低芯片面积和制造成本。
图1B示出了图1A沿着线X-X’得到的高压LDMOS晶体管1的截面图。高压LDMOS晶体管1包括衬底11、阱区17、源极区13、漏极区14、栅极16、间隔件18和多个绝缘区19、19a、19b。
阱区17在衬底11之内。阱区17围绕漏极区14。源极区13和漏极区14分别被衬底11和阱区17围绕。栅极16在衬底11上。间隔件18位于衬底上并邻近栅极16的两侧。
绝缘区19、19a、19b从阱区17的顶面或衬底11的顶面延伸到阱区17内或衬底11内。绝缘区19、19a、19b用于隔离衬底11上的相邻器件。绝缘区19是为了降低高压LDMOS晶体管1的漏极区14附近的电场。绝缘区19、19a、19b可以是浅沟槽隔离(STI)区。在另一实施例中，绝缘区19、19a、19b也可以是诸如场氧化物区的其他类型的绝缘区。
图2A示出了根据本发明的实施例的高压LDMOS晶体管2的顶视图。高压LDMOS晶体管2包括衬底21、阱区27、源极区23、漏极区24和栅极26。
衬底21可以是p型掺杂衬底或n型掺杂衬底，这意味着半导体衬底21可以掺杂有p型或n型杂质。衬底21由硅、砷化镓、硅锗、碳化硅或其他已知的用于半导体器件工艺的半导体材料形成。尽管半导体衬底用于本文中提出的示出性实例，在其他可选的实施例，外延生长的半导体材料或绝缘体上硅(SOI)层可以作为衬底21使用。
应该理解，可以将掺杂杂质注入半导体材料以形成p型或n型材料。根据掺杂剂的浓度，p型材料可以进一步分为p++、p+、p、p-、p--型材料。如果材料被叙述为p型材料，则其掺杂有p型杂质以及可以是p++、p+、p、p-、p--型材料的任何一种。同样的，n型材料可以进一步分为n++、n+、n、n-、n--型材料。如果材料被叙述为n型材料，则其掺杂有n型杂质以及可以是n++、n+、n、n-、n--型材料的任何一种。例如，p型材料的掺杂原子包括硼。例如，在n型材料中，掺杂原子包括磷、砷和锑。可以通过离子注入工艺执行掺杂。当结合光刻工艺时，可以通过当掩蔽其他区域时将原子注入暴露区域内来在可选区域中实施掺杂。同样，热驱动或退火循环可以用于使用热扩散以扩张或延伸之前的掺杂区。作为可选实施例，在外延工艺期间，半导体材料的一些外延沉积允许原位掺杂。众所周知，可以穿过诸如薄氧化物层的特定的材料执行注入。
阱区27的掺杂浓度总量和描述的扩散可以随着工艺使用和特定设计改变。n型材料或p型材料的掺杂浓度可以在从1014原子/cm3到1022原子/cm3的范围内，例如，具有具有浓度大于约1018原子/平方厘米的p+/n+的材料。可以使用一些其他浓度范围，诸如具有小于1014原子/cm3掺杂浓度的n--/p--材料、具有在从1014原子/cm3到1016原子/cm3的范围的掺杂浓度的n-/p-材料、具有在从1016原子/cm3到1018原子/cm3的范围的掺杂浓度的n/p材料、具有在从1018原子/cm3到1020原子/cm3的范围的掺杂浓度的n+/p+材料、具有大于1020原子/cm3的范围的掺杂浓度的n++/p++材料。此外，可以使用可选的浓度范围，诸如具有在从1015原子/cm3到1018原子/cm3的范围的掺杂浓度的n--/p--材料、具有比n--/p--型材料的浓度重5到100倍的掺杂浓度的n-/p-材料。
漏极区24在阱区27之内。漏极区24具有多个漏极接触件24c。通过将诸如n型的第一导电类型的杂质离子注入阱区27内以形成漏极区24。例如，可通过注入浓度在约1×1019/cm3到约2×1021/cm3之间的诸如磷的n型掺杂剂来形成漏极区24。可以可选的使用诸如砷、锑或它们的组合的其他n型掺杂剂。
源极区23在衬底21之内。源极区23具有多个源极接触件23c。通过将诸如n型的第一导电类型的杂质离子注入衬底21内以形成源极区23。例如，可通过注入浓度在约1×1019/cm3到约2×1021/cm3之间的诸如磷的n型掺杂剂来形成源极区23。可以可选的使用诸如砷、锑或它们的组合的其他n型掺杂剂。
漏极区24位于栅极26的一侧处并且具有与栅极26的第一边缘261邻近的第一边缘241。源极区23位于栅极26的相对侧上并且具有与栅极26的第二边缘262邻近的第一边缘231。源极区23的第一边缘231和阱区27限定沟道/长度L。
栅极26位于衬底21上方以及源极区23与区漏极24之间。栅极26具有沿着漏极区24的第二边缘242的延伸部分26e。漏极区24的第二边缘242基本垂直于漏极区24的第一边缘241。在一些实施例中，栅极26的延伸部分26e可以沿着漏极区24的第三边缘243。漏极区24的第三边缘243与漏极区24的第二边缘242相对。可选地，栅极26可以包括两个延伸部分：沿着漏极区24的第二边缘242的部分和沿着漏极区24的第三边缘243的另一部分。在另一实施例中，栅极26可以包括两个延伸部分：沿着漏极区24的第二边缘242的部分和沿着源极区23的第二边缘232的另一部分。源极区23的第二边缘232基本垂直于源极区23的第一边缘231。在另一实施例中，栅极26可以包括四个延伸部分：沿着漏极区24的第二边缘242的部分、沿着漏极区24的第三边缘243的另一部分、沿着源极区23的第二边缘232的另一部分和沿着源极区23的第三边缘233的另一部分。源极区的第三边缘233与源极区23的第二边缘232相对。
当把正电压施加到高压LDMOS晶体管2的栅极26的时候，可以通过两种方式从漏极区24转移电子：一种方式是从漏极区24到栅极26以及另一种方式是从漏极区24到栅极26的延伸部分26e。因此，通过沿着漏极区的一个或两个边缘延伸栅极，将增大高压MOS晶体管2的饱和电流而不改变晶体管的击穿电压。在实施例中，高压MOS晶体管2的饱和电流的增大在从约2％到2.5％的范围内。每个晶体管的饱和电流的增大将降低芯片中使用的晶体管的总数，这将反过来降低芯片面积和制造成本。
图2B示出了图2A沿着线Y-Y’得到的高压LDMOS晶体管2的截面图。图2B所示的高压LDMOS晶体管2包括:衬底21、阱区27、漏极区24、栅极的延伸部分26e、间隔件28和绝缘区29。
阱区27在衬底21之内。阱区27围绕漏极区24。栅极的延伸部分26e在衬底21上。间隔件28位于衬底21上并邻近栅极的延伸部分26e的两侧。
绝缘区29从阱区27的顶面或衬底21的顶面延伸到阱区27内或衬底21内。绝缘区29可以是浅沟槽隔离(STI)区。在另一实施例中，绝缘区29也可以是诸如场氧化物区的其他类型的绝缘区。
由于图2A中的栅极26具有沿着漏极区24的第二边缘242延伸的延伸部分26e，因此从图2B中可以看出，即使从沿着垂直于沟道长度L的方向得到截面图，栅极的延伸部分26e位于衬底21上。当把正电压施加到高压LDMOS晶体管2的栅极，电子将通过栅极的延伸部分26e积聚到绝缘区29的边缘。因此，除了从漏极区24到栅极26的路径，电子还可以从漏极区24转移到栅极26的延伸部分26e。因此，通过沿着漏极区的一个或两个边缘延伸栅极，将增大高压MOS晶体管2的饱和电流而不改变高压LDMOS晶体管的击穿电压。每个晶体管的饱和电流的增大将降低芯片中使用的晶体管的总数，这将反过来降低芯片面积和制造成本。
图3示出了根据本发明的实施例的高压LDMOS晶体管3的顶视图。高压LDMOS晶体管包括衬底31、阱区37、源极区33、漏极区34和栅极36。
除了高压LDMOS晶体管3的栅极36还包括延伸部分36e，图3中的高压LDMOS晶体管3与图1A中的高压LDMOS晶体管1相似。栅极36的延伸部分36e沿着漏极区34的边缘延伸。在另一实施例中，栅极36的延伸部分36e可以沿着漏极区34的相对的边缘延伸。可选地，栅极36可以包括两个延伸部分：沿着漏极区34的边缘的一部分和沿着漏极区34的相对的边缘的另一部分。在另一实施例中，栅极36可以包括两个延伸部分：沿着漏极区34的边缘的一部分和沿着源极区33的边缘的另一部分。
高压LDMOS晶体管具有如图1A中所示的外延源极区33和如图2A中所示的外延栅极36e。因此，与图1A或图2A中的高压LDMOS晶体管相比，高压LDMOS晶体管3具有更大的饱和电流e。在实施例中，高压MOS晶体管2的饱和电流的增大在从约2％到2.5％的范围内。每个晶体管的饱和电流的增大将降低芯片中使用的总的晶体管的数量，这将反过来降低芯片面积和制造成本。
图4A到图4D示出了根据一些实施例的制造高压LDMOS晶体管的方法的截面图。产生的高压LDMOS晶体管可以是图1B所示的高压LDMOS晶体管1。可以利用可选的方法制作图1B所示的高压LDMOS晶体管1。
如图4A所示，提供了p型衬底41。对衬底41上的氧化物层(未示出)实施光刻工艺以形成用于n型掺杂剂的选择性注入的光刻胶图案。然后，通过热工艺驱使n型掺杂剂进入衬底41内以形成n型阱区47。阱区47形成n沟道增强模式的漏极的延伸部分，随后形成高压LDMOS晶体管。在另一实施例中，通过磷扩散形成阱区47。阱区47可以延伸至衬底41中从约1.5μm至约5.0μm的范围内的深度。
然后，实施选择性氧化以形成绝缘区49、49a、49b。绝缘区49、49a、49b用于隔离高压LDMOS晶体管，高压LDMOS晶体管将由相同衬底上的相邻器件形成。形成绝缘区49是为了降低将形成在高压LDMOS晶体管的漏极区附近的电场。
在图4B中，具有从约
Figure BDA0001160191070000111
到约
Figure BDA0001160191070000112
范围的厚度的多晶硅层46’形成在衬底41上。尽管可以使用其他合适的工艺，可以使用化学汽相沉积(CVD)工艺形成多晶硅层46’。然后，实施光刻工艺以形成光刻胶图案，光刻胶图案用于产生将要形成的高压LDMOS晶体管的栅极。
参照图4C，对衬底41实施诸如等离子体干蚀刻工艺的各向异性蚀刻工艺以产生栅极46。产生栅极之后，在衬底41上沉积具有从约
Figure BDA0001160191070000113
到约
Figure BDA0001160191070000114
范围的厚度的TEOS氧化物膜。然后，对衬底11实施干蚀刻工艺从平坦区域去除氧化物，同时使栅极间隔件48a、48b保留在栅极46的侧壁处。也可以使用诸如Si3N4的其他间隔件介电材料。可选的，在形成栅极间隔件48a、48b之前，可以在绝缘区49a、49b和栅极46之间形成浅且轻的掺杂的n型区域(未示出)。
参照图4D，进行重和深n型离子注入以形成源极区43和漏极区44。优选地，为自对准工艺，其中，通过图案化绝缘区49a和栅极间隔件48a来限定源极区43的边缘，以及通过图案化绝缘区49b和栅极间隔件48b来限定漏极区44的边缘。可以在源极/漏极区43、44和栅极46的顶面上可选地形成硅化物层(未示出)以减小源极/漏极区和栅极区的电阻。在本优选的实施例中，通过形成金属接触件(未示出)至栅极46、源极区43和漏极区44的来完成制作LDMOS晶体管的工艺，例如，通过使用已知的材料和方法。
在形成源极区43和漏极区44期间，在基本垂直于沟道长度L的方向上，源极区43的长度形成为大于漏极区44的长度。源极区43比漏极区44长约0.3um到2.4um。
鉴于以上所述，本发明的一个优选的方面旨在提供一种当通过延伸源极区和/或延伸栅极保持相同的击穿电压的同时具有更大的饱和电流的高压LDMOS晶体管。每个晶体管的饱和电流的增大将降低芯片中使用的晶体管的总数，这将反过来降低芯片面积和制造成本。
根据本发明的实施例，一种半导体器件包括衬底、栅极、第一掺杂区和第二掺杂区。栅极在衬底上方。第一掺杂区和第二掺杂区在衬底中。第一掺杂区和第二掺杂区具有相同的导电类型以及被栅极隔开。在基本垂直于限定在第一掺杂区和第二掺杂区之间的沟道长度L的方向上，第一掺杂区的长度将大于第二掺杂区的长度。
根据本发明的实施例，一种高压金属氧化物半导体场效应晶体管(MOSFET)晶体管包括衬底、栅极、第一掺杂区和第二掺杂区。栅极在衬底上方。第一掺杂区和第二掺杂区在衬底中。第一掺杂区和第二掺杂区具有相同的导电类型以及被栅极隔开。栅极包括沿着第二掺杂区的在基本平行于限定在第一掺杂区和第二掺杂区之间的沟道长度的方向上的边缘延伸的延伸部。
根据本发明的实施例，一种制造高压MOSFET晶体管的方法包括：在衬底上形成栅极；在衬底中形成第一掺杂区以及在衬底中形成第二掺杂区。第一掺杂区和第二掺杂区具有相同的导电类型以及被栅极隔开。在基本垂直于限定在第一掺杂区和第二掺杂区之间的沟道长度L的方向上，第一掺杂区的长度将大于第二掺杂区的长度。
上面论述了若干实施例的部件，使得
根据本发明的一个实施例，提供了一种半导体器件，包括：衬底；栅极，位于所述衬底上方；第一掺杂区和第二掺杂区，位于所述衬底中，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；其中，在垂直于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上，所述第一掺杂区的长度大于所述第二掺杂区的长度。
在上述半导体器件中，还包括：第三掺杂区，围绕所述第二掺杂区，其中，所述第三掺杂区和所述第二掺杂区具有相同的导电类型以及所述第三掺杂区的杂质浓度与所述第二掺杂区的杂质浓度不同；以及第四掺杂区，围绕所述第一掺杂区，所述第四掺杂区的导电类型与所述第一掺杂区的导电类型不同。
在上述半导体器件中，还包括：第三掺杂区，围绕所述第二掺杂区，其中，所述第三掺杂区和所述第二掺杂区具有相同的导电类型以及所述第三掺杂区的杂质浓度与所述第二掺杂区的杂质浓度不同；以及第四掺杂区，围绕所述第一掺杂区，其中，所述第四掺杂区和所述第一掺杂区具有相同的导电类型，以及所述第四掺杂区的杂质浓度与所述第一掺杂区的杂质浓度不同，其中，所述第三掺杂区与所述第四掺杂区隔离。
在上述半导体器件中，还包括位于所述衬底中且位于所述栅极下方的隔离区。
在上述半导体器件中，所述第一掺杂区的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。
在上述半导体器件中，在垂直于所述沟道长度的方向上，所述栅极的长度大于所述第二掺杂区的所述长度。
在上述半导体器件中，所述栅极的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。
在上述半导体器件中，所述栅极包括位于所述栅极的一端处的第一延伸部分，其中，所述第一延伸部分接近所述第二掺杂区并且沿着平行于所述沟道长度的方向。
在上述半导体器件中，所述栅极还包括第二延伸部分，其中，所述第二延伸部分接近所述第一掺杂区并且沿着平行于所述沟道长度的方向。
根据本发明的另一实施例，还提供了一种高压金属氧化物半导体场效应晶体管，包括：衬底；栅极，位于所述衬底上方；第一掺杂区和第二掺杂区，位于所述衬底中，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；其中，所述栅极包括沿着所述第二掺杂区的在平行于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上的边缘延伸的延伸部。
在上述高压金属氧化物半导体场效应晶体管中，还包括：第一阱，所述第二掺杂区形成于所述第一阱中，其中，所述第一阱和所述第二掺杂区具有相同的导电类型，以及所述第一阱的杂质浓度与所述第二掺杂区的杂质浓度不同；以及第二阱，所述第一掺杂区形成于所述第二阱中，所述第二阱的导电类型与所述第一掺杂区的所述导电类型不同。
在上述高压金属氧化物半导体场效应晶体管中，，还包括：第一阱，所述第二掺杂区形成于所述第一阱中，其中，所述第一阱和所述第二掺杂区具有相同的导电类型，以及所述第一阱的杂质浓度与所述第二掺杂区的所述杂质浓度不同；以及第二阱，所述第一掺杂区形成于所述第二阱中，其中，所述第二阱和所述第一掺杂区具有相同的导电类型，以及所述第二阱的杂质浓度与所述第一掺杂区的所述杂质浓度不同，其中，所述第一阱与所述第二阱隔离。
在上述高压金属氧化物半导体场效应晶体管中，其中，所述第一掺杂区的平行于所述沟道长度的边缘与所述第二掺杂区的平行于所述沟道长度的边缘以第一距离不对准。
在上述高压金属氧化物半导体场效应晶体管中，所述第一距离在从0.3um至1.2um的范围内。
在上述高压金属氧化物半导体场效应晶体管中，其中，在垂直于所述沟道长度的方向上，所述栅极的长度大于所述第二掺杂区的长度。
在上述高压金属氧化物半导体场效应晶体管中，其中，所述栅极的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。
在上述高压金属氧化物半导体场效应晶体管中，其中，所述栅极沿着所述第一掺杂区的在平行于所述沟道长度的方向上的边缘延伸。
根据本发明的又一实施例，还提供了一种制造高压金属氧化物半导体场效应晶体管的方法，所述方法包括：形成衬底；在所述衬底上形成栅极；在所述衬底中形成第一掺杂区；以及在所述衬底中形成第二掺杂区，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；其中，在垂直于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上，所述第一掺杂区的长度大于所述第二掺杂区的长度。
在上述方法中，所述第一掺杂区的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。
在上述方法中，所述栅极沿着所述第二掺杂区的在平行于所述沟道长度的方向上的边缘延伸。
本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，它们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的或实现相同优点的器件或电路。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种半导体器件，包括：
衬底；
栅极，位于所述衬底上方并且具有主部分和位于所述主部分的一端处的延伸部分；
第一掺杂区和第二掺杂区，位于所述衬底中，其中，所述第二掺杂区具有限定所述第二掺杂区的长度的第一边缘以及垂直于所述第一边缘并且限定所述第二掺杂区的长度的第二边缘，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；
其中，在垂直于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上，所述第一掺杂区的长度大于所述第二掺杂区的长度，
其中，所述栅极的主部分具有垂直于沟道长度并且介于所述第一掺杂区和所述第二掺杂区之间的第一侧壁，其中，所述延伸部分在平行于沟道长度的方向上从所述第一侧壁朝向所述第二掺杂区延伸，并且其中，来自所述第二掺杂区的电子从所述第二掺杂区通过所述第一边缘朝向所述主部分转移，并通过所述第二边缘朝向所述延伸部分转移。
2.根据权利要求1所述的半导体器件，还包括：
第三掺杂区，围绕所述第二掺杂区，其中，所述第三掺杂区和所述第二掺杂区具有相同的导电类型以及所述第三掺杂区的杂质浓度与所述第二掺杂区的杂质浓度不同；以及
第四掺杂区，围绕所述第一掺杂区，所述第四掺杂区的导电类型与所述第一掺杂区的导电类型不同。
3.根据权利要求1所述的半导体器件，还包括：
第三掺杂区，围绕所述第二掺杂区，其中，所述第三掺杂区和所述第二掺杂区具有相同的导电类型以及所述第三掺杂区的杂质浓度与所述第二掺杂区的杂质浓度不同；以及
第四掺杂区，围绕所述第一掺杂区，其中，所述第四掺杂区和所述第一掺杂区具有相同的导电类型，以及所述第四掺杂区的杂质浓度与所述第一掺杂区的杂质浓度不同，
其中，所述第三掺杂区与所述第四掺杂区隔离。
4.根据权利要求1所述的半导体器件，还包括位于所述衬底中且位于所述栅极下方的隔离区。
5.根据权利要求1所述的半导体器件，其中，所述第一掺杂区的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。
6.根据权利要求1所述的半导体器件，其中，在垂直于所述沟道长度的方向上，所述栅极的长度大于所述第二掺杂区的所述长度。
7.根据权利要求6所述的半导体器件，其中，所述栅极的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。
8.根据权利要求1所述的半导体器件，其中，所述延伸部分具有平行于所述沟道长度并且从所述主部分的第一侧壁延伸的第一侧壁、平行于所述第一侧壁并且与所述第一侧壁相对的第二侧壁以及平行于所述沟道长度并且连接所述延伸部分的第一侧壁和第二侧壁的第三侧壁。
9.根据权利要求8所述的半导体器件，其中，所述栅极还包括另一延伸部分，其中，所述另一延伸部分沿着平行于所述沟道长度的方向从所述栅极的主部分朝向所述第一掺杂区延伸。
10.一种高压金属氧化物半导体场效应晶体管，包括：
衬底；
栅极，位于所述衬底上方；
第一掺杂区和第二掺杂区，位于所述衬底中，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；
其中，所述栅极包括沿着所述第二掺杂区的在平行于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上的边缘延伸的延伸部分，所述延伸部分具有第一侧壁、与所述第一侧壁相对并且平行于所述第一侧壁的第二侧壁，以及连接所述第一侧壁和所述第二侧壁并且在垂直于所述沟道长度的方向上延伸的第三侧壁，其中，在施加正电压时，所述高压金属氧化物半导体场效应晶体管被配置为提供电子，所述电子在平行于所述沟道长度的第一方向和垂直于所述沟道长度的第二方向上从所述第二掺杂区流走。
11.根据权利要求10所述的高压金属氧化物半导体场效应晶体管，还包括：
第一阱，所述第二掺杂区形成于所述第一阱中，其中，所述第一阱和所述第二掺杂区具有相同的导电类型，以及所述第一阱的杂质浓度与所述第二掺杂区的杂质浓度不同；以及
第二阱，所述第一掺杂区形成于所述第二阱中，所述第二阱的导电类型与所述第一掺杂区的所述导电类型不同。
12.根据权利要求10所述的高压金属氧化物半导体场效应晶体管，还包括：
第一阱，所述第二掺杂区形成于所述第一阱中，其中，所述第一阱和所述第二掺杂区具有相同的导电类型，以及所述第一阱的杂质浓度与所述第二掺杂区的所述杂质浓度不同；以及
第二阱，所述第一掺杂区形成于所述第二阱中，其中，所述第二阱和所述第一掺杂区具有相同的导电类型，以及所述第二阱的杂质浓度与所述第一掺杂区的所述杂质浓度不同，
其中，所述第一阱与所述第二阱隔离。
13.根据权利要求10所述的高压金属氧化物半导体场效应晶体管，其中，所述第一掺杂区的平行于所述沟道长度的边缘与所述第二掺杂区的平行于所述沟道长度的边缘以第一距离不对准。
14.根据权利要求13所述高压金属氧化物半导体场效应晶体管，其中，所述第一距离在从0.3um至1.2um的范围内。
15.根据权利要求13所述的高压金属氧化物半导体场效应晶体管，其中，在垂直于所述沟道长度的方向上，所述栅极的长度大于所述第二掺杂区的长度。
16.根据权利要求15所述的高压金属氧化物半导体场效应晶体管，其中，所述栅极的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。
17.根据权利要求10所述的高压金属氧化物半导体场效应晶体管，其中，所述栅极具有沿着所述第一掺杂区的在平行于所述沟道长度的方向上的边缘延伸的另一延伸部分。
18.一种制造高压金属氧化物半导体场效应晶体管的方法，所述方法包括：
形成衬底；
在所述衬底上形成栅极，其中，所述栅极具有主部分，所述主部分具有第一侧壁和与所述第一侧壁相对的第二侧壁，其中，所述第一侧壁和所述第二侧壁在垂直于沟道长度的方向上延伸；
在所述衬底中的所述沟道长度的一侧上形成第一掺杂区；以及
在所述衬底中的所述沟道长度的另一侧上形成第二掺杂区，其中，所述第一掺杂区和所述第二掺杂区具有相同的导电类型并且被所述栅极隔开；
其中，在垂直于限定在所述第一掺杂区和所述第二掺杂区之间的沟道长度的方向上，所述第一掺杂区的长度大于所述第二掺杂区的长度；以及
其中，所述栅极还包括延伸部分，所述延伸部分具有：
第三侧壁，从所述主部分的第一侧壁延伸并且在平行于所述沟道长度的方向上朝向所述第二掺杂区延伸；
第四侧壁，从所述第三侧壁延伸，并且在垂直于所述沟道长度的方向上延伸，所述第三侧壁与所述第一侧壁不共线；以及
第五侧壁，与所述第三侧壁相对并且与所述主部分的第六侧壁共线，所述主部分的第六侧壁在所述第一侧壁和所述第二侧壁之间延伸。
19.根据权利要求18所述的方法，其中，所述第一掺杂区的所述长度和所述第二掺杂区的所述长度之间的差在从0.3um至1.2um的范围内。
20.根据权利要求18所述的方法，其中，所述栅极沿着所述第二掺杂区的在平行于所述沟道长度的方向上的边缘延伸。
CN201611047190.8A 2015-12-10 2016-11-23 高压ldmos晶体管及其制造方法 Active CN106876462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/965,685 US9911845B2 (en) 2015-12-10 2015-12-10 High voltage LDMOS transistor and methods for manufacturing the same
US14/965,685 2015-12-10

Publications (2)

Publication Number Publication Date
CN106876462A CN106876462A (zh) 2017-06-20
CN106876462B true CN106876462B (zh) 2020-11-13

Family

ID=58773177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611047190.8A Active CN106876462B (zh) 2015-12-10 2016-11-23 高压ldmos晶体管及其制造方法

Country Status (4)

Country Link
US (3) US9911845B2 (zh)
CN (1) CN106876462B (zh)
DE (1) DE102016100128B4 (zh)
TW (1) TWI635542B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190019472A1 (en) * 2017-07-13 2019-01-17 Vanguard International Semiconductor Corporation Display system and method for forming an output buffer of a source driver
CN111162115B (zh) * 2018-11-08 2023-03-24 旺宏电子股份有限公司 半导体元件及其制造方法
US11329154B2 (en) * 2019-04-23 2022-05-10 Atomera Incorporated Semiconductor device including a superlattice and an asymmetric channel and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243997A (en) * 1976-03-25 1981-01-06 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
US4358890A (en) * 1978-08-31 1982-11-16 Ibm Corporation Process for making a dual implanted drain extension for bucket brigade device tetrode structure
CN1523677A (zh) * 2003-02-18 2004-08-25 ��ʽ���綫֥ 半导体装置
CN101540339A (zh) * 2009-05-05 2009-09-23 浙江大学 高边nldmos结构

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534493A (en) * 1978-08-31 1980-03-11 Ibm Bucket brigade cell
JPS57172770A (en) * 1981-04-16 1982-10-23 Toshiba Corp Insulating gate type field effect transistor
US5065203A (en) * 1988-07-07 1991-11-12 Tektronix, Inc. Trench structured charge-coupled device
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
DE69215858T2 (de) * 1992-04-17 1997-05-15 Sgs Thomson Microelectronics Junction-isoliertes, hochspannungsintegriertes MOS-Bauelement
JPH07179078A (ja) 1993-12-21 1995-07-18 Oji Yuka Synthetic Paper Co Ltd 熱転写画像受容シート
US6236084B1 (en) * 1998-06-01 2001-05-22 Seiko Instruments Inc. Semiconductor integrated circuit device having double diffusion insulated gate field effect transistor
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
JP4927340B2 (ja) * 2005-02-24 2012-05-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7315052B2 (en) * 2006-03-02 2008-01-01 Micrel, Inc. Power FET with embedded body pickup
US20090020813A1 (en) * 2007-07-16 2009-01-22 Steven Howard Voldman Formation of lateral trench fets (field effect transistors) using steps of ldmos (lateral double-diffused metal oxide semiconductor) technology
JP2009239111A (ja) * 2008-03-27 2009-10-15 Sanyo Electric Co Ltd 半導体装置
US7847351B2 (en) * 2008-04-11 2010-12-07 Texas Instruments Incorporated Lateral metal oxide semiconductor drain extension design
JP5503897B2 (ja) * 2009-05-08 2014-05-28 三菱電機株式会社 半導体装置
US8138049B2 (en) * 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
JP5534298B2 (ja) * 2009-06-16 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置
US8362557B2 (en) * 2009-12-02 2013-01-29 Fairchild Semiconductor Corporation Stepped-source LDMOS architecture
US8981495B2 (en) * 2010-02-08 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Laterally diffused metal oxide semiconductor transistor with partially unsilicided source/drain
US8247869B2 (en) * 2010-04-26 2012-08-21 Freescale Semiconductor, Inc. LDMOS transistors with a split gate
US20130087828A1 (en) * 2010-06-21 2013-04-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing same
US8450801B2 (en) * 2010-08-27 2013-05-28 United Microelectronics Corp. Lateral-diffusion metal-oxide-semiconductor device
JP2012164730A (ja) * 2011-02-04 2012-08-30 Renesas Electronics Corp 半導体装置
US8455971B2 (en) * 2011-02-14 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for improving charge transfer in backside illuminated image sensor
CN103443927B (zh) * 2011-03-18 2016-12-07 瑞萨电子株式会社 半导体装置及其制造方法
JP5898473B2 (ja) * 2011-11-28 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
US8766358B2 (en) * 2012-04-24 2014-07-01 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US8853780B2 (en) * 2012-05-07 2014-10-07 Freescale Semiconductor, Inc. Semiconductor device with drain-end drift diminution
US8847312B2 (en) * 2012-07-30 2014-09-30 Freescale Semiconductor, Inc. LDMOS device and method for improved SOA
KR101883010B1 (ko) * 2012-08-06 2018-07-30 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
US9473719B2 (en) * 2013-12-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer in CMOS image sensor array region
US9166046B2 (en) * 2014-02-14 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
US9312348B2 (en) * 2014-02-14 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra high voltage semiconductor device with electrostatic discharge capabilities
US9520367B2 (en) * 2014-08-20 2016-12-13 Freescale Semiconductor, Inc. Trenched Faraday shielding
US9842903B2 (en) * 2014-10-20 2017-12-12 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
KR102164721B1 (ko) * 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
TWI675473B (zh) * 2015-11-16 2019-10-21 聯華電子股份有限公司 高壓半導體裝置
JP6458878B2 (ja) * 2015-11-19 2019-01-30 富士電機株式会社 半導体装置
CN107437563B (zh) * 2016-05-27 2020-03-10 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法、以及esd器件及其形成方法
JP2018018977A (ja) * 2016-07-28 2018-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6677672B2 (ja) * 2017-03-24 2020-04-08 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243997A (en) * 1976-03-25 1981-01-06 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
US4358890A (en) * 1978-08-31 1982-11-16 Ibm Corporation Process for making a dual implanted drain extension for bucket brigade device tetrode structure
CN1523677A (zh) * 2003-02-18 2004-08-25 ��ʽ���綫֥ 半导体装置
CN101540339A (zh) * 2009-05-05 2009-09-23 浙江大学 高边nldmos结构

Also Published As

Publication number Publication date
US10930776B2 (en) 2021-02-23
DE102016100128A1 (de) 2017-06-14
TWI635542B (zh) 2018-09-11
US20170170311A1 (en) 2017-06-15
US20180197985A1 (en) 2018-07-12
CN106876462A (zh) 2017-06-20
DE102016100128B4 (de) 2020-04-09
US10790387B2 (en) 2020-09-29
US20200266295A1 (en) 2020-08-20
US9911845B2 (en) 2018-03-06
TW201730977A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
US10038090B2 (en) Power MOSFETs and methods for forming the same
US9034712B2 (en) Stress enhanced LDMOS transistor to minimize on-resistance and maintain high breakdown voltage
US7525150B2 (en) High voltage double diffused drain MOS transistor with medium operation voltage
US10032766B2 (en) VDMOS transistors, BCD devices including VDMOS transistors, and methods for fabricating integrated circuits with such devices
TWI705503B (zh) 半導體結構和半導體製造方法
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
US10930776B2 (en) High voltage LDMOS transistor and methods for manufacturing the same
CN113594251A (zh) 功率金属-氧化物半导体场效应晶体管(mosfet)及其制造方法
US9105495B2 (en) Semiconductor device and related fabrication methods
TWI455318B (zh) 高壓半導體裝置及其製造方法
US9666485B2 (en) Method for forming semiconductor device having super-junction structures
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
CN102339852A (zh) 半导体器件及其制造方法
US8138545B2 (en) Semiconductor device and method for manufacturing the same
CN102339860B (zh) 半导体器件及其制造方法
TWI824365B (zh) 感應超結電晶體
KR20120087069A (ko) 캡슐화된 스트레스 영역들을 갖는 반도체 디바이스 및 이와 관련된 제조방법
CN111755337A (zh) 横向双扩散晶体管的制造方法
CN116313813A (zh) 结型场效应晶体管制备方法及结型场效应晶体管
JP2012248561A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant