CN102339852A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102339852A
CN102339852A CN2010102392733A CN201010239273A CN102339852A CN 102339852 A CN102339852 A CN 102339852A CN 2010102392733 A CN2010102392733 A CN 2010102392733A CN 201010239273 A CN201010239273 A CN 201010239273A CN 102339852 A CN102339852 A CN 102339852A
Authority
CN
China
Prior art keywords
sidewall
semiconductor substrate
side wall
stressor layers
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102392733A
Other languages
English (en)
Other versions
CN102339852B (zh
Inventor
朱慧珑
梁擎擎
尹海洲
骆志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010102392733A priority Critical patent/CN102339852B/zh
Priority to US13/378,206 priority patent/US8441045B2/en
Priority to PCT/CN2011/071351 priority patent/WO2012013036A1/zh
Publication of CN102339852A publication Critical patent/CN102339852A/zh
Application granted granted Critical
Publication of CN102339852B publication Critical patent/CN102339852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种半导体器件及其制造方法。其中该半导体器件包括：半导体衬底；应力层，嵌入于所述半导体衬底中；沟道区，位于所述应力层上；栅堆叠，位于所述沟道区上；源/漏区，位于所述沟道区的两侧且嵌入所述半导体衬底中；其中，应力层的表面包括顶壁、底壁和侧壁，所述侧壁由第一侧壁和第二侧壁构成，第一侧壁连接顶壁与第二侧壁，第二侧壁连接第一侧壁与底壁，第一侧壁和第二侧壁之间的夹角小于180°，并且第一侧壁和第二侧壁关于平行于所述半导体衬底的平面对称。本发明的实施例适用于半导体器件制造中的应力工程技术。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体领域，更具体地，涉及一种带有应变结构的半导体器件及其制造方法。
背景技术
随着半导体技术的不断发展，集成电路集成化程度越来越高，器件的尺寸也不断减小。然而器件尺寸的不断减小导致器件的性能也受到很大的影响。
能够在场效应晶体管中保持适当性能的一个重要因素是载流子迁移率，载流子迁移率会影响能够在半导体器件沟道中流动的电流或电荷量。90nm节点的CMOS(互补型金属氧化物半导体晶体管)技术之后，应力技术开始应用以增强载流子的迁移率，从而提高器件的驱动电流。例如MOSFET(金属氧化物半导体场效应管)，可以通过在源/漏之间的沟道上施加应力来改善载流子的迁移率，从而改善集成电路的性能。具体地，对于nMOSFET，沟道中的载流子是电子，沟道两端的拉应力能够增加电子的迁移率；对于pMOSFET，沟道中的载流子是空穴，沟道两端的压应力能够增加空穴的迁移率。
随着集成电路集成度的进一步提高，工业界对半导体器件制造中应力应用的要求也进一步提高了。有鉴于此，需要提供一种新颖的半导体器件及其制造方法，以进一步提高沟道区的应力。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够进一步提高MOSFET沟道区中的应力。
根据本发明的一个方面，提出了一种半导体器件，该半导体器件包括：半导体衬底；应力层，嵌入于所述半导体衬底中；沟道区，位于所述应力层上；栅堆叠，位于所述沟道区上；源/漏区，位于所述沟道区的两侧且嵌入所述半导体衬底中；其中，所述应力层的表面包括顶壁、底壁和侧壁，侧壁由第一侧壁和第二侧壁构成，第一侧壁连接顶壁与第二侧壁，第二侧壁连接第一侧壁与底壁，第一侧壁和第二侧壁之间的夹角小于180°，并且第一侧壁和第二侧壁关于平行于所述半导体衬底的平面对称。
其中，顶壁和底壁所在的方向都与半导体衬底的表面平行。该应力层的形状可以称为钻石形状。
其中，栅堆叠包括：栅介质层和栅极导体层；该栅介质层优选为为高k栅介质层；栅极导体层的两侧可以进一步包括栅极侧墙。
其中，对于nMOSFET，所述应力层具有压应力；对于pMOSFET，所述应力层具有拉应力。
优选地，在应力层中靠近第一侧壁的区域中，进一步包括源/漏延伸区；或者在沟道区中或沟道区下方，进一步包括晕环注入区。
在本发明的实施例中，若半导体器件周围包括隔离结构，则源/漏区的表面高度低于隔离结构的表面高度。
优选地，该半导体衬底所在的晶面为Si的{100}晶面；第一侧壁和第二侧壁所在的晶面为Si的{111}晶面；或者，该半导体衬底所在的晶面为{100}晶面；或者第一侧壁和第二侧壁之间的夹角为(109°29’±2°)。
根据本发明的另一方面，提供了一种半导体器件的制造方法，包括：提供半导体衬底；嵌入半导体衬底中形成应力层；在应力层上形成沟道区；在沟道区上形成栅堆叠；在栅堆叠的两侧且嵌入半导体衬底中形成源/漏区；其中，所述应力层的表面包括顶壁、底壁和侧壁，所述侧壁由第一侧壁和第二侧壁构成，所述第一侧壁连接顶壁与第二侧壁，所述第二侧壁连接第一侧壁与底壁，所述第一侧壁和第二侧壁之间的夹角小于180°，并且所述第一侧壁和第二侧壁关于平行于所述半导体衬底的平面对称。其中，顶壁和底壁所在的方向都与半导体衬底的表面平行。
优选地，形成应力层包括：在半导体衬底上形成介质层；刻蚀介质层和半导体衬底，直至形成嵌入半导体衬底中且与所述应力层共形的凹槽；在所述凹槽中外延形成应力层。
其中，在刻蚀介质层和半导体衬底之前，该方法可以进一步包括：嵌入介质层和半导体衬底形成隔离结构。
其中，在半导体衬底上形成凹槽的步骤，具体可以包括：在半导体衬底上形成长方形凹槽；采用湿法刻蚀长方形凹槽以形成与所述应力层共形的凹槽；其中，湿法刻蚀沿着Si的{111}晶面进行。湿法刻蚀采用的溶液可以为KOH或TMAH。
其中，形成沟道区的方法可以包括：在应力层上外延形成Si层。
其中，形成栅堆叠的方法可以包括：在沟道区上形成栅介质层，在刻蚀后的介质层的内壁上形成牺牲侧墙；在牺牲侧墙围绕的区域内形成栅极导体层；去除介质层和牺牲侧墙。
其中，在去除介质层之后，该方法可以进一步包括：在栅极导体层的两侧进一步形成栅极侧墙。
可选地，在去除介质层之后，该方法可以进一步包括：进行倾角离子注入，从而在应力层中靠近第一侧壁的区域中形成源/漏延伸区；和/或，进一步包括：进行倾角离子注入，从而在沟道区中或沟道区下方形成晕环注入区。
本发明实施例提供的半导体器件及其制造方法，通过在沟道区的下方形成顶部和底部小而中部最大的应力层，或者说该应力层具有钻石形状，位于该应力层的上面的部分能够对上方的沟道区产生向上且向外的压力或者是向下且向内的拉力，从而导致在沟道区的两侧的作用力为拉应力或压应力，因而提高了沟道区中载流子的迁移率，改善了器件性能。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1～14示出了根据本发明实施例制造半导体器件的流程中各步骤的剖面图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图1～14详细示出了根据本发明实施例制造半导体器件流程中各步骤的截面图。以下，将参照这些附图来对根据本发明实施例的各个步骤以及由此得到的半导体器件予以详细说明。
首先，如图1所示，提供半导体衬底1000。衬底1000可以包括任何适合的半导体衬底材料，具体可以包括但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何Ⅲ/V族化合物半导体等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底1000可以包括各种掺杂配置。此外，衬底1000可以可选地包括外延层，可以被应力改变以增强性能。采用不同的衬底，后续的工艺略有不同，本发明采用最常规的衬底来说明如何实现本发明。
因此对于本发明的一个实施例，选择Si作为半导体衬底，并且该半导体衬底表面为Si的{100}晶面。
可选地，在半导体衬底1000上先形成一垫氧化层(Pad Oxide)1002，厚度可以为5-8
Figure BSA00000210441300041
接着在垫氧化层1002上形成一介质层1004，通常为Si3N4或者是其他的氮化物，厚度与将要形成的栅极的高度持平，例如可以为50-200nm。
接着在半导体衬底1000上形成隔离结构1006，例如常用的STI(Shallow Trench Isolation，浅沟槽隔离)，从而将器件结构与其他的器件结构进行隔离。
然后，如图2所示，半导体衬底1000上的垫氧化层1002和介质层1004上形成开口。例如可以通过光刻胶将其他部分保护起来，将未保护的部分进行反应离子刻蚀，从而形成开口。
如图3所示，将开口进一步向下刻蚀，直至深入到半导体衬底1000中，从而嵌入半导体衬底1000中形成长方形凹槽。例如可以采用各项异性的干法或湿法刻蚀。
接着，如图4所示，以半导体衬底1000为基础形成中部大、上下小的钻石型凹槽。该凹槽具有底壁A3和侧壁，侧壁由第一侧壁A1和第二侧壁A2构成，第二侧壁A2分别与第一侧壁A1和底壁A3连接，第一侧壁A1和第二侧壁A2之间的夹角小于180°，并且第一侧壁A1和第二侧壁A2关于平行于半导体衬底1000的表面对称，例如图4中BB’所在、并与{100}晶面平行的平面。具体地，采用KOH、TMAH或其他刻蚀液在长方形凹槽中对半导体衬底进行湿法刻蚀，刻蚀将沿着Si的{111}晶面进行，结果是在这个钻石形凹槽中，第一侧壁A1与第二侧壁A2所在的晶面为Si的{111}晶面。
然后如图5所示，在钻石型凹槽中外延形成应力层1008，在应力层1008上外延形成Si层1010。对于nMOSFET，外延形成的应力层1008需具有压应力，例如可以为SiGe，其中Ge含量为10-60％；对于pMOSFET，外延形成的应力层1008需具有拉应力，例如可以为Si:C，其中C含量为0.2-2％。外延形成的Si层1010将作为器件的沟道区。可见，对于nMOSFET，应力层1008能够对两侧的第一侧壁A1产生向外的压力；而对于pMOSFET，应力层1008能够对两侧的第一侧壁A1产生向内且向下的拉力。
参照图6所示，为形成的应力层1008的侧壁示意图。在形成应力层1008之后，可以看到凹槽的第一侧壁A1、第二侧壁A2以及底壁A3同时也是应力层的侧壁和底壁，同时应力层1008还具有顶壁A4。其中，顶壁A4和底壁A3所在的方向都与半导体衬底的表面平行，或者说，顶壁A4和底壁A3处在Si的{100}晶面，而第一侧壁A1和第二侧壁A2处在Si的{111}晶面。
在应力层1008上的外延Si层1010将作为最终形成的半导体器件的沟道区。
接着，在Si外延层1010以及两侧的介质层1006形成的开口中形成栅介质层。按照现在常规的工艺，一般采用高k介质，并采用金属作为栅极导体层。如图7所示，可以在整个器件的表面上形成高k介质层1012，例如可以是HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的任一种或几种的组合。然后在上述开口中，紧邻栅介质层1012的侧壁形成牺牲侧墙1014。牺牲侧墙1014能够定义出栅长，例如可以根据需要定义的栅长来确定牺牲侧墙需要刻蚀到什么厚度，从而有效控制栅极的长度，进一步控制沟道区的长度。牺牲侧墙1014的形成方法具体可以为，在高k栅介质层1012上形成介质层，例如Si3N4，厚度可以为50-150nm，然后进行反应离子刻蚀，从而在高k栅介质层1012的侧壁上形成牺牲侧墙。
如图8所示，在牺牲侧墙1014的内壁围绕的空间内形成栅极导体层1016。栅极导体层可以是金属层或金属/多晶硅叠层，其中金属层可以包括功函数金属层，能够调节器件的功函数。在形成栅极导体层1016后，优选对栅极导体层1016进行回刻，形成图8所示的形状。
接着，将牺牲侧墙1014去除，然后将介质层1004和垫氧化层1002也去除，形成的结构如图9所示。
如图10所示，进行LDD(Lightly Doped Drain，轻掺杂漏)步骤，从而在应力层1008中靠近第一侧壁A1的区域形成源/漏延伸区1018。例如，对于nMOSFET，可以轻掺杂As或P，对于pMOSFET，可以轻掺杂B或In。可选地，还可以倾角离子注入，对于pMOSFET，可以注入As或P，对于nMOSFET，可以注入B或In；从而在Si层1010中或者是其下方形成晕环注入区(图中未示出)，能够较好地抑制短沟道效应。
进一步地，如图11所示，在栅极导体1016的两侧形成栅极侧墙1020，从而在形成源/漏区之后，能够有效地将栅极导体1016和源/漏区进行隔离。
接着，如图12所示，进行重掺杂离子注入，从而形成如图13所示的源/漏区1022。同样地，可以掺杂As或P；对于pMOSFET，可以掺杂B或In。之后，在800-1200℃的温度范围内进行退火，以激活掺杂离子。因而Si层1010成为了源区和漏区之间的沟道区。
进一步地，如图14所示，还可以在半导体器件的上方还形成了层间介质层1023，在层间介质层1023中形成了接触1024。
因此，根据本发明一个实施例得到的半导体器件如图13所示。该半导体器件包括：半导体衬底1000；应力层1008，嵌入与半导体衬底中；沟道区1010，位于应力层1008上；栅堆叠，位于沟道区1010上；源/漏区1022，位于沟道区1010的两侧且嵌入半导体衬底1000中；其中，所述应力层1008具有顶壁A4、底壁A3和侧壁，侧壁由第一侧壁A1和第二侧壁A2构成，第一侧壁A1连接顶壁A4与第二侧壁A2，第二侧壁A2连接第一侧壁A1与底壁A3，第一侧壁A1和第二侧壁A2之间夹角小于180°，并且第一侧壁A1和第二侧壁A2关于平行于半导体衬底1000的平面对称，例如图13中BB’所在、且与半导体衬底表面平行的平面。其中，底壁A3和顶壁A4与半导体衬底1000的表面平行。此外，所形成的应力层的形状为钻石形状。
其中，栅堆叠包括：栅介质层1012和栅极导体层1016；栅介质1012层为高k栅介质层。
优选地，在栅极导体1016的两侧进一步包括栅极侧墙1020。
其中，对于nMOSFET，应力层1008具有拉应力，例如可以包括SiGe形成，Ge含量可以为10-60％；对于pMOSFET，应力层1008具有压应力，例如可以由Si:C形成，Si:C中C含量可以为0.2-2％。
优选地，在本发明的一个实施例中，在应力层1008中靠近第一侧壁A1的区域中，进一步包括源/漏延伸区1018。优选地，在沟道区1010中或沟道区1010下方，进一步包括晕环注入区(图中未示出)。
在现有技术中，由于各种工艺流程对STI的腐蚀和蚀刻，STI结构的顶部高度很可能会低于源/漏区的表面高度，那么源/漏区上的应力可能会越过STI的顶部而释放出去。而在本发明的实施例中，源/漏区的表面高度低于STI的高度，因而，应力不会越过STI结构而释放，大大增强了沟道区两侧的应力。
对于nMOSFET，应力区具有压应力，应力层上部由于具有压应力，则能够向沟道区1010的两侧提供向上且向外压的力，这个力的效果是最后在沟道区1010的两侧产生了拉应力，则能够提高nMOSFET的沟道区中电子的迁移率；对于pMOSFET，应力区具有拉应力，应力层上部由于具有拉应力，则能够向沟道区1010的两侧提供向下且向内拉的力，这个力的效果是最后在沟道区1010的两侧产生了压应力，则能够提高pMOSFET的沟道区中空穴的迁移率。
对于本发明的一个实施例，其中，半导体衬底1000所在的晶面为Si的{100}晶面；第一侧壁A1和第二侧壁A2所在的晶面为Si的{111}晶面。应力层1008的外形与钻石形状的凹槽相同，凹槽可以通过湿法刻蚀形成，在湿法刻蚀中，刻蚀将沿着Si的{111}晶面进行，从而形成了钻石形状的凹槽。A1、A2、A3和A4这四个面的位置关系，请参考图6。其中A1和A2位于Si的{111}晶面，A3和A4位于Si的{100}晶面。
由于湿法刻蚀可能存在部分偏差，在半导体衬底的表面为{100}晶面的情况下，对于应力层，第一侧壁A1和第二侧壁A2之间的夹角为(109°29’±2°)。
进一步地，如图14所示，在半导体器件的上方还包括层间介质层1023，在层间介质层1023中形成了接触1024。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims (21)

1.一种半导体器件，包括：
半导体衬底；
应力层，嵌入于所述半导体衬底中；
沟道区，位于所述应力层上；
栅堆叠，位于所述沟道区上；
源/漏区，位于所述沟道区的两侧且嵌入所述半导体衬底中；
其中，所述应力层的表面包括顶壁、底壁和侧壁，所述侧壁由第一侧壁和第二侧壁构成，所述第一侧壁连接顶壁与第二侧壁，所述第二侧壁连接第一侧壁与底壁，所述第一侧壁和第二侧壁之间的夹角小于180°，并且所述第一侧壁和第二侧壁关于平行于所述半导体衬底的平面对称。
2.根据权利要求1所述的半导体器件，其中，所述栅堆叠包括：高k栅介质层和栅极导体层。
3.根据权利要求2所述的半导体器件，其中，所述栅极导体层的两侧进一步包括栅极侧墙。
4.根据权利要求1所述的半导体器件，其中，对于nMOSFET，所述应力层具有压应力；对于pMOSFET，所述应力层具有拉应力。
5.根据权利要求1所述的半导体器件，其中，所述应力层中靠近第一侧壁的区域中，进一步包括源/漏延伸区。
6.根据权利要求1所述的半导体器件，其中，在所述沟道区中或沟道区下方，进一步包括晕环注入区。
7.根据权利要求1所述的半导体器件，其中，若所述半导体器件周围包括隔离结构，则所述源/漏区的表面高度低于所述隔离结构的表面高度。
8.根据权利要求1所述的半导体器件，其中，所述顶壁和底壁与所述半导体衬底表面平行。
9.根据权利要求1至8中任一项所述的半导体器件，其中，所述半导体衬底所在的晶面为Si的{100}晶面；所述第一侧壁和第二侧壁所在的晶面为Si的{111}晶面。
10.根据权利要求1至8中任一项所述的半导体器件，其中，所述半导体衬底所在的晶面为{100}晶面；所述第一侧壁和第二侧壁之间的夹角为(109°29’±2°)。
11.一种半导体器件的制造方法，包括：
提供半导体衬底；
嵌入所述半导体衬底中形成应力层；
在所述应力层上形成沟道区；
在所述沟道区上形成栅堆叠；
在所述栅堆叠的两侧且嵌入所述半导体衬底中形成源/漏区；
其中，所述应力层的表面包括顶壁、底壁和侧壁，所述侧壁由第一侧壁和第二侧壁构成，所述第一侧壁连接顶壁与第二侧壁，所述第二侧壁连接第一侧壁与底壁，所述第一侧壁和第二侧壁之间的夹角小于180°，并且所述第一侧壁和第二侧壁关于平行于所述半导体衬底的平面对称。
12.根据权利要求11所述的方法，其中，形成应力层包括：
在所述半导体衬底上形成介质层；
刻蚀所述介质层和半导体衬底，直至形成嵌入所述半导体衬底中且与所述应力层的表面形状相同的凹槽；
在所述凹槽中外延形成所述应力层。
13.根据权利要求12所述的方法，在刻蚀所述介质层和半导体衬底之前，所述方法进一步包括：
嵌入所述介质层和半导体衬底形成隔离结构。
14.根据权利要求12所述的方法，其中，形成嵌入所述半导体衬底中的凹槽，包括：
在所述半导体衬底中形成长方形凹槽；
采用湿法刻蚀所述长方形凹槽以形成与所述应力层的表面形状相同的凹槽；
其中，湿法刻蚀沿着Si的{111}晶面进行。
15.根据权利要求14所述的方法，其中，所述湿法刻蚀采用的溶液为KOH或TMAH。
16.根据权利要求11至15中任一项所述的方法，其中，形成沟道区包括：在所述应力层上外延形成Si层。
17.根据权利要求11至15中任一项所述的半导体器件，其中，对于nMOSFET，所述应力层具有压应力；对于pMOSFET，所述应力层具有拉应力。
18.根据权利要求12至15中任一项所述的方法，其中，形成栅堆叠包括：
在所述沟道区上形成栅介质层，
在刻蚀后的所述介质层的内壁上形成牺牲侧墙；
在所述牺牲侧墙围绕的区域内形成栅极导体层；
去除所述介质层和牺牲侧墙。
19.根据权利要求18所述的方法，其中，在去除所述介质层之后，进一步包括：在所述栅极导体层的两侧进一步形成栅极侧墙。
20.根据权利要求18所述的方法，其中，在去除所述介质层之后，进一步包括：
进行倾角离子注入，从而在所述应力层中靠近第一侧壁的区域中形成源/漏延伸区。
21.根据权利要求18所述的方法，其中，在去除所述介质层之后，进一步包括：
进行倾角离子注入，从而在所述沟道区中或所述沟道区下方形成晕环注入区。
CN2010102392733A 2010-07-27 2010-07-27 半导体器件及其制造方法 Active CN102339852B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102392733A CN102339852B (zh) 2010-07-27 2010-07-27 半导体器件及其制造方法
US13/378,206 US8441045B2 (en) 2010-07-27 2011-02-27 Semiconductor device and method for manufacturing the same
PCT/CN2011/071351 WO2012013036A1 (zh) 2010-07-27 2011-02-27 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102392733A CN102339852B (zh) 2010-07-27 2010-07-27 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102339852A true CN102339852A (zh) 2012-02-01
CN102339852B CN102339852B (zh) 2013-03-27

Family

ID=45515476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102392733A Active CN102339852B (zh) 2010-07-27 2010-07-27 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US8441045B2 (zh)
CN (1) CN102339852B (zh)
WO (1) WO2012013036A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014015536A1 (zh) * 2012-07-24 2014-01-30 中国科学院微电子研究所 半导体器件制造方法
CN103594371A (zh) * 2012-08-16 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105448723A (zh) * 2014-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735991B2 (en) * 2011-12-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High gate density devices and methods
CN103681342B (zh) * 2012-09-25 2017-03-29 中芯国际集成电路制造(上海)有限公司 一种导电沟道制作方法
CN104217953B (zh) * 2013-06-05 2017-06-13 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
CN1901225A (zh) * 2005-07-21 2007-01-24 国际商业机器公司 半导体器件及其制造方法
CN101226958A (zh) * 2007-01-16 2008-07-23 台湾积体电路制造股份有限公司 半导体元件
CN101300664A (zh) * 2005-10-31 2008-11-05 先进微装置公司 藉由使用包含具有高共价半径的原子的嵌入半导体层的用于硅基晶体管中工程应变的技术

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867192A (en) * 1997-03-03 1999-02-02 Xerox Corporation Thermal ink jet printhead with pentagonal ejector channels
US7288443B2 (en) * 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
JP4888118B2 (ja) * 2004-09-16 2012-02-29 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US7494858B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
US7442618B2 (en) * 2005-07-16 2008-10-28 Chartered Semiconductor Manufacturing, Ltd Method to engineer etch profiles in Si substrate for advanced semiconductor devices
WO2007023979A1 (ja) 2005-08-22 2007-03-01 Nec Corporation Ｍｏｓｆｅｔおよび半導体装置の製造方法
US7696568B2 (en) * 2007-05-21 2010-04-13 Micron Technology, Inc. Semiconductor device having reduced sub-threshold leakage
US7964910B2 (en) * 2007-10-17 2011-06-21 International Business Machines Corporation Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure
KR100950757B1 (ko) * 2008-01-18 2010-04-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7951657B2 (en) * 2009-05-21 2011-05-31 International Business Machines Corporation Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (S0I) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor
US8404538B2 (en) * 2009-10-02 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Device with self aligned stressor and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
CN1901225A (zh) * 2005-07-21 2007-01-24 国际商业机器公司 半导体器件及其制造方法
CN101300664A (zh) * 2005-10-31 2008-11-05 先进微装置公司 藉由使用包含具有高共价半径的原子的嵌入半导体层的用于硅基晶体管中工程应变的技术
CN101226958A (zh) * 2007-01-16 2008-07-23 台湾积体电路制造股份有限公司 半导体元件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014015536A1 (zh) * 2012-07-24 2014-01-30 中国科学院微电子研究所 半导体器件制造方法
CN103578991A (zh) * 2012-07-24 2014-02-12 中国科学院微电子研究所 半导体器件制造方法
CN103594371A (zh) * 2012-08-16 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103594371B (zh) * 2012-08-16 2016-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105448723A (zh) * 2014-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105448723B (zh) * 2014-08-22 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
WO2012013036A1 (zh) 2012-02-02
US20120146103A1 (en) 2012-06-14
US8441045B2 (en) 2013-05-14
CN102339852B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
US11749752B2 (en) Doping profile for strained source/drain region
KR101386838B1 (ko) 도핑된 ＳｉＧｅ 소스/드레인 스트레서 증착을 위한 방법 및 장치
EP1763073B1 (en) Strained Semiconductor Device
KR101390572B1 (ko) 높은 이동도 및 변형 채널을 갖는 ＦｉｎＦＥＴ
US8658505B2 (en) Embedded stressors for multigate transistor devices
US9245960B2 (en) Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered airgap field plates
US20150194348A1 (en) Semiconductor process
US9966470B2 (en) FinFET structure
US20120068268A1 (en) Transistor structure and method of fabricating the same
US9679962B2 (en) FinFET and method of manufacturing the same
US20170178972A1 (en) Method for fabricating semiconductor device
US9252250B2 (en) Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same
CN102339852B (zh) 半导体器件及其制造方法
CN103021854A (zh) 制作鳍式场效应晶体管的方法以及由此形成的半导体结构
US8829575B2 (en) Semiconductor structure and process thereof
EP3188245B1 (en) Finfet and fabrication method thereof
CN102956702A (zh) 半导体器件及其制造方法
US10607891B2 (en) Manufacturing method of semiconductor device
CN102339860B (zh) 半导体器件及其制造方法
CN106876462B (zh) 高压ldmos晶体管及其制造方法
CN108389889B (zh) 一种FinFET器件结构及其制作方法
US8338258B2 (en) Embedded stressor for semiconductor structures
TWI527229B (zh) 半導體元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant