CN106571323A - 衬底载体、方法和处理设备 - Google Patents

衬底载体、方法和处理设备 Download PDF

Info

Publication number
CN106571323A
CN106571323A CN201610617724.XA CN201610617724A CN106571323A CN 106571323 A CN106571323 A CN 106571323A CN 201610617724 A CN201610617724 A CN 201610617724A CN 106571323 A CN106571323 A CN 106571323A
Authority
CN
China
Prior art keywords
substrate
receiving area
recess
carrier
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610617724.XA
Other languages
English (en)
Other versions
CN106571323B (zh
Inventor
T·F·W·霍希鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106571323A publication Critical patent/CN106571323A/zh
Application granted granted Critical
Publication of CN106571323B publication Critical patent/CN106571323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67383—Closed carriers characterised by substrate supports
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67353—Closed carriers specially adapted for a single substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Abstract

各种实施例涉及衬底载体、方法和处理设备。一种衬底载体可以包括：载体板，载体板包括多个衬底接收区域；各衬底接收区域包括具有第一深度的至少一个第一凹部和具有第二深度的至少一个第二凹部，第二深度大于第一深度；和载体板安装结构，该载体板安装结构被配置为支撑载体板。

Description

衬底载体、方法和处理设备
技术领域
各种实施方式总体涉及衬底载体、方法和处理设备。
背景技术
通常，可以对晶片(还称为衬底)进行处理(例如，涂布、掺杂或结构化)，以便形成半导体芯片(还称为集成电路、IC、芯片或微芯片)。为了在处理期间处置晶片，晶片可以设置在晶片保持器(还称为晶片载体)的晶片袋(pocket)中，其中，晶片保持器还可以包括用于保持多于一个晶片的多于一个的晶片袋。晶片保持器需要维持高温，所述晶片保持器在处理晶片期间可能暴露。因此，晶片保持器通常包括耐高温的碳化硅涂层。
可以在半导体技术中(例如，SiC技术中)处理晶片，其中，外延SiC层可以形成在SiC晶片上。在这种情况下，所需的加工温度还可能影响晶片保持器，例如，其SiC涂层，这可能部分地蒸发并沉积在晶片上。
SiC吸附在晶片背面上导致SiC晶片背面沉积，这改变晶片的拓扑结构。例如，SiC背面沉积可能损害其他处理步骤，尤其可能形成背面金属化，这可能损害容易处理的芯片的电性质(例如，所制造器件中的正向电压(VR)降)。而且，SiC背面沉积造成显著的局部晶片厚度变化，这可能使针对光刻精确地聚焦晶片复杂化。所有这些劣化可以归因于因背面沉积而产生的拓扑结构变化。
由于SiC技术中的高加工温度，晶片可能暴露于高热应力，这可能使晶片变形，例如，使晶片弯曲和/或扭曲。晶片的变形可能损害外延层的厚度均匀性和层掺杂浓度均匀性。进一步地，变形的晶片倾向于从晶片袋中滑出，这使加工不受控，尤其在形成在晶片上的外延层的厚度均匀性和掺杂浓度均匀性方面。因此，强烈地限制了用于在SiC 技术中外延层生长的常规制造环境的适用性。
进一步地，在常规晶片加工环境中，保持器在SiC处理期间(例如，在外延层生长期间)绕其轴旋转。然而，固定了晶片关于晶片保持器的相对位置。换言之，晶片本身并不关于晶片保持器旋转。因此，在片厚度和掺杂分布没有呈现出旋转对称并且因此，它们的均匀性被限制，这限制了加工改善的可能性。
发明内容
根据各种实施方式，一种衬底载体可以包括：载体板，该载体板包括多个衬底接收区域；各衬底接收区域包括具有第一深度的至少一个第一凹部和具有第二深度的至少一个第二凹部，第二深度大于第一深度；和载体板安装结构，该载体板安装结构被配置为支撑载体板。
附图说明
在附图中，类似的附图标记在不同附图通篇通常指代相同的部件。附图不必按比例，而是通常强调例示本发明的原理。在以下描述中，参照以下附图来描述本发明的各种实施方式，附图中：
图1A示出了根据各种实施方式的俯视图中的衬底载体；
图1B和图1C分别示出了根据各种实施方式的截面图中的衬底载体；
图2A示出了根据各种实施方式的俯视图中的衬底载体；
图2B示出了根据各种实施方式的截面图中的衬底载体；
图3A至图3D分别示出了根据各种实施方式的截面图中的衬底载体；
图4示出了根据各种实施方式的俯视图中的衬底载体；
图5A至图5D分别示出了根据各种实施方式的截面图中的衬底载体；
图6A至图6C分别示出了根据各种实施方式的截面图中的衬底载体；
图6D示出了根据各种实施方式的俯视图中的支撑元件；
图7A至图7D分别示出了根据各种实施方式的截面图中的支撑元件；
图8示出了根据各种实施方式的截面图中的处理设备；以及
图9示出了根据各种实施方式的示意流程图中的方法。
具体实施方式
以下详细描述参照附图，附图以例示的方式示出了可以实践本发明的具体细节和实施方式。
词语“示例性的”这里用于表示“充当示例、实例或例示”。这里被描述为“示例性的”任何实施方式或设计不必被解释为比其他实施方式或设计优选或有利。
关于形成在一侧或表面“之上”的所沉积材料而使用的词语“之上”这里可以用于意味着所沉积材料可以“直接”形成在所暗示的侧或表面上，例如，直接与所暗示的侧或表面接触。关于形成在一侧或表面“之上”的所沉积材料而使用的词语“之上”这里可以用于意味着所沉积材料可以“间接”形成在所暗示的侧或表面上，一个或多个附加层设置在所暗示的侧或表面与所沉积材料之间。
关于结构的(或衬底、晶片或载体的)“横向”延伸或“横向地”接近而使用的术语“横向”这里可以用于意味着沿着衬底、晶片或载体的表面的延伸或位置关系。这意味着衬底的表面(例如，载体的表面或晶片的表面)可以充当基准，其通常称为衬底的主处理表面(或者载体或晶片的主处理表面)。进一步地，关于结构的(或结构元件的)“宽度”而使用的术语“宽度”这里可以用于意味着结构的横向延伸。进一步地，关于结构的(或结构元件的)高度而使用的术语“高度”这里可以用于意味着结构的沿着垂直于衬底的表面的方向的延伸(例如，垂直于衬底的主处理表面)。关于层的“厚度”而使用的术语“厚度”这里可以用于意味着垂直于上面沉积层的支撑物(材料)的表面的层的空间延伸。如果支撑物的表面平行于衬底的表面(例如，平行于主处理表面)，则支撑物上沉积的层的“厚度”可以与层的高度相同。进一步地，“垂直”结构可以指的是沿与横向方向垂直(例如，垂直于衬底的主处理表面)的方向延伸的结构，并且“垂直”延伸可以指的是沿着垂直于横向方向的方向的延伸(例如，垂直于衬底的主处理表面的延伸)。
根据各种实施方式，例如，在外延工艺之后，例如，通过处理晶片，一个或多个半导体芯片(还称为集成电路、IC、芯片或微芯片)可以形成在晶片(还称为衬底)中或上。外延工艺可以包括例如使用化学沉积(CVD)在晶片上形成外延SiC层。例示性地，外延SiC层可以提供高晶体质量、高纯度和/或高均匀性。外延SiC层可以被进一步处理，例如，掺杂、结构化、涂布、电连接等，以形成一个或多个半导体芯片的一个或多个电路部件。
通过从晶片的切口区域去除材料，可以从晶片分割半导体芯片(还称为切削或切割晶片)。换言之，可以经由晶片切削工艺来分割半导体芯片。在晶片切削工艺之后，半导体芯片可以例如经由模具材料电接触并封装到芯片载体(还称为芯片壳体)中，其然后可以适合用于电子器件(诸如计算机、光源或功率电子器件)中。例如，半导体芯片可以经由电线接合到芯片载体，并且芯片载体可以被焊接到印刷电路板上。可选地，例如，在外延工艺之后且在后续工艺步骤之前和/或在封装之前，可以减薄衬底。减薄晶片可能造成更高的制造成本，并且如果在外延工艺之后进行处理，则潜在地增加了因裸露外延层暴露于晶片的正面上的晶片的附加处置而产生的故障。
图1例示了根据各种实施方式的俯视图中的衬底载体100a，例如，沿着垂直于横向板平面的观看方向(横向板平面可以延伸到方向103和方向101中)。
衬底载体100a可以包括载体板102。载体板102可以包括或由在加工温度是化学稳定的(例如，在加工温度保持固体)材料(还称为固体材料或板材料)形成。载体板102可以还包括涂层(板涂层)，例如，至少部分地覆盖板材料。板涂层在加工温度可以是化学稳定的，例如，在加工温度保持固体。例示性地，板涂层可以提高载体板102(例如，其板材料)的机械鲁棒性和/或化学鲁棒性。例如，板涂层可以避免气体扩散到载体板102中。
上至大于或等于1450℃的温度，例如，大于或等于1600℃，例如，大于或等于1800℃，例如，大于或等于2000℃，例如，大于或等于2200℃，例如在大约1450℃至1850℃的范围中，例如，大约1630℃，板材料和/或板涂层可以是固体的。换言之，板材料和/或板涂层可以包括物态转换(例如，从固体形式到液体形式或从固体形式到气体形式)温度，该温度大于或等于1450℃，例如，大于或等于1600℃，例如，大于或等于1800℃，例如，大于或等于2000℃，例如，大于或等于2200℃，例如在大约1450℃至1850℃的范围中，例如，大约1630℃。板材料和/或板涂层可以包括碳。板材料可以包括碳或碳化物中的一种或由碳或碳化物中的一种形成，碳例如具有石墨或碳化物的形式，碳化物例如具有SiC的形式，碳化物可选地可以是多晶的。换言之，板材料可以包括碳，例如，以石墨或碳化物中的至少一种的形式。板涂层可以包括或由碳化物材料形成，例如，碳化硅和/或碳化钽(TaC)。另选或另外地，板涂层可以与板材料不同。根据各种实施方式，板材料可以是石墨或SiC。
根据各种实施方式，载体板102可以包括与横向板平面平行的圆形截面。另选地，载体板102可以包括与横向板平面平行的多边形截面，例如，六边形截面或十边形截面。
载体板102可以包括横向延伸102d(例如，平行于板平面)，例如，圆形截面的情况下直径204d(参见图2A)大于大约300mm，例如，大约344mm或大于大约344mm，例如大于大约350mm，例如大于大约400mm，例如大于大约450mm，例如大于大约500mm，例如大于大约600mm，例如大于大约700mm，例如大于大约800mm，例如在大约300mm至大约1m的范围中，例如，在大约300mm至大约400mm的范围中。
根据各种实施方式中，载体板102可以包括多个衬底接收区域104、114(还称为晶片袋)，例如，至少第一衬底接收区域104和第二衬底接收区域114。第一衬底接收区域104可以包括横向延伸104d和/或第二衬底接收区域114可以包括横向延伸114d(例如，平行于板平面)，此横向延伸114d大于或等于大约100mm，例如大于或等于大约150mm，例如大于或等于大约200mm，例如大于或等于大约250mm，例如大于或等于大约300mm，例如在大约100mm至大约125mm的范围中(例如，用于处理100mm晶片或更大晶片)，或者在大约125mm至大约150mm的范围中(例如，用于处理125mm晶片或更大晶片)，或者在大约150mm至大约200mm的范围中(例如，用于处理150mm晶片或更大晶片)，或者在大约200mm至大约300mm的范围中(例如，用于处理200mm晶片或更大晶片)，或者在大约300mm至大约450mm的范围中(例如，用于处理300mm晶片或更大晶片)，或者在大约450mm至大约500mm的范围中(例如，用于处理450mm晶片或更大晶片)。
根据各种实施方式，载体板102可以包括至少一个衬底接收区域(换言之，一个衬底接收区域或多个衬底接收区域)。例如，多个衬底接收区域可以包括两个、三个、四个、五个、六个、七个、八个、九个或十个衬底接收区域，或多于十个衬底接收区域，例如，多于15个衬底接收区域，例如，多于20个衬底接收区域。以下针对衬底接收区域(例如，两个衬底接收区域(参见图1A)或三个衬底接收区域(参见图2A和图4))给出的描述还可以适于另外数量的衬底接收区域，例如，适于一个衬底接收区域或多个衬底接收区域中的各个衬底接收区域。至少一个(例如各个)衬底接收区域可以凹陷在衬底载体102中。换言之，衬底载体102在至少一个(例如，各个)衬底接收区域中可以包括凹陷。
例如，载体板102可以包括大约三个衬底接收区域，用于处理6英寸衬底，或包括大约七个衬底接收区域，用于处理4英寸衬底。例如，各个衬底接收区域104、114的横向延伸104d、114d可以小于载体板102的横向延伸102d的50％，例如，小于载体板102的横向延伸102d的30％。另选地，衬底接收区域104的横向延伸104d大于载体板102的横向延伸102d的50％，例如，在载体板102仅包括一个衬底接收区域104的情况下，例示性地，如果必须处理大衬底。
根据各种实施方式，第一衬底接收区域104和/或第二衬底接收区域114可以包括至少一个第一凹部104a、114a和至少一个第二凹部104b、114b。第一衬底接收区域104的至少一个第一凹部104a和至少一个第二凹部104b可以是第一衬底接收区域104中的凹陷的一部分。第二衬底接收区域114的至少一个第一凹部114a和至少一个第二凹部114b可以是第二衬底接收区域114中的凹陷的一部分。
可选地，至少一个第一凹部104a、114a的表面性质与至少一个第二凹部104b、114b的表面性质不同。例如，至少一个第二凹部104b、114b中的载体板102的板涂层可以与至少一个第二凹部104b、114b中的载体板102的板涂层不同(例如，具有不同的化学成分、表面粗糙度和/或表面拓扑结构)。例如，至少一个第二凹部104b、114b中的载体板102的板涂层可以包括TaC或由TaC形成，并且至少一个第一凹部104a、114a中载体板102的板涂层可以包括SiC或由SiC形成，或另选地，至少一个第二凹部104b、114b中的载体板102的板涂层可以包括SiC或由SiC形成并且至少一个第一凹部104a、114a中载体板102的板涂层可以包括TaC或由TaC形成。
另选或另外地，第一衬底接收区域104和/或第二衬底接收区域114的表面性质不同于载体板102在第一衬底接收区域104之外和/或第二衬底接收区域114之外的部分的(例如，剩余载体板102的)表面性质。例如，衬底接收区域104、114中的载体板102的板涂层可以包括TaC或由TaC形成，并且载体板102在衬底接收区域104、114之外的板涂层可以包括或由SiC形成。这可以减少SiC从板涂层的升华和SiC被晶片背面的对应吸附。例如，载体板102可以包括SiC和TaC涂布的石墨(还称为混合晶片保持器)或由SiC和TaC涂布的石墨形成。
根据各种实施方式，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b的周界形状是圆形的。换言之，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b可以包括圆形截面(例如，平行于板平面)。换言之，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b可以包括多边形截面(例如，平行于板平面)，例如六边形截面或十边形截面。可选地，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b可以被分段。换言之，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b可以各包括例如由另一个凹部(具有一个深度)彼此分开的多于一个的凹部(具有另一个深度)。在这种情况下，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b可以包括多个凹部，例如，两个、三个、四个、五个、六个、七个、九个或十个凹部，或多于十个凹部，例如多于15个凹部，例如，多于20个凹部等。
图1B例示了根据各种实施方式的截面图中的衬底载体100b，例如，沿着平行于载体板的观看方向。
根据各种实施方式，可以台阶化第一衬底接收区域104和/或第二衬底接收区域114。换言之，第一衬底接收区域104和/或第二衬底接收区域114可以包括至少部分围绕至少一个第一凹部104a、114a的第一台阶和/或至少部分围绕至少一个第二凹部104b、114b的第二台阶(例如，在它们的界面处)。例如，至少一个第一凹部104a、114a的周界可以包括台阶和/或至少一个第二凹部104b、114b的周界可以包括台阶。
根据各种实施方式，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b可以包括基表面(例如，平行于载体平面，例如，其板平面)。至少一个第二凹部104a、114a的第一侧壁104p(第一侧壁104r，例如，包括第一台阶或由第一台阶形成)可以在至少一个第一凹部104a、114a的基表面与载体板102的顶表面之间延伸。至少一个第二凹部104b、114b的第二侧壁104p(第二侧壁104r，例如，包括第二台阶或由第二台阶形成)可以在至少一个第二凹部104b、114b的基表面与至少一个第二凹部104b、114b的基表面之间延伸。至少一个第一凹部104a、114a的第一侧壁104p可以限定第一衬底接收区域104和/或第二衬底接收区域114的周界。
根据各种实施方式，至少一个第一凹部104a、114a的第一深度124a(换言之，至少一个第一凹部104a、114a到载体板102中的延伸124a(例如，沿着垂直于板平面的方向))可以小于至少一个第二凹部104b、114b的第二深度124b(换言之，至少一个第二凹部104b、114b到载体板102中的延伸124a(例如，沿着垂直于板平面的方向))。
换言之，第一深度124a可以与第二深度124b不同。第一深度124a可以对应于第一侧壁104p的垂直延伸。第一深度124a与第二深度124b之间的差可以对应于第二侧壁104r的垂直延伸。第一深度124a与第二深度124b之间的差可以是大于大约50μm，例如大于大约75μm，例如大于大约100μm，例如大于大约150μm，例如大于大约200μm，例如大于大约250μm，例如大于大约300μm，例如，在大约50μm至300μm的范围中，例如，在大约100μm至200μm的范围中。
根据各种实施方式，第一深度124a可以小于或等于大约400μm，例如，小于或等于大约350μm，例如，小于或等于大约300μm，例如，在大约300μm至400μm的范围中。第一深度124a可以在晶片厚度的范围中，例如，等于晶片厚度。例如，晶片厚度可以在350μm+/-25μm的范围中。另选地，例如，如果晶片倾向于从衬底接收区域104、114中滑出，则第一深度124a可以大于晶片厚度。
根据各种实施方式，第二深度124b可以大于大约400μm，例如，大于大约450μm，例如，大于大约500μm，例如，大于大约550μm，例如，大于大约600μm，例如，大于大约700μm，例如，大于大约1mm，例如，大于大约1.5mm，例如，大于大约2mm，例如，在大约400μm至大约4mm的范围中，例如，在大约400μm至大约2mm的范围中，例如，在大约400μm至大约1mm的范围中，例如，在大约400μm至大约600μm的范围中。例示性地，第二深度124a可以大于晶片厚度，例如，大于晶片厚度的两倍。
根据各种实施方式，第二深度124b可以与衬底接收区域104、114的横向延伸104d、114d相关联。例示性地，第二深度124b可以大于衬底接收区域104、114中接收的衬底的厚度。第二深度124b与衬底接收区域104、114的横向延伸104d、114d之比可以大于或等于大约2.5·10-3，例如，大于或等于大约2.75·10-3，例如，大于或等于大约3·10-3，例如，大于或等于大约3.25·10-3，例如，大于或等于大约3.5·10-3，例如，大于或等于大约3.75·10-3，例如，大于或等于大约4·10-3，例如，大于或等于大约4.25·10-3，例如，大于或等于大约4.5·10-3，例如，大于或等于大约4.75·10-3，例如，大于或等于大约5·10-3，例如，大于或等于大约6·10-3，例如，大于或等于大约7·10-3，例如，大于或等于大约8·10-3。例示性地，第二深度124b与衬底接收区域104、114的横向延伸104d、114d之比可以限定衬底接收区域104、114的纵横比。
在这种情况下，衬底接收区域104、114的横向延伸104d、114d小于或等于大约150mm，例如，小于或等于大约100mm，第二深度124b可以大于大约400μm，例如大于大约450μm，例如大于大约500μm，例如，大于大约600μm，例如，大于大约700μm，例如，大于大约800μm，例如，在大约400μm至大约4mm的范围中，例如，在大约400μm至大约2mm的范围中，例如，在大约450μm至大约1mm的范围中。在这种情况下，接收区域104、114的横向延伸104d、114d小于或等于大约200mm，第二深度124b可以大于大约500μm，例如，大于大约550μm，例如，大于大约600μm，例如，大于大约700μm，例如，大于大约800μm，例如，在大约400μm至大约4mm的范围中，例如，在大约400μm至大约2mm的范围中，例如，在大约450μm至大约1mm的范围中。
术语等于“大约”一个值(例如对于横向延伸而言)可以被理解为包括该值附近的范围，例如，加或减该值的10％的范围，例如，加或减该值的5％的范围，例如，加或减该值的1％的范围，例如，加或减该值的0.5％的范围。例如，等于大约200mm的横向延伸可以包括220mm的横向延伸、210mm的横向延伸、202mm的横向延伸、和201mm的横向延伸。例示性地，对于衬底接收区域而言等于“大约”一个值的横向延伸可以被理解为衬底接收区域被形成为使得具有该值的宽度的晶片匹配到衬底接收区域中。
根据各种实施方式，至少一个第一凹部104a、114a与载体板102一体连接。换言之，至少一个第一凹部104a、114a可以是载体板102的一体部分。例如，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b可以通过从载体板102(例如，在第一衬底接收区域104和/或在第二衬底接收区域114中)去除材料而形成。
根据各种实施方式，载体板102可以包括厚度102t，例如，与板平面垂直的延伸102t，厚度102t大于大约1mm，例如，大于大约2mm，例如，大于大约3mm，例如，大于大约4mm，例如，大于大约5mm，例如，大于大约6mm，例如，大于大约10mm，例如，在大约2mm至大约4mm的范围中，例如，在大约3mm至大约4mm的范围中，或者，在大约4mm至大约10mm的范围中。
根据各种实施方式，至少一个第一凹部104a、114a至少部分地围绕(换言之，部分或完全围绕)至少一个第二凹部104b、114b。至少一个第二凹部104b、114b可以在第一衬底接收区域104和/或第二衬底接收区域114的中心区域中延伸。至少一个第一凹部104a、114a可以在第一衬底接收区域104和/或第二衬底接收区域114的周边区域中延伸，例如，与第一衬底接收区域104和/或第二衬底接收区域114的周界相邻。
可选地，至少一个第一凹部104a、114a和/或至少一个第二凹部104b、114b可以被分段。在这种情况下，至少一个第二凹部104b、114b可以部分延伸到第一衬底接收区域104和/或第二衬底接收区域114的周边区域中，例如，与第一衬底接收区域104和/或第二衬底接收区域114的周界部分地相邻。
根据各种实施方式，至少一个第一凹部104a、114a的横向延伸124d(例如，与板平面平行，例如，到径向方向上)可以大于大约1mm，例如，大于大约1.5mm，例如，大于大约2mm，例如，大于大约3mm，例如，大于大约4mm，例如，大于大约5mm，例如，大于大约10mm，例如，大于大约20mm，例如，在大约1mm至大约10mm的范围中，例如，在大约1mm至大约5mm的范围中，例如，在大约2mm至大约4mm的范围中。
图1C示出了根据各种实施方式的截面图中的衬底载体100b。
根据各种实施方式，第一衬底接收区域104和/或第二衬底接收区域114可以包括至少两个第二凹部104b、114b(包括至少一个周边第二凹部104b’、114b’和至少一个中心第二凹部104b、114b)，其中，至少一个第一凹部104a、114a布置(或可以延伸)在至少两个第二凹部104b、114b之间。例示性地，至少一个第一凹部104a、114a可以突出(换言之，可以以突起的形式)到第一衬底接收区域104和/或第二衬底接收区域114中。
在这种情况下，至少一个周边第二凹部104b’、114b’可以至少部分围绕至少一个中心第二凹部104b、114b和至少一个第一凹部104a、114a。至少一个第一凹部104a、114a可以围绕至少一个中心第二凹部104b、114b。至少一个中心第二凹部104b、114b可以在第一衬底接收区域104和/或第二衬底接收区域114的中心区域中延伸。至少一个周边第二凹部104b’、114b’可以在第一衬底接收区域104和/或第二衬底接收区域114的周边区域中延伸，例如，与第一衬底接收区域104和/或第二衬底接收区域114的周界相邻。至少一个周边第一凹部104a可以在第一衬底接收区域104和/或第二衬底接收区域114的周边区域中延伸，例如，与至少一个周边第二凹部104b’、114b’相邻。
根据各种实施方式，至少一个第一凹部104a、114a的横向延伸124d(例如，与板平面平行，例如，到径向方向上)可以在大约0.1mm至大约10mm的范围中，例如，在大约0.1mm至大约5mm的范围中，例如，在大约0.1mm至大约2mm的范围中，例如，在大约0.5mm至大约2mm的范围中，例如，在大约1mm至大约2mm的范围中，或者在大约0.1mm至大约1mm的范围中。
根据各种实施方式，至少一个第一凹部104a、114a与第一衬底接收区域104的周界134和/或第二衬底接收区域114的周界134之间的距离134d(例如，与板平面平行，例如，到径向方向上)可以在大约0.1mm至大约10mm的范围中，例如，在大约0.1mm至大约5mm的范围中，例如，在大约0.1mm至大约2mm的范围中，例如，在大约0.5mm至大约2mm的范围中，例如，在大约1mm至大约2mm的范围中，或者在大约0.1mm至大约1mm的范围中。
图2A例示了根据各种实施方式的俯视图中的衬底载体200a，其中，衬底载体200a包括三个衬底接收区域204，例如，用于处理150mm的晶片。
根据各种实施方式，各个衬底接收区域204的周界134的形状(周界形状)可以包括弯曲部134c和非弯曲部134l。弯曲部134c可以对应于部分圆形形状。衬底接收区域204可以包括在非弯曲部134l中的延伸(在图2A中由到中心点的延伸214d代表)，例如，直径，其小于弯曲部134c中的延伸204d，例如，直径。
衬底载体200a处的衬底接收区域204类似于包括晶片的主平面(对应于非弯曲部134l)的晶片的形状。非弯曲部134l将晶片保持在关于载体板102的限定的位置和方位。换言之，防止晶片绕其自身的中心的旋转。这可以提供某些工艺稳定性。
图2B例示了根据各种实施方式的截面图中的衬底载体200b，其中，晶片202被接收在衬底载体200b的衬底接收区域204中。
由晶片202吸附在其背面202b处的SiC材料(晶片背面沉积)可能改变晶片背面的拓扑结构。晶片背面沉积和/或晶片背面沉积的膜的拓扑结构特征在其他晶片处理步骤(诸如光刻)期间可能造成处理困难，并且还可以造成所制造器件的正向电压(VF)的移动。由于例如在衬底接收区域204(晶片袋204)中晶片背面202b触及(换言之，直接接触)载体板102，SiC从载体板102转移到晶片背面202b和/或晶片背面表面平滑度的劣化可能加强。为了减少SiC从载体板102 转移到晶片背面202b并且为了降低晶片背面表面平滑度的劣化，晶片202被衬底接收区域204的边缘(周边区域)支撑(例如，仅停留在边缘上)，衬底接收区域204的边缘例如包括至少一个第一凹部104a、114a或由至少一个第一凹部104a、114a形成。可以使衬底接收区域204的主要部分(中心区域)凹陷得更深。换言之，中空部201形成在晶片202与至少一个第二凹部104b、114b中的载体板102之间，例如，在晶片202与至少一个第二凹部104b、114b的基表面之间。
这减小了例如，至少在衬底接收区域204中晶片与载体板102(例如，其覆盖物)的直接接触。换言之，在晶片202的有效面积中晶片202与载体板102之间的直接接触可以被减小。而且，例如，在不暴露晶片的边缘和/或不使晶片在其位置处不稳定的情况下，在加工温度(例如，在大约1450℃至1850℃的范围中，例如大约1630℃)发生的晶片202的变形(例如，弯曲和/或扭曲)将造成晶片202(例如，其表面)在晶片202的中心区域(例如，晶片202的有效区域)中的移动(例示性地，下降或升高)。晶片202的边缘(例示性地，晶片202的周边区域)因晶片202的变形而产生的移动可以例示性地被忽略。例示性地，晶片边缘将不从衬底接收区域204突出，由此提高外延层厚度均匀性和掺杂均匀性。
可选地，至少一个其他第一凹部104a、114a(由虚线箭头代表)可以例如，以衬底支撑元件602(参见，例如图6A)的形式布置在衬底接收区域204中(例如，在衬底接收区域204的中心中)。
图3A例示了根据各种实施方式的例如沿着平面201a(参见图2A)的截面图中的衬底载体300a，其中，衬底接收区域204的侧壁302(还称为袋边缘)可选地包括倾斜部302s。衬底接收区域204可以包括延伸到载体板102中的凹部304(例如，凹陷)。凹部304可以具有大致等于衬底接收区域204的横向延伸204d的横向延伸204d。凹部304的深度324b(换言之，到载体板102中的延伸，例如，垂直于板平面)可以大于大约400μm，例如，大于大约450μm，例如，大于大约500μm，例如，大于大约600μm，例如，大于大约700μm，例如，大于大约800μm，例如，在大约400μm至大约4mm的范围中，例如，在大约400μm至大约2mm的范围中，例如，在大约450μm至大约1mm的范围中。这可以减少衬底接收区域204中接收的晶片滑出的趋势。
衬底接收区域204可以还包括横向延伸(例如，平行于板平面)，此横向延伸小于或等于大约200mm，例如，小于或等于大约125mm，例如，小于或等于大约100mm，例如，在大约100mm至大约125mm的范围中(例如用于处理100mm的晶片或更大的晶片)，或者在大约125mm至大约150mm的范围中(例如用于处理125mm的晶片或更大的晶片)，或者在大约150mm至大约200mm的范围中(例如用于处理150mm的晶片或更大的晶片)。根据各种另选实施方式，衬底接收区域204可以包括横向延伸，此横向延伸大于或等于大约100mm，例如，大于或等于大约125mm，例如，大于或等于大约200mm，例如，在大约100mm至大约125mm的范围中(例如用于处理100mm的晶片或更大的晶片)，或者在大约125mm至大约150mm的范围中(例如用于处理125mm的晶片或更大的晶片)，或者在大约150mm至大约200mm的范围中(例如用于处理150mm的晶片或更大的晶片)，或者在大约200mm至大约300mm的范围中。
根据各种实施方式，凹部304的深度324b可以与衬底接收区域204的横向延伸204d(例如，凹部304的横向延伸)相关。例示性地，凹部204的深度324b可以大于衬底接收区域204中接收的衬底的厚度。凹部204的深度324b与衬底接收区域204的横向延伸204d(例如，凹部304的横向延伸204d)之比可以大于或等于大约2.5·10-3，例如，大于或等于大约2.75·10-3，例如，大于或等于大约3·10-3，例如，大于或等于大约3.25·10-3，例如，大于或等于大约3.5·10-3，例如，大于或等于大约3.75·10-3，例如，大于或等于大约4·10-3，例如，大于或等于大约4.25·10-3，例如，大于或等于大约4.5·10-3，例如，大于或等于大约4.75·10-3，例如，大于或等于大约5·10-3，例如，大于或等于大约6·10-3，例如，大于或等于大约7·10-3，例如，大于或等于大约8·10-3。例示性地，凹部204的第二深度324b与衬底接收区域204的横向延伸204d(例如，凹部304的横向延伸)之比可以限定衬底接收区域204(例如，其凹部304)的纵横比。
在这种情况下，衬底接收区域204的横向延伸204d(例如，其凹部304的横向延伸)小于或等于大约150mm，例如，小于或等于大约100mm，凹部204的深度324b可以大于大约400μm，例如，大于大约450μm，例如，大于大约500μm，例如，大于大约600μm，例如，大于大约700μm，例如，大于大约800μm，例如，在大约400μm至大约4mm的范围中，例如，在大约400μm至大约2mm的范围中，例如，在大约450μm至大约1mm的范围中。在这种情况下，衬底接收区域204的横向延伸204d(例如，其凹部304的横向延伸)小于或等于大约200mm，凹部204的深度324b可以大于大约500μm，例如，大于大约600μm，例如，大于大约700μm，例如，大于大约800μm，例如，在大约400μm至大约4mm的范围中，例如，在大约400μm至大约2mm的范围中，例如，在大约450μm至大约1mm的范围中。
根据各种实施方式，各个衬底接收区域204包括具有大于大约400μm的深度的凹部304，其中，各个衬底接收区域204(例如，其凹部304)包括小于或等于大约150mm(例如，小于155mm)的横向延伸。另选地，各个衬底接收区域204包括具有大于大约500μm的深度的凹部304，其中，各个衬底接收区域204(例如，其凹部304)包括小于或等于大约200mm(例如，小于205mm)的横向延伸。
图3B例示了根据各种实施方式的例如沿着平面201a(参见图2A)的截面图中的衬底载体300a，其中，可选地，衬底接收区域204的侧壁302可以是倾斜的(换言之，衬底接收区域204可选地包括倾斜侧壁302)。
侧壁302可以是至少一个第一凹部104a、114a(参见图3B)或至少一个第二凹部104b、114b(参见图3A)的侧壁。侧壁302可以例如，在其与衬底接收区域204的基表面的触线处限定衬底接收区域204的周界。
换言之，侧壁302可以包括至少一个表面或由至少一个表面形成，该至少一个表面相对于载体板102(例如，相对于板平面和/或相对于至少一个第一凹部104a、114a的基表面和/或至少一个第二凹部104b、114b的基表面)倾斜第一角度302a延伸。第一角度可以在大约20°至大约80°的范围中，例如，在大约30°至大约60°的范围中，例如，在大约40°至大约50°的范围中。
图3C例示了根据各种实施方式的例如沿着平面201c(参见图2A)的截面图中的衬底载体300c，其中，至少一个第一凹部104a、114a的第一侧壁312和至少一个第二凹部104b、114b的第二侧壁322例如在衬底接收区域204的非弯曲部中倾斜。第一侧壁312倾斜的各自角度和第二侧壁322倾斜的各自角度可以不同或相同，它们中的至少一个可以在大约20°至大约80°的范围中，例如，在大约30°至大约60°的范围中，例如，在大约40°至大约50°的范围中。
例如，至少一个第一凹部104a、114a的横向延伸124d可以在大约3mm至大约4mm的范围中，例如，大约3.5mm。例如，第一深度与第二深度之间的差可以在250μm至大约350μm的范围中，例如，大约300μm。例如，第一深度可以在大约350μm至大约450μm的范围中，例如，大约400μm。
衬底载体300c在衬底接收区域204的弯曲部中还可以包括图3C中例示的几何结构。
图3D例示了根据各种实施方式的例如沿着平面201d(参见图2A)的截面图中的衬底载体300d，其中，类似于图3C，至少一个第一凹部104a、114a的第一侧壁312和至少一个第二凹部104b、114b的第二侧壁322例如在衬底接收区域204的弯曲部中倾斜。衬底载体300d在衬底接收区域204的非弯曲部中还可以包括图3D中例示的几何结构。
图4例示了根据各种实施方式的俯视图中的衬底载体400，其中，衬底载体400包括三个衬底接收区域204，例如，用于处理6英寸的晶片。根据各种实施方式，各个衬底接收区域204的周界134的形状(周界形状)可以是圆形的。
换言之，衬底接收区域204可以包括圆形形状，这可以允许衬底接收区域204中的晶片例如绕晶片的中心旋转。这使得载体板102的旋转和晶片的旋转能够叠加，这导致与晶片的绕转与晶片的旋转组合。
根据各种实施方式，可以减小晶片与载体板102(例如，其覆盖物)之间的摩擦。这最小化使晶片旋转所需的能量或扭矩，例如，以使晶片的旋转开始。关于这点，例如在处理晶片期间支撑到晶片的气体的移动可以将动能传递给晶片，这可以足以将晶片设置为旋转。
因此，至少一个第一凹部104a、114a的表面性质可以与至少一个第二凹部104b、114b的表面性质不同。例如，至少一个第二凹部104b、114b中的载体板102的板涂层可以与至少一个第二凹部104b、114b中的载体板102的板涂层不同(例如，具有不同的化学成分、表面粗糙度和/或表面拓扑结构)。例如，至少一个第一凹部104a、114a的表面粗糙度可以小于至少一个第二凹部104b、114b的表面粗糙度或衬底接收区域204之外的载体板102的表面粗糙度。另选或另外地，晶片与衬底载体400之间的接触面积(换言之，晶片支撑面积)可以通过减小至少一个第一凹部104a、114a的横向延伸而减小。另选或另外地，例如，与衬底与至少一个第二凹部104b、114b之间的摩擦(例如，摩擦系数)相比，可以减小衬底与至少一个第一凹部104a、114a之间的摩擦(例如，摩擦系数)。
例示性地，衬底载体102可以允许所接收的晶片在处理晶片期间变形(例如，弯曲和/或扭曲)，而对外延层均匀性无有害作用，并且可选地，允许晶片绕它们自己的中心旋转。这可以使得能够获得更高的在片厚度和更高的掺杂均匀性。
图5A例示了根据各种实施方式的例如沿着平面201a(参见图2A)和/或平面401a(参见图4)的截面图中的衬底载体500a，其中，至少一个第一凹部104a、114a包括锥形形状，例如，锥形截面(例如，垂直于板平面)，例如，三角形截面。锥形可以例如被理解为沿至少一个方向(例如，垂直于板平面，例如，对着方向105)，截面、宽度或垂直于该方向的长度(例如，平行于方向105)增大。
至少一个第一凹部104a、114a可以包括突起，突起包括彼此倾斜并且倾斜于板平面的至少两个表面。例如，在突起的脊部中(例示性地，在突起的最高点中)，突起可以限定第一深度。两个表面可以延伸到至少一个第一凹部104a、114a中，并且可以限定它们之间的角度。例如，两个表面中的第一表面可以从衬底接收区域204的倾斜(周边)侧壁302延伸到突起的脊部，包括相对于中心凹部104b、114b的基表面(例如，平行于板平面)的角度501，该角度501在大约10°至大约80°的范围中，例如，在大约30°至大约60°的范围中，例如，在大约40°至大约50°的范围中。例如，两个表面中的第二表面可以从突起的脊部延伸到中心凹部104b、114b的基表面，包括相对于垂直方向(例如，垂直于板平面，例如，沿方向105)的角度503，该角度503在大约10°至大约80°的范围中，例如，在大约30°至大约60°的范围中，例如，在大约40°至大约50°的范围中。可选地，至少一个第二凹部(未示出)可以布置在突起与(例如，第一衬底接收区域104和/或第二衬底接收区域114的)衬底接收区域204的周界134之间。
根据各种实施方式，突起的脊部与衬底接收区域204的周界134之间的距离502d(例如，平行于板平面，例如，到径向方向上)可以在大约0.1mm至大约10mm的范围中，例如，在大约0.1mm至大约5mm的范围中，例如，在大约0.1mm至大约2mm的范围中，例如，在大约0.5mm至大约2mm的范围中，例如，在大约0.5mm至大约1mm的范围中。
图5B例示了根据各种实施方式的例如类似于图3A的例如沿着平面401b(参见图4)的截面图中的衬底载体500b。衬底接收区域204的侧壁302(还称为袋边缘)可选地包括倾斜部302s。这使得能够最小化晶片(其边缘)与衬底载体500b之间的接触。这可以例示性地进一步减小晶片旋转期间的摩擦。衬底接收区域204可以例如作为整体被凹陷(例示性地被布置为深入)到载体板102中，例如可选地与载体200a(参见图2A)相比更深。换言之，衬底载体500a的第一深度124a和/或第二深度124b可以可选地大于载体200a的深度。可选地，至少一个其他第一凹部(未示出)可以布置在衬底接收区域204中，例如，包括至少要给衬底支撑元件或由至少一个衬底支撑元件形成。
图5C例示了根据各种实施方式的例如类似于图3C的，例如，沿着平面401c(参见图4)的截面图中的衬底载体500c。衬底接收区域204的侧壁302可选地可以是倾斜的。这使得能够最小化晶片(其边缘)与衬底载体500c之间的接触。这可以例示性地进一步减小晶片旋转期间的摩擦。至少一个开口502可以延伸到载体板102中，例如，到衬底接收区域204的基表面中。衬底接收区域204可以例如作为整体被凹陷(例示性地被布置为深入)到载体板102中，例如，可选地与载体200a(参见图2A)相比更深。换言之，衬底载体500a的衬底接收区域204的深度324b可以可选地大于载体200a的衬底接收区域204的深度。这可以降低例如因它们的变形(例如，弯曲/扭曲)而产生的晶片从衬底接收区域204滑出的趋势。可选地，至少一个其他第一凹部(未示出)可以布置在衬底接收区域204中，例如，包括至少一个衬底支撑元件或由至少一个衬底支撑元件形成。
图5D示出了根据各种实施方式的截面图中的衬底载体500d，例如，沿着平面401d(参见图4)。衬底接收区域204例如，在至少一个第二凹部104b、114b中包括至少一个开口502。至少一个开口502可以延伸到载体板102中，例如，到衬底接收区域204的基表面中。至少一个开口502可以由至少一个第二凹部104b、114b至少部分地围绕。这可以防止晶片例如由于它们的变形(例如，弯曲/扭曲)而从衬底接收区域204滑出。
根据各种实施方式，开口502的横向延伸502l(例如，平行于板平面，例如，到径向方向上)可以在大约0.1mm至大约20mm的范围中，例如，在大约0.5mm至大约10mm的范围中，例如在大约1mm至大约5mm的范围中。
至少一个开口502可以被配置为接收至少一个支撑元件(例如，以销的形式)。至少一个开口502可以布置在衬底接收区域204的中心中(例如，关于衬底接收区域204的周界)。
根据各种实施方式，至少一个开口502的垂直延伸502v(例如，垂直于板平面)可以大于大约0.5mm，例如，大于大约1mm，例如，大于大约1.5mm，例如，大于大约2mm，例如，大于大约3mm，例如在大约0.5mm至大约3mm的范围中，例如，在大约1mm至大约2mm的范围中。可选地，至少一个开口502可以延伸穿过载体板102。
根据各种实施方式，至少一个开口502可以独立于其长度接收至少一个支撑元件(例如，以销的形式)。换言之，具有不同长度的各种支撑元件分别可以兼容以被接收在至少一个开口502中。这可以使得能够根据衬底几何结构(例如，其厚度、其变形的趋势和/或其滑出的趋势)适配支撑几何结构。
图6A示出了根据各种实施方式的截面图中的衬底载体600a(例如，垂直于板平面)。衬底接收区域204可以包括例如以销的形式的至少一个支撑元件602。至少一个支撑元件602可以是可拆卸的。例如，至少一个支撑元件602可以被接收(例如，插入或旋入)在至少一个开口502中。
至少一个支撑元件602可以至少部分地(换言之，部分地或完全地)，例如，在衬底接收区域204的中心中(另选或另外，在衬底接收区域204中的另一个位置中)形成至少一个第一凹部(例如，至少一个中心第一凹部104a、114a)。可选地，衬底接收区域204可以包括至少一个其他第一凹部(例如，至少一个周边第一凹部104a’、114a’)。至少一个第二凹部104b、114b可以布置(或可以延伸)在至少两个第一凹部之间(在至少一个中心第一凹部104a、114a与至少一个周边第一凹部104a’、114a’之间)。
在这种情况下，至少一个周边第一凹部104a’、114a’可以至少部分围绕至少一个中心第二凹部104a、114a和至少一个第二凹部104b、114b。至少一个第二凹部104b、114b可以围绕至少一个中心第二凹部104a、114a。至少一个中心第一凹部104a、114a可以在衬底接收区域204的中心区域中突出。至少一个周边第一凹部104a’、114a’可以邻接衬底接收区域204的周界134。
根据各种实施方式，在衬底载体600a的各种可选修改例中，至少一个周边第一凹部104a’、114a’可以是不需要的，因此可选地，不是衬底载体600a的衬底接收区域204的一部分。另选或另外地，衬底载体600a的衬底接收区域204可以包括至少一个周边第二凹部(未示出)，其至少部分地围绕至少一个周边第一凹部104a’、114a’(与图1C或图6B类似)。在这种情况下，至少一个周边第二凹部可以在衬底接收区域204的至少一个周边第一凹部104a’、114a’与周界134之间延伸。可选地，至少一个周边第一凹部104a’、114a’可以被分段。
可选地，至少一个中心第一凹部104a、114a(例如，至少一个支撑元件602)和/或至少一个周边第一凹部104a’、114a’可以包括锥形形状(未示出，参见图5A)。例如，至少一个中心第一凹部104a、114a(例如，至少一个支撑元件602)可以形成为圆锥。这可以进一步减小衬底接收区域204中接收的晶片(还称为衬底)的接触面积。
根据各种实施方式，至少一个中心第一凹部104a、114a(例如，至少一个支撑元件602)可以具有第三深度。第一深度可以大于第三深度。例示性地，至少一个支撑元件602可以高于至少一个周边第一凹部104a’、114a’，用于支撑类晶片点(例示性地，在其中心中)，并且减小晶片在晶片的边缘处的摩擦。另选地，第一深度可以小于第三深度。例示性地，至少一个支撑元件602可以低于至少一个周边第一凹部104a’、114a’，用于支撑倾向于变形的晶片，例如，允许晶片在衬底接收区域204的中心区域中下降。第三高度可以通过至少一个支撑元件602的长度和/或至少一个开口502的垂直延伸502v适配。
至少一个支撑元件602可以在晶片的中心处支撑晶片。这可以允许向至少一个支撑元件602分配晶片的重量。这将例如在晶片旋转时进一步降低晶片与衬底载体600a之间(例如，在晶片与至少一个周边第一凹部104a’、114a’之间)发生的摩擦。可以使衬底接收区域204例如作为整体被凹陷(例示性地被布置为深入)到载体板102中，例如可选地与载体200a(参见图2A)相比更深。换言之，衬底载体500a的第一深度和/或第二深度可以可选地大于载体200a的深度。这可以例如，在晶片由晶片中心中的至少一个支撑元件602支撑时降低例如在外延处理期间因晶片的变形(例如，弯曲/扭曲)而产生的、晶片从衬底接收区域204滑出的趋势。
支撑元件602可以包括在上至大于或等于1450℃(例如，在1450℃至1850℃的范围中，例如，大约1630℃)是固体的材料，例如碳化物材料(例如，SiC或TaC)和/或例如，由碳化物材料涂布的碳材料(例如，石墨)。例示性地，衬底接收区域204的设计使得能够定位合适材料(例如，碳化物，SiC等)的销，销在晶片的中心处支撑晶片，而且降低晶片边缘处晶片保持器与晶片之间的摩擦。
根据各种实施方式，在各种可选修改例中，在之前描述的衬底载体(例如，衬底载体100a、200a、400)中的至少一个中，至少一个开口502可以延伸到载体板102中，例如，到衬底接收区域204的基表面中。另选或另外地，至少一个衬底支撑元件(未示出)可以布置在至少衬底接收区域204中，例如，在至少一个开口502中(如果存在)，例如，在之前描述的衬底载体(例如，衬底载体100a、200a、400)中的一个中。
图6B示出了根据各种实施方式的截面图(例如，平行于板平面)中的衬底载体600b。衬底接收区域204可以包括至少一个支撑元件602。
根据各种实施方式，至少一个支撑元件602可以是环的形式(参见图6D)。在这种情况下，至少一个支撑元件602的第一部分602a和至少一个支撑元件602的第二部分602b可以彼此连接，例如一体地彼此连接。
另选地，至少一个支撑元件602可以被分段，换言之，可以包括多个支撑元件，例如，第一支撑元件602a和第二支撑元件602b(参见图7A至图7D)。在这种情况下，第一支撑元件602a和第二支撑元件602b可以例如，由至少一个第二凹部104b、114b彼此分开。在这种情况下，至少一个开口502可以被分段为对应于至少一个支撑元件602。例如，衬底接收区域204可以包括一个或多个其他开口，例如，在衬底接收区域204的中心区域中和/或周边区域中的一个其他开口(与图5D或图6A类似)，以及被接收在一个或多个其他开口中的、例如销形式的一个或多个其他支撑元件。至少一个支撑元件602可以是可拆卸的。例如，至少一个支撑元件602可以被接收(例如，插入或旋入)在至少一个开口502中。
至少一个支撑元件602可以至少部分地形成至少一个第一凹部104a、114a。衬底接收区域204可以还包括至少两个第二凹部，例如，周边第二凹部104b’、114b’，和中心凹部104b、114b。至少一个第一凹部104a、114a可以布置(或可以延伸)在至少两个第二凹部之间。
至少一个第一凹部104a、114a(例如，支撑元件602(和/或其他支撑元件，如果存在))可以包括锥形形状(未示出)。例如，第一支撑元件602a和/或第二支撑元件602b可以形成为圆锥形。
至少一个第一凹部104a、114a(例如，支撑元件602(例如，支撑元件602(和/或其他支撑元件，如果存在))可以包括上至大于或等于1450℃(例如，在1450℃至1850℃的范围中，例如，大约1630℃)是固体的材料，例如碳化物材料(例如，SiC或TaC)和/或例如由碳化物材料覆盖的碳材料(例如，石墨)。例示性地，衬底接收区域204的设计使得能够定位合适材料(例如，碳化物，SiC等)的多个销或环，其在晶片的中心区域处和/或在晶片的周边区域处(例如，在其边缘处)支撑晶片，而且降低例如晶片边缘处晶片保持器与晶片之间的摩擦。
图6C示出了根据各种实施方式的截面图中的衬底载体600c。衬底接收区域204可以包括例如环602a、602b的形式的和/或包括至少第一支撑元件602a和第二支撑元件602b的至少一个支撑元件602。至少一个支撑元件602可以是可拆卸的并布置在衬底接收区域的基表面上，例如，与衬底接收区域的基表面直接接触。基表面可以由至少一个第二凹部104b、114b限定。例示性地，针对使用至少一个支撑元件602，开口可选地不是必要的。这可以使得能够容易地更改如这里描述的某些支撑接收区域204几何结构。例如，衬底载体600c的衬底接收区域204可以例如类似于衬底载体500b的衬底接收区域204。
图6D示出了根据各种实施方式的俯视图中的支撑元件602。支撑元件602可以是环形形状的(例如，圆环)，例如，包括延伸穿过支撑元件602的开口612。支撑元件602可以包括例如一体地彼此连接的第一部分602a和第二部分602b。
支撑元件602可以被接收在衬底接收区域204的开口502中，或另选地布置在凹部104b、114b、204的基表面上。支撑元件602的开口612可以使凹部104b、114b、204的基表面(例如，至少一个第二凹部104b、114b的基表面)暴露。换言之，至少一个第二凹部104b、114b可以布置成环。
图7A示出了根据各种实施方式的俯视图中的两个支撑元件602，例如，第一支撑元件602a和第二支撑元件602b。第一支撑元件602a和第二支撑元件602b可以是大致半环形(例如，圆环的一半)，例如，包括延伸穿过支撑元件602的开口612。第一支撑元件602a和第二支撑元件602b可以例如，由间隙712彼此分开。
两个支撑元件602可以被接收在衬底接收区域204的开口502中，或另选地布置在凹部104b、114b、204的基表面上。开口612和间隙712可以使凹部104b、114b、204的基表面(例如，至少一个第二凹部104b、114b的基表面)暴露。换言之，至少一个第二凹部104b、114b可以将第一支撑元件602a和第二支撑元件602b彼此分开。
图7B示出了根据各种实施方式的俯视图中的多个支撑元件602，例如，包括第一支撑元件602a、第二支撑元件602b、第三支撑元件602c和第四支撑元件602d。多个支撑元件602可以各是大致四分之一环形的(例如，圆环的四分之一)，例如，包括延伸穿过支撑元件602的开口612。多个支撑元件602可以各例如，经由间隙712而彼此分开。
多个支撑元件602可以被接收在衬底接收区域204的开口502中，或另选地布置在凹部104b、114b、204的基表面上。开口612和间隙712可以使凹部104b、114b、204的基表面(例如，至少一个第二凹部104b、114b的基表面)暴露。换言之，至少一个第二凹部104b、114b可以例如至少成对地将多个支撑元件602彼此分开。
图7C示出了根据各种实施方式的俯视图中的多个支撑元件602，例如，包括第一支撑元件602a和第二支撑元件602b和另外的支撑元件。多个支撑元件602可以各是圆形形状的，例如，围绕延伸穿过支撑元件602的开口区域612。多个支撑元件602可以各例如，经由间隙712彼此分开。开口612和间隙712可以使凹部104b、114b、204的基表面(例如，至少一个第二凹部104b、114b的基表面)暴露。换言之，至少一个第二凹部104b、114b可以例如至少成对地将多个支撑元件602彼此分开。
图7D示出了两个支撑元件602，例如，包括第一支撑元件602a和第二支撑元件602b。两个支撑元件602可以各是圆形形状的，例如，彼此分开布置。两个支撑元件602可以例如经由间隙712彼此分开。间隙712可以使凹部104b、114b、204的基表面(例如，至少一个第二凹部104b、114b的基表面)暴露。换言之，至少一个第二凹部104b、114b可以将两个支撑元件602彼此分开。
图8示出了根据各种实施方式的截面图中的处理设备800。处理设备800可以包括处理室802，例如，真空室。处理室802可以与泵系统耦合。泵系统可以至少包括高真空泵和/或预真空泵。处理室802可以被配置为在处理室802中提供真空区域801。处理设备800可以被配置为在真空区域801中形成真空。
进一步地，处理设备800可以包括如这里描述的衬底载体812。衬底载体812可以包括载体板102，载体板102包括至少一个衬底接收区域。进一步地，衬底载体812可以包括被配置为支撑载体板102的安装结构804。
进一步地，处理设备800可以包括材料源812，材料源812被配置为将气体材料供给到处理室中。气体材料可以包括至少一个碳(还称为气体碳源)。例如，气体材料可以包括基于碳的气体或由基于碳的气体形成，例如，包括碳的聚合物，例如，碳氢化合物，例如，丙烷和/或乙烯。可选地，材料源812可以还被配置为供给以下中的至少一种：气体载体(例如，氢和/或惰性气体)、气体掺杂源(例如，包括氮和/或铝的气体，例如，像三甲基铝的金属有机物气体或气体氮)、气体硅源(例如，硅烷)、气体氯化物源(包括氯化物的气体，例如甲基三氯硅烷、四氯化硅和/或三氯甲硅烷)。例如，材料源812可以被配置为连续地或至少部分并行地供给气体碳源、气体硅源、气体掺杂源和气体载体(载体气体)。
根据各种实施方式，材料源812可以包括至少一个气体支撑线806和至少一个气体源808(与气体支撑线806耦合)，例如，用于每种气体材料(例示性地，用于每种气体)的至少一个气罐。可选地，材料源812可以包括气流控制器，气流控制器被配置为基于控制参数来控制气体流(例如，在真空区域内和/或在载体板102之上)。控制参数可以包括以下中的至少一个：压力、分压、气流速率(对应于每个时间周期到处理室802中或穿过处理室802的至少一种的气体流量)、气流速度、气流方向、气体流量、衬底的转速。气流(例如，其速率、速度、方向、量中的至少一个)和处理室压力可以被配置为例如，通过调节气流速率或气流速度中的至少一项来控制衬底的转速。
气流速度或气体流量中的至少一项可以由到处理室802中或穿过处理室802的至少一种的气流速率或处理室802内的气体压力中的至少一项来限定。气流速度或气体量中的至少一项可以通过调节到处理室802中或穿过处理室802的至少一种的气流速率或处理室802内的气体压力中的至少一项而被控制。气流速率可以由气流控制器例如，根据预定控制参数来控制，例如，预定控制参数可以被调节以控制气流速率。为了控制处理室802内的气体压力，处理设备800可以包括阀(例如，蝶形阀)，阀可以控制处理室802与泵装置的耦合。例如，泵装置可以由内部可以布置阀的排气线连接到处理室802。通过关闭阀，可以减小泵装置与处理室802之间的耦合，使得可以减小提供到处理室802的抽吸力。通过打开阀，可以增大泵装置与处理室802之间的耦合，使得可以增加提供到处理室802的抽吸力。最大抽吸力可以在导致处理室802内的最小气体压力的、完全打开的阀配置下提供给处理室802(换言之，处理室802可以与泵装置完全耦合)。最小抽吸力可以在导致处理室802内的最大气体压力的、完全关闭的阀配置下提供给处理室802(换言之，处理室802可以从泵装置完全去耦)。通过减小处理室802内的气体压力，可以增大气流速度或气流速率中的至少一项。
晶片的激活扭矩代表用于激活晶片的旋转的最小扭矩(例示性地，需要施加于晶片)，可以由晶片与衬底载体之间的摩擦限定。施加于晶片的扭矩可以由气流与晶片之间的摩擦限定，并且可以通过调节以下中的至少一项来控制：到处理室802中或穿过处理室802的至少一种的气流速率、到处理室802中或穿过处理室802的至少一种的气流速度或处理室802内的气体压力。例示性地，为了激活晶片的旋转，施加于晶片的扭矩(由气流)可以大于激活扭矩，例如，这导致动能被转移到晶片，例如，增大晶片的旋转能量。施加于晶片的扭矩可以通过增大到处理室802中或穿过处理室802的至少一种的气流速率来增大。另选或另外地，施加于晶片的扭矩可以通过增大到处理室802中或穿过处理室802的至少一种的气流速度来增大。另选或另外地，施加于晶片的扭矩可以通过减小处理室802内的气压压力来增大。
可选地，处理设备800可以包括加热器系统822，加热器系统822被配置为将衬底载体加热到大于或等于大约1450℃的温度，例如，在大约1450℃至1850℃的范围中，例如，大约1630℃。加热器系统822可以包括辐射源(例如，热辐射源或光源，例如激光器)、感应加热元件、电阻加热元件中的至少一种。为了达到更高的温度，例如，在大约1450℃至1850℃的范围中，可以使用感应加热元件或电阻加热元件中的至少一个。加热器系统822可以电连接到电源。加热器系统822可以被配置为将热能量转移到衬底载体812和/或衬底载体812中接收的一个或多个衬底。
可选地，处理设备800可以包括致动系统814，致动系统814与载体板安装结构804耦合并且被配置为旋转衬底载体。例如，致动系统814可以包括电机和轴。轴可以将电机与载体板安装结构804耦合，用于将由电机产生的扭矩传递到载体板安装结构804。
图9示出了根据各种实施方式的示意流程图中的方法900。
方法900可以包括：在901中，将包括碳化物材料的至少一个衬底布置到衬底载体的至少一个衬底接收区域中，其中，至少一个衬底接收区域包括至少一个凹部(还称为至少一个第二凹部)，其具有大于至少一个衬底的厚度的深度(还称为第二深度)。方法900可以包括：在903中，在大于或等于1450℃(例如，在大约1450℃至1850℃的范围中，例如大约1630℃)的温度处理至少一个衬底。
处理至少一个衬底可以包括在至少一个衬底上形成至少一个层(例如，包括SiC)。形成至少一个层可以包括气体材料与至少一个衬底的反应，气体材料例如包括气体碳源和/或气体硅源，或由气体碳源和/或气体硅源形成。换言之，气体材料(气体)可以包括至少碳和/或至少硅。另选或另外地，处理至少一个衬底可以包括至少部分地掺杂至少一个衬底。因此，包括气体掺杂源或由气体掺杂源形成的气体材料可以应用于至少一个衬底。
根据各种实施方式，衬底载体可以至少包括碳化物形式和/或石墨形式的碳。碳可以是碳化物的形式(碳化物材料)和/或石墨的形式(石墨材料)。载体板102可以包括碳或由碳形成，例如，碳是石墨的形式，和/或由碳化物材料(例如，碳化硅和/或碳化钽)涂布。至少一个衬底可以包括例如单晶形式的SiC。
方法可以可选地包括旋转至少一个衬底。在这种情况下，至少一个衬底接收区域可以包括圆形形状。换言之，至少一个衬底接收区域可以包括平行于横向板平面的圆形截面，例如，圆形周界(周长)。为了使至少一个衬底旋转，气流(气体的流)可以形成在至少一个衬底之上，例如，气流可以由材料源提供和/或控制。气流可以将机械能(例如，动能)传递到至少一个衬底。换言之，气流可以使(例如，施加)扭矩(例如，力)到至少一个衬底。扭矩可以从气体分子与至少一个衬底之间的摩擦产生。材料源可以被配置为在衬底载体之上提供气体材料的流(气体流)，使得衬底载体中接收的至少一个衬底被激活以旋转。
气流可以具有速度(流速度)，其限定气流施加于至少一个衬底的力。力可以限定气流施加于至少一个衬底的扭矩。为了使至少一个衬底旋转，施加于至少一个衬底的扭矩可以克服从至少一个衬底与衬底载体之间的摩擦出现的阻力。当衬底旋转时，衬底从气流接收机械能(例如，动能)。
根据各种实施方式，凹部可以限定基表面与至少一个衬底接触。在这种情况下，至少一个衬底接收区域可以比至少一个衬底的厚度凹陷得更深和/或至少一个衬底接收区域(在其周界)的侧壁可以包括大于至少一个衬底的厚度的延伸(垂直于板平面)。例示性地，至少一个衬底可以齐平安装在至少一个衬底接收区域中。至少一个衬底的厚度与凹部的深度之间的差可以大于大约50μm，例如，大于大约75μm，例如，大于大约100μm，例如，大于大约150μm，例如，大于大约200μm，例如，大于大约250μm，例如，大于大约300μm，例如在大约50μm至300μm的范围中，例如，在大约100μm至200μm的范围中。
衬底接收区域可以包括具有其他深度(还称为第一深度)的至少一个其他凹部(还称为至少一个第一凹部)，该深度不同于(例如，大于或小于)其他深度，其中，其他深度可选地大于或等于晶片的厚度。至少一个其他凹部可以限定基表面与至少一个衬底(晶片)接触。换言之，至少一个衬底可以由至少一个其他凹部支撑。在这种情况下，至少一个衬底可以与衬底载体的表面(例如，其载体板的表面)大致齐平安装。
根据各种实施方式，外延SiC层可以形成在至少一个衬底上或之上(还称为外延工艺)。晶片可以包括碳化物材料，例如SiC。为了形成外延SiC层，晶片可以被加热到加工温度，例如，大于1450℃的温度，例如，在大约1450℃至1850℃的范围中，例如，大约1630℃。
至少一个第二凹部可以设置在载体板的边沿区域(台阶区域)中和/或载体板的边沿与至少一个第一凹部之间。另选或另外地，至少一个第一凹部可以设置在载体板的边沿区域(台阶区域)和/或载体板的边沿与至少一个第二凹部之间。
至少一个第一凹部可以提供衬底支撑。换言之，至少一个衬底接收区域中接收的衬底可以被至少一个第一凹部支撑(例如，与至少一个第一凹部物理接触和/或在衬底的周边区域中)。至少一个第一凹部可以从至少一个衬底接收区域的基表面突出，使得间隙至少部分地形成在基表面与至少一个衬底接收区域中接收的衬底之间。
进一步地，各种实施方式将在以下中描述：
1、一种衬底载体可以包括：
载体板，该载体板包括多个衬底接收区域；
各衬底接收区域可以包括具有第一深度的至少一个第一凹部和具有第二深度的至少一个第二凹部，第二深度大于第一深度；和
载体板安装结构，该载体板安装结构被配置为支撑载体板。
2、根据语句1所述的衬底载体，
其中，至少一个第二凹部至少部分地围绕至少一个第一凹部。
3、根据语句1所述的衬底载体，
其中，至少一个第一凹部至少部分地围绕至少一个第二凹部。
4、根据语句1至3中的一句所述的衬底载体，
其中，第一深度与第二深度之间的差大于大约50μm。
5、根据语句1至4中的一句所述的衬底载体，
其中，各个衬底接收区域的周界形状可以包括弯曲部和非弯曲部。
6、根据语句1至4中的一句所述的衬底载体，
其中，各个衬底接收区域的周界形状是圆形的。
7、根据语句1至6中的一句所述的衬底载体，
其中，至少一个第一凹部和/或至少一个第二凹部的周界形状是圆形的。
8、根据语句1至7中的一句所述的衬底载体，
其中，至少一个第一凹部与载体板一体连接；或者
其中，各个衬底接收区域包括至少部分地形成至少一个第一凹部的、至少一个可拆卸支撑元件。
9、根据语句8所述的衬底载体，
其中，各个衬底接收区域包括至少一个开口，其中，接收至少一个支撑元件。
10、根据语句1至9中的一句所述的衬底载体，
其中，至少一个第一凹部包括锥形。
11、根据语句1至10中的一句所述的衬底载体，
其中，载体板包括上至大于或等于1450℃的温度的固体材料。
12、根据语句11所述的衬底载体，
其中，固体材料包括碳。
13、根据语句1至12中的一句所述的衬底载体，
其中，载体板在各个衬底接收区域中的表面性质与载体板在各个衬底接收区域之外的表面性质不同。
14、根据语句1至13中的一句所述的衬底载体，
其中，至少一个第一凹部的表面性质与至少一个第二凹部的表面性质不同。
15、根据语句1至14中的一句所述的衬底载体，
其中，至少一个第一凹部和/或至少一个第二凹部的侧壁是倾斜的。
16、根据语句1至15中的一句所述的衬底载体，
其中，载体板包括平行于横向板平面的圆形截面。
17、根据语句1至16中的一句所述的衬底载体，
其中，各个衬底接收区域包括大于或等于大约100mm的横向延伸。
18、根据语句1至17中的一句所述的衬底载体，
其中，各个衬底接收区域包括大于或等于大约150mm的横向延伸。
19、根据语句1至18中的一句所述的衬底载体，
其中，各个衬底接收区域包括小于或等于大约200mm的横向延伸。
20、根据语句1至19中的一句所述的衬底载体，
其中，第一深度小于或等于大约400μm。
21、根据语句1至20中的一句所述的衬底载体，
其中，第二深度大于大约400μm。
22、根据语句1至21中的一句所述的衬底载体，
其中，至少一个第一凹部的横向延伸在大约0.1mm至大约25mm的范围中。
23、根据语句1至22中的一句所述的衬底载体，
其中，载体板包括大于大约300mm的横向延伸。
24、根据语句1至23中的一句所述的衬底载体，
其中，各个衬底接收区域被台阶化。
25、根据语句11至24中的一句所述的衬底载体，
其中，固体材料包括大于或等于1450℃的物态转换温度。
26、根据语句1至25中的一句所述的衬底载体，
其中，各个衬底接收区域包括具有第三深度的至少一个第三凹部，第一深度大于第三深度和/或第二深度大于第三深度；
其中，至少一个第一凹部和/或至少一个第二凹部至少部分地围绕至少一个第三凹部。
27、根据语句1至26中的一句所述的衬底载体，
其中，载体板被碳化物材料覆盖。
28、根据语句27所述的衬底载体，
其中，碳化物材料是碳化硅和/或碳化钽。
29、根据语句13至28中的一句所述的衬底载体，
其中，表面性质包括以下中的至少一项：纹理、化学成分、粗糙度、表面张力、拓扑结构。
30、一种衬底载体，该衬底载体包括：
载体板，载体板包括至少一个衬底接收区域，该衬底接收区域包括具有第一深度的至少一个第一凹部和具有第二深度的至少一个第二凹部，第二深度大于第一深度；
其中，至少一个第二凹部至少部分围绕至少一个第一凹部；以及
载体板安装结构，该载体板安装结构被配置为支撑载体板。
31、根据语句30所述的衬底载体，
其中，至少一个衬底接收区域的周界形状包括弯曲部和非弯曲部。
32、根据语句30所述的衬底载体，
其中，至少一个衬底接收区域的周界形状是圆形的。
33、根据语句30至32中的一句所述的衬底载体，
其中，至少一个第一凹部和/或至少一个第二凹部的周界形状是圆形的。
34、根据语句30至33中的一句所述的衬底载体，
其中，至少一个第一凹部与载体板一体连接；或者
其中，至少一个衬底接收区域包括至少部分地形成至少一个第一凹部的、至少一个可拆卸支撑元件。
35、根据语句34所述的衬底载体，
其中，至少一个衬底接收区域包括至少一个开口，开口中接收至少一个支撑元件。
36、根据语句30至35中的一句所述的衬底载体，
其中，至少一个第一凹部包括锥形。
37、根据语句30至36中的一句所述的衬底载体，
其中，载体板包括上至大于或等于1450℃的温度的固体材料。
38、根据语句37所述的衬底载体，
其中，固体材料包括碳。
39、根据语句30至38中的一句所述的衬底载体，
其中，载体板在至少一个衬底接收区域中的表面性质与载体板在至少一个衬底接收区域之外的表面性质不同。
40、根据语句30至39中的一句所述的衬底载体，
其中，至少一个第一凹部的表面性质与至少一个第二凹部的表面性质不同。
41、根据语句30至40中的一句所述的衬底载体，
其中，至少一个第一凹部和/或至少一个第二凹部的侧壁是倾斜的。
42、根据语句30至41中的一句所述的衬底载体，
其中，载体板包括平行于板平面的圆形截面。
43、根据语句30至42中的一句所述的衬底载体，
其中，至少一个衬底接收区域包括大于或等于大约100mm的横向延伸。
44、根据语句30至43中的一句所述的衬底载体，
其中，至少一个衬底接收区域包括大于或等于大约150mm的横向延伸。
45、根据语句30至44中的一句所述的衬底载体，
其中，至少一个衬底接收区域包括小于或等于大约200mm的横向延伸。
46、根据语句30至45中的一句所述的衬底载体，
其中，第一深度小于或等于大约400μm。
47、根据语句30至46中的一句所述的衬底载体，
其中，第二深度大于大约400μm。
48、根据语句30至47中的一句所述的衬底载体，
其中，第一深度与第二深度之间的差大于大约50μm。
49、根据语句30至48中的一句所述的衬底载体，
其中，至少一个第一凹部的横向延伸在大约0.1mm至大约25mm的范围中。
50、根据语句30至49中的一句所述的衬底载体，
其中，载体板包括大于大约300mm的横向延伸。
51、根据语句30至50中的一句所述的衬底载体，
其中，至少一个衬底接收区域被台阶化。
52、根据语句30至51中的一句所述的衬底载体，
其中，固体材料包括大于或等于1450℃的物态转换温度。
53、根据语句30至52中的一句所述的衬底载体，
其中，至少一个衬底接收区域包括具有第三深度的至少一个第三凹部，第一深度大于第三深度和/或第二深度大于第三深度；
其中，至少一个第一凹部至少部分地围绕至少一个第三凹部。
54、根据语句30至53中的一句所述的衬底载体，
其中，载体板被碳化物材料覆盖。
55、根据语句54所述的衬底载体，
其中，碳化物材料是碳化硅和/或碳化钽。
56、根据语句39至55中的一句所述的衬底载体，
其中，表面性质包括以下中的至少一项：纹理、化学成分、粗糙度、表面张力、拓扑结构。
57、一种衬底载体，该衬底载体包括：
载体板，该载体板包括多个衬底接收区域；
(a)其中，各个衬底接收区域包括具有大于大约500μm的深度的凹部；并且其中，各个衬底接收区域包括小于或等于大约200mm的横向延伸；或者
(b)其中，各个衬底接收区域包括具有深度的凹部，并且其中，各个衬底接收区域包括横向延伸，其中，深度与横向延伸之比大于或等于大约2.5·10-3；或者
(c)其中，各个衬底接收区域包括具有大于大约400μm的深度的凹部；并且其中，各个衬底接收区域包括小于或等于大约150mm的横向延伸。
58、根据语句57所述的衬底载体，
其中，各个衬底接收区域包括具有小于大约400μm的深度的其他凹部。
59、根据语句57或58所述的衬底载体，
其中，至少一个衬底接收区域的周界形状包括弯曲部和非弯曲部。
60、根据语句57至59中的一句所述的衬底载体，
其中，至少一个衬底接收区域的周界形状是圆形的。
61、根据语句57至60中的一句所述的衬底载体，
其中，至少一个凹部的周界形状是圆形的。
62、根据语句58至60中的一句所述的衬底载体，
其中，至少一个其他凹部的周界形状是圆形的。
63、根据语句58至62中的一句所述的衬底载体，
其中，至少一个其他凹部与载体板一体连接；或者
其中，至少一个衬底接收区域包括至少部分地形成至少一个其他凹部的、至少一个可拆卸支撑元件。
64、根据语句63所述的衬底载体，
其中，至少一个衬底接收区域包括至少一个开口，开口内接收至少一个支撑元件。
65、根据语句58至63中的一句所述的衬底载体，
其中，至少一个其他凹部包括锥形。
66、根据语句58至65中的一句所述的衬底载体，
其中，载体板包括上至大于或等于1450℃的温度的固体材料。
67、根据语句66所述的衬底载体，
其中，固体材料包括碳。
68、根据语句57至67中的一句所述的衬底载体，
其中，载体板在多个衬底接收区域中的至少一个衬底接收区域中的表面性质与载体板在至少一个衬底接收区域之外的表面性质不同。
69、根据语句58至68中的一句所述的衬底载体，
其中，至少一个第一凹部的表面性质与至少一个其他凹部的表面性质不同。
70、根据语句57至69中的一句所述的衬底载体，
其中，至少一个凹部的侧壁是倾斜的。
71、根据语句58至70中的一句所述的衬底载体，
其中，至少一个其他凹部的侧壁是倾斜的。
72、根据语句57至71中的一句所述的衬底载体，
其中，载体板包括平行于板平面的圆形截面。
73、根据语句57至72中的一句所述的衬底载体，
其中，至少一个沉积接收区域包括大于或等于大约100mm的横向延伸。
74、根据语句57至73中的一句所述的衬底载体，
其中，至少一个衬底接收区域包括大于或等于大约150mm的横向延伸。
75、根据语句57至74中的一句所述的衬底载体，
其中，至少一个衬底接收区域包括小于或等于大约200mm的横向延伸。
76、根据语句57至75中的一句所述的衬底载体，
其中，第一深度小于或等于大约400μm。
77、根据语句57至76中的一句所述的衬底载体，
其中，第二深度大于大约400μm。
78、根据语句58至77中的一句所述的衬底载体，
其中，至少一个凹部的深度与至少一个其他凹部的深度之间的差大于大约50μm。
79、根据语句58至78中的一句所述的衬底载体，
其中，至少一个其他凹部的横向延伸在大约0.1mm至大约25mm的范围中。
80、根据语句57至79中的一句所述的衬底载体，
其中，载体板包括大于大约300mm的横向延伸。
81、根据语句57至80中的一句所述的衬底载体，
其中，至少一个衬底接收区域被台阶化。
82、根据语句57至81中的一句所述的衬底载体，
其中，固体材料包括大于或等于1450℃的物态转换温度。
83、根据语句57至82中的一句所述的衬底载体，
其中，载体板被碳化物材料覆盖。
84、根据语句83所述的衬底载体，
其中，碳化物材料是碳化硅或者碳化钽。
85、根据语句57至84中的一句所述的衬底载体，
其中，表面性质包括以下中的至少一项：纹理、化学成分、粗糙度、表面张力、拓扑结构。
86、一种处理设备，该处理设备包括：
处理室；
衬底载体，该衬底载体布置在处理室中并且包括至少一个衬底接收区域；
材料源，该材料源被构造为将气体材料供给到处理室中，气体材料包括至少碳。
87、根据语句86所述的处理设备，
其中，至少一个衬底接收区域包括至少一个凹部；
其中，至少一个凹部的深度大于大约400μm；或者
其中，至少一个衬底接收区域包括至少一个其他凹部，其具有不同于(换言之，小于或大于)至少一个凹部的深度的深度。
88、根据语句86或87所述的处理设备，
其中，衬底载体根据语句1至85中的一句来配置。
89、根据语句86至88中的一句所述的处理设备，还包括：
加热器系统，该加热器系统被配置为将衬底载体加热到大于或等于1450℃的温度。
90、根据语句86至89中的一句所述的处理设备，还包括：
致动系统，该致动系统与载体板安装结构耦合并且被配置为旋转衬底载体。
91、根据语句86至90中的一句所述的处理设备，
其中，材料源被配置为在衬底载体之上提供气体材料的流，使得机械能量从气体材料传递到至少一个衬底。
92、一种方法，包括：
将包括碳化物材料的至少一个衬底布置到衬底载体的至少一个衬底接收区域中，其中，至少一个衬底接收区域包括至少一个凹部，至少一个凹部具有大于至少一个衬底的厚度的深度；以及
在大于或等于1450℃的温度处理至少一个衬底。
93、根据语句92所述的方法，
其中，处理至少一个衬底包括在至少一个衬底上形成包括SiC的至少一个层，和/或至少部分地掺杂至少一个衬底。
94、根据语句92或93所述的方法，其中，至少一个衬底包括SiC。
95、根据语句92至94中的一句所述的衬底载体，
其中，衬底载体包括在上至大于或等于1450℃的温度是固体的材料。
96、根据语句95所述的方法，
其中，衬底载体包括至少碳。
97、根据语句92至96中的一句所述的衬底载体，
其中，至少在处理衬底期间，旋转至少一个衬底。
98、根据语句92至97中的一句所述的方法，
其中，旋转至少一个衬底包括在至少一个衬底之上形成气流，用于将机械能从气流传递到至少一个衬底。
99、根据语句92至98中的一句所述的方法，
其中，凹部限定基表面与至少一个衬底接触。
100、根据语句92至99中的一句所述的衬底载体，
其中，至少一个衬底的厚度与凹部的深度之间的差大于大约50μm。
101、根据语句92至100中的一句所述的方法，
其中，衬底接收区域包括具有其他深度的至少一个其他凹部，深度大于其他深度，其中，其他深度大于或等于晶片的厚度。
102、根据语句101所述的方法，
其中，至少一个其他凹部限定基表面与至少一个衬底接触。
103、根据语句92至102中的一句所述的衬底载体，
其中，至少一个衬底包括碳。
104、根据语句92至103中的一句所述的衬底载体，
其中，至少一个衬底包括半导体材料，半导体材料包括碳。
105、根据语句92至104中的一句所述的衬底载体，
其中，至少一个衬底包括SiC。
106、根据语句92至105中的一句所述的方法，
其中，衬底载体包括碳化物形式和/或石墨形式的碳。
107、根据语句92至106中的一句所述的方法，
其中，至少一个衬底接收区域包括至少一个其他凹部，该其他凹部具有大致等于至少一个衬底的厚度的深度。
108、根据语句92至107中的一句所述的方法，
其中，至少一个衬底接收区域包括至少一个其他凹部，该其他凹部具有小于至少一个凹部的深度的深度。
109、根据语句92至106中的一句所述的方法，
其中，至少一个衬底接收区域包括至少一个其他凹部，该其他凹部具有大于至少一个衬底的厚度且小于至少一个凹部的深度的深度。
109、一种衬底载体，包括：
载体板，包括多个衬底接收区域；
其中，各个衬底接收区域包括具有大于大约400μm的深度的凹部；
其中，各个衬底接收区域包括小于或等于大约200mm的横向延伸。
110、根据语句109所述的衬底载体，
其中，各个衬底接收区域包括小于200mm的横向延伸。
111、根据语句109所述的衬底载体，
其中，各个衬底接收区域包括小于或等于大约150mm的横向延伸。
112、一种衬底载体，该衬底载体包括：
载体板，该载体板包括多个衬底接收区域；
其中，各个衬底接收区域包括具有大于大约500μm的深度的凹部；
其中，各个衬底接收区域包括小于或等于大约250mm的横向延伸。
113、根据语句112所述的衬底载体，
其中，各个衬底接收区域包括小于250mm的横向延伸。
114、根据语句112所述的衬底载体，
其中，各个衬底接收区域包括小于或等于大约200mm的横向延伸。

Claims (20)

1.一种衬底载体，包括：
载体板，所述载体板包括多个衬底接收区域；
各个衬底接收区域包括具有第一深度的至少一个第一凹部和具有第二深度的至少一个第二凹部，所述第二深度大于所述第一深度；以及
载体板安装结构，所述载体板安装结构被配置为支撑所述载体板。
2.根据权利要求1所述的衬底载体，
其中，所述至少一个第二凹部至少部分地围绕所述至少一个第一凹部。
3.根据权利要求1所述的衬底载体，
其中，所述至少一个第一凹部至少部分地围绕所述至少一个第二凹部。
4.根据权利要求1所述的衬底载体，
其中，所述第一深度与所述第二深度之间的差大于大约50μm。
5.根据权利要求1所述的衬底载体，
其中，各个衬底接收区域的周界形状包括弯曲部和非弯曲部。
6.根据权利要求1所述的衬底载体，
其中，各个衬底接收区域的周界形状是圆形的。
7.根据权利要求1所述的衬底载体，
其中，所述至少一个第一凹部包括锥形。
8.根据权利要求1所述的衬底载体，
其中，所述载体板包括上至大于或等于1450℃的温度的固体材料。
9.根据权利要求1所述的衬底载体，
其中，所述载体板在各个衬底接收区域中的表面性质与所述载体板在各个衬底接收区域之外的表面性质不同。
10.根据权利要求1所述的衬底载体，
其中，所述至少一个第一凹部的表面性质与所述至少一个第二凹部的表面性质不同。
11.根据权利要求1所述的衬底载体，
其中，所述至少一个第一凹部和/或所述至少一个第二凹部的侧壁是倾斜的。
12.一种衬底载体，包括：
载体板，所述载体板包括至少一个衬底接收区域，所述衬底接收区域包括具有第一深度的至少一个第一凹部和具有第二深度的至少一个第二凹部，所述第二深度大于所述第一深度；
其中，所述至少一个第二凹部至少部分地围绕所述至少一个第一凹部；以及
载体板安装结构，所述载体板安装结构被配置为支撑所述载体板。
13.根据权利要求12所述的衬底载体，
其中，所述至少一个衬底接收区域的周界形状包括弯曲部和非弯曲部。
14.根据权利要求12所述的衬底载体，
其中，所述至少一个衬底接收区域的周界形状是圆形的。
15.根据权利要求12所述的衬底载体，
其中，所述至少一个第一凹部和/或所述至少一个第二凹部的周界形状是圆形的。
16.一种衬底载体，包括：
载体板，所述载体板包括多个衬底接收区域；
其中，各个衬底接收区域包括具有深度的凹部；以及
其中，各个衬底接收区域包括横向延伸，其中，所述深度与所述横向延伸之比大于或等于大约2.5·10-3。
17.一种处理设备，包括：
处理室；
衬底载体，所述衬底载体布置在所述处理室中并且包括至少一个衬底接收区域，
其中，所述衬底接收区域包括至少一个凹部；
其中，所述至少一个凹部的深度大于大约400μm；或者
其中，所述至少一个衬底接收区域包括至少一个另外凹部，所述至少一个另外凹部具有不同于所述至少一个凹部的深度的深度；以及
材料源，所述材料源被配置为将气体材料供给给所述处理室中，所述气体材料包括至少碳。
18.根据权利要求17所述的处理设备，还包括：
加热器系统，所述加热器系统被配置为将所述衬底载体加热到大于或等于1450℃的温度。
19.根据权利要求17所述的处理设备，还包括：
致动系统，所述致动系统与所述载体板安装结构耦合并且被配置为旋转所述衬底载体。
20.根据权利要求17所述的处理设备，
其中，所述材料源被配置为在所述衬底载体之上提供所述气体材料的流，使得机械能量从所述气体材料传递到所述至少一个衬底。
CN201610617724.XA 2015-07-31 2016-07-29 衬底载体、方法和处理设备 Active CN106571323B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/814,559 2015-07-31
US14/814,559 US20170032992A1 (en) 2015-07-31 2015-07-31 Substrate carrier, a method and a processing device

Publications (2)

Publication Number Publication Date
CN106571323A true CN106571323A (zh) 2017-04-19
CN106571323B CN106571323B (zh) 2020-06-16

Family

ID=57795664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610617724.XA Active CN106571323B (zh) 2015-07-31 2016-07-29 衬底载体、方法和处理设备

Country Status (3)

Country Link
US (1) US20170032992A1 (zh)
CN (1) CN106571323B (zh)
DE (1) DE102016113874B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112981372A (zh) * 2019-12-12 2021-06-18 Asm Ip私人控股有限公司 衬底支撑板、包括它的衬底处理设备以及衬底处理方法
CN114836826A (zh) * 2022-04-15 2022-08-02 江西兆驰半导体有限公司 一种石墨基座

Families Citing this family (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
JP7233361B2 (ja) * 2017-05-12 2023-03-06 東洋炭素株式会社 サセプタ、エピタキシャル基板の製造方法、及びエピタキシャル基板
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
US20190295880A1 (en) * 2018-03-26 2019-09-26 Veeco Instruments Inc. Chemical vapor deposition wafer carrier with thermal cover
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) * 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
JP7176489B2 (ja) * 2019-07-12 2022-11-22 三菱電機株式会社 炭化珪素エピタキシャル成長装置及び炭化珪素エピタキシャルウエハの製造方法
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151412A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 半導体製造装置
US20030029571A1 (en) * 1997-11-03 2003-02-13 Goodman Matthew G. Self-centering wafer support system
US20030168174A1 (en) * 2002-03-08 2003-09-11 Foree Michael Todd Gas cushion susceptor system
US7393417B1 (en) * 1999-10-29 2008-07-01 Applied Materials, Inc. Semiconductor-manufacturing apparatus
US20110049779A1 (en) * 2009-08-28 2011-03-03 Applied Materials, Inc. Substrate carrier design for improved photoluminescence uniformity
JP2012084683A (ja) * 2010-10-12 2012-04-26 Bridgestone Corp 支持体及びウエハ成膜処理方法
KR101235928B1 (ko) * 2011-10-05 2013-02-21 전종근 플라즈마 처리장치용 웨이퍼 트레이
CN103794532A (zh) * 2012-10-31 2014-05-14 千住金属工业株式会社 找位夹具和位置调整方法
US8999063B2 (en) * 2008-05-02 2015-04-07 Nuflare Technology, Inc. Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539759A (en) 1968-11-08 1970-11-10 Ibm Susceptor structure in silicon epitaxy
JPS55121648A (en) 1979-03-14 1980-09-18 Pioneer Electronic Corp Cvd device
JPS58182819A (ja) 1982-04-20 1983-10-25 Toshiba Corp 加熱基台
JPS61288416A (ja) 1985-06-17 1986-12-18 Toshiba Corp 半導体基板加熱用サセプタ
US5766824A (en) * 1993-07-16 1998-06-16 Semiconductor Systems, Inc. Method and apparatus for curing photoresist
JP3234091B2 (ja) * 1994-03-10 2001-12-04 株式会社日立製作所 表面処理装置
JP3119172B2 (ja) * 1995-09-13 2000-12-18 日新電機株式会社 プラズマｃｖｄ法及び装置
KR20020058152A (ko) 2000-12-29 2002-07-12 양계모 웨이퍼 서셉터
ATE514801T1 (de) * 2003-08-01 2011-07-15 Sgl Carbon Se Halter zum tragen von wafern während der halbleiterherstellung
JP5478065B2 (ja) * 2005-08-17 2014-04-23 アプライド マテリアルズ インコーポレイテッド ロウ付けプレートおよび抵抗ヒーターを有する基板サポート
US7390757B2 (en) * 2005-11-15 2008-06-24 Applied Materials, Inc. Methods for improving low k FSG film gap-fill characteristics
JP2007251078A (ja) * 2006-03-20 2007-09-27 Nuflare Technology Inc 気相成長装置
US20080314319A1 (en) * 2007-06-19 2008-12-25 Memc Electronic Materials, Inc. Susceptor for improving throughput and reducing wafer damage
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
US8216632B2 (en) * 2007-11-02 2012-07-10 Boston Scientific Scimed, Inc. Endoprosthesis coating
WO2009060912A1 (ja) 2007-11-08 2009-05-14 Sumco Corporation エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ
EP2562290A3 (en) 2008-08-29 2016-10-19 Veeco Instruments Inc. Wafer carrier with varying thermal resistance
US9570328B2 (en) * 2010-06-30 2017-02-14 Applied Materials, Inc. Substrate support for use with multi-zonal heating sources
KR101222722B1 (ko) 2010-09-13 2013-01-15 삼성전기주식회사 고체 산화물 연료 전지용 집전재, 그 제조방법 및 이를 이용한 고체 산화물 연료 전지
JP2012094700A (ja) * 2010-10-27 2012-05-17 Toshiba Corp 半導体発光素子の製造方法及び半導体結晶成長装置
US20120148760A1 (en) * 2010-12-08 2012-06-14 Glen Eric Egami Induction Heating for Substrate Processing
JP5880297B2 (ja) * 2012-06-07 2016-03-08 三菱電機株式会社 基板支持体、半導体製造装置
ITCO20130040A1 (it) 2013-09-27 2015-03-28 Lpe Spa Suscettore ricoperto
DE102013114203A1 (de) 2013-12-17 2015-06-18 Osram Opto Semiconductors Gmbh Waferträger, Reaktor und Verfahren zur Temperaturmessung
US9517539B2 (en) * 2014-08-28 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer susceptor with improved thermal characteristics

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030029571A1 (en) * 1997-11-03 2003-02-13 Goodman Matthew G. Self-centering wafer support system
US7393417B1 (en) * 1999-10-29 2008-07-01 Applied Materials, Inc. Semiconductor-manufacturing apparatus
JP2002151412A (ja) * 2000-10-30 2002-05-24 Applied Materials Inc 半導体製造装置
US20030168174A1 (en) * 2002-03-08 2003-09-11 Foree Michael Todd Gas cushion susceptor system
US8999063B2 (en) * 2008-05-02 2015-04-07 Nuflare Technology, Inc. Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method
US20110049779A1 (en) * 2009-08-28 2011-03-03 Applied Materials, Inc. Substrate carrier design for improved photoluminescence uniformity
JP2012084683A (ja) * 2010-10-12 2012-04-26 Bridgestone Corp 支持体及びウエハ成膜処理方法
KR101235928B1 (ko) * 2011-10-05 2013-02-21 전종근 플라즈마 처리장치용 웨이퍼 트레이
CN103794532A (zh) * 2012-10-31 2014-05-14 千住金属工业株式会社 找位夹具和位置调整方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112981372A (zh) * 2019-12-12 2021-06-18 Asm Ip私人控股有限公司 衬底支撑板、包括它的衬底处理设备以及衬底处理方法
CN112981372B (zh) * 2019-12-12 2024-02-13 Asm Ip私人控股有限公司 衬底支撑板、包括它的衬底处理设备以及衬底处理方法
CN114836826A (zh) * 2022-04-15 2022-08-02 江西兆驰半导体有限公司 一种石墨基座
CN114836826B (zh) * 2022-04-15 2023-08-18 江西兆驰半导体有限公司 一种石墨基座

Also Published As

Publication number Publication date
US20170032992A1 (en) 2017-02-02
DE102016113874A1 (de) 2017-02-02
CN106571323B (zh) 2020-06-16
DE102016113874B4 (de) 2022-02-03

Similar Documents

Publication Publication Date Title
CN106571323A (zh) 衬底载体、方法和处理设备
US9567673B2 (en) Substrate susceptor and deposition apparatus having same
CN102543831A (zh) 用于半导体制造中的可流动沉积的系统和装置
JP2010150662A (ja) 直線状堆積供給源
TW201839891A (zh) 用於深溝槽內的低溫選擇性磊晶之方法及設備
US20120108081A1 (en) Apparatus having improved substrate temperature uniformity using direct heating methods
CN1724704A (zh) 具有较佳沉积再现性的等离子体增强化学气相沉积膜层
CN105420685A (zh) 用于减少背面沉积和减少基片边缘处的厚度变化的系统和方法
CN1938822A (zh) 衬托器
CN111033692B (zh) 气相生长方法
US20100282166A1 (en) Heat treatment apparatus and method of heat treatment
CN104412362A (zh) 碳化硅外延晶片及其制备方法
WO2020068139A1 (en) Asymmetric wafer bow compensation
TW202009322A (zh) 氣相成長裝置
WO2016036488A1 (en) Inject insert for epi chamber
US8257499B2 (en) Vapor phase deposition apparatus and vapor phase deposition method
CN102719810A (zh) 薄膜沉积系统
CN109487237B (zh) 用于针对半导体衬底的化学气相沉积过程的装置和方法
US20150144964A1 (en) Silicon carbide epi-wafer and method of fabricating the same
JP2016050164A (ja) ＳｉＣ化学気相成長装置
KR101882330B1 (ko) 증착 장치
WO2018158348A1 (en) Substrate-carrier structure
US11967498B2 (en) Systems and methods for depositing low-k dielectric films
KR101943313B1 (ko) 기판 처리 장치 및 시스템
US20230094012A1 (en) Rf pulsing assisted low-k film deposition with high mechanical strength

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant