CN106373975B - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN106373975B CN106373975B CN201610423517.0A CN201610423517A CN106373975B CN 106373975 B CN106373975 B CN 106373975B CN 201610423517 A CN201610423517 A CN 201610423517A CN 106373975 B CN106373975 B CN 106373975B
- Authority
- CN
- China
- Prior art keywords
- region
- interposer
- silicon
- semiconductor device
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 99
- 239000010703 silicon Substances 0.000 claims abstract description 99
- 230000003287 optical effect Effects 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims 2
- 239000013307 optical fiber Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 230000001902 propagating effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/428—Electrical aspects containing printed circuit boards [PCB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12061—Silicon
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供一种具有硅波导的光的传播特性不会发生劣化的中介层的半导体器件。中介层(IP1)具有例如沿着x方向配置的多个相同的功能块(MD)，该功能块(MD)具有搭载有半导体芯片的第一区域(R1)、搭载有发光元件芯片的第二区域(R2)、搭载有受光元件芯片的第三区域(R3)以及多个硅波导(PC)。而且，第二区域(R2)以及第三区域(R3)配置于第一区域(R1)与中介层(IP1)的沿着x方向的第一边之间。另外，多个硅波导(PC)配置于第二区域(R2)以及第三区域(R3)与上述第一边之间，并从第二区域(R2)以及第三区域(R3)向上述第一边延伸，没有形成于在x方向上彼此相邻的功能块(MD)之间。
Description
技术领域
本发明涉及一种半导体器件，例如能够恰当地应用于具有硅中介层(以下，简称为中介层)的半导体器件，该硅中介层用于将以基于硅光子技术的光波导(SiliconPhotonics Optical Waveguide)作为输入输出布线的同一LSI(Large ScaleIntegration，超大规模集成电路)集成多个。
背景技术
在JP特开2003-23090号公报(专利文献1)中记载有一种针对每个通过将集成电路装置按照规定的面积标准化而得到的标准块搭载各功能块的技术。
另外，在JP特开平11-67639号公报(专利文献2)中披露有一种在拼接曝光的连接余量中在布线图案的端部附加三角形的附加图案的技术。
另外，在JP特开平05-47622号公报(专利文献3)中记载有一种集成电路，尤其研究了从大芯片分割为多个子芯片的分割方法，使大部分工序能够在多个子芯片间使用共同的掩膜，仅有少数工序中的掩膜需在子芯片间个别准备。
专利文献1：JP特开2003-23090号公报
专利文献2：JP特开平11-67639号公报
专利文献3：JP特开平05-47622号公报
由于中介层搭载多个芯片，所以需要很大的平面面积。由于硅光子是使用硅半导体工艺制造的，所以根据平面面积不同，有时需要分割成达到能够用光掩模进行图案化的大小的区域。但是，在分割曝光中，若在分割的边界部分因曝光掩膜的叠合精度的误差而产生曝光掩膜的叠合错位，则在硅波导的表面会形成轻微凹凸，发生光散射，在硅波导上产生光的传播损耗。因此，需要避免受到曝光掩膜的叠合错位的影响。
发明内容
其他课题和新颖的技术特征能够根据本说明书的说明以及附图而变得明确。
一个实施方式的半导体器件具有平面形状是四方形状的中介层，中介层具有沿着第一方向配置的多个相同的功能块，其功能块具有配置有电子设备的第一区域、配置有光设备的第二区域以及多个光波导。而且，第二区域配置于第一区域与中介层的沿着第一方向的第一边之间，多个光波导配置于第二区域与第一边之间，并从第二区域向第一边延伸。
根据一个实施方式，能够提供一种具有硅波导的光的传播特性不会发生劣化的中介层的半导体器件。
附图说明
图1中的(a)及(b)分别是构成实施方式1的中介层的一个功能块的主要部分俯视图以及中介层的主要部分俯视图。
图2是将沿着图1中的(b)的A1-A1线的截面和沿着A2-A2线的截面合在一起的中介层的主要部分剖视图。
图3中的(a)及(b)分别是构成实施方式1的半导体器件的一个功能块的主要部分俯视图以及半导体器件的主要部分俯视图。
图4是将沿着图3中的(b)的B1-B1线的截面和沿着B2-B2线的截面合在一起的半导体器件的主要部分剖视图。
图5中的(a)及(b)分别是实施方式1的半导体器件的变形例1的主要部分俯视图以及变形例2的主要部分俯视图。
图6是说明实施方式1的与外部的光学系统之间的第一连接方法的概略图。
图7是说明实施方式1的与外部的光学系统之间的第二连接方法的概略图。
图8是示出实施方式1的使用光栅耦合器(Grating Coupler)将硅波导与光纤连接的半导体器件的示意图。
图9是示出实施方式1的使用模斑转换器将硅波导与光纤连接的半导体器件的示意图。
图10是示出实施方式1的服务器集群的概念图。
图11是实施方式2的半导体器件的主要部分俯视图。
图12是示出本发明的发明人进行了比较讨论的半导体器件的一个例子的主要部分俯视图。
附图标记说明
BGA 球栅阵列
CL1、CL2 绝缘膜
CT 开口部
IL 层间绝缘膜
IP0、IP1、IP1a、IP1b、IP2、IP3、IP4、IP5 中介层
LC 光连接器
LD 发光元件
LDC 发光元件芯片
LF 光纤
LSI 半导体集成电路
MD 功能块
ML 导电布线
MS 印刷布线基板
PC 硅波导
PD 受光元件
PDC 受光元件芯片
PL 保护膜
R1 第一区域
R2 第二区域
R3 第三区域
SB 衬底
SD 半导体器件
SC、SC1、SC2 半导体芯片
SR 服务器机架
SV 服务器
TE 外部端子
TE1 外部端子
TE2a、TE2b 外部端子
具体实施方式
在以下的实施方式中，为了方便，在必要时，分割成多个段落或者实施方式进行说明，但是除了特别说明的情况以外，这些部分并不是彼此无关的，而是存在一方面是另一方面的一部分或者全部的变形例、详细情况、补充说明等关系。
另外，在以下的实施方式中，在提及要素的数量等(包含个数、数值、量、范围等)的情况下，除了特别说明的情况以及在原理上明确地限定于特定的数的情况等以外，都不限定于该特定的数，在特定的数以上或以下都可以。
另外，在以下的实施方式中，其构成要素(也包含步骤要素等)除了特别说明的情况以及在原理上明确地认为是必须的情况等以外，不一定是必须的要素。
另外，在提到“由A组成”、“由A构成”、“具有A”、“包含A”时，除了特别说明是仅包含该要素的意思的情况等以外，并非排除除此以外的要素。同样，在以下的实施方式中，在提及构成要素等的形状、位置关系等时，除了特别说明的情况以及在原理上明确地认为不是那样等的情况以外，认为包含实质上与该形状等近似或者类似等的构成要素。在这一点上，针对上述数值以及范围也是同样的。
另外，在用于说明以下的实施方式的全部附图中，原则上对具有同一功能的要素标注相同的附图标记，并省略其重复的说明。另外，在以下的实施方式所使用的附图中，虽然是俯视图，但是为了容易观察附图，在硅波导上添加了阴影线。以下，基于附图来详细地说明本实施方式。
首先，为了使实施方式的半导体器件更明确，针对由本发明的发明人发现的构成半导体器件的中介层所要解决的问题进行详细说明。
中介层是指将端子间距离彼此不同的基板之间连接的基板，称为布线间距转换基板。经由积层(build-up)基板或者厚膜基板等能够实现高密度布线的布线基板来进行布线间距的转换。但是，若信号的传输量大幅度地增大，与此伴随地系统的工作频率也要提高，则在导电布线连接方面存在限制。
近年，人们积极地开发所谓的硅光子技术，这种技术制作以硅为材料的光信号用的传输线路，以由该光信号用的传输线路构成的光电路为平台(platform)，集成各种光设备和电子设备并由此实现光通信用模块。
与如印刷布线基板那样使用导电布线的情况相比，通过使用硅波导作为光布线，能够大幅度地消除传输延迟的瓶颈，从而能够进行高速的数据传输。
图12是示出本发明的发明人进行了比较讨论的半导体器件的一个例子的主要部分俯视图。
在图12中，在中介层IP0的主面形成有由4个相同的半导体芯片SC以2行×2列的方式配置的多核心。而且，与一个半导体芯片SC邻接地配置有一个发光元件(激光二极管)芯片LDC和一个受光元件(光电二极管)芯片PDC。
半导体芯片SC与电源电位或者接地电位、半导体芯片SC与发光元件芯片LDC以及半导体芯片SC与受光元件芯片PDC通过导电布线ML电连接，该导电布线ML是由形成于中介层IP0的主面的导电性材料构成的。另一方面，例如使用光纤从发光元件芯片LDC输出光信号以及向受光元件芯片PDC输入光信号，该光纤与发光元件芯片LDC或者受光元件芯片PDC通过硅波导PC连接。
但是，如图12所示，在将用于与光纤连接的硅波导PC的一端部汇集于中介层IP0的一边的情况下，在形成硅波导PC时，为了不分离地曝光一个硅波导PC，需要最少两张图案布局彼此不同的曝光掩膜(纸面上方区域用的曝光掩膜和纸面下方区域用的曝光掩膜)。而且，在一个半导体芯片SC的面积较大的情况或者半导体芯片SC的数量增加了的情况下，由于中介层IP0的面积变大，所以需要图案布局彼此不同的4张以上的曝光掩膜。
另外，在图12所示的硅波导PC的布局中，在使用4张曝光掩膜形成硅波导PC时，在一部分硅波导PC上，是通过分离曝光而形成硅波导PC的。若使用分离曝光，则分割的边界部分因曝光掩膜的叠合精度的误差而产生曝光掩膜的叠合错位。若因曝光掩膜的叠合错位导致在硅波导PC的表面形成轻微凹凸，则发生光散射，成为硅波导PC的光的传播损耗的原因。对硅波导PC来说，由于奇点的尺寸变化引起光的传播特性的劣化，所以即使附加辅助图案也无法在本质上得到解决。
虽然也讨论过汇集导电布线ML，但是导电布线ML会变长，会产生电信号的延迟等问题。
另外，在需要进行精细加工的曝光技术中，有时使用化学放大型抗蚀剂，但由于化学放大型抗蚀剂随着时间的经过会产生变化，所以需要管理工序时间。特别是在切换多个曝光掩膜尤其是在切换3张以上曝光掩膜来进行曝光的情况下，工序时间的管理极为严格。化学放大型抗蚀剂的随着时间的经过变化成为曝光装置的机械对准错位的原因，除此以外，也可能成为致使硅波导PC的加工精度恶化的原因。
(实施方式1)
使用图1以及图2来说明本实施方式1的半导体器件的结构。图1中的(a)以及图1中的(b)分别是构成本实施方式1的中介层的一个功能块的主要部分俯视图以及中介层的主要部分俯视图，并示出透视了基板上的保护膜以及层间绝缘膜等的主要部分俯视图。图2是将沿着图1中的(b)的A1-A1线的截面和沿着A2-A2线的截面合在一起的主要部分剖视图。
如图1以及图2所示，中介层IP1的与其厚度方向交叉的平面形状是四方形状，沿着x方向的边是长边，沿着与x方向正交的y方向的边是短边。在中介层IP1中，在由单晶硅(Si)构成的衬底SB的上表面以及下表面分别具有绝缘膜CL1、CL2，并具有隔着形成于上表面的绝缘膜(BOX层，也称为下层包覆层)CL1而形成的由硅(Si)构成的多个硅波导PC。而且，中介层IP1具有以覆盖多个硅波导PC的方式形成的层间绝缘膜(也称为上层包覆层)IL、形成于层间绝缘膜IL上的由导电材料构成的多个导电布线ML、以覆盖多个导电布线ML的方式形成的保护膜PL。在保护膜PL的一部分形成有开口部CT，在该开口部CT的底面露出有导电布线ML的一部分。
在中介层IP1上沿着x方向配置有例如多个相同的功能块MD，该功能块MD包含配置有半导体芯片的第一区域R1、配置有发光元件芯片的第二区域R2、配置有受光元件芯片的第三区域R3。而且，在配置有半导体芯片的第一区域R1与中介层IP1的沿着x方向的一条边之间，设有配置有发光元件芯片的第二区域R2以及配置有受光元件芯片的第三区域R3。
多个导电布线ML中的与电源电位或者接地电位电连接的电源/GND线(接地线)例如在x方向上延伸，在x方向上彼此邻接的功能块MD间通过电源/GND线电连接。而且，多个导电布线ML中的信号线例如在y方向上延伸。
另一方面，用于与例如光纤连接的多个硅波导PC全部在y方向上延伸，并不形成于在x方向上彼此邻接的功能块MD间。具体地，在配置有发光元件芯片第二区域R2以及配置有受光元件芯片的第三区域R3与中介层IP1的沿着x方向的一条边之间配置有在y方向上延伸的多个硅波导PC。即，多个硅波导PC并不是跨过在x方向上彼此邻接的功能块MD间而形成的，而是以容纳在一个功能块MD内的方式形成的。
因此，就在形成硅波导PC时使用的曝光掩膜而言，由于只用一张曝光掩膜对一个功能块MD进行曝光即可，所以能够谋求降低掩膜成本，曝光工序的时间管理也很容易。
另外，由于多个硅波导PC以容纳在一个功能块MD内的方式形成，所以在形成硅波导PC时，若用一张曝光掩膜对一个功能块MD进行曝光，则不需要使用分离曝光来形成硅波导PC。通过这样，消除了在分离曝光中发生的曝光掩膜的叠合错位的问题，能够避免因硅波导PC的表面的凹凸引起的硅波导PC上的光的传播损耗。
以下，使用图3以及图4来说明本实施方式1的半导体器件的结构。图3中的(a)以及图3中的(b)分别是构成本实施方式1的半导体器件的一个功能块的主要部分俯视图以及半导体器件的主要部分俯视图，示出透视了基板上的树脂封装体、保护膜以及层间绝缘膜等的主要部分俯视图。图4是将沿着图3中的(b)的B1-B1线的截面和沿着B2-B2线的截面合在一起的半导体器件的主要部分剖视图。
如图3以及图4所示，在中介层IP1的上表面，半导体芯片SC、发光元件芯片LDC以及受光元件芯片PDC经由外部端子TE1触发连接。具体地，使半导体芯片SC的外部端子与中介层IP1的导电布线ML相对，以倒装的方式一并连接。同样地，使发光元件芯片LDC的外部端子与中介层IP1的导电布线ML相对，以倒装的方式一并连接。同样地，使受光元件芯片PDC的外部端子与中介层IP1的导电布线ML相对，以倒装的方式一并连接。而且，省略图示，以覆盖半导体芯片SC、发光元件芯片LDC以及受光元件芯片PDC的方式在中介层IP1的上表面上形成有封装树脂膜。在半导体芯片上形成有半导体集成电路装置，例如形成有逻辑电路或者存储器电路等。
在本实施方式1中，分别使用了发光元件芯片LDC以及受光元件芯片PDC作为发光元件以及受光元件，但是并不限定于此。例如，也可以在衬底SB的上表面上，隔着绝缘膜CL1形成与构成硅波导PC的硅(Si)同一层的由硅(Si)构成的发光元件。在这种情况下，能够安装对发光元件进行控制的控制芯片，或者在衬底SB的上表面上形成控制电路。
同样地，也可以在衬底SB的上表面上，隔着绝缘膜CL1形成与构成硅波导PC的硅(Si)同一层的由硅(Si)构成的受光元件。在这种情况下，能够安装对受光元件进行控制的控制芯片，或者在衬底SB的上表面上形成控制电路。
另外，半导体芯片SC、发光元件芯片LDC以及受光元件芯片PDC的配置并不限定于图3以及图4所示的配置。以下，针对本实施方式1的半导体器件的变形例进行说明。
图5中的(a)以及图5中的(b)分别是本实施方式1的半导体器件的变形例1的主要部分俯视图以及变形例2的主要部分俯视图。
如图5中的(a)所示，中介层IP2在一个功能块MD中，隔着配置有半导体芯片SC的第一区域，在x方向上的一侧设置有配置有发光元件芯片LDC的第二区域且在x方向上的另一侧设置有配置有受光元件芯片PDC的第三区域。而且，在第一区域安装有半导体芯片SC，在第二区域安装有发光元件芯片LDC，在第三区域安装有受光元件芯片PDC。
多个导电布线ML中的与电源电位或者接地电位电连接的电源/GND线沿着y方向向例如中介层IP2的沿着x方向的一条边延伸。而且，多个导电布线ML中的信号线沿着例如x方向以及y方向延伸。
另一方面，例如用于与光纤连接的多个硅波导PC全部沿着y方向延伸，而未形成于在x方向上彼此邻接的功能块MD间。具体地，在配置有发光元件芯片LDC的第二区域以及配置有受光元件芯片PDC的第三区域与中介层IP2的沿着x方向的另一条边之间，配置有沿着y方向延伸的多个硅波导PC。即，多个硅波导PC并不是跨过在x方向上彼此邻接的功能块MD间而形成的，而是以容纳在一个功能块MD内的方式形成的。
另外，如图5中的(b)所示，中介层IP3与中介层IP2同样地，在一个功能块MD中，隔着配置有半导体芯片SC的第一区域，在x方向上的一侧设置有配置有发光元件芯片LDC的第二区域且在x方向上的另一侧设置有配置有受光元件芯片PDC的第三区域。而且，在第一区域安装有半导体芯片SC，在第二区域安装有发光元件芯片LDC，在第三区域安装有受光元件芯片PDC。
多个导电布线ML中的与电源电位或者接地电位电连接的电源/GND线，沿着y方向向例如中介层IP3的沿着x方向的一条边延伸。而且，多个导电布线ML中的信号线沿着例如x方向以及y方向延伸。
另一方面，例如用于与光纤连接的多个硅波导PC全部沿着x方向延伸，但是并不形成于在x方向上彼此邻接的功能块MD间。具体地，在配置有发光元件芯片LDC的第二区域与功能块MD的沿着y方向的一条边之间、以及配置有受光元件芯片PDC的第三区域与功能块MD的沿着y方向的另一条边之间，分别配置有沿着x方向延伸的多个硅波导PC。即，多个硅波导PC并不是跨过在x方向上彼此邻接的功能块MD间而形成的，而是以容纳在一个功能块MD内的方式形成的。
因此，在变形例1以及变形例2中，由于在形成硅波导PC时使用的曝光掩膜只用一张即可，所以能够谋求降低掩膜成本，曝光工序的时间管理也很容易。
另外，在形成硅波导PC时，若用一张曝光掩膜对一个功能块MD进行曝光，则不需要使用分离曝光来形成硅波导PC。通过这样，消除了在分离曝光中发生的曝光掩膜的叠合错位的问题，能够避免因硅波导PC的表面的凹凸引起的硅波导PC上的光的传播损耗。
以下，使用图6以及图7，针对本实施方式1的半导体器件与外部的光学系统的连接方法进行说明。图6是说明本实施方式1的与外部的光学系统的第一连接方法的概略图。图7是说明本实施方式1的与外部的光学系统的第二连接方法的概略图。
例如在硅波导中传播的光与外部的光学系统例如与光纤连接。但是，若直接连接硅波导与光纤，则在连接部会产生较大的结合损耗。因此，必须使用光栅耦合器或者模斑转换器等来降低结合损耗。
图6是示出使用光栅耦合器将在中介层IP1上形成的硅波导PC上传播的光连接到光纤LF的形态的概略图。
在硅波导PC上传播的光在光栅耦合器(省略图示)中，通过沿着传播方向设置的周期性折射率调制(例如表面的凹凸)而向某个特定的方向衍射辐射。而且，将该衍射辐射的光连接到与光栅耦合器连接的光纤LF。
在图6中举例示出一个功能块MD，该功能块MD具有在基板的上表面上形成的由多个半导体元件构成的半导体集成电路LSI、使用基板的上表面上的硅(Si)而形成的发光元件LD和使用基板的上表面上的硅(Si)而形成的受光元件PD。
图7是示出使用模斑转换器将在形成于中介层IP1的硅波导PC上传播的光输出到光纤LF的形态的概略图。
在利用模斑转换器(省略图示)将在硅波导PC上传播的光的模斑扩大到光纤LF的光斑尺寸的程度之后，将扩大了模斑的光连接到光纤LF。通过这样，能够降低结合损耗。
在图7中举例示出一个功能块MD，该功能块MD具有半导体芯片SC、发光元件芯片LDC和使用基板的上表面上的硅(Si)而形成的受光元件PD。
以下，使用图8以及图9，说明在本实施方式1的印刷布线基板上安装的多个半导体器件的形态。图8是示出本实施方式1的使用光栅耦合器来将硅波导与光纤连接的半导体器件的示意图。图9是示出本实施方式1的使用模斑转换器来将硅波导与光纤连接的半导体器件的示意图。
如图8以及图9所示，在印刷布线基板(安装基板，也称为封装基板)MS的上表面安装有：中介层IP1a，搭载了形成有例如逻辑电路等的半导体芯片SC1；中介层IP1b，搭载了形成有例如缓冲存储器的半导体芯片SC2；以及球栅阵列(Ball Grid Array)BGA等。球栅阵列BGA是由焊锡形成的很小的球状的外部端子TE以格子状排列而成的半导体器件。在印刷布线基板MS的上表面配置这些半导体器件，由此能够构成例如一个服务器。虽然省略图示，但是在中介层IP1a、IP1b的第一主面上形成有由硅(Si)构成的发光元件以及受光元件。
为了电源供给以及与一部分信号布线连接，在中介层IP1a、IP1b的第二主面上形成的外部端子TE2a、TE2b与在印刷布线基板MS的上表面形成的布线层电连接。
另一方面，在中介层IP1a的第一主面上搭载的半导体芯片SC1与在中介层IP1b的第一主面上搭载的半导体芯片SC2能够经由光纤LF彼此传递信号。而且，从服务器经由光纤LF以及光连接器LC向外部传递信号。如此，通过使用光纤LF，而不受噪声的影响，即使是比较长的距离也能够无损耗地传播光，因此，具有中介层IP1a、IP1b在印刷布线基板MS上的配置自由度增大的优点。
以下，使用图10，针对本实施方式1的将多个服务器连结而成的服务器集群的一个例子进行说明。图10是示出本实施方式1的服务器集群的概念图。服务器集群是指，作为一个系统并成为集合体来发挥功能的独立的服务器的组，此处，举例示出必须进行I/O连接的服务器结构。在图10中举例示出使用图9所示的模斑转换器来与光纤连接的半导体器件，但是并不限定于此。
如图10所示，例如在服务器机架SR中搭载的多个服务器SV经由光连接器LC而与彼此共用的接口连接。通过使多台服务器SV中的某一台服务器SV运转，能够实现高可用性。在本实施方式1中，构成各个服务器SV的半导体芯片SC1与半导体芯片SC2之间经由光纤LF来连接，而且，各个服务器SV与接口之间经由光连接器LC连接，因此，传输损耗极小，能够在长距离上进行大容量的传输。
如此，根据本实施方式1，在形成硅波导PC时，由于不需要分离曝光，所以没有在分离曝光中发生的曝光掩膜的叠合错位的问题，能够避免因硅波导PC的表面的凹凸引起的硅波导PC上的光的传播损耗。而且，由于在形成硅波导PC时使用的曝光掩膜只用一张即可，所以能够谋求降低掩膜成本，曝光工序的时间管理也很容易。
此外，在本实施方式1中，在形成硅波导PC时，进行了不需要分离曝光的曝光，在形成导电布线ML时，也能够进行不需要分离曝光的曝光，形成不跨过曝光掩膜的分割边界的导电布线ML。
(实施方式2)
使用图11来说明本实施方式2的半导体器件的结构。图11是本实施方式2的中介层的主要部分俯视图，并示出透视了基板上的保护膜以及层间绝缘膜的主要部分俯视图。
如图11所示，在中介层IP5的主面以2行×2列的方式配置有4个功能块MD。中介层IP5与中介层IP1的功能块MD同样地，在一个功能块MD中，在配置有半导体芯片SC的第一区域与中介层IP5的沿着x方向的某一条边之间，设有配置有发光元件芯片LDC的第二区域以及配置有受光元件芯片PDC的第三区域。而且，在第一区域中安装有半导体芯片SC，在第二区域中安装有发光元件芯片LDC，在第三区域中安装有受光元件芯片PDC。
而且，在y方向上相邻的两个功能块MD中，布局是翻转的。即，在位于纸面上方区域的两个功能块MD中，配置有发光元件芯片LDC的第二区域以及配置有受光元件芯片PDC的第三区域位于配置有半导体芯片SC的第一区域与中介层IP5的+y方向侧的沿着x方向的一条边之间。而且，在配置有发光元件芯片LDC的第二区域以及配置有受光元件芯片PDC的第三区域与中介层IP5的+y方向侧的沿着x方向的一条边之间，配置有多个硅波导PC。
在位于纸面下方区域的两个功能块MD中，配置有发光元件芯片LDC的第二区域以及配置有受光元件芯片PDC的第三区域位于配置有半导体芯片SC的第一区域与中介层IP5的-y方向侧的沿着x方向的另一条边之间。而且，在配置有发光元件芯片LDC的第二区域以及配置有受光元件芯片PDC的第三区域与中介层IP5的-y方向侧的沿着x方向的另一条边之间，配置有多个硅波导PC。
多个导电布线ML中的与电源电位或者接地电位电连接的电源/GND线例如沿着x方向延伸，在x方向上彼此邻接的功能块MD间通过电源/GND线电连接。而且，多个导电布线ML中的信号线例如沿着y方向延伸。
另一方面，例如用于与光纤连接的多个硅波导PC全部沿着y方向延伸，并不形成于在x方向上彼此邻接的功能块MD间以及在y方向上彼此邻接的功能块MD间。具体地，在配置有发光元件芯片LDC的第二区域以及配置有受光元件芯片PDC的第三区域与中介层IP5的沿着x方向的一条边之间或者中介层IP5的沿着x方向的另一条边之间，配置有沿着y方向延伸的多个硅波导PC。即，多个硅波导PC并不是跨过在x方向或者y方向上彼此邻接的功能块MD间形成的，而是以容纳在一个功能块MD内的方式形成的。
因此，在形成硅波导PC时，若用一张曝光掩膜来曝光一个功能块MD，则不需要使用分离曝光来形成硅波导PC。通过这样，消除在分离曝光中发生的曝光掩膜的叠合错位的问题，从而能够避免因硅波导PC的表面的凹凸引起的硅波导PC上的光的传播损耗。
但是，在本实施方式2中，由于在y方向上相邻的两个功能块MD的布局彼此不同，所以在形成硅波导PC时，必须用两张曝光掩膜(纸面上方区域用的曝光掩膜和纸面下方区域用的曝光掩膜)。因此，具有在一次曝光工序中切换两张曝光掩膜的切换功能的曝光装置是有效的。另外，在本实施方式2中，在能够对在y方向上相邻的两个功能块MD一并曝光的情况下，由于在形成硅波导PC时使用的曝光掩膜只用一张即可，所以能够谋求降低掩膜成本，曝光工序的时间管理也很容易。
如此，根据本实施方式2，在形成硅波导PC时，由于不需要分离曝光，所以没有在分离曝光中发生的曝光掩膜的叠合错位的问题，能够避免因硅波导PC的表面的凹凸引起的硅波导PC上的光的传播损耗。
以上，基于实施方式具体地说明了由本发明的发明人作出的发明，但是本发明并不限定于上述实施方式，当然在不脱离其主旨的范围内能够进行各种变更。
Claims (10)
1.一种通过包括分割曝光工序在内的制造方法制造的半导体器件，其具有平面形状是四方形状的中介层，其特征在于，
所述中介层具有沿着第一方向配置的多个相同的功能块，
所述功能块具有配置电子设备的第一区域、配置光设备的第二区域以及多个光波导，
在各个所述功能块中，
所述第二区域配置于所述第一区域与所述中介层的沿着所述第一方向的第一边之间，
所述多个光波导配置于所述第二区域与所述第一边之间，以在俯视时不与彼此相邻的两个所述电子设备重叠的方式从所述第二区域向所述第一边延伸。
2.如权利要求1所述的半导体器件，其特征在于，
所述中介层具有：
由硅构成的衬底；
形成于所述衬底的上表面的第一绝缘层；
形成于所述第一绝缘层上的由硅构成的所述多个光波导；
以覆盖所述多个光波导的方式形成的第二绝缘层；以及
形成于所述第二绝缘层上的多个导电布线。
3.如权利要求2所述的半导体器件，其特征在于，
所述多个导电布线中的供给电源电位或者接地电位的导电布线在所述第一方向上彼此相邻的所述功能块之间沿着所述第一方向延伸。
4.如权利要求1所述的半导体器件，其特征在于，
所述光设备由与形成所述多个光波导的硅同一层的硅形成。
5.如权利要求1所述的半导体器件，其特征在于，
所述多个光波导没有形成于在所述第一方向上彼此相邻的所述功能块之间。
6.一种通过包括分割曝光工序在内的制造方法制造的半导体器件，其具有平面形状是四方形状的中介层，其特征在于，
所述中介层具有沿着第一方向以及与所述第一方向不同的第二方向配置的多个相同的功能块，
所述功能块具有配置电子设备的第一区域、配置光设备的第二区域以及多个光波导，
在各个所述功能块中，
所述第一区域与所述第二区域在所述第一方向上彼此相邻地配置，
所述第二区域以在所述第一方向上与所述第一区域相比更靠近所述中介层的沿着所述第一方向的一条边的方式位于所述第一区域的外侧，
所述多个光波导配置于靠近所述第二区域的所述中介层的沿着所述第一方向的一条边与所述第二区域之间，并以在俯视时不与彼此相邻的两个所述电子设备重叠的方式从所述第二区域向所述一条边延伸。
7.如权利要求6所述的半导体器件，其特征在于，
所述中介层具有：
由硅构成的衬底；
形成于所述衬底的上表面的第一绝缘层；
形成于所述第一绝缘层上的由硅构成的所述多个光波导；
以覆盖所述多个光波导的方式形成的第二绝缘层；以及
形成于所述第二绝缘层上的多个导电布线。
8.如权利要求7所述的半导体器件，其特征在于，
所述多个导电布线中的供给电源电位或者接地电位的导电布线配置于所述第一区域以及所述第二区域与所述中介层的沿着所述第一方向且与所述一条边相对的另一条边之间，并从所述第一区域以及所述第二区域向所述另一条 边延伸。
9.如权利要求6所述的半导体器件，其特征在于，
所述光设备由与形成所述多个光波导的硅同一层的硅形成。
10.如权利要求6所述的半导体器件，其特征在于，
所述多个光波导没有形成于在所述第一方向上彼此相邻的所述功能块之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015145180A JP6664897B2 (ja) | 2015-07-22 | 2015-07-22 | 半導体装置 |
| JP2015-145180 | 2015-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106373975A CN106373975A (zh) | 2017-02-01 |
| CN106373975B true CN106373975B (zh) | 2022-03-18 |
Family
ID=57836082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610423517.0A Active CN106373975B (zh) | 2015-07-22 | 2016-06-15 | 半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9739964B2 (zh) |
| JP (1) | JP6664897B2 (zh) |
| CN (1) | CN106373975B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6664897B2 (ja) * | 2015-07-22 | 2020-03-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US11966350B2 (en) * | 2018-02-05 | 2024-04-23 | Cisco Technology, Inc. | Configurable storage server with multiple sockets |
| JP2019138954A (ja) * | 2018-02-06 | 2019-08-22 | 沖電気工業株式会社 | 光導波路素子及び反射率取得方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144001A (zh) * | 1994-03-18 | 1997-02-26 | 艾利森电话股份有限公司 | 光电子组件的密封 |
| JPH10300991A (ja) * | 1997-04-23 | 1998-11-13 | Furukawa Electric Co Ltd:The | 光ハイブリッド集積モジュール |
| US6184543B1 (en) * | 1997-04-28 | 2001-02-06 | Nec Corporation | Optical semiconductor device and method for fabricating the same |
| CN1993639A (zh) * | 2004-09-29 | 2007-07-04 | 日立化成工业株式会社 | 光电集成电路元件和使用该光电集成电路元件的传送装置 |
| CN101295693A (zh) * | 2007-04-24 | 2008-10-29 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN102156333A (zh) * | 2010-09-21 | 2011-08-17 | 华为技术有限公司 | 光收发一体装置 |
| CN103312415A (zh) * | 2012-03-16 | 2013-09-18 | 卢克斯特拉有限公司 | 用于通信的方法和系统 |
| TW201506481A (zh) * | 2013-07-02 | 2015-02-16 | Sumitomo Bakelite Co | 光模組用構件、光模組及電子機器 |
| CN104465855A (zh) * | 2014-11-24 | 2015-03-25 | 华天科技（昆山）电子有限公司 | 晶圆级光互连模块及制作方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432206A (en) * | 1987-07-29 | 1989-02-02 | Nippon Telegraph & Telephone | Wavelength multiplex optical wiring circuit |
| JPH0547622A (ja) | 1991-08-20 | 1993-02-26 | Hitachi Ltd | 大規模集積回路 |
| US5621837A (en) * | 1993-08-09 | 1997-04-15 | Nippon Telegraph & Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit and process for fabricating platform |
| JP3102384B2 (ja) | 1997-08-20 | 2000-10-23 | 日本電気株式会社 | 露光方法及び露光用マスク |
| DE19942470B4 (de) * | 1998-09-08 | 2013-04-11 | Fujitsu Ltd. | Optisches Halbeitermodul und Verfahren zum Herstellen eines optischen Halbleitermoduls |
| BR0012511A (pt) * | 1999-07-16 | 2002-04-02 | Hybrid Micro Technologies Aps | Integração hìbrida de componentes óticos ativos e passivos em uma placa de silìcio |
| JP2001042145A (ja) * | 1999-07-28 | 2001-02-16 | Canon Inc | 光電気配線基板 |
| JP2003023090A (ja) | 2001-07-09 | 2003-01-24 | Seiko Epson Corp | 正規ブロック分割型集積回路装置、及びそれに用いる露光マスク装置、及びその製造方法 |
| US7418163B2 (en) * | 2002-03-28 | 2008-08-26 | Chakravorty Kishore K | Optoelectrical package |
| US6924510B2 (en) * | 2002-05-06 | 2005-08-02 | Intel Corporation | Silicon and silicon/germanium light-emitting device, methods and systems |
| JP2004200399A (ja) * | 2002-12-18 | 2004-07-15 | Tdk Corp | 光モジュール及びその製造方法 |
| US7150569B2 (en) * | 2003-02-24 | 2006-12-19 | Nor Spark Plug Co., Ltd. | Optical device mounted substrate assembly |
| KR20050076742A (ko) * | 2004-01-22 | 2005-07-27 | 마츠시타 덴끼 산교 가부시키가이샤 | 광전송로 기판의 제조방법, 광전송로 기판, 광전송로내장기판, 광전송로 내장기판의 제조방법 및 데이터처리장치 |
| JP4846244B2 (ja) * | 2005-02-15 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2006245057A (ja) * | 2005-02-28 | 2006-09-14 | Sony Corp | ハイブリットモジュール及びその製造方法並びにハイブリット回路装置 |
| US20070080458A1 (en) * | 2005-10-11 | 2007-04-12 | Tsuyoshi Ogawa | Hybrid module and method of manufacturing the same |
| JP4876263B2 (ja) * | 2006-04-03 | 2012-02-15 | 国立大学法人 東京大学 | 信号伝送機器 |
| JP5107679B2 (ja) * | 2007-11-13 | 2012-12-26 | 日本特殊陶業株式会社 | 光電気混載パッケージ及び光コネクタ並びにこれらを備えた光電気混載モジュール |
| CN101911284B (zh) * | 2007-12-28 | 2013-08-21 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| US7939379B2 (en) * | 2008-02-05 | 2011-05-10 | Advanced Semiconductor Engineering, Inc. | Hybrid carrier and a method for making the same |
| JP2010060793A (ja) * | 2008-09-03 | 2010-03-18 | Nec Electronics Corp | 光伝送装置及びその製造方法 |
| US8831437B2 (en) * | 2009-09-04 | 2014-09-09 | Luxtera, Inc. | Method and system for a photonic interposer |
| CN202285050U (zh) * | 2011-05-30 | 2012-06-27 | 武汉电信器件有限公司 | 用于csfp/csff封装的plc型混合集成光组件 |
| US20130070437A1 (en) * | 2011-09-20 | 2013-03-21 | Invensas Corp. | Hybrid interposer |
| US9071364B1 (en) * | 2011-10-18 | 2015-06-30 | Clariphy Communications, Inc. | Coherent optical transceiver with programmable application modes |
| JP5794135B2 (ja) * | 2011-12-20 | 2015-10-14 | 日立金属株式会社 | 光モジュール |
| US9297971B2 (en) * | 2013-04-26 | 2016-03-29 | Oracle International Corporation | Hybrid-integrated photonic chip package with an interposer |
| US9274275B2 (en) * | 2013-07-03 | 2016-03-01 | Cisco Technology, Inc. | Photonic integration platform |
| US20150026397A1 (en) * | 2013-07-20 | 2015-01-22 | Samsung Electronics, Ltd. | Method and system for providing memory module intercommunication |
| JP6482790B2 (ja) * | 2014-08-21 | 2019-03-13 | ルネサスエレクトロニクス株式会社 | 光半導体装置 |
| JP6509509B2 (ja) * | 2014-08-21 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 光半導体装置およびその製造方法 |
| US9671572B2 (en) * | 2014-09-22 | 2017-06-06 | Oracle International Corporation | Integrated chip package with optical interface |
| JP2016218132A (ja) * | 2015-05-15 | 2016-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6664897B2 (ja) * | 2015-07-22 | 2020-03-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017032680A (ja) * | 2015-07-30 | 2017-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6703811B2 (ja) * | 2015-07-30 | 2020-06-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6533118B2 (ja) * | 2015-08-05 | 2019-06-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2017037178A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2015
- 2015-07-22 JP JP2015145180A patent/JP6664897B2/ja active Active
-
2016
- 2016-06-15 CN CN201610423517.0A patent/CN106373975B/zh active Active
- 2016-06-19 US US15/186,528 patent/US9739964B2/en active Active
-
2017
- 2017-07-12 US US15/648,214 patent/US10025048B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144001A (zh) * | 1994-03-18 | 1997-02-26 | 艾利森电话股份有限公司 | 光电子组件的密封 |
| JPH10300991A (ja) * | 1997-04-23 | 1998-11-13 | Furukawa Electric Co Ltd:The | 光ハイブリッド集積モジュール |
| US6184543B1 (en) * | 1997-04-28 | 2001-02-06 | Nec Corporation | Optical semiconductor device and method for fabricating the same |
| CN1993639A (zh) * | 2004-09-29 | 2007-07-04 | 日立化成工业株式会社 | 光电集成电路元件和使用该光电集成电路元件的传送装置 |
| CN101295693A (zh) * | 2007-04-24 | 2008-10-29 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN102156333A (zh) * | 2010-09-21 | 2011-08-17 | 华为技术有限公司 | 光收发一体装置 |
| CN103312415A (zh) * | 2012-03-16 | 2013-09-18 | 卢克斯特拉有限公司 | 用于通信的方法和系统 |
| TW201506481A (zh) * | 2013-07-02 | 2015-02-16 | Sumitomo Bakelite Co | 光模組用構件、光模組及電子機器 |
| CN104465855A (zh) * | 2014-11-24 | 2015-03-25 | 华天科技（昆山）电子有限公司 | 晶圆级光互连模块及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6664897B2 (ja) | 2020-03-13 |
| JP2017026819A (ja) | 2017-02-02 |
| US10025048B2 (en) | 2018-07-17 |
| US9739964B2 (en) | 2017-08-22 |
| CN106373975A (zh) | 2017-02-01 |
| US20170023732A1 (en) | 2017-01-26 |
| US20170315312A1 (en) | 2017-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200219865A1 (en) | Co-packaged optics and transceiver | |
| US6330377B1 (en) | Optical transmitting/receiving method and apparatus | |
| US7536066B2 (en) | Semiconductor chip module | |
| US20150341119A1 (en) | Multi-substrate electro-optical interconnection system | |
| KR100911508B1 (ko) | 광 전기 집적 회로 소자 및 그것을 이용한 전송 장치 | |
| US7474815B2 (en) | Interconnecting (mapping) a two-dimensional optoelectronic (OE) device array to a one-dimensional waveguide array | |
| JP7145515B2 (ja) | 光電子集積回路及びコンピューティング装置 | |
| JP2008158440A (ja) | 光電気配線板及び光電気配線装置の製造方法 | |
| CN106373975B (zh) | 半导体器件 | |
| WO2011055511A1 (ja) | 半導体装置及びその製造方法 | |
| US7315669B2 (en) | Photoelectric transducer and photoelectric transducer element array | |
| US7622700B2 (en) | Photo-electric conversion apparatus with alternating photoelectric conversion elements | |
| JP2006258835A (ja) | 光導波モジュール、並びに、光電変換装置及び光導波部材 | |
| JP5328095B2 (ja) | 光伝送基板、光電子混載基板、光モジュールおよび光電気回路システム | |
| JP4321267B2 (ja) | 光電複合装置及びこの装置に用いられる光導波路、並びに光電複合装置の実装構造 | |
| JP2004198579A (ja) | 光導波路アレイおよび光素子表面実装装置 | |
| JP4164757B2 (ja) | 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造 | |
| JP4412105B2 (ja) | 光導波装置 | |
| CN101128761A (zh) | 包含基于soi的光学部件的多个集成电路的垂直堆叠 | |
| JP2005317658A (ja) | 光・電気一括接続基板 | |
| TWI802812B (zh) | 具有光子集成電路的封裝結構 | |
| JP4654807B2 (ja) | 光情報処理装置 | |
| US20230076560A1 (en) | Semiconductor package | |
| EP4194913A1 (en) | A photonic integrated chip assembly comprising a package substrate with a light conductive structure | |
| JP2007017652A (ja) | 光導波構造体及びその製造方法、並びに光導波路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |